JP2000124401A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000124401A JP2000124401A JP11336408A JP33640899A JP2000124401A JP 2000124401 A JP2000124401 A JP 2000124401A JP 11336408 A JP11336408 A JP 11336408A JP 33640899 A JP33640899 A JP 33640899A JP 2000124401 A JP2000124401 A JP 2000124401A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resin
- semiconductor device
- semiconductor
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】半導体装置をモールドした後でも、内蔵してい
る半導体素子、または部品を交換することができ、基板
の面積が大きくなっても、半導体パッケージ等のリード
付きの部品を搭載しても、モールド材との密着の悪い配
線パターンの面積が大きくなっても、高信頼性の半導体
装置、半導体装置の製造方法を得ること。 【構成】半導体素子を基板上に実装し、基板の片面はモ
ールド樹脂によって覆い、基板の半導体素子実装面とは
反対の面上の露出している基板面に半導体パッケージを
実装する構造とした。半導体素子が実装されている基板
に貫通穴を開け、そこを通してモールド材の上下導通を
取るか、半導体パッケージと基板の間にモールド材を充
填するようにした。
る半導体素子、または部品を交換することができ、基板
の面積が大きくなっても、半導体パッケージ等のリード
付きの部品を搭載しても、モールド材との密着の悪い配
線パターンの面積が大きくなっても、高信頼性の半導体
装置、半導体装置の製造方法を得ること。 【構成】半導体素子を基板上に実装し、基板の片面はモ
ールド樹脂によって覆い、基板の半導体素子実装面とは
反対の面上の露出している基板面に半導体パッケージを
実装する構造とした。半導体素子が実装されている基板
に貫通穴を開け、そこを通してモールド材の上下導通を
取るか、半導体パッケージと基板の間にモールド材を充
填するようにした。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置および半導
体装置の製造方法に関し、とくにその高密度化、高信頼
性化に関する。
体装置の製造方法に関し、とくにその高密度化、高信頼
性化に関する。
【０００２】
【従来の技術】従来の半導体装置としては、特開昭６３
−２４４７４７号公報に見られるような基板に半導体素
子、または部品を載置した後、半導体装置全体をモール
ドする構造が知られていた。
−２４４７４７号公報に見られるような基板に半導体素
子、または部品を載置した後、半導体装置全体をモール
ドする構造が知られていた。
【０００３】
【発明が解決しようとする課題】しかし、従来の半導体
装置、半導体装置の製造方法では半導体装置をモールド
した後でなければ、半導体装置に内蔵している半導体素
子、または部品の不良が判明しても不良部品を交換する
ことはできないという課題を有していた。
装置、半導体装置の製造方法では半導体装置をモールド
した後でなければ、半導体装置に内蔵している半導体素
子、または部品の不良が判明しても不良部品を交換する
ことはできないという課題を有していた。
【０００４】さらに、従来の半導体装置、半導体装置の
製造方法では基板の面積が大きくなると、半導体装置を
覆うモールド材の上下導通がないので、信頼性試験など
で基板表面とモールド材界面での剥離が発生し、水蒸気
の侵入によるリークモード不良の発生、リフロー実装時
のパッケージクラックの発生等の不良が発生しやすくな
るという課題を有していた。
製造方法では基板の面積が大きくなると、半導体装置を
覆うモールド材の上下導通がないので、信頼性試験など
で基板表面とモールド材界面での剥離が発生し、水蒸気
の侵入によるリークモード不良の発生、リフロー実装時
のパッケージクラックの発生等の不良が発生しやすくな
るという課題を有していた。
【０００５】また、従来の半導体装置、半導体装置の製
造方法では半導体パッケージ等のリード付きの部品を搭
載した場合、基板と部品の界面は狭く、モールド材が侵
入しにくいので基板と部品の界面には気泡が残ってしま
い、そこに水蒸気が侵入しやすくなりリークモード不良
の発生、リフロー実装時のパッケージクラックの発生等
の不良が発生しやすくなるという課題を有していた。
造方法では半導体パッケージ等のリード付きの部品を搭
載した場合、基板と部品の界面は狭く、モールド材が侵
入しにくいので基板と部品の界面には気泡が残ってしま
い、そこに水蒸気が侵入しやすくなりリークモード不良
の発生、リフロー実装時のパッケージクラックの発生等
の不良が発生しやすくなるという課題を有していた。
【０００６】さらにまた、従来の半導体装置、半導体装
置の製造方法ではモールド材との密着の悪い配線パター
ンにモールド材が直接触れる構造だったので、配線パタ
ーンの面積が大きくなった場合、信頼性試験などで配線
パターンとモールド材界面での剥離が発生し、水蒸気の
侵入によるリークモード不良の発生、リフロー実装時の
パッケージクラックの発生等の不良が発生しやすくなる
という課題を有していた。
置の製造方法ではモールド材との密着の悪い配線パター
ンにモールド材が直接触れる構造だったので、配線パタ
ーンの面積が大きくなった場合、信頼性試験などで配線
パターンとモールド材界面での剥離が発生し、水蒸気の
侵入によるリークモード不良の発生、リフロー実装時の
パッケージクラックの発生等の不良が発生しやすくなる
という課題を有していた。
【０００７】そこで、本発明の目的は、半導体装置をモ
ールドした後でも、半導体装置に内蔵している半導体素
子、または部品を交換することのできるような構造の半
導体装置、半導体装置の製造方法を実現することにあ
る。
ールドした後でも、半導体装置に内蔵している半導体素
子、または部品を交換することのできるような構造の半
導体装置、半導体装置の製造方法を実現することにあ
る。
【０００８】さらに、基板の面積が大きくなっても、基
板表面とモールド材界面での剥離が発生しにくく、半導
体パッケージ等のリード付きの部品を搭載した場合で
も、基板と部品の界面には気泡が残らず、また、モール
ド材との密着の悪い配線パターンの面積が大きくなった
場合でも、配線パターンとモールド材界面での剥離が発
生しにくく、水蒸気の侵入によるリークモード不良の発
生、リフロー実装時のパッケージクラックの発生等の不
良が発生しない構造の半導体装置、半導体装置の製造方
法を実現することにある。
板表面とモールド材界面での剥離が発生しにくく、半導
体パッケージ等のリード付きの部品を搭載した場合で
も、基板と部品の界面には気泡が残らず、また、モール
ド材との密着の悪い配線パターンの面積が大きくなった
場合でも、配線パターンとモールド材界面での剥離が発
生しにくく、水蒸気の侵入によるリークモード不良の発
生、リフロー実装時のパッケージクラックの発生等の不
良が発生しない構造の半導体装置、半導体装置の製造方
法を実現することにある。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、本発明の半導体装置では、基板と、前記基板上に載
置された半導体素子と、前記基板上に形成され前記半導
体素子と電気的に接続された配線パターンと、前記基板
と前記半導体素子と前記配線パターンの一部が第一樹脂
によって覆われている半導体装置において、前記第一樹
脂は、前記基板の一部を覆っており、前記基板の表面の
少なくとも一部を露出する手段を取る。
め、本発明の半導体装置では、基板と、前記基板上に載
置された半導体素子と、前記基板上に形成され前記半導
体素子と電気的に接続された配線パターンと、前記基板
と前記半導体素子と前記配線パターンの一部が第一樹脂
によって覆われている半導体装置において、前記第一樹
脂は、前記基板の一部を覆っており、前記基板の表面の
少なくとも一部を露出する手段を取る。
【００１０】前記基板の側方に載置され前記配線パター
ンと電気的に接続されたリードフレームを有し、前記リ
ードフレームの少なくとも一部を第一樹脂によって覆う
手段を取る。
ンと電気的に接続されたリードフレームを有し、前記リ
ードフレームの少なくとも一部を第一樹脂によって覆う
手段を取る。
【００１１】前記第一樹脂は、前記基板の片面を完全に
覆い、もう一面の一部を覆う手段を取る。
覆い、もう一面の一部を覆う手段を取る。
【００１２】前記第一樹脂は、前記基板の４辺に沿って
前記基板の一部を覆う手段を取る。
前記基板の一部を覆う手段を取る。
【００１３】前記第一樹脂によって覆われなかった前記
基板の表面に前記半導体素子または半導体封止物が載置
され、さらに第二樹脂によって覆う手段を取る。
基板の表面に前記半導体素子または半導体封止物が載置
され、さらに第二樹脂によって覆う手段を取る。
【００１４】前記第一樹脂はトランスファーモールド
で、第二樹脂はポッティングモールドによって覆う手段
を取る。
で、第二樹脂はポッティングモールドによって覆う手段
を取る。
【００１５】前記第一樹脂または前記第二樹脂は、前記
第一樹脂または前記第二樹脂よりも熱伝導性の高い物質
を含有する手段を取る。
第一樹脂または前記第二樹脂よりも熱伝導性の高い物質
を含有する手段を取る。
【００１６】前記第一樹脂または前記第二樹脂上に、放
熱部材を取り付ける手段を取る。
熱部材を取り付ける手段を取る。
【００１７】前記半導体封止物上に直接載置された放熱
部材を、前記第一樹脂または前記第二樹脂によって前記
半導体装置に固定する手段を取る。
部材を、前記第一樹脂または前記第二樹脂によって前記
半導体装置に固定する手段を取る。
【００１８】上記課題を解決するため、本発明の半導体
装置の製造方法では、基板上に半導体素子を載置する工
程と、前記基板上に形成された配線パターンと前記半導
体素子とを電気的に接続する工程と、前記基板と前記半
導体素子と前記配線パターンの一部が第一樹脂によって
覆う工程を有する半導体装置の製造方法において、前記
第一樹脂によって覆われていない前記基板上の露出部分
に前記半導体素子とは別の半導体素子を実装する工程を
有する手段を取る。
装置の製造方法では、基板上に半導体素子を載置する工
程と、前記基板上に形成された配線パターンと前記半導
体素子とを電気的に接続する工程と、前記基板と前記半
導体素子と前記配線パターンの一部が第一樹脂によって
覆う工程を有する半導体装置の製造方法において、前記
第一樹脂によって覆われていない前記基板上の露出部分
に前記半導体素子とは別の半導体素子を実装する工程を
有する手段を取る。
【００１９】前記第一樹脂によって覆われていない前記
基板上の露出部分に前記半導体素子とは別の半導体素子
を実装する工程のあとに、前記基板上の露出部分を第二
樹脂によって覆う工程を有する手段を取る。
基板上の露出部分に前記半導体素子とは別の半導体素子
を実装する工程のあとに、前記基板上の露出部分を第二
樹脂によって覆う工程を有する手段を取る。
【００２０】さらに上記課題を解決するため、本発明の
半導体装置では、基板と、前記基板の第一面上に載置さ
れた半導体素子と、前記基板上に形成され前記半導体素
子と電気的に接続された配線パターンと、前記半導体素
子と前記配線パターンの少なくとも一部と前記基板の両
面とが樹脂によって覆われている半導体装置において、
前記基板には貫通穴が設けられており、前記樹脂を前記
基板の貫通穴中にも存在させる手段を取る。
半導体装置では、基板と、前記基板の第一面上に載置さ
れた半導体素子と、前記基板上に形成され前記半導体素
子と電気的に接続された配線パターンと、前記半導体素
子と前記配線パターンの少なくとも一部と前記基板の両
面とが樹脂によって覆われている半導体装置において、
前記基板には貫通穴が設けられており、前記樹脂を前記
基板の貫通穴中にも存在させる手段を取る。
【００２１】前記基板の側方に載置され前記配線パター
ンと電気的に接続されたリードフレームと、前記リード
フレームの少なくとも一部を樹脂によって覆う手段を取
る。
ンと電気的に接続されたリードフレームと、前記リード
フレームの少なくとも一部を樹脂によって覆う手段を取
る。
【００２２】前記貫通穴上には、前記基板の第２面上に
載置してある半導体封止物または電気部品が存在してお
り、前記樹脂を前記半導体封止物または前記電気部品の
基板載置面と前記基板の間に存在させる手段を取る。
載置してある半導体封止物または電気部品が存在してお
り、前記樹脂を前記半導体封止物または前記電気部品の
基板載置面と前記基板の間に存在させる手段を取る。
【００２３】前記貫通穴を、前記基板のスルーホールと
する手段を取る。
する手段を取る。
【００２４】また上記課題を解決するため、本発明の半
導体装置では、基板と、前記基板の第一面上に載置され
た半導体素子と、前記基板上に形成され前記半導体素子
と電気的に接続された配線パターンと、前記半導体素子
と前記配線パターンの少なくとも一部と前記基板の両面
とが樹脂によって覆われている半導体装置において、前
記基板の前記配線パターンには開口部が形成され、前記
開口部によって前記樹脂を前記基板に触れさせる手段を
取る。
導体装置では、基板と、前記基板の第一面上に載置され
た半導体素子と、前記基板上に形成され前記半導体素子
と電気的に接続された配線パターンと、前記半導体素子
と前記配線パターンの少なくとも一部と前記基板の両面
とが樹脂によって覆われている半導体装置において、前
記基板の前記配線パターンには開口部が形成され、前記
開口部によって前記樹脂を前記基板に触れさせる手段を
取る。
【００２５】前記基板の側方に載置され前記配線パター
ンと電気的に接続されたリードフレームと、前記リード
フレームの少なくとも一部を樹脂によって覆う手段を取
る。
ンと電気的に接続されたリードフレームと、前記リード
フレームの少なくとも一部を樹脂によって覆う手段を取
る。
【００２６】前記開口部をメッシュ状に前記配線パター
ン上に形成する手段を取る。
ン上に形成する手段を取る。
【００２７】上記課題を解決するため、本発明の半導体
装置の製造方法ではでは、貫通穴が設けられている基板
上に半導体素子を載置する工程と、前記基板上に形成さ
れた配線パターンと前記半導体素子とを電気的に接続す
る工程と、前記基板と前記半導体素子と前記配線パター
ンの一部が樹脂によって覆う工程を有する半導体装置の
製造方法において、前記樹脂によって前記基板と前記貫
通穴とを同時に覆う工程を有する手段を取る。
装置の製造方法ではでは、貫通穴が設けられている基板
上に半導体素子を載置する工程と、前記基板上に形成さ
れた配線パターンと前記半導体素子とを電気的に接続す
る工程と、前記基板と前記半導体素子と前記配線パター
ンの一部が樹脂によって覆う工程を有する半導体装置の
製造方法において、前記樹脂によって前記基板と前記貫
通穴とを同時に覆う工程を有する手段を取る。
【００２８】トランスファーモールドによって、前記樹
脂で前記基板と前記貫通穴とを同時に覆う工程を有する
手段を取る。
脂で前記基板と前記貫通穴とを同時に覆う工程を有する
手段を取る。
【００２９】
【作用】本発明では、半導体素子を実装し、モールド材
で覆われている半導体装置の基板表面の一部を露出する
構造としたので、露出部に半導体素子、部品を実装する
ことができ、露出部に実装している半導体素子、部品は
モールド材の外部なので、半導体装置をモールドした後
でも、半導体装置に内蔵している半導体素子、または部
品を交換することができるという作用を有する。
で覆われている半導体装置の基板表面の一部を露出する
構造としたので、露出部に半導体素子、部品を実装する
ことができ、露出部に実装している半導体素子、部品は
モールド材の外部なので、半導体装置をモールドした後
でも、半導体装置に内蔵している半導体素子、または部
品を交換することができるという作用を有する。
【００３０】さらに本発明では、半導体素子を実装し、
モールド材で覆われている半導体装置の基板に貫通穴を
開けたので、貫通穴を通してモールド材の基板上下導通
が起こるので、基板の面積が大きくなっても、基板表面
とモールド材界面での剥離が発生しにくく、また本発明
では、基板の貫通穴上には、プラスチックパッケージ、
テープキャリアパッケージまたは電気部品を存在させた
ので、モールド材は、貫通穴を通して基板と上記の電気
部品の間の隙間に回り込み、基板と部品の界面には気泡
が残らず、さらにまた本発明では、基板上の配線パター
ンに開口部を形成し、その開口部によってモールド材が
基板に直接触れるようにしたので、モールド材との密着
の悪い配線パターンの面積が大きくなった場合でも、密
着性の良い基板とモールド材との密着面積を大きくする
ことができるので、配線パターンとモールド材界面での
剥離が発生しにくくなり、剥離部、気泡発生部への水蒸
気の侵入により、半導体装置内部に含まれている不純物
のイオン化の促進が起こらないためリークモード不良の
発生は起こりにくくなり、侵入した水蒸気の加熱膨張に
よるリフロー実装時のパッケージクラックの発生等の不
良が発生しなくなるという作用を有する。
モールド材で覆われている半導体装置の基板に貫通穴を
開けたので、貫通穴を通してモールド材の基板上下導通
が起こるので、基板の面積が大きくなっても、基板表面
とモールド材界面での剥離が発生しにくく、また本発明
では、基板の貫通穴上には、プラスチックパッケージ、
テープキャリアパッケージまたは電気部品を存在させた
ので、モールド材は、貫通穴を通して基板と上記の電気
部品の間の隙間に回り込み、基板と部品の界面には気泡
が残らず、さらにまた本発明では、基板上の配線パター
ンに開口部を形成し、その開口部によってモールド材が
基板に直接触れるようにしたので、モールド材との密着
の悪い配線パターンの面積が大きくなった場合でも、密
着性の良い基板とモールド材との密着面積を大きくする
ことができるので、配線パターンとモールド材界面での
剥離が発生しにくくなり、剥離部、気泡発生部への水蒸
気の侵入により、半導体装置内部に含まれている不純物
のイオン化の促進が起こらないためリークモード不良の
発生は起こりにくくなり、侵入した水蒸気の加熱膨張に
よるリフロー実装時のパッケージクラックの発生等の不
良が発生しなくなるという作用を有する。
【００３１】
【実施例】以下に、本発明の実施例について図面を用い
て詳細に説明する。図１は本発明の半導体装置の断面構
造図である。図１において、２は半導体素子であり、１
のワイヤーによって半導体素子表面に形成されているボ
ンディングパッドと基板３上に形成されている配線パタ
ーン５とが結線されている。基板は、リードフレーム６
と同一部材で形成されている基板保持部材７の上に接
着、ロウ付け等の手段で載置されており、さらにワイヤ
ーによって配線パターンとリードフレームとが結線され
ている。基板保持部材はリードフレームと同一部材で一
体に形成すればよく、通常半導体素子を搭載するＴＡＢ
吊りの部分を用いてもよい。リードフレームとしては４
２アロイがよく用いられてきたが、近年の半導体素子の
高発熱化に対応して銅も用いられるようになってきた。
図示しているように、半導体素子の実装されている面に
は複数の半導体素子が実装されていることが多い。ワイ
ヤーは金またはアルミニウムがよく用いられる。基板は
セラミクス、ＦＲ−４等のエポキシ樹脂、ポリイミド樹
脂、アラミド樹脂、シリコン等がよく用いられる。配線
パターンとしては、銅箔、導電ペースト、金属薄膜等を
用いることが多い。近年、半導体素子の動作速度は上昇
し続けており、それに比例して消費電力も上昇している
ので、この放熱対策は非常に重要であるが、基板も熱伝
導率のよいセラミクス、シリコン等、有機基板であれ
ば、半導体素子のダイアタッチ部分のみ熱伝導性のよ
い、タングステン系等の金属を用いたり、基板内層の金
属を通して熱伝導性を上げたりすることが多い。半導体
素子とワイヤー、ボンディングパッド、基板、配線パタ
ーンの一部、図示している基板の片面はモールド樹脂４
によって覆われており、高い電気的な絶縁性が得られ、
合わせて湿度環境から半導体素子を保護する構造となっ
ている。モールド樹脂はエポキシ、シリコーン、ポリイ
ミドであることが多く、図示しているようにトランスフ
ァーモールドで一体に成形してもよいし、ポッティング
モールドで重要な部分のみモールドし、さらにその後ト
ランスファーモールドで一体に成形してもよい。基板の
半導体素子実装面とは反対の面上で、基板保持部材の開
口部中には、やはり配線パターンが形成されており、そ
こに半導体パッケージ１１が半田付け、導電接着剤、異
方性導電膜などの接合方法によって接続されている。特
に不良率の高いものを重点的に半導体パッケージとして
実装しておけば、最終工程まで半導体パッケージは半導
体装置の外部に露出しつづけるので、検査工程でその半
導体パッケージの不良が発見された時点で交換すること
ができる。もちろん、半導体パッケージは複数個実装さ
れていてもよい。半導体パッケージはテープキャリアパ
ッケージやフリップチップでもかまわない。さらに、実
装密度を上げるためにそれらを複数重ねて実装してもよ
いし、半導体素子２の上に重ねてあってもよい。このよ
うな、構造を取ることによって、基板の半導体素子実装
面は信頼性の高い樹脂で全面を覆い、逆面の半導体パッ
ケージは容易に交換できる半導体装置の構造を得ること
ができる。さらに、半導体パッケージを基板裏面に実装
した後、基板裏面をさらにトランスファーモールドやポ
ッティングモールドでモールドしてもよい。そうすれ
ば、半導体装置の信頼性はさらに向上する。さらに図示
のように基板を基板保持部材の上に配置し配線パターン
とリードフレームをワイヤーで接続する構造をとらず、
配線パターンとリードフレームとを電気的、機械的にに
直接接合してもよい。基板をリードフレームと接合する
手段としては、基板上の配線パターンに金メッキを施し
ておき、リードフレーム上の配線パターンと接合する部
分に金メッキ、銀メッキ、錫メッキ、半田メッキなどの
メッキを予め施し、お互いを位置合わせ後、加熱、加圧
を加え接合する。配線パターン側は金メッキに限らず、
銀メッキ、錫メッキ、半田メッキなどのメッキを行って
おいてもよいし、ワイヤーボンディング領域は金メッキ
を施し、接合部分とメッキの種類を変えるようにしても
よい。加熱、加圧を加え接合する際に、超音波を用いて
もよいし、シングルポイントボンディングで接合を行っ
てもよい。
て詳細に説明する。図１は本発明の半導体装置の断面構
造図である。図１において、２は半導体素子であり、１
のワイヤーによって半導体素子表面に形成されているボ
ンディングパッドと基板３上に形成されている配線パタ
ーン５とが結線されている。基板は、リードフレーム６
と同一部材で形成されている基板保持部材７の上に接
着、ロウ付け等の手段で載置されており、さらにワイヤ
ーによって配線パターンとリードフレームとが結線され
ている。基板保持部材はリードフレームと同一部材で一
体に形成すればよく、通常半導体素子を搭載するＴＡＢ
吊りの部分を用いてもよい。リードフレームとしては４
２アロイがよく用いられてきたが、近年の半導体素子の
高発熱化に対応して銅も用いられるようになってきた。
図示しているように、半導体素子の実装されている面に
は複数の半導体素子が実装されていることが多い。ワイ
ヤーは金またはアルミニウムがよく用いられる。基板は
セラミクス、ＦＲ−４等のエポキシ樹脂、ポリイミド樹
脂、アラミド樹脂、シリコン等がよく用いられる。配線
パターンとしては、銅箔、導電ペースト、金属薄膜等を
用いることが多い。近年、半導体素子の動作速度は上昇
し続けており、それに比例して消費電力も上昇している
ので、この放熱対策は非常に重要であるが、基板も熱伝
導率のよいセラミクス、シリコン等、有機基板であれ
ば、半導体素子のダイアタッチ部分のみ熱伝導性のよ
い、タングステン系等の金属を用いたり、基板内層の金
属を通して熱伝導性を上げたりすることが多い。半導体
素子とワイヤー、ボンディングパッド、基板、配線パタ
ーンの一部、図示している基板の片面はモールド樹脂４
によって覆われており、高い電気的な絶縁性が得られ、
合わせて湿度環境から半導体素子を保護する構造となっ
ている。モールド樹脂はエポキシ、シリコーン、ポリイ
ミドであることが多く、図示しているようにトランスフ
ァーモールドで一体に成形してもよいし、ポッティング
モールドで重要な部分のみモールドし、さらにその後ト
ランスファーモールドで一体に成形してもよい。基板の
半導体素子実装面とは反対の面上で、基板保持部材の開
口部中には、やはり配線パターンが形成されており、そ
こに半導体パッケージ１１が半田付け、導電接着剤、異
方性導電膜などの接合方法によって接続されている。特
に不良率の高いものを重点的に半導体パッケージとして
実装しておけば、最終工程まで半導体パッケージは半導
体装置の外部に露出しつづけるので、検査工程でその半
導体パッケージの不良が発見された時点で交換すること
ができる。もちろん、半導体パッケージは複数個実装さ
れていてもよい。半導体パッケージはテープキャリアパ
ッケージやフリップチップでもかまわない。さらに、実
装密度を上げるためにそれらを複数重ねて実装してもよ
いし、半導体素子２の上に重ねてあってもよい。このよ
うな、構造を取ることによって、基板の半導体素子実装
面は信頼性の高い樹脂で全面を覆い、逆面の半導体パッ
ケージは容易に交換できる半導体装置の構造を得ること
ができる。さらに、半導体パッケージを基板裏面に実装
した後、基板裏面をさらにトランスファーモールドやポ
ッティングモールドでモールドしてもよい。そうすれ
ば、半導体装置の信頼性はさらに向上する。さらに図示
のように基板を基板保持部材の上に配置し配線パターン
とリードフレームをワイヤーで接続する構造をとらず、
配線パターンとリードフレームとを電気的、機械的にに
直接接合してもよい。基板をリードフレームと接合する
手段としては、基板上の配線パターンに金メッキを施し
ておき、リードフレーム上の配線パターンと接合する部
分に金メッキ、銀メッキ、錫メッキ、半田メッキなどの
メッキを予め施し、お互いを位置合わせ後、加熱、加圧
を加え接合する。配線パターン側は金メッキに限らず、
銀メッキ、錫メッキ、半田メッキなどのメッキを行って
おいてもよいし、ワイヤーボンディング領域は金メッキ
を施し、接合部分とメッキの種類を変えるようにしても
よい。加熱、加圧を加え接合する際に、超音波を用いて
もよいし、シングルポイントボンディングで接合を行っ
てもよい。
【００３２】以上は、半導体装置中にリードフレームを
含む構造について説明してきたが、リードフレームを含
まない構造についても、説明してきた構造からリードフ
レームがないだけで、後はまったく同様である。配線パ
ターンからの信号の取り出しは、配線パターンが露出す
るようにモールドを行い、そこからワイヤーボンディン
グ、半田付けなどによって行えばよい。
含む構造について説明してきたが、リードフレームを含
まない構造についても、説明してきた構造からリードフ
レームがないだけで、後はまったく同様である。配線パ
ターンからの信号の取り出しは、配線パターンが露出す
るようにモールドを行い、そこからワイヤーボンディン
グ、半田付けなどによって行えばよい。
【００３３】次に、以上説明した半導体装置の製造方法
について述べる。まず、基板３を基板保持部材７にダイ
アタッチし、半導体素子２を基板にダイアタッチし、半
導体素子と配線パターン５、およびリードフレーム６の
フインガーと配線パターン５をワイヤーボンディングす
る。このとき、半導体素子のボンディング領域は全面、
基板を治具にしっかり吸着することで、ボンディングの
ときにキャピラリーをしかっり受け、ワイヤーボンディ
ングすることができる。次に、この状態でリードフレー
ムと基板は、フインガーと配線パターンとのワイヤーで
電気的にも、リードフレームと一体の基板保持部材との
ダイアタッチで機械的にも接続しているので、リードフ
レームをハンドリングすることで半導体装置全体を容易
にハンドリングすることができる。この状態で、基板の
片側にのみモールド空間を有する型で半導体装置を挟み
込み、トランスファーモールドで図１のようなモールド
形状にモールド材４を形成する。この型は、通常のＱＦ
Ｐなどの半導体装置のモールドに用いられる型とは半導
体装置全面を覆わないという点で異なっている。もちろ
ん、半導体装置に求められる信頼性レベルが低ければ、
ポッティングモールドでモールドする工程としてもよ
い。次に、半導体パッケージ１１を基板裏面に実装し、
最後にリードフレームをトリミング、メッキ、フォーミ
ングする工程を行い、検査をして最終製品とする。基板
裏面は、最終製品まで、半導体パッケージが表面に露出
しているので、半導体パッケージの交換作業は容易であ
る。半導体パッケージを基板裏面に実装した後、基板裏
面をさらにトランスファーモールドやポッティングモー
ルドでモールドする工程を付加してもよい。もちろん、
検査をしてから、半導体パッケージを基板裏面に実装し
てもよい。そうすれば、不良の半導体装置に半導体パッ
ケージを実装しないで済むことになる。
について述べる。まず、基板３を基板保持部材７にダイ
アタッチし、半導体素子２を基板にダイアタッチし、半
導体素子と配線パターン５、およびリードフレーム６の
フインガーと配線パターン５をワイヤーボンディングす
る。このとき、半導体素子のボンディング領域は全面、
基板を治具にしっかり吸着することで、ボンディングの
ときにキャピラリーをしかっり受け、ワイヤーボンディ
ングすることができる。次に、この状態でリードフレー
ムと基板は、フインガーと配線パターンとのワイヤーで
電気的にも、リードフレームと一体の基板保持部材との
ダイアタッチで機械的にも接続しているので、リードフ
レームをハンドリングすることで半導体装置全体を容易
にハンドリングすることができる。この状態で、基板の
片側にのみモールド空間を有する型で半導体装置を挟み
込み、トランスファーモールドで図１のようなモールド
形状にモールド材４を形成する。この型は、通常のＱＦ
Ｐなどの半導体装置のモールドに用いられる型とは半導
体装置全面を覆わないという点で異なっている。もちろ
ん、半導体装置に求められる信頼性レベルが低ければ、
ポッティングモールドでモールドする工程としてもよ
い。次に、半導体パッケージ１１を基板裏面に実装し、
最後にリードフレームをトリミング、メッキ、フォーミ
ングする工程を行い、検査をして最終製品とする。基板
裏面は、最終製品まで、半導体パッケージが表面に露出
しているので、半導体パッケージの交換作業は容易であ
る。半導体パッケージを基板裏面に実装した後、基板裏
面をさらにトランスファーモールドやポッティングモー
ルドでモールドする工程を付加してもよい。もちろん、
検査をしてから、半導体パッケージを基板裏面に実装し
てもよい。そうすれば、不良の半導体装置に半導体パッ
ケージを実装しないで済むことになる。
【００３４】次に、本発明の他の実施例について図２を
用いて説明する。図２は本発明の半導体装置の断面構造
図である。図２の実施例は基板３の半導体素子２をモー
ルド材で覆うのと同時に半導体素子の実装面とは反対の
面の基板の４辺に沿ってダム状にモールド材が形成され
ている以外は、図１で説明したのと同様の構造、製造方
法で実現できる。トランスファーモールドする時に、基
板の片側と基板裏面の４辺に沿ったダム状にモールド空
間を有する型で半導体装置を挟み込み、トランスファー
モールドで図２のようなモールド形状にモールド材４を
形成する。基板の４辺に沿ってダム状にモールド材を形
成するのは、図１の様に、基板の片側にのみモールド材
を存在させる構造とした時に、基板が有機系のＦＲ−４
などの柔らかい物質の場合、環境温度の変化によってモ
ールド材と基板の熱膨張係数差によるバイメタル効果に
より基板が反ることで発生する、熱応力によって半導体
装置の信頼性低下を防ぐためである。すなわち、基板の
４辺に沿ってダム状に存在するモールド材は構造材とし
てのリブのようになるので、基板の反りは最小限にする
ことができる。基板の４辺に沿ってダム状に存在するモ
ールド材の間の開口部に基板が露出しており、そこに先
に説明したのと同様に半導体パッケージ１１を実装する
ことができる。１２はポッティングモールド材を示して
おり、このような構造をとることによって、半導体パッ
ケージの接続部は外部環境から遮断されるので、ポッテ
ィングモールド材で覆わない場合に比較して信頼性を向
上させることができる。もちろん、半導体パッケージの
発熱が問題となる場合には、ポッティングモールド材に
熱伝導率の高いフィラーを混入しておいてもよい。
用いて説明する。図２は本発明の半導体装置の断面構造
図である。図２の実施例は基板３の半導体素子２をモー
ルド材で覆うのと同時に半導体素子の実装面とは反対の
面の基板の４辺に沿ってダム状にモールド材が形成され
ている以外は、図１で説明したのと同様の構造、製造方
法で実現できる。トランスファーモールドする時に、基
板の片側と基板裏面の４辺に沿ったダム状にモールド空
間を有する型で半導体装置を挟み込み、トランスファー
モールドで図２のようなモールド形状にモールド材４を
形成する。基板の４辺に沿ってダム状にモールド材を形
成するのは、図１の様に、基板の片側にのみモールド材
を存在させる構造とした時に、基板が有機系のＦＲ−４
などの柔らかい物質の場合、環境温度の変化によってモ
ールド材と基板の熱膨張係数差によるバイメタル効果に
より基板が反ることで発生する、熱応力によって半導体
装置の信頼性低下を防ぐためである。すなわち、基板の
４辺に沿ってダム状に存在するモールド材は構造材とし
てのリブのようになるので、基板の反りは最小限にする
ことができる。基板の４辺に沿ってダム状に存在するモ
ールド材の間の開口部に基板が露出しており、そこに先
に説明したのと同様に半導体パッケージ１１を実装する
ことができる。１２はポッティングモールド材を示して
おり、このような構造をとることによって、半導体パッ
ケージの接続部は外部環境から遮断されるので、ポッテ
ィングモールド材で覆わない場合に比較して信頼性を向
上させることができる。もちろん、半導体パッケージの
発熱が問題となる場合には、ポッティングモールド材に
熱伝導率の高いフィラーを混入しておいてもよい。
【００３５】さらに、図２で示した以上の放熱性を求め
る場合は、図２中の基板の４辺に沿ってダム状に存在す
るモールド材の間の開口部に、さらに図３の様に鉄、ア
ルミ、銅の様な金属か、放熱性に優れる窒化ほう素、ア
ルミナなどのセラミクスなどで形成された板、放熱フィ
ンなどの放熱部材１３をポッティングモールド材１２で
接着して取り付ければ、半導体パッケージからの放熱は
さらに良好になる。また、ポッティングモールド材を基
板の４に沿ってダム状に存在するモールド材の間の開口
部と半導体パッケージの間のみに存在させ、放熱部材と
半導体パッケージを直接接触させる構造とすれば、より
半導体パッケージからの放熱は良好になる。
る場合は、図２中の基板の４辺に沿ってダム状に存在す
るモールド材の間の開口部に、さらに図３の様に鉄、ア
ルミ、銅の様な金属か、放熱性に優れる窒化ほう素、ア
ルミナなどのセラミクスなどで形成された板、放熱フィ
ンなどの放熱部材１３をポッティングモールド材１２で
接着して取り付ければ、半導体パッケージからの放熱は
さらに良好になる。また、ポッティングモールド材を基
板の４に沿ってダム状に存在するモールド材の間の開口
部と半導体パッケージの間のみに存在させ、放熱部材と
半導体パッケージを直接接触させる構造とすれば、より
半導体パッケージからの放熱は良好になる。
【００３６】図４は、さらに別の実施例を示す本発明の
半導体装置の断面構造図である。図４において、２は半
導体素子であり、１のワイヤーによって半導体素子表面
に形成されているボンディングパッドと基板３上に形成
されている配線パターン５とが結線されている。基板
は、リードフレーム６と同一部材で形成されている基板
保持部材７の上に接着、ロウ付け等の手段で載置されて
おり、さらにワイヤーによって配線パターンとリードフ
レームとが結線されている。２０は基板中に開けられた
貫通穴を示しており、貫通穴は基板製造時にドリル、金
型、レーザーなどによって開けられ、基板の基準穴、あ
るいはスルーホールの穴を兼用してもよい。
半導体装置の断面構造図である。図４において、２は半
導体素子であり、１のワイヤーによって半導体素子表面
に形成されているボンディングパッドと基板３上に形成
されている配線パターン５とが結線されている。基板
は、リードフレーム６と同一部材で形成されている基板
保持部材７の上に接着、ロウ付け等の手段で載置されて
おり、さらにワイヤーによって配線パターンとリードフ
レームとが結線されている。２０は基板中に開けられた
貫通穴を示しており、貫通穴は基板製造時にドリル、金
型、レーザーなどによって開けられ、基板の基準穴、あ
るいはスルーホールの穴を兼用してもよい。
【００３７】この貫通穴中にもモールド材４は存在し、
貫通穴中のモールド材によって基板の表側と裏側に存在
するモールド材の導通がはかられている。もちろん、貫
通穴は複数個あってもよい。そのため、基板の面積が大
きくなったり、モールド材と密着性のあまりよくないポ
リイミドなどの基板を使用しても、基板表面とモールド
材界面での剥離が発生しにくくなる。なお、本実施例中
に述べてあるすべての構造に対して基板中に開けられた
貫通穴構造は有効になることは、言うまでもない。
貫通穴中のモールド材によって基板の表側と裏側に存在
するモールド材の導通がはかられている。もちろん、貫
通穴は複数個あってもよい。そのため、基板の面積が大
きくなったり、モールド材と密着性のあまりよくないポ
リイミドなどの基板を使用しても、基板表面とモールド
材界面での剥離が発生しにくくなる。なお、本実施例中
に述べてあるすべての構造に対して基板中に開けられた
貫通穴構造は有効になることは、言うまでもない。
【００３８】図４の構造を得るために、本発明による半
導体装置の製造方法では、まず、基板３を基板保持部材
７にダイアタッチし、半導体素子２を基板にダイアタッ
チし、半導体素子と配線パターン５、およびリードフレ
ーム６のフインガーと配線パターン５をワイヤーボンデ
ィングする。このとき、半導体素子のボンディング領域
は全面、基板を治具にしっかり吸着することで、ボンデ
ィングのときにキャピラリーをしかっり受け、ワイヤー
ボンディングすることができる。次に、この状態でリー
ドフレームと基板は、フインガーと配線パターンとのワ
イヤーで電気的にも、リードフレームと一体の基板保持
部材とのダイアタッチで機械的にも接続しているので、
リードフレームをハンドリングすることで半導体装置全
体を容易にハンドリングすることができる。この状態
で、例えばＥＩＡＪ等の規格で決まっている標準的な外
形形状を有する型で半導体装置を挟み込み、トランスフ
ァーモールドで図１のようなモールド形状にモールド材
４を形成する。この型は、通常のＱＦＰなどの半導体装
置のモールドに用いられる型と同一であることが多い。
この時に硬化する前のモールド材は粘度が極端に下がっ
ているから、半導体装置を覆うと同時に、貫通穴にも侵
入するので、基板の両面側に存在するモールド材は貫通
穴中に侵入したモールド材によって上下導通がはから
れ、たとえ基板とモールド材の密着性が多少悪くとも、
モールド材は基板を挟み込み続ける。もちろん、半導体
装置に求められる信頼性レベルが低ければ、ポッティン
グモールドでモールドする工程としてもよい。次に、半
導体パッケージ１１を基板裏面に実装し、最後にリード
フレームをトリミング、メッキ、フォーミングする工程
を行い、検査をして最終製品とする。
導体装置の製造方法では、まず、基板３を基板保持部材
７にダイアタッチし、半導体素子２を基板にダイアタッ
チし、半導体素子と配線パターン５、およびリードフレ
ーム６のフインガーと配線パターン５をワイヤーボンデ
ィングする。このとき、半導体素子のボンディング領域
は全面、基板を治具にしっかり吸着することで、ボンデ
ィングのときにキャピラリーをしかっり受け、ワイヤー
ボンディングすることができる。次に、この状態でリー
ドフレームと基板は、フインガーと配線パターンとのワ
イヤーで電気的にも、リードフレームと一体の基板保持
部材とのダイアタッチで機械的にも接続しているので、
リードフレームをハンドリングすることで半導体装置全
体を容易にハンドリングすることができる。この状態
で、例えばＥＩＡＪ等の規格で決まっている標準的な外
形形状を有する型で半導体装置を挟み込み、トランスフ
ァーモールドで図１のようなモールド形状にモールド材
４を形成する。この型は、通常のＱＦＰなどの半導体装
置のモールドに用いられる型と同一であることが多い。
この時に硬化する前のモールド材は粘度が極端に下がっ
ているから、半導体装置を覆うと同時に、貫通穴にも侵
入するので、基板の両面側に存在するモールド材は貫通
穴中に侵入したモールド材によって上下導通がはから
れ、たとえ基板とモールド材の密着性が多少悪くとも、
モールド材は基板を挟み込み続ける。もちろん、半導体
装置に求められる信頼性レベルが低ければ、ポッティン
グモールドでモールドする工程としてもよい。次に、半
導体パッケージ１１を基板裏面に実装し、最後にリード
フレームをトリミング、メッキ、フォーミングする工程
を行い、検査をして最終製品とする。
【００３９】図５は、さらに別の実施例を示す本発明の
半導体装置の断面構造図である。図４において、２は半
導体素子であり、１のワイヤーによって半導体素子表面
に形成されているボンディングパッドと基板３上に形成
されている配線パターン５とが結線されている。基板
は、リードフレーム６と同一部材で形成されている基板
保持部材７の上に接着、ロウ付け等の手段で載置されて
おり、さらにワイヤーによって配線パターンとリードフ
レームとが結線されている。２０は基板中に開けられた
貫通穴を示しており、貫通穴上の基板には半導体パッケ
ージ１１が図１で説明されたような方法で実装されてい
る。通常、基板と半導体パッケージの隙間は非常に狭
く、貫通穴が無い場合、４のモールド材で半導体装置を
覆う時に基板と半導体パッケージの隙間には未充填箇所
が残り易い。しかし、本発明によれば、モールド材で半
導体装置を覆う時に貫通穴からも、基板と半導体パッケ
ージの隙間にモールド材が流れ込むので、基板と半導体
パッケージの隙間には未充填箇所が発生しない。もちろ
ん、本実施例中に述べてあるすべての基板裏面に半導体
パッケージが存在する構造に対して、半導体パッケージ
下の基板中に開けられた貫通穴構造は有効になること
は、言うまでもない。以上説明した図５構造の製造方法
は、半導体パッケージ下の基板中に貫通穴を持つ以外、
図４で述べたのと同一である。
半導体装置の断面構造図である。図４において、２は半
導体素子であり、１のワイヤーによって半導体素子表面
に形成されているボンディングパッドと基板３上に形成
されている配線パターン５とが結線されている。基板
は、リードフレーム６と同一部材で形成されている基板
保持部材７の上に接着、ロウ付け等の手段で載置されて
おり、さらにワイヤーによって配線パターンとリードフ
レームとが結線されている。２０は基板中に開けられた
貫通穴を示しており、貫通穴上の基板には半導体パッケ
ージ１１が図１で説明されたような方法で実装されてい
る。通常、基板と半導体パッケージの隙間は非常に狭
く、貫通穴が無い場合、４のモールド材で半導体装置を
覆う時に基板と半導体パッケージの隙間には未充填箇所
が残り易い。しかし、本発明によれば、モールド材で半
導体装置を覆う時に貫通穴からも、基板と半導体パッケ
ージの隙間にモールド材が流れ込むので、基板と半導体
パッケージの隙間には未充填箇所が発生しない。もちろ
ん、本実施例中に述べてあるすべての基板裏面に半導体
パッケージが存在する構造に対して、半導体パッケージ
下の基板中に開けられた貫通穴構造は有効になること
は、言うまでもない。以上説明した図５構造の製造方法
は、半導体パッケージ下の基板中に貫通穴を持つ以外、
図４で述べたのと同一である。
【００４０】図６は、本発明のさらに他の実施例を示
す、製造途中の半導体装置の部分正面図である。図６に
おいて２は半導体素子であり、１のワイヤーによって半
導体素子表面に形成されているボンディングパッドと基
板３上に形成されている配線パターン５とが結線されて
いる。基板は、さらにリードフレーム上に実装されるこ
ともある。図６の状態の構造にした後、前述のようにモ
ールド材で半導体装置を覆う。２１はパターン中の開口
部であり、配線パターン中に形成された開口部で開口部
の中側は基板表面が露出している。パターン中の開口部
は、基板製造工程中の配線パターン形成時に同時に形成
される場合が多い。基板表面は一般的にモールド材との
密着性は良く、配線パターンはモールド材との接着性が
悪いから、次のモールド材形成工程で、モールド材を密
着性の良い基板表面と多く密着させることができる。グ
ランドパターンや電源パターンのようにインピーダンス
を低下させ、半導体装置の耐ノイズ性を向上させたいと
きなど、通常はベタの広い面積のパターンを形成するこ
とが多いが、本発明のように２２のメッシュ形成部のよ
うにパターン中の開口部を形成しておけば、基板全面に
わたってモールド材との密着性は向上するから、より信
頼性上有利になる。
す、製造途中の半導体装置の部分正面図である。図６に
おいて２は半導体素子であり、１のワイヤーによって半
導体素子表面に形成されているボンディングパッドと基
板３上に形成されている配線パターン５とが結線されて
いる。基板は、さらにリードフレーム上に実装されるこ
ともある。図６の状態の構造にした後、前述のようにモ
ールド材で半導体装置を覆う。２１はパターン中の開口
部であり、配線パターン中に形成された開口部で開口部
の中側は基板表面が露出している。パターン中の開口部
は、基板製造工程中の配線パターン形成時に同時に形成
される場合が多い。基板表面は一般的にモールド材との
密着性は良く、配線パターンはモールド材との接着性が
悪いから、次のモールド材形成工程で、モールド材を密
着性の良い基板表面と多く密着させることができる。グ
ランドパターンや電源パターンのようにインピーダンス
を低下させ、半導体装置の耐ノイズ性を向上させたいと
きなど、通常はベタの広い面積のパターンを形成するこ
とが多いが、本発明のように２２のメッシュ形成部のよ
うにパターン中の開口部を形成しておけば、基板全面に
わたってモールド材との密着性は向上するから、より信
頼性上有利になる。
【００４１】以上述べた半導体装置中の基板上には他の
部品、例えばチップ抵抗、チップコンデンサー、チップ
インダクタンスなどが実装されていることが多い。
部品、例えばチップ抵抗、チップコンデンサー、チップ
インダクタンスなどが実装されていることが多い。
【００４２】
【発明の効果】以上説明したように、本発明の半導体装
置および半導体装置の製造方法では、半導体素子を実装
し、モールド材で覆われている半導体装置の基板表面の
一部を露出する構造としたので、半導体装置をモールド
した後でも、半導体装置に内蔵している半導体素子、ま
たは部品を交換することができるので、半導体素子、ま
たは部品が不良であっても付加価値を上げた高価な半導
体装置全体を廃却しなくともすむから、半導体装置のコ
ストを大幅に低減できるという効果を有する。
置および半導体装置の製造方法では、半導体素子を実装
し、モールド材で覆われている半導体装置の基板表面の
一部を露出する構造としたので、半導体装置をモールド
した後でも、半導体装置に内蔵している半導体素子、ま
たは部品を交換することができるので、半導体素子、ま
たは部品が不良であっても付加価値を上げた高価な半導
体装置全体を廃却しなくともすむから、半導体装置のコ
ストを大幅に低減できるという効果を有する。
【００４３】さらに本発明の半導体装置および半導体装
置の製造方法では、半導体素子を実装し、モールド材で
覆われている半導体装置の基板に貫通穴を開けたので、
基板の面積が大きくなっても、基板表面とモールド材界
面での剥離が発生しにくなり、また本発明の半導体装置
および半導体装置の製造方法では、半導体素子を実装
し、モールド材で覆われている半導体装置の基板の貫通
穴上には、プラスチックパッケージ、テープキャリアパ
ッケージまたは電気部品を存在させたので、基板と部品
の界面には気泡が残らず、さらにまた本発明の半導体装
置および半導体装置の製造方法では、半導体素子を実装
し、モールド材で覆われている半導体装置の基板上の配
線パターンに開口部を形成し、その開口部によってモー
ルド材が基板に直接触れるようにしたので、モールド材
との密着の悪い配線パターンの面積が大きくなった場合
でも、配線パターンとモールド材界面での剥離が発生し
にくくなり、結局、剥離部、気泡発生部への水蒸気の侵
入により、半導体装置内部に含まれている不純物のイオ
ン化の促進が起こらないためリークモード不良の発生は
起こりにくくなり、侵入した水蒸気の加熱膨張によるリ
フロー実装時のパッケージクラックの発生等の不良が発
生しなくなるから、容易に信頼性の非常に高い半導体装
置を得ることができるという優れた効果を有する。
置の製造方法では、半導体素子を実装し、モールド材で
覆われている半導体装置の基板に貫通穴を開けたので、
基板の面積が大きくなっても、基板表面とモールド材界
面での剥離が発生しにくなり、また本発明の半導体装置
および半導体装置の製造方法では、半導体素子を実装
し、モールド材で覆われている半導体装置の基板の貫通
穴上には、プラスチックパッケージ、テープキャリアパ
ッケージまたは電気部品を存在させたので、基板と部品
の界面には気泡が残らず、さらにまた本発明の半導体装
置および半導体装置の製造方法では、半導体素子を実装
し、モールド材で覆われている半導体装置の基板上の配
線パターンに開口部を形成し、その開口部によってモー
ルド材が基板に直接触れるようにしたので、モールド材
との密着の悪い配線パターンの面積が大きくなった場合
でも、配線パターンとモールド材界面での剥離が発生し
にくくなり、結局、剥離部、気泡発生部への水蒸気の侵
入により、半導体装置内部に含まれている不純物のイオ
ン化の促進が起こらないためリークモード不良の発生は
起こりにくくなり、侵入した水蒸気の加熱膨張によるリ
フロー実装時のパッケージクラックの発生等の不良が発
生しなくなるから、容易に信頼性の非常に高い半導体装
置を得ることができるという優れた効果を有する。
【図１】本発明の半導体装置の断面図である。
【図２】本発明の半導体装置の断面図である。
【図３】本発明の半導体装置の断面図である。
【図４】本発明の半導体装置の断面図である。
【図５】本発明の半導体装置の断面図である。
【図６】本発明の製造途中の半導体装置の部分正面図で
ある。
ある。
１ ワイヤー ２ 半導体素子 ３ 基板 ４ モールド材 ５ 配線パターン ６ リードフレーム ７ 基板固定部材 １１ 半導体パッケージ １２ ポッティングモールド材 １３ 放熱部材 ２０ 貫通穴 ２１ パターン中の開口部 ２２ メッシュ形成部
【手続補正書】
【提出日】平成１１年１２月２０日（１９９９．１２．
２０）
２０）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 半導体装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、本発明の半導体装置では、基板と、少なくとも前記
基板の側方に位置するリードと、前記基板の第一面側に
て前記基板と電気的に接続された第一の半導体素子と、
前記リードと前記配線パターンとを電気的に接続した電
気的接続部と、前記基板の第一面側を封止した樹脂部
と、前記基板の第二面側に設けられた前記基板の反り防
止用部材と、を有することを特徴とする。
め、本発明の半導体装置では、基板と、少なくとも前記
基板の側方に位置するリードと、前記基板の第一面側に
て前記基板と電気的に接続された第一の半導体素子と、
前記リードと前記配線パターンとを電気的に接続した電
気的接続部と、前記基板の第一面側を封止した樹脂部
と、前記基板の第二面側に設けられた前記基板の反り防
止用部材と、を有することを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】また、上記の内容に加えて、前記反り防止
用部材は、前記第一面側を封止した前記樹脂部と同じ樹
脂材料が用いられてなることを特徴とする。
用部材は、前記第一面側を封止した前記樹脂部と同じ樹
脂材料が用いられてなることを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】また、上記のいずれかの内容において、前
記反り防止用部材は、前記基板の第二面側の中央領域を
除き且つ当該基板の第二面側の周囲各辺に沿うように形
成されてなることを特徴とする。
記反り防止用部材は、前記基板の第二面側の中央領域を
除き且つ当該基板の第二面側の周囲各辺に沿うように形
成されてなることを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】更に、前記基板の第二面の前記中央領域に
は第二の半導体素子が配置され、且つ前記第二の半導体
素子がポッティング用モールド材にて封止されてなるこ
とを特徴とする。
は第二の半導体素子が配置され、且つ前記第二の半導体
素子がポッティング用モールド材にて封止されてなるこ
とを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】もしくは、前記基板の第二面の前記中央領
域には半導体素子がパッケージ化された半導体パッケー
ジが配置され、且つ前記第二面側において少なくとも前
記半導体パッケージが前記基板に電気的接続された接続
部がポッティング用モールド材にて封止されてなること
を特徴とする。
域には半導体素子がパッケージ化された半導体パッケー
ジが配置され、且つ前記第二面側において少なくとも前
記半導体パッケージが前記基板に電気的接続された接続
部がポッティング用モールド材にて封止されてなること
を特徴とする。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】上記の場合に、前記ポッティング用モール
ド材には、熱伝導率の高いフィラーが混入されたものが
用いられてなることを特徴とする。
ド材には、熱伝導率の高いフィラーが混入されたものが
用いられてなることを特徴とする。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】もしくは、前記基板の第二面の前記中央領
域には半導体素子がパッケージ化された半導体パッケー
ジが配置され、且つ前記第二面側において少なくとも前
記半導体パッケージが前記基板に電気的接続された接続
部がポッティング用モールド材にて封止され、且つ前記
中央領域に放熱部材が前記ポッティング用モールド材を
介して取り付けられてなることを特徴とする。
域には半導体素子がパッケージ化された半導体パッケー
ジが配置され、且つ前記第二面側において少なくとも前
記半導体パッケージが前記基板に電気的接続された接続
部がポッティング用モールド材にて封止され、且つ前記
中央領域に放熱部材が前記ポッティング用モールド材を
介して取り付けられてなることを特徴とする。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】もしくは、前記ポッティング用モールド材
を前記半導体パッケージの高さと略等しくし、前記半導
体パッケージの上面と接するように放熱部材が形成され
てなることを特徴とする。
を前記半導体パッケージの高さと略等しくし、前記半導
体パッケージの上面と接するように放熱部材が形成され
てなることを特徴とする。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】一方、本発明の他の半導体装置としては、
基板と、少なくとも前記基板の側方に位置するリード
と、前記基板の第一面側にて前記基板と電気的に接続さ
れた第一の半導体素子と、前記リードと前記配線パター
ンとを電気的に接続した電気的接続部と、前記基板の第
一面側を封止した樹脂部と、前記基板の第二面側の中央
領域を除き且つ当該基板の第二面側の周囲各辺に沿うよ
うに形成されたダム状のモールド部と、を有することを
特徴とする。
基板と、少なくとも前記基板の側方に位置するリード
と、前記基板の第一面側にて前記基板と電気的に接続さ
れた第一の半導体素子と、前記リードと前記配線パター
ンとを電気的に接続した電気的接続部と、前記基板の第
一面側を封止した樹脂部と、前記基板の第二面側の中央
領域を除き且つ当該基板の第二面側の周囲各辺に沿うよ
うに形成されたダム状のモールド部と、を有することを
特徴とする。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】上記構造において、前記樹脂部と前記モー
ルド部とは同じ材料が用いられてなることを特徴とす
る。
ルド部とは同じ材料が用いられてなることを特徴とす
る。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】削除
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】削除
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】削除
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】削除
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】削除
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】削除
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】削除
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】削除
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】削除
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】削除
Claims (20)
- 【請求項１】 基板と、前記基板上に載置された半導体
素子と、前記基板上に形成され前記半導体素子と電気的
に接続された配線パターンと、前記基板と前記半導体素
子と前記配線パターンの一部が第一樹脂によって覆われ
ている半導体装置において、前記第一樹脂は、前記基板
の一部を覆っており、前記基板の表面の少なくとも一部
が露出したことを特徴とする半導体装置。 - 【請求項２】 前記基板の側方に載置され前記配線パタ
ーンと電気的に接続されたリードフレームを有し、前記
リードフレームの少なくとも一部が第一樹脂によって覆
われている事を特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記第一樹脂は、前記基板の片面を完全
に覆い、もう一面の一部を覆っており、前記基板の表面
の少なくとも一部が露出したことを特徴とする請求項１
または請求項２記載の半導体装置。 - 【請求項４】 前記第一樹脂は、前記基板の４辺に沿っ
て前記基板の一部を覆っていることを特徴とする請求項
３記載の半導体装置。 - 【請求項５】 前記第一樹脂によって覆われなかった前
記基板の表面に前記半導体素子または半導体封止物が載
置され、さらに第二樹脂によって覆ったことを特徴とす
る請求項３記載の半導体装置。 - 【請求項６】 前記第一樹脂はトランスファーモールド
で、第二樹脂はポッティングモールドによって覆われた
ことを特徴とする請求項５記載の半導体装置。 - 【請求項７】 前記第一樹脂または前記第二樹脂は、前
記第一樹脂または前記第二樹脂よりも熱伝導性の高い物
質を含有していることを特徴とする請求項５記載の半導
体装置。 - 【請求項８】 前記第一樹脂または前記第二樹脂上に、
放熱部材を取り付けたことを特徴とする請求項５記載の
半導体装置。 - 【請求項９】 前記半導体封止物上に直接載置された放
熱部材が、前記第一樹脂または前記第二樹脂によって前
記半導体装置に固定されていることを特徴とする請求項
５記載の半導体装置。 - 【請求項１０】 基板上に半導体素子を載置する工程
と、前記基板上に形成された配線パターンと前記半導体
素子とを電気的に接続する工程と、前記基板と前記半導
体素子と前記配線パターンの一部が第一樹脂によって覆
う工程を有する半導体装置の製造方法において、前記第
一樹脂によって覆われていない前記基板上の露出部分に
前記半導体素子とは別の半導体素子を実装する工程を有
することを特徴とする半導体装置の製造方法。 - 【請求項１１】 前記第一樹脂によって覆われていない
前記基板上の露出部分に前記半導体素子とは別の半導体
素子を実装する工程のあとに、前記基板上の露出部分を
第二樹脂によって覆う工程を有することを特徴とする請
求項１０記載の半導体装置の製造方法。 - 【請求項１２】 基板と、前記基板の第一面上に載置さ
れた半導体素子と、前記基板上に形成され前記半導体素
子と電気的に接続された配線パターンと、前記半導体素
子と前記配線パターンの少なくとも一部と前記基板の両
面とが樹脂によって覆われている半導体装置において、
前記基板には貫通穴が設けられており、前記樹脂が前記
基板の貫通穴中にも存在することを特徴とする半導体装
置。 - 【請求項１３】 前記基板の側方に載置され前記配線パ
ターンと電気的に接続されたリードフレームと、前記リ
ードフレームの少なくとも一部が樹脂によって覆われて
いることを特徴とする請求項１２記載の半導体装置。 - 【請求項１４】 前記貫通穴上には、前記基板の第２面
上に載置してある半導体封止物または電気部品が存在し
ており、前記樹脂が前記半導体封止物または前記電気部
品の基板載置面と前記基板の間に存在することを特徴と
する請求項１２または請求項１３記載の半導体装置。 - 【請求項１５】 前記貫通穴は、前記基板のスルーホー
ルであることを特徴とする請求項１２または請求項１３
または請求項１４記載の半導体装置。 - 【請求項１６】 基板と、前記基板の第一面上に載置さ
れた半導体素子と、前記基板上に形成され前記半導体素
子と電気的に接続された配線パターンと、前記半導体素
子と前記配線パターンの少なくとも一部と前記基板の両
面とが樹脂によって覆われている半導体装置において、
前記基板の前記配線パターンには開口部が形成され、前
記開口部によって前記樹脂が前記基板に触れていること
を特徴とする半導体装置。 - 【請求項１７】 前記基板の側方に載置され前記配線パ
ターンと電気的に接続されたリードフレームと、前記リ
ードフレームの少なくとも一部が樹脂によって覆われて
いることを特徴とする請求項１６記載の半導体装置。 - 【請求項１８】 前記開口部はメッシュ状に前記配線パ
ターン上に形成されていることを特徴とする請求項１６
または請求項１７記載の半導体装置。 - 【請求項１９】 貫通穴が設けられている基板上に半導
体素子を載置する工程と、前記基板上に形成された配線
パターンと前記半導体素子とを電気的に接続する工程
と、前記基板と前記半導体素子と前記配線パターンの一
部が樹脂によって覆う工程を有する半導体装置の製造方
法において、前記樹脂によって前記基板と前記貫通穴と
を同時に覆う工程を有することを特徴とする半導体装置
の製造方法。 - 【請求項２０】 トランスファーモールドによって、前
記樹脂で前記基板と前記貫通穴とを同時に覆う工程を有
することを特徴とする請求項１９記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33640899A JP3446695B2 (ja) | 1999-11-26 | 1999-11-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33640899A JP3446695B2 (ja) | 1999-11-26 | 1999-11-26 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4317371A Division JPH06163812A (ja) | 1992-11-26 | 1992-11-26 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000124401A true JP2000124401A (ja) | 2000-04-28 |
| JP3446695B2 JP3446695B2 (ja) | 2003-09-16 |
Family
ID=18298833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33640899A Expired - Fee Related JP3446695B2 (ja) | 1999-11-26 | 1999-11-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3446695B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116015A (ja) * | 2005-10-24 | 2007-05-10 | Mitsubishi Electric Corp | 電子装置 |
| JP2009164564A (ja) * | 2007-12-14 | 2009-07-23 | Denso Corp | 電子装置およびその製造方法 |
| WO2015023540A1 (en) * | 2013-08-15 | 2015-02-19 | Cooledge Lighting Inc. | Light-emitting element repair in array-based lighting devices |
| US9480133B2 (en) | 2010-01-04 | 2016-10-25 | Cooledge Lighting Inc. | Light-emitting element repair in array-based lighting devices |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0258356A (ja) * | 1988-08-24 | 1990-02-27 | Ibiden Co Ltd | 電子部品塔載装置 |
| JPH03120857A (ja) * | 1989-10-04 | 1991-05-23 | Ibiden Co Ltd | 電子部品塔載装置 |
| JPH04255264A (ja) * | 1991-02-07 | 1992-09-10 | Nec Corp | 混成集積回路 |
-
1999
- 1999-11-26 JP JP33640899A patent/JP3446695B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0258356A (ja) * | 1988-08-24 | 1990-02-27 | Ibiden Co Ltd | 電子部品塔載装置 |
| JPH03120857A (ja) * | 1989-10-04 | 1991-05-23 | Ibiden Co Ltd | 電子部品塔載装置 |
| JPH04255264A (ja) * | 1991-02-07 | 1992-09-10 | Nec Corp | 混成集積回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116015A (ja) * | 2005-10-24 | 2007-05-10 | Mitsubishi Electric Corp | 電子装置 |
| JP2009164564A (ja) * | 2007-12-14 | 2009-07-23 | Denso Corp | 電子装置およびその製造方法 |
| US9480133B2 (en) | 2010-01-04 | 2016-10-25 | Cooledge Lighting Inc. | Light-emitting element repair in array-based lighting devices |
| WO2015023540A1 (en) * | 2013-08-15 | 2015-02-19 | Cooledge Lighting Inc. | Light-emitting element repair in array-based lighting devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3446695B2 (ja) | 2003-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI419243B (zh) | 一種積體電路封裝體及其製造方法 | |
| US6956741B2 (en) | Semiconductor package with heat sink | |
| KR101505551B1 (ko) | 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법 | |
| US6215175B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
| US20070273023A1 (en) | Integrated circuit package having exposed thermally conducting body | |
| JPH02342A (ja) | 集積回路チツプ取付けおよびパツケ−ジ組立体 | |
| KR101555300B1 (ko) | 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지 | |
| KR100825784B1 (ko) | 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법 | |
| US5814882A (en) | Seal structure for tape carrier package | |
| US20020079570A1 (en) | Semiconductor package with heat dissipating element | |
| US20040217451A1 (en) | Semiconductor packaging structure | |
| JPH0491458A (ja) | 半導体装置 | |
| JP2001144230A (ja) | 半導体装置及びその製造方法 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3446695B2 (ja) | 半導体装置 | |
| JP2691352B2 (ja) | 電子部品塔載装置 | |
| JPH1051034A (ja) | 面実装型電子部品、その製造方法、これを回路基板上に実装する方法、およびこれを実装した回路基板 | |
| JPH06163812A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100237912B1 (ko) | 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법 | |
| JP3684517B2 (ja) | 半導体装置 | |
| JPH10189792A (ja) | 半導体パッケージ | |
| JPH1084055A (ja) | 半導体装置及びその製造方法 | |
| JP3541751B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2003060125A (ja) | 放熱型ｂｇａパッケージ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030603 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |