Nothing Special   »   [go: up one dir, main page]

JP5491026B2 - プリント配線基板中に補強コア材料を構成する製造方法 - Google Patents

プリント配線基板中に補強コア材料を構成する製造方法 Download PDF

Info

Publication number
JP5491026B2
JP5491026B2 JP2008502069A JP2008502069A JP5491026B2 JP 5491026 B2 JP5491026 B2 JP 5491026B2 JP 2008502069 A JP2008502069 A JP 2008502069A JP 2008502069 A JP2008502069 A JP 2008502069A JP 5491026 B2 JP5491026 B2 JP 5491026B2
Authority
JP
Japan
Prior art keywords
panel
printed wiring
wiring board
hole
drilling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008502069A
Other languages
English (en)
Other versions
JP2008536298A (ja
Inventor
ケー. バソヤ,カル
Original Assignee
スタブルコー テクノロジー,インコーポレイティド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スタブルコー テクノロジー,インコーポレイティド filed Critical スタブルコー テクノロジー,インコーポレイティド
Publication of JP2008536298A publication Critical patent/JP2008536298A/ja
Application granted granted Critical
Publication of JP5491026B2 publication Critical patent/JP5491026B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0008Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/0281Conductive fibers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/029Woven fibrous reinforcement or textile
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718Clearance holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/056Using an artwork, i.e. a photomask for exposing photosensitive layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/166Alignment or registration; Control of registration
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/167Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0073Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062Prior to assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Laminated Bodies (AREA)

Description

本発明は、一般にプリント配線基板の製造に関し、特に、導電性補強コア(constraining core)を含むプリント配線基板の生産に関する。
多様な形態の、導電性補強コアは、プリント配線基板内の層として使用できる。導電性補強コアは、純然たる構造層(すなわち、プリント配線基板の回路の一部を形成しない層)として使用してもよく、また機能層(すなわち、回路の一部を形成する層)として使用してもよい。パソヤ等の米国特許第6,869,664号明細書(特許文献1)は、プリント配線基板における電源、接地及び/または分割電源/接地平面としての導電性補強コアの使用を記述している。特許文献1の開示全体を引用によって本出願の記載に援用する。
導電性補強コアを構成する際使用する一般的な材料は、樹脂を含浸し1つかそれ以上の側面に金属をクラッドした(普通縦横方向で繊維の本数がほぼ同じ(balanced weave)である)炭素繊維織物である。しかし、導電性補強コアを構成する際多様な他の材料を使用してもよい。多くの導電性補強コアは、クラッドがあるものでもないものでもよい、導電性ラミネートを含む。ラミネートは樹脂で含浸した基板でもよい。基板は、日本の日本グラファイトファイバー株式会社が製造するCN−80−3k、CN−60、CN−50、YS−90、日本の三菱化学株式会社が製造するK13B12、K13C1U、K63D2U、サウスカロライナ州グリーンヴィル(Greenville)のサイテックカーボンファイバーズ有限責任会社(Cytec carbon fibers LLC)が製造するT300−3k、T300−1kといった炭素、グラファイト繊維のような繊維材料であることが多い。繊維の導電率は、繊維材料を樹脂で含浸する前に金属で被覆することによって向上することが多い。金属被覆繊維の例は、炭素、グラファイト、Eガラス、Sガラス、アラミド、ケブラー、石英またはこれらの繊維の任意の組み合わせを含む。繊維材料は連続炭素繊維でよいことが多い。代替的には、繊維材料は不連続炭素繊維でもよい。不連続炭素繊維とは、米国テネシー州ロックウッド(Rockwood)の東邦カーボンファイバーズ社(Toho Carbon Fibers Inc.)が製造するねじり破断繊維(X0219)のようなものである。繊維材料は織物であってもなくてもよい。織物でない材料はユニテープまたはマットの形態のものでもよい。炭素マットとは、マサチューセッツ州イーストウォルポール(East Walpole)のアドバンスドファイバーノンウーブンズ社(Advanced Fiber NonWovens)が製造するそれぞれ2オンスまたは3オンスの等級番号8000040及び8000047のようなものである。PAN系炭素繊維、ピッチ系炭素繊維または両方の繊維の組み合わせによって構成される導電性補強コアが知られている。
また、導電性補強コアは非繊維材料を使用して構成してもよい。例えば、導電性補強コアは固体炭素プレートから構成してもよい。圧縮した炭素またはグラファイト粉末を使用して、導電性補強コアとして有用な固体炭素プレートを製作してもよい。別のアプローチは、熱可塑性または熱硬化性の結合剤と共に炭素フレークまたは細断炭素繊維を使用して固体炭素プレートを製作することである。
導電性補強コアを構成する際に使用する別の有用な材料は、ニューヨーク州マルタ(Malta)に所在するスターファイアシステムズ社(Starfire Systems Inc.)が製造するC−SiC(炭素−炭化珪素)である。
導電性補強コアを構成する際、エポキシ、ビスマレイミド・トリアジン・エポキシ(BT)、ビスマレイミド(BMI)、シアン酸エステル、ポリイミド、フェノールまたは上記のうちいくつかの樹脂の組み合わせといった多様な樹脂を使用してよい。多くの場合、特性を改善するため、樹脂は熱分解炭素粉末、炭素粉末、炭素粒子、ダイヤモンド粉末、窒化ホウ素、酸化アルミニウム、セラミック粒子、及びフェノール粒子のような充填材を有してもよい。
導電性補強コアの導電率はその構成に応じて変化する。多くの場合、基板は導電性補強コアの電気特性を決定する。例えば、強化エポキシを伴うグラファイト繊維の場合である。別の場合、樹脂が導電性補強コアの電気特性を決定することもある。例えば、充填材として熱分解炭素粉末を有する、強化エポキシ樹脂で含浸したガラス繊維の場合である。
補強コア材料の選択は通常、熱伝達率、熱膨張係数、剛性及びそれらの組み合わせといった、最終製品レベルで要求される利点に依存する。広い意味で、導電性補強コアを構成する際には、1MHzで6.0より大きい誘電率を有する層が得られる任意の材料及び樹脂の組み合わせを使用してよい。
一般に、スルーホールとも呼ばれるめっきビアを使用して、プリント配線基板の機能層間の電気接続を形成する。プリント配線基板デザインに導電性補強コアを組み込む場合、めっきビアが導電性補強コアとの不要な電気接続を形成することがないように注意を払わなければならない。多くのプリント配線基板デザインでは、樹脂充填クリアランス孔を使用して不要な電気接続を防止している。樹脂充填クリアランス孔は、導電性補強コアを通してドリル加工した後誘電体樹脂を充填した孔である。樹脂充填クリアランス孔の直径より小さい直径を有するめっきビアを、樹脂充填クリアランス孔の中心にドリル加工する場合、めっきビアを取り囲む樹脂がビアのライニングを導電性補強コアから電気的に絶縁する。製造の際、樹脂充填クリアランス孔の中心とめっきビアとの間の許容可能な位置ずれの程度は、主として樹脂充填クリアランス孔とめっきビアとの間の直径の差によって決定される。位置ずれのためにめっきビアの一部が導電性補強コアに接触している状況では、ビアのライニングと導電性補強コアとの間の意図しない接触が生じる。
米国特許第6,869,664号明細書
導電性補強コアを含むプリント配線基板を製造する方法を開示する。本発明に係る方法によって、最終プリント配線基板を形成するために使用する様々なパネル及び部分組立体に対する工程を実行するツールが使用する位置決め孔の精密なアライメントが可能になる。また、本発明の実施形態に係る、製造歩留まりを向上させプリント配線基板のパネル化したアレイ中の不良のプリント配線基板を検出する能力を提供することが可能なガーバーファイルの修正も開示する。
本発明の1つの実施形態は、少なくとも1対の基準を使用して、導電性材料のパネル中の位置決め孔を形成するツール表面に対して、導電性材料の織物パネルの織物をアライメントするステップを含む。
さらなる実施形態では、1対の基準は、第1の直線に沿って配置した少なくとも2つの取り付けピンと、第2の直線に沿って配置した少なくとも2つの取り付けピンとを含み、第1及び第2の直線は直角に交差する。
別の実施形態では、1対の基準は、第1の基準エッジと、第2の基準エッジとを含み、第1及び第2の基準エッジは直角に交差する。
またさらなる実施形態では、位置決め孔はドリルを使用して形成される。
また別の実施形態では、位置決め孔はパンチを使用して形成される。
本発明のまたさらなる実施形態は、導電性材料のパネルに第1の組の位置決め孔を形成するステップと、導電性パネルに第1の直径を有するクリアランス孔をドリル加工するステップと、第1の組の位置決め孔を使用して導電性材料のパネルを他の材料の層とアライメントすることによってパネルのスタックを形成するステップと、パネルのスタックをラミネートするステップとを含む。
また別の実施形態は、また、ラミネートしたスタックを通る第1の直径より小さい第2の直径を有するスルーホールをドリル加工するステップを含む。
さらなる実施形態は、その上また、スルーホールをドリル加工する位置を決定する基準として、第1の組の位置決め孔を使用するステップを含む。
別の実施形態は、その上また、少なくとも1つの基準孔をドリル加工するステップと、少なくとも1つの基準孔を探索するため光学視覚システムを使用するステップと、少なくとも1つの基準孔に対する所定位置に第2の組の位置決め孔をドリル加工するステップとを含む。
さらなる追加実施形態は、また、少なくとも1つの基準孔をドリル加工するステップと、少なくとも1つの基準孔を探索するため光学視覚システムを使用するステップと、少なくとも1つの基準孔に対する所定位置に第2の組の位置決め孔をパンチ加工するステップとを含む。
別の追加実施形態は、また、導電性パネルに対してアートワークをアライメントするステップと、アートワークフォトレジスト遮蔽するステップと、導電性パネルをエッチングするステップとを含む。
またさらなる実施形態では、アートワークをアライメントするステップは、アートワークに第1の組の位置決め孔に対応する孔をパンチ加工するステップと、第1の組の位置決め孔を使用してアートワークと導電性パネルとをアライメントするステップとを含む。
また別の実施形態は、導電性材料のパネルに第1の組の位置決め孔を形成するステップと、導電性パネルに第1の直径を有するクリアランス孔をドリル加工するステップと、導電性材料のパネルを通る第2の組の位置決め孔を形成するステップと、第2の組の位置決め孔を使用して導電性材料のパネルを他の材料の層とアライメントすることによってパネルのスタックを形成するステップと、パネルのスタックをラミネートするステップとを含む。
またさらなる実施形態では、その上、第2の組の位置決め孔を形成するステップは、さらに、所定位置を決定する基準として第1の組の位置決め孔を使用するステップと、所定位置に第2の組の位置決め孔をドリル加工するステップとを含む。
また別の実施形態では、第2の組の位置決め孔を形成するステップは、さらに、少なくとも1つの所定位置を決定する基準として第1の組の位置決め孔を使用するステップと、少なくとも1つの所定位置に基準孔をドリル加工するステップと、基準孔を探索するため光学視覚システムを使用するステップと、基準孔に対する所定位置に第2の組の位置決め孔をパンチ加工するため光学視覚システムを使用するステップとを含む。
またさらなる追加実施形態は、また、ラミネートしたスタックを通る第1の直径より小さい第2の直径を有するスルーホールをドリル加工するステップを含む。
また別の追加実施形態は、また、スルーホールをドリル加工する位置を決定する基準として第1または第2何れかの組の位置決め孔を使用するステップを含む。
またさらなる実施形態は、その上また、少なくとも1つの基準孔をドリル加工するステップと、少なくとも1つの基準孔を探索するため光学視覚システムを使用するステップと、少なくとも1つの基準孔に対する所定位置に第2の組の位置決め孔をドリル加工するステップとを含む。
また別の実施形態は、その上また、少なくとも1つの基準孔をドリル加工するステップと、少なくとも1つの基準孔を探索するため光学視覚システムを使用するステップと、少なくとも1つの基準孔に対する所定位置に第2の組の位置決め孔をパンチ加工するステップとを含む。
またさらなる追加実施形態は、また、導電性パネルに対してアートワークをアライメントするステップと、アートワークフォトレジスト遮蔽するステップと、導電性パネルをエッチングするステップとを含む。
また別の追加実施形態では、アートワークをアライメントするステップは、アートワークに第1の組の位置決め孔に対応する孔をパンチ加工するステップと、第1の組の位置決め孔を使用してアートワークと導電性パネルとをアライメントするステップとを含む。
さらなる追加実施形態は、その上、X線光源と、光が入射する検出器の領域を表す出力を生成するように構成されたX線検出器と、X線検出器に接続されX線検出器の出力を使用して円形パターンを識別するように構成されたプロセッサとを含む。
別の追加実施形態は、その上、材料の導電性パネルにクリアランス孔をドリル加工するステップと、材料の導電性パネルに溝をルータ加工するステップと、プリント配線基板部分組立体のアレイを形成するため導電性パネルを他の材料のパネルとラミネートするステップと、プリント配線基板部分組立体のアレイ中の各プリント配線基板を通るスルーホールをドリル加工するステップと、スルーホールのライニングをめっきするステップと、プリント配線基板のアレイ中の各プリント配線基板を試験するステップとを含む。
別のさらなる実施形態では、各プリント配線基板をプリント配線基板のアレイ中の他のプリント配線基板から電気的に絶縁する位置に溝がルータ加工される。
図面を参照すると、本発明に係る少なくとも1つの導電性補強コアを含むプリント配線基板を製造する方法の実施形態が示される。この方法は、加工対象の材料の層に対するツールのアライメントを可能にする多様な技術を含む。アライメントの精度が向上することによって、めっきビアと導電性補強コアとの間の不要な電気接続が生じる可能性が減少する。多くの実施形態では、レジストレーション目標を使用してアライメントを達成する。いくつかの実施形態では、パネル化を使用して生産スループットを増大する。パネル化を利用する実施形態では、製造時試験を使用して不良の基板を検出してもよい。多くの実施形態では、パネルには樹脂充填溝が含まれ、試験の際各プリント配線基板を電気的に絶縁する。
本発明に係るプリント配線基板を製造する方法の実施形態を図1に示す。方法10は、初期プリント配線基板設計を行うステップを含む(12)。そして、プリント配線基板が少なくとも1つの導電性補強コアを含むという事実を考慮して基板デザインを修正する(14)。そして、修正したプリント配線基板を製造に備えてパネル化する(16)。そして、パネル化したデザインを使用してアートワークを作成し、情報を製造設備にエクスポートして、少なくとも1つのプリント配線基板の製造(18)を可能にする。
プリント配線基板設計は通常、プリント配線基板の各層の回路を指定し、電源、接地及び/または分割平面を特定し、プリント配線基板の各層を接続するめっきビアの位置を指定する。プリント配線基板デザインは多様な方法で作成してよい。図1に示す方法の多くの実施形態では、プリント配線基板中の導電性補強コアの存在を無視した初期プリント配線基板デザインを作成する(12)。初期プリント配線基板デザインはガーバーファイルとして表現してもよい。そして、プリント配線基板中の導電性補強コアの使用を考慮してガーバーファイルを修正してもよい(14)。上記で論じたように、導電性補強コアとの電気接続を防止する手段が取られていない場合、めっきビアによって電気的接続が形成される。ガーバーデータを修正してめっきビアと導電性補強コアとの間の不要な電気接続を減少させる技術は、2005年5月16日出願の、バソヤ(Vasoya)の米国特許出願第11/131,130号で開示されている。米国特許出願第11/131,130号の開示全体を引用によって本出願の記載に援用する。
そして、修正したガーバーデータをパネル化することができる(16)。パネル化も米国特許出願第11/131,130号に記載されている。パネル化は、多数のプリント配線基板を同時に製造する時使用可能で、通常プリント配線基板デザインのドリルデータ、プレファブデータ及びアートワークを多数回コピーして、プリント配線基板のアレイを構成する元になるパネルを作成するステップを包含する。米国特許出願第11/131,130号で論じられているように、プリント配線基板製造の際層の膨張または収縮に対応するため、一般にスケーリング・ファクタを、プリント配線基板デザインの各パネル化層に関連するアートワーク、ドリルデータ及びプレファブデータに適用する。以下にさらに論じるように、本発明の実施形態によれば、ガーバーファイル中にレジストレーション目標を定義するパネル化プリント配線基板用の情報を含めることによって、製造歩留まりを向上させることができる。
一旦パネル化が完了したら、レジストレーション目標を含むスケーリングされたガーバーファイルを使用して、層をパターン化するアートワークを出力し、配線の描画、孔のドリル加工、パネルのフライス加工及び切断といった作業を行うために使用可能なコンピュータ制御機械を設定してもよい。そして、アートワークと設定した製造機械を使用して、プリント配線基板を製造する(18)。
以下さらに論じるように、本発明に係る、パネル化デザインに追加されるレジストレーション目標及びプリント配線基板を製造するために使用される製造方法は通常、製造の際使用する予定のツール及びそのツールが利用するアライメント技術に依存する。ツールが異なれば、取り付けピンの構成が異なることがある。ツールの中には遊びのあるツール加工(soft tooling)を使用するものがある。遊びのあるツール加工はパネルの主軸に沿って膨張及び収縮する材料の制限範囲内の自由な移動を可能にするスロットを提供する。他のツールの中には遊びのないツール加工(hard tooling)を使用するものがあり、これは材料の移動の自由を与えない位置決め孔(tooling hole)の提供を伴う。
ツール加工の種類と無関係に、位置決め孔の正確な配置は製造方法の重要な部分である。位置決め孔の配置は、ツールによって行われる作業の位置が以前のツールによって行われた作業とアライメントされているか否かを決定する。パネルを加工する際、パネルは膨張及び収縮することがある。従って、パネル上の位置決め孔の配置はその膨張及び収縮を考慮する必要がある。製造工程で使用される全ての位置決め孔が同じツールによって作成されない場合、他のツールとパネルとのアライメントが可能になるようにレジストレーション目標を作成してもよい。一旦アライメントしてから、必要に応じて追加の位置決め孔を作成してもよい。
本発明の実施形態に係るプリント配線基板の製造方法の概略を図2に示す。方法20は、導電性補強コアを通る位置決め孔をドリル加工またはパンチ加工するステップ(22)含む。そして導電性補強コアを通るクリアランス孔をドリル加工する。そして、導電性補強コアが一方または両方の側面上の銅のような金属のクラッドである実施形態では、アートワークを導電性補強コアに対してアライメントし(24)、デブリをエッチングによって除去する(26)。導電性補強コアがクラッドを含まない実施形態では、高圧液体または空気を使用してデブリを清掃してもよい。
エッチングに続いて、導電性補強コアを他の材料の層と結合してプリント配線基板を形成してもよい。プリント配線基板を形成する材料の各層を含むスタックアップを形成する(28)。このスタックアップをラミネートする(30)。ラミネートが完了したら、ビアをドリル加工及びめっき加工して、プリント配線基板を完成し(32)試験を行う。
上記で論じたように、本発明の実施形態に係る、プリント配線基板を製造する図2で概説した操作を行うために、任意の多様なツールを使用することができる。通常、クリアランス孔のドリル加工、ラミネート及びラミネート後のビアのドリル加工のため位置決め孔が必要である。以下、こうした各製造ステップで必要な位置決め孔を形成する技術を説明する。
クリアランス孔のドリル加工の際使用する位置決め孔の初期組み合わせを作成する方法を図3に示す。方法30は、導電性補強コアを作成する元になるパネルをアライメントするステップ(32)と、その後位置決め孔をパンチ加工またはドリル加工するステップ(34)とを含む。
繊維織物材料のパネルを使用してプリント配線基板中の導電性補強コアを構成する場合、ラミネートの際の材料の挙動が材料の織り方によって影響されることがある。炭素繊維の織り方に対するラミネート位置決め孔の配置は、ラミネートの際材料のパネルが撓むか(すなわち、非平面になるか)否かに影響することがある。導電性補強コアとして使用するのに適した織物材料のパネルは通常矩形シートとして調達されるが、その場合材料の織り方はパネルのエッジとアライメントされている。こうしたパネルを使用して導電性補強コアを構成する実施形態では、織り方に対する取り付け孔の位置は、取り付け孔をシートのエッジに対してアライメントすることによって決定してもよい。
製造の際、アライメントは、2つの基準エッジを直角に方向付けた作業空間を確立することによって簡単に達成してもよい。繊維織物のパネルを基準エッジに押し付け、テープを使用してパネルを固定することによって、ドリル加工またはパンチ加工ツールに対して繊維をアライメントしてもよい。本発明の実施形態に係る、導電性補強コアを構成する際の材料の層のアライメント、パンチ加工及びドリル加工を図4に示す。図4Aに例示する実施形態では、パネル40は、パネルの織り方に対するアライメントを達成するため、各エッジに沿った中間点にパンチ加工された遊びのある位置決め孔42を含む。
多数の導電性補強コアを同時にアライメント、パンチ加工及びドリル加工することによって、生産スループットを増大することができる。本発明の実施形態に係る、クリアランス孔のドリル加工のために作業台にピン止めしたパネルのスタックを図4Bに示す。位置決め42を通じて延びる取り付けピン46によってスタック45を固定する。スタック中の各パネルを通じていくつかのクリアランス孔48をドリル加工する。例示実施形態では、パネル毎に1枚の導電性補強コアを製造する。上記で論じたように、他の実施形態では、材料の1枚のパネルを使用して導電性補強コアのアレイを構成できるように、導電性補強コアデザインをパネル化する。
図4A,4Bに示す実施形態では、クリアランス孔のドリル加工の際にもラミネートの際にも同じ遊びのある位置決め孔を使用する。本発明に係る他の実施形態では、クリアランス孔のドリル加工及びラミネートの際遊びのない位置決め孔を使用してもよい。図5A,5Bに本発明の1実施形態に係る、材料のパネル中の位置決め孔及びクリアランス孔のアライメント及びドリル加工を示す。アライメントピンに対するパネルのスタックのアライメントを図5Aに示す。材料のパネル40’をスタック45’に形成し、パネルのエッジをアライメントピン50に対して押し付けてアライメントする。アライメントを達成したら、パネル40’のスタック45’を通じてラミネート位置決め孔44’をドリル加工する。
図5Bに、クリアランス孔のドリル加工のためピンを使用して作業台に固定したパネルのスタックを示す。いくつかのラミネート位置決め孔44’を通じて延びるピン46’を使用して、材料のパネル40’のスタック45’を作業台に固定する。そのように固定した状態で、クリアランス孔のドリル加工を行ってもよい。例示実施形態では、スタック45’中の各パネル40’を通じてドリル加工したクリアランス孔48’を示す。
図4A,4B及び図5A,5Bに示す実施形態は、クリアランス孔のドリル加工の際ラミネート位置決め孔を使用している。多くの実施形態では、クリアランス孔のドリル加工とラミネートのために、別個の組の位置決め孔を使用する。別個の組の位置決め孔を使用する場合、位置決め孔の位置が、各ツールが行う処理間のアライメントを確保するものであるように注意を払わなければならない。
図6A〜6Dに、本発明の実施形態に係る、クリアランス孔のドリル加工のために使用される位置決め孔をラミネート位置決め孔をドリル加工するための基準として使用する材料のパネルを示す。図6Aに、材料のパネルを示す。パネル40”のスタック45”がアライメントピン50”に押し付けられていることが示されている。パネルをピンに押し付けることによって、クリアランス孔のドリル加工の際使用する第1の組の位置決め孔60をドリル加工するためのアライメントがなされる。図6Cに、本発明の実施形態に係る、ピン62を使用して作業台に固定したパネル40”のスタック45”を示す。スタック45”を固定すると、ピン62は、クリアランス孔及びラミネート位置決め孔をドリル加工するために使用可能な基準を形成する。図6Dに、本発明の実施形態に係る、作業台に固定しドリル加工したパネルのスタックを示す。クリアランス孔48”が、スタック45”中の各パネル40”を通じてドリル加工されている。さらに、ラミネート位置決め孔64が、パネル40”を通じてドリル加工されている。例示実施形態に示すラミネート位置決め孔は遊びのない位置決め孔である。
図7A〜7Dに、クリアランス孔がドリル加工されており、基準孔を使用して遊びのあるラミネート位置決め孔をパンチ加工するツールをアライメントする材料のパネルを示す。図7Aに、本発明の実施形態に係る、ピン62’”によって作業台に固定しクリアランス孔48’”及び基準孔70がドリル加工されているパネル40’のスタック45’”を示す。図7Bに、本発明の実施形態に係る、基準孔を探索する光学視覚システムを示す。2つの光学視覚システムを使用してパネル40’”中の基準孔70を探索する。各光ビジョンシステムは、光(または他の形態の電磁放射)を照射する光源72を含む。光検出器76をパネルの下に配置する。光学基準システムは所定の範囲内で基準孔を探索する。この範囲の規定の仕方は、クリアランス孔の位置決め孔に対する規定またはパネルのエッジに対する規定を含んでもよい。光検出器が光の完全な円を検出した時基準孔が探索されたと考えられる。
図7Cに、本発明の実施形態に係る、基準孔を探索する光学視覚システムを示す、図7Bの点線に沿って見た断面図を示す。基準孔70は、光源72が位置決め孔を完全に照射した位置にある。基準孔70の完全な照射は光検出器76によって光の完全な円として検出される。図7Bに例示する光学視覚システムは、光学視覚システムが光の円である基準を探索しようとする点で、プリント配線基板を構成する際に従来使用された光学視覚システムと異なっている。光学視覚を含むツール加工システムは、ニューヨーク州ファーミングデール(Farmingdale)のマルチラインテクノロジ社(Multiline Technology)から入手可能である。導電性補強コアを含まないプリント配線基板を構成するために使用される誘電体材料は通常透明である。従って、位置決め目標は通常銅の円形領域としてパターン化される。銅の円形領域は暗色の円に見えるので、光学視覚システムは、(本発明の場合のような光の円の代わりに)暗色の円を探索する。
基準孔を探索したら、基準孔ラミネート位置決め孔をパンチ加工するために使用することができる。図7Dに、本発明の実施形態に係る、光学視覚システムを使用して探索した基準孔を使用してパネルにパンチ加工した遊びのある位置決め孔を示す。パネル40’”は、パネルの各エッジに沿った中間点にパンチ加工した遊びのある位置決め孔78を含む。
図2に示す方法に戻ると、金属の層でクラッドしたパネルのクリアランス孔のドリル加工に続いて、通常エッチング工程が行われる。エッチングする領域は、クラッド材料の上をフォトレジストで遮蔽し、アートワークを使用してフォトレジストを選択的に露光させることによって管理してもよい。エッチングの際、アートワークによって選択的に露光したクラッド材料を化学物質でエッチングする。図8に、本発明の実施形態に係る、アートワークを生成しドリル加工された導電性補強コアに対してアートワークをアライメントする方法を示す。方法80は、補強コアのためのアートワークをプロットするステップ(82)を含む。アートワークは2つの方法のうち1つによってアライメントしてもよい。多くの実施形態では、導電性補強コア中の位置決め孔に対応する位置決め孔をアートワークにパンチ加工またはドリル加工する(84)ことによってアライメントする。そして、ピンを位置決め孔に通し(86)、下部アートワーク、ドリル加工した導電性補強コア及び上部アートワークのアライメントに使用してもよい。他の実施形態では、光学目標を使用して、上部及び下部アートワークをドリル加工した導電性補強コアとアライメントしてもよい。光学目標による方法は通常、アートワーク上の目標を、導電性補強コア上に事前にドリル加工した位置決め孔とアライメントするための上部及び下部のカメラの使用を包含する。
光学目標によってアートワークをアライメントする方法は位置決め孔を使用する方法より精度が劣ることがある。従って、基準孔及び目標を使用してラミネート後の位置決め孔のドリル加工またはパンチ加工を行う実施形態では、位置決め孔を使用してアートワークをアライメントする方が好適となり得る。
再び図2に示す方法を参照すると、ラミネートの後、通常ビアのドリル加工を行う。いくつかの実施形態では、ビアのドリル加工を行うための位置決め孔としてラミネート位置決め孔を使用する。他の実施形態では、基準目標を使用して、ビアのドリル加工のためのラミネート後の位置決め孔のドリル加工またはパンチ加工を行う。
図9に、本発明の実施形態に係る、プリント配線基板部分組立体のアレイ、いくつかの位置決め孔、いくつかの基準孔、及びレジストレーション検証目標を含む、本発明に係るパネルの実施形態を示す。パネル90は、プリント配線基板部分組立体92のアレイを含む。各部分組立体は、少なくとも1つの導電性補強コアを含む材料のいくつかの層から構成される。また、パネルは、複数のラミネート位置決め孔94を含む。ラミネート位置決め孔に加えて、パネルは、ラミネート後の位置決め孔をドリル加工またはパンチ加工する適当な位置を決定する基準として使用可能ないくつかの基準孔96及びレジストレーション検証目標98を含む(すなわち、ラミネート後の位置決め孔は基準に対する所定位置に規定される)。そして、ラミネート後の位置決め孔を使用してビアのドリル加工を行ってもよい。図9に例示する実施形態では、ラミネート位置決め孔は遊びのない位置決め孔である。
図10に、本発明に係る、プリント配線基板部分組立体のアレイ、いくつかの位置決め孔、いくつかのレジストレーション孔、いくつかのレジストレーション検証目標、及びいくつかのレジストレーション目標孔を含むパネルを示す。図10の位置決め孔94’は遊びのある位置決め孔であり図10のパネル90’は位置決め目標孔100をも含むこと以外は、図10に示すパネル90’は図9に示すパネル90と同様である。位置決め目標孔100は位置決め孔94’をパンチ加工する基準として使用する。
上記の議論では、本発明の実施形態に係る、プリント配線基板製造の様々な段階において位置決め孔を作成するための多様な技術を概説した。こうした技術を様々な形で組み合わせて、クリアランス孔のドリル加工、アートワークのアライメント、ラミネート及びビアのドリル加工を行うために必要な位置決め孔を提供してもよい。以下、そうしたいくつかの組み合わせを論じる。
図11に、本発明の実施形態に係る、クリアランス孔のドリル加工及びラミネートのためにラミネート位置決め孔を使用し、ラミネート後のレジストレーション目標を使用してラミネート後の位置決め孔をパンチ加工またはドリル加工する、位置決め孔を形成する方法を示す。方法110は、パネルにラミネート位置決め孔をパンチ加工またはドリル加工するステップ(112)と、その後パネルにクリアランス孔をドリル加工するステップ(114)とを含む。パネルがクラッドである想定すると、アートワークを使用してパネルを印刷し(116)、その後デブリを除去するためにエッチングする(118)。プレファブ工程を実行し(120)、その後材料のパネルを酸化する(122)。ラミネートに備えて、プリント配線基板を構成する際使用する他の材料の層(すなわち、導電性補強コアを形成しない層)を処理する(124)。そして、導電性補強コアを構成するために使用される材料のパネルと他の材料の層とをスタックしラミネートする(126)。ラミネートの後、ラミネートの際形成されたプリント配線基板部分組立体のアレイに、ラミネート後の位置決め孔をパンチ加工またはドリル加工する(128)。ラミネート後の位置決め孔は、ビアのドリル加工とプリント配線基板の仕上げに備えて形成される。多くの実施形態では、内部のラミネート後のレジストレーション目標を基準として検出するX線システムを使用してラミネート後の位置決め孔を位置決めする。
図12に、本発明の実施形態に係る、クリアランス孔のドリル加工、ラミネート及びラミネート後のビアのドリル加工のためにラミネート位置決め孔を使用する、位置決め孔を形成する方法を示す。アートワークをアライメントするために光学レジストレーション116’を使用可能なことと、ラミネート後のビアのドリル加工を行うためにラミネート位置決め孔を使用すること以外は、この方法は図11で示す方法と同様である。
図13に、本発明の実施形態に係る、クリアランス孔のドリル加工のために第1の組の位置決め孔を使用し、ラミネートの際別個のラミネート位置決め孔を使用し、ラミネート後のビアのドリル加工のためにラミネート位置決め孔を使用する、位置決め孔を形成する方法を示す。方法130は、材料のパネルをアライメントするステップ(132)と、パネルを通るパネル取り付け孔をドリル加工するステップ(134)とを含む。ピンを使用してパネルを作業台に固定し(136)、クリアランス孔とラミネート位置決め孔のドリル加工(138)を可能にする。ドリル加工の後、パネルを印刷してデブリを除去するためにエッチングし、各パネルのプレファブ工程を実行する(142)。パネルがクラッドである場合、パネルを酸化してもよい(144)。ラミネート(148)の前に、材料のパネルを、スタックアップに含めるために処理した(146)他の材料の層と結合する。ラミネートの後、ラミネート位置決め孔を基準として使用して、ラミネート後のドリル加工工程を実行してもよい(150)。
図14に、本発明の実施形態に係る、クリアランス孔のドリル加工のために第1の組の位置決め孔を使用し、ラミネートの際使用するため別個のラミネート位置決め孔をパンチ加工し、ラミネート後のビアのドリル加工のためにラミネート位置決め孔を使用する、位置決め孔を形成する方法を示す。パネルにレジストレーション目標孔がドリル加工される(138’)ことと、本発明の実施形態に係る、レジストレーション目標孔の探索が可能な光学視覚システムを装備したツールを使用してパネルにラミネート位置決め孔をパンチ加工する(140’)ためにレジストレーション目標孔を使用すること以外は、この方法130’は図13で示す方法130と同様である。
上記で説明した方法を使用して、プリント配線基板を生産する際の歩留まりを向上させることができる。本発明の多くの実施形態では、試験を使用して、プリント配線基板が正しく製造されたかを検証し、また不良のプリント配線基板を識別する。多くの実施形態では、プリント配線基板の電気的試験を行って、導電性補強コアとめっきビアとの間の短絡のような不良を含むプリント配線基板を識別する。パネル化を使用して材料のパネルからプリント配線基板のアレイを製造する場合、アレイ中の各プリント配線基板を同時に試験することができれば試験効率を向上することができる。パネル化したデザイン中の各プリント配線基板の導電性補強コア間の電気接続によって、1つのプリント配線基板の不良によって全てのプリント配線基板で不良が検出されることがある。アレイ中の各プリント配線基板を電気的に絶縁することによって、本発明の多くの実施形態に係る、プリント配線基板のアレイ中の不良のプリント配線基板を識別する能力を達成することができる。多くの実施形態では、導電性補強コアデザイン中にルータ加工溝を組み込み、アレイ中の隣接するプリント配線基板が接触する位置からプリント配線基板デザイン中の金属の層をエッチングにより除去することによって、電気絶縁を達成する。ラミネートの際樹脂充填溝に樹脂を充填する。樹脂充填溝と金属層のエッチングの作用は、アレイ中のプリント配線基板が互いに物理的に接触する位置で電気絶縁を形成することである。
図15に、本発明の実施形態に係る、互いに電気的に絶縁したプリント配線基板のアレイを含むパネルを示す。パネル152は、タブ154を介して接続されアレイをなすいくつかのプリント配線基板153を含む。タブ中の導電層が樹脂充填溝156によって隣接するプリント配線基板中の導電層から分離されているため、タブ154はアレイ中のプリント配線基板間の電気接続を形成しない。
図16に、本発明の実施形態に係る、互いに電気的に絶縁したプリント配線基板のアレイを有するパネルの別の実施形態を示す。パネル152’は、プリント配線基板のエッジの全長に沿って延びる樹脂充填溝160を介して互いに電気的に絶縁されアレイをなすいくつかのプリント配線基板153’を含む。
樹脂充填溝を作成し金属層をエッチングして電気絶縁を達成するには、パネル化の際のガーバーデータの修正が必要である。図17に、本発明の実施形態に係る、互いに電気的に絶縁したプリント配線基板のアレイの構成を可能にするような形でプリント配線基板デザインをパネル化するガーバーファイルの修正のため使用可能な本発明の実施形態に係る方法の実施形態を示す。方法170は、プリント配線基板デザインに関連するガーバーファイルをパネル化するステップ(172)を含む。そして、炭素で構成するようにガーバーファイル中で定義された層に追加のルータ加工溝を加えてもよい(174)。ルータ加工溝は、アレイ中の各プリント配線基板が電気的に絶縁されるようなプリント配線基板のアレイの構成を可能にする位置に定義する。ルータ加工溝の性質は、パネル化デザインにおいてプリント配線基板がタブによって分離されているか否かに依存することがある。ガーバーファイルへのルータ加工溝の追加に続いて、ガーバーファイルの関連部分を基準化し(176)、レジストレーション目標を定義する情報をガーバーファイルに追加してもよい(178)。
上記の説明は本発明の多くの特定の実施形態を含むが、それらは本発明の範囲に対する制限としてではなく、本発明の実施形態の一例として見るべきである。例えば、上記の説明の多くは生産量を増大するためプリント配線基板デザインをパネル化することを想定しているが、本発明によって、1枚のパネルを使用して1枚のプリント配線基板を製造してもよい。1枚のパネル毎に1枚の基板を製造する場合、プリント配線基板デザインを基準化することによってガーバーファイルを修正し、製造時の膨張及び収縮を考慮し、生産歩留まりを向上させる目的でパネル上にレジストレーション目標を組み込んでもよい。従って、本発明の範囲は例示実施形態によってではなく、添付の請求項及びその同等物によって決定されるべきである。
本発明の実施形態に係る、導電性補強コアを含むプリント配線基板を生産する方法を示すフローチャートである。 本発明の実施形態に係る、導電性補強コアを含むプリント配線基板を製造する方法を示すフローチャートである。 本発明の実施形態に係る、材料のパネルをアライメントして、パネルに位置決め孔をドリル加工またはパンチ加工する方法である。 本発明の実施形態に係る、遊びのある位置決め孔をパンチ加工したアライメントした材料の斜視図である。 本発明の実施形態に係る、取り付けピンを使用して作業台にピン止めしたドリル加工したパネルのスタックの斜視図である。 本発明の実施形態に係る、遊びのない位置決め孔をドリル加工したアライメントしたパネルのスタックの斜視図である。 本発明の実施形態に係る、取り付けピンを使用して作業台に固定したドリル加工したパネルのスタックの斜視図である。 本発明の実施形態に係る、材料のパネルの斜視図である。 本発明の実施形態に係る、位置決め孔をドリル加工したアライメントした材料のパネルのスタックの斜視図である。 本発明の実施形態に係る、ピンを使用して作業台に固定した材料のパネルのスタックの斜視図である。 本発明の実施形態に係る、ピンを使用して作業台に固定され、クリアランス孔及び位置決め孔をドリル加工した材料のパネルのスタックの斜視図である。 本発明の実施形態に係る、ピンを使用して作業台に固定され、レジストレーション目標をドリル加工した、ドリル加工した材料のパネルのスタックの斜視図である。 本発明の実施形態に係る、ドリル加工した材料のパネルの基準孔を探索する光学視覚システムの斜視図である。 本発明の実施形態に係る、基準孔を探索する光学視覚システムの概略断面図である。 本発明の実施形態に係る、光学視覚システムを含むツールを使用して遊びのある位置決め孔をパンチ加工したドリル加工したパネルの斜視図である。 本発明の実施形態に係る、アートワークを作成し材料のパネルとアライメントする方法を示すフローチャートである。 本発明の実施形態に係る、遊びのない位置決め孔、基準孔、基準目標を含むパネルの上面図である。 本発明の実施形態に係る、遊びのある位置決め孔、基準孔、基準目標を含むパネルの上面図である。 本発明の実施形態に係る、ビアのドリル加工に備えてプリント配線基板部分組立体を構成する方法を示すフローチャートである。 本発明のさらなる実施形態に係る、ビアのドリル加工に備えてプリント配線基板部分組立体を構成する方法を示すフローチャートである。 本発明の別の実施形態に係る、ビアのドリル加工に備えてプリント配線基板部分組立体を構成する方法を示すフローチャートである。 本発明のまたさらなる実施形態に係る、ビアのドリル加工に備えてプリント配線基板部分組立体を構成する方法を示すフローチャートである。 本発明の実施形態に係る、タブを介して接続したプリント配線基板のアレイを含むパネルの上面図である。 本発明の実施形態に係る、樹脂充填溝によって分離されたプリント配線基板のアレイを含むパネルの上面図である。 パネル化したプリント配線基板デザインを、本発明の実施形態に係る、試験中プリント配線基板を電気的に絶縁する樹脂充填溝を含むように修正する、本発明の実施形態に係る方法である。

Claims (4)

  1. プリント配線基板を製造する方法であって、
    織物パネルの第1の基準エッジが押し付けられる第1のアライメントピンと、前記織物パネルの第2の基準エッジが押し付けられる第2のアライメントピンとを含む少なくとも1対の基準を使用して、形成される位置決め孔の配置に対して導電性材料の織物パネルの繊維をアライメントするステップと、
    前記第1および第2のアライメントピンを使用してアライメントされた前記導電性材料のパネルに前記位置決め孔を形成するステップとを備える方法。
  2. 記第1及び第2の基準エッジが直角に交わる、請求項1に記載の方法。
  3. 前記位置決め孔がドリルを使用して形成される、請求項1に記載の方法。
  4. 前記位置決め孔がパンチを使用して形成される、請求項1に記載の方法。
JP2008502069A 2005-03-15 2006-03-15 プリント配線基板中に補強コア材料を構成する製造方法 Expired - Fee Related JP5491026B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US66216205P 2005-03-15 2005-03-15
US60/662,162 2005-03-15
US76369706P 2006-01-30 2006-01-30
US60/763,697 2006-01-30
PCT/US2006/009597 WO2006099554A2 (en) 2005-03-15 2006-03-15 Manufacturing process: how to construct constraining core material into printed wiring board

Publications (2)

Publication Number Publication Date
JP2008536298A JP2008536298A (ja) 2008-09-04
JP5491026B2 true JP5491026B2 (ja) 2014-05-14

Family

ID=36992442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008502069A Expired - Fee Related JP5491026B2 (ja) 2005-03-15 2006-03-15 プリント配線基板中に補強コア材料を構成する製造方法

Country Status (5)

Country Link
US (1) US20060231198A1 (ja)
EP (1) EP1862040A4 (ja)
JP (1) JP5491026B2 (ja)
KR (1) KR20070112274A (ja)
WO (1) WO2006099554A2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE45637E1 (en) 2005-08-29 2015-07-28 Stablcor Technology, Inc. Processes for manufacturing printed wiring boards
FR2919781A1 (fr) * 2007-07-31 2009-02-06 Beauce Realisations Et Etudes Procede de fabrication d'un circuit imprime semi-flexible, plaque utilisee pour un tel procede, circuit imprime et dispositif electronique associes
FI20070910A0 (fi) * 2007-11-27 2007-11-27 Kimmo Olavi Paananen Menetelmä piirilevyjen panelisointiin
JP5486020B2 (ja) * 2010-01-13 2014-05-07 三菱電機株式会社 回路基板およびその製造方法
AT12722U1 (de) * 2010-03-16 2012-10-15 Austria Tech & System Tech Verfahren und verbund zum bearbeiten bzw. behandeln einer mehrzahl von leiterplatten sowie verwendung hiefür
WO2011137099A1 (en) * 2010-04-26 2011-11-03 Tyco Electronics Services Gmbh Pcb antenna layout
JP2013030712A (ja) * 2011-07-29 2013-02-07 Toshiba Corp 半導体モジュールおよび半導体モジュールの製造方法
US9332632B2 (en) 2014-08-20 2016-05-03 Stablcor Technology, Inc. Graphene-based thermal management cores and systems and methods for constructing printed wiring boards
CN112352246B (zh) * 2018-06-20 2024-08-02 卡诺爱股份有限公司 金属卡制造方法
USD1013868S1 (en) 2019-12-09 2024-02-06 Fetal Life, Llc Medical device
US20210169399A1 (en) * 2019-12-09 2021-06-10 Himanshu Nandlal Shah Device and Method for Detecting Uterine Activity
CN112272451B (zh) * 2020-11-10 2023-08-29 深圳市昶东鑫线路板有限公司 一种线路板的对位方法

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55133597A (en) * 1979-04-06 1980-10-17 Hitachi Ltd Multilayer circuit board
US4318954A (en) * 1981-02-09 1982-03-09 Boeing Aerospace Company Printed wiring board substrates for ceramic chip carriers
US4568971A (en) * 1981-11-27 1986-02-04 Alzmann Donald R Method and apparatus for successively positioning sheets of material with precision for punching aligning holes in the sheets enabling the sheets to be used in the manufacture of composite circuit boards
US4591659A (en) * 1983-12-22 1986-05-27 Trw Inc. Multilayer printed circuit board structure
US4689110A (en) * 1983-12-22 1987-08-25 Trw Inc. Method of fabricating multilayer printed circuit board structure
US4812792A (en) * 1983-12-22 1989-03-14 Trw Inc. High-frequency multilayer printed circuit board
US4680079A (en) * 1984-03-16 1987-07-14 Fujitsu Limited Printed circuit board laminating apparatus
JPS61229389A (ja) * 1985-04-03 1986-10-13 イビデン株式会社 セラミツク配線板およびその製造方法
JPS62181128A (ja) * 1986-02-06 1987-08-08 Nec Corp 多層印刷配線板の製造方法
JPS62251136A (ja) * 1986-04-25 1987-10-31 三菱樹脂株式会社 金属複合積層板
US4888247A (en) * 1986-08-27 1989-12-19 General Electric Company Low-thermal-expansion, heat conducting laminates having layers of metal and reinforced polymer matrix composite
JPS63311796A (ja) * 1987-06-15 1988-12-20 Toshiba Corp プリント基板の積層結合装置
FR2616997B1 (fr) * 1987-06-16 1989-08-25 Thomson Csf Support pour circuit imprime, formant drain thermique a dilatation controlee, et procede de fabrication
US5180523A (en) * 1989-11-14 1993-01-19 Poly-Flex Circuits, Inc. Electrically conductive cement containing agglomerate, flake and powder metal fillers
US5004639A (en) * 1990-01-23 1991-04-02 Sheldahl, Inc. Rigid flex printed circuit configuration
JPH071828B2 (ja) * 1990-05-15 1995-01-11 松下電工株式会社 多層プリント配線板の製造方法
DE59206797D1 (de) * 1991-04-10 1996-08-29 Dyconex Ag Metallfolie mit einer strukturierten Oberfläche
US5304743A (en) * 1992-05-12 1994-04-19 Lsi Logic Corporation Multilayer IC semiconductor package
JPH07500951A (ja) * 1992-06-15 1995-01-26 ディコネックス パテンテ アーゲー 信号誘導のための超高密度配線を有するメタルクラッドラミネートを使用するプリント配線回路基板の製造方法
US5548034A (en) * 1992-07-31 1996-08-20 International Business Machines Corporation Modified dicyanate ester resins having enhanced fracture toughness
EP0613609A1 (en) * 1992-09-24 1994-09-07 Hughes Aircraft Company Dielectric vias within multilayer 3-dimensional structures/substrates
ATE199072T1 (de) * 1993-11-23 2001-02-15 Heinze Dyconex Patente Verfahren zur strukturierung von polymerfolien
JPH07249847A (ja) * 1994-03-14 1995-09-26 Mitsubishi Electric Corp 低熱膨張プリント配線板
US5646373A (en) * 1994-09-02 1997-07-08 Caterpillar Inc. Apparatus for improving the power dissipation of a semiconductor device
JP3366458B2 (ja) * 1994-09-09 2003-01-14 松下電器産業株式会社 プリント配線板の製造方法
US6016598A (en) * 1995-02-13 2000-01-25 Akzo Nobel N.V. Method of manufacturing a multilayer printed wire board
JP3496347B2 (ja) * 1995-07-13 2004-02-09 株式会社デンソー 半導体装置及びその製造方法
US5819401A (en) * 1996-06-06 1998-10-13 Texas Instruments Incorporated Metal constrained circuit board side to side interconnection technique
US6486394B1 (en) * 1996-07-31 2002-11-26 Dyconex Patente Ag Process for producing connecting conductors
JPH10107391A (ja) * 1996-09-30 1998-04-24 O K Print:Kk 配線基板および配線基板用基材
US6639155B1 (en) * 1997-06-11 2003-10-28 International Business Machines Corporation High performance packaging platform and method of making same
JPH1140902A (ja) * 1997-07-18 1999-02-12 Cmk Corp プリント配線板及びその製造方法
US6613313B2 (en) * 1997-11-28 2003-09-02 Fuji Photo Film Co., Ltd. Aniline compound-containing hair dye composition and method of dyeing hair
DE19756818A1 (de) * 1997-12-19 1999-06-24 Bosch Gmbh Robert Mehrlagen-Leiterplatte
US6068782A (en) * 1998-02-11 2000-05-30 Ormet Corporation Individual embedded capacitors for laminated printed circuit boards
JP3067021B2 (ja) * 1998-09-18 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 両面配線基板の製造方法
US6400576B1 (en) * 1999-04-05 2002-06-04 Sun Microsystems, Inc. Sub-package bypass capacitor mounting for an array packaged integrated circuit
US6329603B1 (en) * 1999-04-07 2001-12-11 International Business Machines Corporation Low CTE power and ground planes
US6806428B1 (en) * 1999-04-16 2004-10-19 Matsushita Electric Industrial Co., Ltd. Module component and method of manufacturing the same
US6613413B1 (en) * 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
US6441340B1 (en) * 1999-05-04 2002-08-27 Elizabeth Varriano-Marston Registered microperforated films for modified/controlled atmosphere packaging
US6207904B1 (en) * 1999-06-02 2001-03-27 Northrop Grumman Corporation Printed wiring board structure having continuous graphite fibers
US6340796B1 (en) * 1999-06-02 2002-01-22 Northrop Grumman Corporation Printed wiring board structure with integral metal matrix composite core
US6479136B1 (en) * 1999-09-06 2002-11-12 Suzuki Sogyo Co., Ltd. Substrate of circuit board
JP3608990B2 (ja) * 1999-10-19 2005-01-12 新光電気工業株式会社 多層回路基板およびその製造方法
US6342454B1 (en) * 1999-11-16 2002-01-29 International Business Machines Corporation Electronic devices with dielectric compositions and method for their manufacture
JP2001237512A (ja) * 1999-12-14 2001-08-31 Nitto Denko Corp 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
US6448509B1 (en) * 2000-02-16 2002-09-10 Amkor Technology, Inc. Printed circuit board with heat spreader and method of making
AU2002229042A1 (en) * 2000-12-12 2002-06-24 Shri Diksha Corporation Lightweight circuit board with conductive constraining cores
US20020085360A1 (en) * 2000-12-28 2002-07-04 Yutaka Doi Layered circuit boards and methods of production thereof
US6426470B1 (en) * 2001-01-17 2002-07-30 International Business Machines Corporation Formation of multisegmented plated through holes
US6951707B2 (en) * 2001-03-08 2005-10-04 Ppg Industries Ohio, Inc. Process for creating vias for circuit assemblies
US6459047B1 (en) * 2001-09-05 2002-10-01 International Business Machines Corporation Laminate circuit structure and method of fabricating
US6920624B2 (en) * 2002-01-17 2005-07-19 Seagate Technology, Llc Methodology of creating an object database from a Gerber file
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
EP1543453A4 (en) * 2002-08-08 2006-11-15 Frys Metals Inc Dba Alpha Metals Inc SYSTEM AND METHOD FOR MODIFYING ELECTRONIC DRAWING DATA
JP4119205B2 (ja) * 2002-08-27 2008-07-16 富士通株式会社 多層配線基板
US7018494B2 (en) * 2002-08-28 2006-03-28 Kyocera Corporation Method of producing a composite sheet and method of producing a laminate by using the composite sheet
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
KR100455890B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
US7047628B2 (en) * 2003-01-31 2006-05-23 Brocade Communications Systems, Inc. Impedance matching of differential pair signal traces on printed wiring boards
US7022919B2 (en) * 2003-06-30 2006-04-04 Intel Corporation Printed circuit board trace routing method
US6928726B2 (en) * 2003-07-24 2005-08-16 Motorola, Inc. Circuit board with embedded components and method of manufacture
JP4000160B2 (ja) * 2003-09-19 2007-10-31 富士通株式会社 プリント基板およびその製造方法
WO2005117508A2 (en) * 2004-05-15 2005-12-08 C-Core Technologies, Inc. Printed wiring board with conductive constraining core including resin filled channels

Also Published As

Publication number Publication date
EP1862040A2 (en) 2007-12-05
JP2008536298A (ja) 2008-09-04
US20060231198A1 (en) 2006-10-19
EP1862040A4 (en) 2009-11-04
WO2006099554A2 (en) 2006-09-21
KR20070112274A (ko) 2007-11-22
WO2006099554A3 (en) 2009-04-16

Similar Documents

Publication Publication Date Title
JP5491026B2 (ja) プリント配線基板中に補強コア材料を構成する製造方法
US20090090465A1 (en) Printed wiring board with conductive constraining core including resin filled channels
US9258897B2 (en) Wiring board and method for manufacturing the same
JPH10506501A (ja) リジッドフレックスプリント回路基板
JP2007324207A (ja) プリント配線板、プリント配線板の屈曲加工方法および電子機器
TW201044932A (en) Multi-piece board and method for manufacturing the same
US9706668B2 (en) Printed circuit board, electronic module and method of manufacturing the same
TW583900B (en) Thin-laminate panels for capacitive printed-circuit boards and methods for making the same
KR101077392B1 (ko) 동박 적층판 및 그 제조방법
EP2330877A1 (en) Multilayered circuit board, method for manufacturing the same, and electronic apparatus
JP2013115136A (ja) 電子部品内蔵基板及びその製造方法
US9521754B1 (en) Embedded components in a substrate
JPH0851284A (ja) 高い生産性で微細な線の多層プリント配線板パネルの製造方法
JP2002353633A (ja) 多層プリント配線板の製造法及び多層プリント配線板
CN215529459U (zh) 一种高多层板压合、钻孔对位设备
TW200930205A (en) Multilayer printed circuit board and method for manufacturing the same
JP2000340895A (ja) 配線基板及びその製造方法
TWI399152B (zh) 電路板盲孔的製作方法
EP2280590B1 (en) Coupon board and manufacturing method of printed circuit board
US20240332204A1 (en) Highly integrated power electronics and methods of manufacturing the same
CN101536619A (zh) 制造方法:如何构造抑制芯材料于印刷线路板中
KR101519153B1 (ko) 인쇄회로기판 및 그 제조방법
JP2004079703A (ja) 積層基板及び積層基板の製造方法
JPH0818230A (ja) 多層プリント配線板
JP6935817B2 (ja) マルチワイヤ配線板の製造方法、及びマルチワイヤ配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111005

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120903

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20131106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140227

R150 Certificate of patent or registration of utility model

Ref document number: 5491026

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees