JP5368000B2 - Soi基板の製造方法 - Google Patents
Soi基板の製造方法 Download PDFInfo
- Publication number
- JP5368000B2 JP5368000B2 JP2008094533A JP2008094533A JP5368000B2 JP 5368000 B2 JP5368000 B2 JP 5368000B2 JP 2008094533 A JP2008094533 A JP 2008094533A JP 2008094533 A JP2008094533 A JP 2008094533A JP 5368000 B2 JP5368000 B2 JP 5368000B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- main surface
- transparent insulating
- insulating substrate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
Description
このような問題の一つとして、SOQ基板等の、透明絶縁性基板上にシリコン薄膜が形成されたSOI基板(以下、透明SOI基板と略称することがある)を装置上で搬送する際、基板を認識する光センサーに認識されにくいなどの問題があった。
そして、このようにして製造されたSOI基板であれば、透明絶縁性基板の裏面が粗れているので、光センサーを用いた認識装置からの信号を散乱させることによって、認識装置に基板が認識されないとの弊害を防止することができる。また、基板搬送時の滑りなどを防止することもできる。
このように、片面エッチング工程を、少なくとも第二主表面側に対しては、スピン洗浄、ジェット洗浄、ノズルに超音波振動子を設けた超音波重畳液体による洗浄(いわゆる流水式超音波洗浄)のいずれかによってエッチングを行うこととし、第二主表面側にはエッチング液としてフッ酸水溶液を、第一主表面側には純水をそれぞれ噴射するようにして行えば、より確実にエッチング液を第二主表面側のみに供給し、第一主表面側にエッチング液が供給されてしまうことを防止して、片面エッチングを行うことができる。
このように、片面粗面化工程を、少なくとも、第一主表面と第二主表面とに対して両面ラップ加工と両面エッチング処理を施し、その後、第一主表面のみに対して片面ポリッシュ加工を施すことにより行えば、ラッピング加工後のダメージ層除去を行うことができ、粗面化された裏面からのパーティクルの発生を効果的に抑制することができる上に、片面のみポリッシュ加工すればよいので、両面ポリッシュ後、片面を粗面化する場合より、低コストである。
また、透明絶縁性基板の第一主表面の表面粗さをRMS値で0.7nm未満とし、第二主表面の表面粗さがRMS値で第一主表面の表面粗さよりも大きくなるようにすれば、第一主表面は十分に平坦であるのでその上にシリコン薄膜を形成しやすいものとすることができ、第二主表面において光を散乱させることができる。
このように、両面ラップ加工とエッチング処理の後にアニール処理を行えば、その後の片面ポリッシュ加工におけるウエーハ形状の変化を効果的に防止することができる。
このように、少なくともシリコン薄膜の形成工程より前において、透明絶縁性基板の主表面に対する垂直方向での250〜800nmの波長域の光の平均透過率が10%以下になるように片面粗面化工程を行えば、より確実に基板認識装置に認識させることができる。
このように、片面粗面化工程を、シリコン薄膜形成工程よりも後に、透明絶縁性基板の第二主表面をサンドブラスト加工により粗らすことによるものとし、該サンドブラスト工程の後に、片面エッチング工程を行うようにしても、透明絶縁性基板の第二主表面のみをエッチングすることにより、サンドブラストによる金属不純物やパーティクルの発生を簡便な方法により抑制して製造することができる。
このように、シリコン薄膜の形成を、イオン注入後にイオン注入層を境界として剥離することにより行えば、薄く結晶性の高いシリコン薄膜を形成することができる。
本発明のSOI基板の製造方法で使用する透明絶縁性基板は、作製する半導体デバイスの目的に応じて、これらの中から適宜選択することができる。
そして、このようにして製造されたSOI基板であれば、透明絶縁性基板の裏面の表面粗さが大きいため、光センサーを用いた認識装置からの信号を散乱させることによって、認識装置に基板を認識させることができる。また、基板搬送時の滑りなどを防止することもできる。
前述のように、従来、SOQ基板等の、透明絶縁性基板上にシリコン薄膜を形成したSOI基板は、装置上でSOQ基板を搬送する際などにおいて、基板を認識する光センサーに認識されにくいなどの問題があった。
しかし、このような基板の粗らされた面には砥粒などが多く入り込んでおり、金属不純物が発生したり、パーティクルが発生したりする問題があった。そこで、基板全体をエッチングすることが考えられるが、基板全体をエッチングすると、粗らされた面とは反対側の側もエッチングされて、平坦度が悪化したり、シリコン薄膜形成後の基板であれば、シリコン薄膜が剥離する等の問題が生じた。
本発明者らは、このような問題点に対し、透明絶縁性基板にのみエッチング作用があるエッチング液により、粗れている面のみにエッチングを行うことにより、シリコン薄膜を形成する面に影響を及ぼさず、簡便な方法により、金属不純物やパーティクルの発生が抑制された透明SOI基板を製造できることに想到し、本発明を完成させた。
本発明の全体の流れを説明すると、透明絶縁性基板を準備する工程と、透明絶縁性基板の一方の主表面(第一主表面)にシリコン薄膜を形成する工程とにより、透明SOI基板を製造するが、このとき、少なくとも透明絶縁性基板を準備する工程より後に、透明絶縁性基板の第二主表面の表面粗さがRMS値で比較したときに大きくなるように加工する片面粗面化工程を有し、また、この片面粗面化工程より後に、粗面となっている第二主表面のみをエッチングする片面エッチング工程を有する。
図1は、本発明のSOI基板の製造方法の一例(第一の態様)を示すフロー図である。
なお、本発明が適用できる透明絶縁性基板の種類は特に限定されるものではないが、例えば、石英基板、ガラス基板、サファイア基板のいずれかとすることができ、SOI基板とした後、作製する半導体デバイスの目的等に応じて適宜選択することができる。
なお、上記両面ラップ加工は同時に行う態様とすることが簡便で好ましいが、片面ずつ行うようにしてもよい。
このようにして両面ラップ加工及びエッチング処理された透明絶縁性基板10の両主表面は、比較的表面粗さについて制御された粗面となる。
このとき、第一主表面11の表面粗さがRMS値で0.7nm未満であり、第二主表面12の表面粗さがRMS値で第一主表面の表面粗さよりも大きい透明絶縁性基板10を作製することが望ましい。これよりも第一主表面の表面粗さが粗い(平坦度が低い)と、貼り合わせなどによりシリコン薄膜を貼り合わせることが難しく、また、仮にシリコン薄膜を形成しても、未結合部であるボイド等の発生により、シリコン薄膜の結晶性を良好に保つことが難しいためである。なお、第一主表面11の表面粗さのRMS値の下限値は特に限定されず、平坦度は高いほどよい。ただし、平坦度を向上させるにはコストの問題もあり、現実的には0.1nm以上程度となる。
なお、第二主表面12の表面粗さのRMS値の上限は特に限定されず、認識装置に認識されやすくなるという観点では、できるだけ大きい方が良いが、パーティクルの発生の防止などを勘案し、必要以上の表面粗さとはしないことが好ましい。例えば、RMS値で50nm程度を上限としてもよい。
すなわち、少なくとも第二主表面12側に対しては、スピン洗浄、ジェット洗浄、ノズルに超音波振動子を設けた超音波重畳液体(いわゆる流水式超音波洗浄)による洗浄のいずれかの方式によってエッチングを行うこととし、第二主表面12側にはエッチング液(洗浄液)を、第一主表面11側には純水をそれぞれ噴射するようにして行うことができる。なお、第一主表面11側に対しても上記のいずれかの方式を採用することができる。
ここで第二主表面12側に使用するエッチング液としては、透明絶縁性基板に対してエッチング能力があるものであればよく、例えば、フッ酸、緩衝フッ酸水溶液等を用いることができ、また、その濃度等も適宜決定することができる。また、実験を繰り返して、適度にエッチングし、サンドブラスト処理による凹凸からの発塵の発生を抑えることができる程度のものを選択することができる。例えばフッ酸水溶液等を使用することができる。
まず、図1(e)に示したように、シリコン基板20を準備する(工程1−e)。また、必要に応じて、表面に酸化膜を形成したシリコン基板を用いてもよい。貼り合わせの状態を良くするには、貼り合わせる側の面(貼り合わせ面)が一定以上の平坦度であることが必要であるので、少なくとも貼り合わせる側の面を鏡面研磨等しておく。この平坦度は例えばRMS値で0.7nm未満とすることが望ましい。
このイオン注入層21の形成には、水素イオンだけではなく、希ガスイオンあるいは水素イオンと希ガスイオンの両方をイオン注入するようにしても良い。注入エネルギー、注入線量、注入温度等その他のイオン注入条件も、所定の厚さの薄膜を得ることができるように適宜選択すれば良い。具体例としては、注入時の基板の温度を250〜400℃とし、イオン注入深さを0.5μmとし、注入エネルギーを20〜100keVとし、注入線量を1×1016〜1×1017/cm2とすることが挙げられるが、これらに限定されない。
なお、必要に応じて、表面に酸化膜を形成した単結晶シリコン基板を用いることもできる。このような、表面に酸化膜を形成したシリコン基板を用い、酸化膜を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られ、イオンの注入深さのバラツキをより抑えることができる。これにより、より膜厚均一性の高い薄膜を形成することができる。
この透明絶縁性基板10とシリコン基板20との貼り合わせは、上述のように十分に平坦な面同士であるので、例えば、合成石英基板とシリコン基板であれば、室温で密着させ、圧力をかけるだけで貼り合わせることもできる。
ただし、より強固に貼り合わせるために、以下のようにすることが好ましい。
この時、表面活性化処理を、プラズマ処理とすることができる。このように、表面活性化処理を、プラズマ処理で行えば、基板の表面活性化処理を施した面は、OH基が増加するなどして活性化する。従って、この状態で、透明絶縁性基板10の第一主表面11と、シリコン基板20のイオン注入した面22とを密着させれば、水素結合等により、基板をより強固に貼り合わせることができる。また、表面活性化処理はそのほかにオゾン処理等でも行うことができ、複数種の処理を組み合わせてもよい。
このように、シリコン基板と透明絶縁性基板を貼り合わせた後、該貼り合わせた基板を、100〜300℃で熱処理することで、シリコン基板と透明絶縁性基板の貼り合わせの強度を高めることができる。また、このような低い温度での熱処理であれば、異種材料であることに起因する熱膨張係数の差異による熱歪、ひび割れ、剥離等が発生する恐れが少ない。貼り合わせ強度を高めれば、剥離工程での不良の発生を減少させることもできる。
このシリコン基板の離間(剥離、薄膜化)は、例えば、機械的な外力を加えることによって行うことができる。
なお、別個の基板に対する処理である、上記工程1−a〜1−dと、工程1−e〜1−fとは、当然ながら、順番が逆でもよいし、並行して行っても良い。
図2は、本発明のSOI基板の製造方法の別の一例(第二の態様)を示すフロー図である。
ここで準備する透明絶縁性基板60の材質は、第一の態様の場合と同じく、種々のものを用いることができる。
次に、図2(c)に示したように、シリコン基板70に、表面(イオン注入面72)から水素イオンを注入してイオン注入層71を形成する(工程2−c)。イオン注入の条件等は第一の態様の工程1−fと同様である。
ただし、この場合、工程(2−a)で準備した透明絶縁性基板60は両面が鏡面研磨されているので、どちらの主表面を第一主表面(すなわち、シリコン薄膜を形成する面)としてもよい。
このとき、シリコン薄膜81側に影響が及ぶことをより確実に防止するために、保護テープなどによりシリコン薄膜81を保護することが好ましい。
この片面エッチング工程は、上述した第一の態様の工程1−dの場合と同様の手法により行うことができる。
これに関し、この実施形態(第二の態様)では、既にシリコン薄膜81が透明絶縁性基板60の第一主表面61上に形成されているが、この工程2−gでエッチング工程を片面エッチングとすることにより、第一主表面側にエッチング液が回り込むことを防ぐことができる。従って、上記欠陥の拡大などの問題を防止することができる。
このように、本発明は、シリコン薄膜を形成した後に、透明絶縁性基板の第二主表面をサンドブラストなどにより粗らす方法の場合でも有効である。
なお、別個の基板に対する処理である、上記工程2−aと、工程2−b〜2−cとは、順番が逆でもよいし、並行して行っても良い。
以下のように、図1に示したような、貼り合わせ法によるSOI基板の製造方法に従って、透明SOI基板を30枚製造した。
次に、この合成石英基板10の両面を両面ラッピング装置で両面ラップ加工し、フッ酸を用いてエッチングを行った(工程1−b)。その後、該合成石英基板に対し、非酸化性雰囲気下、1100℃で30分間のアニール処理を行った。
ここまで処理を行った合成石英基板10に対し、片面研磨装置を用いて、片面のみにポリッシュ加工を行い、一方の主表面(第一主表面)11の表面粗さをRMS値で0.2nmとした(工程1−c)。もう一方の主表面(第二主表面)12の表面粗さはRMS値で1.0nmとなった。
次に、シリコン基板20に、形成してあるシリコン酸化膜層を通して水素イオンを注入し、イオンの平均進行深さにおいて表面に平行な微小気泡層(イオン注入層)21を形成した(工程1−f)。イオン注入条件は、注入エネルギーが35keV、注入線量が9×1016/cm2、注入深さは0.3μmである。
一方、合成石英基板10については、プラズマ処理装置中に載置し、狭い電極間にプラズマ用ガスとして窒素ガスを導入した後、電極間に高周波を印加することでプラズマを発生させ、高周波プラズマ処理を10秒行った。このようにして、合成石英基板10の第一主表面11にも表面活性化処理を施した。
次に、貼り合わせ強度を高めるため、シリコン基板20と合成石英基板10とを貼り合わせた基板を、300℃で30分間熱処理した。
また、合成石英基板10の第一主表面11とシリコン薄膜31の界面平坦性や、シリコン薄膜31の結晶性は十分に良好であった。また、透明SOI基板30全体の発塵は通常のシリコン鏡面ウエーハと同等レベルであった。
以下のように、図2に示したような、貼り合わせ法によるSOI基板の製造方法に従って、透明SOI基板を30枚製造した。
次に、貼り合わせ強度を高めるため、シリコン基板70と合成石英基板60とを貼り合わせた基板を、300℃で30分間熱処理した。
また、シリコン薄膜81の結晶性は十分に良好であり、透明SOI基板80全体の発塵は通常のシリコン鏡面ウエーハと同等レベルであった。
11、61…第一主表面、 12、62…第二主表面、
20、70…シリコン基板、
21、71…イオン注入層、 22、72…イオン注入面、
30、80…SOI基板、 31、81…シリコン薄膜。
Claims (3)
- 少なくとも、透明絶縁性基板を準備する工程と、前記透明絶縁性基板の一方の主表面である第一主表面上にシリコン薄膜を形成する工程とを含み、前記透明絶縁性基板の第一主表面上にシリコン薄膜が形成されており、前記透明絶縁性基板の第一主表面とは反対側の主表面である第二主表面が粗らされているSOI基板を製造する方法であって、
前記シリコン薄膜の形成を、少なくとも、
シリコン基板または表面に酸化膜を形成したシリコン基板に、表面から水素イオンまたは希ガスイオンあるいはこれらの両方を注入してイオン注入層を形成し、
前記シリコン基板または表面に酸化膜を形成したシリコン基板のイオン注入した面と、前記透明絶縁性基板の第一主表面を密着させて貼り合わせ、
前記イオン注入層を境界として、前記シリコン基板または表面に酸化膜を形成したシリコン基板を剥離して薄膜化し、前記透明絶縁性基板の第一主表面上にシリコン薄膜を形成して行い、
前記シリコン薄膜形成工程よりも後に、前記透明絶縁性基板の第二主表面をサンドブラスト加工により粗らすことにより、前記透明絶縁性基板の第一主表面の表面粗さより第二主表面の表面粗さがRMS値で比較したときに大きくなるように加工する片面粗面化工程と、
該片面粗面化工程より後に、粗面となっている第二主表面のみをエッチングする片面エッチング工程と
を有することを特徴とするSOI基板の製造方法。 - 前記片面エッチング工程を、少なくとも前記第二主表面側に対しては、スピン洗浄、ジェット洗浄、ノズルに超音波振動子を設けた超音波重畳液体による洗浄のいずれかによってエッチングを行うこととし、前記第二主表面側にはエッチング液としてフッ酸水溶液を、前記第一主表面側には純水をそれぞれ噴射するようにして行うことを特徴とする請求項1に記載のSOI基板の製造方法。
- 前記透明絶縁性基板を、石英基板、ガラス基板、サファイア基板のいずれかとすることを特徴とする請求項1または請求項2に記載のSOI基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008094533A JP5368000B2 (ja) | 2008-04-01 | 2008-04-01 | Soi基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008094533A JP5368000B2 (ja) | 2008-04-01 | 2008-04-01 | Soi基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009246320A JP2009246320A (ja) | 2009-10-22 |
JP5368000B2 true JP5368000B2 (ja) | 2013-12-11 |
Family
ID=41307864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008094533A Active JP5368000B2 (ja) | 2008-04-01 | 2008-04-01 | Soi基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5368000B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015008694A1 (ja) | 2013-07-18 | 2015-01-22 | 日本碍子株式会社 | 半導体用複合基板のハンドル基板 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0389323A (ja) * | 1989-09-01 | 1991-04-15 | Matsushita Electron Corp | 画像表示装置 |
JP2853506B2 (ja) * | 1993-03-24 | 1999-02-03 | 信越半導体株式会社 | ウエーハの製造方法 |
JPH0992802A (ja) * | 1995-09-22 | 1997-04-04 | Sony Corp | Soi基板及びその製造方法 |
JP4714423B2 (ja) * | 2004-01-06 | 2011-06-29 | Okiセミコンダクタ株式会社 | 半導体ウエハとその製造方法 |
JP2006120819A (ja) * | 2004-10-21 | 2006-05-11 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの製造方法及び半導体ウェーハ |
JP2006210898A (ja) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Soiウエーハの製造方法及びsoiウェーハ |
-
2008
- 2008-04-01 JP JP2008094533A patent/JP5368000B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009246320A (ja) | 2009-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7790565B2 (en) | Semiconductor on glass insulator made using improved thinning process | |
KR101541940B1 (ko) | Soi 기판의 제조 방법 | |
JP3697106B2 (ja) | 半導体基板の作製方法及び半導体薄膜の作製方法 | |
US7781309B2 (en) | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method | |
EP2343729B1 (en) | Method for manufacturing silicon thin film transfer insulating wafer | |
JP5274859B2 (ja) | 貼り合わせ基板の製造方法 | |
EP1981063B1 (en) | Process for producing a soi wafer | |
JP5926527B2 (ja) | 透明soiウェーハの製造方法 | |
WO2013102968A1 (ja) | 貼り合わせsoiウェーハの製造方法 | |
JP5336101B2 (ja) | Soi基板の製造方法 | |
CN102986020A (zh) | 对绝缘体基材上的硅进行精整的方法 | |
JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
KR20110052456A (ko) | 웨이퍼 접합 방법 | |
JP2006210899A (ja) | Soiウエーハの製造方法及びsoiウェーハ | |
JP5368002B2 (ja) | Soi基板の製造方法 | |
JP5368000B2 (ja) | Soi基板の製造方法 | |
JP3013932B2 (ja) | 半導体部材の製造方法および半導体部材 | |
JP5364345B2 (ja) | Soi基板の作製方法 | |
KR20160052551A (ko) | 접합 웨이퍼의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130717 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130912 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5368000 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |