Nothing Special   »   [go: up one dir, main page]

JP5368000B2 - Soi基板の製造方法 - Google Patents

Soi基板の製造方法 Download PDF

Info

Publication number
JP5368000B2
JP5368000B2 JP2008094533A JP2008094533A JP5368000B2 JP 5368000 B2 JP5368000 B2 JP 5368000B2 JP 2008094533 A JP2008094533 A JP 2008094533A JP 2008094533 A JP2008094533 A JP 2008094533A JP 5368000 B2 JP5368000 B2 JP 5368000B2
Authority
JP
Japan
Prior art keywords
substrate
main surface
transparent insulating
insulating substrate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008094533A
Other languages
English (en)
Other versions
JP2009246320A (ja
Inventor
信 川合
芳宏 久保田
厚雄 伊藤
好一 田中
優二 飛坂
昌次 秋山
博 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2008094533A priority Critical patent/JP5368000B2/ja
Publication of JP2009246320A publication Critical patent/JP2009246320A/ja
Application granted granted Critical
Publication of JP5368000B2 publication Critical patent/JP5368000B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)

Description

本発明は、SOI基板の製造方法に関し、特には、透明絶縁性基板の一方の主表面上にシリコン薄膜が形成されたSOI基板の製造方法に関するものである。
半導体デバイスの更なる高性能化を図るために、SOI(Silicon on insulator、絶縁体上のシリコン)基板が近年注目を浴びている。また、SOI基板の一種であり、支持基板(ハンドルウエーハ)がシリコンではない、Silicon on quartz(SOQ)基板や、Silicon on glass(SOG)基板なども、それぞれTFT−LCDや高周波(RF)デバイス、その他MEMS製品などへの応用が期待されている(例えば、特許文献1等参照)。
上記SOQ基板などは、例えば、シリコン基板をドナーウエーハとし、石英基板をハンドルウエーハとして、これらの異種基板を貼り合わせて製造する方法が提案されている。このようにして作製された貼り合わせ基板において、石英基板は透明なため、シリコン基板同士を貼り合わせて製造される、通常のSOI基板とは異なるプロセス・評価上の問題が生じる場合がある。
このような問題の一つとして、SOQ基板等の、透明絶縁性基板上にシリコン薄膜が形成されたSOI基板(以下、透明SOI基板と略称することがある)を装置上で搬送する際、基板を認識する光センサーに認識されにくいなどの問題があった。
特開2006−324530号公報
本発明は、このような問題点に鑑みてなされたものであり、一方の主表面上にシリコン薄膜が形成された透明絶縁性基板であり、該シリコン薄膜が形成された側とは反対側の主表面が粗らされたSOI基板を、金属不純物やパーティクルの発生を簡便な方法により抑制して製造する方法を提供することを目的とする。
本発明は、上記課題を解決するためになされたもので、少なくとも、透明絶縁性基板を準備する工程と、前記透明絶縁性基板の一方の主表面である第一主表面上にシリコン薄膜を形成する工程とを含み、前記透明絶縁性基板の第一主表面上にシリコン薄膜が形成されており、前記透明絶縁性基板の第一主表面とは反対側の主表面である第二主表面が粗らされているSOI基板を製造する方法であって、少なくとも、前記透明絶縁性基板を準備する工程より後に、前記透明絶縁性基板の第一主表面の表面粗さより第二主表面の表面粗さがRMS値で比較したときに大きくなるように加工する片面粗面化工程と、該片面粗面化工程より後に、粗面となっている第二主表面のみをエッチングする片面エッチング工程とを有するSOI基板の製造方法を提供する。
このように、粗面となっている、透明絶縁性基板の第二主表面のみをエッチングする工程を有するSOI基板の製造方法であれば、透明絶縁性基板上にシリコン薄膜が形成されたSOI基板であり、裏面(シリコン薄膜が形成されていない方の主表面)が粗らされたSOI基板(透明SOI基板)を、金属不純物やパーティクルの発生を簡便な方法により抑制して製造することができる。
そして、このようにして製造されたSOI基板であれば、透明絶縁性基板の裏面が粗れているので、光センサーを用いた認識装置からの信号を散乱させることによって、認識装置に基板が認識されないとの弊害を防止することができる。また、基板搬送時の滑りなどを防止することもできる。
この場合、前記片面エッチング工程を、少なくとも前記第二主表面側に対しては、スピン洗浄、ジェット洗浄、ノズルに超音波振動子を設けた超音波重畳液体による洗浄のいずれかによってエッチングを行うこととし、前記第二主表面側にはエッチング液としてフッ酸水溶液を、前記第一主表面側には純水をそれぞれ噴射するようにして行うことが好ましい。
このように、片面エッチング工程を、少なくとも第二主表面側に対しては、スピン洗浄、ジェット洗浄、ノズルに超音波振動子を設けた超音波重畳液体による洗浄(いわゆる流水式超音波洗浄)のいずれかによってエッチングを行うこととし、第二主表面側にはエッチング液としてフッ酸水溶液を、第一主表面側には純水をそれぞれ噴射するようにして行えば、より確実にエッチング液を第二主表面側のみに供給し、第一主表面側にエッチング液が供給されてしまうことを防止して、片面エッチングを行うことができる。
また、本発明に係るSOI基板の製造方法では、前記片面粗面化工程を、少なくとも、前記第一主表面と第二主表面とに対して両面ラップ加工と両面エッチング処理を施し、その後、前記第一主表面のみに対して片面ポリッシュ加工を施すことにより行い、前記透明絶縁性基板の第一主表面の表面粗さをRMS値で0.7nm未満とし、前記第二主表面の表面粗さがRMS値で前記第一主表面の表面粗さよりも大きくなるようにすることができる。
このように、片面粗面化工程を、少なくとも、第一主表面と第二主表面とに対して両面ラップ加工と両面エッチング処理を施し、その後、第一主表面のみに対して片面ポリッシュ加工を施すことにより行えば、ラッピング加工後のダメージ層除去を行うことができ、粗面化された裏面からのパーティクルの発生を効果的に抑制することができる上に、片面のみポリッシュ加工すればよいので、両面ポリッシュ後、片面を粗面化する場合より、低コストである。
また、透明絶縁性基板の第一主表面の表面粗さをRMS値で0.7nm未満とし、第二主表面の表面粗さがRMS値で第一主表面の表面粗さよりも大きくなるようにすれば、第一主表面は十分に平坦であるのでその上にシリコン薄膜を形成しやすいものとすることができ、第二主表面において光を散乱させることができる。
この場合、前記透明絶縁性基板の第一主表面と第二主表面とに施す両面ラップ加工と両面エッチング処理よりも後に、該透明絶縁性基板にアニール処理を施し、その後、前記第一主表面のみに対する片面ポリッシュ加工を行うことが好ましい。
このように、両面ラップ加工とエッチング処理の後にアニール処理を行えば、その後の片面ポリッシュ加工におけるウエーハ形状の変化を効果的に防止することができる。
また、少なくとも前記シリコン薄膜の形成工程より前における、前記透明絶縁性基板の主表面に対する垂直方向での250〜800nmの波長域の光の平均透過率が10%以下になるように前記片面粗面化工程を行うことが好ましい。
このように、少なくともシリコン薄膜の形成工程より前において、透明絶縁性基板の主表面に対する垂直方向での250〜800nmの波長域の光の平均透過率が10%以下になるように片面粗面化工程を行えば、より確実に基板認識装置に認識させることができる。
また、本発明に係るSOI基板の製造方法では、前記片面粗面化工程を、前記シリコン薄膜形成工程よりも後に、前記透明絶縁性基板の第二主表面をサンドブラスト加工により粗らすことによるものとし、該サンドブラスト工程の後に、前記片面エッチング工程を行うこともできる。
このように、片面粗面化工程を、シリコン薄膜形成工程よりも後に、透明絶縁性基板の第二主表面をサンドブラスト加工により粗らすことによるものとし、該サンドブラスト工程の後に、片面エッチング工程を行うようにしても、透明絶縁性基板の第二主表面のみをエッチングすることにより、サンドブラストによる金属不純物やパーティクルの発生を簡便な方法により抑制して製造することができる。
また、本発明に係るSOI基板の製造方法では、前記シリコン薄膜の形成を、少なくとも、シリコン基板または表面に酸化膜を形成したシリコン基板に、表面から水素イオンまたは希ガスイオンあるいはこれらの両方を注入してイオン注入層を形成し、前記シリコン基板または表面に酸化膜を形成したシリコン基板のイオン注入した面と、前記透明絶縁性基板の第一主表面を密着させて貼り合わせ、前記イオン注入層を境界として、前記シリコン基板または表面に酸化膜を形成したシリコン基板を剥離して薄膜化し、前記透明絶縁性基板の第一主表面上にシリコン薄膜を形成して行うことができる。
このように、シリコン薄膜の形成を、イオン注入後にイオン注入層を境界として剥離することにより行えば、薄く結晶性の高いシリコン薄膜を形成することができる。
また、前記透明絶縁性基板を、石英基板、ガラス基板、サファイア基板のいずれかとすることができる。
本発明のSOI基板の製造方法で使用する透明絶縁性基板は、作製する半導体デバイスの目的に応じて、これらの中から適宜選択することができる。
本発明のSOI基板の製造方法によれば、透明絶縁性基板上にシリコン薄膜が形成されたSOI基板(透明SOI基板)であり、裏面(シリコン薄膜が形成されていない方の主表面)が粗らされたSOI基板を、金属不純物やパーティクルの発生を簡便な方法により抑制して製造することができる。
そして、このようにして製造されたSOI基板であれば、透明絶縁性基板の裏面の表面粗さが大きいため、光センサーを用いた認識装置からの信号を散乱させることによって、認識装置に基板を認識させることができる。また、基板搬送時の滑りなどを防止することもできる。
以下、本発明についてより詳細に説明する。
前述のように、従来、SOQ基板等の、透明絶縁性基板上にシリコン薄膜を形成したSOI基板は、装置上でSOQ基板を搬送する際などにおいて、基板を認識する光センサーに認識されにくいなどの問題があった。
このような問題点に対し、本発明者らは、透明絶縁性基板上にシリコン薄膜を形成したSOI基板(透明SOI基板)の裏面、すなわち、透明絶縁性基板のシリコン薄膜が形成された主表面とは反対側の主表面を粗らすことにより、光センサーなどを用いた基板認識装置において、認識装置からの信号を散乱させることができ、基板を認識しやすくすることを見出した。
しかし、このような基板の粗らされた面には砥粒などが多く入り込んでおり、金属不純物が発生したり、パーティクルが発生したりする問題があった。そこで、基板全体をエッチングすることが考えられるが、基板全体をエッチングすると、粗らされた面とは反対側の側もエッチングされて、平坦度が悪化したり、シリコン薄膜形成後の基板であれば、シリコン薄膜が剥離する等の問題が生じた。
本発明者らは、このような問題点に対し、透明絶縁性基板にのみエッチング作用があるエッチング液により、粗れている面のみにエッチングを行うことにより、シリコン薄膜を形成する面に影響を及ぼさず、簡便な方法により、金属不純物やパーティクルの発生が抑制された透明SOI基板を製造できることに想到し、本発明を完成させた。
以下、透明絶縁性基板の主表面のうち、シリコン薄膜を形成する側の主表面を、本明細書中では、便宜上、「第一主表面」とし、第一主表面と反対側の主表面を「第二主表面」と呼ぶ。
本発明の全体の流れを説明すると、透明絶縁性基板を準備する工程と、透明絶縁性基板の一方の主表面(第一主表面)にシリコン薄膜を形成する工程とにより、透明SOI基板を製造するが、このとき、少なくとも透明絶縁性基板を準備する工程より後に、透明絶縁性基板の第二主表面の表面粗さがRMS値で比較したときに大きくなるように加工する片面粗面化工程を有し、また、この片面粗面化工程より後に、粗面となっている第二主表面のみをエッチングする片面エッチング工程を有する。
以下、図面を参照して本発明の実施形態をさらに具体的に説明するが、本発明はこれらに限定されるものではない。
図1は、本発明のSOI基板の製造方法の一例(第一の態様)を示すフロー図である。
まず、図1(a)に模式的に示したように、両主表面が粗面の状態となっている透明絶縁性基板10を準備する(工程1−a)。例えば、石英インゴットからスライスして切り出された石英基板を用いることができる。この状態では、透明絶縁性基板10の主表面は両方とも比較的制御されていない粗面となっている。
なお、本発明が適用できる透明絶縁性基板の種類は特に限定されるものではないが、例えば、石英基板、ガラス基板、サファイア基板のいずれかとすることができ、SOI基板とした後、作製する半導体デバイスの目的等に応じて適宜選択することができる。
次に、図1(b)に模式的に示したように、透明絶縁性基板10の両主表面をラッピングする両面ラップ加工を行う(工程1−b)。なお、この場合、ラップ加工後のダメージ層除去のため、フッ酸等によるエッチング処理を行うことが好ましい。
なお、上記両面ラップ加工は同時に行う態様とすることが簡便で好ましいが、片面ずつ行うようにしてもよい。
このようにして両面ラップ加工及びエッチング処理された透明絶縁性基板10の両主表面は、比較的表面粗さについて制御された粗面となる。
次に、図1(c)に模式的に示したように、両面ラップ加工及びエッチング処理が施された透明絶縁性基板10に対し、片面のみにポリッシュ加工を施す(工程1−c)。ポリッシュ加工を行った側の主表面が第一主表面(すなわち、後にシリコン薄膜を形成する側)11となり、行わなかった側が第二主表面12となる。
このようにして、工程1−a〜1−cを経ることにより、透明絶縁性基板の第一主表面の表面粗さより第二主表面の表面粗さがRMS値で比較したときに大きくなるように加工する事ができる。
このとき、第一主表面11の表面粗さがRMS値で0.7nm未満であり、第二主表面12の表面粗さがRMS値で第一主表面の表面粗さよりも大きい透明絶縁性基板10を作製することが望ましい。これよりも第一主表面の表面粗さが粗い(平坦度が低い)と、貼り合わせなどによりシリコン薄膜を貼り合わせることが難しく、また、仮にシリコン薄膜を形成しても、未結合部であるボイド等の発生により、シリコン薄膜の結晶性を良好に保つことが難しいためである。なお、第一主表面11の表面粗さのRMS値の下限値は特に限定されず、平坦度は高いほどよい。ただし、平坦度を向上させるにはコストの問題もあり、現実的には0.1nm以上程度となる。
一方、透明絶縁性基板10の第二主表面12の表面粗さについては、上記のように、RMS値で第一主表面の表面粗さよりも大きくすれば、認識装置に認識されやすくなる。認識装置の性能等、その他の諸条件にもよるが、例えばRMS値が0.7nm以上であれば、より認識されやすくなるので好ましい。
なお、第二主表面12の表面粗さのRMS値の上限は特に限定されず、認識装置に認識されやすくなるという観点では、できるだけ大きい方が良いが、パーティクルの発生の防止などを勘案し、必要以上の表面粗さとはしないことが好ましい。例えば、RMS値で50nm程度を上限としてもよい。
なお、両面ラップ加工及びエッチング処理(工程1−b)の後に、透明絶縁性基板10にアニール処理を施してもよい。このように、両面ラップ加工とエッチング処理の後にアニール処理を行えば、次の片面ポリッシュ加工(工程1−c)における、反り等のウエーハ形状の変化を効果的に防止することができるので好ましい。
また、ここでは、工程1−aで主表面が両方とも粗面の状態の透明絶縁性基板を準備する例を示したが、工程1−a〜1−cでは、工程1−cが終了した段階(次の片面エッチングを行うより段階より前)において、第一主表面11の表面粗さより第二主表面12の表面粗さがRMS値で比較したときに大きくなるように透明絶縁性基板を加工できればよく、工程1−aで準備する透明絶縁性基板は必ずしも両面が粗面でなくてもよい。例えば、両主表面が鏡面研磨された透明絶縁性基板を準備し、これに片面ラップ加工したり、あるいは、両面ラップ加工とエッチング(工程1−b)、アニール処理、片面ポリッシュ加工(工程1−c)を行ってもよい。
この片面粗面化は、透明絶縁性基板10の主表面に対する垂直方向(すなわち、基板の厚さ方向)での250〜800nmの波長域の光の平均透過率(以下、垂直平均透過率と呼ぶことがある)が10%以下になるようにすることが好ましく、5%以下とすることが特に好ましい。このような垂直平均透過率であれば、次の工程1−dの片面エッチングによって多少透過率が向上したとしても、光センサーによる認識装置により確実に認識させることができる。このような垂直平均透過率とするためには、予め、どの程度の片面粗面化加工で上記の垂直平均透過率となるかを実験的に求めておくなどして、その条件で片面粗面化加工を行えばよい。
上記のような工程1−a〜1−cを経て、第二主表面12が粗面化された透明絶縁性基板10を得た後は、次に、図1(d)に示したように、粗面となっている第二主表面12のみをエッチングする(工程1−d、片面エッチング工程)。
この片面エッチング工程は、例えば、以下のようにすることができる。
すなわち、少なくとも第二主表面12側に対しては、スピン洗浄、ジェット洗浄、ノズルに超音波振動子を設けた超音波重畳液体(いわゆる流水式超音波洗浄)による洗浄のいずれかの方式によってエッチングを行うこととし、第二主表面12側にはエッチング液(洗浄液)を、第一主表面11側には純水をそれぞれ噴射するようにして行うことができる。なお、第一主表面11側に対しても上記のいずれかの方式を採用することができる。
ここで第二主表面12側に使用するエッチング液としては、透明絶縁性基板に対してエッチング能力があるものであればよく、例えば、フッ酸、緩衝フッ酸水溶液等を用いることができ、また、その濃度等も適宜決定することができる。また、実験を繰り返して、適度にエッチングし、サンドブラスト処理による凹凸からの発塵の発生を抑えることができる程度のものを選択することができる。例えばフッ酸水溶液等を使用することができる。
このように、透明絶縁性基板10の第二主表面12のみをエッチングすることとすれば、第一主表面11側にエッチング液が回り込むことを防ぐことができ、第一主表面11の平坦性を損なうことを防止することができる。
次に、シリコン薄膜の形成を行う。具体的には、例えば、以下のようにして行うことができる。
まず、図1(e)に示したように、シリコン基板20を準備する(工程1−e)。また、必要に応じて、表面に酸化膜を形成したシリコン基板を用いてもよい。貼り合わせの状態を良くするには、貼り合わせる側の面(貼り合わせ面)が一定以上の平坦度であることが必要であるので、少なくとも貼り合わせる側の面を鏡面研磨等しておく。この平坦度は例えばRMS値で0.7nm未満とすることが望ましい。
次に、図1(f)に示したように、シリコン基板20に、表面(イオン注入面22)から水素イオンを注入してイオン注入層21を形成する(工程1−f)。
このイオン注入層21の形成には、水素イオンだけではなく、希ガスイオンあるいは水素イオンと希ガスイオンの両方をイオン注入するようにしても良い。注入エネルギー、注入線量、注入温度等その他のイオン注入条件も、所定の厚さの薄膜を得ることができるように適宜選択すれば良い。具体例としては、注入時の基板の温度を250〜400℃とし、イオン注入深さを0.5μmとし、注入エネルギーを20〜100keVとし、注入線量を1×1016〜1×1017/cmとすることが挙げられるが、これらに限定されない。
なお、必要に応じて、表面に酸化膜を形成した単結晶シリコン基板を用いることもできる。このような、表面に酸化膜を形成したシリコン基板を用い、酸化膜を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られ、イオンの注入深さのバラツキをより抑えることができる。これにより、より膜厚均一性の高い薄膜を形成することができる。
次に、図1(g)に示すように、透明絶縁性基板10の第一主表面11と、シリコン基板20のイオン注入した面22とを密着させ、貼り合わせる(工程1−g)。
この透明絶縁性基板10とシリコン基板20との貼り合わせは、上述のように十分に平坦な面同士であるので、例えば、合成石英基板とシリコン基板であれば、室温で密着させ、圧力をかけるだけで貼り合わせることもできる。
ただし、より強固に貼り合わせるために、以下のようにすることが好ましい。
すなわち、予めシリコン基板20のイオン注入面22と、透明絶縁性基板10の第一主表面11に表面活性化処理を施すことが望ましい。シリコン基板20のイオン注入面22と透明絶縁性基板10の第一主表面11のいずれか一方の面にのみ表面活性化処理を施すようにしても良い。
この時、表面活性化処理を、プラズマ処理とすることができる。このように、表面活性化処理を、プラズマ処理で行えば、基板の表面活性化処理を施した面は、OH基が増加するなどして活性化する。従って、この状態で、透明絶縁性基板10の第一主表面11と、シリコン基板20のイオン注入した面22とを密着させれば、水素結合等により、基板をより強固に貼り合わせることができる。また、表面活性化処理はそのほかにオゾン処理等でも行うことができ、複数種の処理を組み合わせてもよい。
プラズマで処理をする場合は、真空チャンバ中にRCA洗浄等の洗浄をした基板を載置し、プラズマ用ガスを導入した後、100W程度の高周波プラズマに5〜30秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、例えば、表面に酸化膜を形成した単結晶シリコン基板を処理する場合には、酸素ガスのプラズマ、表面に酸化膜を形成しない単結晶シリコン基板を処理する場合には、水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。また、不活性ガスの窒素ガスを用いても良い。
オゾンで処理をする場合は、大気を導入したチャンバ中にRCA洗浄等の洗浄をした基板を載置し、窒素ガス、アルゴンガス等のプラズマ用ガスを導入した後、高周波プラズマを発生させ、大気中の酸素をオゾンに変換することで、表面をオゾン処理する。
このように、表面活性化処理をした表面を貼り合わせ面として、例えば減圧又は常圧下、室温で基板を密着させれば、高温処理を施さなくても強固に貼り合わせることができる。
なお、このシリコン基板と透明絶縁性基板を貼り合わせた後、該貼り合わせた基板を、100〜300℃で熱処理する熱処理工程を行うことができる。
このように、シリコン基板と透明絶縁性基板を貼り合わせた後、該貼り合わせた基板を、100〜300℃で熱処理することで、シリコン基板と透明絶縁性基板の貼り合わせの強度を高めることができる。また、このような低い温度での熱処理であれば、異種材料であることに起因する熱膨張係数の差異による熱歪、ひび割れ、剥離等が発生する恐れが少ない。貼り合わせ強度を高めれば、剥離工程での不良の発生を減少させることもできる。
次に、シリコン基板20をイオン注入層21にて離間させ、シリコン基板20を薄膜化する剥離工程を行い、図1(h)に示すように、シリコン薄膜31を形成する(工程1−h)。
このシリコン基板の離間(剥離、薄膜化)は、例えば、機械的な外力を加えることによって行うことができる。
以上のような工程を経て、透明絶縁性基板10の第一主表面11上にシリコン薄膜31を有するSOI基板30を製造することができる。
なお、別個の基板に対する処理である、上記工程1−a〜1−dと、工程1−e〜1−fとは、当然ながら、順番が逆でもよいし、並行して行っても良い。
このように、工程1−a〜1−hを経ることにより、裏面の荒れた、透明絶縁性基板上にシリコン薄膜が形成されたSOI基板を製造する。そして、本発明では、工程1−dの片面エッチング工程を行うことにより、粗面となっていた第二主表面12からの金属不純物やパーティクルの発生が抑制され、最終的に、発塵等が防止された透明SOI基板を製造することができる。
次に、本発明に係るSOI基板の製造方法の別の一例を具体的に説明する。
図2は、本発明のSOI基板の製造方法の別の一例(第二の態様)を示すフロー図である。
まず、図2(a)に示したように、両面が鏡面研磨された透明絶縁性基板60を準備する(工程2−a)。
ここで準備する透明絶縁性基板60の材質は、第一の態様の場合と同じく、種々のものを用いることができる。
次に、透明絶縁性基板60の第一主表面61上に、シリコン薄膜を形成する。このシリコン薄膜形成の形成方法は、第一の態様の場合と同じく、例えば、イオン注入剥離法などを採用することができる。
以下、図2(b)〜(e)で示した、工程2−b〜2−eは、第一の態様における工程1−e〜1−hの場合とほぼ同様に行うことができる。
まず、図2(b)に示したように、シリコン基板70を準備する(工程2−b)。この場合も、必要に応じて、表面に酸化膜を形成したシリコン基板を用いてもよい。また、少なくとも貼り合わせる側の面を鏡面研磨等しておく。
次に、図2(c)に示したように、シリコン基板70に、表面(イオン注入面72)から水素イオンを注入してイオン注入層71を形成する(工程2−c)。イオン注入の条件等は第一の態様の工程1−fと同様である。
次に、図2(d)に示したように、透明絶縁性基板60の第一主表面61と、シリコン基板70のイオン注入した面72とを密着させ、貼り合わせる(工程2−d)。具体的な貼り合わせ方法等は第一の態様の場合と同様である。
ただし、この場合、工程(2−a)で準備した透明絶縁性基板60は両面が鏡面研磨されているので、どちらの主表面を第一主表面(すなわち、シリコン薄膜を形成する面)としてもよい。
次に、シリコン基板70をイオン注入層71にて離間させ、シリコン基板70を薄膜化する剥離工程を行い、図2(e)に示すように、シリコン薄膜81を形成する(工程2−e)。具体的な離間方法等は第一の態様の場合と同様に行うことができる。
次に、図2(f)に示すように、透明絶縁性基板60の第二主表面62をサンドブラスト加工により粗らし、粗面化した第二主表面62’とする(工程2−f)。このサンドブラスト加工は特に限定されず、例えば従来と同様の装置を用い、アルミナ等の粒子を第二主表面62側に当てることにより行う。
このとき、シリコン薄膜81側に影響が及ぶことをより確実に防止するために、保護テープなどによりシリコン薄膜81を保護することが好ましい。
このサンドブラスト加工では、第一の態様の場合と同様に、透明絶縁性基板60単体での垂直平均透過率)が10%以下になるようにすることが好ましく、5%以下とすることが特に好ましい。
次に、図2(g)に示すように、粗面となっている第二主表面62’のみをエッチングする(工程2−g)。
この片面エッチング工程は、上述した第一の態様の工程1−dの場合と同様の手法により行うことができる。
従来、透明SOI基板を含むSOI基板のSOI層に存在することがある、HF欠陥と呼ばれる欠陥にエッチング処理のときにSOI基板をフッ酸に浸漬すると、SOI層であるシリコン薄膜の表面側から上記HF欠陥を通してフッ酸が浸透し、シリコン薄膜下に存在する石英基板等をエッチングして、欠陥が拡大されてしまうことがあった。
これに関し、この実施形態(第二の態様)では、既にシリコン薄膜81が透明絶縁性基板60の第一主表面61上に形成されているが、この工程2−gでエッチング工程を片面エッチングとすることにより、第一主表面側にエッチング液が回り込むことを防ぐことができる。従って、上記欠陥の拡大などの問題を防止することができる。
このように、本発明は、シリコン薄膜を形成した後に、透明絶縁性基板の第二主表面をサンドブラストなどにより粗らす方法の場合でも有効である。
以上のような工程を経て、透明絶縁性基板60の第一主表面61上にシリコン薄膜81を有するSOI基板80を製造することができる。
なお、別個の基板に対する処理である、上記工程2−aと、工程2−b〜2−cとは、順番が逆でもよいし、並行して行っても良い。
以下、本発明の実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
以下のように、図1に示したような、貼り合わせ法によるSOI基板の製造方法に従って、透明SOI基板を30枚製造した。
まず、合成石英インゴットから切り出したままの直径150mmの合成石英基板10を準備した(工程1−a)。
次に、この合成石英基板10の両面を両面ラッピング装置で両面ラップ加工し、フッ酸を用いてエッチングを行った(工程1−b)。その後、該合成石英基板に対し、非酸化性雰囲気下、1100℃で30分間のアニール処理を行った。
ここまで処理を行った合成石英基板10に対し、片面研磨装置を用いて、片面のみにポリッシュ加工を行い、一方の主表面(第一主表面)11の表面粗さをRMS値で0.2nmとした(工程1−c)。もう一方の主表面(第二主表面)12の表面粗さはRMS値で1.0nmとなった。
次に、粗面となっている第二主表面12のみを、3%のフッ酸水溶液を用いてスピン洗浄によりエッチングした(工程1−d)。なお、同時にこのとき、第一主表面11は純水を用いてスピン洗浄した。
次に、シリコン基板20として、鏡面研磨された直径150mmの単結晶シリコン基板を準備した。そして、シリコン基板には、その表面に熱酸化によりシリコン酸化膜層を100nm形成した(工程1−e)。
次に、シリコン基板20に、形成してあるシリコン酸化膜層を通して水素イオンを注入し、イオンの平均進行深さにおいて表面に平行な微小気泡層(イオン注入層)21を形成した(工程1−f)。イオン注入条件は、注入エネルギーが35keV、注入線量が9×1016/cm、注入深さは0.3μmである。
次に、プラズマ処理装置中にイオン注入したシリコン基板20を載置し、プラズマ用ガスとして窒素を導入した後、2Torr(270Pa)の減圧条件下で13.56MHzの高周波を直径300mmの平行平板電極間に高周波パワー50Wの条件で印加することで、高周波プラズマ処理をイオン注入した面に10秒行った。このようにして、シリコン基板20のイオン注入面22に表面活性化処理を施した。
一方、合成石英基板10については、プラズマ処理装置中に載置し、狭い電極間にプラズマ用ガスとして窒素ガスを導入した後、電極間に高周波を印加することでプラズマを発生させ、高周波プラズマ処理を10秒行った。このようにして、合成石英基板10の第一主表面11にも表面活性化処理を施した。
以上のようにして表面活性化処理を行ったシリコン基板20と合成石英基板10を、表面活性化処理を行った面を貼り合わせ面として室温で密着させた後、両基板の裏面を厚さ方向に強く押圧した(工程1−g)。
次に、貼り合わせ強度を高めるため、シリコン基板20と合成石英基板10とを貼り合わせた基板を、300℃で30分間熱処理した。
次に、シリコン基板20のイオン注入層21に外部衝撃を付与し、イオン注入層21にて順次離間させ、シリコン薄膜31を形成した(工程1−h)。
このようにして、合成石英基板10上にシリコン薄膜31を有する透明SOI基板30を製造した。この透明SOI基板30を、デバイス作製装置に備え付けられた基板認識装置を用いて認識実験を行ったところ、全ての基板が正確に認識された。
また、合成石英基板10の第一主表面11とシリコン薄膜31の界面平坦性や、シリコン薄膜31の結晶性は十分に良好であった。また、透明SOI基板30全体の発塵は通常のシリコン鏡面ウエーハと同等レベルであった。
(実施例2)
以下のように、図2に示したような、貼り合わせ法によるSOI基板の製造方法に従って、透明SOI基板を30枚製造した。
まず、鏡面研磨された直径150mmの合成石英基板60を準備した(工程2−a)。両主表面の平坦度はRMS値で2nmとした。
次に、実施例1と同様に、シリコン基板70として、鏡面研磨された直径150mmの単結晶シリコン基板を準備した。そして、シリコン基板には、その表面に熱酸化によりシリコン酸化膜層を100nm形成した(工程2−b)。次に、このシリコン基板70に、形成してあるシリコン酸化膜層を通して水素イオンを注入し、イオン注入層71を形成した(工程2−c)。
次に、シリコン基板70、合成石英基板60について、実施例1と同様にそれぞれの貼り合わせる面の表面活性化処理を行った。次に、表面活性化処理を行ったシリコン基板70と合成石英基板60を、表面活性化処理を行った面を貼り合わせ面として室温で密着させた後、両基板の裏面を厚さ方向に強く押圧した(工程2−d)。
次に、貼り合わせ強度を高めるため、シリコン基板70と合成石英基板60とを貼り合わせた基板を、300℃で30分間熱処理した。
次に、シリコン基板70のイオン注入層71に外部衝撃を付与し、イオン注入層71にて順次離間させ、シリコン薄膜81を形成した(工程2−e)。
次に、このシリコン薄膜81が形成された合成石英基板60の、第二主表面62に対し、サンドブラスト加工を行った(工程2−f)。このサンドブラスト加工にはアルミナの粒子を用いた。
次に、サンドブラスト加工され、粗面となっている第二主表面62’のみを、3%のフッ酸水溶液を用いてスピン洗浄によりエッチングした(工程2−g)。なお、同時にこのとき、シリコン薄膜81が形成されている第一主表面61側は純水を用いてスピン洗浄した。
このようにして、合成石英基板60上にシリコン薄膜81を有する透明SOI基板80を製造した。この透明SOI基板80を、デバイス作製装置に備え付けられた基板認識装置を用いて認識実験を行ったところ、全ての基板が正確に認識された。
また、シリコン薄膜81の結晶性は十分に良好であり、透明SOI基板80全体の発塵は通常のシリコン鏡面ウエーハと同等レベルであった。
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明に係るSOI基板の製造方法の一例(第一の態様)を示すフロー図である。 本発明に係るSOI基板の製造方法の別の一例(第二の態様)を示すフロー図である。
符号の説明
10、60…透明絶縁性基板、
11、61…第一主表面、 12、62…第二主表面、
20、70…シリコン基板、
21、71…イオン注入層、 22、72…イオン注入面、
30、80…SOI基板、 31、81…シリコン薄膜。

Claims (3)

  1. 少なくとも、透明絶縁性基板を準備する工程と、前記透明絶縁性基板の一方の主表面である第一主表面上にシリコン薄膜を形成する工程とを含み、前記透明絶縁性基板の第一主表面上にシリコン薄膜が形成されており、前記透明絶縁性基板の第一主表面とは反対側の主表面である第二主表面が粗らされているSOI基板を製造する方法であって、
    前記シリコン薄膜の形成を、少なくとも、
    シリコン基板または表面に酸化膜を形成したシリコン基板に、表面から水素イオンまたは希ガスイオンあるいはこれらの両方を注入してイオン注入層を形成し、
    前記シリコン基板または表面に酸化膜を形成したシリコン基板のイオン注入した面と、前記透明絶縁性基板の第一主表面を密着させて貼り合わせ、
    前記イオン注入層を境界として、前記シリコン基板または表面に酸化膜を形成したシリコン基板を剥離して薄膜化し、前記透明絶縁性基板の第一主表面上にシリコン薄膜を形成して行い、
    前記シリコン薄膜形成工程よりも後に、前記透明絶縁性基板の第二主表面をサンドブラスト加工により粗らすことにより、前記透明絶縁性基板の第一主表面の表面粗さより第二主表面の表面粗さがRMS値で比較したときに大きくなるように加工する片面粗面化工程と、
    該片面粗面化工程より後に、粗面となっている第二主表面のみをエッチングする片面エッチング工程と
    を有することを特徴とするSOI基板の製造方法。
  2. 前記片面エッチング工程を、少なくとも前記第二主表面側に対しては、スピン洗浄、ジェット洗浄、ノズルに超音波振動子を設けた超音波重畳液体による洗浄のいずれかによってエッチングを行うこととし、前記第二主表面側にはエッチング液としてフッ酸水溶液を、前記第一主表面側には純水をそれぞれ噴射するようにして行うことを特徴とする請求項1に記載のSOI基板の製造方法。
  3. 前記透明絶縁性基板を、石英基板、ガラス基板、サファイア基板のいずれかとすることを特徴とする請求項1または請求項2に記載のSOI基板の製造方法。
JP2008094533A 2008-04-01 2008-04-01 Soi基板の製造方法 Active JP5368000B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008094533A JP5368000B2 (ja) 2008-04-01 2008-04-01 Soi基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008094533A JP5368000B2 (ja) 2008-04-01 2008-04-01 Soi基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009246320A JP2009246320A (ja) 2009-10-22
JP5368000B2 true JP5368000B2 (ja) 2013-12-11

Family

ID=41307864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008094533A Active JP5368000B2 (ja) 2008-04-01 2008-04-01 Soi基板の製造方法

Country Status (1)

Country Link
JP (1) JP5368000B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015008694A1 (ja) 2013-07-18 2015-01-22 日本碍子株式会社 半導体用複合基板のハンドル基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0389323A (ja) * 1989-09-01 1991-04-15 Matsushita Electron Corp 画像表示装置
JP2853506B2 (ja) * 1993-03-24 1999-02-03 信越半導体株式会社 ウエーハの製造方法
JPH0992802A (ja) * 1995-09-22 1997-04-04 Sony Corp Soi基板及びその製造方法
JP4714423B2 (ja) * 2004-01-06 2011-06-29 Okiセミコンダクタ株式会社 半導体ウエハとその製造方法
JP2006120819A (ja) * 2004-10-21 2006-05-11 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法及び半導体ウェーハ
JP2006210898A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ

Also Published As

Publication number Publication date
JP2009246320A (ja) 2009-10-22

Similar Documents

Publication Publication Date Title
US7790565B2 (en) Semiconductor on glass insulator made using improved thinning process
KR101541940B1 (ko) Soi 기판의 제조 방법
JP3697106B2 (ja) 半導体基板の作製方法及び半導体薄膜の作製方法
US7781309B2 (en) Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
EP2343729B1 (en) Method for manufacturing silicon thin film transfer insulating wafer
JP5274859B2 (ja) 貼り合わせ基板の製造方法
EP1981063B1 (en) Process for producing a soi wafer
JP5926527B2 (ja) 透明soiウェーハの製造方法
WO2013102968A1 (ja) 貼り合わせsoiウェーハの製造方法
JP5336101B2 (ja) Soi基板の製造方法
CN102986020A (zh) 对绝缘体基材上的硅进行精整的方法
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
KR20110052456A (ko) 웨이퍼 접합 방법
JP2006210899A (ja) Soiウエーハの製造方法及びsoiウェーハ
JP5368002B2 (ja) Soi基板の製造方法
JP5368000B2 (ja) Soi基板の製造方法
JP3013932B2 (ja) 半導体部材の製造方法および半導体部材
JP5364345B2 (ja) Soi基板の作製方法
KR20160052551A (ko) 접합 웨이퍼의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130717

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130912

R150 Certificate of patent or registration of utility model

Ref document number: 5368000

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150