JP3013932B2

JP3013932B2 - 半導体部材の製造方法および半導体部材

Info

Publication number: JP3013932B2
Application number: JP10365132A
Authority: JP
Inventors: 清文坂口; 隆夫米原
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-12-26
Filing date: 1998-12-22
Publication date: 2000-02-28
Anticipated expiration: 2018-12-22
Also published as: JPH11243039A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子、フィ
ルター、発光素子、マイクロメカニクス、光学部品等の
作製に用いられる半導体部材の製造方法及び半導体部材
に関し、特に、多孔質層を有する多層構造体を分離する
工程を含む半導体部材の製造方法及び半導体部材に関す
る。

【０００２】

【従来の技術】半導体部材は、半導体ウェハー、半導体
基板、半導体基材等の名称で知られており、その半導体
領域を利用して半導体素子が形成されているものや、半
導体素子が形成される前の状態のものを含むものとす
る。

【０００３】このような半導体部材のなかには、絶縁物
上に半導体層を有するものがあり、これを一例に挙げて
説明する。

【０００４】絶縁物上の単結晶Ｓｉ半導体層の形成は、
セミコンダクターオンインシュレーター（ＳＯＩ）
技術として広く知られ、通常のＳｉ集積回路を作製する
バルクＳｉ基板では到達しえない数々の優位点をＳＯＩ
技術を利用したデバイスが有することから多くの研究が
成されてきた。すなわち、ＳＯＩ技術を利用すること
で、（１）誘電体分離が容易に高集積化が可能、（２）
対放射線耐性に優れている、（３）浮遊容量が低減され
高速化が可能、（４）ウェル工程が省略できる、（５）
ラッチアップを防止できる、（６）薄膜化による完全空
乏型電界効果トランジスタが可能、等の優位点が得られ
る。

【０００５】こうしたなか、特開平５−２１３３８号公
報、米国特許第５，３７１，０３７号公報において、以
下に説明するような貼り合わせを用いた半導体部材の製
造方法が提案されている。

【０００６】すなわち、多孔質層上に非単結晶半導体層
を形成しこれを絶縁層を介して支持基板に貼合わせた
後、多孔質層をエッチングにより除去する方法である。
この方法は、ＳＯＩ層の膜厚均一性が優れていること、
ＳＯＩ層の結晶欠陥密度を低く押さえることが容易なこ
と、ＳＯＩ層の表面平坦性がよいこと、製造に際し高価
な特殊仕様の装置がいらないこと、数１００オングスト
ロームから１０ミクロン程度までの広いＳＯＩ膜厚範囲
に対し同一の装置で製造可能なことなどの点で非常に優
れたものである。

【０００７】そして、特開平９−１０２５９４号公報に
おいては、シリコン基板中に導電型を制御し得る元素を
拡散させて拡散領域を形成し、この拡散領域に多孔質層
を形成し、さらに非多孔質単結晶層を形成し、支持基板
と絶縁層を介して貼り合わせ、その後多孔質層を除去す
る製造方法が提案されている。この方法によれば、比較
的安価な抵抗無指定基板を用いて、低コスト化をはか
れ、さらに、拡散法により、表面付近の濃度を（比抵
抗）を精密に制御でき、多孔質化のばらつきを抑制でき
るという効果がある。

【０００８】しかしながら、これらの方法は、１つのＳ
ＯＩウエハを製造する毎に２枚のシリコン基板を消費し
てしまう。しかもそのうち１枚は研削や研磨エッチング
により完全に失われてしまう。

【０００９】

【発明が解決しようとする課題】そこで、１つのＳＯＩ
ウエハを製造しても、必ず１枚のシリコン基板が残るよ
うにした方法が特開平７−３０２８８９号公報に提案さ
れている。即ち、その方法は多孔質層を有する第１の基
板の前記多孔質層上に非多孔質単結晶半導体層を形成
し、前記非多孔質単結晶半導体層を第２の基板と絶縁層
を介して貼り合わせた後、多孔質層において前記第１の
基板と第２の基板を両者を破壊することなく分離し、第
１の基板の表面を平滑にして再度多孔質を形成し再使用
する方法である。この方法によれば、第１の基板はウエ
ハ状のまま剥離されるので再使用可能となり、この方法
を繰り返せば第１の基板はＳＯＩウエハを製造する度に
何回も使用可能である。したがって製造コストを大幅に
低減することができる、また製造プロセスそのものも単
純化することができるという大きな効果が得られる。

【００１０】しかしながら、本発明者らの知見によれ
ば、同じ位置で常に分離でき、しかも分離後の第１の基
板の表面状態（露出面の状態）が常に同じような状態で
なければ、第１の基板の再使用の為に必要な処理工程を
その都度調整しなければならないことが判明した。

【００１１】又、多孔質層と基板との界面の凹凸が大き
いと、やはり、第１の基板の再使用を制限することにな
る。

【００１２】本発明の目的は、第１の基板の再使用の為
に必要な再生処理工程を単純化或いは簡略化して、低コ
ストで半導体部材を製造できる半導体部材の製造方法を
提供することにある。

【００１３】本発明の別の目的は、分離位置が安定し、
分離後の表面状態が変化し難い半導体部材の製造方法を
提供することにある。

【００１４】本発明の更に別の目的は、第１の基板と第
２の基体を分離した後の、第１の基板の多孔質層／基板
界面の凹凸がより少なく、そして比抵抗値に依存するこ
となく第１の基板を用いることができる半導体部材の製
造方法を提供することにある。

【００１５】

【課題を解決するための手段および作用】本発明の半導
体部材の製造方法は、半導体基板の少なくとも一つの表
面側に導電型を制御し得る元素を添加した添加層を形成
し、該添加層の表面を、該添加層の厚さより薄い多孔質
層を得るために多孔質化し、該多孔質層上に非多孔質層
を形成して第１の基体を用意する工程、前記第１の基体
と第２の基体とを前記非多孔質層が内側に位置する多層
構造体が得られるように貼り合わせる工程、前記多孔質
層において前記多層構造体を分離する工程、を有するこ
とを特徴とする。

【００１６】又、本発明の半導体部材は、半導体基板
と、該半導体基板上に形成された単結晶半導体層と、該
単結晶半導体層の上に形成された多孔質層と、を有する
半導体部材において、前記単結晶半導体層は、エピタキ
シャル成長により形成された層であり、前記多孔質層
は、互いに異なる多孔度をもつ複数の薄層からなること
を特徴とする。

【００１７】

【発明の実施の形態】図１は本発明による半導体部材の
製造方法を示している。

【００１８】工程Ｓ１では、用意された半導体基板１１
の表面側に導電型を制御し得る元素（以下、ドーパント
ということもある）を添加した添加層１２を形成する。

【００１９】次に、工程Ｓ２では、添加層１２の表面側
を多孔質化する。この時、形成される多孔質層１３の厚
さが、添加層１２の厚さより薄くなるようにする。即
ち、多孔質層１３の下方に添加層１２Ａが残留するよう
に、添加層１２の表層を多孔質化する。

【００２０】そして、工程Ｓ３では、多孔質層１３の上
方に非多孔質層１４を形成する。更に、必要に応じて、
非多孔質層１４の上方に絶縁層１５を形成する。

【００２１】工程Ｓ４では、非多孔質層１４が形成され
た半導体基板１１（第１の基体）と、別に用意された第
２の基体１６と、を貼り合わせる。こうして、非多孔質
層１４が内側に位置する多層構造体１が得られる。

【００２２】工程Ｓ５では、多層構造体１を分離する。
この時、多層構造体１は、多孔質層１３内部或いは多層
質層１３の界面（即ち上面又は下面）を境に分かれる。
図１は、多孔質層１３の内部で破断され、半導体基板１
１と第２の基体１６の両分離面上に多孔質層が残留して
いる場合を図示している。

【００２３】必要に応じて工程Ｓ６において、残留多孔
質層１３を除去すれば、平坦な面を有するＳＯＩ基板２
及び分離された平坦な面を有する半導体基板１１が得ら
れる。

【００２４】添加層１２内のドーパント濃度は、添加前
の半導体基板（バージンウエハ）に比べて面内均一性が
優れている。即ち、図中水平方向の均一性が優れている
ので、残留添加層１２Ａと多孔質層１３との界面ＩＦも
より平坦化している。

【００２５】又、分離後半導体基板１１の表面に残留多
孔質層１３が残ってしまったとしても、上記界面ＩＦが
平坦である為、残留多孔質層１３を除去すれば、平坦且
つドーパント濃度が均一な表面ＳＦが得られる。

【００２６】一方、ＳＯＩ基板２においては、残留多孔
質層１３が、分離後に非多孔質層１４の上に残ったとし
ても、この残留多孔質層１３はドーパント濃度が均一
で、多孔度の面内均一性も充分優れたものである。そし
て、残留多孔質層１３の厚さの面内均一性も優れている
ので、下地の非多孔質層の膜厚が不均一分布をもたない
ように、選択的に残留多孔質層１３を除去できる。

【００２７】更に分離層となる多孔質層１３のドーパン
ト濃度及び多孔度の面内均一性が優れているので、分離
位置が安定し、残留多孔質層の厚さが常にほぼ一定にな
る。よって、残留多孔質層の除去処理は、常に同じ条件
で行えるので、量産に適したものとなる。

【００２８】さらに、添加層の表面層を添加層の厚さよ
りも浅く多孔質化し、この多孔質層中で分離すること
で、第一の基体の多孔質／基体界面の凹凸をより少なく
することができる。この作用についてさらに詳細に説明
する。

【００２９】単結晶ウエハのインゴットの作製過程でイ
ンゴットの太さ方向に固相部が成長することによって生
ずる細かな濃度むらが発生する。この濃度むらは通常の
ＩＣ作製プロセスでは問題にならない程度のものであ
る。

【００３０】特開平７−３０２８８９号公報で提案され
たような、第１の基体に形成された多孔質層中で貼り合
わせ基板（第１の基体と第２の基体との貼り合わせ基
板）を分離し、分離された第１の基体用のＳｉ基板を再
利用する製造方法では、上記のウエハ面内にある濃度む
らによって、多孔質層／基板界面に凹凸を生ずる場合あ
る。例えば、上記のウエハ面内にある多孔質層を作製す
る陽極化成工程で、電流密度の分布がおこり、それが多
孔質厚の局所的な分布を引き起こすため、多孔質層／基
板界面の凹凸になる。図２によりこの点について説明す
る。

【００３１】図２の工程Ｓ１１において、２１は単結晶
基板、２２は多孔質層である。図２中の矢印２６と矢印
２７に対応する位置でドーパント濃度が異なるため、そ
この多孔質化速度が異なり、多孔質層／基板界面に凹凸
を生じている。その後、単結晶層２３、酸化層２４を形
成して第１の基体とし（工程Ｓ１２）、第２の基体２５
と貼り合わせた後（工程Ｓ１３）、多孔質層２２中で分
離し（工程Ｓ１４）、第２の基体側は多孔質層を除去し
て、ＳＯＩ基板になる（工程Ｓ１５）。一方、第１の基
体側は、多孔質層を除去しても、多孔質層／基板界面に
存在していた数百μｍ〜１ｍｍ程度の周期の凹凸２８が
表面として現われることになる。例えば、ＣＺ法による
インゴットの作製過程では、ほぼ同心円の凹凸になる。
多孔質の除去を研磨によって行っても、多孔質層除去後
のオーバーポリッシングを行わなければ、この凹凸２８
は残存することになる。第１の基体側の多孔質層除去後
の表面は、上記凹凸だけでなく、多孔質の微小孔の先端
形状に対応したマイクロラフネスが存在する。

【００３２】このマイクロラフネスは、膜厚の減少がほ
とんど無い水素を含む雰囲気中の熱処理や表面タッチポ
リッシュにより平坦化できる。

【００３３】しかしながら、この凹凸の差は、多孔質厚
に依存することから、表面平面化工程なしでは再生回数
を増やすと、あるいは１回目の再生であってもそのまま
では、凹凸が激しすぎて使用に耐えられなくなる。そう
すると、ある程度の厚さの減少を覚悟で、研磨で平坦化
することが求められる。ウエハの厚さは「多孔質厚＋研
磨厚」だけ減少し、ある厚さ以下になると機械的強度が
不足し、工程中で割れる危険性が生ずる。よって再生回
数にもある程度限りがある。再生の回数を増やすには、
この凹凸を平坦化するための研磨厚、研磨数を減らすこ
とが実質上、効果的である。そのためには、多孔質形成
深さにおいてウエハ面内の局所的な濃度むらを減少さ
せ、多孔質層／基板界面の凹凸を減少させることが有効
である。

【００３４】本発明では、上記多孔質層／基板界面の凹
凸を減少させる具体的方法として、拡散法、イオン注
入、エピタキシャル成長等のような、導電型を制御し得
る元素を添加する方法により表面のウエハ面内濃度を均
一化させる工程を設けることで多孔質層／基板界面の凹
凸を減少させた。本発明によれば、多孔質層／基板界面
の凹凸を減少できるので、第１の基体側の多孔質層の除
去後、そのまま、あるいは水素を含む還元性雰囲気中の
熱処理や表面タッチポリッシュによるマイクロラフネス
の平滑化のみで再生基板として再投入することができ
る。

【００３５】本発明において、エピタキシャル層の結晶
性は多孔質層の表面付近の構造に敏感であることから、
第１の基体の表面層のみを高濃度ドープ層にするだけで
よい。その下のウエハの大部分は実質上使用しないた
め、比較的安価な抵抗無指定さらには再生ウエハで十分
である。ここに言及する「再生ウエハ」とは、ＩＣプロ
セス中のモニターウエハ、あるいは不良品となった素子
を表面に持つウエハをエッチングあるいは研磨により表
面層を除去した後、ＩＣプロセスに再投入できるレベル
まで表面をポリッシュしたウエハを指す。不純物、コン
タミネーションも通常のウエハと同等である。

【００３６】添加層を形成する場合に拡散法を用いた場
合、拡散層（例えば、Ｐ⁺層）の拡散は、表面側と裏面
と同時に拡散することが可能である。このことは、陽極
化成の際の、ウエハ裏面と＋電極との抵抗を下げること
ができ、電流をウエハ面内に均一に流すために有効であ
る。このことにより、多孔質Ｓｉが面内に均一の厚さで
形成されることになる。Ｐ⁺層の形成方法には、拡散法
の他にイオン注入法、およびエピタキシャル成長法があ
るが、これらの方法は、拡散法と異なり片面処理である
ため、同時に裏面にＰ⁺層を形成することはできない。
また、片面処理であるにもかかわらず、コスト的に拡散
法に対して不利である。このように、拡散法は、両面一
括処理ができ、さらにプロセスコストが安いという点で
有利である。

【００３７】一方、エピタキシャル成長法は、拡散法に
比べれば、工程自体のコストは増すが、第１の基板の厚
さ減少を防止し、表面平滑化、低欠陥密度の表面を提供
できる点及びドーパント濃度が膜厚方向に対して一定に
なる点で有利である。

【００３８】以上説明した本発明によれば、大面積に多
孔質層を介して一括して分離することができるため、第
１の基体側の基板を除去し多孔質層を全面露出するため
に行なわれていた研削、研磨、エッチング工程を省略
し、工程を短縮することができる。

【００３９】さらに、貼り合わせ基板の作製において第
１の基体側の基板を研削やエッチングにより片面から順
次除去していく方法を用いたときには、基板の両面を有
効活用し支持基板に貼り合わせることはできないが、本
発明によれば、第１の基体の基板はその表面層以外は元
のまま保持されているため、第１の基体の基板の両面を
共に表面とし、その面にそれぞれ支持基板を貼り合わせ
ることにより、２枚の貼り合わせ基板を同時に１枚の基
板から作製することができるので、工程を短縮し、生産
性を向上することができる。もちろん、分離された第１
の基体側の基板は再利用することが可能である。

【００４０】すなわち、本発明は、経済性に優れて、大
面積に渡り均一平坦な、極めて優れた結晶性を有する単
結晶基板を用いて、表面に形成されたＳｉあるいは化合
物半導体活性層を残して、その片面から該活性層までを
取り去り、絶縁物上に欠陥の著しく少ないＳｉ単結晶層
あるいは化合物半導体単結晶層を提供する。

【００４１】本発明は、透明基板（光透過性基板）上に
結晶性が単結晶ウエハー並に優れたＳｉあるいは化合物
半導体単結晶層を得るうえで、生産性、均一性、制御
性、コストの面において卓越した半導体部材の製造方法
を提供する。

【００４２】また、本発明は、ＳＯＩ構造の大規模集積
回路を作製する際にも、高価なＳＯＳや、ＳＩＭＯＸの
代替足り得る半導体部材の製造方法を提供する。

【００４３】本発明によれば、多孔質Ｓｉ上に結晶性の
良い単結晶化合物半導体層を形成でき、さらにこの半導
体層を経済性に優れている。しかも大面積の絶縁性基板
上に移し代えることが可能であり、格子定数、熱膨張係
数の差を十分に抑制し、良好な結晶性を有する化合物半
導体層を絶縁性基板上に形成することができる。

【００４４】本発明に用いられる半導体基板としては、
Ｐ型又はＮ型の半導体基板であり比抵抗値をある特定値
に指定したシリコン基板だけではなく、比較的安価な抵
抗無指定のシリコンウエハあるいは再生ウエハ（「再生
ウエハ」とは、ＩＣプロセス中のモニターウエハ、ある
いは不良品となった素子を表面に持つウエハをエッチン
グあるいは研磨により表面層を除去した後、ＩＣプロセ
スに再投入できるレベルまで表面を研磨したものを含
む）を用いることができる。

【００４５】更に、本発明では、陽極化成とイオン注入
とを合わせて、外周部の多孔度を小さくし、中央部の多
孔度を大きくすることにより、外周部の体積膨張はより
大きくそして中央部は強度を弱くし剥がれやすくするこ
ともできる。［添加層の形成］本発明において、シリコ
ン基板中に添加させる導電型を制御し得る元素（ドーパ
ント）とは、半導体プロセス技術において一般的に使用
されるものであり、例えば表１に示される元素をいう。

【００４６】

【表１】元素を添加する方法としては、拡散法、イオン注入、エ
ピタキシャル成長等がある。元素を添加する方法とし
て、拡散方法を用いた場合には、導電型を制御し得る元
素を熱的にシリコン基板中に拡散し得るものを採用する
のがコストの面から好ましい。このような方法の例とし
ては、表２に示す拡散方法が挙げられる。

【００４７】

【表２】本発明においては、拡散領域に多孔質層を形成するが、
多孔質層の形成はＰ型拡散領域の方がｎ型拡散領域に比
べて容易である。この点に鑑みて、Ｂ（ホウ素）の拡散
技術について列記すると、例えば表３に示したようにな
る。

【００４８】

【表３】表３に示された技術についても、基本的には“炉”の中
での熱処理によりソースから供給される元素をシリコン
基板中に拡散させるというものである。

【００４９】例えばスピンコート膜を用いた拡散法は、
次のように行うことができる。

【００５０】Ｂ₂Ｏ₃に有機バインダーと溶媒を加えた
混合物をスピンナーを用いてシリコン基板（シリコンウ
エハー）上に均一に塗布する。これを乾燥して、焼成し
てシリコン基板上にＢ₂Ｏ₃膜を形成する。次いで、図
４に示されるような炉の中にシリコン基板を配して熱処
理を行いホウ素（Ｂ）を拡散させる。図４において、３
０１は炉、３０２はサセプターを示す。１００はシリコ
ン基板であり、該基板の一方の面にＢ₂Ｏ₃膜１５０が
コーティングされている。例えば、図４に示した装置を
用いて９００℃〜１３００℃程度の熱処理を行うこと
で、ホウ素（Ｂ）をシリコン基板中に拡散することがで
きる。この場合、Ｂ₂Ｏ₃を設けた面には勿論のこと、
この面の裏面側にも、隣接する別のシリコン基板上に形
成されたＢ ₂Ｏ₃膜をソース源として拡散領域が形成さ
れる。

【００５１】シリコン基板の両面に拡散層を形成する
と、陽極化成による多孔質化の際、ＨＦ溶液とのコンタ
クト抵抗を下げることができるので都合が良い。

【００５２】本発明において形成する拡散領域に含有さ
れる導電型を制御し得る元素の濃度は、一般的には、
５．０×１０¹⁶／ｃｍ³〜５．０×１０²⁰／ｃｍ³の範
囲、好ましくは、１．０×１０¹⁷／ｃｍ³〜２．０×１
０²⁰／ｃｍ³の範囲、より好ましくは、５．０×１０¹⁷
／ｃｍ³〜１．０×１０²⁰／ｃｍ³の範囲とされるのが
多孔質化工程及び多孔質シリコン層上に形成されるエピ
タキシャル膜の特性を考慮すると望ましい。

【００５３】本発明における添加層の厚さとは、添加さ
れたドーパントの濃度が、添加前の半導体基板の濃度よ
り高くなった部分の厚さを云う。

【００５４】Ｎ型基板に対してアクセプターとなるドー
パントを添加した場合には、表面からＰＮ接合面までの
深さが、このＰ型添加層の厚さとなる。Ｐ型基板に対し
てドナーとなるドーパントを添加した場合も、表面から
ＰＮ場合までの深さが、このＮ型添加層の厚さとなる。

【００５５】一方、Ｐ又はＮ型の基板に対して、同じ導
電型を呈するドーパントを添加した場合の具体例を図３
に示す。

【００５６】図３中、実線３１は、拡散法によりドーパ
ント（例えばＢ）を添加した場合のドーパントプロファ
イルを、実線３２はエピタキシャル成長によりドーパン
トを添加した添加層を形成した場合のドーパントプロフ
ァイルを示している。そして、図３中のｔ１が添加層の
厚さとなる。

【００５７】このように、エピタキシャル成長による添
加層は、ドーパント濃度が層の厚さ方向に対して均一で
ある為、後述する多孔質化の為には、より好ましいもの
である。

【００５８】添加層の厚さは、０．２μｍ〜３０μｍに
すると好ましいものである。より好ましくは、０．２μ
ｍ〜１５μｍにするとよい。［多孔質層の形成］なお、ここで多孔質層の形成法につ
いて説明する。多孔質層、例えば多孔質ＳｉはUhlir等
によって１９５６年に半導体の電解研磨の研究過程にお
いて発見された（A.Uhlir,Bell Syst.Tech.J.,vol.35,3
33(1956)）。多孔質ＳｉはＳｉ基板をＨＦ溶液中で陽極
化成することにより形成することができる。ウナガミ等
は陽極化成におけるＳｉの溶解反応を研究し、ＨＦ溶液
中のＳｉの陽極反応には正孔が必要であり、その反応
は、次のようであると報告している（T.ウナガミ、J.El
ectrochem.Soc.,vol.127,476(1980)）。

【００５９】Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ⁺ → ＳｉＦ₂＋２Ｈ⁺＋ｎｅ^- ＳｉＦ₂＋２ＨＦ → ＳｉＦ₄＋Ｈ₂ ＳｉＦ₄＋２ＨＦ → Ｈ₂ＳｉＦ₆ または、Ｓｉ＋４ＨＦ＋（４−λ）ｅ⁺ → ＳｉＦ₄＋４Ｈ⁺＋λｅ^- ＳｉＦ₄＋２ＨＦ → Ｈ₂ＳｉＦ₆ ここで、ｅ⁺およびｅ^-はそれぞれ正孔と電子を表して
いる。また、ｎおよびλはそれぞれＳｉ１原子が溶解す
るために必要な正孔の数であり、ｎ＞２またはλ＞４な
る条件が満たされた場合に多孔質Ｓｉが形成されるとし
ている。

【００６０】以上のことからすると、正孔の存在するＰ
型Ｓｉは多孔質化され、Ｎ型Ｓｉは多孔質化されないと
いうことになるが、条件を変えることでＮ型Ｓｉも多孔
質化ができる。又、ＧａＡｓのようなＳｉ以外の半導体
においても多孔質化が可能である。

【００６１】本発明においては、単結晶性を有する多孔
質層は、単結晶半導体基板を例えばＨＦ溶液中で陽極化
成することにより形成することができる。多孔質層は１
０^-1〜１０ｎｍ程度の直径の孔が１０^-1〜１０ｎｍ程度
の間隔で並んだスポンジのような構造をしている。その
密度は、単結晶半導体基板の密度２．３３ｇ／ｃｍ³に
比べて、ＨＦ溶液濃度を５０〜２０％に変化させたり、
電流密度を変化させることで２．１〜０．６ｇ／ｃｍ³
の範囲に変化させることができる。すなわち、多孔度を
可変することが可能である。このように多孔質層の密度
は単結晶半導体基板に比べると、半分以下にできるにも
かかわらず、単結晶性は維持されており、多孔質層の上
部へ非多孔質の単結晶層をエピタキシャル成長させるこ
とも可能である。ただし、１０００℃以上では、内部の
孔の再配列が起こり、増速エッチングの特性が損なわれ
る。このため、単結晶層のエピタキシャル成長には、分
子線エピタキシャル成長法、プラズマＣＶＤ法、減圧Ｃ
ＶＤ法、光ＣＶＤ法、バイアス・スパッター法、液相成
長法等の低温成長が好適とされている。しかし、あらか
じめ低温酸化等の方法により多孔質層の孔壁にあらかじ
め薄い保護膜を形成しておけば、高温成長も可能であ
る。

【００６２】また、多孔質層はその内部に大量の空隙が
形成されている為に、密度が半分以下に減少する。その
結果、体積に比べて表面積が飛躍的に増大するため、そ
の化学エッチング速度は、通常の単結晶層のエッチング
速度に比べて、著しく増速される。

【００６３】多孔質層の機械的強度は多孔度により異な
るが、非多孔質体よりも弱いと考えられる。たとえば、
多孔度が５０％であれば機械的強度は非多孔質体の半分
と考えて良い。すなわち、貼り合わせウエハに圧縮、引
っ張りあるいは剪断力をかけると、まず多孔質層が破壊
されることになる。また、多孔度を増加させれば弱い力
で多孔質層を破壊できる。

【００６４】バルクＳｉ中にヘリウムや水素をイオン注
入し、熱処理を加えると注入された領域に直径数ｎｍ〜
数十ｎｍの微小な空洞（micro-cavity）が〜１０¹⁶〜１
０¹⁷／ｃｍ³もの密度で形成されることが報告されてい
る（例えば、A.Van Veen,C.C.Griffioen,and J.H.Evan
s,Mat.Res.Soc.Symp.Proc.107(1988,Material Res.Soc.
Pittsburgh,Pennsylvania)p.449.）。最近はこれら微小
空洞群を金属不純物のゲッタリングサイトとして利用す
ることが研究されている。

【００６５】多孔質層の厚さは、多孔質層形成前の添加
層の厚さよりも薄いものとすることが好ましい。この条
件を満たすかぎり多孔質層の厚さに制限は特にないが、
具体的には、例えばそれは、０．１μｍ〜２９μｍであ
り、より好ましくは０．１μｍ〜１４μｍである。

【００６６】多孔質層の下方に、多孔質化されずに残っ
た、非多孔質の添加層の厚さは、好ましくは０．０１μ
ｍ〜２９μｍ、より好ましく０．０１μｍ〜１０μｍで
ある。

【００６７】そして、多孔質層は、互いに異なる多孔度
の薄層が少なくとも２つ積層された構造にするとよい。

【００６８】多孔質層上にその後形成される非多孔質層
に隣接する薄層を第１の多孔質層と呼び、もう１つの多
孔質の薄層を第２の多孔質層と呼ぶとするならば、第１
の多孔質層の多孔度が、第２の多孔質層の多孔度より低
くなるようにするとよい。

【００６９】更に、第１の多孔質層と第２の多孔質層と
の間に中間の多孔度をもつ多孔質層を介在させることも
できる。

【００７０】或いは、第２の多孔質層に隣接する第３の
多孔質層を形成してもよい。この場合は、第３の多孔質
層の多孔度は、第２の多孔質層の多孔度と異なるもので
あればよい。

【００７１】又、第１の多孔質層より第２の多孔質層の
厚さを薄くした方が分離し易い。とりわけ、エピタキシ
ャル成長により形成した添加層は、ドーパント濃度が均
一である為、複数の多孔質層を容易に且つ良好に形成で
きるため好ましいものである。

【００７２】以上のように、本発明による半導体部材
は、その後、形成される非多孔質層の剥離が容易にな
る。

【００７３】又、少なくとも１つの多孔質層に、水素、
窒素、希ガス等のイオンを注入して、より分離し易い層
を形成してもよい。あらかじめ希ガス、水素、および、
窒素のうち少なくとも１種の元素を該多孔質層内に投影
飛程をもつようにイオン注入しておくことにより、分離
する位置を多孔質Ｓｉ層中或いはその界面の限定された
深さのところに特定することもできるので、第２の基体
側にのこる多孔質層の厚みが均一になり、選択性のそれ
ほど良くないエッチング液でも多孔質層を均一に除去す
ることができる。

【００７４】［非多孔質層］本発明において非多孔質半
導体層としては、好適には、単結晶Ｓｉ、多結晶Ｓｉ、
非晶質Ｓｉの他、ＧａＡｓ，ＩｎＰ，ＧａＡｓＰ，Ｇａ
ＡｌＡｓ，ＩｎＡｓ，ＡｌＧａＳｂ，ＩｎＧａＡｓ，Ｚ
ｎＳ，ＣｄＳｅ，ＣｄＴｅ，ＳｉＧｅ等の化合物半導体
等から選択される少なくとも１つからなる単層又は積層
体を用いることができる。そして非多孔質半導体層は、
ＦＥＴ（Field Effect Transistor)等の半導体素子を既
に作り込んだものであっても良い。

【００７５】非多孔質層としては、この他に金属薄膜、
炭素薄膜などが上げられるがこれに限定されるものでは
ない。また、これらの薄膜は全面に形成されていること
が必須ではなく、パターニング処理により、部分的にエ
ッチングされていてもよい。

【００７６】［第１の基体］多孔質層を有する半導体基
板の多孔質層上に非多孔質層が配された第１の基体は、
半導体基板中に形成された多孔質層上に、上述の非多孔
質層を形成するか、もしくは、非多孔質層が設けられた
半導体基板中に部分的に多孔質層を形成することにより
構成できる。

【００７７】多孔質層上に非多孔質半導体層を形成する
には、減圧ＣＶＤ法、プラズマＣＶＤ法、光ＣＶＤ法、
ＭＯＣＶＤ（Metal-Organic CVD)法等のＣＶＤ法の他、
スパッター法（バイアススパッター法を含む）、分子線
エピタキシャル成長法、液相成長法等を採用することが
できる。

【００７８】［第２の基体］非多孔質半導体層が移設さ
れる第２の基体としては、例えば単結晶シリコン基板の
ような半導体基板、その半導体基板表面に酸化膜（熱酸
化膜を含む）や窒化膜等の絶縁膜を設けたもの、石英基
板やガラス基板のような光透過性基板、あるいは、金属
などの導電性基板、アルミナ等の絶縁性基板等が挙げら
れる。このような第２の基体は、半導体部材の用途に応
じて適宜選択される。

【００７９】［貼り合わせ］本発明においては、多孔質
層と非多孔質層とを有する第１の基体を、上述の第２の
基体と、非多孔質層が内側に位置するように貼り合わせ
て、多層構造体を得る。本発明において、非多孔質層が
内側に位置する多層構造体とは、第１の基体を構成する
非多孔質層が直接第２の基体に貼り合わされた構造体は
勿論のこと、非多孔質層の表面に形成された酸化膜や窒
化膜等の絶縁膜、あるいはこれ以外の膜等が第２の基体
に貼り合わされた構造体をも包含する。即ち、非多孔質
層が、多孔質層に比べて第２の基体側に位置する構造体
を非多孔質層が内側に位置する多層構造体という。

【００８０】具体的な貼り合わせは、第１の基体と第２
の基体の貼り合わせ面を平坦なものとしておくことによ
り、両者を例えば室温で密着させることにより行うこと
ができる。この他、貼り合わせ強度を増すために、陽極
接合、加圧、熱処理等を施すこともできる。

【００８１】［多層構造体の分離］拡散領域等の導電型
を制御しえる元素を添加した添加層の表面層を多孔質化
することで形成された多孔質層は、それ以外の領域に比
べて脆弱であるため、分離工程で崩壊しやすく、安定し
て分離し得る。

【００８２】分離方法としては、例えば貼り合わせ面に
対して垂直な方法に引っ張る方法、貼り合わせ面に対し
て平行に剪断応力をかける方法（例えば貼り合わせ面に
平行な面内でそれぞれの基体を互いに反対方向に移動さ
せる方法や円周方向にそれぞれの基体を反対方向に回転
させる方法など）、貼り合わせ面に対して垂直な方向に
加圧する方法、分離領域に超音波などの波動エネルギー
を印加する方法、分離領域に貼り合わせ基体の側面側か
ら貼り合わせ面に平行に剥離用部材（例えばナイフのよ
うな鋭利なブレード）及び／又は流体を挿入する方法、
分離領域として機能する多孔質層に染み込ませた物質の
膨張エネルギーを利用する方法、分離領域として機能す
る多孔質層を貼り合わせ基体の側面から熱酸化し体積膨
張させて分離する方法、分離領域として機能する多孔質
層を貼り合わせ基体の側面から選択エッチングして分離
する方法、分離領域としてイオン打ち込みにより形成さ
れた微小気泡（microcavity）を得ることのできる層を
用いレーザー照射などにより加熱することによって分離
する方法などがある。パルス状に加熱し、熱応力をかけ
る、あるいは多孔質層を軟化させる方法等があるが、こ
れらの方法に限定されるものではない。

【００８３】以下、具体的に分離方法について説明す
る。

【００８４】（流体による分離）本発明において分離を
行うために用いる流体の流れは、気体又は液体からなる
加圧された流体を細いノズルから噴射することにより実
現可能である。噴射する流れをより高速、高圧の細いビ
ームにする為の方法としては「ウォータージェット」第
１巻１号第４ページなどに紹介されているようなウォー
タージェット法を使用することができる。本発明に使用
可能なウォータージェットは、高圧ポンプにより加圧さ
れた１００ｋｇｆ／ｃｍ²〜８０００ｋｇｆ／ｃｍ²の
高圧水を細いノズルから噴射することによって、セラミ
ックス、金属、コンクリート、樹脂、ゴム、木材などの
切断（ただし、固い材料の時は水に研磨材を加える）、
加工、表層の塗膜の除去、部材表面の洗浄などを行うこ
とができる。従来のウォータージェットの使い方におい
ては、上記のように材料の一部分を除去することが主な
効果であった。すなわち、ウォータージェット切断は主
部材のきりしろを除去すること、また、塗膜の除去、部
材表面の洗浄は不要な部分を除去することであった。本
発明の流体の流れの形成方法としてウォータージェット
のような流体ジェットを用いる場合、前記分離領域を貼
り合わせ基体の側面の貼り合わせ目に合わせて流体ジェ
ットを噴射することにより側面から分離することが可能
である。この場合先ず貼り合わせ基体の側面に露出して
る前記分離領域及びその周辺の第１の基体と第２の基体
の一部に直接流体ジェットを噴射する。するとそれぞれ
の基体は損傷を受けず機械強度が脆弱な分離領域のみが
流体ジェットにより破断されて二枚の基体が分離され
る。また何らかの理由で前記分離領域が予め露出してい
なくて何か薄い層でその部分が覆われている場合でも、
流体ジェットがまず分離領域を覆う層を除去ないし破壊
し、そのまま続けて露出した分離領域を除去することに
なる。

【００８５】また従来は余り利用されて来なかった効果
ではあるが、貼り合わせウエハの貼り合わせ基体周囲の
側面の狭い隙間（凹部）に流体ジェットを噴射すること
により、貼り合わせウエハを押し拡げて構造が脆弱な前
記分離領域を破壊して分離することもできる。この場合
切断や除去が目的でないため分離領域の切断くずがほと
んど発生しないし、分離領域が素材としては流体ジェッ
トそのものでは除去できないものであっても研磨材を使
用することなく、また分離の表面にダメージを与えるこ
と無く分離することが可能である。この様にこの効果は
切断とか研磨といった効果ではなく、流体による一種の
楔の効果と考えることもできる。従ってこの効果は貼り
合わせ基体の側面に凹型の狭い隙間があって流体ジェッ
トを噴射することにより分離領域を引き剥がす方向に力
が掛る場合には大いに効果が期待できる。この効果を充
分に発揮させようとするならば上記貼り合わせ基体の側
面の形状が凸型ではなく凹型である方が好ましい。

【００８６】図５はこの効果を示す図である。図５にお
いて、９０１，９１１は第１の基体、９０２，９１２は
第２の基体、９０３，９１３は分離領域、９０４，９１
４は半導体層、９０５，９１５は絶縁層、９０６，９１
６は貼り合わせ界面、９０７は流体のジェット、９０
８，９１８は流体から基体が受ける力の方向を示す。

【００８７】図５（ａ）は上記貼り合わせ基体の端部側
面が凹型の場合に流体ジェットが基体に与える力の方向
を概念的に表したものである。前記凹部を押し拡げる方
向に、したがって貼り合わせた基体相互が引き剥がされ
る方向に力が加わる。これに対して、図５（ｂ）は端部
側面が凸型の場合に流体ジェットが基体に与える力の方
向を概念的に表したものであるが、この場合は基体相互
が引き剥がされる方向の力はかからないので分離領域を
崩壊又は除去できなければ基体は分離しにくい。

【００８８】また何らかの理由で前記分離領域が予め露
出していなくて何か薄い層でその部分が覆われている場
合でも、貼り合わせ基体の側面の形状が上記のように凹
型であれば同様に分離領域付近を押し拡げ得る方向の力
が加わるのでこの圧力によりまず前記側面の分離領域を
覆う薄い層が破壊され、続いて分離領域が押し拡げられ
て破壊するので、分離の効果は十分に発揮される。流体
ジェットの流れを無駄無く受けるためには上記凹部の開
口幅が流体ジェットの直径程度またはそれ以上であるこ
とが望ましい。半導体部材の製造に用いる場合には前記
第１の基体と第２の基体の厚さがそれぞれ１．０ｍｍを
下回る程度例えば０．７〜０．８ｍｍであるので貼り合
わせ基体の厚さは２．０ｍｍを下回る程度である。凹部
開口幅は概略この１／２程度であることが普通であるの
で流体ジェットの直径は１．０ｍｍ以下であるのが好ま
しい。現実には０．１ｍｍ程度の流体ジェット直径は実
用化の範囲にある。

【００８９】流体を噴射するノズルの形状は円形の他任
意の形状が可能である。細長いスリット上のノズルも使
用可能である。この様なノズルから流体を吹き出せば薄
い帯状の流れを形成することができる。

【００９０】流体ジェットの様々な噴出条件は分離領域
の種類、貼り合わせウエハの上記側面の形状などにより
自由に選ぶことができる。例えばジェットの圧力、ジェ
ットの走査速度、ノズル径（≒流体ジェット径）、ノズ
ル形状、ノズルと前記分離領域との距離、流体の流量な
どが重要なパラメータとなる。

【００９１】実際の分離工程では貼り合わせ面に平行な
方向から流体ジェットを吹き付けながら貼り合わせ面に
沿ってノズルを走査するか、または流体ジェットの方を
固定して貼り合わせ基体の力を平行に移動することによ
り分離することができる。またノズル付近を要として扇
状に流体ジェットを走査する方法や、多くの場合にそう
であるように貼り合わせ基体が円盤状ならノズルを固定
して貼り合わせ基体をその中心を回転中心として回転さ
せる方法も採れる。さらに必要なら貼り合わせ界面と同
一面内にノズルを置くのではなく、角度を付けた方向か
らジェットを分離領域に当てることも可能である。流体
ジェットの走査の仕方は必要に応じ如何様にもできるの
であって上記のやり方には限定されない。流体ジェット
の直径が非常に小さく、また噴射方向がウエハ面にほぼ
平行であるため、ベクトル分解すると、数千ｋｇｆ／ｃ
ｍ²の高圧は、ほとんどウエハには加圧されない。流体
ジェットが貼り合わせ基体に与える力は数百ｇ程度であ
るので基体が破壊されることはない。

【００９２】また使用する流体として水を使用せずアル
コールなどの有機溶媒やフッ酸、硝酸などの酸あるいは
水酸化カリウムなどのアルカリその他の分離領域を選択
的にエッチングする作用のある液体なども使用可能であ
る。さらに流体として空気、窒素ガス、炭酸ガス、希ガ
スなどの気体を用いても良い。分離領域に対してエッチ
ング作用を持つガスやプラズマを用いることもできる。
使用する水は半導体基体の製造工程に導入する貼り合わ
せ気体の分離方法の為には、不純物金属やパーティクル
等を極力除去した純水、超純水などの純度の高い水を使
用することが望ましいが、完全低温プロセスであるので
ウォータージェットによる分離後に洗浄して除去するこ
とも充分可能である。

【００９３】（酸化による分離）多孔質Ｓｉが増速酸化
することを利用して、ウエハの周辺から多孔質Ｓｉ層の
酸化を行うことにより、周辺にいくに従って多孔質Ｓｉ
の体積膨張が大きくなり、あたかも周辺から一様に多孔
質Ｓｉにくさびをいれたのとおなじ効果があり、多孔質
Ｓｉ層にのみ内圧がかかり、ウエハ全面にわたり多孔質
Ｓｉ層中で分割される。多孔質Ｓｉは、通常外周部にお
いても非多孔質層に覆われており、貼り合わせ後あるい
はその前に外周部あるいは端面を表出させておく必要が
ある。この貼り合わせ基体を酸化すると多孔質Ｓｉの膨
大な表面積により増速酸化が多孔質Ｓｉの外周部から始
まる。ＳｉがＳｉＯ₂になるときには２．２７倍に体積
が膨張するので、多孔度が５６％以下の時は、酸化多孔
質Ｓｉ層も体積膨張することになる。酸化はウエハの中
心に行くにしたがって程度は小さくなるので、ウエハの
外周部の酸化多孔質Ｓｉ層の体積膨張が大きくなる。こ
れはまさしくウエハの端面から多孔質Ｓｉ層にくさびを
打ち込んだのと同様な状況で、多孔質Ｓｉ層にのみ内圧
がかかり、多孔質Ｓｉ中で分割するように力がはたら
く。しかも酸化はウエハ周辺で均一に進むので、ウエハ
の周囲から均等に貼り合わせウエハをはがすことにな
る。結果として、分割されることになる。

【００９４】酸化という均一性に優れた通常のＳｉ−Ｉ
Ｃプロセスの一工程を利用し、多孔質Ｓｉの高速酸化
性、多孔質Ｓｉの体積膨張、および多孔質Ｓｉの脆弱性
を複合し、多孔質Ｓｉ層にのみ内圧をかけることがで
き、それにより多孔質Ｓｉ層中で制御良くウエハを分割
することができる。

【００９５】（加熱による分離）貼り合わせウエハが多
層構造であることと、多孔質Ｓｉが構造的に脆弱である
ことを利用し、貼り合わせ基体全体を加熱することによ
り熱応力を発生させ、脆弱な多孔質Ｓｉ層で貼り合わせ
基体を分離させる。

【００９６】貼り合わせ基体は多層構造であり外圧によ
り多孔質Ｓｉで剥がす方法では、強度の弱い界面や部分
的に弱い領域がある場合にはそこから剥がれることもあ
る。多孔質Ｓｉが構造的に脆弱であることを利用し、多
孔質Ｓｉを、あるいはその近傍までも加熱し、その時の
熱応力、あるいは軟化等により多孔質Ｓｉを介して貼り
合わせ基体を分離させる。

【００９７】レーザーを使用することにより、貼り合わ
せ基体全体を加熱せずに、ある特定の層にのみエネルギ
ーを吸収させて加熱することもできる。多孔質層、ある
いは多孔質近傍の層にのみ吸収する波長のレーザーを用
いることにより局所加熱を行って分離してもよい。

【００９８】（通電による分離）電流を多孔質Ｓｉ層あ
るいは多孔質Ｓｉ近傍にウエハ面内に通電することによ
り、多孔質Ｓｉ層を急激に加熱でき、その熱応力で分離
する。電流はＳｉＯ₂を除去してウエハ端部に添加層を
表出させ、ウエハ端部のみに接触するプラス電極とマイ
ナス電極でウエハを挟みこむようにして電流を添加層に
沿って流して分離することもできる。

【００９９】［多孔質層の除去］第１の基体と第２の基
体を貼り合わせて得られる多層構造体を多孔質層におい
て分離した後、分離された半導体基板又は第２の基体に
上に多孔質層が残留する場合には、該多孔質層の機械的
強度が低いことと、表面積が非常に大きいことを利用し
て、選択的に除去することができる。選択的な除去方法
としては、研削や研磨やラッピングを用いた機械的な方
法の他、エッチング液を用いた化学エッチングや、ケミ
カルドライエッチングやイオンエッチング（例えば反応
性イオンエッチング）等の方法を採用することができ
る。

【０１００】多孔質層をエッチング液を用いて選択ウエ
ットエッチングする場合、エッチング液としては、４９
％弗酸と３０％過酸化水素水との混合液に限らず、弗
酸，弗酸にアルコールを添加した混合液、弗酸にアルコ
ールおよび過酸化水素水を添加した混合液、バッファー
ド弗酸、バッファード弗酸にアルコールを添加した混合
液、バッファード弗酸に過酸化水素水を添加した混合
液、バッファード弗酸にアルコールおよび過酸化水素水
を添加した混合液、あるいは弗酸・硝酸・酢酸の混合液
のようなものを採用することができる。

【０１０１】多孔質層を選択除去した後、第２の基体上
に非多孔質層が移設されて得られた半導体部材（ＳＯＩ
基板）を水素を含む還元性雰囲気下で熱処理することに
より、非多孔質層の平滑性を増すことができる。

【０１０２】或いは、第２の基体上の非多孔質層上に残
留する多孔質層の厚さが１μｍ以下の層のように、残留
多孔質層が非常に薄い場合にはエッチングを行うことな
く、熱処理のみで多孔質層を非多孔質化（これも残留多
孔質層の除去の一種である）してもよい。

【０１０３】又、半導体基板の残留添加層上に残留する
多孔質層においても、上記第２の基板上の残留多孔質層
の除去と同様の方法により処理すれば、非多孔質の平滑
な表面が得られる。

【０１０４】半導体基板上或いは第２の基体上の残留多
孔質層は、いずれも研磨やラッピングによって除去して
もよい。

【０１０５】［実施形態例１］図１を再び参照して本発
明の実施形態１について詳しく説明する。Ｓｉ単結晶基
板１１を用意して、主表面層にＰ⁺層１２を拡散法或い
はエピタキシャル成長法により形成する（工程Ｓ１）。
その後、その主表面層をＰ⁺層１２の厚さより浅く多孔
質化しＰ⁺多孔質Ｓｉ層１３を形成する（工程Ｓ２）。
多孔質Ｓｉ層形成速度は、基板濃度に依存する。

【０１０６】Ｐ⁺多孔質Ｓｉ層１３上に少なくとも１層
の非多孔質層１４を形成する。これにより第１の基体が
形成される。非多孔質層１４は、単結晶Ｓｉ、多結晶Ｓ
ｉ、非晶質Ｓｉ、あるいは、金属膜、化合物半導体薄
膜、超伝導薄膜などの中から任意に選ばれる。あるい
は、ＭＯＳＦＥＴ等の素子構造を形成してしまっても構
わない。さらに、最表面層にＳｉＯ₂を形成しておいた
方が、貼り合わせ界面の界面準位を活性層から離すこと
ができるという意味でもよい。工程Ｓ３は、最表面にＳ
ｉＯ₂からなる絶縁層１５を形成した工程を図示してい
る。工程Ｓ４に示すように、第２の基体１６と第１の基
体の表面とを室温で密着させる。その後、陽極接合、加
圧、あるいは必要に応じて熱処理、あるいはこれらの組
み合わせにより貼り合わせを強固にしてもよい。

【０１０７】単結晶Ｓｉを堆積した場合には、単結晶Ｓ
ｉの表面には熱酸化等の方法で酸化Ｓｉを形成したのち
貼り合わせることが好ましい。また、第２の基体は、Ｓ
ｉ、Ｓｉ基板上に酸化Ｓｉ膜を形成したもの、石英ガラ
ス等の光透過性基板、サファイアなどから選択すること
ができるが、これに限定されるものではなく、貼り合わ
せに供される面が十分に平坦で有れば構わない。図１は
第２の基体と第１の基体とは絶縁層１７を介して貼り合
わせた様子を示してあるが、非多孔質層１４がＳｉでな
い場合、あるいは第２の基体がＳｉでない場合には絶縁
層１５はなくてもよい。

【０１０８】貼り合わせに際しては絶縁性の薄板をはさ
み３枚重ねで貼り合わせることも可能である。

【０１０９】非多孔質層をエピタキシャル成長させた単
結晶シリコンで構成する場合、あるいは非多孔質層をこ
れ以外のもので構成する場合であっても、エピタキシャ
ル成長時の熱処理や、これ以降の工程で熱処理を使用す
る場合、熱により多孔質シリコン層の内部の孔の再配列
が生じて孔がふさがり、多孔質層をエッチング除去する
際のエッチング特性が損なわれる恐れがある。そこで、
例えば、２００℃〜７００℃程度の温度であらかじめ熱
処理を行い、孔の内壁に薄い酸化膜（多孔質層としての
単結晶性は維持されている）を形成して再配列を防止
し、多孔質層の構造を安定化させることが可能である。

【０１１０】また、極めて欠陥の少ないエピタキシャル
シリコン膜を形成する為には次の工程を採用することも
できる。

【０１１１】多孔質シリコン層は、単結晶としての構造
を維持しているものの、多孔質シリコン層の表面に存在
する多数の孔に起因してエピタキシャルシリコン膜に欠
陥が入る可能性がある。そこで、エピタキシャルシリコ
ン膜が接触する多孔質シリコン層の最表面を単結晶シリ
コンで閉塞する手法が考えられる。

【０１１２】この方法の１つには、水素を含有する還元
性雰囲気中での熱処理がある。この水素熱処理によって
は、多孔質シリコンの表面を構成するシリコン原子のマ
イグレーションが生じ、多孔質シリコン層の孔の最表面
が閉塞される。この場合の熱処理の温度は、５００℃〜
１３００℃、好ましくは９００℃〜１３００℃の範囲で
ある。

【０１１３】また、この手法と別に、シリコン原子を含
有する原料ガスを微量、成膜チャンバー内に流すことで
非常にゆっくりとした速度でシリコン膜を形成し、多孔
質シリコン層の孔の最表面を閉塞させることもできる。

【０１１４】上述の孔の内壁に薄い酸化膜を形成した後
に孔の閉塞およびエピタキシャルシリコン膜の形成を行
う場合、孔を閉塞させる際には、多孔質シリコン層の最
表面には、単結晶が露出していることが望ましい。この
単結晶の露出は、孔の側壁に薄い酸化膜を形成した多孔
質シリコン層の最表面をＨＦ等の酸につけ、最表面に形
成された薄い酸化膜を除去することで行える。

【０１１５】次に、多孔質Ｓｉ層１３中又はその上下界
面において基板を分離する（工程Ｓ５）。分離は前述し
た分離方法等により達成できるがこれらの方法に限定さ
れるものではない。

【０１１６】さらに、残留多孔質Ｓｉ層１３を選択的に
除去する。非多孔質層が単結晶Ｓｉの場合には通常のＳ
ｉのエッチング液、あるいは多孔質Ｓｉの選択エッチン
グ液である弗酸、あるいは弗酸にアルコールおよび過酸
化水素水の少なくともどちらか一方を添加した混合液、
あるいは、バッファード弗酸あるいはバッファード弗酸
にアルコールおよび過酸化水素水の少なくともどちらか
一方を添加した混合液の少なくとも１種類を用いて、多
孔質Ｓｉ層１３のみを無電解湿式化学エッチングして第
２の基体上に予め第１の基体の多孔質上に形成した膜を
残存させる。上記詳述したように、多孔質Ｓｉの膨大な
表面積により通常のＳｉのエッチング液でも選択的に多
孔質Ｓｉのみをエッチングすることが可能である。ある
いは、非多孔質薄膜層１４を研磨ストッパーとして多孔
質Ｓｉ層１３を選択研磨で除去してもよい。

【０１１７】化合物半導体層を多孔質上に形成している
場合には化合物半導体に対してＳｉのエッチング速度の
速いエッチング液を用いて、多孔質Ｓｉ層１３のみを化
学エッチングして第２の基体１６上に薄膜化した単結晶
化合物半導体層１４を残存させ形成する。あるいは、単
結晶化合物半導体層１４を研磨ストッパーとして多孔質
Ｓｉ層１３を選択研磨で除去する。

【０１１８】工程Ｓ６には、本発明で得られる半導体部
材が示される。第２の基体１６上に非多孔質薄膜、例え
ば単結晶Ｓｉ薄膜１４が平坦に、しかも均一に薄層化さ
れて、ウエハ全域に、大面積に形成される。第２の基体
１６として絶縁性基板を用いれば、こうして得られた半
導体基板は、絶縁分離された電子素子作製という点から
見ても好適に使用することができる。

【０１１９】Ｓｉ単結晶基板１１は残留多孔質Ｓｉ層を
除去する。この表面形状は、元の多孔質Ｓｉ／基板界面
形状で有るので、ほぼ平坦な面となる。ただし、多孔質
Ｓｉの微小孔に起因した表面荒れ（マイクロラフネス）
は、残存する。この表面平坦性が許容できないほど荒れ
ている場合には表面平滑化を行った後、再度第１の基体
を構成するＳｉ単結晶基板１１、あるいは次の第２の基
体１６として使用できる。

【０１２０】［実施形態例２］本実施形態は、上述した
実施形態１を一部変更したものである。図６を参照して
説明する。

【０１２１】即ち、半導体基板１１を用意して、その表
面上にＰ型Ｓｉからなる添加層１２をエピタキシャル成
長させる（工程Ｓ１）。

【０１２２】次に、添加層１２の表面側を多孔質化し
て、多孔質Ｓｉ層を形成する。この時、多孔質化の条件
を多孔質化工程途中で変更して、少なくとも２層の互い
に異なる多孔度をもつ多孔質Ｓｉの薄層３３，４３を形
成する。とりわけ、その後形成される非多孔質層１４に
隣接する薄層３３の多孔度が、それ以外の薄層４３の多
孔度より低くなるようにするとよい（工程Ｓ２）。

【０１２３】そして、必要に応じて多孔質層１３の孔内
面を２００℃〜７００℃で酸化する。

【０１２４】更に必要に応じて、多孔質層１３の層表面
の酸化膜を除去し、水素含有還元性雰囲気中で５００℃
〜１３００℃で熱処理を行う。

【０１２５】次に、ホモ又はヘテロエピタキシャル成長
により非多孔質の単結晶半導体層１４を形成する。

【０１２６】必要に応じて非多孔質層１４の表面に絶縁
層を形成した（工程Ｓ３）後、第２の基体１６に非多孔
質層１４を貼り合わせる（工程Ｓ４）。

【０１２７】こうして得られた多層構造体を前述した方
法により分離する。この場合、多孔質層が互いに多孔度
の異なる複数の層３３，４３で形成されているため、分
離が容易になる。特に、噴射された流体を多層構造体の
側面（端面）に吹き付ける工程を採用する場合に有利で
ある。その後は、上述した実施形態１と同様の処理を行
う。

【０１２８】［実施態様例３］本実施形態は実施形態１
又は２の一部を変更したものである。

【０１２９】具体的には、単層又は複数の層からなる多
孔質層１３内又は多孔質層１３の上界面、或いは多孔質
層１４の下界面の少なくともいずれかに水素、窒素、希
ガスから選ばれる一種のイオンを打ち込んで、微小気泡
を得ることのできる層を形成することである。

【０１３０】こうしたイオンの打ち込みは、非多孔質層
１４の形成前、形成後のいずれであってもよい。

【０１３１】そして、イオン打ち込みにより、微小気泡
を得ることのできる層を形成した場合は、５００℃以上
の熱処理を施すことによって、気泡が成長し、多層構造
体が自然に分離する。

【０１３２】［実施態様例４］本実施形態は上記実施形
態例１〜３に示した工程を第１の基体の両面に施し、第
２の基体を２枚用意し、第１の基体の両面にそれぞれ貼
り合わせ、多孔質層中で分離して、半導体部材を同時に
２枚作製するものである。

【０１３３】分離した第１の基体側のＳｉ単結晶基板は
残留多孔質Ｓｉを除去して、表面平坦性が許容できない
ほど荒れている場合には表面平坦化を行った後、再度第
１の基体を構成するＳｉ単結晶基板、あるいは次の第２
の基体として使用できる。

【０１３４】２枚の第２の基体の材料、厚さ等は同一で
なくても良い。第１の基体に設ける非多孔質薄膜は、両
面を同一の材料、膜厚等としなくてもよい。

【０１３５】

【実施例】以下、本発明の実施例について図面を用いて
説明する。

【０１３６】（実施例１）抵抗無指定の単結晶Ｓｉ基板
の表面層に拡散法によりボロン濃度５×１０¹⁷〜１×１
０²⁰／ｃｍ³のＰ⁺高濃度層を１０μｍ形成した。拡散
法によるＰ⁺高濃度層の形成は次のようにして行った。
即ち、Ｂ₂Ｏ₃を溶媒に溶かしたものをＳｉ基板の主面
側にスピンコート法を用いて塗布した。次いで１４０℃
の温度で焼成を行い溶媒をとばした。こうして得られた
基板を拡散炉に入れ、炉芯管内を１１５０℃の温度に２
４時間保ち、所謂ドライブイン拡散を行って、Ｐ⁺高濃
度層を形成した。コート膜を除去して後、高濃度表面層
側からＨＦ溶液中において陽極化成を行った。

【０１３７】陽極化成条件は以下の通りであった。

【０１３８】電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：７（分）多孔質Ｓｉの厚み：８（μｍ）この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉを０．３
μｍエピタキシャル成長した。成長条件は以下の通りで
ある。エピタキシャル成長前段では、１００％Ｈ₂中で
多孔質Ｓｉ表面が１０００℃で熱処理されるため、表面
孔が埋まり平坦な表面になっている。

【０１３９】ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成して第１の基体を作製し
た。

【０１４０】該ＳｉＯ₂層表面と別に用意したＳｉ基板
（第２の基体）の表面とを重ね合わせ、接触させた後、
１０００℃−１時間の熱処理を行った。

【０１４１】貼り合わせウエハのベベリングの隙間へ
０．２ｍｍ径のウォータージェットを噴射したところ、
貼り合わせウエハは多孔質Ｓｉ層を介して２枚のウエハ
に分離された。

【０１４２】その後、第２の基体側に残った多孔質Ｓｉ
層を４９％弗酸と３０％過酸化水素水と水との混合液で
攪拌しながら選択エッチングした。単結晶Ｓｉはエッチ
ングされずに残り、単結晶Ｓｉをエッチ・ストップの材
料として、多孔質Ｓｉは選択エッチングされ、完全に除
去された。

【０１４３】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少であった。

【０１４４】すなわち、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成でき、半導体部材が作製
された。形成された単結晶Ｓｉ層の膜厚を面内全面につ
いて１００点を測定したところ、膜厚の均一性は２０１
ｎｍ±４ｎｍであった。

【０１４５】さらに１００％水素中で１１００℃で熱処
理を１時間施した。表面粗さを原子間力顕微鏡で評価し
たところ、５０μｍ角の領域での平均２乗粗さはおよそ
０．２ｎｍで通常市販されているＳｉウエハと同等であ
った。

【０１４６】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１４７】エピタキシャルＳｉ層表面に酸化膜を形成
しなくても同様の結果が得られた。

【０１４８】同時に単結晶Ｓｉ基板側に残った多孔質Ｓ
ｉもその後、４９％弗酸と３０％過酸化水素水と水との
混合液で攪拌しながら選択エッチングした。単結晶Ｓｉ
はエッチングされずに残り、単結晶Ｓｉをエッチ・スト
ップの材料として、多孔質Ｓｉは選択エッチングされ、
完全に除去され、再び第１の基体を構成する単結晶Ｓｉ
基板として高濃度Ｐ⁺層の拡散工程に、あるいは第２の
基体として酸化膜形成工程に投入することができた。

【０１４９】単結晶Ｓｉ基板の再利用の前に、水素中で
１１００℃で熱処理を１時間施して微小孔に起因する表
面荒れ（マイクロラフネス）を回復してもよい。ただ
し、第１の基体を構成するＳｉ基板として再利用する場
合には、エピタキシャル成長前段の水素中でのプリベー
ク中に多孔質Ｓｉ表面の孔のシールと同時に表面平坦化
が行われるため、ここでは、マイクロラフネスの平坦化
をやらなくてもよい。

【０１５０】ここで、水素中での熱処理の代わりに、表
面タッチポリシュで微小孔に起因するマイクロラフネス
を平坦化してもよい。

【０１５１】本実施例による多孔質除去後の第１の基体
側のＳｉ基板の表面粗さは、微小領域では５０μｍ角領
域での平均２乗粗さが〜１０ｎｍ、大きな領域即ちウェ
ハ全面では蛍光灯下の目視で表面が鏡面であった。比較
のために、不純物濃度が５×１０¹⁸／ｃｍ³のＰ⁺ウエ
ハ表面に添加層を形成することなく多孔質層を形成した
以外は本実施例の製造工程と同様にして、多孔質除去後
の第１の基体側のＳｉ基板を作製し同様な測定を行なっ
たところ、多孔質除去後の第１の基体側のＳｉ基板の表
面粗さは、微小領域では５０μｍ角領域での平均２乗粗
さが〜１０ｎｍ、大きな領域即ちウエハ全面では蛍光灯
下の目視で表面に凹凸が観察された。この様子を図７に
示す。

【０１５２】さらに、本実施例による多孔質除去後の第
１の基体側のＳｉ基板と、比較例による多孔質除去後の
第１の基体側のＳｉ基板とに、上記の水素アニール処理
を施したところ、本実施例によるＳｉ基板の表面粗さ
は、微小領域では５０μｍ角領域での平均２乗粗さが〜
０．２ｎｍ、大きな領域即ちウエハ全面では蛍光灯下の
目視で表面が鏡面であった。一方、比較例によるＳｉ基
板の表面粗さは、微小領域では５０μｍ角領域での平均
２乗粗さが〜０．２ｎｍ、大きな領域即ちウエハ全面で
は蛍光灯下の目視で表面に凹凸が観察された。この様子
を図８に示す。

【０１５３】（実施例２）陽極化成条件を以下のように
した以外は実施例１と同じにして製造を行なった。

【０１５４】すなわち、抵抗無指定の単結晶Ｓｉ基板の
表面層に拡散法によりボロン濃度５×１０¹⁷〜１×１０
²⁰／ｃｍ³のＰ⁺高濃度層を１０μｍ形成した後に、陽
極化成を以下の条件で行なった。

【０１５５】第１段階電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：５（分）第１の多孔質Ｓｉの厚み：６（μｍ）第２段階電流密度：３０（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：１００（秒）第２の多孔質Ｓｉの厚み：３（μｍ）このように電流密度を変化させることで、第１の多孔質
Ｓｉよりも第２の多孔質Ｓｉの多孔度を大きくすること
ができた。

【０１５６】この基板を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。多孔質Ｓｉ上に実施例１と同じ条件
で、ＣＶＤ法により単結晶Ｓｉを０．３μｍエピタキシ
ャル成長した。さらに、このエピタキシャルＳｉ層表面
に熱酸化により２００ｎｍのＳｉＯ₂層を形成して第１
の基体を作製した。

【０１５７】該ＳｉＯ₂層表面と別に用意したＳｉ基板
（第２の基体）の表面とを重ね合わせ、接触させた後、
１０００℃−１時間の熱処理を行った。

【０１５８】貼り合わせウエハのベベリングの隙間へ
０．２ｍｍ径のウォータージェットを噴射したところ、
貼り合わせウエハは第２の多孔質Ｓｉ層を介して２枚の
ウエハに分離された。

【０１５９】その後、第２の基体側に残った多孔質Ｓｉ
層を４９％弗酸と３０％過酸化水素水と水との混合液で
攪拌しながら選択エッチングした。単結晶Ｓｉはエッチ
ングされずに残り、単結晶Ｓｉをエッチ・ストップの材
料として、多孔質Ｓｉは選択エッチングされ、完全に除
去された。

【０１６０】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少であった。

【０１６１】すなわち、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成でき、半導体部材が作製
された。形成された単結晶Ｓｉ層の膜厚を面内全面につ
いて１００点を測定したところ、膜厚の均一性は２０１
ｎｍ±４ｎｍであった。

【０１６２】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０１６３】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１６４】エピタキシャルＳｉ層表面に酸化膜を形成
しなくても同様の結果が得られた。

【０１６５】同時に第１の基体側に残った多孔質Ｓｉも
その後、４９％弗酸と３０％過酸化水素水と水との混合
液で攪拌しながら選択エッチングした。単結晶Ｓｉはエ
ッチングされずに残り、単結晶Ｓｉをエッチ・ストップ
の材料として、多孔質Ｓｉは選択エッチングされ、完全
に除去され、再び第１の基体を構成する単結晶Ｓｉ基板
として高濃度Ｐ⁺層の拡散工程に、あるいは第２の基体
として酸化膜形成工程に投入することができた。

【０１６６】単結晶Ｓｉ基板の再利用の前に、水素中で
１１００℃で熱処理を１時間施して微小孔に起因する表
面荒れ（マイクロラフネス）を回復してもよい。ただ
し、第１の基体に用いるＳｉ基板として再利用する場合
には、エピタキシャル成長前段の水素中でのプリベーク
中に多孔質Ｓｉ表面の孔のシールと同時に表面平坦化が
行われるため、ここでは、マイクロラフネスの平坦化を
やらなくてもよい。

【０１６７】ここで、水素中での熱処理の代わりに、表
面タッチポリシュで微小孔に起因するマイクロラフネス
を平坦化してもよい。

【０１６８】本実施例においても、多孔質除去後の第１
の基体側のＳｉ基板と、水素処理後のＳｉ基板とについ
て、Ｓｉ基板の表面粗さを、微小領域、大きな領域につ
いて観察したところ実施例１と同様な結果を得た。

【０１６９】（実施例３）第１の基体を作製するための
単結晶Ｓｉ基板として、実施例１で再生された単結晶Ｓ
ｉ基板を用い、実施例１と同様な製造工程で半導体部材
を作製した。

【０１７０】すなわち、実施例１の製造工程の第２の基
体と分離後の、第１の基体側の選択エッチングにより残
った多孔質Ｓｉを除去して、再生基板として用いる単結
晶Ｓｉ基板を得、この単結晶Ｓｉ基板を再生基板として
再度実施例１の製造工程に投入した。

【０１７１】このように再生基板を用いた場合も、再生
基板を用いない場合と同様な、多孔質Ｓｉ層エッチング
後の膜厚の均一性、水素中で１１００℃で熱処理を１時
間施した後の５０μｍ角の領域での平均２乗粗さを有す
る半導体部材を得ることができた。また、透過電子顕微
鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は
導入されておらず、良好な結晶性が維持されていること
も確認された。

【０１７２】本実施例においても、多孔質除去後の第１
の基体側のＳｉ基板と、水素処理後のＳｉ基板とについ
て、Ｓｉ基板の表面粗さを、微小領域、大きな領域につ
いて観察したところ実施例１と同様な結果を得た。

【０１７３】（実施例４）拡散条件、陽極化成条件を以
下のようにした以外は実施例１と同じにして半導体部材
を作製した。

【０１７４】抵抗無指定の単結晶Ｓｉ基板の表面層に拡
散法によりボロン濃度５×１０¹⁷〜１×１０²⁰／ｃｍ³
のＰ⁺高濃度層を１６μｍ形成した。拡散法によるＰ⁺
高濃度層の形成は、次のようにして行った。即ち、Ｓｉ
基板を炉芯管内にセットした後、ＢＢｒ₃の入った液体
拡散源にＮ₂ガスを導入して、バブリングを行い、気化
した気体をキャリアガス（Ｎ₂＋Ｏ₂）と共に炉芯管内
に導入した。炉芯管内を１０５０℃の温度に１時間保つ
ことでＢ₂Ｏ₃層を形成した後、その後炉芯管内を１１
５０℃の温度に６４時間保ち、所謂ドライブイン拡散を
行って、Ｐ⁺高濃度層を形成した。

【０１７５】第１段階電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：１１（分）第１の多孔質Ｓｉの厚み：１２（μｍ）第２段階電流密度：２０（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：３（分）第２の多孔質Ｓｉの厚み：３（μｍ）このように電流密度を変化させることで、第１の多孔質
Ｓｉよりも第２の多孔質Ｓｉの多孔度を大きくすること
ができた。

【０１７６】以下、実施例１と同様な工程で半導体部材
を作製した。なお、貼り合わせウエハは第２の多孔質Ｓ
ｉ層を介して２枚のウエハに分離された。

【０１７７】本実施例では、多孔質Ｓｉ層エッチング後
の膜厚の均一性は２０１ｎｍ±４ｎｍ、水素中で１１０
０℃で熱処理を１時間施した後の５０μｍ角の領域での
平均２乗粗さは０．２ｎｍを有する半導体部材を得るこ
とができた。また、透過電子顕微鏡による断面観察の結
果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良
好な結晶性が維持されていることも確認された。

【０１７８】本実施例においても、多孔質除去後の第１
の基体側のＳｉ基板と、水素処理後のＳｉ基板とについ
て、Ｓｉ基板の表面粗さを、微小領域、大きな領域につ
いて観察したところ実施例１と同様な結果を得た。

【０１７９】（実施例５）以下の条件以外は実施例１と
同じにして半導体部材を作製した。

【０１８０】１）エピタキシャルＳｉ厚：２．０５μ
ｍ２）エピタキシャルＳｉ層表面の熱酸化膜：０．１μ
ｍ３）第２の基体：１．９μｍのＳｉＯ₂層を表面に形
成したＳｉ基板４）貼り合わせ：それぞれの基板の表面を（貼り合わ
せ強度を向上させるべく）窒素プラズマに曝した後、重
ね合わせ、接触させ、４００℃−１０ｈアニールした。

【０１８１】本実施例では、Ｓｉ酸化膜上におよそ２μ
ｍの厚みを持った単結晶Ｓｉ層が形成でき、半導体部材
が作製された。多孔質Ｓｉ層エッチング後の膜厚の均一
性は２．００μｍ±０．０４μｍ、水素中で１１００℃
で熱処理を１時間施した後の５０μｍ角の領域での平均
２乗粗さは０．２ｎｍを有する半導体部材を得ることが
できた。また、透過電子顕微鏡による断面観察の結果、
Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な
結晶性が維持されていることも確認された。

【０１８２】本実施例においても、多孔質除去後の第１
の基体側のＳｉ基板と、水素処理後のＳｉ基板とについ
て、Ｓｉ基板の表面粗さを、微小領域、大きな領域につ
いて観察したところ実施例１と同様な結果を得た。

【０１８３】（実施例６）以下の条件以外は実施例１と
同じにして半導体部材を作製した。

【０１８４】１）第２の基体：石英基板２）貼り合わせ：それぞれの基板の表面を窒素プラズ
マに曝した後、重ね合わせ、接触させ、２００℃−２４
ｈアニールした。

【０１８５】３）水素中の熱処理：さらに水素中で９
７０℃で熱処理を２時間施した。表面粗さを原子間力顕
微鏡で評価したところ、５０μｍ角の領域での平均２乗
粗さはおよそ０．２ｎｍで通常市販されているＳｉウエ
ハと同等であった。

【０１８６】多孔質Ｓｉ層エッチング後の膜厚の均一性
は実施例１と同様であり、２０１ｎｍ±４ｎｍであっ
た。また、透過電子顕微鏡による断面観察の結果、Ｓｉ
層には新たな結晶欠陥は導入されておらず、良好な結晶
性が維持されていることも確認された。

【０１８７】本実施例においても、多孔質除去後の第１
の基体側のＳｉ基板と、水素処理後のＳｉ基板とについ
て、Ｓｉ基板の表面粗さを、微小領域、大きな領域につ
いて観察したところ実施例１と同様な結果を得た。

【０１８８】（実施例７）抵抗無指定の単結晶Ｓｉ基板
の表面層に拡散法によりボロン濃度５×１０¹⁷〜１×１
０²⁰／ｃｍ³のＰ⁺高濃度層を１０μｍ形成した。拡散
法によるＰ⁺高濃度層の形成は、次のようにして行っ
た。即ち、Ｓｉ基板を炉芯管内にセットした後、ＢＢｒ
₃の入った液体拡散源にＮ₂ガスを導入して、バブリン
グを行い、気化した気体をキャリアガス（Ｎ₂＋Ｏ₂）
と共に炉芯管内に導入した。炉芯管内を１０５０℃の温
度に１時間保つことでＢ₂Ｏ₃層を形成した後、その後
炉芯管内を１１５０℃の温度に２４時間保ち、所謂ドラ
イブイン拡散を行って、Ｐ⁺高濃度層を形成した。コー
ト膜を除去して後、高濃度表面層側からＨＦ溶液中にお
いて陽極化成を行った。陽極化成条件は以下の通りであ
った。

【０１８９】電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：７（分）多孔質Ｓｉの厚み：８（μｍ）この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＯＣＶＤ法により単結晶ＧａＡｓ
を１μｍエピタキシャル成長した。成長条件は以下の通
りである。

【０１９０】ソースガス：ＴＭＧ／ＡｓＨ₃／Ｈ₂ ガス圧力：８０Ｔｏｒｒ温度：７００℃ こうして、第１の基体を作製した。さらにこの第１の基
体の該ＧａＡｓ層表面と別に用意したＳｉ基板（第２の
基体）の表面とを重ね合わせ、接触させた。

【０１９１】貼り合わせウエハのベベリングの隙間へ
０．２ｍｍ径のウォータージェットを噴射したところ、
貼り合わせウエハは多孔質Ｓｉ層を介して２枚のウエハ
に分離された。

【０１９２】その後、第２の基体側に残った多孔質Ｓｉ
層をエチレンジアミン＋ピロカテコール＋水（１７ｍｌ：３
ｇ：８ｍｌの比率）１１０℃ でエッチングした。単結晶ＧａＡｓはエッチングされず
に残り、単結晶ＧａＡｓをエッチ・ストップの材料とし
て、多孔質Ｓｉは選択エッチングされ、完全に除去され
た。

【０１９３】非多孔質ＧａＡｓ単結晶の該エッチング液
に対するエッチング速度は、極めて低く、非多孔質層に
おけるエッチング量（数十オングストローム程度）は実
用上無視できる膜厚減少である。

【０１９４】すなわち、Ｓｉ上に１μｍの厚みを持った
単結晶ＧａＡｓ層が形成できた。形成された単結晶Ｇａ
Ａｓ層の膜厚を面内全面について１００点を測定したと
ころ、膜厚の均一性は１μｍ±２９．８ｎｍであった。

【０１９５】透過電子顕微鏡による断面観察の結果、Ｇ
ａＡｓ層には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。

【０１９６】支持基板として酸化膜付きのＳｉ基板を用
いることにより、絶縁膜上のＧａＡｓも同様に作製でき
た。

【０１９７】同時に第１の基体側に残った多孔質Ｓｉも
その後、４９％弗酸と３０％過酸化水素水との混合液で
攪拌しながら選択エッチングした。単結晶Ｓｉはエッチ
ングされずに残り、単結晶Ｓｉをエッチ・ストップの材
料として、多孔質Ｓｉは選択エッチングされ、完全に除
去され、再び第１の基体を構成するＳｉ基板として高濃
度Ｐ⁺層の拡散工程に、あるいは第２の基体として酸化
膜形成工程に投入することができた。

【０１９８】第１の基体としての再利用の前に、水素中
で１１００℃で熱処理を１時間施して微小孔に起因する
表面荒れ（マイクロラフネス）を回復してもよい。ただ
し、第１の基体として再利用する場合には、エピタキシ
ャル成長前段の水素中でのプリベーク中に多孔質Ｓｉ表
面の孔のシールと同時に表面平坦化が行われるため、こ
こでは、マイクロラフネスの平坦化をやらなくてもよ
い。

【０１９９】ここで、水素中での熱処理の代わりに、表
面タッチポリシュで微小孔に起因するマイクロラフネス
を平坦化してもよい。

【０２００】本実施例においても、多孔質除去後の第１
の基体側のＳｉ基板と、水素処理後のＳｉ基板とについ
て、Ｓｉ基板の表面粗さを、微小領域、大きな領域につ
いて観察したところ実施例１と同様な結果を得た。

【０２０１】（実施例８）抵抗無指定の単結晶Ｓｉ基板
の表面層に拡散法によりボロン濃度５×１０¹⁷〜１×１
０²⁰／ｃｍ³のＰ⁺高濃度層を１０μｍ形成した。拡散
法によるＰ⁺高濃度層の形成は、次のようにして行っ
た。即ち、Ｓｉ基板を炉芯管内にセットした後、ＢＢｒ
₃の入った液体拡散源にＮ₂ガスを導入して、バブリン
グを行い、気化した気体をキャリアガス（Ｎ₂＋Ｏ₂）
と共に炉芯管内に導入した。炉芯管内を１０５０℃の温
度に１時間保つことでＢ₂Ｏ₃層を形成した後、その後
炉芯管内を１１５０℃の温度に２４時間保ち、所謂ドラ
イブイン拡散を行って、Ｐ⁺高濃度層を形成した。コー
ト膜を除去して後、同時に裏面にもＰ⁺高濃度層が形成
された。高濃度表面層側からＨＦ溶液中において陽極化
成を行った。陽極化成条件は以下の通りであった。

【０２０２】電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：７（分）多孔質Ｓｉの厚み：８（μｍ）この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＯＣＶＤ法により単結晶ＩｎＰを
１μｍエピタキシャル成長した。

【０２０３】該ＩｎＰ表面と別に用意した石英基板（第
２の基体）の表面とをそれぞれ窒素プラズマに曝した
後、重ね合わせ、接触させ、２００℃−１０ｈアニール
した。

【０２０４】貼り合わせウエハのベベリングの隙間へ
０．２ｍｍ径のウォータージェットを噴射したところ、
貼り合わせウエハは多孔質Ｓｉ層を介して２枚のウエハ
に分離された。

【０２０５】その後、第２の基体側に残った多孔質Ｓｉ
層を４９％弗酸と３０％過酸化水素水との混合液で攪拌
しながら選択エッチングする。単結晶ＩｎＰはエッチン
グされずに残り、単結晶ＩｎＰをエッチ・ストップの材
料として、多孔質Ｓｉは選択エッチングされ、完全に除
去された。

【０２０６】非多孔質ＩｎＰ単結晶の該エッチング液に
対するエッチング速度は、極めて低く、非多孔質層にお
けるエッチング量（数十オングストローム程度）は実用
上無視できる膜厚減少である。

【０２０７】すなわち、石英基板上に１μｍの厚みを持
った単結晶ＩｎＰ層が形成できた。形成された単結晶Ｉ
ｎＰ層の膜厚を面内全面について１００点を測定したと
ころ、膜厚の均一性は１μｍ±２９．０ｎｍであった。

【０２０８】透過電子顕微鏡による断面観察の結果、Ｉ
ｎＰ層には新たな結晶欠陥は導入されておらず、良好な
結晶性が維持されていることが確認された。

【０２０９】同時に第１の基体側に残った多孔質Ｓｉも
その後、４９％弗酸と３０％過酸化水素水との混合液で
攪拌しながら選択エッチングする。単結晶Ｓｉはエッチ
ングされずに残り、単結晶Ｓｉをエッチ・ストップの材
料として、多孔質Ｓｉは選択エッチングされ、完全に除
去され、再び第１の基体として用いる単結晶Ｓｉ基板と
して高濃度Ｐ⁺層の拡散工程に投入することができた。

【０２１０】第１の基体としての再利用の前に、単結晶
Ｓｉ基板を水素中で１１００℃で熱処理を１時間施して
微小孔に起因する表面荒れ（マイクロラフネス）を回復
してもよい。ただし、第１の基体として再利用する場合
には、エピタキシャル成長前段の水素中でのプリベーク
中に多孔質Ｓｉ表面の孔のシールと同時に表面平坦化が
行われるため、ここでは、マイクロラフネスの平坦化を
やらなくてもよい。

【０２１１】ここで、水素中での熱処理の代わりに、表
面タッチポリシュで微小孔に起因するマイクロラフネス
を平坦化してもよい。

【０２１２】本実施例においても、多孔質除去後の第１
の基体側のＳｉ基板と、水素処理後のＳｉ基板とについ
て、Ｓｉ基板の表面粗さを、微小領域、大きな領域につ
いて観察したところ実施例１と同様な結果を得た。

【０２１３】（実施例９）本実施例は実施例１で単結晶
Ｓｉ基板の片面に施した処理を単結晶Ｓｉ基板の両面に
施して第１の基体を構成し、第２の基体を２枚用意し、
第１の基体の両面にそれぞれ貼り合わせ、多孔質層中で
分離して、半導体部材を同時に２枚作製した。

【０２１４】作製された２枚の半導体部材について、実
施例１と同様な、多孔質Ｓｉ層エッチング後の膜厚の均
一性、水素中で１１００℃で熱処理を１時間施した後の
５０μｍ角の領域での平均２乗粗さを有する半導体部材
を得ることができた。また、透過電子顕微鏡による断面
観察の結果、Ｓｉ層には新たな結晶欠陥は導入されてお
らず、良好な結晶性が維持されていることも確認され
た。

【０２１５】本実施例においても、多孔質除去後の第１
の基体側のＳｉ基板と、水素処理後のＳｉ基板とについ
て、Ｓｉ基板の表面粗さを、微小領域、大きな領域につ
いて観察したところ実施例１と同様な結果を得た。

【０２１６】（実施例１０）抵抗無指定の単結晶Ｓｉ基
板の表面にボロン濃度５×１０^18/ｃｍ³のＰ⁺エピタキ
シャル層を１０μｍ形成した。形成条件は次のようにし
て行った。

【０２１７】ガス：ＳｉＨ₂Ｃｌ₂／Ｂ₂Ｈ₆／Ｈ₂ 温度：１１５０℃ 圧力：７６０Ｔｏｒｒ成長速度：１μｍ／ｍｉｎその後、高濃度表面層側からＨＦ溶液中において陽極化
成を行った。

【０２１８】陽極化成条件は以下の通りであった。

【０２１９】電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：７（分）多孔質Ｓｉの厚み：８（μｍ）この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉを０．３
μｍエピタキシャル成長した。成長条件は以下の通りで
ある。エピタキシャル成長前には、１００％Ｈ₂中で多
孔質Ｓｉ表面を１０８０℃で熱処理し、表面孔を埋め平
坦な表面にしておいた。

【０２２０】ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成して第１の基体を作製し
た。

【０２２１】該ＳｉＯ₂層表面と別に用意したＳｉ基板
（第２の基体）の表面とを重ね合わせ、接触させた後、
１０００℃−１時間の熱処理を行った。

【０２２２】貼り合わせウエハのベベリングの隙間へ
０．２ｍｍ径のウォータージェットを噴射したところ、
貼り合わせウエハは多孔質Ｓｉ層を介して２枚のウエハ
に分離された。

【０２２３】その後、第２の基体側に残った多孔質Ｓｉ
層を４９％弗酸と３０％過酸化水素水と水との混合液で
攪拌しながら選択エッチングした。単結晶Ｓｉはエッチ
ングされずに残り、単結晶Ｓｉをエッチ・ストップの材
料として、多孔質Ｓｉは選択エッチングされ、完全に除
去された。

【０２２４】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少であった。

【０２２５】すなわち、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成でき、半導体部材が作製
された。形成された単結晶Ｓｉ層の膜厚を面内全面につ
いて１００点を測定したところ、膜厚の均一性は２０１
ｎｍ±４ｎｍであった。

【０２２６】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０２２７】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０２２８】エピタキシャルＳｉ層表面に酸化膜を形成
しなくても同様の結果が得られた。

【０２２９】同時に第１の基体側に残った多孔質Ｓｉも
その後、４９％弗酸と３０％過酸化水素水と水との混合
液で攪拌しながら選択エッチングした。単結晶Ｓｉはエ
ッチングされずに残り、単結晶Ｓｉをエッチ・ストップ
の材料として、多孔質Ｓｉは選択エッチングされ、完全
に除去され、再び第１の基体を構成する単結晶Ｓｉ基板
として高濃度Ｐ⁺層の拡散工程に、あるいは第２の基体
として酸化膜形成工程に投入することができた。

【０２３０】単結晶Ｓｉ基板の再利用の前に、水素中で
１１００℃で熱処理を１時間施して微小孔に起因する表
面荒れ（マイクロラフネス）を回復してもよい。ただ
し、第１の基体を構成するＳｉ基板として再利用する場
合には、エピタキシャル成長前段の水素中でのプリベー
ク中に多孔質Ｓｉ表面の孔のシールと同時に表面平坦化
が行われるため、ここでは、マイクロラフネスの平坦化
をやらなくてもよい。

【０２３１】ここで、水素中での熱処理の代わりに、表
面タッチポリシュで微小孔に起因するマイクロラフネス
を平坦化してもよい。

【０２３２】本実施例においても、多孔質除去後の第１
の基体側のＳｉ基板と、水素処理後のＳｉ基板とについ
て、Ｓｉ基板の表面粗さを、微小領域、大きな領域につ
いて観察したところ実施例１と同様な結果を得た。

【０２３３】（実施例１１）抵抗無指定の単結晶Ｓｉ基
板の表面に酸化によりＳｉＯ₂層を２０ｎｍ形成した。
このＳｉＯ₂層はイオン注入時の表面保護膜として表面
荒れを防ぐ目的で形成した。イオン注入によりＢ⁺を注
入した。注入条件は、エネルギー：２００ｋｅＶドーズ量：１×１０¹⁶ｃｍ^-2 その後、注入損傷の回復と「Ｂ」拡散のため、１１５０
℃、２４時間の熱処理を行い、Ｂ濃度１×１０¹⁸〜５×
１０¹⁸ｃｍ^-3の厚さ１０μｍの添加層を形成した。表面
ＳｉＯ₂層を除去した後、高濃度表面層側からＨＦ溶液
中において陽極化成を行った。

【０２３４】陽極化成条件は以下の通りであった。

【０２３５】電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：７（分）多孔質Ｓｉの厚み：８（μｍ）この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉを０．３
μｍエピタキシャル成長した。成長条件は以下の通りで
ある。エピタキシャル成長前段では、Ｈ₂中で多孔質Ｓ
ｉ表面がさらされるため、表面孔が埋まり平坦な表面に
なっている。

【０２３６】ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成して第１の基体を作製し
た。

【０２３７】該ＳｉＯ₂層表面と別に用意したＳｉ基板
（第２の基体）の表面とを重ね合わせ、接触させた後、
１０００℃−１時間の熱処理を行った。

【０２３８】貼り合わせウエハのベベリングの隙間へ
０．２ｍｍ径のウォータージェットを噴射したところ、
貼り合わせウエハは多孔質Ｓｉ層を介して２枚のウエハ
に分離された。

【０２３９】その後、第２の基体側に残った多孔質Ｓｉ
層を４９％弗酸と３０％過酸化水素水と水との混合液で
攪拌しながら選択エッチングした。単結晶Ｓｉはエッチ
ングされずに残り、単結晶Ｓｉをエッチ・ストップの材
料として、多孔質Ｓｉは選択エッチングされ、完全に除
去された。

【０２４０】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少であった。

【０２４１】すなわち、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成でき、半導体部材が作製
された。形成された単結晶Ｓｉ層の膜厚を面内全面につ
いて１００点を測定したところ、膜厚の均一性は２０１
ｎｍ±４ｎｍであった。

【０２４２】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０２４３】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０２４４】エピタキシャルＳｉ層表面に酸化膜を形成
しなくても同様の結果が得られた。

【０２４５】同時に第１の基体側に残った多孔質Ｓｉも
その後、４９％弗酸と３０％過酸化水素水と水との混合
液で攪拌しながら選択エッチングした。単結晶Ｓｉはエ
ッチングされずに残り、単結晶Ｓｉをエッチ・ストップ
の材料として、多孔質Ｓｉは選択エッチングされ、完全
に除去され、再び第１の基体を構成する単結晶Ｓｉ基板
として高濃度Ｐ⁺層の拡散工程に、あるいは第２の基体
として酸化膜形成工程に投入することができた。

【０２４６】単結晶Ｓｉ基板の再利用の前に、水素中で
１１００℃で熱処理を１時間施して微小孔に起因する表
面荒れ（マイクロラフネス）を回復してもよい。ただ
し、第１の基体を構成するＳｉ基板として再利用する場
合には、エピタキシャル成長前段の水素中でのプリベー
ク中に多孔質Ｓｉ表面の孔のシールと同時に表面平坦化
が行われるため、ここでは、マイクロラフネスの平坦化
をやらなくてもよい。

【０２４７】ここで、水素中での熱処理の代わりに、表
面タッチポリシュで微小孔に起因するマイクロラフネス
を平坦化してもよい。

【０２４８】本実施例においても、多孔質除去後の第１
の基体側のＳｉ基板と、水素処理後のＳｉ基板とについ
て、Ｓｉ基板の表面粗さを、微小領域、大きな領域につ
いて観察したところ実施例１と同様な結果を得た。

【０２４９】以上説明した各実施例において、多孔質Ｓ
ｉ上のエピタキシャル成長法はＣＶＤ法の他、ＭＢＥ
法、スパッタ法、液相成長法、等多種の方法で実施で
き、ＣＶＤ法に限らない。また、多孔質Ｓｉの選択エッ
チング液も４９％弗酸と３０％過酸化水素水と水との混
合液に限らず、弗酸、弗酸にアルコール若しくは過酸化
水素水の少なくとも一方を添加した混合液、バッファー
ド弗酸、バッファード弗酸にアルコール若しくは過酸化
水素水の少なくとも一方を添加した混合液あるいは弗酸
・硝酸・酢酸の混合液のようなものでも多孔質Ｓｉは、
その膨大な表面積のため選択エッチングできる。

【０２５０】また、各実施例において、貼り合わせ基体
の分離の方法として、ウォータージェットの他に、加
圧、引っ張り、せん断等の外圧をかける機械的方法、酸
化により多孔質Ｓｉを周辺から膨張させ多孔質Ｓｉ内に
内圧をかける方法、パルス状に加熱し、熱応力をかけ
る、あるいは軟化させる方法を用いても貼り合わせ基体
の分離が可能であった。酸化による分離は１０００℃の
パイロ酸化、加熱による分離は５００〜１０００Ｗ程度
の出力のＣＯ₂レーザーをパルスで照射、電流印加によ
る分離は１０〜１００Ａ程度の電流をパルスで印加し
た。

【０２５１】他の工程についても、ここの実施例に限ら
れた条件だけでなく、さまざまな条件で実施できる。

【０２５２】（実施例１２）Ｐ型単結晶Ｓｉ基板の表面
層にボロン濃度が５×１０¹⁸／ｃｍ³のＰ⁺層を１０μ
ｍエピタキシャル成長させた。

【０２５３】エピタキシャル成長の条件は以下の通りで
あった。

【０２５４】ソースガス：ＳｉＨＣｌ₃／Ｈ₂／Ｂ₂Ｈ₆ ガス流量：１０ｇ／ｍｉｎ／４５ｓｌｍ／６０ｓｃｃｍ（１％）圧力：７６０Ｔｏｒｒ温度：１１００℃ 成長速度：３．３μｍ／ｍｉｎそして、ＨＦ溶液中で陽極化成を行い、多孔度の異なる
２つの薄層からなる多孔質層を形成した。

【０２５５】陽極化成の条件は以下のとおりである。

【０２５６】第１段階電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：５（分）第１の多孔質Ｓｉの厚み：６（μｍ）第２段階電流密度：３０（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：１００（秒）第２の多孔質Ｓｉの厚み：３（μｍ）このように電流密度を変化させることで、第１の多孔質
Ｓｉよりも第２の多孔質Ｓｉの多孔度を大きくすること
ができた。

【０２５７】この基板を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。ＨＦ溶液により多孔質層表面の熱酸化
膜を除去した後、多孔質Ｓｉ上にＣＶＤ法により単結晶
Ｓｉを０．３μｍエピタキシャル成長した。成長条件は
以下の通りである。エピタキシャル成長前に、１００％
Ｈ₂中で多孔質Ｓｉ表面を１０００℃で熱処理して、表
面孔を埋め平坦な表面にしておいた。

【０２５８】ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成して第１の基体を作製し
た。

【０２５９】該第１の基体のＳｉＯ₂層表面と、別に用
意したＳｉ基板（第２の基体）のＳｉ表面と、を重ね合
わせ、接触させた後、１０００℃−１時間の熱処理を行
った。

【０２６０】貼り合わせウエハのベベリングの隙間へ
０．２ｍｍ径のウォータージェットを付与したところ、
貼り合わせウエハは高多孔度の多孔質Ｓｉ層において破
断し、２枚のウエハに分離された。

【０２６１】その後、第２の基体側に残った低多孔度の
多孔質Ｓｉ層を４９％弗酸と３０％過酸化水素水と水と
の混合液で攪拌しながら選択エッチングした。移設され
た単結晶Ｓｉ層はエッチングされずに残り、単結晶Ｓｉ
層をエッチ・ストップの材料として、多孔質Ｓｉは選択
エッチングされ、完全に除去された。

【０２６２】すなわち、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成でき、半導体部材が作製
された。形成された単結晶Ｓｉ層の膜厚を面内全面につ
いて１００点を測定したところ、膜厚の均一性は２０１
ｎｍ±４ｎｍであった。

【０２６３】さらに１００％水素中で１１００℃で熱処
理を１時間施した。表面粗さを原子間力顕微鏡で評価し
たところ、５０μｍ角の領域での平均２乗粗さはおよそ
０．２ｎｍで通常市販されているＳｉウエハと同等であ
った。

【０２６４】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０２６５】同時に単結晶Ｓｉ基板側に残った高多孔度
の多孔質Ｓｉもその後、４９％弗酸と３０％過酸化水素
水と水との混合液で攪拌しながら選択エッチングした。
単結晶Ｓｉはエッチングされずに残り、エピタキシャル
成長させたＰ⁺型の添加層をエッチ・ストップの材料と
して、多孔質Ｓｉは選択エッチングされ、完全に除去さ
れた。

【０２６６】Ｐ型単結晶Ｓｉ基板上には、多孔質化され
ずに残ったエピタキシャル成長によるＰ⁺型添加層が、
約１μｍ残っているため、再び同じ条件でエピタキシャ
ル成長を行い約９μｍの新たなＰ⁺層（ボロン濃度５×
１０¹⁸／ｃｍ³）を形成し、Ｐ型単結晶Ｓｉ基板上のＰ
⁺層の厚さを、当初と同じ１０μｍとして、再度同じ工
程をくり返し、２枚目のＳＯＩウエハを得た。

【０２６７】因みに、本実施例による多孔質除去後の第
１のＳｉ基板の残留Ｐ⁺層の表面粗さは、微小領域では
５０μｍ角領域での平均２乗粗さが〜１０ｎｍ、大きな
領域即ちウエハ全面では蛍光灯下の目視で表面が鏡面で
あった。

【０２６８】（実施例１３）陽極化成条件を以下のよう
にした以外は実施例１２と同じにして半導体部材を作製
した。実施例１２と同様にＰ型単結晶Ｓｉ基板の表面層
に拡散法によりボロン濃度５×１０¹⁸／ｃｍ³のＰ⁺エ
ピ層を１６μｍ形成した。

【０２６９】第１段階電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：１１（分）第１の多孔質Ｓｉの厚み：１２（μｍ）第２段階電流密度：２０（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：３（分）第２の多孔質Ｓｉの厚み：３（μｍ）このように電流密度を変化させることで、第１の多孔質
Ｓｉよりも第２の多孔質Ｓｉの多孔度を大きくすること
ができた。

【０２７０】以下、実施例１２と同様な工程でエピタキ
シャル成長、貼り合わせ、分離を行い半導体部材を作製
した。

【０２７１】本実施例では、多孔質Ｓｉ層エッチング後
の膜厚の均一性は２０１ｎｍ±４ｎｍ、水素中で１１０
０℃で熱処理を１時間施した後の５０μｍ角の領域での
平均２乗粗さは０．２ｎｍを有する半導体部材を得るこ
とができた。また、透過電子顕微鏡による断面観察の結
果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良
好な結晶性が維持されていることも確認された。

【０２７２】Ｐ型単結晶Ｓｉ基板上には、多孔質化され
ずに残ったエピタキシャル成長によるＰ⁺型添加層が、
約１μｍ残っているため、再び同じ条件でエピタキシャ
ル成長を行い約１５μｍの新たなＰ⁺層（ボロン濃度５
×１０¹⁸／ｃｍ³）を形成し、Ｐ型単結晶Ｓｉ基板上の
Ｐ⁺層の厚さを当初と同じ１６μｍとして、再度同じ工
程をくり返し、２枚目のＳＯＩウエハを得た。

【０２７３】

【発明の効果】以上、本発明によれば、多孔質層と基板
との界面の凹凸が少なく、分離位置の再現性が高い、低
コストな半導体部材の製造方法および半導体部材を提供
することができる。

【図面の簡単な説明】

【図１】本発明の半導体部材の製造方法の工程を説明す
るための模式的断面図である。

【図２】比較例による半導体部材の製造方法の工程を説
明するための模式的断面図である。

【図３】添加層におけるドーパント濃度の分布を示す図
である。

【図４】本発明に適用し得る拡散工程の一例を示す模式
図である。

【図５】本発明の分離の一実施の形態を説明するための
模式的断面図である。

【図６】本発明の別の実施形態による半導体部材の製造
方法を示す図である。

【図７】蛍光灯下での表面状態を説明するための図であ
る。

【図８】蛍光灯下での表面状態を説明するための図であ
る。

【符号の説明】

１１半導体基板１２添加層１２Ａ添加層１３多孔質層１４非多孔質層１５絶縁層１６第２の基体２１単結晶基板２２多孔質層２３単結晶層２４酸化層２５第２の基体２８凹凸１００Ｓｉ基板１５０Ｂ₂Ｏ₃ ３０１炉３０２サセプター９０１，９１１第１の基体９０２，９１２第２の基体９０３，９１３分離領域９０４，９１４半導体層９０５，９１５絶縁層９０６，９１６貼り合わせ界面９０７流体ジェット９０８，９１８流体から基体が受ける力の方向

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板の少なくとも一つの表面側に
導電型を制御し得る元素を添加した添加層を形成し、該
添加層の表面を、該添加層の厚さより薄い多孔質層を得
るために多孔質化し、該多孔質層上に非多孔質層を形成
して第１の基体を用意する工程、前記第１の基体と第２
の基体とを前記非多孔質層が内側に位置する多層構造体
が得られるように貼り合わせる工程、前記多孔質層にお
いて前記多層構造体を分離する工程、を有することを特
徴とする半導体部材の製造方法。
【請求項２】分離された第１の基体を、前記半導体基
板として再使用する工程、を有する請求項１に記載の半
導体部材の製造方法。
【請求項３】分離された第１の基体を、前記第２の基
体として使用する工程、を有する請求項１に記載の半導
体部材の製造方法。
【請求項４】前記半導体基板の２つの表面に前記添加
層および前記多孔質層を形成した後、各多孔質層上にそ
れぞれ前記非多孔質層を形成する請求項１に記載の半導
体部材の製造方法。
【請求項５】前記導電型を制御し得る元素は、前記添
加層の導電型をｎ型に制御し得るものである請求項１に
記載の半導体部材の製造方法。
【請求項６】前記導電型を制御し得る元素は、Ｐ、Ａ
ｓ、Ｓｂの中から選択される請求項５に記載の半導体部
材の製造方法。
【請求項７】前記導電型を制御し得る元素は、前記添
加層の導電型をｐ型に制御し得るものである請求項１に
記載の半導体部材の製造方法。
【請求項８】前記導電型を制御し得る元素は、Ｂであ
る請求項７に記載の半導体部材の製造方法。
【請求項９】前記添加層は拡散法により形成される請
求項１に記載の半導体部材の製造方法。
【請求項１０】前記添加層はエピタキシャル成長によ
り形成される請求項１に記載の半導体部材の製造方法。
【請求項１１】前記導電型を制御し得る元素は、気体
をソースとして供給される請求項９又は１０に記載の半
導体部材の製造方法。
【請求項１２】前記導電型を制御し得る元素は、液体
をソースとして供給される請求項９に記載の半導体部材
の製造方法。
【請求項１３】前記導電型を制御し得る元素は、固体
をソースとして供給される請求項９に記載の半導体部材
の製造方法。
【請求項１４】前記添加層内に、互いに多孔度の異な
る複数の多孔質薄層を形成する請求項１に記載の半導体
部材の製造方法。
【請求項１５】前記多孔質層は、互いに積層され且つ
互いに多孔度の異なる第１及び第２の多孔質薄層を含
み、そのうち前記非多孔質層に隣接する該第１の多孔質
薄層の多孔度が前記第２の多孔質薄層の多孔度より低い
請求項１に記載の半導体部材の製造方法。
【請求項１６】前記添加層は、エピタキシャル成長に
より形成されたエピタキシャル層を有し、前記多孔質層
は該エピタキシャル層内に形成される請求項１に記載の
半導体部材の製造方法。
【請求項１７】前記多孔質層は、互いに多孔度の異な
る複数の多孔質薄層を有する請求項１６に記載の半導体
部材の製造方法。
【請求項１８】高多孔度の多孔質薄層中及び／又はそ
の界面において、前記多層構造体を分離する請求項１４
又は１７に記載の半導体部材の製造方法。
【請求項１９】前記添加層に含有される前記導電型を
制御し得る元素の濃度は、５．０×１０¹⁶／ｃｍ³〜
５．０×１０²⁰／ｃｍ³の範囲に制御される請求項１〜
４のいずれかの請求項に記載の半導体部材の製造方法。
【請求項２０】前記添加層に含有される前記導電型を
制御し得る元素の濃度は、１．０×１０¹⁷／ｃｍ³〜
２．０×１０²⁰／ｃｍ³の範囲に制御される請求項１９
に記載の半導体部材の製造方法。
【請求項２１】前記添加層に含有される前記導電型を
制御し得る元素の濃度は、５．０×１０¹⁷／ｃｍ³〜
１．０×１０²⁰／ｃｍ³の範囲に制御される請求項２０
に記載の半導体部材の製造方法。
【請求項２２】前記多層構造体の分離は、前記多孔質
層に外部より力を加えることによってなされる請求項１
に記載の半導体部材の製造方法。
【請求項２３】前記力を加える方法は、前記多層構造
体に、その表面に垂直な方向に加圧すること、その表面
に垂直な方向に引っ張ること、剪断応力をかけることの
少なくとも１つの方法によって行われる請求項２２に記
載の半導体部材の製造方法。
【請求項２４】前記多層構造体の分離は、前記多層構
造体の端部で多孔質シリコンを表出させた後、該多層構
造体を酸化することで行なわれる請求項１に記載の半導
体部材の製造方法。
【請求項２５】前記多層構造体の分離は、前記多層構
造体を加熱することによってなされる請求項１に記載の
半導体部材の製造方法。
【請求項２６】前記加熱は、前記多層構造体全体を加
熱するものである請求項２５に記載の半導体部材の製造
方法。
【請求項２７】前記加熱は、前記多層構造体を部分的
に加熱するものである請求項２５に記載の半導体部材の
製造方法。
【請求項２８】前記加熱は、レーザーあるいは電流に
よりなされる請求項２７に記載の半導体部材の製造方
法。
【請求項２９】前記多層構造体の分離は、前記多層構
造体の端部に流体の流れを吹き付けることによってなさ
れる請求項１に記載の半導体部材の製造方法。
【請求項３０】前記非多孔質層は、単結晶シリコン層
である請求項１に記載の半導体部材の製造方法。
【請求項３１】前記単結晶シリコン層の表面に酸化シ
リコン層を形成する請求項３０に記載の半導体部材の製
造方法。
【請求項３２】前記非多孔質層は、単結晶化合物半導
体層である請求項１に記載の半導体部材の製造方法。
【請求項３３】前記第１の基体の両表面にそれぞれ第
２の基体が貼り合わされる請求項４に記載の半導体部材
の製造方法。
【請求項３４】分離された前記半導体基板及び／又は
前記第２の基体上に残留する多孔質層を除去する工程を
有する請求項１〜３のいずれかの請求項に記載の半導体
部材の製造方法。
【請求項３５】前記除去工程は、前記残留多孔質層の
エッチング工程である請求項３４に記載の半導体部材の
製造方法。
【請求項３６】前記除去工程は、前記残留多孔質層を
水素を含む還元性雰囲気中で熱処理する熱処理工程であ
る請求項３４に記載の半導体部材の製造方法。
【請求項３７】前記残留多孔質層をエッチングした
後、前記分離された半導体基板及び／又は前記分離され
た第２の基体を水素を含む還元性雰囲気中で熱処理する
請求項３４に記載の半導体部材の製造方法。
【請求項３８】分離された前記半導体基板及び／又は
前記第２の基体を表面平滑化する請求項１〜３のいずれ
かの請求項に記載の半導体部材の製造方法。
【請求項３９】前記除去工程は、弗酸、弗酸にアルコ
ールおよび過酸化水素水の少なくともどちらか一方を添
加した混合液、バッファード弗酸、またはバッファード
弗酸にアルコールおよび過酸化水素水の少なくともどち
らか一方を添加した混合液に、浸潤させることによって
行なわれる請求項３４に記載の半導体部材の製造方法。
【請求項４０】前記除去工程は、前記非多孔質層をス
トッパーとして選択的に多孔質層を研磨することにより
なされる請求項３４に記載の半導体部材の製造方法。
【請求項４１】前記貼り合わせ工程は、基体を密着さ
せる工程である請求項１に記載の半導体部材の製造方
法。
【請求項４２】前記貼り合わせ工程は、陽極接合、加
圧、熱処理、あるいはこれらの組み合わせの中から選ば
れた方法により行われる請求項１に記載の半導体部材の
製造方法。
【請求項４３】請求項１〜４２のいずれかの請求項に
記載の半導体部材の製造方法により製造された半導体部
材。
【請求項４４】半導体基板と、該半導体基板上に形成
された単結晶半導体層と、該単結晶半導体層の上に形成
された多孔質層と、を有する半導体部材において、前記単結晶半導体層は、エピタキシャル成長により形成
された層であり、前記多孔質層は、互いに異なる多孔度
をもつ複数の薄層からなることを特徴とする半導体部
材。
【請求項４５】前記多孔質層は、エピタキシャル成長
により形成された層の表層を前記多孔質層が該エピタキ
シャル成長により形成された層より薄くなるように多孔
質化したものである請求項４４に記載の半導体部材。
【請求項４６】前記多孔質層の上に、剥離可能な非多
孔質層を有する請求項４４に記載の半導体部材。