Nothing Special   »   [go: up one dir, main page]

JP5349420B2 - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP5349420B2
JP5349420B2 JP2010175803A JP2010175803A JP5349420B2 JP 5349420 B2 JP5349420 B2 JP 5349420B2 JP 2010175803 A JP2010175803 A JP 2010175803A JP 2010175803 A JP2010175803 A JP 2010175803A JP 5349420 B2 JP5349420 B2 JP 5349420B2
Authority
JP
Japan
Prior art keywords
layer
atoms
light emitting
semiconductor light
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010175803A
Other languages
English (en)
Other versions
JP2012038824A (ja
Inventor
年輝 彦坂
倫也 塩田
佳幸 原田
直治 杉山
浩一 橘
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010175803A priority Critical patent/JP5349420B2/ja
Priority to US13/029,416 priority patent/US8093083B1/en
Publication of JP2012038824A publication Critical patent/JP2012038824A/ja
Application granted granted Critical
Publication of JP5349420B2 publication Critical patent/JP5349420B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Description

本発明の実施形態は、半導体発光素子の製造方法に関する。
窒化物半導体を用いた発光素子においては、例えばＩｎＧａＮからなる井戸層が活性層に用いられている。
井戸層の形成においては、必要な量のＩｎの取り込みを確保しつつ、高品質の結晶を形成することが重要である。Ｉｎの取り込みを促進するために井戸層の結晶成長温度を低くすると、その後に行われる高温プロセスに対する活性層の熱耐性が低下する。ＩｎＧａＮ層を形成する際に成長温度と成長速度とを制御する方法が提案されている。しかしながら、高品質の結晶を形成のためには改良の余地がある。
特許第２７５１９８７号公報
本発明の実施形態は、活性層の劣化を抑制した半導体発光素子の製造方法を提供する。
本発明の実施形態によれば、窒化物半導体を含む結晶層を含む半導体発光素子の製造方法が提供される。前記窒化物半導体は、Ｉｎ原子及びＧａ原子を含み、Ｉｎ原子の数とＧａ原子の数との合計に対する前記Ｉｎ原子の数の比であるｘｓが０．２以上０．４以下である。出射される光のピーク波長が４８０ｎｍ以上７００ｎｍ以下である。前記製造方法は、基体の主面に、Ｇａ原子を含む第１分子とＩｎ原子を含む第２分子とを含む原料ガスを供給して層面がｃ面の前記結晶層を形成する工程と、前記結晶層の形成の後に、前記結晶層の前記成長における前記基体の温度よりも高い温度で半導体層の結晶を形成する工程と、前記結晶層の前記成長の前及び後の少なくともいずれかに実施され、III族元素中におけるＩｎ組成比が前記結晶層における前記Ｉｎ組成比よりも低い障壁層を成長させる工程と、を備える。前記第１分子及び前記第１分子の分解種の前記原料ガスに対する第１分圧と、前記第２分子及び前記第２原料分子の分解種の前記原料ガスに対する第２分圧と、の合計に対する前記第２分圧の比をＩｎの気相供給量比ｘｖとする。（１−１／ｘｖ）／（１−１／ｘｓ）を０．１よりも小さくする。前記結晶層の前記形成における前記基体の温度は、６００℃以上７５０℃以下である。前記障壁層の前記成長における前記基体の温度は、前記結晶層の前記成長における前記基体の温度以上である。前記結晶層の成長と、前記障壁層の成長と、が交互に３回以上繰り返される。
本発明の別の実施形態によれば、窒化物半導体を含む結晶層を含む半導体発光素子の製造方法が提供される。前記窒化物半導体は、Ｉｎ原子及びＧａ原子を含み、Ｉｎ原子の数とＧａ原子の数との合計に対する前記Ｉｎ原子の数の比であるｘｓが０．２以上０．４以下である。出射される光のピーク波長が４８０ｎｍ以上７００ｎｍ以下である。前記製造方法は、基体の主面に、Ｇａ原子を含む第１分子とＩｎ原子を含む第２分子とを含む原料ガスを供給して層面がｃ面の前記結晶層を形成する工程を備える。前記第１分子及び前記第１分子の分解種の前記原料ガスに対する第１分圧と、前記第２分子及び前記第２原料分子の分解種の前記原料ガスに対する第２分圧と、の合計に対する前記第２分圧の比をＩｎの気相供給量比ｘｖとする。（１−１／ｘｖ）／（１−１／ｘｓ）を０．１よりも小さくする。
半導体発光素子の特性を示すグラフ図である。 実施形態に係る半導体発光素子の全体の構成を示す模式的断面図である。 実施形態に係る半導体発光素子を示す模式的断面図である。 実施形態に係る半導体発光素子の製造方法を示すフローチャート図である。 半導体発光素子の特性を示すグラフ図である。 図６（ａ）〜図６（ｄ）は、半導体発光素子の特性を示す蛍光顕微鏡写真図である。 図７（ａ）及び図７（ｂ）は、半導体発光素子の特性を示す原子間力顕微鏡写真図である。 実施形態に係る半導体発光素子の製造方法の条件を示す模式図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（実施の形態）
図１は、半導体発光素子の特性を例示するグラフ図である。
図２は、実施形態に係る半導体発光素子の全体の構成を例示する模式的断面図である。 図３は、実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
まず、図２及び図３を参照しつつ、実施形態に係る半導体発光素子の製造方法によって形成される半導体発光素子の概要について説明する。
図２に表したように、本実施形態に係る半導体発光素子１１０は、第１半導体層１０と、第２半導体層２０と、第１半導体層１０と第２半導体層２０との間に設けられた活性層４０と、を備える。
第１半導体層１０及び第２半導体層２０は、窒化物半導体を含む。
例えば、第１半導体層１０はｎ形であり、第２半導体層２０はｐ形である。ただし、実施形態はこれに限らず、第１半導体層１０がｐ形で、第２半導体層２０はｎ形でも良い。以下では第１半導体層１０がｎ形で、第２半導体層２０がｐ形である場合として説明する。
ここで、第１半導体層１０から第２半導体層２０に向かう方向をＺ軸方向（積層方向）とする。
図２に表したように、本具体例では、第１半導体層１０と活性層４０との間に多層構造体３０が設けられている。多層構造体３０は、例えば超格子層である。多層構造体３０は、例えばｎ形である。多層構造体３０は必要に応じて設けられ、省略しても良い。多層構造体３０は、第１半導体層１０に含まれるものと見なすこともできる。
半導体発光素子１１０は、第１半導体層１０の第２半導体層２０とは反対の側に設けられた基板５をさらに備えることができる。基板５には、例えばサファイア基板が用いられる。半導体発光素子１１０は、基板５と第１半導体層１０との間に設けられたバッファ層６をさらに備えることができる。基板５の上にバッファ層６が形成され、バッファ層６の上に第１半導体層１０、多層構造体３０、活性層４０及び第２半導体層２０を含む積層構造体１０ｓが形成される。積層構造体１０ｓが形成された後に、基板５と、バッファ層６（の少なくとも一部）と、は除去されても良い。すなわち、半導体発光素子１１０において、基板５及びバッファ層６は必要に応じて設けられ、省略可能である。
本具体例では、第１半導体層１０は、ｎ側下地層１１と、ｎ側下地層１１と活性層４０（本具体例では多層構造体３０）との間に設けられたｎ側コンタクト層１２と、を含む。
ｎ側コンタクト層１２の上に、多層構造体３０が設けられている。多層構造体３０は、Ｚ軸方向に積層された複数の第１層（図示しない）と、第１層どうしの間のそれぞれに設けられた第２層と、を含む。すなわち、多層構造体３０は、Ｚ軸方向に交互に積層された複数の第１層と複数の第２層とを含む。
ここで、本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。第１層は、例えばＧａＮを含み、第２層は、例えばＩｎＧａＮを含む。
本具体例では、第２半導体層２０は、第１ｐ側層２１、第２ｐ側層２２及びｐ側コンタクト層２３を含む。第１ｐ側層２１は、ｐ側コンタクト層２３と活性層４０との間に設けられる。第２ｐ側層２２は、ｐ側コンタクト層２３と第１ｐ側層２１との間に設けられる。第１ｐ側層２１には、例えばｐ形ＡｌＧａＮ層が用いられる。第２ｐ側層には、例えばｐ形ＧａＮ層が用いられる。ｐ側コンタクト層２３には、例えばｐ形ＧａＮ層が用いられる。
そして、第１半導体層１０、多層構造体３０、活性層４０及び第２半導体層２０を含む積層構造体１０ｓにおいて、第１半導体層１０であるｎ側コンタクト層１２の一部、並びに、その一部に対応する多層構造体３０、活性層４０及び第２半導体層２０が除去されている。積層構造体１０ｓの、第２半導体層２０の側の第１主面の側において、第１半導体層１０に接して第１電極７０が設けられ、第２半導体層２０に接して第２電極８０が設けられている。
図３に表したように、活性層４０は、複数の障壁層４１と、複数の障壁層４１どうしの間に設けられた井戸層４２と、を含む。例えば、活性層４０は、２つの障壁層４１と、その障壁層４１の間に設けられた井戸層４２と、を含む単一量子井戸（ＳＱＷ：Single Quantum Well）構造を有することができる。例えば、活性層４０は、３つ以上の障壁層４１と、障壁層４１どうしのそれぞれの間に設けられた井戸層４２と、を含む多重量子井戸（ＭＱＷ:Multi Quantum Well）構造を有することができる。
図３に示した例では、活性層４０は、（ｎ＋１）個の障壁層４１と、ｎ個の井戸層４２と、を含む（ｎは、１以上の整数）。第（ｉ＋１）番目の障壁層ＢＬ（ｉ＋１）は、第ｉ番目の障壁層ＢＬｉよりも第２半導体層２０の側に配置される（ｉは１以上ｎ以下の整数）。第ｉ番目の井戸層ＷＬｉは、第（ｉ−１）番目の井戸層ＷＬ（ｉ−１）よりも第２半導体層２０の側に配置される。第１番目の障壁層ＢＬ１は、第１半導体層１０と第１番目の井戸層ＷＬ１との間（図３に示した例では、多層構造体３０と第１番目の井戸層ＷＬ１との間）に設けられる。第ｎ番目の井戸層ＷＬｎは、第ｎ番目の障壁層と第（ｎ＋１）番目の障壁層ＢＬ（ｎ＋１）との間に設けられる。第（ｎ＋１）番目の障壁層は、第ｎ番目の井戸層ＷＬｎと第２半導体層２０との間に設けられる。
井戸層４２は、III族元素とＶ属元素とを含む窒化物半導体を含む。
井戸層４２は、インジウム（Ｉｎ）とガリウム（Ｇａ）を含む窒化物半導体を含む。
すなわち、井戸層４２は、ＩｎｘｓＧａ１−ｘｓＮ（０．２≦ｘｓ≦０．４）を含む。または、上記のＩｎ組成比ｘｓは０．２以上、０．４以下とされる。このときの半導体発光素子１１０から出射される光のピーク波長は、およそ４８０ｎｍ以上７００ｎｍ以下となる。すなわち、Ｉｎ組成比ｘｓが０．２の時に発光のピーク波長はおよそ４８０ｎｍとなり、Ｉｎ組成比ｘｓが０．４の時に光のピーク波長はおよそ７００ｎｍとなる。
ここで、半導体発光素子１１０の井戸層４２におけるＩｎの組成比ｘｓは、井戸層４２に含まれるＩｎ原子の数とＧａ原子の数との合計に対するＩｎ原子の数の比である。
障壁層４１は、III族元素とＶ属元素とを含む窒化物半導体を含む。障壁層４１のバンドギャップエネルギーは、井戸層４２よりも大きい。
障壁層４１がＩｎを含む場合、障壁層４１のIII族元素中におけるＩｎの組成比は、井戸層４２のIII族元素中におけるＩｎの組成比（上記のＩｎ組成比ｘｓ）よりも低い。これにより、井戸層４２におけるバンドギャップエネルギーは、障壁層４１におけるバンドギャップエネルギーよりも小さくなる。
半導体発光素子１１０の製造方法の例について説明する。
まず、サファイアなどの基板５の主面上に、バッファ層６を形成した後、ｎ側下地層１１を結晶成長させる。結晶成長には、例えば有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）が用いられる。この他、分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）により結晶成長を行っても良い。
ｎ側下地層１１には、ＧａＮ層が用いられる。ｎ側下地層１１の厚さは、例えば２μｍ（マイクロメートル）とされる。また、ｎ側下地層１１にはｎ形不純物をドープしてもよい。
基板５には、サファイア以外に、ＧａＮ、ＳｉＣ、Ｓｉ及びＧａＡsなどの各種の材料を用いることができる。
次に、ｎ側下地層１１の上に、ｎ側コンタクト層１２を結晶成長させる。ｎ側コンタクト層１２には、ｎ形ＧａＮ層が用いられる。ｎ側コンタクト層１２にドープするｎ形不純物としてＳｉが用いられる。ただし、この他、Ｇｅ、Ｔｅ、Ｓｎなど種々の元素を用いることが可能である。ｎ側コンタクト層１２におけるＳｉのドーピング量は、例えば、２×１０１８ｃｍ−３程度とされる。ｎ側コンタクト層１２の厚さは、例えば４μｍである。
なお、ｎ側下地層１１及びｎ側コンタクト層１２を成長させる際の成長温度は、いずれも１０００℃以上１２００℃以下とされる。
ｎ側コンタクト層１２として、ＧａＮ層ではなく、厚さが４μｍ程度のＩｎ０．０１Ｇａ０．９９Ｎを用いても良い。Ｉｎ０．０１Ｇａ０．９９Ｎを用いる場合の成長温度は、７００℃以上９００℃以下とされる。
次に、ｎ側コンタクト層１２の上に、多層構造体３０を形成する。多層構造体３０として、例えば、アンドープのＩｎ０．０５Ｇａ０．９５Ｎ層（第２層）とアンドープのＧａＮ層（第１層）とを交互に成長させる。第２層の膜厚は、例えば１ｎｍであり、第１層の膜厚は、例えば２ｎｍである。第１層の数は、例えば２１であり、第２層の数は、例えば２０である。第１層及び第２層の成長温度は、７００℃以上９００℃以下とされる。多層構造体３０は、例えばＳｉなどのｎ形不純物を含んでもよい。
次に、多層構造体３０の上に、活性層４０（すなわち、障壁層４１及び井戸層４２）を形成する。
まず、第１番目の障壁層４１（障壁層ＢＬ１）を形成する。障壁層４１には、例えば、アンドープのＧａＮが用いられる。障壁層４１の厚さは、例えば１０ｎｍとされる。
その後、第１番目の障壁層４１（障壁層ＢＬ１）の上に、第１番目の井戸層４２（井戸層ＷＬ１）を形成する。井戸層４２には、例えば、アンドープのＩｎ０．２２Ｇａ０．７８Ｎが用いられる。井戸層４２の厚さは、例えば２．５ｎｍとされる。
その後、同様にして、障壁層４１と、井戸層４２と、を交互に繰り返して形成する。障壁層４１の数は、全部で９であり、井戸層４２の数は、例えば８である。
井戸層４２の成長温度は、例えば６００℃以上９００℃以下とされる。障壁層４１の成長温度は、井戸層４２と同じ温度、または、井戸層４２の成長温度よりも高く、例えば、６００℃以上１０００℃以下とされる。このように、障壁層４１の成長温度を井戸層４２の成長温度よりも高い温度で形成することで活性層４０に生じる結晶欠陥を低減することができる。
井戸層４２を含む活性層４０の形成条件の詳細に関しては後述する。
なお、本具体例においては、室温における活性層４０のフォトルミネッセンス（ＰＬ）の波長が５３０ｎｍとなるように、障壁層４１及び井戸層４２が設計されている。
活性層４０は、Ｓｉなどのｎ形不純物やＭｇなどのｐ形不純物を含んでも良い。ｎ形またはｐ形の不純物は、井戸層４２及び障壁層４１の両方にドープされても良く、井戸層４２及び障壁層４１の少なくともいずれかの少なくとも一部にドープされても良い。
次に、活性層４０の上に、第１ｐ側層２１を形成する。第１ｐ側層２１には、例えば、ｐ形不純物がドープされたｐ形Ａｌ０．２Ｇａ０．８Ｎが用いられる。第１ｐ側層２１の厚さは、例えば１０ｎｍ程度である。第１ｐ側層２１は、電子オーバーフロー防止（抑制）層の機能を有する。ｐ形不純物としては、例えばＭｇが用いられる。Ｍｇの濃度は、例えば１×１０１９ｃｍ−３程度とされる。ただし、この他、Ｚｎ及びＣなど種々の元素を用いることが可能である。なお、第１ｐ側層２１となるＡｌ０．２Ｇａ０．８Ｎの成長温度は、例えば９００℃以上１１００℃以下とされる。
次に、第１ｐ側層２１の上に、第２ｐ側層２２を形成する。第２ｐ側層２２には、例えば、ｐ形不純物がドープされたｐ形ＧａＮ層が用いられる。第２ｐ側層２２の厚さは、例えば１００ｎｍ程度とされる。ｐ形不純物としては、例えばＭｇが用いられる。Ｍｇの濃度は、例えば１×１０１９ｃｍ−３程度とされる。ただし、この他、Ｚｎ及びＣなど種々の元素を用いることが可能である。第２ｐ側層２２となるｐ形ＧａＮの成長温度は、例えば９００℃以上１１００℃以下とされる。
第２ｐ側層２２の上に、ｐ側コンタクト層２３を形成する。ｐ側コンタクト層２３には、例えば、ｐ形不純物がドープされたｐ形ＧａＮ層が用いられる。ｐ側コンタクト層２３の厚さは、例えば１０ｎｍ程度である。ｐ形不純物としては、例えばＭｇが用いられる。Ｍｇの濃度は、例えば１×１０２０ｃｍ−３程度である。ただし、この他、Ｚｎ及びＣなど種々の元素を用いることが可能である。ｐ側コンタクト層２３となるｐ形ＧａＮ層の成長温度は、例えば９００℃以上１１００℃以下とされる。
このようにして形成された積層構造体１０ｓに対して、以下のデバイスプロセスを行う。
ｐ側コンタクト層２３の上に第２電極８０を形成する。第２電極８０には、例えば、パラジウム−白金−金（Ｐｄ／Ｐｔ／Ａｕ）の複合膜が用いられる。例えば、Ｐｄ膜の厚さは０．０５μｍであり、Ｐｔ膜の厚さは０．０５μｍであり、Ａｕ膜の厚さは０．０５μｍである。ただし、この他、酸化インジウムスズ（ＩＴＯ）などの透明性電極や、Ａｇなどの反射性の高い金属などを用いることが可能である。
この後、上記の積層構造体１０ｓの一部にドライエッチングを施し、ｎ側コンタクト層１２を露出させ、第１電極７０を形成する。第１電極７０としては、例えば、チタン−白金−金（Ｔｉ／Ｐｔ／Ａｕ）の複合膜が用いられる。例えば、Ｔｉ膜の厚さは０．０５μｍ程度であり、Ｐｔ膜の厚さは０．０５μｍ程度であり、Ａｕ膜の厚さは１．０μｍ程度である。
これにより、図２及び図３に例示した半導体発光素子１１０が作製される。
図４は、実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。
本実施形態に係る半導体発光素子の製造方法は、Ｉｎ及びＧａを含む窒化物半導体を含む結晶層（半導体発光素子１１０の例においては井戸層４２）を含む半導体発光素子の製造方法である。
図４に表したように、本製造方法は、基体の主面にＧａ原子を含む第１分子とＩｎ原子を含む第２分子とを含む原料ガスを供給して結晶層を形成する工程（ステップＳ１１０）を備える。上記半導体発光素子１１０の例では、Ｉｎ及びＧａを含む窒化物半導体を含む結晶層は、井戸層４２である。また、基体は、多層構造体３０の上に設けられた障壁層４１である。また、既に形成された障壁層４１及び井戸層４２を有する構造体が、基体となる。上記の第１分子と第２分子については後述する。
図４に表したように、本製造方法は、活性層４０の上に、第２半導体層２０（例えば、第１ｐ側層２１）を形成する工程（ステップＳ１２０）をさらに含むことができる。第２半導体層２０の形成における基体の温度は、井戸層４２（結晶層）の形成の際の基体の温度よりも高い。
既に説明したように、井戸層４２の形成における基体の温度（基体の表面温度）は、例えば６００℃以上８００℃以下である。一方、第２半導体層２０である、例えば、第１ｐ側層２１（例えばＡｌ０．２Ｇａ０．８Ｎ層）の形成における基体の温度は、例えば９００℃以上１１００℃以下とされる。
このように、本実施形態に係る製造方法においては、高い組成比でＩｎを含む井戸層４２の成長温度よりも高い温度で、第１ｐ側層２１が成長される。
高い組成比でＩｎを含む井戸層４２の成長温度よりも高い温度で第１ｐ側層２１を成長させると、一般に、井戸層４２の構造が変化し、井戸層４２の特性が劣化することが分かった。
以下、発明者が行った実験結果について説明する。以下では、実施形態に係る半導体発光素子として、半導体発光素子１２０について説明する。半導体発光素子１２０の構造は、図２及び図３に関して説明した半導体発光素子１１０と同様なので説明を省略する。以下では、半導体発光素子１２０の作製方法に関して具体的に説明する。
まず、サファイアからなる基板５を有機洗浄及び酸洗浄によって処理し、基板５をＭＯＣＶＤ装置の反応室内に導入し、トリメチルガリウム（ＴＭＧａ）及びアンモニア（ＮＨ３）を用い、ＧａＮよりなるバッファ層６を形成した、バッファ層６の厚さは約３０ｎｍである。
次に、窒素及び水素を含む雰囲気にて、ＴＭＧａ及びアンモニアを用い、１１２０℃でアンドープのｎ側下地層１１を形成し、続いて、不純物原料ガスとしてシラン（ＳｉＨ４）を用い、ｎ側コンタクト層１２を形成した。ｎ側下地層１１の厚さは約２μｍであり、ｎ側コンタクト層１２の厚さは約４μｍである。
次に、窒素雰囲気にて、ＴＭＧａ及びアンモニアを用いて、８００℃でアンドープのＧａＮからなる第１層を２ｎｍの厚さで形成し、続いて、８００℃において、さらにトリメチルインジウム（ＴＭＩｎ）を追加し、アンドープのＩｎ０．０７Ｇａ０．９３Ｎからなる第２層を１ｎｍの厚さで形成した。第１層及び第２層の形成を計２０回繰り返し、最後にアンドープのＧａＮ（第１層）を２ｎｍの厚さで形成することで、多層構造体３０を形成した。
次に、基板５の温度を８５０℃として、窒素雰囲気にて、ＴＭＧａ及びアンモニアを用い、アンドープのＧａＮよりなる障壁層４１（第１番目の障壁層ＢＬ１）を１０ｎｍの厚さで形成した。続いて、基板５の温度を７３０℃として、ＴＭＧａ、ＴＭＩｎ及びアンモニアを用い、アンドープのＩｎ０．３Ｇａ０．７Ｎよりなる井戸層４２（第１番目の井戸層ＷＬ１）を２．５ｎｍの厚さで形成した。その際、ＴＭＧａとＴＭＩｎとの合計に対するＴＭＩｎのモル供給比を０．８５とした。
その後、基板温度を８５０℃として、ＴＭＧａ及びアンモニアを用いて、アンドープのＧａＮよりなる障壁層４１（第２番目の障壁層ＢＬ２）を１０ｎｍの厚さで形成した。さらに、この上に井戸層４２を上記と同様の条件で形成した。このように、障壁層４１の形成と井戸層４２の形成とを繰り返して、活性層４０を形成した。
井戸層４２の数は４であり、井戸層４２（第１番目の井戸層ＷＬ１〜第４番目の井戸層ＷＬ４）は、アンドープのＩｎ０．３Ｇａ０．７Ｎ層であり、井戸層４２（第１番目の井戸層ＷＬ１〜第４番目の井戸層ＷＬ４）の厚さは２．５ｎｍである。障壁層４１（第１番目の障壁層ＢＬ１〜第５番目の障壁層ＢＬ５）は、アンドープのＧａＮ層であり、障壁層４１（第１番目の障壁層ＢＬ１〜第５番目の障壁層ＢＬ５）の厚さは１０ｎｍである。
次に、窒素及び水素を含む雰囲気にて、トリメチルアルミニウム（ＴＭＡｌ）、ＴＭＧａ及びアンモニア、並びに、不純物原料として、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いて、１０３０℃にて、第１ｐ側層２１を形成し、さらに、ＴＭＧａ及びアンモニアを用いて、第２ｐ側層２２を形成し、その後、ｐ側コンタクト層２３を形成した。第１ｐ側層２１の厚さは１０ｎｍであり、第２ｐ側層２２の厚さは８０ｎｍであり、ｐ側コンタクト層２３は１０ｎｍである。
上記の結晶の成長の後、温度を室温まで下げ、積層構造体１０ｓにおいて、ｐ側コンタクト層２３の第１主面の側からｎ側コンタクト層１２の途中の厚さに達するまでドライエッチングを実施した。そして、露出したｎ側コンタクト層１２に、Ｔｉ／Ｐｔ／Ａｕの積層膜からなる第１電極７０を形成した。また、ｐ側コンタクト層２３上には、ＩＴＯからなる第２電極８０を形成した。
さらに、参考例の半導体発光素子を以下のように形成した。
第１参考例の半導体発光素子１９１は、井戸層４２の形成において、ＴＭＧａとＴＭＩｎとの合計に対するＴＭＩｎのモル供給比を０．７としたものである。このとき、井戸層４２におけるＩｎ組成比を半導体発光素子１２０と同じにするため、ＴＭＧａの供給量を半導体発光素子１２０に対して２倍とした。これ以外は、半導体発光素子１２０と同様にして、半導体発光素子１９１を作製した。
第２参考例の半導体発光素子１９２は、井戸層４２の形成において、ＴＭＧａとＴＭＩｎとの合計に対するＴＭＩｎのモル供給比を０．６としたものである。このとき、井戸層４２におけるＩｎ組成比を半導体発光素子１２０と同じにするため、ＴＭＧａの供給量を半導体発光素子１２０に対して４倍とした。これ以外は、半導体発光素子１２０と同様にして、半導体発光素子１９２を作製した。
これらの半導体発光素子１２０、１９１及び１９２の井戸層４２におけるＩｎ組成比ｘｓをＸ線回折測定により測定した。その結果、半導体発光素子１２０、１９１及び１９２の井戸層４２におけるＩｎ組成比ｘｓはいずれも約０．２３であった。
図５は、半導体発光素子の特性を例示するグラフ図である。
すなわち、同図は、半導体発光素子１２０及び１９２の発光特性を示しており、横軸は波長（ｎｍ）であり、縦軸はＰＬ発光強度（任意目盛）である。
図５に表したように、第２参考例の半導体発光素子１９２においては、ＰＬ発光強度の最大値は約１．２であるのに対して、実施形態に係る半導体発光素子１２０においては、ＰＬ発光強度は約２．６であった。
また、図示しないが、第１参考例の半導体発光素子１９１の発光強度は、半導体発光素子１９２よりも高く、半導体発光素子１２０よりも低かった。
なお、図５に例示したように、半導体発光素子１２０及び半導体発光素子１９２のピーク発光波長は、約５３０ｎｍであり、緑色発光を示した。なお、図示しないが、第１参考例の半導体発光素子１９１ものピーク発光波長も約５３０ｎｍであり、緑色発光を示した。
このように、実施形態に係る半導体発光素子１２０においては、第２参考例の半導体発光素子１９２の２倍以上の発光強度が得られる。
発光強度が低い半導体発光素子１９１及び１９２と、発光強度が高い半導体発光素子１２０と、を比較し調査したところ、これらの半導体発光素子における井戸層４２の構造に違いがあることが判明した。
図６（ａ）〜図６（ｄ）は、半導体発光素子の特性を例示する蛍光顕微鏡写真図である。
これらの図は、井戸層４２を蛍光顕微鏡で観察したときの像を例示している。図６（ａ）、図６（ｂ）、図６（ｃ）及び図６（ｄ）は、半導体発光素子１２０、１９１及び１９２、並びに、試料１９３にそれぞれ対応する。
試料１９３は、第２参考例の半導体発光素子１９２において、井戸層４２と障壁層４１とを含む活性層４０を形成した後に、第１ｐ側層２１などの第２半導体層２０の形成以降の工程を施さなかった試料である。すなわち、試料１９３は、活性層４０の形成後に、高い温度の処理が行われなかった試料である。
これらの図において、図中の濃度が低い部分（明るい部分）は、半導体発光素子のフォトルミネッセンスの強度が高い部分に相当し、図中の濃度が高い部分（暗い部分）は、半導体発光素子のフォトルミネッセンスの強度が低い部分に相当する。
図６（ｂ）に表したように、ＰＬ発光強度が低い第１参考例の半導体発光素子１９１においては、井戸層４２中に暗点４８が存在している。
図６（ｃ）に表したように、発光強度がさらに低い第２参考例の半導体発光素子１９２においては、井戸層４２における暗点４８の領域が半導体発光素子１９１に比べて増大している。
図６（ｂ）及び図６（ｃ）において観察される暗点は、フォトルミネッセンスの強度が低い部分に相当する。すなわち、暗点４８は、活性層４０の結晶品質が劣化している領域に対応する。
図６（ｄ）に表したように、第２参考例の半導体発光素子１９２と同じ条件で作製された井戸層４２を有し、第２半導体層２０の高温処理を施していない試料１９３においては、暗点４８は存在していない。
このことから、半導体発光素子１９１及び１９２において発生した暗点４８は、活性層４０を形成した後の第２半導体層２０を形成する際の高温処理において発生したものと考えられる。
一方、図６（ａ）に表したように、実施形態に係る半導体発光素子１２０においては、井戸層４２に暗点４８は発生していない。すなわち、半導体発光素子１２０においては、第２半導体層２０を形成する際の高温処理を活性層４０に施しても、井戸層４２の劣化が抑制されている。
図７（ａ）及び図７（ｂ）は、半導体発光素子の特性を例示する原子間力顕微鏡写真図である。
図７（ａ）及び図７（ｂ）は、半導体発光素子１２０及び半導体発光素子１９２のそれぞれの井戸層４２の原子間力顕微鏡写真の像を示している。
また、これらの図では、白い部分ほど表面の高さが高い箇所を示し、黒い部分ほど表面の高さが低い箇所を示している。
図７（ｂ）に表したように、第２参考例の半導体発光素子１９２においては、輝点４９が観察される。この輝点４９は、図６（ｃ）に例示した暗点４８に相当する。さらに調査を進めると、輝点４９は、Ｉｎの濃度が局所的に高いＩｎナノクラスタであることが分かった。
一方、図７（ａ）に表したように、実施形態に係る半導体発光素子１２０においては、輝点４９は観察されない。すなわち、半導体発光素子１２０においては、Ｉｎナノクラスタの発生が抑制されている。
以上のように、ＰＬ発光強度が高い半導体発光素子１２０においては、蛍光顕微鏡観察における暗点４８及び原子間力顕微鏡観察における輝点４９が発生していない。これに対し、ＰＬ発光強度が低い半導体発光素子１９１及び１９２においては、暗点４８及び輝点４９が発生しており、暗点４８の密度と輝点４９の密度には相関があることが判明した。井戸層４２の表面に形成された、Ｉｎナノクラスタ（輝点４９）を基点として、井戸層４２形成後の高温処理により、暗点４８が形成されると考えられる。このことから、Ｉｎナノクラスタ（輝点４９）の発生を抑制することによって、高いＰＬ発光強度が得られると考えられる。
このように、長い波長（例えば緑色）に対応する高Ｉｎ組成比の井戸層４２においては、井戸層４２の形成の後の第２半導体層２０の形成のため高温処理により、井戸層４２を含む活性層４０の構造が崩壊し、上記のように暗点４８が生成される。Ｉｎナノクラスタの発生は、井戸層４２に取り込まれたＩｎが局在化し、塊となることで発生すると考えられる。
半導体発光素子１２０、１９１及び１９２においては、形成後の井戸層４２におけるＩｎ組成比ｘｓが約０．２３と同等であるのに対して、高温処理の後の暗点４８の発生の程度に大きな違いがある。すなわち、井戸層４２の耐熱性に大きな違いがある。
このことから、井戸層４２の形成中における井戸層４２へのＩｎの取り込みに関係する条件が、井戸層４２の耐熱性に影響を与えると推定される。
そこで、発明者は、異なる製造条件により形成された井戸層４２を作製し、その上に高温で第２半導体層２０を形成した後の井戸層４２における暗点４８の状態を評価した。
その結果、井戸層４２へのＩｎの取り込み特性に関する新たなパラメータを導入し、このパラメータと、暗点４８の発生の程度と、に相関があることを見出した。以下、このパラメータについて説明する。
半導体発光素子の井戸層４２（結晶層）に含まれる窒化物半導体において、Ｉｎ原子の数とＧａ原子の数との合計に対するＩｎ原子の数の比をＩｎ組成比ｘｓとする。すなわち、Ｉｎ組成比ｘｓは、気相成長によって作製された井戸層４２に含まれるＩｎ組成比（固相におけるＩｎ組成比）である。
井戸層４２の形成において、Ｇａを含む第１分子（例えばＴＭＧａなど）が用いられる。第１分子中に含まれるＧａ原子を含むＧａ原料分子及びＧａ原料分子の分解種の、第１分子とＩｎ原子を含む第２分子とを含む原料ガスに対する分圧を第１分圧Ｐ１とする。第１分圧Ｐ１は、結晶成長が行われる反応室へのＧａの原料分子の供給量（単位時間当たりの供給量）に比例する。
井戸層４２の形成において、Ｉｎを含む第２分子（例えばＴＭＩｎなど）が用いられる。第２分子中に含まれるＩｎ原子を含むＩｎ原料分子及びＩｎ原料分子の分解種の、原料ガスに対する分圧を第２分圧Ｐ２とする。第２分圧Ｐ２は、結晶成長が行われる反応室へのＩｎの原料分子の供給量（単位時間当たりの供給量）に比例する。
第１分圧Ｐ１と第２分圧Ｐ２との合計に対する第２分圧Ｐ２の比をＩｎの気相供給量比ｘｖとする。すなわち、ｘｖ＝Ｐ２／（Ｐ１＋Ｐ２）である。
第１分圧Ｐ１は、例えば単位時間当たりに供給される第１分子中のＧａの原子数に相当する。第２分圧Ｐ２は、例えば単位時間当たりに供給される第２分子中のＩｎの原子数に相当する。原子が、例えば２個含まれている分子では、分圧を２倍で換算する。従って、Ｉｎの気相供給量比ｘｖは、単位時間当たりに供給される第１分子中のＧａ原子の数と、単位時間当たりに供給される第２分子中のＩｎ原子の数と、の合計に対する単位時間当たりに供給される第２分子中のＩｎ原子の数の比である。
井戸層４２の形成において、第１分子から結晶中に取り込まれるＧａの割合をｑ（気相から基体に入射するＧａ原子の数に対する結晶中に取り込まれるＧａ原子の数の比）、また、井戸層４２の形成において、第２分子から結晶中に取り込まれるＩｎの割合をｒ（気相から基体に入射するＩｎ原子の数に対する結晶中に取り込まれるＩｎ原子の数の比）とすると、ｘｓ＝ｒＰ２／（ｑＰ１＋ｒＰ２）となる。
ここで、井戸層４２の形成において、第１分子から結晶中に取り込まれるＧａの係数に対する、第２分子から結晶中に取り込まれるＩｎの係数の比率ｋをｒ／ｑとした場合、ｘｓ＝ｋＰ２／（Ｐ１＋ｋＰ２）であり、ｘｖ＝Ｐ２／（Ｐ１＋Ｐ２）とあわせて、ｋは、（１−１／ｘｖ）／（１−１／ｘｓ）で表される。ここで、Ｇａの係数を１とすると、ｋは第２分子から結晶中に取り込まれるＩｎの係数ｒと等しくなる。
例えば、実施形態に係る半導体発光素子１２０においては、ＴＭＧａとＴＭＩｎとの合計に対するＴＭＩｎのモル供給比が０．８５であるため、Ｉｎの気相供給量比ｘｖは０．８５である。そして、Ｉｎの固相での組成比に対応するＩｎ組成比ｘｓは、既に説明したように０．２３である。従って、半導体発光素子１２０においては、Ｉｎの係数ｋは０．０５となる。
第１参考例の半導体発光素子１９１においては、ＴＭＧａとＴＭＩｎとの合計に対するＴＭＩｎのモル供給比が０．７であるため、Ｉｎの気相供給量比ｘｖは０．７である。そして、Ｉｎ組成比ｘｓは０．２３である。従って、半導体発光素子１９１においては、Ｉｎの係数ｋは０．１３となる。
第２参考例の半導体発光素子１９２においては、ＴＭＧａとＴＭＩｎとの合計に対するＴＭＩｎのモル供給比が０．６であるため、Ｉｎの気相供給量比ｘｖは０．６である。そして、Ｉｎ組成比ｘｓは０．２３である。従って、半導体発光素子１９２においては、Ｉｎの係数ｋは０．２０となる。
製造条件を変えて作製した種々の半導体発光素子の井戸層４２における暗点４８の程度を評価し、その結果をＩｎの係数ｋに関して整理すると、Ｉｎの係数ｋと暗点４８の程度に相関があることが見出された。
図１は、その評価結果を例示するグラフ図である。同図の横軸は、Ｉｎの係数ｋである。縦軸は、井戸層４２の単位面積当たりの暗点４８の領域の面積の割合Ｒｄを示している。
図１に表したように、Ｉｎの係数ｋが０．２である半導体発光素子１９２においては、暗点４８の面積の割合Ｒｄは約０．６と非常に大きい。Ｉｎの係数ｋが０．１３である半導体発光素子１９１においては、暗点４８の面積の割合Ｒｄは約０．１５とやはり大きい。
これに対し、Ｉｎの係数ｋが０．０５である半導体発光素子１２０においては、暗点４８の面積の割合Ｒｄは実質的に０である。
さらに、図１に表したように、Ｉｎの係数ｋが０．０６及び０．０８のときも、暗点４８の面積の割合Ｒｄは実質的に０であった。
図１から分かるように、暗点４８の面積の割合Ｒｄは、Ｉｎの係数ｋが０．１以上になると急激に上昇する。このことから、暗点４８の発生を抑制するためには、Ｉｎの係数ｋが０．１よりも小さいことが望ましい。
さらに、Ｉｎの係数ｋが０．０８以下である場合には、暗点４８の面積の割合Ｒｄは実質的に０になるため、さらに望ましい。
Ｉｎの係数ｋが小さいことは、原料ガスからＧａが井戸層４２に取り込まれる程度に対して、原料ガスからＩｎが井戸層４２に取り込まれる程度が小さいことに相当する。すなわち、Ｉｎの係数ｋが小さいときは、Ｉｎの係数ｋが大きいときよりも、井戸層４２の成長時にＩｎの脱離反応が促進されていることに相当する。
Ｉｎの係数ｋが大きいときは、井戸層４２においてＩｎの濃度が局所的に高くなり、例えばＩｎが凝集し易いと考えられる。井戸層４２の形成時にＩｎ濃度が局所的に高い場所があると、その後の高温処理により、凝集したＩｎが熱分解し、活性層構造が崩壊（劣化）し、暗点４８が形成される。
これに対し、Ｉｎの係数ｋを小さく設定することで、井戸層４２の成長時にＩｎの脱離反応が促進され、これにより、井戸層４２においてＩｎの濃度が局所的に高くなる（例えばＩｎの凝集）が抑制されると考えられる。このため、井戸層４２においてＩｎの組成比は均一になり、Ｉｎ濃度が局所的に高い部分の発生が抑制される。これにより、その後の高温処理においても暗点４８の発生が抑制されると考えられる。すなわち、Ｉｎの係数ｋを０．１よりも小さく設定することで、井戸層４２の耐熱性を向上できる。
このように、製造条件に関するパラメータとしてＩｎの係数ｋを新しく導入し、井戸層４２の耐熱性が向上できるＩｎの係数ｋが定量的に求められた。
一般に、緑色領域で発光するＩｎＧａＮ層を形成する場合、ＩｎＧａＮ層中へのＩｎの取り込みを促進させるため、成長温度を低くする、または、成長速度を速くすることが行われる。しかしながら、このような条件によってＩｎＧａＮ層を作製した場合には、ＩｎＧａＮ結晶表面におけるＩｎ原子の付着係数が大きくなると考えられる。さらに、このような条件においては、Ｇａ原子の表面マイグレーションが低下し易い。このため、このような条件では、Ｉｎの凝集が起こり易く、ＩｎＧａＮ層内でのＩｎ組成が不均一になり易いと考えられる。
このようなＩｎＧａＮ層の井戸層４２の上に障壁層４１を形成すると、Ｉｎ濃度の高い領域では障壁層４１の成長が阻害され、ピットが形成されやすく、障壁層４１の平坦性が悪化し易い。すなわち、障壁層４１の膜厚に分布が生じる。その結果、十分な量子効果が得られない。さらに、障壁層４１を形成する際に、井戸層４２が部分的に分解し、消失する場合がある。また、井戸層４２と障壁層４１とを積層していく過程で、ピット内部にＩｎ濃度の高い領域（例えば、Ｉｎの凝集）が生じ、活性層４０の形成に引き続いて高温で第２半導体層２０を形成する際に、Ｉｎ濃度の高い領域を基点として活性層４０の劣化が起こり、暗点が形成され、発光効率が低下すると考えられる。
これに対し、Ｉｎの係数ｋを０．１よりも小さくすることで、ＩｎＧａＮ層（井戸層４２）の成長時のＩｎの脱離反応が促進され、ＩｎＧａＮ層内でのＩｎの凝集を抑制することができる。これにより、Ｉｎ組成の不均一が抑制されたＩｎＧａＮ層の形成が可能となる。その結果、ＩｎＧａＮ層でのピットの形成やＩｎ濃度の高い領域（例えば、Ｉｎの凝集）を抑制でき、高温で第２半導体層２０を形成する際の活性層４０の劣化が抑制される。そして、高品質な井戸層４２を得ることができる。これにより、発光波長分布の小さい、高効率な活性層４０が得られ、高効率の半導体発光素子が得られる。
このように、本実施形態に係る半導体発光素子の製造方法は、Ｉｎ原子の数とＧａ原子の数との合計に対するＩｎ原子の数の比であるｘｓが０．２以上０．４以下である窒化物半導体を含む結晶層（井戸層４２）を含む半導体発光素子の製造に適用される。
本製造方法は、基体の主面にＧａ原子を含む第１分子とＩｎ原子を含む第２分子とを含む原料ガスを供給してＩｎ及びＧａを含む窒化物半導体を含む結晶層（半導体発光素子１１０の例においては井戸層４２）を形成する工程を備える。
第１分子中に含まれるＧａ原子を含むＧａ原料分子及びＧａ原料分子の分解種の原料ガスに対する第１分圧Ｐ１と、第２分子中に含まれるＩｎ原子を含むＩｎ原料分子及びＩｎ原料分子の分解種の原料ガスに対する第２分圧Ｐ２と、の合計に対する第２分圧Ｐ２の比をＩｎの気相供給量比ｘｖとする。
すなわち、例えば、単位時間当たりに供給される第１ガス（第１分子を含むガス）中のＧａ原子の数と、単位時間当たりに供給される第２ガス（第２分子を含むガス）中のＩｎ原子の数と、の合計に対する単位時間当たりに供給される第２ガス中のＩｎ原子の数の比をＩｎの気相供給量比ｘｖとする。
このとき、結晶層（例えば井戸層４２）の形成において第２分子から結晶層（例えば井戸層４２）に取り込まれるＩｎの係数ｋを（１−１／ｘｖ）／（１−１／ｘｓ）とする。
本製造方法では、上記のＩｎの係数ｋを０．１よりも小さくする。
なお、Ｉｎの組成比ｘｓは、前述のように、Ｘ線回折測定などの分析手法によって測定される。また、Ｉｎの気相供給量比ｘｖは、井戸層４２の成長のときに供給される第１分子（Ｇａ原子を含む分子）と、第２分子（Ｉｎ原子を含む分子）と、の供給比により求められる。例えば、第１分子の気相中におけるＧａ原子を含む原料分子及びその分解種の第１分圧Ｐ１、及び、第２分子の気相中におけるＩｎ原子を含む原料分子及びその分解種の第１分圧Ｐ２により求められる。
例えば、第２分子（Ｉｎ原子を含む分子）の供給量（分圧）、第１分子（Ｇａ原子を含む分子）の供給量（分圧）、Ｖ族元素（窒素原子）を含む分子（例えばアンモニアガス）の供給量（分圧）、及び、基体の温度の少なくともいずれかを制御することで、Ｉｎの係数ｋを０．１よりも小さく設定される。
図８は、実施形態に係る半導体発光素子の製造方法の条件を例示する模式図である。
同図における横軸は、井戸層４２におけるＩｎ組成比ｘｓ（固相におけるＩｎ組成比）であり、縦軸は、Ｉｎの気相供給量比ｘｖである。
同図には、Ｉｎの係数ｋが曲線で示されている。
図８に表したように、実施形態に係る製造方法においては、ハッチングで示された条件領域Ｒ１が採用される。すなわち、条件領域Ｒ１においては、Ｉｎ組成比ｘｓは０．２以上０．４以下であり、Ｉｎの係数ｋは０．１よりも小さい。
これにより、耐熱性に優れ、結晶成長後に行われる高温プロセスにおける劣化を抑制した活性層を有する半導体発光素子が製造できる。すなわち、活性層の劣化を抑制した半導体発光素子が製造できる。
なお、Ｉｎ組成比ｘｓが０．２よりも低く、例えばＩｎ組成比ｘｓが０．１５等の青色の光を放出する井戸層４２の場合には、上記で説明した暗点４８の発生は実質的に問題にならない。すなわち、Ｉｎ組成比ｘｓが、０．２よりも低い場合は、井戸層４２の成長中に結晶中に取り込まれるＩｎの濃度が低いため、Ｉｎが凝集してＩｎナノクラスタが形成されることが実質的に発生しないため、その後の高熱処理（第２半導体層２０の形成）によって、暗点４８が形成されることが実質的に発生しない。このため、青色や青紫色に発光する井戸層４２の形成においては、今回導入したＩｎの係数ｋを考慮する必要がなかった。
これに対し、Ｉｎ組成比ｘｓが０．２以上の緑色の光を放出する井戸層４２の場合には、井戸層４２の成長中に結晶中に取り込まれるＩｎの濃度が高いため、その後の高熱処理（第２半導体層２０の形成）によって暗点４８が発生し易い。このため、Ｉｎ組成比ｘｓが０．２以上の場合は、今回導入したＩｎの係数ｋを０．１よりも小さく制御した条件で井戸層４２を形成することで、耐熱性に優れ、暗点４８の発生が抑制された井戸層４２を形成することができる。
本製造方法において、井戸層４２を形成する際の基体の温度（表面温度）は、６００℃以上７５０℃以下であることが望ましい。温度が６００℃よりも低い場合は、Ｉｎの係数ｋが増大し易く、井戸層４２の結晶品質が低下する。温度が７５０℃よりも高い場合は、不純物の取り込みの増大や欠陥の形成により、井戸層４２の結晶品質が低下し易くなる。
本製造方法は、活性層４０の形成の後に、井戸層４２の成長における基体の温度よりも高い温度で半導体層（例えば、第２半導体層２０）の結晶を形成する工程をさらに備えることができる。このように、井戸層４２の成長温度よりも高い温度で第２半導体層２０が形成されても、Ｉｎの係数ｋを０．１よりも小さく設定することで、第２半導体層２０の形成による井戸層４２の劣化が抑制できる。
本製造方法は、井戸層４２の成長の前及び後の少なくともいずれかに実施される障壁層４１の成長工程をさらに備えることができる。この障壁層４１においては、III族元素中におけるＩｎ元素の比（Ｉｎ組成比）が井戸層４２におけるＩｎ組成比ｘｓよりも低い。すなわち、本製造方法によって製造される半導体発光素子においては、活性層４０は、複数の障壁層４１どうしの間に井戸層４２が設けられた量子井戸構造を有することができる。これにより、発光効率が向上する。
障壁層４１の成長における基体の温度は、井戸層４２の成長における基体の温度以上に設定されることが望ましい。これにより、活性層４０の結晶欠陥を低減することができる。
本製造方法においては、井戸層４２の成長と、障壁層４１の成長と、が交互に３回以上繰り返されることが望ましい。井戸層４２の積層数が３以上の場合に、井戸層４２に加わる歪エネルギーの低減効果が大きく現れる。これにより、発光効率がさらに向上する。
なお、発明者の実験においては、基板５としてサファイアが用いられたが、基板５には、ＧａＮ、ＳｉＣ、Ｓｉ及びＧａＡsなどの材料を用いることができる。基板５には、ｃ面の主面を有する基板を用いることができる。また、基板５には、ｃ面から傾斜した主面を有する基板を用いることができる。特に、基板５として、ｃ面の主面を有する基板を用いた場合においても、第２半導体層２０の形成の高温処理を経た後においても高い結晶品質を維持する効果が効果的に発揮される。
本実施形態に係る窒化物半導体の製造方法は、青緑色〜緑色〜赤色のＬＥＤの他、青緑色〜緑色〜赤色のレーザダイオード（ＬＤ：Laser Diode）などに応用できる。
本実施形態に係る半導体発光素子は、ＬＥＤに応用できる。このＬＥＤが上記は、表示装置や照明などに応用できる。また、本実施形態に係る半導体発光素子は、例えば、高密度記憶ディスクへ読み書きするための光源として用いられるレーザダイオード（ＬＤ）などにも応用できる。
実施形態によれば、活性層の劣化を抑制した半導体発光素子の製造方法が提供できる。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる基板、バッファ層、半導体層、活性層、障壁層、井戸層、積層構造体及び電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。例えば、上記実施形態の中で説明した組成や膜厚なども一例であり、種々の選択が可能である。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
５…基板、 ６…バッファ層、 １０…第１半導体層、 １０ｓ…積層構造体、 １１…ｎ側下地層、 １２…ｎ側コンタクト層、 ２０…第２半導体層、 ２１…第１ｐ側層、 ２２…第２ｐ側層、 ２３…ｐ側コンタクト層、 ３０…多層構造体、 ４０…活性層、 ４１…障壁層、 ４２…井戸層、 ４８…暗点、 ４９…輝点、 ７０…第１電極、 ８０…第２電極、 １１０、１２０、１９１、１９２…半導体発光素子、 １９３…試料、 ＢＬ１〜ＢＬ（ｎ＋１）、ＢＬｉ、ＢＬ（ｉ＋１）…障壁層、 Ｒ１…条件領域、 Ｒｄ…割合、 ＷＬ１〜ＷＬｎ、ＷＬｉ、ＷＬ（ｉ−１）…井戸層、 ｘｓ…Ｉｎ組成比、 ｘｖ…Ｉｎの気相供給量比

Claims (6)

  1. Ｉｎ原子及びＧａ原子を含み、Ｉｎ原子の数とＧａ原子の数との合計に対する前記Ｉｎ原子の数の比であるｘｓが０．２以上０．４以下である窒化物半導体を含む結晶層を含み、出射される光のピーク波長が４８０ｎｍ以上７００ｎｍ以下の半導体発光素子の製造方法であって、
    基体の主面に、Ｇａ原子を含む第１分子とＩｎ原子を含む第２分子とを含む原料ガスを供給して層面がｃ面の前記結晶層を形成する工程と、
    前記結晶層の形成の後に、前記結晶層の前記成長における前記基体の温度よりも高い温度で半導体層の結晶を形成する工程と、
    前記結晶層の前記成長の前及び後の少なくともいずれかに実施され、III族元素中におけるＩｎ組成比が前記結晶層における前記Ｉｎ組成比よりも低い障壁層を成長させる工程と、
    を備え、
    前記第１分子及び前記第１分子の分解種の前記原料ガスに対する第１分圧と、前記第２分子及び前記第２原料分子の分解種の前記原料ガスに対する第２分圧と、の合計に対する前記第２分圧の比をＩｎの気相供給量比ｘｖとしたとき、
    （１−１／ｘｖ）／（１−１／ｘｓ）を０．１よりも小さくし、
    前記結晶層の前記形成における前記基体の温度は、６００℃以上７５０℃以下であり、
    前記障壁層の前記成長における前記基体の温度は、前記結晶層の前記成長における前記基体の温度以上であり、
    前記結晶層の成長と、前記障壁層の成長と、が交互に３回以上繰り返されることを特徴とする半導体発光素子の製造方法。
  2. Ｉｎ原子及びＧａ原子を含み、Ｉｎ原子の数とＧａ原子の数との合計に対する前記Ｉｎ原子の数の比であるｘｓが０．２以上０．４以下である窒化物半導体を含む結晶層を含み、出射される光のピーク波長が４８０ｎｍ以上７００ｎｍ以下の半導体発光素子の製造方法であって、
    基体の主面に、Ｇａ原子を含む第１分子とＩｎ原子を含む第２分子とを含む原料ガスを供給して層面がｃ面の前記結晶層を形成する工程を備え、
    前記第１分子及び前記第１分子の分解種の前記原料ガスに対する第１分圧と、前記第２分子及び前記第２原料分子の分解種の前記原料ガスに対する第２分圧と、の合計に対する前記第２分圧の比をＩｎの気相供給量比ｘｖとしたとき、
    （１−１／ｘｖ）／（１−１／ｘｓ）を０．１よりも小さくすることを特徴とする半導体発光素子の製造方法。
  3. 前記結晶層の前記形成における前記基体の温度は６００℃以上７５０℃以下であることを特徴とする請求項２に記載の半導体発光素子の製造方法。
  4. 前記結晶層の形成の後に、前記結晶層の前記成長における前記基体の温度よりも高い温度で半導体層の結晶を形成する工程をさらに備えたことを特徴とする請求項２または３に記載の半導体発光素子の製造方法。
  5. 前記結晶層の前記成長の前及び後の少なくともいずれかに実施され、III族元素中におけるＩｎ組成比が前記結晶層における前記Ｉｎ組成比よりも低い障壁層を成長させる工程をさらに備えたことを特徴とする請求項２〜４のいずれか１つに記載の半導体発光素子の製造方法。
  6. 前記障壁層の前記成長における前記基体の温度は、前記結晶層の前記成長における前記基体の温度以上であることを特徴とする請求項５記載の半導体発光素子の製造方法。
JP2010175803A 2010-08-04 2010-08-04 半導体発光素子の製造方法 Expired - Fee Related JP5349420B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010175803A JP5349420B2 (ja) 2010-08-04 2010-08-04 半導体発光素子の製造方法
US13/029,416 US8093083B1 (en) 2010-08-04 2011-02-17 Method for manufacturing a semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010175803A JP5349420B2 (ja) 2010-08-04 2010-08-04 半導体発光素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013136550A Division JP5606595B2 (ja) 2013-06-28 2013-06-28 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2012038824A JP2012038824A (ja) 2012-02-23
JP5349420B2 true JP5349420B2 (ja) 2013-11-20

Family

ID=45419077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010175803A Expired - Fee Related JP5349420B2 (ja) 2010-08-04 2010-08-04 半導体発光素子の製造方法

Country Status (2)

Country Link
US (1) US8093083B1 (ja)
JP (1) JP5349420B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013179227A (ja) * 2012-02-29 2013-09-09 Toshiba Corp 半導体発光素子
JP2015109383A (ja) * 2013-12-05 2015-06-11 シャープ株式会社 窒化物半導体発光素子およびその製造方法
US9719861B2 (en) * 2014-08-13 2017-08-01 Nxp Usa, Inc. Temperature sensor circuit
CN106711295B (zh) * 2016-11-24 2019-03-08 华灿光电（浙江）有限公司 一种GaN基发光二极管外延片的生长方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69132934T2 (de) * 1990-05-23 2002-08-29 Uniphase Opto Holdings Inc., San Jose Strahlungsemittierende Halbleiteranordnung und Verfahren zum Herstellen derselben
JP2751987B2 (ja) 1992-11-20 1998-05-18 日亜化学工業株式会社 窒化インジウムガリウム半導体の成長方法
US5814533A (en) * 1994-08-09 1998-09-29 Rohm Co., Ltd. Semiconductor light emitting element and manufacturing method therefor
JP3710339B2 (ja) * 1999-08-31 2005-10-26 シャープ株式会社 ＧａＮ系化合物半導体発光素子の製造方法
JP4808298B2 (ja) * 2000-01-21 2011-11-02 富士通株式会社 半導体装置及びその製造方法
JP3453558B2 (ja) * 2000-12-25 2003-10-06 松下電器産業株式会社 窒化物半導体素子
JP2009021361A (ja) * 2007-07-11 2009-01-29 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子、および窒化物系半導体発光素子を作製する方法
JP2010205835A (ja) * 2009-03-02 2010-09-16 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体光素子、窒化ガリウム系半導体光素子を製造する方法、及びエピタキシャルウエハ
JP4658233B2 (ja) * 2009-03-03 2011-03-23 パナソニック株式会社 窒化ガリウム系化合物半導体の製造方法、および半導体発光素子の製造方法
US8341776B2 (en) * 2009-07-15 2013-01-01 Continuum Footspas, Llc Adjustable leg rest assembly

Also Published As

Publication number Publication date
US8093083B1 (en) 2012-01-10
JP2012038824A (ja) 2012-02-23

Similar Documents

Publication Publication Date Title
JP5372045B2 (ja) 半導体発光素子
JP5175918B2 (ja) 半導体発光素子
JP4940317B2 (ja) 半導体発光素子及びその製造方法
JP5417307B2 (ja) 半導体発光素子
JP2012244092A (ja) 半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法
JP2012023264A (ja) 半導体発光素子及びその製造方法
CN113169255A (zh) Iii族氮化物半导体发光元件及其制造方法
WO2015182207A1 (ja) エピタキシャルウエハ、半導体発光素子、発光装置及びエピタキシャルウエハの製造方法
JP5143214B2 (ja) 半導体発光素子
JP2012238787A (ja) 半導体発光素子及びウェーハ
JP5349420B2 (ja) 半導体発光素子の製造方法
JP5388967B2 (ja) 半導体発光素子
JP5443324B2 (ja) 光半導体素子
WO2020122137A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法
JP5889981B2 (ja) 半導体発光素子
JP5606595B2 (ja) 半導体発光素子の製造方法
JP2017139247A (ja) エピタキシャルウエハ、半導体発光素子、発光装置及びエピタキシャルウエハの製造方法
JP2022179037A (ja) 紫外半導体発光素子
JP5200829B2 (ja) Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP5615334B2 (ja) 半導体発光素子
JP6010088B2 (ja) 半導体発光素子
JP5651758B2 (ja) 半導体発光素子
JP2013141017A (ja) 半導体発光素子の製造方法
JP5694476B2 (ja) 半導体発光素子
JP2012119692A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130502

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130820

LAPS Cancellation because of no payment of annual fees