Nothing Special   »   [go: up one dir, main page]

JP5083161B2 - 電子部品の製造方法及び製造装置 - Google Patents

電子部品の製造方法及び製造装置 Download PDF

Info

Publication number
JP5083161B2
JP5083161B2 JP2008259168A JP2008259168A JP5083161B2 JP 5083161 B2 JP5083161 B2 JP 5083161B2 JP 2008259168 A JP2008259168 A JP 2008259168A JP 2008259168 A JP2008259168 A JP 2008259168A JP 5083161 B2 JP5083161 B2 JP 5083161B2
Authority
JP
Japan
Prior art keywords
resin
sheet resin
temperature
sheet
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008259168A
Other languages
English (en)
Other versions
JP2009278058A (ja
Inventor
宗一 久米
彰夫 勝部
啓 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008259168A priority Critical patent/JP5083161B2/ja
Priority to DE102009017763.9A priority patent/DE102009017763B4/de
Priority to CN200910132839XA priority patent/CN101562141B/zh
Publication of JP2009278058A publication Critical patent/JP2009278058A/ja
Application granted granted Critical
Publication of JP5083161B2 publication Critical patent/JP5083161B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01065—Terbium [Tb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

この発明は、例えばチップサイズパッケージの電子部品の製造方法及びその製造装置に関するものである。
従来、半導体ベアチップ等のチップ状電子機能素子を備えたパッケージの小型化及び低背化を図るために、各種構造のチップサイズパッケージ（ＣＳＰ）の開発が行われている。
このような目的で樹脂封止パッケージを行うものとして特許文献１が開示されている。
図１は特許文献１に示されている電子部品製造時の各工程図である。
まず実装工程では、図１（Ａ）に示すように、実装集合基板１１の上に素子を突起状電極３を介して実装し、配置工程において、各素子２の上に樹脂フィルム１２が配置される。続く真空パック工程において、図１（Ｂ）のように実装集合基板１１と実装された各素子２と樹脂フィルム１２との積層体が真空パック用の袋１３に入れられて、この袋１３の内部が減圧され、袋１３の開口部の近傍が両側から熱融着用ヒータにより融着されて開口部が閉じられる。
その後、図１（Ｃ）のように、袋１３ごと樹脂フィルム１２の硬化温度未満の温度に加熱される。
これによって、袋１３により真空パックされた実装集合基板１１の上に実装された各素子２の間に、軟化した樹脂フィルム１２が浸入し、樹脂フィルム１２からの封止樹脂前躯体４ａによって封止される。
次の硬化工程において、各素子２と実装集合基板１１とが樹脂フィルム１２からの封止樹脂前躯体４ａの硬化温度までさらに加熱されて、封止樹脂前躯体４ａが硬化される。その結果、図１（Ｄ）に示すように各素子２がそれぞれ封止樹脂部４で覆われる。
その後、分割工程で図１（Ｅ）に示すように、実装集合基板１１を素子２ごとに仮想分断線９に沿って分割される。
再公表特許ＷＯ２００５／０７１７３１号公報
前述の減圧及び加熱を伴う樹脂封止は、加熱工程以外の工程が一般的には室温でのプロセスとなるため、使用可能な樹脂の粘度物性値が限定される。仮にそれを逸脱する物性値の樹脂材料を使用した場合は、実装済み素子や接合部にダメージを与えたり、粘度が高く流動性が不充分なため必要な充填性を確保できなかったりするという課題がある。
また、樹脂には揮発性の溶剤成分が含まれているものがあるが、本硬化時にそれが揮発する過程でボイド（樹脂が充填されずに残った気泡）が生じるおそれがあり、充填不良や外観品位の低下を招く。そのため、揮発性溶剤成分の含有量を厳しく制限する必要があったり、使用可能な樹脂材料が無溶剤系材料に限定されたりする問題があった。
さらに、チップ状電子機能素子がある程度以上大きいと、そのチップ状電子機能素子と実装集合基板との間への樹脂の充填が不充分となる、すなわちアンダーフィルが完全に形成されない。そのため、接合強度が不充分になるおそれがあった。
そこで、この発明の目的は、前述の問題を解消して、樹脂の充填性を高め、実装済み素子の接合部に対するダメージを抑え、ボイドの発生を防止し、封止樹脂として利用可能な樹脂の物性値の範囲を広げた、電子部品の製造方法及びその製造装置を提供することにある。
前記課題を解決するために、この発明は次のようにして電子部品を製造する。
（１）複数のチップ状電子機能素子を実装集合基板上にそれぞれ実装する電子機能素子実装工程と、
前記電子機能素子が実装された前記実装集合基板上に溶剤を含むシート樹脂を配置して、前記実装集合基板と前記シート樹脂との積層体を構成するシート樹脂積層工程と、
ガスバリア性を備えた袋に前記積層体を入れ、減圧下で前記シート樹脂の硬化温度未満の温度に加熱して前記シート樹脂中の溶剤を揮発させる、溶剤揮発工程と、
前記溶剤揮発工程の後、前記袋を密封し、前記積層体に対して大気圧または大気圧を超える圧力を加えるとともに、前記積層体を前記シート樹脂の硬化温度に達するまで加熱することによって、前記複数のチップ状電子機能素子と前記実装集合基板との間に前記シート樹脂を充填した後に前記シート樹脂を硬化させて、前記各電子機能素子を前記実装集合基板上に樹脂封止する樹脂充填封止工程と、
前記樹脂封止された各電子機能素子を備えた前記実装集合基板を電子機能素子毎に分割する分割工程と、
を有して、電子部品を製造する。
この製造方法によれば、溶剤揮発工程で減圧時にシート樹脂を加熱して室温時より粘度を低下させることで樹脂流動圧力による部品や接合部へのダメージを低減して封止時の接合部破壊を防ぐだけでなく、ボイドや樹脂充填時に樹脂内に混入した気泡（以下、「エア噛み」という。）がなくなり、空隙への樹脂浸入・充填性も向上する。
また、溶剤揮発工程でシート樹脂を減圧下で加熱する（減圧しながら加熱するか、加熱しながら減圧する）ことで、従来工法の硬化過程で発生するのと同等量の溶剤成分を揮発蒸散させることができ、その後に行う樹脂充填封止工程（本硬化過程）では既に溶剤成分残留量が減少しているので溶剤の揮発によるボイドが発生せず、素子へのダメージも無い。そのため、樹脂充填封止工程（本硬化過程）で例えば昇温速度を遅くするといった温度プロファイルの制御を行う必要もなく、単にシート樹脂の硬化温度以上に加熱することによって前記シート樹脂を本硬化させるだけで済むため、硬化時間（プロセス時間）も短縮できる。またシート樹脂中の溶剤量を厳密に管理することなくボイドレスの封止が可能となるため管理コストが低減できる。
（２）前記樹脂充填封止工程では、前記袋を密封したまま前記積層体に対して大気圧環境に戻した状態で加熱する。
この製造方法によれば、加圧＋加熱＋真空機能を満たすために大型プレスやそのための大型真空チャンバーとポンプなどを必要とせずに、安価な装置で同様の効果を得られ、低コストなプロセスで製造できる。また、樹脂充填封止工程では、大気圧環境下で単にシート樹脂の硬化温度以上に加熱することによって前記シート樹脂を本硬化させるだけで済むため、硬化時間（プロセス時間）も短縮でき、シート樹脂中の溶剤量を厳密に管理する必要もなくなり管理コストが低減できる。
（３）前記樹脂充填封止工程では、前記袋を密封したまま、加圧装置によって前記積層体に大気圧以上の圧力を加えた状態で加熱する。
この製造方法によれば、溶剤揮発工程でシート樹脂から抜け切れなかった溶剤などにより発生するボイドや、エア噛みがある場合、後にその気体が揮発し、膨張して、おおきなボイドまたはエア噛みによる空間が発生することがあるが、これを加圧装置によって圧力をかけながら硬化温度まで上げることで、ボイドやエア噛みをつぶすことができる。
（４）前記樹脂充填封止工程では、前記積層体に対して、前記シート樹脂の硬化温度未満の温度で一旦加熱し、その後に前記シート樹脂の硬化温度以上の温度で加熱する。
この製造方法によれば、前記シート樹脂の硬化温度未満の温度で、樹脂の粘性が下がっている状態で加圧するため、樹脂の流動性が非常によい。そのため、より大きなチップ状電子機能素子についても、その下面と実装集合基板との間に樹脂の充填が可能となる。
前記課題を解決するために、この発明の電子部品の製造装置は次のように構成する。
（５）複数のチップ状電子機能素子が実装された実装集合基板上に溶剤を含むシート樹脂が配置されてなる積層体を、ガスバリア性を備えた袋に入れられた状態で減圧するチャンバーと、
前記チャンバー内を減圧するとともに前記シート樹脂の硬化温度未満の温度に加熱して前記シート樹脂中の溶剤を揮発させる減圧下加熱手段と、
前記袋を密封し、大気圧環境に戻した後に、前記積層体を前記シート樹脂の硬化温度に達するまで加熱することによって前記シート樹脂を硬化させて、前記各電子機能素子を前記実装集合基板上に樹脂封止する加圧加熱硬化手段と、
を備える。
この構成により、加圧＋加熱＋真空機能を満たすために大型プレスやそのための大型真空チャンバーとポンプなどを必要とせずに、安価な装置で同様の効果を得られ、低コストなプロセスで製造できる。
（６）複数のチップ状電子機能素子が実装された実装集合基板上に溶剤を含むシート樹脂が配置されてなる積層体を、ガスバリア性を備えた袋に入れられた状態で減圧するチャンバーと、
前記チャンバー内を減圧するとともに前記シート樹脂の硬化温度未満の温度に加熱して前記シート樹脂中の溶剤を揮発させる減圧下加熱手段と、
前記袋を密封し、前記積層体に大気圧以上の圧力を加えるとともに、前記積層体を前記シート樹脂の硬化温度未満の温度に加熱し、その後に前記積層体を前記シート樹脂の硬化温度以上に加熱することによって前記シート樹脂を硬化させて、前記各電子機能素子を前記実装集合基板上に樹脂封止する加圧加熱硬化手段と、
を備える。
この構成により、減圧下加熱手段でシート樹脂から抜け切れなかった溶剤などにより発生するボイドやエアーの混入によるエア噛みが加圧加熱硬化手段によってつぶされる。また、前記シート樹脂の硬化温度未満の温度で、樹脂の粘性が下がっている状態で加圧することになるので、より大きなチップ状電子機能素子についても、その下面と実装集合基板との間に樹脂の充填が可能となる。
この発明によれば、樹脂流動圧力による部品や接合部へのダメージを低減して封止時の接合部破壊が防止できる。また、ボイドやエア噛みがなくなり、空隙への樹脂浸入・充填性が向上する。また、溶剤の揮発によるボイドが発生せず、素子へのダメージも無い。さらに、従来は困難であった大きなチップ状電子機能素子についても、その下面と実装集合基板との間に樹脂の充填が可能となる。
《第１の実施形態》
この発明の第１の実施形態に係る電子部品の製造方法及びその製造装置について、図２〜図６を参照して説明する。
図２はシート樹脂積層工程での状態と樹脂充填封止工程での状態について示す断面図である。
各工程については後に詳述するが、シート樹脂積層工程では、図２（Ａ）に示すように、この発明に係る「実装集合基板」に相当する実装基板２３にシート樹脂２４を積層するとともに、これをセパレータ２２，２５の間に挟みこみ、更にこれらの積層体をベース板２１の上部に配置した状態で、ガスバリア性を備えた袋（以下「パック」という。）３０に入れ、基板入りパック５０を構成する。
図２（Ｂ）は、この時の実装基板２３に実装されている、チップ状電子機能素子（例えば半導体素子）４０の実装状態を示す部分拡大断面図である。実装基板２３の上面には金属ナノ粒子等によるバンプ４２が形成されていて、チップ状電子機能素子４０の回路パターン形成面の接続端子４１がバンプ４２によって接続されている。
樹脂充填封止工程では、図２（Ｃ）で示すように、パック３０がシール部Ｓでシールされ、大気圧環境に戻されることによって、前記積層体はパック３０内部で大気圧により加圧され樹脂封止が行われる。
図２（Ｄ）はチップ状電子機能素子４０周囲の樹脂封止の様子を示す部分拡大断面図である。このように実装基板２３の表面に実装されたチップ状電子機能素子４０の周囲及びチップ状電子機能素子４０と実装基板２３との間隙部にもシート樹脂２４が充填される。
図３は溶剤揮発工程と樹脂充填封止工程の処理を行う装置の構成図である。図３（Ｂ）は主要部の断面図、図３（Ａ）は主要部の上面図である。この装置は加熱ラミネート装置であり、図中の基板入りパック５０（図２（Ａ）に示した状態）を配置する加熱ステージ（減圧下加熱手段）５１、基板入りパック５０のパック３０のシール部Ｓをシールするシールヒータ５２、シール用当て板５３、吸入ダクト５４、及びこれらを覆うカバー５５を備えている。このカバー５５を閉じて、所定の真空度に到達してから所定の時間その状態を維持した後に、シールヒータ５２とシール用当て板５３とがパック３０のシール部Ｓとなる箇所を上下から挟み込むように動作し、パック３０の当該箇所を加圧・加熱してシール部Ｓを形成し、基板入りパック５０を密封する。加熱ステージ５１は、カートリッジヒータプレートや誘導加熱などにより、基板入りパック５０を加熱する。
この加熱ラミネート装置は不図示の真空チャンバー内に入れて、真空ポンプによって減圧時に真空チャンバー内を減圧する。
図４は、図３に示した加熱ラミネート装置及び不図示の真空チャンバーを用いて電子部品を製造する電子部品の製造方法における各工程を図示したものである。
まず、「電子機能素子実装工程」で、アルミナ等のセラミック基板、ガラスエポキシ等の樹脂基板である実装基板２３の上面に金属ナノ粒子等によるバンプ４２を形成し、このバンプを用いて、実装基板２３上に複数のチップ状電子機能素子４０をそれぞれフェイスダウン方式で実装する（図２参照）。
次に、「シート樹脂積層工程」で、図４（Ａ）に示すように、金属製のベース板２１の上にセパレータ２２、実装基板２３及びシート樹脂２４をこの順に積層し、図４（Ｂ）に示すように、その上部に更にセパレータ２５を配置してパック３０内に入れることによって、基板入りパック５０を作成する。
なお、上記セパレータ２２，２５は、粘性を有するシート樹脂２４がパック３０の内面に貼り付かないようにするためのものであり、そのような目的を達成できるものであれば材質は特に問わない。またパックの内面自体が離型機能を有する場合は、セパレータ２２，２５で実装基板２３とシート樹脂２４を挟み込まなくてもよい。このような離型機能は、例えば離型剤のコーティングなどの方法により付与することができる。
パック３０としては、柔軟性とガスバリア性を備え、内層にシーラント層を有するラミネートパックを用いる。上記ベース板２１はパック収縮時の実装基板の反りや外的ダメージを防止する。
なお、実装基板２３が十分な剛性を有し、パック収縮時の反りが無視できる程度である場合には、ベース板２１を配置せずに基板入りパック５０を作成してもよい。
前記シート樹脂は、封止樹脂をシート状に形成したものであり、実装基板の素子搭載面に搭載する。このシート樹脂は実装素子の搭載エリアを完全に覆うサイズであり、厚さは搭載素子高さより厚め（例えば素子高さ約１８０μｍに対して２３０μｍ厚程度）のものを用いる。この厚みは搭載素子の実装基板内での集積度によっても適宜定める。
その後、「溶剤揮発工程」で、図４（Ｃ）及び図３に示すように、基板入りパック５０を加熱ラミネート装置の加熱ステージにセットし、減圧するとともにシート樹脂２４の硬化温度未満の温度にまで加熱する。このことによってシート樹脂中の溶剤を揮発させる。
具体的には、加熱ステージ５１にセットした後、７０〜１２０℃の加熱を行い、その後真空チャンバーを閉じて減圧を開始し、所定の真空度（１２０Ｐａ程度）にまで到達させる。
上記加熱と減圧のタイミングは、所望の真空度到達時点で所望の温度（樹脂温度）に到達していれば任意に変更可能である。所望の温度に到達したときの真空度より最終的な到達真空度はさらに高くても構わない。また、到達温度は、シート樹脂の温度−粘度特性、実装基板の空隙の状態と樹脂の浸入量、及びシート樹脂の溶剤成分の揮発量に基づいて本硬化後にボイドが発生しない範囲で決定する。
真空度及び温度が所定値に到達した後に時間管理を行う。例えば３０ｓ程度の時間が経過するのを待つ。
次に、「樹脂充填封止工程」で、図４（Ｄ）に示すようにパック３０をシールしてラミネートパックを密封し、真空チャンバーを開放して大気圧下に戻す。その後、図４（Ｅ）に示すように、パックのまま大気圧下の硬化条件である１７５℃／１Ｈの加熱処理を行い、樹脂を本硬化させる。
上記加熱処理では、先ずシート樹脂の硬化温度未満の温度で所定時間だけ保持し、その後にシート樹脂の硬化温度以上の温度まで加熱する、という２段階で加熱してもよい。
さらに、その後、「分割工程」で、パックを開封し、ベース板２１、セパレータ２２，２５を取り除いて、実装基板２３をダイシングまたはスクライブ分割によって複数の子基板にする。
図５は、従来用いられていた封止用樹脂及びこの発明で適用可能なシート樹脂についての、温度に対するシート樹脂の粘度、及びシート樹脂からの溶剤揮発量の特性を示すものである。
この図５において特性曲線Ｖ１は従来の封止用樹脂の温度変化に対する樹脂の粘度の特性を表している。また、特性曲線Ｓ１は、その従来の封止用樹脂の、温度変化に対する溶剤揮発量の特性を表している。
従来の封止温度は室温であり、この従来の封止用樹脂は樹脂封止を行った後に樹脂硬化設定温度にまで加熱する段階で、特性曲線Ｓ１で示すように樹脂からわずかに溶剤が揮発することになる。
一方、特性曲線Ｖ２は、本発明により新たに適用可能となる或る樹脂の温度変化に対する樹脂の粘度の特性を表している。また特性曲線Ｓ２は、本発明の電子部品の製造方法により生じる、温度変化による溶剤揮発量の変化を表している。
本発明では溶剤揮発工程での設定温度をその樹脂の溶剤揮発温度（特性曲線Ｓのピーク温度）より高く設定しているので、減圧下における温度上昇に伴って溶剤が揮発する。したがって、その後に、図４（Ｄ），（Ｅ）に示したように、パックをシールして大気圧環境に戻した際には、樹脂中から既に溶剤が揮発している。そのため、このように従来の封止用樹脂より溶剤揮発量の多い樹脂を用いてもボイドのない電子部品が製造できる。例えば溶剤成分が０．１ｗｔ％以上含まれていても適用可能である。
因みに、特性曲線Ｖ２、Ｓ２で示した、本発明により適用可能となった樹脂を用いて従来の製造方法により樹脂封止を行ったとすると、本硬化のための温度上昇過程で、図５において特性曲線Ｓ３で示すように多量の溶剤が揮発する。この揮発した溶剤はパック内に閉じ込められたままであるので、これがボイドとなって現れる。
図６は、この発明の実施形態による電子部品の製造方法で製造した電子部品と従来の製造方法によって製造した電子部品の拡大外観図（写真）及び拡大断面図（写真）である。
本発明によれば、図６（Ｂ）に示すように、チップ状電子機能素子４０の周囲や実装基板２３との間にボイドなども発生することなく、シート樹脂２４が完全に充填されることが分かる。また、その外観も図６（Ａ）のように良好である。
これに対して、同じシート樹脂を用いて従来の製造方法により製造した場合には、図６（Ｄ）のように、チップ状電子機能素子４０の周囲及びチップ状電子機能素子４０と実装基板２３との間にボイドＶが生じるのが分かる。また、その外観も図６（Ｃ）のように、その品位が著しく低下する。
なお、チップ状電子機能素子の接続端子の接合材料は金属ナノ粒子に限らず、導電性接着剤、はんだなどの種々の材料を用いることができる。また、Ａｕバンプ接合による接合、ワイヤボンディング、およびこれらの組み合わせによる接合にも適用可能である。
以上に示した方法により、次のような効果を奏する。
パック３０のシールの後、大気圧下に戻す時にパック内の圧力（真空度とシール時の内容積で決まる）と大気圧とに差圧が生じてパック３０が内容物を押し付ける。このときシート樹脂２４が変形することでチップ状電子機能素子４０にストレスが掛かることになるが、一般に封止樹脂は加熱することで低粘度化するので、チップ状電子機能素子４０へのダメージを低減でき、チップ状電子機能素子４０及びその接合部の破壊を防止できる。
同様に、シート樹脂が室温時より低粘度化することによりボイドの発生やエア噛みが防止され、空隙への樹脂浸入・充填性が向上する。
減圧下でシート樹脂を加熱するので、大気圧で加熱する場合に比較してより低温で多量の溶剤成分がシート樹脂から揮発蒸散し、パック後に行う本硬化加熱過程においてボイドの原因となる溶剤成分が残留しない、あるいは非常に減少していることになる。したがってボイドが発生しない。その結果、樹脂材料の溶剤有無による制約を受けることなく、多くの樹脂が封止樹脂として使用可能となり、高信頼性及び低コスト化が図れる。
《第２の実施形態》
この発明の第２の実施形態に係る電子部品の製造方法及びその製造装置について、図７〜図９を参照して説明する。
図７・図８は、電子部品の製造方法における各工程を図示したものである。図７（Ａ）（Ｂ）はシート樹脂積層工程、図７（Ｃ）は溶剤揮発工程、での状態を示す断面図である。また、図７（Ｄ）は樹脂充填封止工程の前半工程である。
第２の実施形態では、比較的大型のチップ状電子機能素子が搭載された電子部品を対象としている。
まず、シート樹脂積層工程では、図７（Ａ）に示すように、例えばＩＣの様な比較的大型のチップ状電子機能素子４０が実装された実装基板（実装集合基板）２３にシート樹脂２４を積層し、さらのその上部にセパレータ２５を積層することによって積層体を構成する。
次に、図７（Ｂ）に示すように、前記積層体をパック３０に入れ、基板入りパック５０を構成する。
その後、「溶剤揮発工程」で、図７（Ｃ）に示すように、基板入りパック５０を加熱ラミネート装置の加熱ステージにセットし、減圧するとともにシート樹脂２４の硬化温度未満の温度にまで加熱する。このことによってシート樹脂中の溶剤を揮発させる。
次に、「樹脂充填封止工程」で、図７（Ｄ）に示すようにパック３０をシールしてラミネートパックを密封し、真空チャンバーを開放して大気圧下に戻す。
図７の（Ａ）〜（Ｄ）の各工程は、第１の実施形態で図４（Ａ）〜（Ｄ）に示した各工程と基本的に同じである。第２の実施形態では、第１の実施形態と異なり、樹脂充填封止工程の後半で、基板入りパック５０に対して大気圧を超える圧力を加える。
図８は、図７（Ｄ）に示した樹脂充填封止工程前半工程に続く後半工程について示す図である。図７（Ｄ）に示したように、パック３０をシールしてラミネートパックを密封し、真空チャンバーを開放して大気圧下に戻した後、図８に示す温間静水圧加圧法（ＷＩＰ法）により、基板入りパック５０を加熱加圧する。
図８に示すように、基板入りパック５０を加圧容器６０内に入れて、加熱加圧水６１を介して加熱及び加圧する（加圧加熱硬化手段）。
図９は図８に示した温間静水圧加圧法での加熱・加圧プロファイルの例である。
先ず、第１の一定温度Ｔａになるまで加熱し、また所定圧力Ｐになるまで加圧する。この第１の一定温度Ｔａは、シート樹脂２４の硬化温度未満の温度であり、且つシート樹脂２４の樹脂がチップ状電子機能素子の下面と実装基板の表面との間に流入するに要する粘度にまで粘性が下がる温度である。この第１の一定温度Ｔａを所定時間Ｔ１持続させる。この時間Ｔ１はシート樹脂２４の樹脂がチップ状電子機能素子の下面と実装基板の表面との間に完全に流入するに要する時間である。これにより、チップ状電子機能素子の下面と実装基板の上面との間に樹脂を浸入させる。
その後、圧力Ｐは一定にしたまま、シート樹脂２４の硬化温度以上の第２の一定温度Ｔｂにまで温度を上げる。この状態を所定時間Ｔ２だけ持続させる。この時間Ｔ２は、チップ状電子機能素子周囲及びチップ状電子機能素子の下面と実装基板の表面との間の樹脂が熱硬化するに要する充分な時間である。
続いて、加熱温度・加圧圧力を徐々に下げて、樹脂充填封止工程の後半工程を終了する。
なお、上記の実施形態は温間静水圧加圧法により加熱・加圧を行った例であるが、水以外の不活性液体などを使用してもよく、また気体を加熱・加圧するオートクレーブ法も同様に適用できる。
最後に分割工程で、パックを開封しセパレータ２５を取り除いて、実装基板２３をダイシングまたはスクライブ分割によって複数の子基板にする。
なお、図９に示した例では、シート樹脂２４の硬化温度未満の温度Ｔａを保持する時間とシート樹脂２４の硬化温度以上の温度を保持する時間とを分けたが、加熱温度を徐々に上昇させることによって、加熱温度がシート樹脂２４の硬化温度未満である時間にシート樹脂の流動による充填を行い、加熱温度がシート樹脂２４の硬化温度以上となる時間でシート樹脂を硬化させるようにしてもよい。
《第３の実施形態》
この発明の第３の実施形態に係る電子部品の製造方法及びその製造装置について、図１０を参照して説明する。
図１０は樹脂充填封止工程で基板入りパックを加熱加圧する状態を示す図である。第２の実施形態では、温間静水圧加圧法で基板入りパック５０を加熱加圧したが、図１０に示す例では、一軸プレス装置のステージ７１に基板入りパック５０を置き、一軸プレス装置の可動部７２で、加熱しつつ基板入りパック５０を所定押圧力でプレスする。
基板入りパック５０の構成は図７（Ａ）〜（Ｄ）に示した工程と同じ工程で構成する。
プレス時の加熱温度は、シート樹脂２４の硬化温度未満の温度であり、且つシート樹脂２４の樹脂がチップ状電子機能素子の下面と実装基板の表面との間に流入するに要する粘度にまで粘性が下がる温度である。これにより、チップ電子機能素子の下面と実装基板の上面との間に樹脂を浸入させる。
その後、圧力Ｐは一定にしたまま、シート樹脂２４の硬化温度以上の温度にまで温度を上げる。このことにより、チップ状電子機能素子周囲及びチップ状電子機能素子の下面と実装基板の表面との間の樹脂が熱硬化する。
その後の工程は第１・第２の実施形態の場合と同様である。
このように、一軸プレス装置を用いると、平坦性が高い剛体（ステージ７１及び可動部７２）で基板入りパックに熱と圧力をかけることになるので、シート樹脂が流動することによって生じる樹脂面の平面度が上がる。
なお、実装基板がセラミック基板である場合のように、その基板の凹凸や突起などで基板割れが発生するおそれがある場合には、基板入りパック５０と一軸プレス装置のステージ７１及び可動部７２との間にゴムシートなどの、セラミックや樹脂より柔らかい弾性体や柔軟体を挟んでもよい。
特許文献１に示されている電子部品製造時の各工程図である。 第１の実施形態におけるシート樹脂積層工程の状態と樹脂充填封止工程の状態について示す断面図である。 第１の実施形態における溶剤揮発工程と樹脂充填封止工程の処理を行う装置の構成図である。 図３に示した加熱ラミネート装置及び真空チャンバーを用いて電子部品を製造する電子部品の製造方法における各工程を示す図である。 従来用いられていた封止用樹脂及びこの発明で適用可能な樹脂についての、温度に対する樹脂の粘度、及び樹脂からの溶剤揮発量の特性を示すものである。 この発明の第１の実施形態による製造方法で製造した電子部品と従来の製造方法で製造した電子部品の拡大外観図（写真）及び拡大断面図（写真）である。 第２の実施形態に係る電子部品の製造方法における各工程を示す図である。 第２の実施形態に係る電子部品の製造方法における樹脂充填封止工程の後半工程を示す図である。 図８に示した温間静水圧加圧法での加熱・加圧プロファイルの例である。 第３の実施形態に係る樹脂充填封止工程で、基板入りパックを加熱加圧する状態を示す図である。
符号の説明
２１…ベース板
２２，２５…セパレータ
２３…実装基板（実装集合基板）
２４…シート樹脂
３０…パック
４０…チップ状電子機能素子
４１…接続端子
４２…金属ナノ粒子バンプ
５０…基板入りパック
５１…加熱ステージ
５２…シールヒータ
５３…シール用当て板
５４…吸入ダクト
５５…カバー
６０…加圧容器
６１…加熱加圧水
７１…一軸プレス装置のステージ
７２…一軸プレス装置の可動部
Ｓ…シール部
Ｖ…ボイド

Claims (6)

  1. 複数のチップ状電子機能素子を実装集合基板上にそれぞれ実装する電子機能素子実装工程と、
    前記チップ状電子機能素子が実装された前記実装集合基板上に溶剤を含むシート樹脂を配置して、前記実装集合基板と前記シート樹脂との積層体を構成するシート樹脂積層工程と、
    ガスバリア性を備えた袋に前記積層体を入れ、減圧下で前記シート樹脂の硬化温度未満の温度に加熱して前記シート樹脂中の溶剤を揮発させる溶剤揮発工程と、
    前記溶剤揮発工程の後、前記袋を密封し、前記積層体に対して大気圧または大気圧を超える圧力を加えるとともに、前記積層体を前記シート樹脂の硬化温度に達するまで加熱することによって、前記チップ状電子機能素子と前記実装集合基板との間に前記シート樹脂を充填した後に前記シート樹脂を硬化させて、前記チップ状電子機能素子を前記実装集合基板上に樹脂封止する樹脂充填封止工程と、
    前記樹脂封止された電子機能素子を備えた前記実装集合基板を電子機能素子毎に分割する分割工程と、
    を有することを特徴とする電子部品の製造方法。
  2. 前記樹脂充填封止工程は、
    前記袋を密封したまま前記積層体に対して大気圧環境に戻した状態で加熱する、請求項１に記載の電子部品の製造方法。
  3. 前記樹脂充填封止工程は、
    前記袋を密封したまま、加圧装置によって前記積層体に大気圧以上の圧力を加えた状態で加熱する、請求項１に記載の電子部品の製造方法。
  4. 前記樹脂充填封止工程は、
    前記積層体に対して、前記シート樹脂の硬化温度未満の温度で一旦加熱し、その後に前記シート樹脂の硬化温度以上の温度で加熱する、請求項２又は３に記載の電子部品の製造方法。
  5. 複数のチップ状電子機能素子が実装された実装集合基板上に溶剤を含むシート樹脂が配置されてなる積層体を、ガスバリア性を備えた袋に入れられた状態で減圧するチャンバーと、
    前記チャンバー内を減圧するとともに前記シート樹脂の硬化温度未満の温度に加熱して前記シート樹脂中の溶剤を揮発させる減圧下加熱手段と、
    前記袋を密封し、大気圧環境に戻した後に、前記積層体を前記シート樹脂の硬化温度に達するまで加熱することによって前記シート樹脂を硬化させて、前記チップ状電子機能素子を前記実装集合基板上に樹脂封止する加圧加熱硬化手段と、
    を備えたことを特徴とする電子部品の製造装置。
  6. 複数のチップ状電子機能素子が実装された実装集合基板上に溶剤を含むシート樹脂が配置されてなる積層体を、ガスバリア性を備えた袋に入れられた状態で減圧するチャンバーと、
    前記チャンバー内を減圧するとともに前記シート樹脂の硬化温度未満の温度に加熱して前記シート樹脂中の溶剤を揮発させる減圧下加熱手段と、
    前記袋を密封し、前記積層体に大気圧以上の圧力を加えるとともに、前記積層体を前記シート樹脂の硬化温度未満の温度に加熱し、その後に前記積層体を前記シート樹脂の硬化温度以上に加熱することによって前記シート樹脂を硬化させて、前記チップ状電子機能素子を前記実装集合基板上に樹脂封止する加圧加熱硬化手段と、
    を備えたことを特徴とする電子部品の製造装置。
JP2008259168A 2008-04-16 2008-10-06 電子部品の製造方法及び製造装置 Active JP5083161B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008259168A JP5083161B2 (ja) 2008-04-16 2008-10-06 電子部品の製造方法及び製造装置
DE102009017763.9A DE102009017763B4 (de) 2008-04-16 2009-04-16 Verfahren und Vorrichtung zum Herstellen einer elektronischen Komponente
CN200910132839XA CN101562141B (zh) 2008-04-16 2009-04-16 电子器件的制造方法及制造装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008106458 2008-04-16
JP2008106458 2008-04-16
JP2008259168A JP5083161B2 (ja) 2008-04-16 2008-10-06 電子部品の製造方法及び製造装置

Publications (2)

Publication Number Publication Date
JP2009278058A JP2009278058A (ja) 2009-11-26
JP5083161B2 true JP5083161B2 (ja) 2012-11-28

Family

ID=41131169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008259168A Active JP5083161B2 (ja) 2008-04-16 2008-10-06 電子部品の製造方法及び製造装置

Country Status (3)

Country Link
JP (1) JP5083161B2 (ja)
CN (1) CN101562141B (ja)
DE (1) DE102009017763B4 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5223657B2 (ja) * 2008-12-24 2013-06-26 株式会社村田製作所 電子部品の製造方法及び製造装置
JP2012033885A (ja) * 2010-06-28 2012-02-16 Murata Mfg Co Ltd 電子部品モジュールの製造方法
JP2013153012A (ja) * 2012-01-24 2013-08-08 Murata Mfg Co Ltd 電子部品モジュールの製造方法
JP6422370B2 (ja) * 2015-03-03 2018-11-14 日東電工株式会社 中空型電子デバイス封止用シート、及び、中空型電子デバイスパッケージの製造方法
CN105460888A (zh) 2015-11-19 2016-04-06 博奥生物集团有限公司 一种芯片的封装方法
JP2017105527A (ja) * 2015-12-01 2017-06-15 信越化学工業株式会社 半導体封止用硬化性樹脂シートの梱包方法及び半導体封止用硬化性樹脂シートの梱包体
WO2020203102A1 (ja) * 2019-03-29 2020-10-08 太陽インキ製造株式会社 中空デバイス用ドライフィルム、硬化物および電子部品
TWI820917B (zh) 2022-09-19 2023-11-01 毅力科技有限公司 在電子模組上形成保護膜的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
EP1280196A1 (de) * 2001-07-18 2003-01-29 Abb Research Ltd. Verfahren zum Befestigen von elektronischen Bauelementen auf Substraten
JP4186667B2 (ja) * 2003-03-25 2008-11-26 株式会社村田製作所 積層セラミック電子部品の製造方法
JP3870936B2 (ja) * 2003-07-14 2007-01-24 株式会社村田製作所 積層セラミック電子部品
TWI263403B (en) * 2004-01-22 2006-10-01 Murata Manufacturing Co Electronic component manufacturing method
JP2007129077A (ja) * 2005-11-04 2007-05-24 Casio Comput Co Ltd 半導体装置の製造方法及び脱泡装置

Also Published As

Publication number Publication date
JP2009278058A (ja) 2009-11-26
CN101562141B (zh) 2012-02-01
DE102009017763A1 (de) 2009-11-05
CN101562141A (zh) 2009-10-21
DE102009017763B4 (de) 2014-12-04

Similar Documents

Publication Publication Date Title
JP5223657B2 (ja) 電子部品の製造方法及び製造装置
JP5083161B2 (ja) 電子部品の製造方法及び製造装置
JP4746646B2 (ja) 積層型電子部品
JP4188337B2 (ja) 積層型電子部品の製造方法
JP4386039B2 (ja) 電子部品の製造方法
KR101388753B1 (ko) Ｆｌｉｐ 칩 패키징 내에 몰딩된 언더필을 위한 장치 및 방법
CN102800662A (zh) 层叠型半导体装置及其制造方法
US9922894B1 (en) Air cavity packages and methods for the production thereof
CN109003907B (zh) 封装方法
TW200304683A (en) Packaging method for saw element and saw device having the resin-sealed saw element
JP2010109246A (ja) 半導体装置および半導体装置の製造方法
CN100440464C (zh) 层叠型半导体器件以及层叠型电子部件的制造方法
JP4621595B2 (ja) 半導体装置の製造方法
JP4203031B2 (ja) 積層型電子部品の製造方法
JP2010050323A (ja) 電子装置およびその製造方法
WO2010109985A1 (ja) 電子部品の製造方法
JP6115060B2 (ja) 電子デバイスの製造方法
JP3564980B2 (ja) 半導体チップの実装方法
JP4594777B2 (ja) 積層型電子部品の製造方法
JP2010278421A (ja) 電子部品の製造方法
TW200534409A (en) Method for manufacturing a semiconductor tip mounting object and a semiconductor tip mounting object
JP5332810B2 (ja) 電子部品の製造装置および製造方法
JP2002319650A (ja) フリップチップ実装体及び半導体チップの実装方法
JP5230580B2 (ja) 半導体装置およびその実装方法
JP2009010942A (ja) 圧電部品及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

R150 Certificate of patent or registration of utility model

Ref document number: 5083161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3