JP5230580B2 - 半導体装置およびその実装方法 - Google Patents
半導体装置およびその実装方法 Download PDFInfo
- Publication number
- JP5230580B2 JP5230580B2 JP2009256088A JP2009256088A JP5230580B2 JP 5230580 B2 JP5230580 B2 JP 5230580B2 JP 2009256088 A JP2009256088 A JP 2009256088A JP 2009256088 A JP2009256088 A JP 2009256088A JP 5230580 B2 JP5230580 B2 JP 5230580B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- hole
- circuit board
- resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Description
まず、半導体装置およびその実装方法の第1の実施の形態を図1を用いて説明する。この第1の実施の形態では、はんだ付け時の温度上昇に起因して樹脂シート5に含まれる吸湿成分により発生する応力を減少可能な構造が、半導体素子1に形成された貫通穴11により構成されている。
第2の実施の形態に係る半導体装置および回路基板への半導体素子の実装方法を図2を用いて説明する。この第2の実施の形態では、はんだ付け時の温度上昇に起因して樹脂シート5に含まれる吸湿成分により発生する応力を減少可能な構造が、回路基板3に形成された貫通穴21により構成されている。なお、第1の実施の形態と同一部材には同一符号を付して説明を省略する。
本発明に係る半導体装置および半導体素子の実装方法の第3の実施の形態を説明する。この第3の実施の形態では、はんだ付け時の温度上昇に起因して樹脂シート5に含まれる吸湿成分により発生する応力を減少可能な材質が、樹脂シート5の透湿度を選択することにより構成されている。なお、第1の実施の形態と同一部材には同一符号を付して説明を省略する。
本発明に係る半導体装置および半導体素子の実装方法の第4の実施の形態を説明する。はんだ付け時の温度上昇に起因して樹脂シート5に含まれる吸湿成分により発生する応力を減少可能な材質が、樹脂シート5への無機フィラー添加量を選択して吸湿量を調整することにより構成されている。なお、第4の実施の形態は図5と同様であり、第1の実施の形態と同一部材には同一符号を付して説明を省略する。
本発明に係る半導体装置および半導体素子の実装方法の第5の実施の形態を説明する。この第5の実施の形態では、はんだ付け時の温度上昇に起因して樹脂シート5に含まれる吸湿成分により発生する応力を減少可能な方法として、半導体素子1と回路基板3との圧着温度条件を選択している。なお、第1の実施の形態と同一部材には同一符号を付して説明を省略する。
2 バンプ
3 回路基板
4 電極
5 樹脂シート
7 圧着ツール
11 貫通穴
21 貫通穴
22 閉塞用樹脂
23 閉塞用樹脂シート(閉塞用シート状樹脂フィルム)
Claims (5)
- 半導体素子と回路基板とを、前記半導体素子の電極上に形成したバンプと、前記回路基板上に設けた配線とを介して電気的に接合し、前記半導体素子と回路基板の間に封止樹脂を介在させた半導体装置において、
前記封止樹脂に含まれる吸湿成分により発生する応力を減少可能な構造が、回路基板に形成された貫通穴により構成され、前記貫通穴の位置が、回路基板の半導体素子実装領域の隅部に形成され、
半導体素子の実装面と反対の面の貫通穴の開口部が、封止樹脂の漏出を防止する閉塞用シート状樹脂フィルムにより覆われており、
気化した前記吸湿成分が前記貫通穴へ逃げる
ことを特徴とする半導体装置。 - 吸湿成分により発生する応力を減少可能な構造が、回路基板に形成された貫通穴により構成され、前記貫通穴の位置が、回路基板の半導体素子実装領域の隣接する2辺から0.6mm以内の隅部に形成されたことを特徴とする請求項1記載の半導体装置。
- 貫通穴内に、封止樹脂の漏出を防止する閉塞用樹脂が、気化した前記吸湿成分が前記貫通穴へ逃げることができるように充填されたことを特徴とする請求項1もしくは2のいずれかに記載の半導体装置。
- 回路基板上に設けた配線上に、封止樹脂を介して半導体素子電極上のバンプを電気的に接合するに際し、
回路基板上の半導体素子実装領域の隅部に、貫通穴を形成し、
前記半導体素子の実装面に反対の面の貫通穴の開口部を閉塞用シート状樹脂フィルムにより覆い、
前記半導体素子、回路基板、封止樹脂のいずれかを加熱して、封止樹脂に含まれる気化した吸湿水を前記貫通穴へ脱湿しつつ、前記半導体素子と回路基板とを加圧し、封止樹脂を硬化させて半導体素子のバンプと回路基板の配線とを接合する半導体装置の実装方法であって、
前記半導体素子の実装面に反対の面の貫通穴の開口部を閉塞用シート状樹脂フィルムにより覆った後、加熱して脱湿しつつ加圧して接合し、前記閉塞用シート状樹脂フィルムにより貫通穴からの封止樹脂の漏出を防止することを特徴とする半導体装置の実装方法。 - 前記貫通穴内に閉塞用樹脂を、気化した前記吸湿水が前記貫通穴へ逃げることができるように充填した後、加熱して脱湿しつつ加圧して接合し、前記閉塞用樹脂により封止樹脂の漏出を防止することを特徴とする請求項4記載の半導体装置の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009256088A JP5230580B2 (ja) | 2009-11-09 | 2009-11-09 | 半導体装置およびその実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009256088A JP5230580B2 (ja) | 2009-11-09 | 2009-11-09 | 半導体装置およびその実装方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004354759A Division JP4436748B2 (ja) | 2004-12-08 | 2004-12-08 | 半導体装置およびその実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010034590A JP2010034590A (ja) | 2010-02-12 |
JP5230580B2 true JP5230580B2 (ja) | 2013-07-10 |
Family
ID=41738625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009256088A Expired - Fee Related JP5230580B2 (ja) | 2009-11-09 | 2009-11-09 | 半導体装置およびその実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5230580B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014174100A (ja) * | 2013-03-12 | 2014-09-22 | Asahi Kasei Electronics Co Ltd | 湿度センサ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09260433A (ja) * | 1996-03-22 | 1997-10-03 | Nitto Denko Corp | 半導体装置の製法およびそれによって得られた半導体装置 |
JP3827407B2 (ja) * | 1997-07-03 | 2006-09-27 | 三井化学株式会社 | 半導体搭載用基板 |
JP3485509B2 (ja) * | 1999-10-28 | 2004-01-13 | シャープ株式会社 | フリップチップ型半導体装置及びその製造方法 |
JP2002076059A (ja) * | 2000-09-01 | 2002-03-15 | Misuzu Kogyo:Kk | 回路基板 |
-
2009
- 2009-11-09 JP JP2009256088A patent/JP5230580B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010034590A (ja) | 2010-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5579402B2 (ja) | 半導体装置及びその製造方法並びに電子装置 | |
JP5192825B2 (ja) | 半導体装置およびその製造方法、ならびに積層半導体装置の製造方法 | |
JP5066529B2 (ja) | 半導体素子の実装構造体及び半導体素子の実装方法 | |
US7378731B2 (en) | Heat spreader and package structure utilizing the same | |
US20100261311A1 (en) | Method of manufacturing a semiconductor device | |
US7554191B2 (en) | Semiconductor device having a heatsink plate with bored portions | |
JP2008135521A (ja) | 半導体装置およびその製造方法 | |
TW201220994A (en) | Electronic device | |
JP4828164B2 (ja) | インタポーザおよび半導体装置 | |
JP2007281129A (ja) | 積層型半導体装置 | |
JP2003100948A (ja) | 半導体装置及びその製造方法 | |
KR100748558B1 (ko) | 칩 사이즈 패키지 및 그 제조 방법 | |
US7344916B2 (en) | Package for a semiconductor device | |
JP2009105209A (ja) | 電子装置及びその製造方法 | |
TWI555101B (zh) | 封裝結構及其製法 | |
JP5230580B2 (ja) | 半導体装置およびその実装方法 | |
JP4203031B2 (ja) | 積層型電子部品の製造方法 | |
JP2010135501A (ja) | 半導体装置の製造方法 | |
TWI409932B (zh) | 具凹槽之封裝結構及其製造方法 | |
JP4436748B2 (ja) | 半導体装置およびその実装方法 | |
JP2008277457A (ja) | 積層型半導体装置および実装体 | |
JP2009188392A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2000277564A (ja) | 半導体装置及びその製造方法 | |
JP2007067053A (ja) | 部品内蔵モジュールとその製造方法 | |
JP4117480B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |