Nothing Special   »   [go: up one dir, main page]

JP5230580B2 - 半導体装置およびその実装方法 - Google Patents

半導体装置およびその実装方法 Download PDF

Info

Publication number
JP5230580B2
JP5230580B2 JP2009256088A JP2009256088A JP5230580B2 JP 5230580 B2 JP5230580 B2 JP 5230580B2 JP 2009256088 A JP2009256088 A JP 2009256088A JP 2009256088 A JP2009256088 A JP 2009256088A JP 5230580 B2 JP5230580 B2 JP 5230580B2
Authority
JP
Japan
Prior art keywords
semiconductor element
hole
circuit board
resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009256088A
Other languages
English (en)
Other versions
JP2010034590A (ja
Inventor
英信 西川
一人 西田
一路 清水
謙太郎 熊澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009256088A priority Critical patent/JP5230580B2/ja
Publication of JP2010034590A publication Critical patent/JP2010034590A/ja
Application granted granted Critical
Publication of JP5230580B2 publication Critical patent/JP5230580B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、一般電気製品に使用される半導体素子を実装した高品質実装構造を有する半導体装置とその実装方法に関する。
近年、電気製品の小型、薄型化から電子回路基板も小型化が強く望まれている。そして、携帯電話端末をはじめとするモバイル機器は機能の増加が著しく、回路基板のICチップを樹脂モールドされたパッケージでなく裸のまま搭載するフリップチップ実装が強く求められている。
このため、様々な半導体素子の実装方法が提案、実用化されており、たとえば液晶モジュールにおけるフレキシブル基板に対するドライバ半導体素子の実装などでは、一般に導電性の粒子を分散させた異方性導電フィルムを半導体素子の実装における封止材として使用する半導体素子の実装方法が多く実用化されてきた。しかしながら、この実装方法では、半導体素子の狭ピッチ進化に対して、接合隣接の絶縁性などの限界が近づきつつあり、また耐湿信頼性の品質の面でも厳しくなってきている。このような問題点に対し、導電粒子を含まない樹脂のフィルムを半導体素子実装における封止材に用いた実装方法が特許文献1に開示されている。
この電子機器の回路基板へICチップを接合する方法について、以下に説明する。図6(a1)(a2)に示すように、ウエハをダイシング装置により分割して半導体素子31を個片化し、この半導体素子31の電極パッド上に、Au線を用いたスタッドバンプ32をそれぞれ形成する。これらスタッドバンプ32の高さは通常70〜80μmである。
次に図6(b)に示すように、回路基板33上の半導体素子実装領域に、導電粒子を含まない樹脂シート(封止樹脂)35を置き、圧着ツールを用いて加熱、加圧を行って前記樹脂シート35を回路基板33上に貼り付ける。この時、加熱は樹脂シート35が硬化反応を起こさないで、樹脂シート35の軟化を起こさせ、回路基板33への貼り付けを容易にする温度にすることが必要であり、この時の樹脂シート35の加熱温度は通常60〜100℃で行う。
樹脂シート35上面に貼り付けられたセパレーターと呼ばれるフィルム35aをはがし、図6(c)に示すように、回路基板33上の基板電極34とスタッドバンプ32が接するように半導体素子31を位置合わせして、回路基板33上にマウントする。
図6(d)に示すように、加熱可能な圧着ツール37により、半導体素子31を回路基板33上に加熱、加圧して樹脂シート35の硬化反応を起こさせて圧着する。このときの圧着条件は通常180〜240℃、8〜30秒で行う。
上記工程により、半導体素子31の実装を容易に短時間に行え、かつ信頼性の高いCSP(チップサイズパッケージ)と呼ばれる半導体パッケージなどが提供されていた。
特許第3150347号公報
しかしながら、上記従来の半導体素子の実装方法は、以下のような問題点を有する。
一般に、半導体パッケージにおいては、半導体素子を実装した半導体装置を回路基板にはんだ付けリフローする必要がある。しかしながら、半導体装置の封止の機能を有する樹脂シートが吸湿している場合では、はんだ付けリフローの急激な温度上昇によって半導体装置内の吸湿水分が急激に体積膨張を起こし、半導体装置の実装部が破壊されたり、また半導体装置の接合部の品質が低下するという問題が生じる。
そのため、従来の対策として、はんだ付け前に、半導体装置の乾燥工程を行うか、または半導体装置の保管時に高精度で湿度管理を行っており、これら乾燥工程および湿度管理が高コスト化の一因となっていた。
本発明は、上記問題点を解決する半導体装置およびその実装方法を提供することを目的とする。
請求項1記載の発明は、半導体素子と回路基板とを、前記半導体素子の電極上に形成したバンプと、前記回路基板上に設けた配線とを介して電気的に接合し、前記半導体素子と回路基板の間に封止樹脂を介在させた半導体装置において、前記封止樹脂に含まれる吸湿成分により発生する応力を減少可能な構造が、回路基板に形成された貫通穴により構成され、前記貫通穴の位置が、回路基板の半導体素子実装領域の隅部に形成され、半導体素子の実装面と反対の面の貫通穴の開口部が、封止樹脂の漏出を防止する閉塞用シート状樹脂フィルムにより覆われており、気化した前記吸湿成分が前記貫通穴へ逃げるものである。
請求項2記載の発明は、吸湿成分により発生する応力を減少可能な構造が、回路基板に形成された貫通穴により構成され、前記貫通穴の位置が、回路基板の半導体素子実装領域の隣接する2辺から0.6mm以内の隅部に形成されたものである。
請求項3記載の発明は、貫通穴内に、封止樹脂の漏出を防止する閉塞用樹脂が、気化した前記吸湿成分が前記貫通穴へ逃げることができるように充填されたものである。
請求項4記載の発明は、回路基板上に設けた配線上に、封止樹脂を介して半導体素子電極上のバンプを電気的に接合するに際し、回路基板上の半導体素子実装領域の隅部に、貫通穴を形成し、前記半導体素子の実装面に反対の面の貫通穴の開口部を閉塞用シート状樹脂フィルムにより覆い、前記半導体素子、回路基板、封止樹脂のいずれかを加熱して封止樹脂に含まれる気化した吸湿水を前記貫通穴脱湿しつつ前記半導体素子と回路基板とを加圧し、封止樹脂を硬化させて半導体素子のバンプと回路基板の配線とを接合する半導体装置の実装方法であって、前記半導体素子の実装面に反対の面の貫通穴の開口部を閉塞用シート状樹脂フィルムにより覆った後、加熱して脱湿しつつ加圧して接合し、前記閉塞用シート状樹脂フィルムにより貫通穴からの封止樹脂の漏出を防止するものである。
請求項5記載の発明は、前記貫通穴内に閉塞用樹脂を、気化した前記吸湿水が前記貫通穴へ逃げることができるように充填した後、加熱して脱湿しつつ加圧して接合し、前記閉塞用樹脂により封止樹脂の漏出を防止するものである。
本発明によれば、加熱、加圧接合時に、封止樹脂の吸湿水分が効果的に脱湿されるので、吸湿水分の急激な体積膨張による実装部の破壊や、半導体装置の接合部への負荷を抑制でき、品質を低下させることがない。
請求項1、2または記載の発明によれば、はんだ付けリフロー時に吸湿水分の急激な膨張により破壊されやすい半導体素子の隅部に対応する実装領域の隅部に貫通穴を形成することにより、封止樹脂からの脱湿を効果的に行うことができ、回路基板の実装部が破壊されるのを未然に防止することができる。
請求項3または記載の発明によれば、はんだ付けリフロー時に、閉塞用樹脂により、貫通穴から封止樹脂が外部に漏出するのを防止することができる。
請求項または記載の発明によれば、はんだ付けリフロー時に、閉塞用シート状樹脂フィルムにより、貫通穴から封止樹脂が外部に漏出するのを防止することができる。
(a)〜(e)は本発明の第1の実施の形態に係る半導体素子と回路基板への半導体素子の実装方法を示し、(a1)は半導体素子の側面断面図、(a2)は半導体素子の底面図、(a3)は半導体素子のコーナ部の拡大底面図、(b)〜(d)(e1)はそれぞれ回路基板への半導体素子の実装方法を示す側面断面図、(e2)は(e1)の部分拡大図である。 (a)〜(c)は本発明の第2の実施の形態に係る半導体装置を示し、(a)は半導体素子実装状態の側面断面図、(b)は(a)の要部拡大図、(c)は半導体素子実装領域のコーナ部の拡大平面図である。 第2の実施の形態に係る半導体装置の第1の変形例を示す要部の部分拡大断面図である。 第2の実施の形態に係る半導体装置の第2の変形例を示す要部の部分拡大断面図である。 (a)〜(e2)は第3ないし第5の実施の形態に係る半導体素子と回路基板への半導体素子の実装方法を示し、(a1)は半導体素子の側面断面図、(a2)は半導体素子の底面図、(b)〜(d)(e1)はそれぞれ回路基板への半導体素子の実装方法を示す側面断面図、(e2)は(e1)の要部の部分拡大図である。 (a)〜(e2)はそれぞれ従来の半導体素子と回路基板への半導体素子の実装方法を示し、(a1)は半導体素子の側面断面図、(a2)は半導体素子の底面図、(b)〜(d)(e1)はそれぞれ回路基板への半導体素子の実装方法を示す側面断面図、(e2)は(e1)の要部の部分拡大図である。
以下、本発明に係る半導体装置およびその実装方法の実施の形態を図1〜図5を用いて説明する。
(第1の実施の形態)
まず、半導体装置およびその実装方法の第1の実施の形態を図1を用いて説明する。この第1の実施の形態では、はんだ付け時の温度上昇に起因して樹脂シート5に含まれる吸湿成分により発生する応力を減少可能な構造が、半導体素子1に形成された貫通穴11により構成されている。
図1(a)〜(e)は回路基板への半導体素子の実装方法と構造体を示している。
図1(a1)〜(a3)に示すように、半導体素子1は、たとえば厚みが0.4mm、サイズが12mm×12mmに形成され、4つの隅部にそれぞれ貫通穴11が形成されている。これら貫通穴11は、隣接する2辺から距離x1=0.6mm以内,y1=0.6mm以内の隅部に中心を有し、内径d1がたとえば0.3mmに形成されている。
またこの半導体素子1の電極上に形成されたバンプ2の最小ピッチは120μmで、バンプ2としてスタッドバンプ形成方式で金バンプを形成し、このバンプ2の台座サイズは80μmとした。
ここで前記貫通穴11は、4つの隅部のうち少なくとも1箇所以上に形成されればよい。もちろん、四隅以外に貫通穴11を形成してもよいが、半導体素子1の四隅以外に貫通穴11を形成可能な領域がないためである。また貫通穴11の位置が、隣接する2辺から距離x1=0.6mm以内,y1=0.6mm以内であるのは、距離x1,y1を越えると、ICアクティブ領域に入るためである。さらに貫通穴11の内径d1は、0.1〜0.5mmの範囲が有効である。これは、貫通穴11は内径d1が0.1mm未満では穿孔できないためであり、また内径d1が0.5mmを越えると後述する樹脂シート5の樹脂漏れが発生するからである。なお、貫通穴11は1つの隅部に複数個を形成してもよい。
図1(b)に示すように、回路基板3はアルミナを主成分(96wt%)とするセラミック基板で、厚みが0.4mmに形成されている。前記回路基板3上に形成された電極4の材質はタングステンで、その表面に金メッキが施されている。この回路基板3に、厚みが60μmのエポキシ樹脂を主成分とする樹脂シート(封止樹脂)5が半導体素子1の実装領域に貼り付けられる。この樹脂シート5の貼り付け条件は、加熱温度が80℃で、加圧時間が3秒である。
図1(c)に示すように、回路基板3の電極4と半導体素子1のバンプ2が接するように位置合わせし、次いで実装ヘッドによりマウントされる。マウント時には、回路基板3を保持するステージ温度、実装ヘッド温度は常温とする。
図1(d)に示すように、圧着ツール7により、半導体素子1を上面から温度260℃に加熱して20秒間加圧し、回路基板3の電極4と半導体素子1のバンプ2とを接続し、封止機能を有する樹脂シート5の硬化を同時に行う。この時の接続抵抗値は10Ω/バンプである。
図1(e1)(e2)は、半導体素子1を実装した半導体装置の構造を示している。
上記第1の実施の形態によれば、半導体素子1の隅部に形成された貫通穴11により、貫通穴11を介して樹脂シート5の吸湿成分を良好に逃がすことができ、吸湿成分による体積膨張に起因して発生する応力発生を抑制することができる。また貫通穴11により残った応力を吸収することができる。したがって、はんだ付けリフローによる実装部の破壊や接合部の品質低下を防止することができ、接続信頼性を向上して、乾燥工程や高精度な湿度管理が不要となり、半導体装置の製造コストを低減できる。
上記実装方法により製造された半導体装置のリフロー試験(一定環境で吸湿させた後リフローにより熱処理する試験:規格としてJEDECレベル1〜3があり、本評価はレベル2)を実施した結果を表1に示す。
Figure 0005230580
ここで評価レベルの条件は、吸湿条件が85℃、165%−168時間放置後、リフロー(240℃以上、10秒)である。上記実験によれば、全体に良好な結果を得た。
(第2の実施の形態)
第2の実施の形態に係る半導体装置および回路基板への半導体素子の実装方法を図2を用いて説明する。この第2の実施の形態では、はんだ付け時の温度上昇に起因して樹脂シート5に含まれる吸湿成分により発生する応力を減少可能な構造が、回路基板3に形成された貫通穴21により構成されている。なお、第1の実施の形態と同一部材には同一符号を付して説明を省略する。
図2(a)〜(c)に示すように、この半導体装置は、前記貫通穴を有しない半導体素子1を用いて、第1の実施の形態と同一条件で実装されたものである。
すなわち、樹脂シート(封止樹脂)5が取り付けられる回路基板3の半導体素子実装領域3aの4つの隅部に貫通穴21がそれぞれ形成されている。これら貫通穴21は、半導体素子実装領域3aの隣接する2辺から距離x2=0.6mm以内,y2=0.6mm以内に中心を有し、内径d2がたとえば0.3mmに形成されている。
ここで前記貫通穴21は、回路基板3の半導体素子実装領域3aの4つの隅部のうち少なくとも1箇所以上であればよい。また貫通穴21の位置は、隣接する2辺から距離x2=0.6mm以内,y2=0.6mm以内であるのは、その距離x2,y2を越えるとICアクティブ領域に入るためである。さらに貫通穴21の内径d2は、0.1〜0.5mmの範囲が有効である。これは、貫通穴21は内径d2が0.1mm未満では穿孔できないためであり、また内径d2が0.5mmを越えると樹脂シート5の樹脂漏れが発生するからである。なお、貫通穴21は1つの隅部に複数個を形成してもよい。
上記第2の実施の形態によれば、回路基板3の半導体素子実装領域3aの隅部に形成された貫通穴21により、樹脂シート5の吸湿成分を良好に逃がすことができ、吸湿成分による体積膨張に起因して発生する応力発生を抑制することができる。また貫通穴21により残った応力を吸収することができる。したがって、はんだ付けリフローによる実装部の破壊や接合部の品質低下を防止することができ、接続信頼性を向上して、乾燥工程や高精度な湿度管理が不要となり、半導体装置の製造コストを低減できる。
上記実装方法により製造された半導体装置のリフロー試験(一定環境で吸湿させた後リフローにより熱処理する試験:規格としてJEDECレベル1〜3があり、本評価はレベル2)を実施した結果を表2に示す。
Figure 0005230580
ここで評価レベルの条件は、吸湿条件が85℃、165%−168時間放置後、リフロー(240℃以上、10秒)である。
上記実験によれば、回路基板3に貫通穴21を設けることにより、吸湿リフロー試験における接続信頼性を向上することができた。このときの1接続当たりの接続抵抗値は10Ω/バンプであった。
図3は、第2の実施の形態の第1変形例を示し、樹脂シート5の封止樹脂の漏れを防止するために貫通穴21に閉塞用樹脂22を充填した構造を示している。これにより、封止樹脂である樹脂シート5に替えて、液状樹脂を使用した場合でも、貫通穴21からの樹脂漏れを防止することができる。
図4は、第2の実施の形態の第2変形例を示し、封止樹脂の漏れを防止するために、貫通穴21の実装面の反対面を閉塞用樹脂シート(閉塞用シート状樹脂フィルム)23で覆う構造を示している。これにより、樹脂シート5に替えて液状樹脂を封止樹脂として使用した場合でも、閉塞用樹脂シート23により、貫通穴21からの樹脂漏れを防止することができる。
(第3の実施の形態)
本発明に係る半導体装置および半導体素子の実装方法の第3の実施の形態を説明する。この第3の実施の形態では、はんだ付け時の温度上昇に起因して樹脂シート5に含まれる吸湿成分により発生する応力を減少可能な材質が、樹脂シート5の透湿度を選択することにより構成されている。なお、第1の実施の形態と同一部材には同一符号を付して説明を省略する。
図5に示すように、第1および第2の実施の形態における貫通穴11,21を有しない半導体素子1と回路基板3、および透湿度の異なる樹脂シート5を用いて、図1と同様の条件で半導体素子の実装を行ったものである。この実験では、樹脂シート5の透湿度が、17〜65g/m2の範囲内で6種類選択された。
ここで樹脂シート5は、熱硬化性樹脂であり、エポキシ系樹脂が選択されている。たとえばこのエポキシ系樹脂は、ビスフェノールA,Fを主成分とし、透湿性向上剤としてアクリル変性エポキシまたは熱可塑性樹脂であるブタジエンゴム、アクリロニトリル、アクリルが添加されたものである。
Figure 0005230580
表3にリフロー試験による樹脂シート5の透湿度条件とその結果を示している。樹脂シート5の透湿度を32〜58g/m2の範囲内として脱湿構造とすることにより、吸湿リフロー試験における接続信頼性を向上することができた。
上記第3の実施の形態によれば、樹脂シート5の脱湿構造を、透湿度が32〜58g/m2の範囲内とすることで、樹脂シート5の吸湿成分を良好に逃がすことができ、吸湿成分により発生する体積膨張に起因して発生する応力発生を抑制することができる。したがって、はんだ付けリフローによる実装部の破壊や接合部の品質低下を防止することができ、接続信頼性を向上して、乾燥工程や高精度な湿度管理が不要となり、半導体装置の製造コストを低減できる。
(第4の実施の形態)
本発明に係る半導体装置および半導体素子の実装方法の第4の実施の形態を説明する。はんだ付け時の温度上昇に起因して樹脂シート5に含まれる吸湿成分により発生する応力を減少可能な材質が、樹脂シート5への無機フィラー添加量を選択して吸湿量を調整することにより構成されている。なお、第4の実施の形態は図5と同様であり、第1の実施の形態と同一部材には同一符号を付して説明を省略する。
半導体装置は、貫通穴11を有しない半導体素子1を第1の実施の形態と同一条件で実装した。封止機能を有する樹脂シート5に、ほとんど吸湿しない無機フィラーを40〜60wt%の割合で添加することにより、シート全体で吸湿する樹脂の量を減少させ、樹脂シート5全体の吸湿量を減らしている。
前記樹脂シート5は熱硬化性樹脂であり、エポキシ系樹脂が選択されている。たとえばこのエポキシ系樹脂は、ビスフェノールA,Fを主成分とし、透湿性向上剤としてアクリル変性エポキシまたは熱可塑性樹脂であるブタジエンゴム、アクリロニトリル、アクリルが添加されたものが採用された。また無機フィラーとして、シリカSiO2、またはアルミナAl2Oが採用される。このときの1接続当たりの接続抵抗値は10Ω/バンプであった。
Figure 0005230580
表4にリフロー試験の条件と結果を示している。樹脂シート5の吸湿量を無機フィラーをより減少させることで、吸湿リフロー試験における接続信頼性を向上することができた。
上記第4の実施の形態によれば、樹脂シート5に添加する無機フィラーを40〜60wt%の割合とすることにより、樹脂シート5の吸湿量を大幅に減少させ、吸湿成分による体積膨張に起因して発生する応力発生を抑制することができる。したがって、はんだ付けリフローによる実装部の破壊や接合部の品質低下を防止することができ、接続信頼性を向上して、乾燥工程や高精度な湿度管理が不要となり、半導体装置の製造コストを低減できる。
(第5の実施の形態)
本発明に係る半導体装置および半導体素子の実装方法の第5の実施の形態を説明する。この第5の実施の形態では、はんだ付け時の温度上昇に起因して樹脂シート5に含まれる吸湿成分により発生する応力を減少可能な方法として、半導体素子1と回路基板3との圧着温度条件を選択している。なお、第1の実施の形態と同一部材には同一符号を付して説明を省略する。
この半導体装置は、第1および第2の実施の形態における貫通穴11,21を有しない半導体素子1と回路基板3とを、圧着ツール7を用いて、圧着温度条件を200〜320℃の範囲で変化させて、加圧(加熱)時間20秒で圧着して製造したもので、前記表3に示すように、樹脂シート5は、その透湿度を17から65g/m2の範囲で異なるものを選択している。この時、セラミック製の回路基板3の電極4と半導体素子1上のバンプ2の接続と封止機能を有する樹脂シート5の硬化が同時に行われている。このときの1接続当たりの接続抵抗値は10Ω/バンプであった。
前記表3に上記半導体装置のリフロー試験による樹脂シート5の透湿度条件とその結果を示している。
前記表3によれば、圧着温度が240〜280℃の範囲で吸湿リフロー試験における接続信頼性を向上することができた。ここで、圧着温度が240℃未満では、リフロー加熱時の応力が大きく、実装部の破壊や接合部の品質低下が生じるおそれがあるからであり、また圧着温度が280℃を越えると、逆方向の応力が大きくなりすぎるためである。
また加圧時間は20秒としたが、加圧時間は5〜30秒の範囲が好ましく、5秒未満では、樹脂シート5の硬化が不十分となり、また30秒を越えると、生産性が低下するからである。
上記第5の実施の形態によれば、樹脂シート5の透湿度を32〜58g/m2の範囲とし、かつ半導体素子1と回路基板3との圧着温度条件を240〜280℃の範囲とすることにより、樹脂シート5の吸湿成分を良好に逃がすことができ、吸湿成分による体積膨張に起因して発生する応力発生を抑制することができる。したがって、はんだ付けリフローによる実装部の破壊や接合部の品質低下を防止することができ、接続信頼性を向上して、乾燥工程や高精度な湿度管理が不要となり、半導体装置の製造コストを低減できる。
なお、上記第1〜第5の実施の形態を任意に選択して組合わせることもできる。
本発明にかかる半導体装置およびその実装方法は、加熱、加圧接合時に、封止樹脂の吸湿水分が効果的に脱湿されるので、吸湿水分の急激な体積膨張による実装部の破壊や、半導体装置の接合部への負荷を抑制でき、品質を低下させることがなく、例えばCSPタイプの半導体装置に有用である。また例えば、携帯電話端末をはじめとするモバイル機器に供される半導体装置、例えば液晶モジュールのドライバに有用である。
1 半導体素子
2 バンプ
3 回路基板
4 電極
5 樹脂シート
7 圧着ツール
11 貫通穴
21 貫通穴
22 閉塞用樹脂
23 閉塞用樹脂シート(閉塞用シート状樹脂フィルム)

Claims (5)

  1. 半導体素子と回路基板とを、前記半導体素子の電極上に形成したバンプと、前記回路基板上に設けた配線とを介して電気的に接合し、前記半導体素子と回路基板の間に封止樹脂を介在させた半導体装置において、
    前記封止樹脂に含まれる吸湿成分により発生する応力を減少可能な構造が、回路基板に形成された貫通穴により構成され、前記貫通穴の位置が、回路基板の半導体素子実装領域の隅部に形成され、
    半導体素子の実装面と反対の面の貫通穴の開口部が、封止樹脂の漏出を防止する閉塞用シート状樹脂フィルムにより覆われており、
    気化した前記吸湿成分が前記貫通穴へ逃げる
    ことを特徴とする半導体装置。
  2. 吸湿成分により発生する応力を減少可能な構造が、回路基板に形成された貫通穴により構成され、前記貫通穴の位置が、回路基板の半導体素子実装領域の隣接する2辺から0.6mm以内の隅部に形成されたことを特徴とする請求項1記載の半導体装置。
  3. 貫通穴内に、封止樹脂の漏出を防止する閉塞用樹脂が、気化した前記吸湿成分が前記貫通穴へ逃げることができるように充填されたことを特徴とする請求項1もしくは2のいずれかに記載の半導体装置。
  4. 回路基板上に設けた配線上に、封止樹脂を介して半導体素子電極上のバンプを電気的に接合するに際し、
    回路基板上の半導体素子実装領域の隅部に、貫通穴を形成し、
    前記半導体素子の実装面に反対の面の貫通穴の開口部を閉塞用シート状樹脂フィルムにより覆い、
    前記半導体素子、回路基板、封止樹脂のいずれかを加熱して封止樹脂に含まれる気化した吸湿水を前記貫通穴脱湿しつつ前記半導体素子と回路基板とを加圧し、封止樹脂を硬化させて半導体素子のバンプと回路基板の配線とを接合する半導体装置の実装方法であって、
    前記半導体素子の実装面に反対の面の貫通穴の開口部を閉塞用シート状樹脂フィルムにより覆った後、加熱して脱湿しつつ加圧して接合し、前記閉塞用シート状樹脂フィルムにより貫通穴からの封止樹脂の漏出を防止することを特徴とする半導体装置の実装方法。
  5. 前記貫通穴内に閉塞用樹脂を、気化した前記吸湿水が前記貫通穴へ逃げることができるように充填した後、加熱して脱湿しつつ加圧して接合し、前記閉塞用樹脂により封止樹脂の漏出を防止することを特徴とする請求項4記載の半導体装置の実装方法。
JP2009256088A 2009-11-09 2009-11-09 半導体装置およびその実装方法 Expired - Fee Related JP5230580B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009256088A JP5230580B2 (ja) 2009-11-09 2009-11-09 半導体装置およびその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009256088A JP5230580B2 (ja) 2009-11-09 2009-11-09 半導体装置およびその実装方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004354759A Division JP4436748B2 (ja) 2004-12-08 2004-12-08 半導体装置およびその実装方法

Publications (2)

Publication Number Publication Date
JP2010034590A JP2010034590A (ja) 2010-02-12
JP5230580B2 true JP5230580B2 (ja) 2013-07-10

Family

ID=41738625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009256088A Expired - Fee Related JP5230580B2 (ja) 2009-11-09 2009-11-09 半導体装置およびその実装方法

Country Status (1)

Country Link
JP (1) JP5230580B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014174100A (ja) * 2013-03-12 2014-09-22 Asahi Kasei Electronics Co Ltd 湿度センサ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260433A (ja) * 1996-03-22 1997-10-03 Nitto Denko Corp 半導体装置の製法およびそれによって得られた半導体装置
JP3827407B2 (ja) * 1997-07-03 2006-09-27 三井化学株式会社 半導体搭載用基板
JP3485509B2 (ja) * 1999-10-28 2004-01-13 シャープ株式会社 フリップチップ型半導体装置及びその製造方法
JP2002076059A (ja) * 2000-09-01 2002-03-15 Misuzu Kogyo:Kk 回路基板

Also Published As

Publication number Publication date
JP2010034590A (ja) 2010-02-12

Similar Documents

Publication Publication Date Title
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
JP5192825B2 (ja) 半導体装置およびその製造方法、ならびに積層半導体装置の製造方法
JP5066529B2 (ja) 半導体素子の実装構造体及び半導体素子の実装方法
US7378731B2 (en) Heat spreader and package structure utilizing the same
US20100261311A1 (en) Method of manufacturing a semiconductor device
US7554191B2 (en) Semiconductor device having a heatsink plate with bored portions
JP2008135521A (ja) 半導体装置およびその製造方法
TW201220994A (en) Electronic device
JP4828164B2 (ja) インタポーザおよび半導体装置
JP2007281129A (ja) 積層型半導体装置
JP2003100948A (ja) 半導体装置及びその製造方法
KR100748558B1 (ko) 칩 사이즈 패키지 및 그 제조 방법
US7344916B2 (en) Package for a semiconductor device
JP2009105209A (ja) 電子装置及びその製造方法
TWI555101B (zh) 封裝結構及其製法
JP5230580B2 (ja) 半導体装置およびその実装方法
JP4203031B2 (ja) 積層型電子部品の製造方法
JP2010135501A (ja) 半導体装置の製造方法
TWI409932B (zh) 具凹槽之封裝結構及其製造方法
JP4436748B2 (ja) 半導体装置およびその実装方法
JP2008277457A (ja) 積層型半導体装置および実装体
JP2009188392A (ja) 半導体装置及び半導体装置の製造方法
JP2000277564A (ja) 半導体装置及びその製造方法
JP2007067053A (ja) 部品内蔵モジュールとその製造方法
JP4117480B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees