JP5068133B2 - 半導体チップ積層構造体及び半導体装置 - Google Patents

Description

本発明は、複数の半導体チップを備えた半導体チップ積層構造体及び半導体装置に関する。

従来の半導体装置には、配線基板上に複数の半導体チップを積層した構成とされた半導体装置（例えば、図１参照）がある。

図１は、従来の半導体装置の断面図である。

図１を参照するに、半導体装置２００は、配線基板２０１と、半導体チップ２０２〜２０４と、封止樹脂２０５とを有する。配線基板２０１は、基板本体２１１と、貫通電極２１２と、ワイヤ接続用パッド２１３と、配線パターン２１５とを有する。

基板本体２１１は、板状とされており、貫通孔２１７を有する。貫通電極２１２は、貫通孔２１７に設けられている。貫通電極２１２は、その上端部がワイヤ接続用パッド２１３と接続されており、下端部が配線パターン２１５に設けられたパッド２２１と接続されている。

ワイヤ接続用パッド２１３は、基板本体２１１の上面２１１Ａに設けられており、貫通電極２１２の上端部と接続されている。ワイヤ接続用パッド２１３は、金属ワイヤ２３１を介して、半導体チップ２０２と電気的に接続されている。

図２は、図１に示す配線基板に設けられた配線パターンの平面図である。

図１及び図２を参照するに、配線パターン２１５は、基板本体２１１の下面２１１Ｂに設けられており、貫通電極２１２の下端部と接続されたパッド２２１と、配線２２２と、外部接続用パッド２２３とを有する。パッド２２１は、その面積が小さく、かつ狭ピッチで配設されている。配線２２２は、一方の端部がパッド２２１と接続されており、他方の端部が外部接続用パッド２２３と接続されている。配線２２２は、パッド２２１と外部接続用パッド２２３とを電気的に接続している。外部接続用パッド２２３は、パッド２２１よりも面積が大きく、かつパッド２２１よりも広いピッチで配設されている。外部接続用パッド２２３は、マザーボード等の実装基板（図示せず）と電気的に接続されると共に、半導体装置２００の電気的検査（例えば、半導体チップ２０２〜２０４がメモリー用半導体チップの場合、半導体チップ２０２〜２０４の読み込みや書き込み等の検査）を行う際に使用されるパッドである。

半導体チップ２０２は、基板本体２１１の上面２１１Ａに接着されている。半導体チップ２０２は、金属ワイヤ２３１を介して、ワイヤ接続用パッド２１３と電気的に接続された電極パッド２２４を有する。つまり、半導体チップ２０２は、配線基板２０１に対してワイヤボンディング接続されている。

半導体チップ２０３は、半導体チップ２０２上に接着されている。半導体チップ２０３は、金属ワイヤ２３２を介して、電極パッド２２４と電気的に接続された電極パッド２２５を有する。つまり、半導体チップ２０３は、半導体チップ２０２に対してワイヤボンディング接続されている。

半導体チップ２０４は、半導体チップ２０３上に接着されている。半導体チップ２０４は、金属ワイヤ２３３を介して、電極パッド２２５と電気的に接続された電極パッド２２６を有する。つまり、半導体チップ２０４は、半導体チップ２０３に対してワイヤボンディング接続されている。

上記半導体チップ２０２〜２０４としては、例えば、メモリー用半導体チップを用いることができる。また、半導体チップ２０２〜２０４の電極パッド２２４〜２２６の面積は小さく、かつ電極パッド２２４〜２２６の配設間隔は非常に狭いため、配線基板２０１に半導体チップ２０２〜２０４を実装する前の半導体チップ２０２〜２０４の検査では簡単な検査しか行うことができない。そのため、半導体チップ２０２〜２０４の電気的検査（半導体チップ２０２〜２０４がメモリー用半導体チップの場合、書き込み検査や読み込み検査等の検査）は、半導体チップ２０２〜２０４を実装した後、外部接続用パッド２２３に検査装置の端子を接触させることで行う。

封止樹脂２０５は、積層された半導体チップ２０２〜２０４、及び金属ワイヤ２３１〜２３３を封止するように配線基板２０１上に設けられている（例えば、特許文献１参照。）。
特許第３６８８２４９号公報

しかしながら、従来の半導体装置２００では、例えば、配線基板２０１上に半導体チップ２０２〜２０４を実装した後に、半導体チップ２０２〜２０４の電気的検査（半導体チップ２０２〜２０４がメモリー用半導体チップの場合、書き込み検査や読み込み検査等の検査）を行っていたため、良品でない半導体チップが１つでも存在した場合、半導体装置２００が不良品となり、半導体装置２００の歩留まりが低下してしまうという問題があった。

また、従来の半導体装置２００では、配線基板２０１上に半導体チップ２０２〜２０４を積み重ねていたため、半導体装置２００の厚さ方向のサイズを小型化できないという問題があった。

そこで本発明は、上述した問題点に鑑みなされたものであり、歩留まりを向上させることができると共に、小型化を図ることのできる半導体チップ積層構造体及び半導体装置を提供することを目的とする。

本発明の一観点によれば、第１の半導体チップと、前記第１の半導体チップがフリップチップ接続されている配線パターンと、前記第１の半導体チップと対向する前記配線パターンの第１の面の反対側に位置する前記配線パターンの第２の面を露出するように、前記第１の半導体チップを封止する第１の封止樹脂と、前記配線パターンの第２の面と対向するように配置され、前記配線パターンにフリップチップ接続された第２の半導体チップと、前記第２の半導体チップと前記配線パターン及び前記第１の封止樹脂との間に設けられ、前記第２の半導体チップと前記配線パターン及び前記第１の封止樹脂とを接着する樹脂と、前記配線パターンの第１の面に設けられた部分の前記第１の封止樹脂を貫通すると共に、前記配線パターンと接続された貫通電極と、を備え、前記配線パターンは、前記第１の半導体チップ及び前記第２の半導体チップの各々に設けられた電極パッドと対向配置された複数の第１のパッドと、配線を介して前記第１のパッドと電気的に接続された複数の第２のパッドと、を備え、前記第２のパッドの面積及び配設間隔は、前記第１のパッドの面積及び配設間隔よりも大きく、前記第２のパッドの前記第２の半導体チップ側の面が外部に露出していることを特徴とする半導体チップ積層構造体が提供される。

本発明によれば、半導体チップ積層構造体及び半導体装置の歩留まりを向上できると共に、半導体チップ積層構造体及び半導体装置の厚さ方向のサイズを小型化することができる。

次に、図面に基づいて本発明の実施の形態について説明する。

（第１の実施の形態）
図３は、本発明の第１の実施の形態に係る半導体チップ積層構造体の断面図である。

図３を参照するに、第１の実施の形態の半導体チップ積層構造体１０は、配線パターン１１と、第１の半導体チップ１２と、半導体チップ搭載時に接着性を有した樹脂である接着性樹脂１３，１９と、第１の封止樹脂１４と、貫通電極１６と、外部接続端子１７と、第２の半導体チップ１８とを有する。

図４は、図３に示す半導体チップ積層構造体に設けられた配線パターンの平面図である。

図３及び図４を参照するに、配線パターン１１は、同一平面上に設けられたパッド２２，２４及び配線２３を有する。配線パターン１１は、第２の半導体チップ１８と対向する側のパッド２２，２４の面及び配線２３の面（これらの面が配線パターン１１の面１１Ｂ（第２の面）に相当する）が露出された状態で第１の封止樹脂１４に設けられている。

パッド２２は、第１及び第２の半導体チップ１２，１８に設けられた電極パッド２６，３２と対向するように配置されている。第１及び第２の半導体チップ１２，１８に設けられた電極パッド２６，３２は、面積は小さく、かつその配設間隔は非常に狭い。第１の半導体チップ１２と対向する側のパッド２２の面は、第１の半導体チップ１２の電極パッド２６に設けられたバンプ２７と接触している。パッド２２は、バンプ２７を介して、第１の半導体チップ１２と電気的に接続されている。第２の半導体チップ１８と対向する側のパッド２２の面は、第２の半導体チップ１８の電極パッド３２に設けられたバンプ３３と接触している。パッド２２は、バンプ３３を介して、第２の半導体チップ１８と電気的に接続されている。

配線２３は、その一方の端部がパッド２２と接続されており、他方の端部がパッド２４と接続されている。これにより、パッド２２とパッド２４とは、配線２３を介して電気的に接続されている。配線２３は、パッド２２，２４と一体的に構成されている。

パッド２４は、パッド２２よりも面積が大きく、かつパッド２２よりも配設間隔が大きくなるように配置されたパッドである。パッド２４は、配線２３を介して、パッド２２と電気的に接続されている。第１の封止樹脂１４が設けられた側のパッド２４は、貫通電極１６と接続されている。封止樹脂１４に覆われていない部分のパッド２４（貫通電極１６が接続された側とは反対側のパッド２４の面）は、第１及び第２の半導体チップ１２，１８の電気的検査（具体的には、第１及び第２の半導体チップ１２，１８がメモリー用半導体チップの場合、例えば、第１及び第２の半導体チップ１２，１８の書き込み検査や読み込み検査等の検査）を行う際に使用する。

このように、第１及び第２の半導体チップ１２，１８の電気的検査を行うためのパッド２４を有すると共に、第１及び第２の半導体チップ１２，１８と電気的に接続された配線パターン１１を設け、パッド２４の一部を第１の封止樹脂１４から露出させることにより、第１の封止樹脂１４から露出された部分のパッド２４を用いて配線パターン１１と電気的に接続された第１の半導体チップ１２の電気的検査を行い、この電気的検査工程において良品と判定された第１の半導体チップ１２と電気的に接続された配線パターン１１にのみ第２の半導体チップ１８を電気的に接続することが可能となるため、半導体チップ積層構造体１０の歩留まりを向上させることができる。

なお、第２の半導体チップ１８の電気的検査（第２の半導体チップ１８がメモリー用半導体チップの場合、書き込み検査や読み込み検査等の検査）は、第２の半導体チップ１８と配線パターン１１とを電気的に接続した後、第１の封止樹脂１４から露出された部分のパッド２４を用いて行う。

上記構成とされた配線パターン１１としては、例えば、Ａｕ層（例えば、厚さ１μｍ）と、Ｎｉ層（例えば、厚さ８μｍ）と、Ａｕ層（例えば、厚さ１μｍ）とを順次積層させたＡｕ／Ｎｉ／Ａｕ積層膜を用いることができる。また、配線パターン１１としては、上記Ａｕ／Ｎｉ／Ａｕ積層膜以外に、Ａｕ／Ｎｉ／Ｃｕ／Ｎｉ／Ａｕ積層膜や他の積層膜を用いてもよい。

図３を参照するに、第１の半導体チップ１２は、配線パターン１１の面１１Ａ（第１の面）側に配置されており、第１の封止樹脂１４により封止されている。第１の半導体チップ１２は、電極パッド２６を有する。第１の半導体チップ１２は、電極パッド２６に設けられたバンプ２７により、配線パターン１１のパッド２２に対してフリップチップ接続されている。第１の半導体チップ１２としては、例えば、メモリー用半導体チップを用いることができる。

このように、第１の半導体チップ１２を配線パターン１１に対してフリップチップ接続することにより、第１の半導体チップ１２を配線パターン１１に対してワイヤボンディング接続した場合と比較して、第１の封止樹脂１４の厚さを薄くすることが可能となるため、半導体チップ積層構造体１０の厚さ方向のサイズの小型化を図ることができる。

接着性樹脂１３は、配線パターン１１と第１の半導体チップ１２との間に設けられている。配線パターン１１間に設けられた部分の接着性樹脂１３の面１３Ａは、配線パターン１１の面１１Ｂと略面一とされている。接着性樹脂１３は、第１の半導体チップ１２と配線パターン１１とを接着することで、バンプ２７と電極パッド２６及びパッド２２との接合強度を向上させるための樹脂である。接着性樹脂１３としては、例えば、異方性導電性樹脂やアンダーフィル樹脂等を用いることができる。配線パターン１１間に設けられた部分の接着性樹脂１３の厚さは、例えば、３５μｍとすることができる。

第１の封止樹脂１４は、配線パターン１１の面１１Ｂ及び接着性樹脂１３の面１３Ａを露出した状態で、配線パターン１１及び接着性樹脂１３の一部と第１の半導体チップ１２とを封止している。第１の封止樹脂１４は、第１の半導体チップ１２が配置された側のパッド２４の面を露出する開口部２９を有する。開口部２９の直径は、例えば、７０μｍとすることができる。第１の封止樹脂１４としては、例えば、モールド樹脂を用いることができる。

このように、第１の封止樹脂１４により、配線パターン１１の面１１Ｂ（第２の半導体チップ１８が配置された側の配線パターン１１の面）を露出させた状態で、配線パターン１１と電気的に接続された第１の半導体チップ１２を封止することにより、第１の封止樹脂１４が第１及び第２の半導体チップ１２，１８を支持する支持体として機能するため、従来、半導体チップ２０２〜２０４を載置するために必要であった配線基板２０１（図１参照）が不要となるので、半導体チップ積層構造体１０の厚さ方向のサイズを小型化することができる。

なお、図３では、第１の半導体チップ１２を覆うように第１の封止樹脂１４を配設した場合を例に挙げて図示したが、電極パッド２６が設けられた面とは反対側の第１の半導体チップ１２の面を露出するように第１の封止樹脂１４を設けてもよい。

貫通電極１６は、第１の封止樹脂１４に形成された開口部２９に設けられている。貫通電極１６は、その一方の端部がパッド２４と接続されており、他方の端部（第１の封止樹脂１４から露出された貫通電極１６の端部）には外部接続端子１７が配設されている。貫通電極１６は、配線パターン１１を介して、第１及び第２の半導体チップ１２，１８と電気的に接続されている。貫通電極１６の材料としては、例えば、導電性ペースト（例えば、Ａｇペースト、Ｃｕペースト、はんだペースト等）を用いることができる。

このように、一方の端部がパッド２４と接続され、他方の端部が第１の封止樹脂１４から露出された貫通電極１６を設けることにより、貫通電極１６が接続された側とは反対側に位置するパッド２４部分に他の半導体チップ積層構造体を積み重ね、半導体チップ積層構造体１０に設けられた配線パターン１１と他の半導体チップ積層構造体に設けられた配線パターンとを電気的に接続することができる。

外部接続端子１７は、第１の封止樹脂１４から露出された貫通電極１６の端部に設けられている。外部接続端子１７は、マザーボード等の実装基板（図示せず）と電気的に接続される端子である。外部接続端子１７としては、例えば、はんだボールを用いることができる。

第２の半導体チップ１８は、配線パターン１１の面１１Ｂと対向するように配置されている。第２の半導体チップ１８は、電極パッド３２を有する。第２の半導体チップ１８は、電極パッド３２に設けられたバンプ３３により、配線パターン１１のパッド２２に対してフリップチップ接続されている。第２の半導体チップ１８としては、例えば、メモリー用半導体チップを用いることができる。

このように、第２の半導体チップ１８を配線パターン１１に対してフリップチップ接続することにより、第２の半導体チップ１８を配線パターン１１に対してワイヤボンディング接続した場合と比較して、半導体チップ積層構造体１０の厚さ方向のサイズの小型化することができる。

接着性樹脂１９は、配線パターン１１及び接着性樹脂１３と第２の半導体チップ１８との間に設けられている。接着性樹脂１９は、第２の半導体チップ１２と配線パターン１１とを接着することで、バンプ３３と電極パッド３２及びパッド２２との接合強度を向上させるための樹脂である。接着性樹脂１９としては、例えば、異方性導電性樹脂やアンダーフィル樹脂等を用いることができる。接着性樹脂１９の厚さは、例えば、３５μｍとすることができる。

本実施の形態の半導体チップ積層構造体によれば、第１の半導体チップ１２と、第１の半導体チップ１２と電気的に接続された配線パターン１１と、第１の半導体チップ１２と対向する配線パターン１１の面１１Ａの反対側に位置する配線パターン１１の面１１Ｂを露出するように、第１の半導体チップ１２を封止する第１の封止樹脂１４と、配線パターン１１の面１１Ｂと対向するように配置され、配線パターン１１と電気的に接続された第２の半導体チップ１８と、設けることにより、第１の封止樹脂１４から露出された部分のパッド２４を用いて配線パターン１１と電気的に接続された第１の半導体チップ１２の電気的検査を行い、この電気的検査工程において良品と判定された第１の半導体チップ１２と電気的に接続された配線パターン１１にのみ第２の半導体チップ１８を電気的に接続することが可能となるため、半導体チップ積層構造体１０の歩留まりを向上させることができる。

また、第１の封止樹脂１４により、配線パターン１１の面１１Ｂ（第２の半導体チップ１８が配置された側の配線パターン１１の面）を露出させた状態で、配線パターン１１と電気的に接続された第１の半導体チップ１２を封止することにより、第１の封止樹脂１４が第１及び第２の半導体チップ１２，１８を支持する支持体として機能するため、従来、半導体チップ２０２〜２０４を載置するために必要であった配線基板２０１（図１参照）が不要となるので、半導体チップ積層構造体１０の厚さ方向のサイズを小型化することができる。

図５は、本発明の第１の実施の形態の第１変形例に係る半導体チップ積層構造体の断面図である。図５において、第１の実施の形態の半導体チップ積層構造体１０と同一構成部分には同一符号を付す。

図５を参照するに、第１の実施の形態の第１変形例に係る半導体チップ積層構造体４０は、第１の実施の形態の半導体チップ積層構造体１０の構成に、さらに導電部材４１を設けた以外は半導体チップ積層構造体１０と同様に構成される。

導電部材４１は、貫通電極１６が接続された側とは反対側に位置する部分のパッド２４に設けられている。導電部材４１は、第２の半導体チップ１８よりも突出するような高さとされている。導電部材４１としては、例えば、ワイヤボンディングにより形成したＡｕバンプを用いることができる。

このように、貫通電極１６が接続された側とは反対側に位置する部分のパッド２４に導電部材４１を設けることにより、半導体チップ積層構造体４０上に他の半導体チップ積層構造体（例えば、後述する図６に示す半導体チップ積層構造体４５や図７に示す半導体チップ積層構造体５０等）を積み重ね、半導体チップ積層構造体４０に設けられた配線パターン１１と他の半導体チップ積層構造体に設けられた配線パターンとを電気的に接続することができる。

なお、上記構成とされた半導体チップ積層構造体４０は、第１の実施の形態の半導体チップ積層構造体１０と同様な効果を得ることができる。また、図５では、第１の半導体チップ１２を覆うように第１の封止樹脂１４を配設した場合を例に挙げて図示したが、電極パッド２６が設けられた面とは反対側の第１の半導体チップ１２の面を露出するように第１の封止樹脂１４を設けてもよい。

図６は、本発明の第１の実施の形態の第２変形例に係る半導体チップ積層構造体の断面図である。図６において、第１の実施の形態の半導体チップ積層構造体１０と同一構成部分には同一符号を付す。

図６を参照するに、第１の実施の形態の第２変形例に係る半導体チップ積層構造体４５は、第１の実施の形態の半導体チップ積層構造体１０の構成から貫通電極１６及び外部接続端子１７を除いた以外は半導体チップ積層構造体１０と同様に構成される。

このように、貫通電極１６が形成されていない開口部２９を設けることにより、図５に示す半導体チップ積層構造体４０上に半導体チップ積層構造体４５を積み重ね、半導体チップ積層構造体４５の開口部２９を介して、導電部材４１の端部４１Ａと半導体チップ積層構造体４５のパッド２４とを接続することができる。

なお、上記構成とされた半導体チップ積層構造体４５は、第１の実施の形態の半導体チップ積層構造体１０と同様な効果を得ることができる。また、図６では、第１の半導体チップ１２を覆うように第１の封止樹脂１４を配設した場合を例に挙げて図示したが、電極パッド２６が設けられた面とは反対側の第１の半導体チップ１２の面を露出するように第１の封止樹脂１４を設けてもよい。

図７は、本発明の第１の実施の形態の第３変形例に係る半導体チップ積層構造体の断面図である。図７において、第１の実施の形態の半導体チップ積層構造体１０と同一構成部分には同一符号を付す。

図７を参照するに、第１の実施の形態の第３変形例に係る半導体チップ積層構造体５０は、第１の実施の形態の半導体チップ積層構造体１０の構成から貫通電極１６及び外部接続端子１７を取り除くと共に、貫通電極１６が接続された側（開口部２９が形成された側）とは反対側に位置する部分のパッド２４に導電部材４１を設けた以外は半導体チップ積層構造体１０と同様に構成される。

このように、貫通電極１６が形成されていない開口部２９と、貫通電極１６が接続された側とは反対側に位置する部分のパッド２４に導電部材４１とを設けることにより、図５に示す半導体チップ積層構造体４０上に、半導体チップ積層構造体５０と、図６に示す半導体チップ積層構造体４５とを順次積み重ね、半導体チップ積層構造体４０，５０に設けられた導電部材４１により、半導体チップ積層構造体４０に設けられた配線パターン１１、半導体チップ積層構造体４５に設けられた配線パターン１１、及び半導体チップ積層構造体５０に設けられた配線パターン１１を電気的に接続することができる。

なお、上記構成とされた半導体チップ積層構造体５０は、第１の実施の形態の半導体チップ積層構造体１０と同様な効果を得ることができる。また、図７では、第１の半導体チップ１２を覆うように第１の封止樹脂１４を配設した場合を例に挙げて図示したが、電極パッド２６が設けられた面とは反対側の第１の半導体チップ１２の面を露出するように第１の封止樹脂１４を設けてもよい。

図８は、本発明の第１の実施の形態の第４変形例に係る半導体チップ積層構造体の断面図である。図８において、第１の実施の形態の第２変形例に係る半導体チップ積層構造体４５と同一構成部分には同一符号を付す。

図８を参照するに、第１の実施の形態の第４変形例に係る半導体チップ積層構造体５５は、第１の実施の形態の第２変形例に係る半導体チップ積層構造体４５の構成から開口部２９を取り除いた以外は半導体チップ積層構造体４５と同様に構成される。

上記構成とされた半導体チップ積層構造体５５は、第１の実施の形態の半導体チップ積層構造体１０と同様な効果を得ることができる。また、図８では、第１の半導体チップ１２を覆うように第１の封止樹脂１４を配設した場合を例に挙げて図示したが、電極パッド２６が設けられた面とは反対側の第１の半導体チップ１２の面を露出するように第１の封止樹脂１４を設けてもよい。

図９〜図１４は、本発明の第１の実施の形態に係る半導体チップ積層構造体の製造工程を示す図である。図９〜図１４において、第１の実施の形態の半導体チップ積層構造体１０と同一構成部分には同一符号を付す。

図９〜図１４を参照して、第１の実施の形態の半導体チップ積層構造体１０の製造方法について説明する。始めに、図９に示す工程では、導電性を有した支持体６１の上面６１Ａに配線パターン１１を形成する（配線パターン形成工程）。支持体６１としては、例えば、金属箔や金属板等を用いることができる。支持体６１となる金属箔及び金属板の材料としては、例えば、Ｃｕ、Ａｌ、ステンレスや他の金属を用いることができる。配線パターン１１は、支持体６１をエッチングで除去する際のエッチング液に溶解しない金属膜により構成するとよい。具体的には、支持体６１の材料がＣｕの場合、配線パターン１１としては、例えば、支持体６１上にＡｕ層（例えば、厚さ１μｍ）と、Ｎｉ層（例えば、厚さ８μｍ）と、Ａｕ層（例えば、厚さ１μｍ）とを順次積層させたＡｕ／Ｎｉ／Ａｕ積層膜を用いることができる。配線パターン１１は、例えば、支持体６１上に配線パターン１１の形成領域に対応する部分の支持体６１の上面６１Ａを露出する開口部を有しためっきレジストパターンを設け、次いで、支持体６１を給電層とした電解めっきにより、めっきレジストパターンの開口部から露出された部分の支持体６１の上面６１Ａにめっき膜を析出成長させ、次いで、めっきレジストパターンを除去することで形成する。

次いで、図１０に示す工程では、第１の半導体チップ１２を配線パターン１１の面１１Ａと対向配置して、第１の半導体チップ１２の電極パッド２６に設けられたバンプ２７とパッド２２とを接続（フリップチップ接続）すると共に、接着性樹脂１３により配線パターン１１と第１の半導体チップ１２とを接着する（第１の半導体チップ接続工程）。このとき、第１の半導体チップ１２と対向する部分の支持体６１の上面６１Ａにも接着性樹脂１３が形成される。第１の半導体チップ１２としては、例えば、メモリー用半導体チップを用いることができる。接着性樹脂１３としては、例えば、異方性導電性樹脂やアンダーフィル樹脂等を用いることができる。支持体６１の上面６１Ａに設けられた部分の接着性樹脂１３の厚さは、例えば、３５μｍとすることができる。

次いで、図１１に示す工程では、パッド２４の一部を露出する開口部２９を有した第１の封止樹脂１４により、配線パターン１１、第１の半導体チップ１２、及び接着性樹脂１３を封止する（第１の封止工程）。第１の封止樹脂１４としては、例えば、モールド樹脂を用いることができる。第１の封止樹脂１４としてモールド樹脂を用いた場合、開口部２９を有した第１の封止樹脂１４は、例えば、金型を用いたトランスファーモールド法により形成することができる。この場合、第１の半導体チップ１２上に形成される第１の封止樹脂１４の厚さは、例えば、５μｍ〜１０μｍとすることができる。開口部２９の直径は、例えば、７０μｍとすることができる。

次いで、図１２に示す工程では、図１１に示す構造体に設けられた支持体６１をエッチングにより除去（支持体除去工程）し、その後、検査装置（例えば、プローブ装置）の端子を第１の封止樹脂１４から露出された部分のパッド２４に接触させて、第１の半導体チップ１２の電気的検査（第１の半導体チップ１２としてメモリー用半導体チップを用いた場合、第１の半導体チップ１２の書き込み検査や読み込み検査等の検査）を行う（第１の電気的検査工程）。

支持体除去工程では、例えば、配線パターン１１を構成する複数の金属層のうち、最下層に配置された金属層（支持体６１と接触する金属層）としてＡｕ層を用いた場合、支持体６１の材料としてはＣｕを用いるとよい。これにより、Ｃｕよりなる支持体６１を除去する際に配線パターン１１がエッチングされることを防止できる。

第１の電気的検査工程では、配線パターン１１と電気的に接続された第１の半導体チップ１２が良品であるか否かの判定を行う。第１の半導体チップ検査工程において、第１の半導体チップ１２が良品と判定された図１２に示す構造体のみ、続く、図１３に示す工程の処理へと進む。

なお、図１２では、図１１に示す構造体に設けられた支持体６１をエッチングにより除去した後、支持体６１が除去された構造体の上下を反転させた状態で図示している。

次いで、図１３に示す工程では、第２の半導体チップ１８を配線パターン１１の面１１Ｂと対向配置させ、第２の半導体チップ１８の電極パッド３２に設けられたバンプ３３とパッド２２とを接続（フリップチップ接続）すると共に、接着性樹脂１９により配線パターン１１と第２の半導体チップ１８とを接着する（第２の半導体チップ接続工程）。第２の半導体チップ１８としては、例えば、メモリー用半導体チップを用いることができる。接着性樹脂１９としては、例えば、異方性導電性樹脂やアンダーフィル樹脂等を用いることができる。接着性樹脂１９の厚さは、例えば、３５μｍとすることができる。

その後、検査装置（例えば、プローブ装置）の端子を第１の封止樹脂１４から露出された部分のパッド２４に接触させて、第２の半導体チップ１８の電気的検査（第２の半導体チップ１８としてメモリー用半導体チップを用いた場合、第２の半導体チップ１８の書き込み検査や読み込み検査等の検査）を行う（第２の電気的検査工程）。第２の電気的検査工程では、配線パターン１１と電気的に接続された第２の半導体チップ１８が良品であるか否かの判定を行う。第２の電気的検査工程において、第２の半導体チップ１８が良品と判定された図１３に示す構造体のみ、続く、図１４に示す工程の処理へと進む。なお、第２の電気的検査工程において、第２の半導体チップ１８が不良と判定された場合、第２の半導体チップ１８をリペアしてから図１４に示す工程へと進む。

このように、第１の電気的検査工程において良品と判定された第１の半導体チップ１２と電気的に接続された配線パターン１１にのみ第２の半導体チップ１８を電気的に接続することにより、不良品と判定された第１の半導体チップ１２と電気的に接続された配線パターン１１に第２の半導体チップ１８が電気的に接続されることがなくなるため、半導体チップ積層構造体１０の歩留まりを向上させることができる。

次いで、図１４に示す工程では、周知の手法により、開口部２９に貫通電極１６を形成し、その後、第１の封止樹脂１４から露出された貫通電極１６の端部に外部接続端子１７を形成する。これにより、半導体チップ積層構造体１０が製造される。貫通電極１６は、例えば、印刷法により、開口部２９を導電性ペースト（例えば、Ａｇペースト、Ｃｕペースト、はんだペースト等）で充填することで形成する。外部接続端子１７としては、例えば、はんだボールを用いることができる。

本実施の形態の半導体チップ積層構造体の製造方法によれば、配線パターン１１と電気的に接続された第１の半導体チップ１２を第１の封止樹脂１４により封止した後、第１の封止樹脂１４から露出された部分のパッド２４（配線パターン１１の一部）を用いて、第１の半導体チップ１２の電気的検査を行い、この電気的検査において良品と判定された第１の半導体チップ１２と電気的に接続された配線パターン１１にのみ第２の半導体チップ１８を電気的に接続することにより、半導体チップ積層構造体１０の歩留まりを向上させることができる。

また、第１の配線パターン１１及び第１の半導体チップ１２を封止する第１の封止樹脂１４を形成することにより、第１の封止樹脂１４が第１及び第２の半導体チップ１２，１８を支持する支持体として機能するため、従来、半導体チップ２０２〜２０４を載置するために必要であった配線基板２０１（図１参照）が不要となるので、半導体チップ積層構造体１０の厚さ方向のサイズを小型化することができる。

図１５は、本発明の第１の実施の形態に係る半導体装置の断面図である。図１５において、先に説明した図５に示す半導体チップ積層構造体４０及び図８に示す半導体チップ積層構造体５５と同一構成部分には同一符号を付す。

図１５を参照するに、第１の実施の形態の半導体装置６５は、半導体チップ積層構造体４０（図５参照）と、半導体チップ積層構造体５５（図８参照）と、第２の封止樹脂６６とを有する。半導体装置６５の構成要素である半導体チップ積層構造体４０，５５は、予め電気的検査工程において良品と判定された半導体チップ積層構造体である。

半導体チップ積層構造体５５は、半導体チップ積層構造体５５に設けられた第２の半導体チップ１８が半導体チップ積層構造体４０に設けられた第２の半導体チップ１８と接触するように、半導体チップ積層構造体４０上に配置されている。半導体チップ積層構造体５５に設けられたパッド２４は、半導体チップ積層構造体４０に設けられた導電部材４１の端部４１Ａと接続されている。つまり、半導体チップ積層構造体４０に設けられた配線パターン１１は、導電部材４１を介して、半導体チップ積層構造体５５に設けられた配線パターン１１と電気的に接続されている。

第２の封止樹脂６６は、第１の封止樹脂１４から露出された貫通電極１６の端部及び外部接続端子１７を露出した状態で、積み重ねられた半導体チップ積層構造体４０，５５を封止している。第２の封止樹脂６６は、外部接続端子１７が配設される側の第１の封止樹脂１４の面を露出するように設けられている。

このように、第２の封止樹脂６６により、積み重ねられた半導体チップ積層構造体４０，５５を封止することで、半導体チップ積層構造体５５に設けられたパッド２４と半導体チップ積層構造体４０に設けられた導電部材４１との接続部分の強度を向上させることができる。

第２の封止樹脂６６としては、例えば、モールド樹脂を用いることができる。第２の封止樹脂６６としてモールド樹脂を用いた場合、第２の封止樹脂６６は、例えば、トランスファーモールド法により形成することができる。

本実施の形態の半導体装置によれば、予め電気的検査工程において良品と判定された半導体チップ積層構造体４０，５５を用いることにより、半導体装置６５の歩留まりを向上させることができる。

また、厚さ方向のサイズが小型化された半導体チップ積層構造体４０，５５を積み重ねることにより、半導体装置６５の厚さ方向のサイズを小型化することができる。

なお、図１５では、半導体チップ積層構造体４０に設けられた第２の半導体チップ１８の背面と半導体チップ積層構造体５５に設けられた第２の半導体チップ１８の背面とを接触させた場合を例に挙げて図示したが、半導体チップ積層構造体４０に設けられた第２の半導体チップ１８の背面と半導体チップ積層構造体５５に設けられた第２の半導体チップ１８の背面とは接触していなくてもよい。

図１６は、本発明の第１の実施の形態の第１変形例に係る半導体装置の断面図である。図１６において、第１の実施の形態の半導体チップ積層構造体１０及び図８に示す半導体チップ積層構造体５５と同一構成部分には同一符号を付す。

図１６を参照するに、第１の実施の形態の第１変形例に係る半導体装置６７は、第１の実施の形態の半導体装置６５に設けられた第２の封止樹脂６６を半導体チップ積層構造体４０と半導体チップ積層構造体５５との間のみに設けた以外は半導体装置６５と同様に構成される。

このような構成とされた半導体装置６７は、第１の実施の形態の半導体装置６５と同様な効果を得ることができる。

なお、図１６では、半導体チップ積層構造体４０に設けられた第２の半導体チップ１８の背面と半導体チップ積層構造体５５に設けられた第２の半導体チップ１８の背面とを接触させた場合を例に挙げて図示したが、半導体チップ積層構造体４０に設けられた第２の半導体チップ１８の背面と半導体チップ積層構造体５５に設けられた第２の半導体チップ１８の背面とは接触していなくてもよい。

図１７は、本発明の第１の実施の形態の第２変形例に係る半導体装置の断面図である。図１７において、第１の実施の形態の半導体チップ積層構造体１０及び図８に示す半導体チップ積層構造体５５と同一構成部分には同一符号を付す。

図１７を参照するに、第１の実施の形態の第２変形例に係る半導体装置７０は、半導体チップ積層構造体１０（図３参照）と、半導体チップ積層構造体５５（図８参照）と、導電部材７１と、第２の封止樹脂６６とを有する。半導体装置７０の構成要素である半導体チップ積層構造体１０，５５は、予め電気的検査工程において良品と判定された半導体チップ積層構造体である。

半導体チップ積層構造体５５は、半導体チップ積層構造体５５に設けられた第２の半導体チップ１８が半導体チップ積層構造体１０に設けられた第２の半導体チップ１８と接触するように、半導体チップ積層構造体１０上に配置されている。

導電部材７１は、半導体チップ積層構造体１０に設けられたパッド２４と半導体チップ積層構造体５５に設けられたパッド２４との間に配置されている。導電部材７１は、その一方の端部が半導体チップ積層構造体１０に設けられたパッド２４と接続されており、他方の端部が半導体チップ積層構造体５５に設けられたパッド２４と接続されている。つまり、半導体チップ積層構造体１０に設けられた配線パターン１１は、導電部材７１を介して、半導体チップ積層構造体５５に設けられた配線パターン１１と電気的に接続されている。導電部材７１としては、例えば、はんだバンプを用いることができる。

第２の封止樹脂６６は、第１の封止樹脂１４から露出された貫通電極１６の端部及び外部接続端子１７を露出した状態で、積み重ねられた半導体チップ積層構造体１０，５５を封止している。第２の封止樹脂６６は、外部接続端子１７が配設される側の第１の封止樹脂１４の面を露出するように設けられている。

このような構成とされた半導体装置７０は、第１の実施の形態の半導体装置６５と同様な効果を得ることができる。

なお、図１７では、半導体チップ積層構造体１０に設けられた第２の半導体チップ１８の背面と半導体チップ積層構造体５５に設けられた第２の半導体チップ１８の背面とを接触させた場合を例に挙げて図示したが、半導体チップ積層構造体１０に設けられた第２の半導体チップ１８の背面と半導体チップ積層構造体５５に設けられた第２の半導体チップ１８の背面とは接触していなくてもよい。

また、半導体装置７０に設けられた第２の封止樹脂６６を半導体チップ積層構造体１０と半導体チップ積層構造体５５との間のみに設けてもよい。

図１８は、本発明の第１の実施の形態の第３変形例に係る半導体装置の断面図である。図１８において、先に説明した図５〜図７に示す半導体チップ積層構造体４０，４５，５０と同一構成部分には同一符号を付す。

図１８を参照するに、第１の実施の形態の第３変形例に係る半導体装置７５は、第１の実施の形態の半導体装置６５に設けられた半導体チップ積層構造体５５の代わりに、半導体チップ積層構造体４０上に半導体チップ積層構造体５０（図７参照）と、半導体チップ積層構造体４５（図６参照）とを順次積み重ね、積み重ねられた半導体チップ積層構造体４０，４５，５０を第２の封止樹脂６６で封止した以外は半導体装置６５と同様に構成される。第２の封止樹脂６６は、外部接続端子１７が配設される側の第１の封止樹脂１４の面を露出するように配設されている。

半導体装置７５の構成要素である半導体チップ積層構造体４０，４５，５０は、予め電気的検査工程において良品と判定された半導体チップ積層構造体である。

半導体チップ積層構造体４０に設けられた導電部材４１の端部４１Ａは、半導体チップ積層構造体５０に設けられ、開口部２９から露出された部分のパッド２４と接続されている。半導体チップ積層構造体５０に設けられた導電部材４１の端部４１Ａは、半導体チップ積層構造体４５に設けられ、開口部２９から露出された部分のパッド２４と接続されている。つまり、半導体チップ積層構造体４０，４５，５０に設けられた配線パターン１１は、導電部材４１により電気的に接続されている。

このような構成とされた半導体装置７５は、第１の実施の形態の半導体装置６５と同様な効果を得ることができる。

なお、半導体装置７５に設けられた第２の封止樹脂６６は、半導体チップ積層構造体４５と半導体チップ積層構造体５０との間、及び半導体チップ積層構造体４０と半導体チップ積層構造体５０との間のみに設けてもよい。

図１９〜図２１は、本発明の第１の実施の形態の第３変形例に係る半導体装置の製造工程を示す図である。図１９〜図２１において、第１の実施の形態の第２変形例に係る半導体装置７５と同一構成部分には同一符号を付す。

図１９〜図２１を参照して、第１の実施の形態の第２変形例に係る半導体装置７５の製造方法について説明する。始めに、図１９に示す工程では、電気的検査工程において、良品と判定された半導体チップ積層構造体４０，４５，５０を準備する（半導体チップ積層構造体準備工程）。

次いで、図２０に示す工程では、半導体チップ積層構造体４０上に、半導体チップ積層構造体５０と、半導体チップ積層構造体４５とを順次積み重ね、半導体チップ積層構造体４０に設けられた導電部材４１の端部４１Ａと半導体チップ積層構造体５０のパッド２４と接続すると共に、半導体チップ積層構造体５０に設けられた導電部材４１の端部４１Ａと半導体チップ積層構造体４５のパッド２４とを接続する（半導体チップ積層構造体接続工程）。

次いで、図２１に示す工程では、第１の封止樹脂１４から露出された貫通電極１６の端部及び外部接続端子１７を露出した状態で、積み重ねられた半導体チップ積層構造体４０，４５，５０を第２の封止樹脂６６で封止する（第２の封止工程）。これにより、半導体装置７５が製造される。

なお、半導体装置７５に設けられた外部接続端子１７は、第２の封止樹脂６６を形成後に形成してもよい。

（第２の実施の形態）
図２２は、本発明の第２の実施の形態に係る半導体チップ積層構造体の断面図である。図２２において、第１の実施の形態の半導体チップ積層構造体１０（図３参照）と同一構成部分には同一符号を付す。

図２２を参照するに、第２の実施の形態の半導体チップ積層構造体８０は、第１の実施の形態の半導体チップ積層構造体１０に設けられた第２の半導体チップ１８の代わりに第２の半導体チップ８２，８３を設けると共に、さらに配線パターン８１を設けた以外は半導体チップ積層構造体１０と同様に構成される。

配線パターン８１は、同一平面上に設けられたパッド８５，８６及び配線８７を有する。配線パターン８１は、配線パターン１１間に配置された部分の接着性樹脂１３に設けられている。配線パターン８１の面８１Ａ（第１の半導体チップ１２と対向する配線パターン８１の面）及び配線パターン８１の側面は、接着性樹脂１３により覆われている。配線パターン８１の面８１Ｂ（面８１Ａの反対側の面）は、接着性樹脂１３から露出されている。配線パターン８１の面８１Ｂは、配線パターン１１の面１１Ｂ及び接着性樹脂１３の面１３Ａと略面一とされている。

パッド８５は、バンプ９２を介して、第２の半導体チップ８２と電気的に接続されている。パッド８６は、バンプ９５を介して、第２の半導体チップ８３と電気的に接続されている。配線８７は、その一方の端部がパッド８５と接続されており、他方の端部がパッド８６と接続されている。これにより、パッド８５とパッド８６は、電気的に接続されている。配線８７は、パッド８５，８６と一体的に構成されている。

上記構成とされた配線パターン８１は、第２の半導体チップ８２と第２の半導体チップ８３とを電気的に接続するためのものである。配線パターン８１としては、例えば、Ａｕ層（例えば、厚さ１μｍ）と、Ｎｉ層（例えば、厚さ８μｍ）と、Ａｕ層（例えば、厚さ１μｍ）とを順次積層させたＡｕ／Ｎｉ／Ａｕ積層膜を用いることができる。また、配線パターン８１としては、上記Ａｕ／Ｎｉ／Ａｕ積層膜以外に、Ａｕ／Ｎｉ／Ｃｕ／Ｎｉ／Ａｕ積層膜や他の積層膜を用いてもよい。

第２の半導体チップ８２は、配線パターン１１，８１の面１１Ｂ，８１Ｂと対向するように配置されている。第２の半導体チップ８２は、電極パッド９１Ａ，９１Ｂを有する。電極パッド９１Ａは、電極パッド９１Ａに設けられたバンプ９２を介して、パッド２２と電気的に接続されている。電極パッド９１Ｂは、電極パッド９１Ｂに設けられたバンプ９２を介して、パッド８５と電気的に接続されている。つまり、第２の半導体チップ８２は、配線パターン１１，８１に対して、フリップチップ接続されている。接着性樹脂１３及び配線パターン１１，８１と第２の半導体チップ８２との間には、第２の半導体チップ８２と配線パターン１１，８１とを接着させることにより、電極パッド９１Ａ，９１Ｂ及びパッド２２，８５とバンプ９２との接合強度を向上させるための接着性樹脂１９が設けられている。第２の半導体チップ８２としては、例えば、メモリー用半導体チップを用いることができる。

第２の半導体チップ８３は、配線パターン１１，８１の面１１Ｂ，８１Ｂと対向するように配置されている。第２の半導体チップ８３は、電極パッド９４Ａ，９４Ｂを有する。電極パッド９４Ａは、電極パッド９４Ａに設けられたバンプ９５を介して、パッド２２と電気的に接続されている。電極パッド９４Ｂは、電極パッド９４Ｂに設けられたバンプ９５を介して、パッド８６と電気的に接続されている。つまり、第２の半導体チップ８３は、配線パターン１１，８１に対して、フリップチップ接続されている。接着性樹脂１３及び配線パターン１１，８１と第２の半導体チップ８３との間には、第２の半導体チップ８３と配線パターン１１，８１とを接着させることにより、電極パッド９４Ａ，９４Ｂ及びパッド２２，８６とバンプ９５との接合強度を向上させるための接着性樹脂１９が設けられている。第２の半導体チップ８３としては、例えば、メモリー用半導体チップを用いることができる。

上記構成とされた半導体チップ積層構造体８０は、第１の実施の形態の半導体チップ積層構造体１０と同様な手法により製造することができる。

本実施の形態の半導体チップ積層構造体によれば、第１の半導体チップ１２と、第１の半導体チップ１２と電気的に接続された配線パターン１１，８１と、第１の半導体チップ１２と対向する配線パターン１１，８１の面１１Ａ，８１Ａの反対側に位置する配線パターン１１，８１の面１１Ｂ，８１Ｂを露出するように、第１の半導体チップ１２を封止する第１の封止樹脂１４と、配線パターン１１，８１の面１１Ｂ，８１Ｂと対向するように配置され、配線パターン１１，８１と電気的に接続された第２の半導体チップ８２，８３（複数の半導体チップ）と、設けることにより、第１の封止樹脂１４から露出された部分のパッド２４を用いて配線パターン１１，８１と電気的に接続された第１の半導体チップ１２の電気的検査を行い、この電気的検査工程において良品と判定された第１の半導体チップ１２と電気的に接続された配線パターン１１，８１にのみ第２の半導体チップ８２，８３を電気的に接続することが可能となるため、半導体チップ積層構造体８０の歩留まりを向上させることができる。

また、第１の封止樹脂１４により、配線パターン１１の面１１Ｂ及び配線パターン８１の面８１Ｂ（第２の半導体チップ８２，８３が配置された側の配線パターン１１，８１の面）を露出させた状態で、配線パターン１１と電気的に接続された第１の半導体チップ１２を封止することにより、第１の封止樹脂１４が第１及び第２の半導体チップ１２，８２，８３を支持する支持体として機能するため、従来、半導体チップ２０２〜２０４を載置するために必要であった配線基板２０１（図１参照）が不要となるので、半導体チップ積層構造体８０の厚さ方向のサイズを小型化することができる。

さらに、配線パターン１１，８１の面１１Ｂ，８１Ｂ側に複数の半導体チップ（本実施の形態の場合、第２の半導体チップ８２，８３）を設けることにより、半導体チップ積層構造体８０の実装密度を向上させることができる。

なお、本実施の形態では、配線パターン１１，８１の面１１Ｂ，８１Ｂ側に２つの第２の半導体チップ（第２の半導体チップ８２，８３）を設けた場合を例に挙げて説明したが、配線パターン１１，８１の面１１Ｂ，８１Ｂ側に３つ以上の第２の半導体チップを設けてもよい。また、配線パターン１１，８１の面１１Ａ，８１Ａ側に複数の第１の半導体チップ１２を設けてもよい。

なお、図２２では、第１の半導体チップ１２を覆うように第１の封止樹脂１４を配設した場合を例に挙げて図示したが、電極パッド２６が設けられた面とは反対側の第１の半導体チップ１２の面を露出するように第１の封止樹脂１４を設けてもよい。

図２３は、本発明の第２の実施の形態の第１変形例に係る半導体チップ積層構造体の断面図である。図２３において、第２の実施の形態の半導体チップ積層構造体８０と同一構成部分には同一符号を付す。

図２３を参照するに、第２の実施の形態の第１変形例に係る半導体チップ積層構造体１００は、第２の実施の形態の半導体チップ積層構造体８０の構成に、さらに導電部材４１を設けた以外は半導体チップ積層構造体８０と同様に構成される。導電部材４１は、貫通電極１６が接続された側とは反対側に位置する部分のパッド２４に設けられている。

このように、貫通電極１６が接続された側とは反対側に位置する部分のパッド２４に導電部材４１を設けることにより、半導体チップ積層構造体１００上に他の半導体チップ積層構造体（例えば、後述する半導体チップ積層構造体１０５又は半導体チップ積層構造体１１０（図２４及び図２５参照））を積み重ね、半導体チップ積層構造体１００に設けられた配線パターン１１と他の半導体チップ積層構造体に設けられた配線パターンとを電気的に接続することができる。導電部材４１としては、例えば、ワイヤボンディングにより形成したＡｕバンプを用いることができる。

また、上記構成とされた半導体チップ積層構造体１００は、第２の実施の形態の半導体チップ積層構造体８０と同様な効果を得ることができる。

なお、図２３では、第１の半導体チップ１２を覆うように第１の封止樹脂１４を配設した場合を例に挙げて図示したが、電極パッド２６が設けられた面とは反対側の第１の半導体チップ１２の面を露出するように第１の封止樹脂１４を設けてもよい。

図２４は、本発明の第２の実施の形態の第２変形例に係る半導体チップ積層構造体の断面図である。図２４において、第２の実施の形態の半導体チップ積層構造体８０と同一構成部分には同一符号を付す。

図２４を参照するに、第２の実施の形態の第２変形例に係る半導体チップ積層構造体１０５は、第２の実施の形態の半導体チップ積層構造体８０の構成から貫通電極１６及び外部接続端子１７を除いた以外は半導体チップ積層構造体８０と同様に構成される。

このように、貫通電極１６が形成されていない開口部２９を設けることにより、図２３に示す半導体チップ積層構造体１００上に半導体チップ積層構造体１０５を積み重ね、半導体チップ積層構造体１０５の開口部２９を介して、半導体チップ積層構造体１００に設けられた導電部材４１の端部４１Ａと半導体チップ積層構造体１０５のパッド２４とを接続することができる。

なお、上記構成とされた半導体チップ積層構造体１０５は、第２の実施の形態の半導体チップ積層構造体８０と同様な効果を得ることができる。

なお、図２４では、第１の半導体チップ１２を覆うように第１の封止樹脂１４を配設した場合を例に挙げて図示したが、電極パッド２６が設けられた面とは反対側の第１の半導体チップ１２の面を露出するように第１の封止樹脂１４を設けてもよい。

図２５は、本発明の第２の実施の形態の第３変形例に係る半導体チップ積層構造体の断面図である。図２５において、第２の実施の形態の半導体チップ積層構造体８０と同一構成部分には同一符号を付す。

図２５を参照するに、第２の実施の形態の第３変形例に係る半導体チップ積層構造体１１０は、第２の実施の形態の半導体チップ積層構造体８０の構成から貫通電極１６及び外部接続端子１７を取り除くと共に、貫通電極１６が接続された側（開口部２９が形成された側）とは反対側に位置する部分のパッド２４に導電部材４１を設けた以外は半導体チップ積層構造体８０と同様に構成される。

このように、貫通電極１６が形成されていない開口部２９と、貫通電極１６が接続された側とは反対側に位置する部分のパッド２４に導電部材４１とを設けることにより、図２３に示す半導体チップ積層構造体１００上に、半導体チップ積層構造体１１０と、図２４に示す半導体チップ積層構造体１０５とを順次積み重ね、半導体チップ積層構造体１００，１１０に設けられた導電部材４１により、半導体チップ積層構造体１００，１０５，１１０に設けられた配線パターン１１を電気的に接続することができる。

また、上記構成とされた半導体チップ積層構造体１１０は、第２の実施の形態の半導体チップ積層構造体８０と同様な効果を得ることができる。

なお、図２５では、第１の半導体チップ１２を覆うように第１の封止樹脂１４を配設した場合を例に挙げて図示したが、電極パッド２６が設けられた面とは反対側の第１の半導体チップ１２の面を露出するように第１の封止樹脂１４を設けてもよい。

図２６は、本発明の第２の実施の形態の第４変形例に係る半導体チップ積層構造体の断面図である。図２６において、第２の実施の形態の第２変形例に係る半導体チップ積層構造体１０５（図２４参照）と同一構成部分には同一符号を付す。

図２６を参照するに、第２の実施の形態の第４変形例に係る半導体チップ積層構造体１１５は、第２の実施の形態の第２変形例に係る半導体チップ積層構造体１０５の構成から開口部２９を取り除いた以外は半導体チップ積層構造体１０５と同様に構成される。

上記構成とされた半導体チップ積層構造体１１５は、第２の実施の形態の半導体チップ積層構造体８０と同様な効果を得ることができる。

なお、図２６では、第１の半導体チップ１２を覆うように第１の封止樹脂１４を配設した場合を例に挙げて図示したが、電極パッド２６が設けられた面とは反対側の第１の半導体チップ１２の面を露出するように第１の封止樹脂１４を設けてもよい。

図２７は、本発明の第２の実施の形態に係る半導体装置の断面図である。図２７において、図２３に示す半導体チップ積層構造体１００及び図２６に示す半導体チップ積層構造体１１５と同一構成部分には同一符号を付す。

図２７を参照するに、第２の実施の形態の半導体装置１２０は、半導体チップ積層構造体１００（図２３参照）と、半導体チップ積層構造体１１５（図２６参照）と、第２の封止樹脂６６とを有する。半導体装置１２０の構成要素である半導体チップ積層構造体１００，１１５は、予め電気的検査工程において良品と判定された半導体チップ積層構造体である。

半導体チップ積層構造体１１５は、半導体チップ積層構造体１１５に設けられた第２の半導体チップ８２，８３が半導体チップ積層構造体１００に設けられた第２の半導体チップ８２，８３と接触するように、半導体チップ積層構造体１００上に配置されている。半導体チップ積層構造体１１５に設けられたパッド２４は、半導体チップ積層構造体１００に設けられた導電部材４１の端部４１Ａと接続されている。つまり、半導体チップ積層構造体１００に設けられた配線パターン１１は、導電部材４１を介して、半導体チップ積層構造体１１５に設けられた配線パターン１１と電気的に接続されている。

第２の封止樹脂６６は、第１の封止樹脂１４から露出された貫通電極１６の端部及び外部接続端子１７を露出した状態で、積み重ねられた半導体チップ積層構造体１００，１１５を封止している。第２の封止樹脂６６は、外部接続端子１７が配設される側の第１の封止樹脂１４の面を露出するように配設されている。第２の封止樹脂６６としては、例えば、モールド樹脂を用いることができる。第２の封止樹脂６６としてモールド樹脂を用いた場合、第２の封止樹脂６６は、例えば、トランスファーモールド法により形成することができる。

このように、第２の封止樹脂６６により、積み重ねられた半導体チップ積層構造体１００，１１５を封止することで、半導体チップ積層構造体１１５に設けられたパッド２４と半導体チップ積層構造体１００に設けられた導電部材４１との接続部分の強度を向上させることができる。

本実施の形態の半導体装置によれば、予め電気的検査工程において良品と判定された半導体チップ積層構造体１００，１１５を用いて半導体装置１２０を構成することにより、半導体装置１２０の歩留まりを向上させることができる。

また、厚さ方向のサイズが小型化された半導体チップ積層構造体１００，１１５を積み重ねることにより、半導体装置１２０の厚さ方向のサイズを小型化することができる。

なお、導電部材４１の代わりに図１７で説明した導電部材７１を設けて、導電部材７１により、半導体チップ積層構造体１００に設けられたパッド２４と半導体チップ積層構造体１１５に設けられたパッド２４とを電気的に接続してもよい。

また、図２７では、半導体チップ積層構造体１００に設けられた第２の半導体チップ８２，８３の背面と半導体チップ積層構造体１１５に設けられた第２の半導体チップ８２，８３の背面とを接触させた場合を例に挙げて図示したが、半導体チップ積層構造体１００に設けられた第２の半導体チップ８２，８３の背面と半導体チップ積層構造体１１５に設けられた第２の半導体チップ８２，８３の背面とは接触していなくてもよい。

また、第２の封止樹脂６６は、半導体チップ積層構造体１００と半導体チップ積層構造体１１５との間にのみ設けてもよい。

図２８は、本発明の第２の実施の形態の変形例に係る半導体装置の断面図である。図２８において、図２３に示す半導体チップ積層構造体１００、図２４に示す半導体チップ積層構造体１０５、及び図２５に示す半導体チップ積層構造体１１０と同一構成部分には同一符号を付す。

図２８を参照するに、第２の実施の形態の変形例に係る半導体装置１３０は、第２の実施の形態の半導体装置１２０に設けられた半導体チップ積層構造体１１５の代わりに、半導体チップ積層構造体１００上に、半導体チップ積層構造体１１０（図２５参照）と、半導体チップ積層構造体１０５（図２４参照）とを順次積み重ね、積み重ねられた半導体チップ積層構造体１００，１０５，１１０を第２の封止樹脂６６で封止した以外は半導体装置１２０と同様に構成される。第２の封止樹脂６６は、外部接続端子１７が配設される側の第１の封止樹脂１４の面を露出するように配設されている。

半導体装置１３０の構成要素である半導体チップ積層構造体１００，１０５，１１０は、予め電気的検査工程において良品と判定された半導体チップ積層構造体である。

半導体チップ積層構造体１００に設けられた導電部材４１の端部４１Ａは、半導体チップ積層構造体１１０に設けられ、開口部２９から露出された部分のパッド２４と接続されている。半導体チップ積層構造体１１０に設けられた導電部材４１の端部４１Ａは、半導体チップ積層構造体１０５に設けられ、開口部２９から露出された部分のパッド２４と接続されている。つまり、半導体チップ積層構造体１００，１０５，１１０に設けられた配線パターン１１は、導電部材４１により電気的に接続されている。

このような構成とされた半導体装置１３０は、第２の実施の形態の半導体装置１２０と同様な効果を得ることができる。

なお、半導体チップ積層構造体１００と半導体チップ積層構造体１０５との間に、予め電気的検査工程において良品と判定された複数の半導体チップ積層構造体１１０を積み重ねてもよい。

また、第２の封止樹脂６６は、半導体チップ積層構造体１００と半導体チップ積層構造体１１０との間、及び半導体チップ積層構造体１０５と半導体チップ積層構造体１１０との間にのみ設けてもよい。

以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

例えば、第１の実施の形態で説明した半導体チップ積層構造体１０，４０，４５，５０，５５と、第２の実施の形態で説明した半導体チップ積層構造体８０，１００，１０５，１１０，１１５とを組み合わせて半導体装置を構成してもよい。

本発明は、複数の半導体チップを備えた半導体チップ積層構造体及び半導体装置に適用できる。

従来の半導体装置の断面図である。 図１に示す配線基板に設けられた配線パターンの平面図である。 本発明の第１の実施の形態に係る半導体チップ積層構造体の断面図である。 図３に示す半導体チップ積層構造体に設けられた配線パターンの平面図である。 本発明の第１の実施の形態の第１変形例に係る半導体チップ積層構造体の断面図である。 本発明の第１の実施の形態の第２変形例に係る半導体チップ積層構造体の断面図である。 本発明の第１の実施の形態の第３変形例に係る半導体チップ積層構造体の断面図である。 本発明の第１の実施の形態の第４変形例に係る半導体チップ積層構造体の断面図である。 本発明の第１の実施の形態に係る半導体チップ積層構造体の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る半導体チップ積層構造体の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る半導体チップ積層構造体の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る半導体チップ積層構造体の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る半導体チップ積層構造体の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る半導体チップ積層構造体の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る半導体装置の断面図である。 本発明の第１の実施の形態の第１変形例に係る半導体装置の断面図である。 本発明の第１の実施の形態の第２変形例に係る半導体装置の断面図である。 本発明の第１の実施の形態の第３変形例に係る半導体装置の断面図である。 本発明の第１の実施の形態の第３変形例に係る半導体装置の製造工程を示す図（その１）である。 本発明の第１の実施の形態の第３変形例に係る半導体装置の製造工程を示す図（その２）である。 本発明の第１の実施の形態の第３変形例に係る半導体装置の製造工程を示す図（その３）である。 本発明の第２の実施の形態に係る半導体チップ積層構造体の断面図である。 本発明の第２の実施の形態の第１変形例に係る半導体チップ積層構造体の断面図である。 本発明の第２の実施の形態の第２変形例に係る半導体チップ積層構造体の断面図である。 本発明の第２の実施の形態の第３変形例に係る半導体チップ積層構造体の断面図である。 本発明の第２の実施の形態の第４変形例に係る半導体チップ積層構造体の断面図である。 本発明の第２の実施の形態に係る半導体装置の断面図である。 本発明の第２の実施の形態の変形例に係る半導体装置の断面図である。

符号の説明

１０，４０，４５，５０，５５，８０，１００，１０５，１１０，１１５ 半導体チップ積層構造体
１１，８１ 配線パターン
１１Ａ，１１Ｂ，１３Ａ，８１Ａ，８１Ｂ 面
１２ 第１の半導体チップ
１３，１９ 接着性樹脂
１４ 第１の封止樹脂
１６ 貫通電極
１７ 外部接続端子
１８，８２，８３ 第２の半導体チップ
２２，２４，８５，８６ パッド
２３，８７ 配線
２６，３２，９１Ａ，９１Ｂ，９４Ａ，９４Ｂ 電極パッド
２７，３３，９２，９５ バンプ
２９ 開口部
４１，７１ 導電部材
４１Ａ 端部
６１ 支持体
６１Ａ 上面
６１Ｂ 下面
６５，６７，７０，７５，１２０，１３０ 半導体装置
６６ 第２の封止樹脂

Claims (7)

1. 第１の半導体チップと、
   前記第１の半導体チップがフリップチップ接続されている配線パターンと、
   前記第１の半導体チップと対向する前記配線パターンの第１の面の反対側に位置する前記配線パターンの第２の面を露出するように、前記第１の半導体チップを封止する第１の封止樹脂と、
   前記配線パターンの第２の面と対向するように配置され、前記配線パターンにフリップチップ接続された第２の半導体チップと、
   前記第２の半導体チップと前記配線パターン及び前記第１の封止樹脂との間に設けられ、前記第２の半導体チップと前記配線パターン及び前記第１の封止樹脂とを接着する樹脂と、
   前記配線パターンの第１の面に設けられた部分の前記第１の封止樹脂を貫通すると共に、前記配線パターンと接続された貫通電極と、を備え、
   前記配線パターンは、前記第１の半導体チップ及び前記第２の半導体チップの各々に設けられた電極パッドと対向配置された複数の第１のパッドと、配線を介して前記第１のパッドと電気的に接続された複数の第２のパッドと、を備え、
   前記第２のパッドの面積及び配設間隔は、前記第１のパッドの面積及び配設間隔よりも大きく、
   前記第２のパッドの前記第２の半導体チップ側の面が外部に露出していることを特徴とする半導体チップ積層構造体。
2. 前記第２のパッドの前記第１の半導体チップ側の面に、前記貫通電極の端部が接続されていることを特徴とする請求項１記載の半導体チップ積層構造体。
3. 前記配線パターンと接続された側とは反対側の前記貫通電極の端部に、外部接続端子を設けたことを特徴とする請求項１又は２記載の半導体チップ積層構造体。
4. 請求項１乃至３の何れか一項記載の半導体チップ積層構造体を複数有し、
   複数の前記半導体チップ積層構造体を積み重ねて配置すると共に、前記複数の半導体チップ積層構造体に設けられた前記配線パターンを電気的に接続する導電部材を設けたことを特徴とする半導体装置。
5. 前記導電部材は、対向する２つの前記半導体チップ積層構造体に設けられた前記配線パターンと接触するように、前記対向する２つの半導体チップ積層構造体に設けられた前記配線パターンの間に配置したことを特徴とする請求項４記載の半導体装置。
6. 対向する２つの前記半導体チップ積層構造体は、
   それぞれの前記半導体チップ積層構造体に設けられた前記第２の半導体チップ同士が対向するように配置され、かつ、それぞれの前記半導体チップ積層構造体に設けられた前記配線パターンの前記第２の面同士が、前記導電部材により電気的に接続されていることを特徴とする請求項５記載の半導体装置。
7. 前記第１の封止樹脂から露出された前記貫通電極の端部を露出するように、前記積み重ねられた複数の半導体チップ積層構造体を封止する第２の封止樹脂を設けたことを特徴とする請求項４ないし６のうち、いずれか一項記載の半導体装置。

Images