JP4802220B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4802220B2 JP4802220B2 JP2008161116A JP2008161116A JP4802220B2 JP 4802220 B2 JP4802220 B2 JP 4802220B2 JP 2008161116 A JP2008161116 A JP 2008161116A JP 2008161116 A JP2008161116 A JP 2008161116A JP 4802220 B2 JP4802220 B2 JP 4802220B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- semiconductor
- manufacturing
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
この発明は、半導体素子の製造方法に関し、例えば、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザや発光ダイオードあるいは電子走行素子の製造に適用して好適なものである。
ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮなどの窒化物系ＩＩＩ−Ｖ族化合物半導体は、ＡｌＧａＩｎＡｓ系ＩＩＩ−Ｖ族化合物半導体やＡｌＧａＩｎＰ系ＩＩＩ−Ｖ族化合物半導体に比べてバンドギャップＥg が大きく、かつ直接遷移の半導体材料であるという特徴を有している。このため、これらの窒化物系ＩＩＩ−Ｖ族化合物半導体は、紫外線から緑色に当たる短波長の光の発光が可能な半導体レーザや、紫外線から赤色まで、および白色という広い発光波長範囲をカバーできる発光ダイオード（ＬＥＤ）などの半導体発光素子を構成する材料として注目されており、高密度光ディスクやフルカラーディスプレイ、さらには環境・医療分野など、広く応用が考えられている。
また、これらの窒化物系ＩＩＩ−Ｖ族化合物半導体は、例えばＧａＮの高電界における飽和速度が大きいこと、例えば４００℃程度までの高温動作が可能であること、および、例えばＭＩＳ（Metal-Insulator-Semiconductor)構造における絶縁層の材料にＡｌＮを用いることで半導体層および絶縁層の形成を結晶成長により連続して行うことができるなどの特徴を有している。このため、これらの窒化物系ＩＩＩ−Ｖ族化合物半導体は、高温動作可能な高出力の高周波電子素子を構成する材料としても期待されている。
このほか、窒化物系ＩＩＩ−Ｖ族化合物半導体の長所としては、以下のことが挙げられる。
（１）熱伝導性がＧａＡｓ系半導体などよりも高く、高温・高出力動作の素子向きである。
（２）材料が化学的に安定であり、また硬度も高く、高い信頼性を得やすい。
（３）環境への負荷が小さい化合物半導体材料である。すなわち、ＡｌＧａＩｎＮ系半導体は、構成材料や原料に環境への影響が大きい環境汚染物質や毒物を含まない。具体的には、ＡｌＧａＡｓ系半導体におけるヒ素（Ａｓ）、ＺｎＣｄＳＳｅ系半導体におけるカドミウム（Ｃｄ）などに相当する材料およびその原料（アルシン（ＡｓＨ3 ））などを使用しない。
（１）熱伝導性がＧａＡｓ系半導体などよりも高く、高温・高出力動作の素子向きである。
（２）材料が化学的に安定であり、また硬度も高く、高い信頼性を得やすい。
（３）環境への負荷が小さい化合物半導体材料である。すなわち、ＡｌＧａＩｎＮ系半導体は、構成材料や原料に環境への影響が大きい環境汚染物質や毒物を含まない。具体的には、ＡｌＧａＡｓ系半導体におけるヒ素（Ａｓ）、ＺｎＣｄＳＳｅ系半導体におけるカドミウム（Ｃｄ）などに相当する材料およびその原料（アルシン（ＡｓＨ3 ））などを使用しない。
しかしながら、従来、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた素子においては、高い信頼性を得るのに適当な基板材料がないという問題があった。
窒化物系ＩＩＩ−Ｖ族化合物半導体の基板材料として、特に高品質の結晶を得るために、以下の問題や状況がある。
（１）構成材料のＧａＮ、ＡｌＧａＮ、ＧａＩｎＮが格子定数の異なる全歪み系である。そのため、窒化物系ＩＩＩ−Ｖ族化合物半導体同士および基板との間に、クラックなどを生じない範囲および良質の結晶膜が得られる範囲に組成や厚さなどを抑えるなど、設計上の制限がある。
（２）ＧａＮに格子整合する高品質基板がまだ開発されていない。ＧａＡｓ系半導体やＧａＩｎＰ系半導体に格子整合する高品質ＧａＡｓ基板や、ＧａＩｎＡｓ系半導体に格子整合する高品質ＩｎＰ基板があるように、例えば高品質なＧａＮ基板は開発途上であり、格子定数差の比較的小さいＳｉＣ基板は、高価であり、大口径化も困難であり、結晶膜に引っ張り歪みが発生するためクラックが発生しやすい、などの問題があり、またこれら以外にはＧａＮに格子整合する基板がない。
（３）窒化物系ＩＩＩ−Ｖ族化合物半導体の基板材料の必要条件に、約１０００℃の高い結晶成長温度およびＶ族原料のアンモニア雰囲気で変質・腐食されないことがある。
窒化物系ＩＩＩ−Ｖ族化合物半導体の基板材料として、特に高品質の結晶を得るために、以下の問題や状況がある。
（１）構成材料のＧａＮ、ＡｌＧａＮ、ＧａＩｎＮが格子定数の異なる全歪み系である。そのため、窒化物系ＩＩＩ−Ｖ族化合物半導体同士および基板との間に、クラックなどを生じない範囲および良質の結晶膜が得られる範囲に組成や厚さなどを抑えるなど、設計上の制限がある。
（２）ＧａＮに格子整合する高品質基板がまだ開発されていない。ＧａＡｓ系半導体やＧａＩｎＰ系半導体に格子整合する高品質ＧａＡｓ基板や、ＧａＩｎＡｓ系半導体に格子整合する高品質ＩｎＰ基板があるように、例えば高品質なＧａＮ基板は開発途上であり、格子定数差の比較的小さいＳｉＣ基板は、高価であり、大口径化も困難であり、結晶膜に引っ張り歪みが発生するためクラックが発生しやすい、などの問題があり、またこれら以外にはＧａＮに格子整合する基板がない。
（３）窒化物系ＩＩＩ−Ｖ族化合物半導体の基板材料の必要条件に、約１０００℃の高い結晶成長温度およびＶ族原料のアンモニア雰囲気で変質・腐食されないことがある。
以上のような理由により、窒化物系ＩＩＩ−Ｖ族化合物半導体の基板としては総合的な判断でサファイア基板を使用する場合が多い。
サファイア基板は、窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶成長温度で安定で、高品質の２または３インチ基板が安定に供給される利点があるが、その一方でＧａＮとの格子不整合が大きい（約１３％）。このため、サファイア基板上に低温成長によりＧａＮやＡｌＮからなるバッファ層を形成し、その上に窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させている。これによれば、単結晶の窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させることが可能であるが、その欠陥密度は格子不整合を反映して例えば１０8 〜１０9 （ｃｍ-2）程度もあり、例えば半導体レーザにおいては長時間の信頼性を得ることは困難であった。
サファイア基板は、窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶成長温度で安定で、高品質の２または３インチ基板が安定に供給される利点があるが、その一方でＧａＮとの格子不整合が大きい（約１３％）。このため、サファイア基板上に低温成長によりＧａＮやＡｌＮからなるバッファ層を形成し、その上に窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させている。これによれば、単結晶の窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させることが可能であるが、その欠陥密度は格子不整合を反映して例えば１０8 〜１０9 （ｃｍ-2）程度もあり、例えば半導体レーザにおいては長時間の信頼性を得ることは困難であった。
サファイア基板にはこのほかに、（１）劈開性がないため、鏡面性が高いレーザ端面の安定な形成が困難、（２）サファイアが絶縁性のため基板上面からｐ側電極およびｎ側電極の取り出しが必須、（３）結晶成長膜が厚いと、窒化物系ＩＩＩ−Ｖ族化合物半導体とサファイアとの熱膨張係数の差により、室温での基板の反りが大きく、素子形成プロセスに支障を来す、などの問題がある。
サファイア基板のように格子定数の異なる基板上に成長させる半導体結晶の高品質化の目的では、横方向選択成長（Epitaxial Lateral Overgrowth; ＥＬＯ）を用いる方法がある。ＥＬＯでは、周期的に高結晶品質領域（横方向成長領域）と低結晶品質あるいは高欠陥密度領域（種結晶上やその境界、会合部など）とが現れるが、素子の活性領域（例えば、発光素子では発光領域、電子走行素子では電子が走行する領域）のサイズが大きくない場合、ＥＬＯの周期は、半導体レーザのストライプやトランジスタのエミッタ領域／コレクタ領域（またはソース領域／ドレイン領域）間隔より大きくとることができる。例えば、ＥＬＯの周期１０〜２０μｍに対し、素子の活性領域のサイズは数μｍ程度であるため、高品質領域内に活性領域を設計することが可能である。
サファイア基板上にＥＬＯを利用して素子を形成する場合には、上述の劈開性の悪さなどサファイア自身の性質に起因する問題以外にも、例えば以下のような問題があった。
（１）ＥＬＯに必要な工程数が多いことにより歩留まりが低下する。
（２）ＥＬＯに必要な分だけ結晶膜厚が増大することにより、基板に熱応力による大きな反りが発生し、結晶成長工程やウェハプロセスの制御性を低下させる。
（３）素子サイズの制限がある。ＬＥＤやフォトディテクタ（ＰＤ）および集積素子など、ＥＬＯ周期より大きい、例えば数百μｍ角以上の活性領域を持つ素子では、全素子領域を高結晶品質領域とすることができないため、ＥＬＯの効果を発揮できない。
（１）ＥＬＯに必要な工程数が多いことにより歩留まりが低下する。
（２）ＥＬＯに必要な分だけ結晶膜厚が増大することにより、基板に熱応力による大きな反りが発生し、結晶成長工程やウェハプロセスの制御性を低下させる。
（３）素子サイズの制限がある。ＬＥＤやフォトディテクタ（ＰＤ）および集積素子など、ＥＬＯ周期より大きい、例えば数百μｍ角以上の活性領域を持つ素子では、全素子領域を高結晶品質領域とすることができないため、ＥＬＯの効果を発揮できない。
以上の諸問題は、高品質のＧａＮ基板が得られれば解決することが可能であるが、これまでの試みでは、高品質で大口径のＧａＮ基板が得られなかった。これは、ＧａＮはＨＶＰＥ（ハライド気相成長）によっても、一般に高温（高圧）成長による良質な種結晶を得にくい、などの理由で、単結晶成長を安定に行うことができず、高品質基板の製造が困難なことによる。
特開２００１−１０２３０７号公報にはこの問題の改善を図ることを目的とした単結晶ＧａＮ基板の製造方法が提案されている。これによれば、高欠陥密度のＧａＮ種基板を形成後、一部に３次元的なファセット（以下「コア」と呼ぶ）を形成し、ファセットを閉じない条件で成長を続けることで、このコア部に結晶転位を集中させて、結果として広い領域が高品質な基板を製造している。
しかしながら、特開２００１−１０２３０７号公報に開示された技術は、特に貫通転位を成長層のある領域に集中させることにより、他の領域の貫通転位を減少させるものであるため、得られた単結晶ＧａＮ基板には低欠陥密度の領域（コア）と高欠陥密度の領域とが混在しており、しかも高欠陥密度の領域が発生する位置は制御することができず、ランダムに発生する。このため、この単結晶ＧａＮ基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させて半導体素子、例えば半導体レーザを製造する場合、高欠陥密度の領域が発光領域に形成されてしまうのを避けることができず、半導体レーザの発光特性や信頼性の低下を招いていた。
したがって、この発明が解決しようとする課題は、発光特性などの特性が良好で信頼性も高く長寿命の半導体発光素子およびそのような半導体発光素子を容易に製造することができる半導体発光素子の製造方法を提供することにある。
より一般的には、この発明が解決しようとする課題は、特性が良好で信頼性も高く長寿命の半導体素子およびそのような半導体素子を容易に製造することができる半導体素子の製造方法を提供することにある。
さらに一般的には、この発明が解決しようとする課題は、特性が良好で信頼性も高く長寿命の各種の素子およびそのような素子を容易に製造することができる素子の製造方法を提供することにある。
また、この発明が解決しようとする課題は、発光特性などの特性が良好で信頼性も高く長寿命の半導体発光素子あるいは特性が良好で信頼性も高く長寿命の半導体素子あるいは特性が良好で信頼性も高く長寿命の各種の素子の製造に用いて好適な窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法、半導体層の成長方法および層の成長方法を提供することにある。
本発明者は、上記課題を解決するために鋭意検討を行った。その概要について説明すると、次のとおりである。
本発明者は、特開２００１−１０２３０７号公報に開示された技術の改良を重ねた結果、低欠陥密度領域中に発生する高欠陥密度領域の位置を制御することに成功した。すなわち、高欠陥密度領域を結晶成長中に自然に凝集させて形成するのではなく、人為的にＧａＡｓ基板などの適当な基板上に種結晶等を例えば円形で規則的、例えば周期的に形成し、その上に結晶成長を行うことにより高欠陥密度領域の形成位置を制御することができ、結晶品質の改善や良質の結晶領域を広げることが可能となる。この場合、種結晶等の配置により、高欠陥密度領域の配列パターンを自由自在に変えることができる。
本発明者は、特開２００１−１０２３０７号公報に開示された技術の改良を重ねた結果、低欠陥密度領域中に発生する高欠陥密度領域の位置を制御することに成功した。すなわち、高欠陥密度領域を結晶成長中に自然に凝集させて形成するのではなく、人為的にＧａＡｓ基板などの適当な基板上に種結晶等を例えば円形で規則的、例えば周期的に形成し、その上に結晶成長を行うことにより高欠陥密度領域の形成位置を制御することができ、結晶品質の改善や良質の結晶領域を広げることが可能となる。この場合、種結晶等の配置により、高欠陥密度領域の配列パターンを自由自在に変えることができる。
ここで、種結晶等とは、例えば多結晶、非晶質（アモルファス）または単結晶のＧａＮや、ＡｌＧａＩｎＮなどのＧａＮ以外の窒化物系ＩＩＩ−Ｖ族化合物半導体や、窒化物系ＩＩＩ−Ｖ族化合物半導体以外の材料で形成されるが、結晶欠陥集中位置を規定する核（コア）となる構造であればどのような構造であってもよい。
このような基板を用いて半導体レーザなどの半導体発光素子、より一般的には半導体素子を製造する場合、基板に存在する高欠陥密度領域が素子に及ぼす悪影響を排除する必要がある。すなわち、基板上に半導体層を成長させると、この半導体層に下地基板の高欠陥密度領域から欠陥が伝播するため、この欠陥に起因する素子の特性の劣化や信頼性の低下などを防止する必要がある。
この問題は、素子に使用する半導体と同質で低欠陥密度の基板を得ることが困難である場合、上記と同様な構造の基板を用いてその上に半導体層を成長させる場合にも起こるものである。より一般的には、素子に使用する材料と同質で低欠陥密度の基板を得ることが困難である場合、上記と同様な構造の基板を用いてその上に層を成長させる場合にも起こるものである。
本発明者は、種々検討を行った結果、上記の課題を解決することができる有効な手法を見い出し、この発明を案出するに至ったものである。
本発明者は、種々検討を行った結果、上記の課題を解決することができる有効な手法を見い出し、この発明を案出するに至ったものである。
すなわち、上記課題を解決するために、この発明の第１の発明は、
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する複数の第２の領域が規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に発光素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する複数の第２の領域が規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に発光素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにするためには、具体的には、例えば、窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる前に第２の領域を窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面から少なくとも一部除去しておくようにする。より具体的には、窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる前に第２の領域を上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面から所定の深さまで除去しておく。ここで、所定の深さは、窒化物系ＩＩＩ−Ｖ族化合物半導体層により構成する素子の構成や、窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長条件などに応じて適宜選ばれるが、一般的には１μｍ以上、好適には窒化物系ＩＩＩ−Ｖ族化合物半導体層を用いて構成する素子の厚さ程度以上（例えば１０μｍ以上）とする。窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる前に第２の領域を全部除去しておくようにしてもよい。第２の領域の除去は、典型的にはエッチングにより行い、具体的には、ウエットエッチング、ドライエッチング、熱化学エッチング、イオンミリングなどにより行う。
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにするためには、窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる前に第２の領域の表面を被覆層で覆っておくようにしてもよい。この被覆層としては、成長温度に耐えられる限り各種のものを用いることができ、具体的には、ＳｉＯ2 膜、Ｓｉx Ｎy 膜、ＳＯＧ（Spin on Glass)膜などの絶縁膜のほか、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）などの高融点金属膜やそれらの窒化膜などを用いることができる。この場合、第２の領域上に単に被覆層を形成するだけでもよいが、第２の領域が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面から所定の深さまで除去されている場合には、この第２の領域が除去された部分が被覆層により埋められるようにしてもよい。前者の場合には、被覆層の表面は窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面より高い位置にあるが、後者の場合には、エッチバックの手法を用いることなどにより被覆層の表面を窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面と一致させることができる。
互いに隣接する二つの第２の領域の間隔あるいは第２の領域の配列周期は、素子の大きさなどに応じて選ばれるが、一般的には２０μｍ以上あるいは５０μｍ以上あるいは１００μｍ以上である。この第２の領域の間隔あるいは第２の領域の配列周期の上限は必ずしも明確なものは存在しないが、一般的には１０００μｍ程度である。この第２の領域は、典型的には窒化物系ＩＩＩ−Ｖ族化合物半導体基板を貫通している。また、この第２の領域は典型的には不定多角柱状の形状を有する。第１の領域と第２の領域との間には、第１の平均転位密度より高く、かつ第２の平均転位密度より低い第３の平均転位密度を有する第３の領域が遷移領域として存在することも多く、この場合、窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにするだけでもよいが、最も好適には、窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上でこれらの第２の領域および第３の領域と直接接触しないようにする。後者の場合、具体的には、例えば、窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる前に第２の領域および第３の領域を窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面から少なくとも一部除去しておくようにする。
第２の領域の直径は、典型的には１０μｍ以上１００μｍ以下、より典型的には２０μｍ以上５０μｍ以下である。また、第３の領域が存在する場合、その直径は典型的には第２の領域の直径より２０μｍ以上２００μｍ以下より大きく、より典型的には４０μｍ以上１６０μｍ以下大きく、最も典型的には６０μｍ以上１４０μｍ以下大きい。
第２の領域の平均転位密度は一般的には第１の領域の転位密度の５倍以上である。典型的には、第１の領域の平均転位密度は２×１０6 ｃｍ-2以下、第２の領域の平均転位密度は１×１０8 ｃｍ-2以上である。第３の領域が存在する場合、その平均転位密度は、典型的には１×１０8 ｃｍ-2より小さく、２×１０6 ｃｍ-2より大きい。
半導体発光素子の発光領域は、平均転位密度が高い第２の領域による悪影響を防止するために、第２の領域から１μｍ以上、好適には１０μｍ以上、より好適には１００μｍ以上離す。第３の領域が存在する場合、最も好適には、半導体発光素子の発光領域が第２の領域および第３の領域を含まないようにする。より具体的には、半導体発光素子は半導体レーザや発光ダイオードであるが、前者の半導体レーザの場合、ストライプ状電極を介して駆動電流が流される領域は第２の領域から好適には１μｍ以上、より好適には１０μｍ以上、さらに好適には１００μｍ以上離す。第３の領域が存在する場合、最も好適には、ストライプ状電極を介して駆動電流が流される領域が第２の領域および第３の領域を含まないようにする。ストライプ状電極、すなわちレーザストライプの数は一つまたは複数設けてよく、その幅も必要に応じて選ぶことができる。
窒化物系ＩＩＩ−Ｖ族化合物半導体基板あるいは窒化物系ＩＩＩ−Ｖ族化合物半導体層は、最も一般的にはＡｌX Ｂy Ｇａ1-x-y-z Ｉｎz Ａｓu Ｎ1-u-v Ｐv （ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｕ≦１、０≦ｖ≦１、０≦ｘ＋ｙ＋ｚ＜１、０≦ｕ＋ｖ＜１）からなり、より具体的にはＡｌX Ｂy Ｇａ1-x-y-z Ｉｎz Ｎ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｘ＋ｙ＋ｚ＜１）からなり、典型的にはＡｌX Ｇａ1-x-z Ｉｎz Ｎ（ただし、０≦ｘ≦１、０≦ｚ≦１）からなる。窒化物系ＩＩＩ−Ｖ族化合物半導体基板は、最も典型的にはＧａＮからなる。
この発明の第１の発明に関連して述べた以上のことは、その性質に反しない限り、以下の発明についても成立するものである。
この発明の第１の発明に関連して述べた以上のことは、その性質に反しない限り、以下の発明についても成立するものである。
この発明の第２の発明は、
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する複数の第２の領域が規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に発光素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する複数の第２の領域が規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に発光素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
ここで、「平均欠陥密度」とは、素子の特性や信頼性などに悪影響を及ぼす格子欠陥全体の平均密度を意味し、欠陥には転位や積層欠陥や点欠陥などあらゆるものが含まれる（以下同様）。
この発明の第３の発明は、
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い複数の第２の領域が規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に発光素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い複数の第２の領域が規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に発光素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
ここで、典型的には、結晶からなる第１の領域は単結晶であり、この第１の領域より結晶性が悪い第２の領域は単結晶、多結晶もしくは非晶質またはこれらの二以上が混在したものである（以下同様）。これは、第２の領域の平均転位密度あるいは平均欠陥密度が第１の領域の平均転位密度あるいは平均欠陥密度より高い場合と対応するものである。
この発明の第４の発明は、
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する複数の第２の領域が規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する複数の第２の領域が規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第５の発明は、
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する複数の第２の領域が規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する複数の第２の領域が規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第６の発明は、
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い複数の第２の領域が規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い複数の第２の領域が規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第４〜第６の発明において、半導体素子には、発光ダイオードや半導体レーザのような発光素子のほか、受光素子、さらには高電子移動度トランジスタなどの電界効果トランジスタ（ＦＥＴ）やヘテロ接合バイポーラトランジスタ（ＨＢＴ）のような電子走行素子が含まれる（以下同様）。
この発明の第４〜第６の発明において、半導体素子の活性領域は、平均転位密度が高い第２の領域による悪影響を防止するために、第２の領域から好適には１μｍ以上、より好適には１０μｍ以上、さらに好適には１００μｍ以上離す。第３の領域が存在する場合、最も好適には、半導体素子の活性領域が第２の領域および第３の領域を含まないようにする。ここで、活性領域とは、半導体発光素子においては発光領域、半導体受光素子においては受光領域、電子走行素子においては電子が走行する領域を意味する（以下同様）。
この発明の第７の発明は、
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する複数の第２の領域が規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する複数の第２の領域が規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第８の発明は、
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する複数の第２の領域が規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する複数の第２の領域が規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第９の発明は、
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い複数の第２の領域が規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い複数の第２の領域が規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第１０の発明は、
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する複数の第２の領域が規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する複数の第２の領域が規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第１１の発明は、
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する複数の第２の領域が規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する複数の第２の領域が規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第１２の発明は、
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い複数の第２の領域が規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い複数の第２の領域が規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第１０〜第１２の発明において、半導体基板あるいは半導体層の材料は、窒化物系ＩＩＩ−Ｖ族化合物半導体のほか、ウルツ鉱型（wurtzit)構造、より一般的には六方晶系の結晶構造を有する他の半導体、例えばＺｎＯ、α−ＺｎＳ、α−ＣｄＳ、α−ＣｄＳｅなどであってもよく、さらには他の結晶構造を有する各種の半導体であってもよい。
この発明の第１３の発明は、
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する複数の第２の領域が規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する複数の第２の領域が規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第１４の発明は、
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する複数の第２の領域が規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する複数の第２の領域が規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第１５の発明は、
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い複数の第２の領域が規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い複数の第２の領域が規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第１３〜第１５の発明において、素子は、半導体素子（発光素子、受光素子、電子走行素子など）のほか、圧電素子、焦電素子、光学素子（非線形光学結晶を用いる第２次高調波発生素子など）、誘電体素子（強誘電体素子を含む）、超伝導素子などである。この場合、基板あるいは層の材料は、半導体素子では上記のような各種の半導体を用いることができ、圧電素子、焦電素子、光学素子、誘電体素子、超伝導素子などでは例えば酸化物などの各種の材料を用いることができる。酸化物材料については、例えばJournal of the Society of Japan Vol.103,No.11(1995)pp.1099-1111 やMaterials Science and Engineering B41(1996)166-173に開示されたものなど、多くのものがある。
この発明の第１６の発明は、
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に発光素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に発光素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第１７の発明は、
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に発光素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に発光素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第１８の発明は、
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に発光素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に発光素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第１９の発明は、
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する直線状に延在する複数の第２の領域が互いに平行に規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に発光素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する直線状に延在する複数の第２の領域が互いに平行に規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に発光素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第２０の発明は、
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する直線状に延在する複数の第２の領域が互いに平行に規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に発光素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する直線状に延在する複数の第２の領域が互いに平行に規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に発光素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第２１の発明は、
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い直線状に延在する複数の第２の領域が互いに平行に規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に発光素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い直線状に延在する複数の第２の領域が互いに平行に規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に発光素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第２２の発明は、
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第２３の発明は、
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第２４の発明は、
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第２５の発明は、
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する直線状に延在する複数の第２の領域が互いに平行に規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する直線状に延在する複数の第２の領域が互いに平行に規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第２６の発明は、
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する直線状に延在する複数の第２の領域が互いに平行に規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する直線状に延在する複数の第２の領域が互いに平行に規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第２７の発明は、
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い直線状に延在する複数の第２の領域が互いに平行に規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い直線状に延在する複数の第２の領域が互いに平行に規則的に配列している窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第２８の発明は、
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第２９の発明は、
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第３０の発明は、
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第３１の発明は、
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する直線状に延在する複数の第２の領域が互いに平行に規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する直線状に延在する複数の第２の領域が互いに平行に規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第３２の発明は、
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する直線状に延在する複数の第２の領域が互いに平行に規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する直線状に延在する複数の第２の領域が互いに平行に規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第３３の発明は、
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い直線状に延在する複数の第２の領域が互いに平行に規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い直線状に延在する複数の第２の領域が互いに平行に規則的に配列している半導体基板の主面上に発光素子構造を形成する半導体層を成長させることにより半導体発光素子を製造するようにした半導体発光素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第３４の発明は、
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第３５の発明は、
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第３６の発明は、
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第３７の発明は、
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する直線状に延在する複数の第２の領域が互いに平行に規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する直線状に延在する複数の第２の領域が互いに平行に規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第３８の発明は、
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する直線状に延在する複数の第２の領域が互いに平行に規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する直線状に延在する複数の第２の領域が互いに平行に規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第３９の発明は、
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い直線状に延在する複数の第２の領域が互いに平行に規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い直線状に延在する複数の第２の領域が互いに平行に規則的に配列している半導体基板の主面上に素子構造を形成する半導体層を成長させることにより半導体素子を製造するようにした半導体素子の製造方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第４０の発明は、
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第４１の発明は、
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第４２の発明は、
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い複数の第２の領域が第１の方向に第１の間隔で規則的に配列し、第１の方向と直交する第２の方向に第１の間隔より小さい第２の間隔で規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第４３の発明は、
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する直線状に延在する複数の第２の領域が互いに平行に規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する直線状に延在する複数の第２の領域が互いに平行に規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第４４の発明は、
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する直線状に延在する複数の第２の領域が互いに平行に規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する直線状に延在する複数の第２の領域が互いに平行に規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第４５の発明は、
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い直線状に延在する複数の第２の領域が互いに平行に規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い直線状に延在する複数の第２の領域が互いに平行に規則的に配列している基板の主面上に素子構造を形成する層を成長させることにより素子を製造するようにした素子の製造方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第１６〜第４５の発明において、第１の方向の第２の領域の間隔（第１の間隔）あるいは直線状に延在する第２の領域の間隔は、この発明の第１の発明に関連して述べた第２の領域の間隔あるいは第２の領域の配列間隔と同様である。また、第１の方向の第２の領域の間隔（第１の間隔）あるいは直線状に延在する第２の領域の間隔は、典型的には５０μｍ以上であることを除いて、この発明の第１の発明に関連して述べた第２の領域の間隔あるいは第２の領域の配列間隔と同様である。この発明の第１６〜第１８、第２２〜第２４、第２８〜第３０、第３４〜第３６、第４０〜第４２の発明において、第２の方向の第２の領域の間隔は、基本的には第１の間隔より小さい範囲で自由に選ぶことができものであり、第２の領域の大きさにもよるが、一般的には１０μｍ以上１０００μｍ以下、典型的には２０μｍ以上２００μｍ以下である。さらに、最終的に基板のスクライビングによりチップとなる領域（以下「素子領域」という。）には、典型的には、第２の方向の第２の領域の列あるいは直線状に延在する第２の領域は実質的に７本以上含まれない。ここで、第２の方向の第２の領域の列あるいは直線状に延在する第２の領域の数の上限を７本としたのは、第２の方向の第２の領域の列あるいは直線状に延在する第２の領域の間隔によっては、素子のチップサイズとの関係で素子領域に７本程度含まれることもあり得ることを考慮したものである。この第２の方向の第２の領域の列あるいは直線状に延在する第２の領域の数は、一般にチップサイズが小さい半導体発光素子では、典型的には３本以下である。
この発明の第１６〜第４５の発明においては、上記以外のことは、その性質に反しない限り、この発明の第１〜第１５の発明に関連して述べたことが成立する。
この発明の第４６の発明は、
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する第２の領域を有する窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるようにした窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する第２の領域を有する窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるようにした窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第４７の発明は、
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する第２の領域を有する窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるようにした窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する第２の領域を有する窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるようにした窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第４８の発明は、
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い第２の領域を有する窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるようにした窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い第２の領域を有する窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるようにした窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法であって、
窒化物系ＩＩＩ−Ｖ族化合物半導体層が窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第４９の発明は、
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する第２の領域を有する半導体基板の主面上に半導体層を成長させるようにした半導体層の成長方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する第２の領域を有する半導体基板の主面上に半導体層を成長させるようにした半導体層の成長方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第５０の発明は、
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する第２の領域を有する半導体基板の主面上に半導体層を成長させるようにした半導体層の成長方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する第２の領域を有する半導体基板の主面上に半導体層を成長させるようにした半導体層の成長方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第５１の発明は、
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い第２の領域を有する基板の主面上に半導体層を成長させるようにした半導体層の成長方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い第２の領域を有する基板の主面上に半導体層を成長させるようにした半導体層の成長方法であって、
半導体層が半導体基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第５２の発明は、
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する第２の領域を有する基板の主面上に層を成長させるようにした層の成長方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均転位密度を有する結晶からなる第１の領域中に第１の平均転位密度より高い第２の平均転位密度を有する第２の領域を有する基板の主面上に層を成長させるようにした層の成長方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第５３の発明は、
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する第２の領域を有する基板の主面上に層を成長させるようにした層の成長方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
第１の平均欠陥密度を有する結晶からなる第１の領域中に第１の平均欠陥密度より高い第２の平均欠陥密度を有する第２の領域を有する基板の主面上に層を成長させるようにした層の成長方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第５４の発明は、
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い第２の領域を有する基板の主面上に層を成長させるようにした層の成長方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
結晶からなる第１の領域中にこの第１の領域より結晶性が悪い第２の領域を有する基板の主面上に層を成長させるようにした層の成長方法であって、
層が基板の主面上で第２の領域と直接接触しないようにした
ことを特徴とするものである。
この発明の第４６〜第５４の発明において、窒化物系ＩＩＩ−Ｖ族化合物半導体基板、窒化物系ＩＩＩ−Ｖ族化合物半導体層、半導体基板、半導体層、基板、層の材料については、この発明の第１〜第１５の発明に関連して述べたことと同様である。
上述のように構成されたこの発明においては、発光素子構造あるいは素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層、あるいは半導体層、あるいは各種の材料からなる層が、窒化物系ＩＩＩ−Ｖ族化合物半導体基板、あるいは半導体基板、あるいは基板の主面上で、第１の領域より平均転位密度が高い、あるいは平均欠陥密度が高い、あるいは結晶性が悪い第２の領域と直接接触しないようにしているので、発光素子構造あるいは素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層、あるいは半導体層、あるいは各種の材料からなる層に第２の領域による悪影響が及ぶのを防止することができる。
上述のように構成されたこの発明においては、発光素子構造あるいは素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層、あるいは半導体層、あるいは各種の材料からなる層が、窒化物系ＩＩＩ−Ｖ族化合物半導体基板、あるいは半導体基板、あるいは基板の主面上で、第１の領域より平均転位密度が高い、あるいは平均欠陥密度が高い、あるいは結晶性が悪い第２の領域と直接接触しないようにしているので、発光素子構造あるいは素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層、あるいは半導体層、あるいは各種の材料からなる層に第２の領域による悪影響が及ぶのを防止することができる。
この発明によれば、発光素子構造あるいは素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層、あるいは半導体層、あるいは各種の材料からなる層が、窒化物系ＩＩＩ−Ｖ族化合物半導体基板、あるいは半導体基板、あるいは基板の主面上で、第１の領域より平均転位密度が高い、あるいは平均欠陥密度が高い、あるいは結晶性が悪い第２の領域と直接接触しないようにしているので、発光素子構造あるいは素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層、あるいは半導体層、あるいは各種の材料からなる層に第２の領域による悪影響が及ばないようにすることができる。このため、発光特性などの特性が良好で信頼性も高く長寿命の半導体発光素子あるいは特性が良好で信頼性も高く長寿命の半導体素子あるいは特性が良好で信頼性も高く長寿命の各種の素子を実現することができる。
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
図１および図２はこの発明の第１の実施形態において用いるＧａＮ基板１を示し、図１Ａは斜視図、図１Ｂは領域Ｂの最近接方向の断面図、図２は平面図である。このＧａＮ基板１はｎ型で（０００１）面（Ｃ面）方位である。ただし、ＧａＮ基板１はＲ面、Ａ面またはＭ面方位のものであってもよい。このＧａＮ基板１においては、平均転位密度が低い結晶からなる領域Ａの中に、平均転位密度が高い結晶からなる領域Ｂが六方格子状に周期的に配列している。ここで、領域Ｂは不定多角柱状の形状を有するのが一般的であるが、図１Ａにおいては、簡略化して円柱形状としてある（以下同様）。この場合、最近接の領域Ｂ同士を結ぶ直線はＧａＮの〈１−１００〉方向およびそれと等価な方向と一致している。ただし、最近接の領域Ｂ同士を結ぶ直線をＧａＮの〈１１−２０〉方向およびそれと等価な方向と一致するようにしてもよい。領域ＢはＧａＮ基板１を貫通している。このＧａＮ基板１の厚さは例えば２００〜６００μｍである。なお、図２の破線は領域Ｂの相対的な位置関係を示すためのものにすぎず、実在する（物理的な意味のある）線ではない（以下同様）。
図１および図２はこの発明の第１の実施形態において用いるＧａＮ基板１を示し、図１Ａは斜視図、図１Ｂは領域Ｂの最近接方向の断面図、図２は平面図である。このＧａＮ基板１はｎ型で（０００１）面（Ｃ面）方位である。ただし、ＧａＮ基板１はＲ面、Ａ面またはＭ面方位のものであってもよい。このＧａＮ基板１においては、平均転位密度が低い結晶からなる領域Ａの中に、平均転位密度が高い結晶からなる領域Ｂが六方格子状に周期的に配列している。ここで、領域Ｂは不定多角柱状の形状を有するのが一般的であるが、図１Ａにおいては、簡略化して円柱形状としてある（以下同様）。この場合、最近接の領域Ｂ同士を結ぶ直線はＧａＮの〈１−１００〉方向およびそれと等価な方向と一致している。ただし、最近接の領域Ｂ同士を結ぶ直線をＧａＮの〈１１−２０〉方向およびそれと等価な方向と一致するようにしてもよい。領域ＢはＧａＮ基板１を貫通している。このＧａＮ基板１の厚さは例えば２００〜６００μｍである。なお、図２の破線は領域Ｂの相対的な位置関係を示すためのものにすぎず、実在する（物理的な意味のある）線ではない（以下同様）。
領域Ｂの配列周期（最近接の領域Ｂの中心同士の間隔）は例えば４００μｍ、その直径は例えば２０μｍである。また、領域Ａの平均転位密度は例えば２×１０6 ｃｍ-2、領域Ｂの平均転位密度は例えば１×１０8 ｃｍ-2である。領域Ｂの中心から半径方向の転位密度の分布の一例を図３に示す。
このＧａＮ基板１は、結晶成長技術を用いて例えば次のようにして製造することができる。
このＧａＮ基板１の製造に用いる基本的な結晶成長メカニズムは、ファセット面からなる斜面を有して成長させ、そのファセット面斜面を維持して成長させることで転位を伝播させ、所定の位置に集合させるものである。このファセット面により成長した領域は、転位の移動により、低密度の欠陥領域となる。そのファセット面斜面下部には、明確な境界を持った高密度の欠陥領域を有して成長が行われ、転位は、高密度の欠陥領域の境界あるいはその内部に集合し、ここで消滅あるいは蓄積する。
この高密度の欠陥領域の形状によって、ファセット面の形状も異なる。欠陥領域がドット状の場合は、そのドットを底として、ファセット面が取り巻き、ファセット面からなるピットを形成する。また、欠陥領域がストライプ状の場合は、ストライプを谷底として、その両側にファセット面斜面を有し、横に倒した三角形のプリズム状のファセット面となる。
その後、成長層の表面に研削、研磨を施すことにより、表面を平坦化し、基板として使用することができる形態とすることができる。
また、上記の高密度の欠陥領域は、いくつかの状態があり得る。例えば、多結晶からなる場合がある。また、単結晶であるが、周りの低密度欠陥領域に対して微傾斜している場合もある。また、周りの低密度欠陥領域に対して、Ｃ軸が反転している場合もある。こうして、この高密度欠陥領域は、明確な境界を有しており、周りと区別される。
この高密度欠陥領域を有して成長させることにより、その周りのファセット面を埋め込むことなく、ファセット面を維持して成長を進行することができる。
この高密度欠陥領域は、下地基板上にＧａＮを結晶成長させる際に、高密度欠陥領域を形成する場所に、種をあらかじめ形成しておくことにより、発生させることができる。その種としては、非晶質あるいは多結晶の層を形成する。その上から、ＧａＮを成長させることで、ちょうどその種の領域に、高密度欠陥領域を形成することができる。
このＧａＮ基板１の具体的な製造方法は次のとおりである。まず、下地基板を用意する。この下地基板としては種々の基板を用いることができ、一般的なサファイア基板でもよいが、後工程で除去することを考慮すると、除去しやすいＧａＡｓ基板などを用いることが好ましい。そして、この下地基板上に、例えばＳｉＯ2 膜からなる種を形成する。この種の形状は、例えばドット状またはストライプ状とすることができる。この種は規則正しく、多数個形成することができる。より具体的には、この場合、種は、図２に示す領域Ｂの配置に対応した配置で形成する。その後、例えばハイドライド気相エピタキシー（ＨＶＰＥ）により、ＧａＮを厚膜成長させる。成長後、ＧａＮの厚膜層の表面には、種のパターン形状に応じたファセット面が形成される。この第１の実施形態のように種がドット状のパターンの場合は、ファセット面からなるピットが規則正しく形成される。一方、種がストライプ状のパターンの場合は、プリズム状のファセット面が形成される。
その後、下地基板を除去し、さらにＧａＮの厚膜層を研削加工、研磨加工し、表面を平坦化する。これによって、ＧａＮ基板１を製造することができる。ここで、ＧａＮ基板１の厚さは、自由に設定することができる。
このようにして製造されたＧａＮ基板１は、Ｃ面が主面であり、その中に、所定のサイズのドット状（あるいはストライプ状）の高密度欠陥領域、すなわち領域Ｂが規則正しく形成された基板となっている。領域Ｂ以外の単結晶領域、すなわち領域Ａは、領域Ｂに比べて低転位密度となっている。
このＧａＮ基板１は、結晶成長技術を用いて例えば次のようにして製造することができる。
このＧａＮ基板１の製造に用いる基本的な結晶成長メカニズムは、ファセット面からなる斜面を有して成長させ、そのファセット面斜面を維持して成長させることで転位を伝播させ、所定の位置に集合させるものである。このファセット面により成長した領域は、転位の移動により、低密度の欠陥領域となる。そのファセット面斜面下部には、明確な境界を持った高密度の欠陥領域を有して成長が行われ、転位は、高密度の欠陥領域の境界あるいはその内部に集合し、ここで消滅あるいは蓄積する。
この高密度の欠陥領域の形状によって、ファセット面の形状も異なる。欠陥領域がドット状の場合は、そのドットを底として、ファセット面が取り巻き、ファセット面からなるピットを形成する。また、欠陥領域がストライプ状の場合は、ストライプを谷底として、その両側にファセット面斜面を有し、横に倒した三角形のプリズム状のファセット面となる。
その後、成長層の表面に研削、研磨を施すことにより、表面を平坦化し、基板として使用することができる形態とすることができる。
また、上記の高密度の欠陥領域は、いくつかの状態があり得る。例えば、多結晶からなる場合がある。また、単結晶であるが、周りの低密度欠陥領域に対して微傾斜している場合もある。また、周りの低密度欠陥領域に対して、Ｃ軸が反転している場合もある。こうして、この高密度欠陥領域は、明確な境界を有しており、周りと区別される。
この高密度欠陥領域を有して成長させることにより、その周りのファセット面を埋め込むことなく、ファセット面を維持して成長を進行することができる。
この高密度欠陥領域は、下地基板上にＧａＮを結晶成長させる際に、高密度欠陥領域を形成する場所に、種をあらかじめ形成しておくことにより、発生させることができる。その種としては、非晶質あるいは多結晶の層を形成する。その上から、ＧａＮを成長させることで、ちょうどその種の領域に、高密度欠陥領域を形成することができる。
このＧａＮ基板１の具体的な製造方法は次のとおりである。まず、下地基板を用意する。この下地基板としては種々の基板を用いることができ、一般的なサファイア基板でもよいが、後工程で除去することを考慮すると、除去しやすいＧａＡｓ基板などを用いることが好ましい。そして、この下地基板上に、例えばＳｉＯ2 膜からなる種を形成する。この種の形状は、例えばドット状またはストライプ状とすることができる。この種は規則正しく、多数個形成することができる。より具体的には、この場合、種は、図２に示す領域Ｂの配置に対応した配置で形成する。その後、例えばハイドライド気相エピタキシー（ＨＶＰＥ）により、ＧａＮを厚膜成長させる。成長後、ＧａＮの厚膜層の表面には、種のパターン形状に応じたファセット面が形成される。この第１の実施形態のように種がドット状のパターンの場合は、ファセット面からなるピットが規則正しく形成される。一方、種がストライプ状のパターンの場合は、プリズム状のファセット面が形成される。
その後、下地基板を除去し、さらにＧａＮの厚膜層を研削加工、研磨加工し、表面を平坦化する。これによって、ＧａＮ基板１を製造することができる。ここで、ＧａＮ基板１の厚さは、自由に設定することができる。
このようにして製造されたＧａＮ基板１は、Ｃ面が主面であり、その中に、所定のサイズのドット状（あるいはストライプ状）の高密度欠陥領域、すなわち領域Ｂが規則正しく形成された基板となっている。領域Ｂ以外の単結晶領域、すなわち領域Ａは、領域Ｂに比べて低転位密度となっている。
図４にこのＧａＮ基板１の領域Ｂに存在する転位を破線で模式的に示す。このようなＧａＮ基板１上に図５に示すようにＧａＮ系半導体層Ｌを成長させると、このＧａＮ系半導体層Ｌには下地のＧａＮ基板１の領域Ｂから転位が伝播して品質が低下する。
そこで、この第１の実施形態においては、図６に示すように、エッチングにより領域Ｂの上部を深さＤだけ除去する。深さＤは例えば１〜１０μｍとする。こうすることで、領域Ｂの表面を、ＧａＮ基板１の主面から十分に離すことができる。そして、図７に示すように、このＧａＮ基板１上に、有機金属化学気相成長（ＭＯＣＶＤ）法などにより素子構造を形成するＧａＮ系半導体層Ｌを成長させる。このＧａＮ系半導体層Ｌのうち領域Ｂの上に成長した部分には領域Ｂから転位が伝播するが、この転位が伝播する領域はごく一部に限定されるため、ＧａＮ基板１の主面上に成長したＧａＮ系半導体層Ｌにその領域による悪影響が及ばないようにすることができる。
領域Ｂのエッチングは次のようにして行うことができる。一般に、ＧａＮなどの窒化物系ＩＩＩ−Ｖ族化合物半導体は化学的に安定で、高温の、水酸化ナトリウムなどの強アルカリ、強塩酸やリン酸などの酸を除けば、室温付近でウエットエッチングは起こらない。しかしながら、ＧａＮ基板１において領域Ｂは領域Ａに比べて転位密度、より一般的には欠陥密度がずっと高い。この欠陥密度が高い領域Ｂでは領域Ａに比べて結晶を構成する原子の結合状態が不完全であり、完全結晶に近い領域Ａよりもエッチング速度が速いため、領域Ｂを領域Ａに対して選択的にエッチングすることができる。このエッチングは、領域Ａの表面をレジストなどでマスクして行ってもよいが、ＧａＮ基板１を全面エッチングすることによっても領域Ｂだけを選択的にエッチングすることができる。エッチング速度を上げるために、エッチング液の温度を高くしてエッチングを行ってもよい。エッチング液は、例えば、アルカリ溶液としては水酸化カリウム（ＫＯＨ）、酸としてはリン酸などを用いることができる。エッチング方法の具体例を挙げると、エッチング槽中に入れたＫＯＨ溶液を７５℃に加熱保持し、その中にＧａＮ基板１を１０分間浸し、エッチング終了後ＧａＮ基板１を取り出し、純水洗浄を行い、乾燥窒素のブローにより乾燥を行う。このエッチングにより、領域Ｂを約５μｍの深さまで除去することができる。ここで、このエッチング時にＧａＮ基板１の裏面がエッチングされて面荒れなどが発生するのを防止する目的で、必要に応じて、ＧａＮ基板１の裏面に例えば厚さ２０ｎｍのＴｉ膜と厚さ３００ｎｍのＰｔ膜とを順次積層したＴｉ／Ｐｔ膜を真空蒸着法などにより形成して保護膜とし、その後エッチングを行うようにしてもよい。なお、このＴｉ／Ｐｔ膜は例えば王水によりエッチング除去することができる。
領域Ｂのエッチングは上記のウエットエッチング以外に、例えば反応性イオンエッチング（ＲＩＥ）のようなドライエッチングにより行ってもよく、水素雰囲気やアンモニア雰囲気などで８００℃以上の温度で一定時間加熱保持することによる熱化学的エッチングにより行ってもよい。
次に、図６に示すＧａＮ基板１を用いたＧａＮ系半導体レーザの具体的な製造プロセスの一例を説明する。ここでは、リッジ構造およびＳＣＨ（Separate Confinement Heterostructure）構造を有するＧａＮ系半導体レーザについて説明する。
すなわち、図８に示すように、まず、ＧａＮ基板１の表面をサーマルクリーニングなどにより清浄化した後、その上にＭＯＣＶＤ法により、ｎ型ＧａＮバッファ層５、ｎ型ＡｌＧａＮクラッド層６、ｎ型ＧａＮ光導波層７、アンドープのＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層８、アンドープＩｎＧａＮ劣化防止層９、ｐ型ＡｌＧａＮキャップ層１０、ｐ型ＧａＮ光導波層１１、ｐ型ＡｌＧａＮクラッド層１２およびｐ型ＧａＮコンタクト層１３を順次エピタキシャル成長させる。
ここで、ｎ型ＧａＮバッファ層５は厚さが例えば０．０５μｍであり、ｎ型不純物として例えばＳｉがドープされている。ｎ型ＡｌＧａＮクラッド層６は厚さが例えば１．０μｍであり、ｎ型不純物として例えばＳｉがドープされ、Ａｌ組成は例えば０．０８である。ｎ型ＧａＮ光導波層７は厚さが例えば０．１μｍであり、ｎ型不純物として例えばＳｉがドープされている。アンドープＩｎx Ｇａ1-x Ｎ／Ｉｎy Ｇａ1-y Ｎ多重量子井戸構造の活性層８は、例えば、井戸層としてのＩｎx Ｇａ1-x Ｎ層の厚さが３．５ｎｍでｘ＝０．１４、障壁層としてのＩｎy Ｇａ1-y Ｎ層の厚さが７ｎｍでｙ＝０．０２、井戸数が３である。
アンドープＩｎＧａＮ劣化防止層９は、活性層８に接している面から、ｐ型ＡｌＧａＮキャップ層９に接している面に向かってＩｎ組成が徐々に単調減少するグレーディッド構造を有し、活性層８に接している面におけるＩｎ組成は活性層８の障壁層としてのＩｎy Ｇａ1-y Ｎ層のＩｎ組成ｙと一致しており、ｐ型ＡｌＧａＮキャップ層１０に接している面におけるＩｎ組成は０となっている。このアンドープＩｎＧａＮ劣化防止層９の厚さは例えば２０ｎｍである。
ｐ型ＡｌＧａＮキャップ層１０は厚さが例えば１０ｎｍであり、ｐ型不純物として例えばマグネシウム（Ｍｇ）がドープされている。このｐ型ＡｌＧａＮキャップ層１０のＡｌ組成は例えば０．２である。このｐ型ＡｌＧａＮキャップ層１０は、ｐ型ＧａＮ光導波層１１、ｐ型ＡｌＧａＮクラッド層１２およびｐ型ＧａＮコンタクト層１３の成長時に活性層８からＩｎが脱離して劣化するのを防止するとともに、活性層８からのキャリア（電子）のオーバーフローを防止するためのものである。ｐ型ＧａＮ光導波層１１は厚さが例えば０．１μｍであり、ｐ型不純物として例えばＭｇがドープされている。ｐ型ＡｌＧａＮクラッド層１２は厚さが例えば０．５μｍであり、ｐ型不純物として例えばＭｇがドープされ、Ａｌ組成は例えば０．０８である。ｐ型ＧａＮコンタクト層１３は厚さが例えば０．１μｍであり、ｐ型不純物として例えばＭｇがドープされている。
また、Ｉｎを含まない層であるｎ型ＧａＮバッファ層５、ｎ型ＡｌＧａＮクラッド層６、ｎ型ＧａＮ光導波層７、ｐ型ＡｌＧａＮキャップ層１０、ｐ型ＧａＮ光導波層１１、ｐ型ＡｌＧａＮクラッド層１２およびｐ型ＧａＮコンタクト層１３の成長温度は例えば１０００℃程度とし、Ｉｎを含む層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層８の成長温度は例えば７００〜８００℃、例えば７３０℃とする。アンドープＩｎＧａＮ劣化防止層９の成長温度は、成長開始時点は活性層８の成長温度と同じく例えば７３０℃に設定し、その後例えば直線的に上昇させ、成長終了時点でｐ型ＡｌＧａＮキャップ層１０の成長温度と同じく例えば８３５℃になるようにする。
これらのＧａＮ系半導体層の成長原料は、例えば、Ｇａの原料としてはトリメチルガリウム（（ＣＨ3 ）3 Ｇａ、ＴＭＧ）、Ａｌの原料としてはトリメチルアルミニウム（（ＣＨ3 ）3 Ａｌ、ＴＭＡ）、Ｉｎの原料としてはトリメチルインジウム（（ＣＨ3 ）3 Ｉｎ、ＴＭＩ）を、Ｎの原料としてはＮＨ3 を用いる。また、キャリアガスとしては、例えば、Ｈ2 を用いる。ドーパントについては、ｎ型ドーパントとしては例えばモノシラン（ＳｉＨ4 ）を、ｐ型ドーパントとしては例えばビス＝メチルシクロペンタジエニルマグネシウム（（ＣＨ3 Ｃ5 Ｈ4 ）2 Ｍｇ）あるいはビス＝シクロペンタジエニルマグネシウム（（Ｃ5 Ｈ5 ）2 Ｍｇ）を用いる。
次に、上述のようにしてＧａＮ系半導体層を成長させたＧａＮ基板１をＭＯＣＶＤ装置から取り出す。そして、ｐ型ＧａＮコンタクト層１３の全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより例えば厚さが０．１μｍのＳｉＯ2 膜（図示せず）を形成した後、このＳｉＯ2 膜上にリソグラフィーによりリッジ部の形状に対応した所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、例えばフッ酸系のエッチング液を用いたウエットエッチング、または、ＣＦ4 やＣＨＦ3 などのフッ素を含むエッチングガスを用いたＲＩＥ法によりＳｉＯ2 膜をエッチングし、リッジ部に対応する形状とする。
次に、このＳｉＯ2 膜をマスクとしてＲＩＥ法によりｐ型ＡｌＧａＮクラッド層１２の厚さ方向の所定の深さまでエッチングを行うことにより、図９に示すように、〈１−１００〉方向に延在するリッジ１４を形成する。このリッジ１４の幅は例えば３μｍである。このＲＩＥのエッチングガスとしては例えば塩素系ガスを用いる。
次に、エッチングマスクとして用いたＳｉＯ2 膜をエッチング除去した後、基板全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより例えば厚さが０．３μｍのＳｉＯ2 膜のような絶縁膜１５を成膜する。この絶縁膜１５は電気絶縁および表面保護のためのものである。
次に、リソグラフィーによりｐ側電極形成領域を除いた領域の絶縁膜１５の表面を覆うレジストパターン（図示せず）を形成する。
次に、このレジストパターンをマスクとして絶縁膜１５をエッチングすることにより、開口１５ａを形成する。
次に、このレジストパターンをマスクとして絶縁膜１５をエッチングすることにより、開口１５ａを形成する。
次に、レジストパターンを残したままの状態で、基板全面に例えば真空蒸着法により例えばＰｄ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、レジストパターンをその上に形成されたＰｄ膜、Ｐｔ膜およびＡｕ膜とともに除去する（リフトオフ）。これによって、絶縁膜１５の開口１５ａを通じてｐ型ＧａＮコンタクト層１３にコンタクトしたｐ側電極１６が形成される。ここで、このｐ側電極１６を構成するＰｄ膜、Ｐｔ膜およびＡｕ膜の厚さは例えばそれぞれ１０ｎｍ、１００ｎｍおよび３００ｎｍとする。次に、ｐ側電極１６をオーミック接触させるためのアロイ処理を行う。
次に、ＧａＮ基板１の裏面に例えば真空蒸着法により例えばＴｉ膜、Ｐｔ膜およびＡｕ膜を順次形成し、Ｔｉ／Ｐｔ／Ａｕ構造のｎ側電極１７を形成する。ここで、このｎ側電極１７を構成するＴｉ膜、Ｐｔ膜およびＡｕ膜の厚さは例えばそれぞれ１０ｎｍ、５０ｎｍおよび１００ｎｍとする。次に、ｎ側電極１７をオーミック接触させるためのアロイ処理を行う。
次に、図１０に示すように、素子領域２（太い実線で囲まれた一区画）の輪郭線に沿って、上述のようにしてレーザ構造が形成されたＧａＮ基板１のスクライビングを劈開により行ってレーザバー４に加工して両共振器端面を形成する。次に、これらの共振器端面に端面コーティングを施した後、再びこのレーザバー４のスクライビングを劈開などにより行ってチップ化する。
図１０においては、グレーの長方形が一つのＧａＮ系半導体レーザを表し、その中央付近に描かれた直線がレーザストライプ３であり、これが発光領域の位置に相当する。さらに、それらが連なった破線で描かれた長方形がレーザバー４を表していて、このレーザバー４の長辺が共振器端面に相当する。
図１０に示す例においては、ＧａＮ系半導体レーザのサイズが例えば６００μｍ×３４６μｍであり、横方向（長辺方向）は領域Ｂを結ぶ直線に沿って、縦方向（短辺方向）は領域Ｂを通らない直線に沿って、それぞれ基板のスクライビンを行うことによってそのサイズのＧａＮ系半導体レーザに分離する。
この場合、領域Ｂは各ＧａＮ系半導体レーザの長辺の端面部分にのみ存在することになるので、レーザストライプ３が短辺の中点同士を結ぶ直線の近傍に位置するように素子の設計を行うことにより、領域Ｂの影響が発光領域に及ぶことを避けることができる。
共振器のミラーについては、図１０中の縦方向の直線に沿って、劈開などにより基板のスクライビングを行うことにより端面に形成されるが、その直線が領域Ｂを通らないので、領域Ｂにおける転位の影響を受けることはない。したがって、発光特性が良く、信頼性が高いＧａＮ系半導体レーザを得ることができる。
以上により、図１１に示すように、目的とするリッジ構造およびＳＣＨ構造を有するＧａＮ系半導体レーザが製造される。
共振器のミラーについては、図１０中の縦方向の直線に沿って、劈開などにより基板のスクライビングを行うことにより端面に形成されるが、その直線が領域Ｂを通らないので、領域Ｂにおける転位の影響を受けることはない。したがって、発光特性が良く、信頼性が高いＧａＮ系半導体レーザを得ることができる。
以上により、図１１に示すように、目的とするリッジ構造およびＳＣＨ構造を有するＧａＮ系半導体レーザが製造される。
以上のように、この第１の実施形態によれば、平均転位密度が低い領域Ａの中に平均転位密度が高い領域Ｂが六方格子状に周期的に配列しているＧａＮ基板１のうち領域Ｂの上部をエッチングにより除去して領域Ｂの表面をＧａＮ基板１の主面から離した上で、このＧａＮ基板１上にレーザ構造を形成するＧａＮ系半導体層を成長させているので、レーザ構造の形成に使用されるＧａＮ系半導体層に領域Ｂの悪影響が及ばないようにすることができる。このため、発光特性が良好で、信頼性が高く長寿命のＧａＮ系半導体レーザを実現することができる。
加えて、この第１の実施形態によれば、活性層８に接してアンドープＩｎＧａＮ劣化防止層９が設けられ、このアンドープＩｎＧａＮ劣化防止層９に接してｐ型ＡｌＧａＮキャップ層１０が設けられているので、アンドープＩｎＧａＮ劣化防止層９により、ｐ型ＡｌＧａＮキャップ層１０により活性層８に発生する応力を大幅に緩和することができるとともに、ｐ型層のｐ型ドーパントとして用いられるＭｇが活性層７に拡散するのを有効に抑制することができる。
次に、この発明の第２の実施形態について説明する。
図１２に示すように、この第２の実施形態においては、ＧａＮ基板１の領域Ｂの全部をエッチングにより除去し、その部分を完全に空洞化する。そして、図１３に示すように、このＧａＮ基板１上にＭＯＣＶＤ法などによりＧａＮ系半導体層Ｌを成長させる。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第２の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
図１２に示すように、この第２の実施形態においては、ＧａＮ基板１の領域Ｂの全部をエッチングにより除去し、その部分を完全に空洞化する。そして、図１３に示すように、このＧａＮ基板１上にＭＯＣＶＤ法などによりＧａＮ系半導体層Ｌを成長させる。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第２の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第３の実施形態について説明する。
図１４に示すように、この第３の実施形態においては、第１の実施形態と同様にＧａＮ基板１の領域Ｂの上部をエッチング除去するが、この場合、このエッチングは例えばＲＩＥなどのドライエッチングにより行う。この後、領域Ｂの結晶性が領域Ａの結晶性より悪いことを利用して、領域Ａ上では成長が起きるが、領域Ｂ上では成長が起きないような成長条件でＭＯＣＶＤ法などによりＧａＮ系半導体層Ｌを成長させる。この結果、ＧａＮ基板１の主面、すなわち領域Ａ上にのみＧａＮ系半導体層Ｌが成長するようにすることができる。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第３の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
図１４に示すように、この第３の実施形態においては、第１の実施形態と同様にＧａＮ基板１の領域Ｂの上部をエッチング除去するが、この場合、このエッチングは例えばＲＩＥなどのドライエッチングにより行う。この後、領域Ｂの結晶性が領域Ａの結晶性より悪いことを利用して、領域Ａ上では成長が起きるが、領域Ｂ上では成長が起きないような成長条件でＭＯＣＶＤ法などによりＧａＮ系半導体層Ｌを成長させる。この結果、ＧａＮ基板１の主面、すなわち領域Ａ上にのみＧａＮ系半導体層Ｌが成長するようにすることができる。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第３の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第４の実施形態について説明する。
図１５に示すように、この第４の実施形態においては、第１の実施形態と同様にＧａＮ基板１の領域Ｂの上部をエッチング除去する。この後、領域Ｂの結晶性が領域Ａの結晶性より悪いことを利用して、領域Ａ上では成長が起きるが、領域Ｂ上では成長が起きないような成長条件でＧａＮ系半導体層Ｌを横方向成長させる。この結果、ＧａＮ基板１の主面、すなわち領域Ａ上からＧａＮ系半導体層Ｌが横方向成長して領域Ｂの上方で会合し、最終的に表面を平坦化することができる。ただし、ＧａＮ系半導体層Ｌを会合させず、平坦化させないでもよい。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第４の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
図１５に示すように、この第４の実施形態においては、第１の実施形態と同様にＧａＮ基板１の領域Ｂの上部をエッチング除去する。この後、領域Ｂの結晶性が領域Ａの結晶性より悪いことを利用して、領域Ａ上では成長が起きるが、領域Ｂ上では成長が起きないような成長条件でＧａＮ系半導体層Ｌを横方向成長させる。この結果、ＧａＮ基板１の主面、すなわち領域Ａ上からＧａＮ系半導体層Ｌが横方向成長して領域Ｂの上方で会合し、最終的に表面を平坦化することができる。ただし、ＧａＮ系半導体層Ｌを会合させず、平坦化させないでもよい。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第４の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第５の実施形態について説明する。
図１６に示すように、この第５の実施形態においては、ＧａＮ基板１の主面のうち領域Ｂの部分を完全に覆うようにＳｉＯ2 膜などの絶縁膜１８を形成する。この絶縁膜１８は、領域Ｂを完全に覆うことができればどのような形状であってもよく、例えば、領域Ｂの形状に合わせて円形としても、領域Ｂを含む四角形その他の多角形としても、さらには一列に並んだ領域Ｂおよびその間の部分の領域Ａを完全に覆うストライプ形状としてもよい。次に、図１７に示すように、このＧａＮ基板１上にＭＯＣＶＤ法などによりＧａＮ系半導体層Ｌを成長させる。このとき、絶縁膜１８が成長マスクの役割を果たすため、この絶縁膜１８で覆われていない部分におけるＧａＮ基板１の主面上にのみＧａＮ系半導体層Ｌが成長する。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第５の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
図１６に示すように、この第５の実施形態においては、ＧａＮ基板１の主面のうち領域Ｂの部分を完全に覆うようにＳｉＯ2 膜などの絶縁膜１８を形成する。この絶縁膜１８は、領域Ｂを完全に覆うことができればどのような形状であってもよく、例えば、領域Ｂの形状に合わせて円形としても、領域Ｂを含む四角形その他の多角形としても、さらには一列に並んだ領域Ｂおよびその間の部分の領域Ａを完全に覆うストライプ形状としてもよい。次に、図１７に示すように、このＧａＮ基板１上にＭＯＣＶＤ法などによりＧａＮ系半導体層Ｌを成長させる。このとき、絶縁膜１８が成長マスクの役割を果たすため、この絶縁膜１８で覆われていない部分におけるＧａＮ基板１の主面上にのみＧａＮ系半導体層Ｌが成長する。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第５の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第６の実施形態について説明する。
図１８に示すように、この第６の実施形態においては、第５の実施形態と同様に、ＧａＮ基板１の主面のうち領域Ｂの部分を完全に覆うようにＳｉＯ2 膜などの絶縁膜１８を形成する。次に、図１８および図１９に示す過程を経て、ＧａＮ基板１上にＭＯＣＶＤ法などを用いてＥＬＯによりＧａＮ系半導体層Ｌを横方向成長させる。このとき、絶縁膜１８上で横方向成長するＧａＮ系半導体層Ｌが会合する。ただし、ＧａＮ系半導体層Ｌを会合させないようにしてもよい。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第６の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
図１８に示すように、この第６の実施形態においては、第５の実施形態と同様に、ＧａＮ基板１の主面のうち領域Ｂの部分を完全に覆うようにＳｉＯ2 膜などの絶縁膜１８を形成する。次に、図１８および図１９に示す過程を経て、ＧａＮ基板１上にＭＯＣＶＤ法などを用いてＥＬＯによりＧａＮ系半導体層Ｌを横方向成長させる。このとき、絶縁膜１８上で横方向成長するＧａＮ系半導体層Ｌが会合する。ただし、ＧａＮ系半導体層Ｌを会合させないようにしてもよい。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第６の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第７の実施形態について説明する。
図２０に示すように、この第７の実施形態においては、第１の実施形態と同様にＧａＮ基板１の領域Ｂの上部をエッチング除去する。次に、ＧａＮ基板１の全面にＳｉＯ2 膜などの絶縁膜１８を形成し、領域Ｂの除去部を埋める。次に、図２１に示すように、例えばＲＩＥ法により絶縁膜１８のエッチバックを行うことにより、領域Ｂの除去部にのみこの絶縁膜１８を残す。この後、第５または第６の実施形態と同様に、ＧａＮ基板１上にＧａＮ系半導体層Ｌを成長させる。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第７の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
図２０に示すように、この第７の実施形態においては、第１の実施形態と同様にＧａＮ基板１の領域Ｂの上部をエッチング除去する。次に、ＧａＮ基板１の全面にＳｉＯ2 膜などの絶縁膜１８を形成し、領域Ｂの除去部を埋める。次に、図２１に示すように、例えばＲＩＥ法により絶縁膜１８のエッチバックを行うことにより、領域Ｂの除去部にのみこの絶縁膜１８を残す。この後、第５または第６の実施形態と同様に、ＧａＮ基板１上にＧａＮ系半導体層Ｌを成長させる。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第７の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第８の実施形態について説明する。
図２２に示すように、この第８の実施形態においては、第１の実施形態と同様にＧａＮ基板１の領域Ｂの上部をエッチング除去する。次に、ＧａＮ基板１の全面にＳｉＯ2 膜などの絶縁膜１８を形成する。このとき、この絶縁膜１８の厚さが、領域Ｂの除去部が完全に埋められない程度に小さいとする。次に、例えばＲＩＥ法により絶縁膜１８のエッチバックを行うことにより、領域Ａ上の絶縁膜１８を除去する。この後、第５または第６の実施形態と同様に、ＧａＮ基板１上にＧａＮ系半導体層Ｌを成長させる。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第８の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
図２２に示すように、この第８の実施形態においては、第１の実施形態と同様にＧａＮ基板１の領域Ｂの上部をエッチング除去する。次に、ＧａＮ基板１の全面にＳｉＯ2 膜などの絶縁膜１８を形成する。このとき、この絶縁膜１８の厚さが、領域Ｂの除去部が完全に埋められない程度に小さいとする。次に、例えばＲＩＥ法により絶縁膜１８のエッチバックを行うことにより、領域Ａ上の絶縁膜１８を除去する。この後、第５または第６の実施形態と同様に、ＧａＮ基板１上にＧａＮ系半導体層Ｌを成長させる。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第８の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第９の実施形態について説明する。
図２３に示すように、この第９の実施形態においては、第１の実施形態と同様にＧａＮ基板１の領域Ｂの上部をエッチング除去する。次に、ＧａＮ基板１の全面にＳｉＯ2 膜などの絶縁膜１８を形成し、領域Ｂの除去部を埋めた後、この絶縁膜１８をエッチングにより第５の実施形態と同様な形状にパターニングする。この後、第５または第６の実施形態と同様に、ＧａＮ基板１上にＧａＮ系半導体層Ｌを成長させる。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第９の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
図２３に示すように、この第９の実施形態においては、第１の実施形態と同様にＧａＮ基板１の領域Ｂの上部をエッチング除去する。次に、ＧａＮ基板１の全面にＳｉＯ2 膜などの絶縁膜１８を形成し、領域Ｂの除去部を埋めた後、この絶縁膜１８をエッチングにより第５の実施形態と同様な形状にパターニングする。この後、第５または第６の実施形態と同様に、ＧａＮ基板１上にＧａＮ系半導体層Ｌを成長させる。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第９の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第１０の実施形態について説明する。
図２４に示すように、この第１０の実施形態においては、第１の実施形態と同様にＧａＮ基板１の領域Ｂの上部をエッチング除去するが、この場合、エッチング深さは十分に大きく、例えば数十μｍ程度とする。次に、図２５に示すように、ＧａＮ基板１の全面にＳｉＯ2 膜などの絶縁膜１８形成する。このとき、領域Ｂの除去部が深いため、この除去部は絶縁膜１８によって完全には埋められず、内部に空洞が形成されるとする。次に、例えばＲＩＥ法により絶縁膜１８のエッチバックを行うことにより、領域Ａ上の絶縁膜１８を除去する。この後、第５または第６の実施形態と同様に、ＧａＮ基板１上にＧａＮ系半導体層Ｌを成長させる。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第１０の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
図２４に示すように、この第１０の実施形態においては、第１の実施形態と同様にＧａＮ基板１の領域Ｂの上部をエッチング除去するが、この場合、エッチング深さは十分に大きく、例えば数十μｍ程度とする。次に、図２５に示すように、ＧａＮ基板１の全面にＳｉＯ2 膜などの絶縁膜１８形成する。このとき、領域Ｂの除去部が深いため、この除去部は絶縁膜１８によって完全には埋められず、内部に空洞が形成されるとする。次に、例えばＲＩＥ法により絶縁膜１８のエッチバックを行うことにより、領域Ａ上の絶縁膜１８を除去する。この後、第５または第６の実施形態と同様に、ＧａＮ基板１上にＧａＮ系半導体層Ｌを成長させる。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第１０の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第１１の実施形態について説明する。
図２７に示すように、この第１１の実施形態においては、ＧａＮ基板１の領域Ａの中に領域Ｂが六方格子状に周期的に配列していることは第１の実施形態と同様であるが、領域Ａと領域Ｂとの間に、領域Ａの平均転位密度と領域Ｂの平均転位密度との中間的な平均転位密度の領域Ｃが遷移領域として形成されていることが第１の実施形態と異なる。具体的には、領域Ａの平均転位密度は２×１０6 ｃｍ-2以下、領域Ｂの平均転位密度は１×１０8 ｃｍ-2以上、領域Ｃの平均転位密度は１×１０8 ｃｍ-2より小さく、２×１０6 ｃｍ-2より大きく、例えば（１〜２）×１０7 ｃｍ-2程度である。領域Ｂの配列周期（最近接の領域Ｂの中心同士の間隔）は例えば３００μｍ、その直径は例えば２０μｍである。また、領域Ｃの直径は例えば１２０μｍである。
図２７に示すように、この第１１の実施形態においては、ＧａＮ基板１の領域Ａの中に領域Ｂが六方格子状に周期的に配列していることは第１の実施形態と同様であるが、領域Ａと領域Ｂとの間に、領域Ａの平均転位密度と領域Ｂの平均転位密度との中間的な平均転位密度の領域Ｃが遷移領域として形成されていることが第１の実施形態と異なる。具体的には、領域Ａの平均転位密度は２×１０6 ｃｍ-2以下、領域Ｂの平均転位密度は１×１０8 ｃｍ-2以上、領域Ｃの平均転位密度は１×１０8 ｃｍ-2より小さく、２×１０6 ｃｍ-2より大きく、例えば（１〜２）×１０7 ｃｍ-2程度である。領域Ｂの配列周期（最近接の領域Ｂの中心同士の間隔）は例えば３００μｍ、その直径は例えば２０μｍである。また、領域Ｃの直径は例えば１２０μｍである。
この第１１の実施形態においては、第１の実施形態においてはＧａＮ基板１の領域Ｂの上部をエッチングにより除去したのに対し、ＧａＮ基板１の領域Ｂおよび領域Ｃの両方の上部をエッチングにより除去する。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第１１の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第１１の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第１２の実施形態について説明する。
この第１２の実施形態においては、第２の実施形態においてはＧａＮ基板１の領域Ｂの全部をエッチングにより除去したのに対し、ＧａＮ基板１の領域Ｂおよび領域Ｃの両方の全部をエッチングにより除去する。
上記以外のことは第１および第１１の実施形態と同様であるので、説明を省略する。
この第１２の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
この第１２の実施形態においては、第２の実施形態においてはＧａＮ基板１の領域Ｂの全部をエッチングにより除去したのに対し、ＧａＮ基板１の領域Ｂおよび領域Ｃの両方の全部をエッチングにより除去する。
上記以外のことは第１および第１１の実施形態と同様であるので、説明を省略する。
この第１２の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第１３の実施形態について説明する。
この第１３の実施形態においては、第３の実施形態においてはＧａＮ基板１の領域Ｂの上部をエッチングにより除去したのに対し、ＧａＮ基板１の領域Ｂおよび領域Ｃの両方の上部をエッチングにより除去する。
上記以外のことは第１および第１１の実施形態と同様であるので、説明を省略する。
この第１３の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
この第１３の実施形態においては、第３の実施形態においてはＧａＮ基板１の領域Ｂの上部をエッチングにより除去したのに対し、ＧａＮ基板１の領域Ｂおよび領域Ｃの両方の上部をエッチングにより除去する。
上記以外のことは第１および第１１の実施形態と同様であるので、説明を省略する。
この第１３の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第１４の実施形態について説明する。
この第１４の実施形態においては、第４の実施形態においてはＧａＮ基板１の領域Ｂの上部をエッチングにより除去したのに対し、ＧａＮ基板１の領域Ｂおよび領域Ｃの両方の上部をエッチングにより除去する。
上記以外のことは第１および第１１の実施形態と同様であるので、説明を省略する。
この第１４の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
この第１４の実施形態においては、第４の実施形態においてはＧａＮ基板１の領域Ｂの上部をエッチングにより除去したのに対し、ＧａＮ基板１の領域Ｂおよび領域Ｃの両方の上部をエッチングにより除去する。
上記以外のことは第１および第１１の実施形態と同様であるので、説明を省略する。
この第１４の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第１５の実施形態について説明する。
この第１５の実施形態においては、第５の実施形態においてはＧａＮ基板１の領域Ｂを絶縁膜１８により覆ったのに対し、ＧａＮ基板１の領域Ｂおよび領域Ｃの両方を絶縁膜１８により覆う。
上記以外のことは第１、第５および第１１の実施形態と同様であるので、説明を省略する。
この第１５の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
この第１５の実施形態においては、第５の実施形態においてはＧａＮ基板１の領域Ｂを絶縁膜１８により覆ったのに対し、ＧａＮ基板１の領域Ｂおよび領域Ｃの両方を絶縁膜１８により覆う。
上記以外のことは第１、第５および第１１の実施形態と同様であるので、説明を省略する。
この第１５の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第１６の実施形態について説明する。
この第１６の実施形態においては、第６の実施形態においてはＧａＮ基板１の領域Ｂを絶縁膜１８により覆ったのに対し、ＧａＮ基板１の領域Ｂおよび領域Ｃの両方を絶縁膜１８により覆う。
上記以外のことは第１、第５および第１１の実施形態と同様であるので、説明を省略する。
この第１６の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
この第１６の実施形態においては、第６の実施形態においてはＧａＮ基板１の領域Ｂを絶縁膜１８により覆ったのに対し、ＧａＮ基板１の領域Ｂおよび領域Ｃの両方を絶縁膜１８により覆う。
上記以外のことは第１、第５および第１１の実施形態と同様であるので、説明を省略する。
この第１６の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第１７の実施形態について説明する。
この第１７の実施形態においては、第７の実施形態においてはＧａＮ基板１の領域Ｂの上部をエッチングにより除去したのに対し、ＧａＮ基板１の領域Ｂおよび領域Ｃの両方の上部をエッチングにより除去する。
上記以外のことは第１、第５および第１１の実施形態と同様であるので、説明を省略する。
この第１７の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
この第１７の実施形態においては、第７の実施形態においてはＧａＮ基板１の領域Ｂの上部をエッチングにより除去したのに対し、ＧａＮ基板１の領域Ｂおよび領域Ｃの両方の上部をエッチングにより除去する。
上記以外のことは第１、第５および第１１の実施形態と同様であるので、説明を省略する。
この第１７の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第１８の実施形態について説明する。
この第１８の実施形態においては、第８の実施形態においてはＧａＮ基板１の領域Ｂの上部をエッチングにより除去したのに対し、ＧａＮ基板１の領域Ｂおよび領域Ｃの両方の上部をエッチングにより除去する。
上記以外のことは第１、第５および第１１の実施形態と同様であるので、説明を省略する。
この第１８の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
この第１８の実施形態においては、第８の実施形態においてはＧａＮ基板１の領域Ｂの上部をエッチングにより除去したのに対し、ＧａＮ基板１の領域Ｂおよび領域Ｃの両方の上部をエッチングにより除去する。
上記以外のことは第１、第５および第１１の実施形態と同様であるので、説明を省略する。
この第１８の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第１９の実施形態について説明する。
この第１９の実施形態においては、第９の実施形態においてはＧａＮ基板１の領域Ｂの上部をエッチングにより除去したのに対し、ＧａＮ基板１の領域Ｂおよび領域Ｃの両方の上部をエッチングにより除去する。
上記以外のことは第１、第５および第１１の実施形態と同様であるので、説明を省略する。
この第１９の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
この第１９の実施形態においては、第９の実施形態においてはＧａＮ基板１の領域Ｂの上部をエッチングにより除去したのに対し、ＧａＮ基板１の領域Ｂおよび領域Ｃの両方の上部をエッチングにより除去する。
上記以外のことは第１、第５および第１１の実施形態と同様であるので、説明を省略する。
この第１９の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第２０の実施形態について説明する。
この第２０の実施形態においては、第１０の実施形態においてはＧａＮ基板１の領域Ｂの上部をエッチングにより除去したのに対し、ＧａＮ基板１の領域Ｂおよび領域Ｃの両方の上部をエッチングにより除去する。
上記以外のことは第１、第５および第１１の実施形態と同様であるので、説明を省略する。
この第２０の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
この第２０の実施形態においては、第１０の実施形態においてはＧａＮ基板１の領域Ｂの上部をエッチングにより除去したのに対し、ＧａＮ基板１の領域Ｂおよび領域Ｃの両方の上部をエッチングにより除去する。
上記以外のことは第１、第５および第１１の実施形態と同様であるので、説明を省略する。
この第２０の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第２１の実施形態について説明する。
図２８に示すように、この第２１の実施形態においては、第１の実施形態と異なり、長方形の素子領域２の輪郭線は、その長辺および短辺とも、領域Ｂの中心同士を結ぶ直線からなる。この場合も、レーザストライプ３の位置は、素子領域２の短辺の中点同士を結ぶ線上とする。こうすることにより、領域Ｂの影響が発光領域に及ぶことを避けることができる。
図２８に示すように、この第２１の実施形態においては、第１の実施形態と異なり、長方形の素子領域２の輪郭線は、その長辺および短辺とも、領域Ｂの中心同士を結ぶ直線からなる。この場合も、レーザストライプ３の位置は、素子領域２の短辺の中点同士を結ぶ線上とする。こうすることにより、領域Ｂの影響が発光領域に及ぶことを避けることができる。
この第２１の実施形態においては、領域Ｂの中心同士を結ぶ直線からなる、素子領域２の輪郭線に沿って劈開によりスクライビングを行うことにより共振器のミラーが形成されることが第１の実施形態と異なっている。
ここで、領域Ｂは転位が多いので、領域Ａよりも壊れやすいと考えられる。したがって、領域Ｂ同士を結ぶ直線に沿ってスクライビングを行うと、領域Ｂがいわばミシン目のような役割を果たして領域Ａの部分もきれいに劈開される。この際、領域Ｂの部分の端面は転位が多いため、必ずしも平坦にならないが、その間の領域Ａの部分の端面は平坦となる。
ここで、領域Ｂは転位が多いので、領域Ａよりも壊れやすいと考えられる。したがって、領域Ｂ同士を結ぶ直線に沿ってスクライビングを行うと、領域Ｂがいわばミシン目のような役割を果たして領域Ａの部分もきれいに劈開される。この際、領域Ｂの部分の端面は転位が多いため、必ずしも平坦にならないが、その間の領域Ａの部分の端面は平坦となる。
平坦性が必要とされるのは、レーザストライプ３の端面部分であるが、図２８に示すような配置であれば、領域Ｂの部分の端面は発光特性などに悪影響を及ばさない。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第２１の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第２１の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第２２の実施形態について説明する。
図２９はこの第２２の実施形態において用いるＧａＮ基板を示す平面図である。図２９に示すように、この第２２の実施形態においては、領域Ｂがレーザストライプ３に含まれないように素子領域２が画定される。ここで、レーザストライプ３は領域Ｂから５０μｍ以上離れている。この場合、素子領域２には２個の領域Ｂが含まれることになる。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第２２の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
図２９はこの第２２の実施形態において用いるＧａＮ基板を示す平面図である。図２９に示すように、この第２２の実施形態においては、領域Ｂがレーザストライプ３に含まれないように素子領域２が画定される。ここで、レーザストライプ３は領域Ｂから５０μｍ以上離れている。この場合、素子領域２には２個の領域Ｂが含まれることになる。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第２２の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第２３の実施形態について説明する。
図３０はこの第２３の実施形態において用いるＧａＮ基板を示す平面図である。このＧａＮ基板１はｎ型でＣ面方位である。ただし、ＧａＮ基板１はＲ面、Ａ面またはＭ面方位のものであってもよい。このＧａＮ基板１においては、平均転位密度が低い結晶からなる領域Ａの中に平均転位密度が高い結晶からなる領域ＢがＧａＮの〈１１−２０〉方向に例えば４００μｍ間隔で周期的に配列し、〈１１−２０〉方向と直交する〈１−１００〉方向に例えば２０〜１００μｍ間隔で周期的に配列している。ただし、〈１１−２０〉方向と〈１−１００〉方向とを入れ替えてもよい。
図３０はこの第２３の実施形態において用いるＧａＮ基板を示す平面図である。このＧａＮ基板１はｎ型でＣ面方位である。ただし、ＧａＮ基板１はＲ面、Ａ面またはＭ面方位のものであってもよい。このＧａＮ基板１においては、平均転位密度が低い結晶からなる領域Ａの中に平均転位密度が高い結晶からなる領域ＢがＧａＮの〈１１−２０〉方向に例えば４００μｍ間隔で周期的に配列し、〈１１−２０〉方向と直交する〈１−１００〉方向に例えば２０〜１００μｍ間隔で周期的に配列している。ただし、〈１１−２０〉方向と〈１−１００〉方向とを入れ替えてもよい。
この第２３の実施形態においては、図３１に示すように、レーザストライプ３に平行な一対の端面が〈１−１００〉方向の領域Ｂの列を通り、かつ、レーザストライプ３がこの領域Ｂの列の間の領域の中央付近に位置するように素子領域２が画定される。この場合、素子領域２には領域Ｂの列は実質的に含まれない。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第２３の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第２３の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第２４の実施形態について説明する。
図３２に示すように、この第２４の実施形態においては、第２３の実施形態と同様なＧａＮ基板１を用いるが、レーザストライプ３に平行な一つの端面が〈１−１００〉方向の領域Ｂの列を通り、他方の端面がこの領域Ｂの列から離れた位置を通る点で、第２３の実施形態と異なる。この場合、素子領域２には領域Ｂの列は実質的に含まれない。
上記以外のことは第２３および第１の実施形態と同様であるので、説明を省略する。
この第２４の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
図３２に示すように、この第２４の実施形態においては、第２３の実施形態と同様なＧａＮ基板１を用いるが、レーザストライプ３に平行な一つの端面が〈１−１００〉方向の領域Ｂの列を通り、他方の端面がこの領域Ｂの列から離れた位置を通る点で、第２３の実施形態と異なる。この場合、素子領域２には領域Ｂの列は実質的に含まれない。
上記以外のことは第２３および第１の実施形態と同様であるので、説明を省略する。
この第２４の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第２５の実施形態について説明する。
図３３に示すように、この第２５の実施形態においては、第２３の実施形態と同様なＧａＮ基板１を用いるが、レーザストライプ３に平行な一対の端面がいずれも〈１−１００〉方向の領域Ｂの列の間に位置し、かつ、レーザストライプ３がこの領域Ｂの列の間の領域の中央付近に位置するように素子領域２が画定される点で、第２３の実施形態と異なる。この場合、素子領域２には領域Ｂの列は実質的に含まれない。
上記以外のことは第２３および第１の実施形態と同様であるので、説明を省略する。
この第２５の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
図３３に示すように、この第２５の実施形態においては、第２３の実施形態と同様なＧａＮ基板１を用いるが、レーザストライプ３に平行な一対の端面がいずれも〈１−１００〉方向の領域Ｂの列の間に位置し、かつ、レーザストライプ３がこの領域Ｂの列の間の領域の中央付近に位置するように素子領域２が画定される点で、第２３の実施形態と異なる。この場合、素子領域２には領域Ｂの列は実質的に含まれない。
上記以外のことは第２３および第１の実施形態と同様であるので、説明を省略する。
この第２５の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第２６の実施形態について説明する。
図３４に示すように、この第２６の実施形態においては、第２３の実施形態と同様なＧａＮ基板１を用いるが、レーザストライプ３に平行な一つの端面が〈１−１００〉方向の領域Ｂの列を通り、他方の端面がこの領域Ｂの列に直ぐ隣接する領域Ｂの列とその次の領域Ｂの列との間に位置し、かつ、レーザストライプ３が領域Ｂの列から５０μｍ以上離れた位置を通る点で、第２３の実施形態と異なる。この場合、素子領域２には領域Ｂの列は１本含まれる。
上記以外のことは第２３および第１の実施形態と同様であるので、説明を省略する。
この第２６の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
図３４に示すように、この第２６の実施形態においては、第２３の実施形態と同様なＧａＮ基板１を用いるが、レーザストライプ３に平行な一つの端面が〈１−１００〉方向の領域Ｂの列を通り、他方の端面がこの領域Ｂの列に直ぐ隣接する領域Ｂの列とその次の領域Ｂの列との間に位置し、かつ、レーザストライプ３が領域Ｂの列から５０μｍ以上離れた位置を通る点で、第２３の実施形態と異なる。この場合、素子領域２には領域Ｂの列は１本含まれる。
上記以外のことは第２３および第１の実施形態と同様であるので、説明を省略する。
この第２６の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第２７の実施形態について説明する。
図３５に示すように、この第２７の実施形態においては、第２３の実施形態と同様なＧａＮ基板１を用いるが、レーザストライプ３に平行な一つの端面が〈１−１００〉方向の領域Ｂの列から離れた位置を通り、他方の端面がこの領域Ｂの列に直ぐ隣接する領域Ｂの列とその次の領域Ｂの列との間に位置し、かつ、レーザストライプ３が領域Ｂの列から５０μｍ以上離れた位置を通る点で、第２３の実施形態と異なる。この場合、素子領域２には領域Ｂの列は１本含まれる。
上記以外のことは第２３および第１の実施形態と同様であるので、説明を省略する。
この第２７の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
図３５に示すように、この第２７の実施形態においては、第２３の実施形態と同様なＧａＮ基板１を用いるが、レーザストライプ３に平行な一つの端面が〈１−１００〉方向の領域Ｂの列から離れた位置を通り、他方の端面がこの領域Ｂの列に直ぐ隣接する領域Ｂの列とその次の領域Ｂの列との間に位置し、かつ、レーザストライプ３が領域Ｂの列から５０μｍ以上離れた位置を通る点で、第２３の実施形態と異なる。この場合、素子領域２には領域Ｂの列は１本含まれる。
上記以外のことは第２３および第１の実施形態と同様であるので、説明を省略する。
この第２７の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第２８の実施形態について説明する。
図３６はこの第２８の実施形態において用いるＧａＮ基板１を示す平面図である。このＧａＮ基板１は、領域ＢがＧａＮの〈１１−２０〉方向に例えば２００μｍ間隔で周期的に配列していることを除いて、第１０の実施形態において用いたＧａＮ基板１と同様である。この場合、素子領域２には領域Ｂの列は２本含まれる。
図３６はこの第２８の実施形態において用いるＧａＮ基板１を示す平面図である。このＧａＮ基板１は、領域ＢがＧａＮの〈１１−２０〉方向に例えば２００μｍ間隔で周期的に配列していることを除いて、第１０の実施形態において用いたＧａＮ基板１と同様である。この場合、素子領域２には領域Ｂの列は２本含まれる。
図３６に示すように、この第２８の実施形態においては、レーザストライプ３が隣接する領域Ｂの列の間の領域の中央付近に位置し、かつ、レーザストライプ３に平行な一対の端面がこれらの領域Ｂの列とそれらの直ぐ外側の領域Ｂの列との間の領域の中央付近に位置する。
上記以外のことは第２３および第１の実施形態と同様であるので、説明を省略する。
この第２８の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
上記以外のことは第２３および第１の実施形態と同様であるので、説明を省略する。
この第２８の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第２９の実施形態について説明する。
図３７はこの第２９の実施形態において用いるＧａＮ基板を示す平面図である。このＧａＮ基板１はｎ型でＣ面方位である。ただし、ＧａＮ基板１はＲ面、Ａ面またはＭ面方位のものであってもよい。このＧａＮ基板１においては、平均転位密度が低い結晶からなる領域Ａの中に、平均転位密度が高い結晶からなり、ＧａＮの〈１−１００〉方向に線状に延在する領域Ｂが〈１−１００〉方向と直交する〈１１−２０〉方向に例えば４００μｍ間隔で周期的に配列している。ただし、〈１−１００〉方向と〈１１−２０〉方向とを入れ替えてもよい。
図３７はこの第２９の実施形態において用いるＧａＮ基板を示す平面図である。このＧａＮ基板１はｎ型でＣ面方位である。ただし、ＧａＮ基板１はＲ面、Ａ面またはＭ面方位のものであってもよい。このＧａＮ基板１においては、平均転位密度が低い結晶からなる領域Ａの中に、平均転位密度が高い結晶からなり、ＧａＮの〈１−１００〉方向に線状に延在する領域Ｂが〈１−１００〉方向と直交する〈１１−２０〉方向に例えば４００μｍ間隔で周期的に配列している。ただし、〈１−１００〉方向と〈１１−２０〉方向とを入れ替えてもよい。
この第２９の実施形態においては、図３８に示すように、レーザストライプ３に平行な一対の端面が領域Ｂを通り、かつ、レーザストライプ３がこの領域Ｂの間の領域の中央付近に位置するように素子領域２が画定される。この場合、素子領域２には領域Ｂの列は実質的に含まれない。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第２９の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
上記以外のことは第１の実施形態と同様であるので、説明を省略する。
この第２９の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第３０の実施形態について説明する。
図３９に示すように、この第３０の実施形態においては、第２９の実施形態と同様なＧａＮ基板１を用いるが、レーザストライプ３に平行な一つの端面が領域Ｂを通り、他方の端面がこの領域Ｂの列から離れた位置を通る点で、第２９の実施形態と異なる。この場合、素子領域２には領域Ｂの列は実質的に含まれない。
上記以外のことは第２９および第１の実施形態と同様であるので、説明を省略する。
この第３０の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
図３９に示すように、この第３０の実施形態においては、第２９の実施形態と同様なＧａＮ基板１を用いるが、レーザストライプ３に平行な一つの端面が領域Ｂを通り、他方の端面がこの領域Ｂの列から離れた位置を通る点で、第２９の実施形態と異なる。この場合、素子領域２には領域Ｂの列は実質的に含まれない。
上記以外のことは第２９および第１の実施形態と同様であるので、説明を省略する。
この第３０の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第３１の実施形態について説明する。
図４０に示すように、この第３１の実施形態においては、第２９の実施形態と同様なＧａＮ基板１を用いるが、レーザストライプ３に平行な一対の端面がいずれも領域Ｂの間に位置し、かつ、レーザストライプ３がこの領域Ｂの間の領域の中央付近に位置するように素子領域２が画定される点で、第２９の実施形態と異なる。この場合、素子領域２には領域Ｂの列は実質的に含まれない。
上記以外のことは第２９および第１の実施形態と同様であるので、説明を省略する。
この第３１の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
図４０に示すように、この第３１の実施形態においては、第２９の実施形態と同様なＧａＮ基板１を用いるが、レーザストライプ３に平行な一対の端面がいずれも領域Ｂの間に位置し、かつ、レーザストライプ３がこの領域Ｂの間の領域の中央付近に位置するように素子領域２が画定される点で、第２９の実施形態と異なる。この場合、素子領域２には領域Ｂの列は実質的に含まれない。
上記以外のことは第２９および第１の実施形態と同様であるので、説明を省略する。
この第３１の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第３２の実施形態について説明する。
図４１に示すように、この第３２の実施形態においては、第２９の実施形態と同様なＧａＮ基板１を用いるが、レーザストライプ３に平行な一つの端面が領域Ｂを通り、他方の端面がこの領域Ｂの列に直ぐ隣接する領域Ｂとその次の領域Ｂとの間に位置し、かつ、レーザストライプ３が領域Ｂから５０μｍ以上離れた位置を通る点で、第２９の実施形態と異なる。この場合、素子領域２には領域Ｂは１本含まれる。
上記以外のことは第２９および第１の実施形態と同様であるので、説明を省略する。
この第３２の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
図４１に示すように、この第３２の実施形態においては、第２９の実施形態と同様なＧａＮ基板１を用いるが、レーザストライプ３に平行な一つの端面が領域Ｂを通り、他方の端面がこの領域Ｂの列に直ぐ隣接する領域Ｂとその次の領域Ｂとの間に位置し、かつ、レーザストライプ３が領域Ｂから５０μｍ以上離れた位置を通る点で、第２９の実施形態と異なる。この場合、素子領域２には領域Ｂは１本含まれる。
上記以外のことは第２９および第１の実施形態と同様であるので、説明を省略する。
この第３２の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第３３の実施形態について説明する。
図４２に示すように、この第３３の実施形態においては、第２９の実施形態と同様なＧａＮ基板１を用いるが、レーザストライプ３に平行な一つの端面が領域Ｂから離れた位置を通り、他方の端面がこの領域Ｂに直ぐ隣接する領域Ｂとその次の領域Ｂとの間に位置し、かつ、レーザストライプ３が領域Ｂから５０μｍ以上離れた位置を通る点で、第２９の実施形態と異なる。この場合、素子領域２には領域Ｂの列は１本含まれる。
上記以外のことは第２９および第１の実施形態と同様であるので、説明を省略する。
この第３３の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
図４２に示すように、この第３３の実施形態においては、第２９の実施形態と同様なＧａＮ基板１を用いるが、レーザストライプ３に平行な一つの端面が領域Ｂから離れた位置を通り、他方の端面がこの領域Ｂに直ぐ隣接する領域Ｂとその次の領域Ｂとの間に位置し、かつ、レーザストライプ３が領域Ｂから５０μｍ以上離れた位置を通る点で、第２９の実施形態と異なる。この場合、素子領域２には領域Ｂの列は１本含まれる。
上記以外のことは第２９および第１の実施形態と同様であるので、説明を省略する。
この第３３の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
次に、この発明の第３４の実施形態について説明する。
図４３はこの第３４の実施形態において用いるＧａＮ基板１を示す平面図である。このＧａＮ基板１は、領域ＢがＧａＮの〈１１−２０〉方向に例えば２００μｍ間隔で周期的に配列していることを除いて、第２９の実施形態において用いたＧａＮ基板１と同様である。この場合、素子領域２には領域Ｂの列は２本含まれる。
図４３はこの第３４の実施形態において用いるＧａＮ基板１を示す平面図である。このＧａＮ基板１は、領域ＢがＧａＮの〈１１−２０〉方向に例えば２００μｍ間隔で周期的に配列していることを除いて、第２９の実施形態において用いたＧａＮ基板１と同様である。この場合、素子領域２には領域Ｂの列は２本含まれる。
図４３に示すように、この第３４の実施形態においては、レーザストライプ３が隣接する領域Ｂの間の領域の中央付近に位置し、かつ、レーザストライプ３に平行な一対の端面がこれらの領域Ｂとそれらの直ぐ外側の領域Ｂとの間の領域の中央付近に位置する。
上記以外のことは第２９および第１の実施形態と同様であるので、説明を省略する。
この第３４の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
上記以外のことは第２９および第１の実施形態と同様であるので、説明を省略する。
この第３４の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施形態において挙げた数値、構造、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、基板、原料、プロセスなどを用いてもよい。
具体的には、例えば、上述の実施形態においては、この発明をＳＣＨ構造のＧａＮ系半導体レーザの製造に適用した場合について説明したが、この発明は、例えば、ＤＨ（Double Heterostructure）構造のＧａＮ系半導体レーザの製造に適用してもよいことはもちろん、ＧａＮ系発光ダイオードの製造に適用してもよく、さらにはＧａＮ系ＦＥＴやＧａＮ系ヘテロ接合バイポーラトランジスタ（ＨＢＴ）などの窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた電子走行素子に適用してもよい。
また、上述の実施形態において、ＧａＮ基板１がサファイア基板などの異種基板上に設けられたものであってもよい。
また、上述の実施形態においては、ＧａＮ系半導体層の成長にＭＯＣＶＤ法を用いているが、ＧａＮ系半導体層の成長には、ハイドライド気相エピタキシャル成長またはハライド気相エピタキシャル成長（ＨＶＰＥ）や分子線エピタキシー（ＭＢＥ）法などの他の成長方法を用いてもよい。
さらに、上述の実施形態においては、ＭＯＣＶＤ法により成長を行う際のキャリアガスとしてＨ2 ガスを用いているが、必要に応じて、他のキャリアガス、例えばＨ2 とＮ2 あるいはＨｅ、Ａｒガスなどとの混合ガスを用いてもよい。
また、上述の実施形態においては、劈開により共振器端面を形成しているが、共振器端面は例えばＲＩＥのようなドライエッチングにより形成してもよい。
また、上述の実施形態においては、劈開により共振器端面を形成しているが、共振器端面は例えばＲＩＥのようなドライエッチングにより形成してもよい。
１・・・ＧａＮ基板、２・・・素子領域、３・・・レーザストライプ、５・・・ｎ型ＧａＮバッファ層、６・・・ｎ型ＡｌＧａＮクラッド層、７・・・ｎ型ＧａＮ光導波層、８・・・活性層、９・・・アンドープＩｎＧａＮ劣化防止層、１０・・・ｐ型ＡｌＧａＮキャップ層、１１・・・ｐ型ＧａＮ光導波層、１２・・・ｐ型ＡｌＧａＮクラッド層、１３・・・ｐ型ＧａＮコンタクト層、１４・・・リッジ、１５、１８・・・絶縁膜、１６・・・ｎ側電極、１７・・・ｐ側電極
Claims (21)
- 下地基板上に非晶質または多結晶の層からなる種を５０μｍ以上の間隔で規則的に形成し、この種が形成された上記下地基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体をファセット面からなる斜面を有して成長させ、そのファセット面からなる斜面を維持して成長させることで転位を伝播させ、上記種の領域に集合させた後、上記下地基板を除去し、さらに上記窒化物系ＩＩＩ−Ｖ族化合物半導体の表面を平坦化することにより製造された、第１の平均転位密度を有する単結晶からなる第１の領域中に上記第１の平均転位密度より高い第２の平均転位密度を有する複数の第２の領域が規則的に配列しており、上記第２の領域が多結晶、上記第１の領域に対して微傾斜した単結晶または上記第１の領域に対してＣ軸が反転している単結晶からなる窒化物系ＩＩＩ−Ｖ族化合物半導体基板であって上記第２の領域は上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板を貫通しているものの主面上に素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるに際し、上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる前にエッチングにより上記第２の領域を上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面から少なくとも一部除去しておくようにした半導体素子の製造方法。
- 上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる前に上記第２の領域を上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面から所定の深さまで除去しておくようにした請求項１記載の半導体素子の製造方法。
- 上記所定の深さは１μｍ以上である請求項２記載の半導体素子の製造方法。
- 上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる前に上記第２の領域を全部除去しておくようにした請求項１記載の半導体素子の製造方法。
- 上記エッチングはウエットエッチングである請求項１記載の半導体素子の製造方法。
- 上記エッチングはドライエッチングである請求項１記載の半導体素子の製造方法。
- 上記エッチングは熱化学エッチングである請求項１記載の半導体素子の製造方法。
- 下地基板上に非晶質または多結晶の層からなる種を５０μｍ以上の間隔で規則的に形成し、この種が形成された上記下地基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体をファセット面からなる斜面を有して成長させ、そのファセット面からなる斜面を維持して成長させることで転位を伝播させ、上記種の領域に集合させた後、上記下地基板を除去し、さらに上記窒化物系ＩＩＩ−Ｖ族化合物半導体の表面を平坦化することにより製造された、第１の平均転位密度を有する単結晶からなる第１の領域中に上記第１の平均転位密度より高い第２の平均転位密度を有する複数の第２の領域が規則的に配列しており、上記第２の領域が多結晶、上記第１の領域に対して微傾斜した単結晶または上記第１の領域に対してＣ軸が反転している単結晶からなる窒化物系ＩＩＩ−Ｖ族化合物半導体基板であって上記第２の領域は上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板を貫通しているものの主面上に素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるに際し、上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる前に上記第２の領域の表面を絶縁膜、高融点金属膜または高融点金属窒化膜からなる被覆層で覆っておくようにした半導体素子の製造方法。
- 上記第２の領域が上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面から所定の深さまで除去されている請求項８記載の半導体素子の製造方法。
- 上記第２の領域が除去された部分が上記被覆層により埋められている請求項９記載の半導体素子の製造方法。
- 上記被覆層の表面は上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面より高い位置にある請求項８記載の半導体素子の製造方法。
- 上記被覆層の表面は上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板の主面と一致している請求項８記載の半導体素子の製造方法。
- 上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板はＣ面方位である請求項１または８記載の半導体素子の製造方法。
- 互いに隣接する二つの上記第２の領域の間隔は１００μｍ以上である請求項１または８記載の半導体素子の製造方法。
- 上記第２の領域の直径は１０μｍ以上１００μｍ以下である請求項１または８記載の半導体素子の製造方法。
- 上記第２の領域の平均転位密度は１×１０8 ｃｍ-2以上である請求項１または８記載の半導体素子の製造方法。
- 上記第１の領域の平均転位密度は２×１０6 ｃｍ-2以下、上記第２の領域の平均転位密度は１×１０8 ｃｍ-2以上である請求項１または８記載の半導体素子の製造方法。
- 上記窒化物系ＩＩＩ−Ｖ族化合物半導体基板はＧａＮからなる請求項１または８記載の半導体素子の製造方法。
- 上記半導体素子は半導体発光素子である請求項１または８記載の半導体素子の製造方法。
- 上記半導体発光素子は半導体レーザである請求項１９記載の半導体素子の製造方法。
- 上記半導体発光素子は発光ダイオードである請求項１９記載の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008161116A JP4802220B2 (ja) | 2008-06-20 | 2008-06-20 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008161116A JP4802220B2 (ja) | 2008-06-20 | 2008-06-20 | 半導体素子の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001315704A Division JP4388720B2 (ja) | 2001-10-12 | 2001-10-12 | 半導体発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008227546A JP2008227546A (ja) | 2008-09-25 |
| JP4802220B2 true JP4802220B2 (ja) | 2011-10-26 |
Family
ID=39845692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008161116A Expired - Fee Related JP4802220B2 (ja) | 2008-06-20 | 2008-06-20 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4802220B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5148729B2 (ja) | 2011-05-16 | 2013-02-20 | 株式会社東芝 | 窒化物半導体素子の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3471685B2 (ja) * | 1999-03-17 | 2003-12-02 | 三菱電線工業株式会社 | 半導体基材及びその製造方法 |
| JP4145437B2 (ja) * | 1999-09-28 | 2008-09-03 | 住友電気工業株式会社 | 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板 |
| JP2001111174A (ja) * | 1999-10-06 | 2001-04-20 | Fuji Photo Film Co Ltd | 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 |
-
2008
- 2008-06-20 JP JP2008161116A patent/JP4802220B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008227546A (ja) | 2008-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4388720B2 (ja) | 半導体発光素子の製造方法 | |
| JP3864735B2 (ja) | 半導体発光素子およびその製造方法 | |
| KR100893232B1 (ko) | 반도체 발광소자 및 반도체 소자 | |
| JP3785970B2 (ja) | Ｉｉｉ族窒化物半導体素子の製造方法 | |
| US20100317136A1 (en) | Method for producing semiconductor light emitting device, method for producing semiconductor device, method for producing device, method for growing nitride type iii-v group compound semiconductor layer, method for growing semiconductor layer, and method for growing layer | |
| JP4204163B2 (ja) | 半導体基板の製造方法 | |
| JP3839580B2 (ja) | 半導体基板の製造方法 | |
| JP2000223417A (ja) | 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法 | |
| JP4920152B2 (ja) | 構造基板の製造方法および半導体素子の製造方法 | |
| JP2000183451A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP3804335B2 (ja) | 半導体レーザ | |
| JP3900196B2 (ja) | Ｉｉｉ族窒化物半導体光素子 | |
| JP4631214B2 (ja) | 窒化物半導体膜の製造方法 | |
| JP4802220B2 (ja) | 半導体素子の製造方法 | |
| JP2002151418A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法 | |
| JP5874689B2 (ja) | 半導体発光素子およびその製造方法 | |
| US20050227458A1 (en) | Method for producing structured substrate, structured substrate, method for producing semiconductor light emitting device, semiconductor light emitting device, method for producing semiconductor device, semiconductor device, method for producing device, and device | |
| JP4394800B2 (ja) | ナイトライド系ｉｉｉ−ｖ族化合物半導体装置及びその製造方法 | |
| JP3938207B2 (ja) | 半導体発光素子の製造方法 | |
| JP4969210B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP4049200B2 (ja) | Ｉｉｉ族窒化物半導体光素子 | |
| JP5160828B2 (ja) | 窒化物系半導体素子の製造方法 | |
| JP3975971B2 (ja) | 半導体レーザの製造方法 | |
| JP2003007999A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110808 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4802220 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |