Nothing Special   »   [go: up one dir, main page]

JP2001111174A - 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 - Google Patents

半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子

Info

Publication number
JP2001111174A
JP2001111174A JP28514699A JP28514699A JP2001111174A JP 2001111174 A JP2001111174 A JP 2001111174A JP 28514699 A JP28514699 A JP 28514699A JP 28514699 A JP28514699 A JP 28514699A JP 2001111174 A JP2001111174 A JP 2001111174A
Authority
JP
Japan
Prior art keywords
line
group iii
nitrogen compound
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP28514699A
Other languages
English (en)
Inventor
Yoji Okazaki
洋二 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP28514699A priority Critical patent/JP2001111174A/ja
Publication of JP2001111174A publication Critical patent/JP2001111174A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 欠陥の少なく、平坦な半導体素子用基板を平
易な工程で製造する。 【解決手段】 サファイヤ基板11上に、ＧａＮバッファ
層12、温度１０５０℃でＧａＮ層13を成長させ、リソグ
ラフィとドライエッチングを用いて、ラインアンドスペ
ースのパターンを形成する。その後、ＧａＮ層16を選択
成長させる。さらに、リソグラフィとドライエッチング
を用いて、バッファ層12とＧａＮ層13を除去してできた
ライン部およびその上部を７μｍ幅で除去する。その上
にＧａＮ層20を選択成長させる。さらに、リソグラフィ
とドライエッチングを用いてＧａＮ層16からなるライン
部およびその上部を７μｍ幅で除去する。その上にＧａ
Ｎ層23を選択成長させる。これによって、全面に渡って
転位密度の小さな基板が形成できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子用基板
およびその製造方法およびその半導体素子用基板を用い
た半導体素子、特に、短波長レーザ装置の基板として用
いられるIII族窒素化合物からなる半導体素子用基板お
よびその製造方法およびその半導体素子用基板を用いた
半導体素子および半導体レーザ装置に関するものであ
る。
【０００２】
【従来の技術】４１０ｎｍ帯の短波長半導体レーザとし
て、1998年発行のJpn.Appl.phys.Lett.,Vol.37.pp.L102
0において、サファイヤ基板上にＧａＮを形成した後、
ＳｉＯ2をマスクとして選択成長を利用してＧａＮを形
成した後、前記サファイヤ基板を剥がしたＧａＮ基板上
に、ｎ−ＧａＮバッファ層、ｎ−ＩｎＧａＮクラック防
止層、ＡｌＧａＮ／ｎ−ＧａＮ変調ドープ超格子クラッ
ド層、ｎ−ＧａＮ光導波層、アンドープＩｎＧａＮ／ｎ
−ＩｎＧａＮ多重量子井戸活性層、ｐ−ＡｌＧａＮキャ
リアブロック層、ｐ−ＧａＮ光導波層、ＡｌＧａＮ／ｐ
−ＧａＮ変調ドープ超格子クラッド層、ｐ−ＧａＮコン
タクト層からなる半導体レーザが報告されている。しか
しながら、この半導体レーザではまだ、欠陥密度が多
く、高出力での信頼性が得られていない。
【０００３】また、Ext.Abstr.(MRS Fall Meet.Boston,
1998)G3.38において、T.S.Zheleva氏によるPendeo-Epit
axy-A New Approach For Lateral Growth of Galliumが
紹介されている。ここでは、ＳｉＯ2をマスクとせず、
ＧａＮを形成した後、ストライプ状にＧａＮをサファイ
ヤ基板までとり除き、その基板上にＧａＮを成長するこ
とにより、ＧａＮの横方向への成長を利用して、平坦な
膜が形成されることが報告されている。また、上記方法
を利用して、1999年発行のSPIE Vol.3628においては、
ＩｎＧａＮ多重量子井戸半導体レーザができることが報
告されているが、信頼性として、５ｍＷレベルにとどま
っており、さらに、欠陥密度の低減が必要である。
【０００４】また、特開平10-312971号において、Ｇａ
Ｎ化合物半導体層とサファイヤ基板結晶の熱膨張差およ
び格子定数差によって生じるクラックを抑え、欠陥の導
入を抑制する方法として、マスクにより成長領域を制限
し、エピタキシャル成長によりＧａＮ化合物半導体膜の
ファセット構造を形成し、マスクを覆うまでファセット
構造を完全に埋め込み、最終的には平坦な表面を有する
結晶成長方法が報告されている。本方法では種となる成
長領域の下地全体が格子不整合の大きな基板上に成長さ
れているために、その基板の影響を受け、横方向に成長
する結晶方位が変わり、平坦化も困難であり、この方法
を繰り返しても面方位に差が生じるため、欠陥を実用レ
ベルまで低減できないという欠点があった。
【０００５】
【発明が解決しようとする課題】上記のように、短波長
半導体レーザ装置において、その基板の結晶欠陥が多い
ことから高出力化が難しく、また信頼性上も問題があっ
た。
【０００６】本発明は上記事情に鑑みて、高出力発振下
においても、信頼性の高い半導体素子を得るために、欠
陥密度の低い半導体素子用基板およびその製造方法およ
びその半導体素子用基板を用いた半導体素子および半導
体レーザ装置を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】本発明の半導体素子用基
板の製造方法は、ベース基板上に、低温成長法により形
成されるＡｌＮまたはＧａＮからなるバッファ層を介し
て第一のIII族窒素化合物層を形成する第一の工程と、
バッファ層と第一のIII族窒素化合物層からなる結晶層
を、ストライプ状に前記ベース基板まで除去して、結晶
層がライン状に残されてなるライン部と該ライン部間に
形成されたスペース部とからなるラインアンドスペース
のパターンを形成し、その上に、第二のIII族窒素化合
物層を、前記結晶層のライン部をIII族窒素化合物の結
晶の成長核にして、ラインアンドスペースのパターンが
なくなるまで形成する第二の工程と、結晶層のライン部
および該ライン部の上部の前記第二のIII族窒素化合物
層を、少なくとも前記ライン幅で、前記ベース基板が露
出するまで除去して、前記第二のIII族窒素化合物層が
ライン状に残されてなるライン部と該ライン部間に形成
されたスペース部とからなるラインアンドスペースのパ
ターンを形成し、その上に、第三のIII族窒素化合物層
を、第二のIII族窒素化合物のライン部をIII族窒素化合
物の結晶の成長核にして、第二のIII族窒素化合物層の
ラインアンドスペースのパターンがなくなるまで形成す
る第三の工程とを含むことを特徴とするものである。
【０００８】また、第三の工程の後に、直前の工程で形
成された、ラインアンドスペースのパターンのライン部
および該ライン部の上部のIII族窒素化合物層を、少な
くとも該ライン部の幅で、前記ベース基板が露出するま
で除去して、III族窒素化合物層がライン状に残されて
なるライン部と該ライン部間に形成されたスペース部と
からなるラインアンドスペースのパターンを形成し、そ
の上に、該ライン部をIII族窒素化合物の結晶の成長核
として、III族窒素化合物層を、該ラインアンドスペー
スのパターンがなくなるまで形成する工程を少なくとも
１回行ってもよい。
【０００９】本発明の別の半導体素子用基板の製造方法
は、ベース基板上に、低温成長法により形成されるＡｌ
ＮまたはＧａＮからなるバッファ層を形成し、その上に
第一のIII族窒素化合物層を形成する第一の工程と、バ
ッファ層と第一のIII族窒素化合物層からなる結晶層
を、ストライプ状にベース基板まで除去して、結晶層が
ライン状に残されてなるライン部と該ライン部間に形成
されたスペース部とからなるラインアンドスペースのパ
ターンを形成し、その上に、第二のIII族窒素化合物層
を、結晶層のライン部をIII族窒素化合物の結晶の成長
核として、ラインアンドスペースのパターンがなくなる
まで形成する第二の工程と、結晶層のライン部および該
ライン部の上部の前記第二のIII族窒素化合物層を、ベ
ース基板の一部が露出するまでＶ溝状あるいは逆台形状
に除去して、第二のIII族窒素化合物層がライン状に残
されてなるライン部と該ライン部間に形成されたスペー
ス部とからなるラインアンドスペースのパターンを形成
し、その上に、第三のIII族窒素化合物層を、第二のIII
族窒素化合物層のライン部をIII族窒素化合物の結晶の
成長核として、第二のIII族窒素化合物層のラインアン
ドスペースのパターンがなくなるまで形成する第三の工
程とを含むことを特徴とするものである。
【００１０】前記III族窒素化合物層は、不純物をドー
ピングしながら形成してもよい。
【００１１】前記工程のうち最後の工程の後に、前記ベ
ース基板を除去してもよい。
【００１２】前記ベース基板は、サファイヤ、ＳｉＣ、
ＺｎＯ、ＬｉＣａＯ2、ＬｉＡｌＯ2、ＧａＡｓ、ＺｎＳ
ｅ、ＧａＰ、ＧｅおよびＳｉからなる群より選ばれるい
ずれか一つであることが望ましい。
【００１３】前記バッファ層および前記III族窒素化合
物層は、ＨＶＰＥ法、ＭＯＣＶＤ法またはＭＢＥ法の方
法により形成されることが望ましい。
【００１４】前記III族窒素化合物層は、ＧａＮ、Ｉｎ
ＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、ＩｎＡｌＮおよ
びＩｎＮからなる群より選ばれる一つからなることが望
ましい。
【００１５】本発明の半導体素子用基板は、上記の半導
体素子用基板の製造方法により製造されたことを特徴と
するものである。
【００１６】本発明の半導体素子は、上記の半導体素子
用基板の製造方法により製造された半導体素子用基板上
に半導体層を備えてなることを特徴とするものである。
【００１７】本発明の半導体レーザ装置は、上記の半導
体素子用基板の製造方法により製造された半導体素子用
基板上に、半導体層を備えてなり、該半導体層に形成さ
れた電流注入窓となるストライプの幅が１０μｍ以上で
あることを特徴とするものである。
【００１８】
【発明の効果】本発明の半導体素子用基板の製造方法に
よれば、ベース基板上にバッファ層を介してIII族窒素
化合物を成長させた後、ラインアンドスペースのパター
ンを形成し、その上にIII族窒素化合物を結晶成長さ
せ、再度、前回ライン状に残した部分、つまりバッファ
層から上の層で転位が発生している部分を除去するよう
にラインアンドスペースのパターンを形成し、その上に
III族窒素化合物の結晶を成長させるので、全体的に転
位の少ないIII族窒素化合物の基板を、複雑な工程を経
ることなく簡単に得ることができる。また、転位がほと
んど無いため、高出力化が可能であり、かつ信頼性を向
上させることができる。
【００１９】さらに、上記の工程、つまり、転位の発生
している部分をストライプ状に除去した後、選択成長す
る工程を繰り返すことにより、完全に転位の無い基板を
得ることができる。
【００２０】また、本発明の別の半導体素子用基板の製
造方法によれば、ベース基板上にバッファ層を介してII
I族窒素化合物を成長させた後、バッファ層とIII族窒素
化合物の層をＶ溝状あるいは逆台形状に除去してライン
アンドスペースのパターンを形成し、その上にIII族窒
素化合物を結晶成長させるので、上記同様、転位の少な
い基板を得ることができる。また、Ｖ溝状あるいは逆台
形状に除去することにより、ベース基板と低温成長させ
たバッファ層が接触している箇所が残されているため、
ベース基板から、その上のIII族窒素化合物の層が剥離
しにくいという利点がある。
【００２１】また、III族窒素化合物の層を結晶成長さ
せる際、不純物をドーピングすることにより、導電性の
基板を製造することができる。
【００２２】また、工程の最後に、ベース基板を除去す
ることにより、基板の裏面から電気的導通を得ることが
できる。
【００２３】本発明の半導体素子用基板の製造方法によ
り製造された基板を用いて、半導体素子、例えば半導体
発光素子、電界効果トランジスタ、半導体レーザ装置、
半導体光増幅器あるいは光検出器等を製造することが可
能である。
【００２４】特に、ストライプ幅が１０μｍ以上の半導
体レーザ装置に上記のように製造された半導体素子用基
板を用いることにより、高出力化であっても信頼性の高
いレーザを得ることができる。
【００２５】よって、上記のような半導体素子を、高速
な情報・画像処理、及び通信、計測、医療、印刷の分野
で利用することが可能である。
【００２６】
【発明の実施の形態】以下に本発明の実施の形態を図面
を用いて詳細に説明する。
【００２７】本発明の第１の実施の形態による半導体素
子用基板の製造方法について説明し、その半導体素子用
基板の製造過程を図１に示す。
【００２８】図１ａに示すように、有機金属気相成長法
により、トリメチルガリウム（ＴＭＧ）とアンモニアを
成長用原料に用い、ｎ型ドーパントガスとしてシランガ
スを用い、ｐ型ドーパントとしてシクロペンタジエニル
マグネシウム（Ｃｐ2Ｍｇ）を用い、（０００１）Ｃ面
サファイヤ基板11上に、温度５００℃でＧａＮバッファ
層12を２０ｎｍ程度の膜厚で形成する。続いて、温度を
１０５０℃にしてＧａＮ層13を２μｍ程度成長させる。
その上に、ＳｉＯ2層14を形成し、レジスト15を塗布
後、通常のリソグラフィを用いて、
【００２９】
【数１】
【００３０】方向に５μｍ幅のＳｉＯ2膜14を除去し
て、１０μｍ程度の周期で、ＧａＮ層がライン状に残さ
れてなるライン部と該ライン部間に形成されたスペース
部とからなるラインアンドスペース（以下、ラインアン
ドスペースと記載する）のパターンを形成する。レジス
ト15とＳｉＯ2膜14をマスクとして、塩素系のガスを用
いてバッファ層12とＧａＮ層13をドライエッチングによ
りサファイヤ基板11上面まで除去する。
【００３１】次に図１ｂに示すように、レジスト15とＳ
ｉＯ2膜14を除去後、ＧａＮ層16を２０μｍ程度選択成
長させる。この時、横方向の成長により、最終的にスペ
ース部が埋められて、表面が平坦化する。バッファ層12
とＧａＮ層13はもともと転位が多いため、この時点でラ
イン部上部には貫通転位17が発生している。
【００３２】次に、図１ｃに示すように、ＳｉＯ2膜18
を形成し、レジスト19を塗布後、通常のリソグラフィを
用いて、バッファ層12とＧａＮ層13のライン部のほぼ中
央位置において、７μｍ幅で
【００３３】
【数１】
【００３４】方向にＳｉＯ2膜18を除去して、１０μｍ
程度の周期でラインアンドスペースのパターンを形成す
る。従って、ＳｉＯ2膜18、レジスト19のライン幅は３
μｍ程度となる。
【００３５】次に、図１ｄに示すように、レジスト19と
ＳｉＯ2膜18をマスクとして、塩素系のガスを用いてバ
ッファ層12とＧａＮ層13のライン部およびその上部のＧ
ａＮ層16をドライエッチングにより、サファイヤ基板11
上面まで除去する。これによって、ＧａＮ層16の転位密
度の大きな箇所が除去される。その後、ＳｉＯ2膜18と
レジスト膜19を除去する。
【００３６】次に、図１ｅに示すように、ＧａＮ層20を
２０μｍ程度選択成長させる。この時、横方向の成長に
より、最終的にスペース部が埋められて表面が平坦化す
る。これによって、全面に渡って転位密度の小さな領域
が形成される。
【００３７】次に、図１ｆに示すように、ＳｉＯ2膜21
を形成し、レジスト22を塗布後、通常のリソグラフィを
用いて、ＧａＮ層16のライン部のほぼ中央位置におい
て、７μｍ幅で
【００３８】
【数１】
【００３９】方向にＳｉＯ2膜21を除去して、１０μｍ
程度の周期でラインアンドスペースのパターンを形成す
る。従って、ＳｉＯ2膜21、レジスト22のライン幅は３
μｍ程度となる。
【００４０】その後、図１ｇに示すように、図１ｆに示
されたレジスト22とＳｉＯ2膜21をマスクとして、塩素
系のガスを用いてＧａＮ層16のライン部およびその上の
ＧａＮ層20をドライエッチングによりサファイヤ基板上
面まで除去する。レジスト22とＳｉＯ2膜21を除去した
後、ＧａＮ層23を２０μｍ程度選択成長する。この時、
横方向の成長により、最終的にスペース部が埋められて
表面が平坦化する。これによって全面に渡り、転位密度
の小さな基板が得られる。
【００４１】さらに、上記のＧａＮ層のエッチングと選
択成長の工程を繰り返すことにより、転位密度を低減す
ることが可能となる。
【００４２】このように製造した基板上にＧａＮ系半導
体層、例えばＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＧ
ａＡｌＮ等を結晶成長するとにより、半導体発光素子並
びに電子デバイスを製造することができる。
【００４３】上記のように製造したＧａＮ基板上に、さ
らにＧａＮ層を１００〜２００μｍ程度成長し、サファ
イヤ基板を剥離した後、ＧａＮ系半導体層、例えばＧａ
Ｎ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＧａＡｌＮ等を結晶
成長することにより、半導体発光素子並びに電子デバイ
スを製造できる。
【００４４】本実施の形態では、ＧａＮ層を選択成長す
る際、不純物をドープしないアンドープの場合について
述べたが、不純物をドープすることにより、ｎまたはｐ
型ＧａＮ導電性基板を製造することができる。ｐ型の不
純物としてＭｇをドープした場合、Ｍｇの活性化のため
に、成長後窒素雰囲気中で、熱処理を実施するか、また
は、窒素リッチ雰囲気で成長を実施するかのいずれの方
法を用いてもよい。
【００４５】また成長方法としては、ガリウム（Ｇａ）
と塩化水素（ＨＣｌ）の反応生成物であるＧａＣｌとア
ンモニア（ＮＨ3）を用いるハイドライドＶＰＥ法を用
いてもよい。
【００４６】本発明の第２の実施の形態である半導体素
子用基板の製造方法について説明し、その半導体素子用
基板の製造過程を図２に示す。
【００４７】図２ａに示すように、有機金属気相成長法
により成長用原料として、トリメチルガリウム（ＴＭ
Ｇ）とアンモニアを用い、ｎ型ドーパントガスとして、
シランガスを用い、ｐ型ドーパントとして、シクロペン
タジエニルマグネシウム（Ｃｐ2Ｍｇ）を用いる。（０
００１）面６Ｈ−ＳｉＣ基板31上に、温度５００℃でＡ
ｌＮバッファ層32を２０ｎｍ程度の膜厚で形成する。続
いて、温度を１０５０℃にしてＧａＮ層33を２μｍ程度
成長させる。その後、ＳｉＯ2膜34を形成し、レジスト3
5を塗布後、通常のリソグラフィを用いて、
【００４８】
【数１】
【００４９】方向に５μｍ幅のＳｉＯ2膜34を除去し
て、１０μｍ程度の周期でラインアンドスペースのパタ
ーンを形成する。レジスト35とＳｉＯ2膜34をマスクに
して、塩素系のガスを用いて、ＧａＮ層33及び、ＡｌＮ
バッファ層32をドライエッチングにより、ＳｉＣ基板31
上面まで除去する。
【００５０】次に、図２ｂに示すように、レジスト35と
ＳｉＯ2膜34を除去後、ＧａＮ層36を２０μｍ程度選択
成長させる。この時、横方向の成長により、最終的にス
ペース部が埋められ表面が平坦化する。バッファ層32と
ＧａＮ層33はもともと転位が多いため、この時点でライ
ン部上部には貫通転位37が発生している。
【００５１】次に、図２ｃに示すように、ＳｉＯ2膜38
を形成し、レジスト39を塗布後、通常のリソグラフィを
用いて、バッファ層32とＧａＮ層33のライン部のほぼ中
央位置において、７μｍ幅で
【００５２】
【数１】
【００５３】方向にＳｉＯ2膜38を除去して、１０μｍ
程度の周期でラインアンドスペースのパターンを形成す
る。従って、ＳｉＯ2膜38、レジスト39のライン幅は３
μｍ程度となる。
【００５４】次に、図２ｄに示すように、レジスト39と
ＳｉＯ2膜38をマスクとして、塩素系のガスを用いてＧ
ａＮ層36をドライエッチングによりＳｉＣ基板31上面ま
で除去し、その後、レジスト39とＳｉＯ2膜38を除去す
る。
【００５５】次に、図２ｅに示すように、ＧａＮ層40を
２０μｍ程度選択成長させる。この時、横方向の成長に
より、最終的にスペース部が埋められ、表面が平坦化す
る。
【００５６】次に、図２ｆに示すように、ＳｉＯ2膜41
を形成し、レジスト42を塗布後、通常のリソグラフィを
用いて、ＧａＮ層36のライン部の中央位置において、７
μｍ幅で
【００５７】
【数１】
【００５８】方向にＳｉＯ2膜41を除去して、１０μｍ
程度の周期でラインアンドスペースのパターンを形成す
る。従って、ＳｉＯ2膜41、レジスト42の残ったライン
幅は３μｍ程度となる。
【００５９】次に、図２ｇに示すように、レジスト42と
ＳｉＯ2膜41をマスクとして、塩素系のガスを用いてＧ
ａＮ層40をドライエッチングにより、ＳｉＣ基板上面ま
で除去した後、ＧａＮ層43を２０μｍ程度選択成長させ
る。この時、横方向の成長により、最終的にスペース部
が埋められ表面が平坦化する。これによって、ほぼ全面
に渡り転位密度の小さい基板が得られる。
【００６０】上記のＧａＮ層のエッチングと選択成長の
工程を繰り返すことにより、さらに転位密度の小さい基
板を得ることができる。
【００６１】本実施の形態においても、上記のようにし
て製造した基板上にＧａＮ系半導体層、例えばＧａＮ、
ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＧａＡｌＮ等を結晶成長
することにより、半導体発光素子並びに電子デバイスを
形成できる。
【００６２】あるいは、上記のように製造したＧａＮ基
板上にＧａＮ層を１００〜２００μｍ程度成長し、研磨
や化学エッチング等により、ＳｉＣ基板を除去した後、
ＧａＮ系半導体層、例えばＧａＮ、ＩｎＧａＮ、ＡｌＧ
ａＮ、ＩｎＧａＡｌＮ等を結晶成長することによって
も、半導体発光素子並びに電子デバイスを製造できる。
【００６３】ここで、ベース基板は（０００１）面４Ｈ
−ＳｉＣ基板を用いてもよい。
【００６４】本実施の形態では、ＧａＮ層を選択成長す
る際、不純物をドープしないアンドープの場合について
述べたが、不純物をドープすることにより、ｎまたはｐ
型ＧａＮ導電性基板を製造することができる。例えば、
ｐ型の不純物としてＭｇをドープした場合、Ｍｇの活性
化のために、成長後窒素雰囲気中で、熱処理を実施する
か、または、窒素リッチ雰囲気で成長を実施するかのい
ずれかの方法を用いることが望ましい。不純物をドープ
して導電性の基板を製造することにより、基板側に電極
を形成することができる。
【００６５】また、ＧａＮ層の成長方法としては、ガリ
ウム（Ｇａ）と塩化水素（ＨＣｌ）の反応生成物である
ＧａＣｌとアンモニア（ＮＨ3）を用いるハイドライド
ＶＰＥ法、あるいはガスソースを用いた分子線エピタキ
シャル成長法を用いてもよい。
【００６６】次に本発明の第３の実施の形態による半導
体素子用基板の製造方法について説明し、その半導体素
子用基板の製造過程を図３に示す。
【００６７】図３ａに示すように、有機金属気相成長法
により成長用原料として、トリメチルガリウム（ＴＭ
Ｇ）とアンモニアを用い、ｎ型ドーパントガスとして、
シランガスを用い、ｐ型ドーパントとして、シクロペン
タジエニルマグネシウム（Ｃｐ2Ｍｇ）を用い、（００
０１）Ｃ面サファイヤ基板51上に、温度５００℃でＧａ
Ｎバッファ層52を２０ｎｍ程度の膜厚で形成する。続い
て、温度を１０５０℃にしてＧａＮ層53を２μｍ程度成
長させる。その後、ＳｉＯ2膜54を形成し、レジスト55
を塗布後、通常のリソグラフィを用いて、
【００６８】
【数１】
【００６９】方向に５μｍ幅のＳｉＯ2膜54を除去し
て、１０μｍ程度の周期でラインアンドスペースのパタ
ーンを形成する。
【００７０】次に、図３ｂに示すように、ＧａＮバッフ
ァ層52とＧａＮ層53をドライエッチングにより、サファ
イヤ基板51上面まで除去する。その後、ＧａＮ層53上の
レジスト55とＳｉＯ2膜54を除去する。
【００７１】次に、図３ｃに示すように、ＧａＮ層56を
２０μｍ程度選択成長させる。この時、横方向の成長に
より、最終的にスペース部が埋められ表面が平坦化す
る。その後、ＳｉＯ2膜58を形成し、レジスト59を塗布
後、通常のリソグラフィを用いて、ＧａＮバッファ層52
とＧａＮ層53のライン部の中央位置において、７μｍ幅
で
【００７２】
【数１】
【００７３】方向にＳｉＯ2膜58を除去して、１０μｍ
程度の周期でラインアンドスペースのパターンを形成す
る。従って、ＳｉＯ2膜58、レジスト59のライン幅は３
μｍ程度となる。
【００７４】次に、図３ｄに示すように、レジスト59と
ＳｉＯ2膜58をマスクとして、ＧａＮ層56をウェットエ
ッチングにより、サファイヤ基板51上面までＶ溝状に除
去する。
【００７５】その後、図３ｅに示すように、レジスト59
とＳｉＯ2膜58を除去後、ＧａＮ層60を２０μｍ程度選
択成長させる。このとき横方向の成長により、最終的に
Ｖ溝が埋め込まれ表面が平坦化する。これによって、基
板全面に渡って転位密度の小さい基板が得られる。
【００７６】ウェットエッチングによる形状は、Ｖ溝状
に限らず逆台形状であってもよい。
【００７７】上記のように製造した基板上にＧａＮ系半
導体層（ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＧａＡ
ｌＮ等）を結晶成長することにより、半導体発光素子並
びに電子デバイスを製造できる。
【００７８】また、上記３つの実施の形態では、ベース
基板としてサファイヤ基板およびＳｉＣ基板を用いた場
合について説明したが、ＺｎＯ、ＬｉＧａＯ2、ＬｉＡ
ｌ０2、ＺｎＳｅ、ＧａＡｓ、ＧａＰ、Ｇｅ、Ｓｉ等も
用いることができ、上記実施の形態と同等の手法により
半導体素子用基板を製造できる。
【００７９】マスク材料としてＳｉＯ2以外にもＳｉＮ
やＡｌＮ、ＴｉＮ等、高温に対して耐熱特性のよいマス
ク材料を用いてもよい。
【００８０】本実施の形態では、ＧａＮ基板の形成方法
について述べたが、ＧａＮを成長させるかわりに、Ｉｎ
ＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、ＩｎＡｌＮおよ
びＩｎＮ等を成長させることにより、ＧａＮ以外の基板
を製造することができる。
【００８１】次に本発明の第４の実施の形態である半導
体レーザ素子について説明し、その半導体レーザ素子の
断面図を図４に示す。
【００８２】上記第１の実施の形態により、ベース基板
上にＧａＮを選択成長させて形成し、ベース基板を剥離
してｎ型ＧａＮ基板71を製造する。図４に示すように、
このＧａＮ基板71上に、ｎ−ＧａＮバッファ層72、１５
０ペアのｎ−Ａｌ0.14Ｇａ0.86Ｎ（2.5ｎｍ）／ＧａＮ
（２．５ｎｍ）超格子クラッド層73を、ｎ−ＧａＮ光導
波層74、ｎ−Ｉｎ0.02Ｇａ0.98Ｎ（１０．５ｎｍ）／ｎ
−Ｉｎ0.15Ｇａ0.85Ｎ（３．５ｎｍ）３重量子井戸活性
層75、ｐ−Ａｌ0.2Ｇａ0.8Ｎキャリアブロック層76、ｐ
−ＧａＮ光導波層77、１５０ペアのｐ−Ａｌ0.14Ｇａ
0.86Ｎ（２．５ｎｍ）／ＧａＮ（２．５ｎｍ）超格子ク
ラッド層78、ｐ−ＧａＮコンタクト層79を積層する。ｐ
型の不純物Ｍｇの活性化の方法として、結晶成長後に窒
素雰囲気中で熱処理するか、または窒素リッチ雰囲気で
結晶を成長を実施するかのいずれの方法を用いてもよ
い。
【００８３】引き続き、ＳｉＯ2膜80（図示せず）を形
成し、通常のリソグラフィにより３μｍの幅よりなるス
トライプ領域外のＳｉＯ2膜80を除去する。ＲＩＥ（反
応性イオンエッチング装置）で選択エッチングにより、
ｐ型超格子クラッド層78の途中までエッチングを行う。
このエッチングのクラッド層残し厚は、基本横モード発
振が達成できる厚みとする。その後、ＳｉＯ2膜80を除
去し、引き続きＳｉＯ2膜81を形成し、ストライプ上の
ＳｉＯ2膜81を除去し、Ｎｉ／Ａｕよりなるｐ電極82を
形成する。その後、基板を研磨し、Ｔｉ／Ａｕよりなる
ｎ電極83を形成し、試料を劈開して形成した共振器面に
高反射コート、低反射コートを行い、その後、チップ化
して、半導体レーザ素子を完成させる。
【００８４】この半導体レーザ素子の発振する波長帯λ
に関しては、Ｉｎx4Ｇａ1-x4Ｎを活性層とし、組成比を
0≦X4≦0.5とすることにより、３６０≦λ≦５５０（ｎ
ｍ）の範囲までの制御が可能である。
【００８５】また、上記半導体層の導電性を反転（ｎ型
とｐ型を入れ換え）してもよい。
【００８６】また、本実施の形態では、狭ストライプの
基本モード発振する半導体レーザについて述べたが、本
発明は１０μｍ以上の幅広ストライプの半導体レーザ装
置、電界効果トランジスタ、半導体レーザ装置、半導体
光増幅器および半導体発光素子等の製造にも適用するこ
とができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による半導体素子用
基板の製造過程を示す図
【図２】本発明の第２の実施の形態による半導体素子用
基板の製造過程を示す図
【図３】本発明の第３の実施の形態による半導体素子用
基板の製造過程を示す図
【図４】本発明の第４の実施の形態による半導体レーザ
素子を示す断面図
【符号の説明】
11,51 サファイヤ基板 31 ＳｉＣ基板 12,52 ＧａＮバッファ層 32 ＡｌＮバッファ層 13,33,53 ＧａＮ層 14,18,34,38,54,58 ＳｉＯ2膜 15,19,35,39,55,59 レジスト 16,20,23,36,40,43,56,60 ＧａＮ層 17,37,57 貫通転位 71 ＧａＮ層 72 ＧａＮバッファ層 73 ｎ−ＡｌＧａＮ／ＧａＮ超格子クラッド層 74 ｎ−ＧａＮ光導波層 75 ｎ−ＩｎＧａＮ／ＩｎＧａＮ３重量子井戸活性層 76 ｐ−ＡｌＧａＮキャリアブロック層 77 ｐ−ＧａＮ光導波層 78 ｐ−ＡｌＧａＮ超格子クラッド層 79 ｐ−ＧａＮコンタクト層 81 ＳｉＯ2膜 82 ｐ電極 83 ｎ電極
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F041 AA04 AA40 AA43 CA34 CA40 CA65 CA74 FF14 FF16 5F045 AA04 AB09 AB14 AB17 AB18 AB32 AB33 AC01 AC03 AC08 AC12 AC13 AC19 AD09 AD14 AF02 AF03 AF04 AF06 AF09 AF13 AF20 BB07 BB12 CA10 CA12 DA53 DA54 DA55 DB04 HA13 HA16 5F073 AA13 AA74 AA77 CA07 CB05 CB07 DA05 DA25 EA24 EA28 5F102 GA19 GB01 GC01 GJ02 GJ03 GJ04 GJ05 GJ09 GJ10 GK04 GR01 HC01 HC15

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 ベース基板上に、低温成長法により形成
    されるＡｌＮまたはＧａＮからなるバッファ層を介して
    第一のIII族窒素化合物層を形成する第一の工程と、 前記バッファ層と前記第一のIII族窒素化合物層からな
    る結晶層を、ストライプ状に前記ベース基板まで除去し
    て、前記結晶層がライン状に残されてなるライン部と該
    ライン部間に形成されたスペース部とからなるラインア
    ンドスペースのパターンを形成し、その上に、第二のII
    I族窒素化合物層を、前記結晶層のライン部をIII族窒素
    化合物の結晶の成長核にして、前記ラインアンドスペー
    スのパターンがなくなるまで形成する第二の工程と、 前記結晶層のライン部および該ライン部の上部の前記第
    二のIII族窒素化合物層を、少なくとも前記ライン幅
    で、前記ベース基板が露出するまで除去して、前記第二
    のIII族窒素化合物層がライン状に残されてなるライン
    部と該ライン部間に形成されたスペース部とからなるラ
    インアンドスペースのパターンを形成し、その上に、第
    三のIII族窒素化合物層を、前記第二のIII族窒素化合物
    のライン部をIII族窒素化合物の結晶の成長核にして、
    前記第二のIII族窒素化合物層のラインアンドスペース
    のパターンがなくなるまで形成する第三の工程とを含む
    ことを特徴とする半導体素子用基板の製造方法。
  2. 【請求項２】 前記第三の工程の後に、直前の工程で形
    成された、ラインアンドスペースのパターンのライン部
    および該ライン部の上部のIII族窒素化合物層を、少な
    くとも該ライン部の幅で、前記ベース基板が露出するま
    で除去して、III族窒素化合物層がライン状に残されて
    なるライン部と該ライン部間に形成されたスペース部と
    からなるラインアンドスペースのパターンを形成し、そ
    の上に、該ライン部をIII族窒素化合物の結晶の成長核
    として、III族窒素化合物層を、該ラインアンドスペー
    スのパターンがなくなるまで形成する工程を少なくとも
    １回行うことを特徴とする請求項１記載の半導体素子用
    基板の製造方法。
  3. 【請求項３】 ベース基板上に、低温成長法により形成
    されるＡｌＮまたはＧａＮからなるバッファ層を形成
    し、その上に第一のIII族窒素化合物層を形成する第一
    の工程と、 前記バッファ層と第一のIII族窒素化合物層からなる結
    晶層を、ストライプ状に前記ベース基板まで除去して、
    前記結晶層がライン状に残されてなるライン部と該ライ
    ン部間に形成されたスペース部とからなるラインアンド
    スペースのパターンを形成し、その上に、第二のIII族
    窒素化合物層を、前記結晶層のライン部をIII族窒素化
    合物の結晶の成長核として、前記ラインアンドスペース
    のパターンがなくなるまで形成する第二の工程と、 前記結晶層のライン部および該ライン部の上部の前記第
    二のIII族窒素化合物層を、前記ベース基板の一部が露
    出するまでＶ溝状あるいは逆台形状に除去して、前記第
    二のIII族窒素化合物層がライン状に残されてなるライ
    ン部と該ライン部間に形成されたスペース部とからなる
    ラインアンドスペースのパターンを形成し、その上に、
    第三のIII族窒素化合物層を、前記第二のIII族窒素化合
    物層のライン部をIII族窒素化合物の結晶の成長核とし
    て、前記第二のIII族窒素化合物層のラインアンドスペ
    ースのパターンがなくなるまで形成する第三の工程とを
    含むことを特徴とする半導体素子用基板の製造方法。
  4. 【請求項４】 前記III族窒素化合物層を、不純物をド
    ーピングしながら形成することを特徴とする請求項１、
    ２または３記載の半導体素子用基板の製造方法。
  5. 【請求項５】 前記工程のうち最後の工程の後に、前記
    ベース基板を除去することを特徴とする請求項１、２、
    ３または４記載の半導体素子用基板の製造方法。
  6. 【請求項６】 前記ベース基板が、サファイヤ、Ｓｉ
    Ｃ、ＺｎＯ、ＬｉＣａＯ2、ＬｉＡｌＯ2、ＧａＡｓ、Ｚ
    ｎＳｅ、ＧａＰ、ＧｅおよびＳｉからなる群より選ばれ
    るいずれか一つであることを特徴とする請求項１から５
    いずれか１項記載の半導体素子用基板の製造方法。
  7. 【請求項７】 前記バッファ層および前記III族窒素化
    合物層を、ＨＶＰＥ法、ＭＯＣＶＤ法またはＭＢＥ法の
    方法により形成することを特徴とする請求項１から６い
    ずれか１項記載の半導体素子用基板の製造方法。
  8. 【請求項８】 前記III族窒素化合物層が、ＧａＮ、Ｉ
    ｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、ＩｎＡｌＮお
    よびＩｎＮからなる群より選ばれる一つからなることを
    特徴とする請求項１から７いずれか１項記載の半導体素
    子用基板の製造方法。
  9. 【請求項９】 前記請求項１から８いずれか１項記載の
    半導体素子用基板の製造方法により製造された半導体素
    子用基板。
  10. 【請求項１０】 前記請求項１から８いずれか１項記載
    の半導体素子用基板の製造方法により製造された半導体
    素子用基板上に半導体層を備えてなる半導体素子。
  11. 【請求項１１】 前記請求項１から８いずれか１項記載
    の半導体素子用基板の製造方法により製造された半導体
    素子用基板上に、半導体層を備えてなり、該半導体層に
    形成された電流注入窓となるストライプの幅が１０μｍ
    以上であることを特徴とする半導体レーザ装置。
JP28514699A 1999-10-06 1999-10-06 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 Withdrawn JP2001111174A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28514699A JP2001111174A (ja) 1999-10-06 1999-10-06 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28514699A JP2001111174A (ja) 1999-10-06 1999-10-06 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子

Publications (1)

Publication Number Publication Date
JP2001111174A true JP2001111174A (ja) 2001-04-20

Family

ID=17687701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28514699A Withdrawn JP2001111174A (ja) 1999-10-06 1999-10-06 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子

Country Status (1)

Country Link
JP (1) JP2001111174A (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001069663A1 (fr) * 2000-03-14 2001-09-20 Toyoda Gosei Co., Ltd. Procede de production de semiconducteur a base de compose de nitrure iii et element en semiconducteur a base de compose de nitrure iii
WO2001075952A1 (fr) * 2000-03-31 2001-10-11 Toyoda Gosei Co., Ltd. Procede de production d'un semi-conducteur iii compose de nitrure, et element de semi-conducteur iii a compose de nitrure
WO2001084608A1 (fr) * 2000-04-28 2001-11-08 Toyoda Gosei Co., Ltd. Procede de production de substrat de semiconducteur a base de compose de nitrure iii et dispositif semiconducteur
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6617668B1 (en) 1999-05-21 2003-09-09 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
US6645295B1 (en) 1999-05-10 2003-11-11 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
JP2004064080A (ja) * 2002-07-30 2004-02-26 Lumileds Lighting Us Llc ｐ型活性層を有するＩＩＩ族窒化物発光装置
US6830948B2 (en) 1999-12-24 2004-12-14 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US6844246B2 (en) 2001-03-22 2005-01-18 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it
US6860943B2 (en) 2001-10-12 2005-03-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor
US6967122B2 (en) 2000-03-14 2005-11-22 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor and method for manufacturing the same
US6979584B2 (en) 1999-12-24 2005-12-27 Toyoda Gosei Co, Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US7052979B2 (en) 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
JP2008227546A (ja) * 2008-06-20 2008-09-25 Sumitomo Electric Ind Ltd 半導体素子の製造方法
US7619261B2 (en) 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
JP2012080140A (ja) * 2001-05-26 2012-04-19 Samsung Led Co Ltd 半導体発光素子およびその製造方法
JPWO2010150809A1 (ja) * 2009-06-24 2012-12-10 日亜化学工業株式会社 窒化物半導体発光ダイオード
JP2013252989A (ja) * 2012-06-06 2013-12-19 Mie Univ 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の作製方法、およびＡｌＮ単結晶自立基板

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6645295B1 (en) 1999-05-10 2003-11-11 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
US6617668B1 (en) 1999-05-21 2003-09-09 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
US6881651B2 (en) 1999-05-21 2005-04-19 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
US6818926B2 (en) 1999-07-27 2004-11-16 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6835966B2 (en) 1999-07-27 2004-12-28 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US7176497B2 (en) 1999-07-27 2007-02-13 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor
US6930329B2 (en) 1999-07-27 2005-08-16 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6893945B2 (en) 1999-07-27 2005-05-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride group compound semiconductor
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6830948B2 (en) 1999-12-24 2004-12-14 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
US7560725B2 (en) 1999-12-24 2009-07-14 Toyoda Gosei Co., Ltd. Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US6979584B2 (en) 1999-12-24 2005-12-27 Toyoda Gosei Co, Ltd. Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
WO2001069663A1 (fr) * 2000-03-14 2001-09-20 Toyoda Gosei Co., Ltd. Procede de production de semiconducteur a base de compose de nitrure iii et element en semiconducteur a base de compose de nitrure iii
US7462867B2 (en) 2000-03-14 2008-12-09 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor devices and method for fabricating the same
US6967122B2 (en) 2000-03-14 2005-11-22 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor and method for manufacturing the same
US7141444B2 (en) 2000-03-14 2006-11-28 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US6861305B2 (en) 2000-03-31 2005-03-01 Toyoda Gosei Co., Ltd. Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
WO2001075952A1 (fr) * 2000-03-31 2001-10-11 Toyoda Gosei Co., Ltd. Procede de production d'un semi-conducteur iii compose de nitrure, et element de semi-conducteur iii a compose de nitrure
US7491984B2 (en) 2000-03-31 2009-02-17 Toyoda Gosei Co., Ltd. Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
WO2001084608A1 (fr) * 2000-04-28 2001-11-08 Toyoda Gosei Co., Ltd. Procede de production de substrat de semiconducteur a base de compose de nitrure iii et dispositif semiconducteur
US6855620B2 (en) 2000-04-28 2005-02-15 Toyoda Gosei Co., Ltd. Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices
US7619261B2 (en) 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US7052979B2 (en) 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
US6844246B2 (en) 2001-03-22 2005-01-18 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it
JP2012080140A (ja) * 2001-05-26 2012-04-19 Samsung Led Co Ltd 半導体発光素子およびその製造方法
US6860943B2 (en) 2001-10-12 2005-03-01 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor
JP2004064080A (ja) * 2002-07-30 2004-02-26 Lumileds Lighting Us Llc ｐ型活性層を有するＩＩＩ族窒化物発光装置
JP2008227546A (ja) * 2008-06-20 2008-09-25 Sumitomo Electric Ind Ltd 半導体素子の製造方法
JPWO2010150809A1 (ja) * 2009-06-24 2012-12-10 日亜化学工業株式会社 窒化物半導体発光ダイオード
US9048385B2 (en) 2009-06-24 2015-06-02 Nichia Corporation Nitride semiconductor light emitting diode
JP2013252989A (ja) * 2012-06-06 2013-12-19 Mie Univ 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の作製方法、およびＡｌＮ単結晶自立基板

Similar Documents

Publication Publication Date Title
US6994751B2 (en) Nitride-based semiconductor element and method of forming nitride-based semiconductor
JP3770014B2 (ja) 窒化物半導体素子
US7768030B2 (en) Nitride based semiconductor device with film for preventing short circuiting
JP4388720B2 (ja) 半導体発光素子の製造方法
US20060172513A1 (en) Method for producing semiconductor light emitting device, method for producing semiconductor device, method for producing device, method for growing nitride type iii-v group compound semiconductor layer, method for growing semiconductor layer, and method for growing layer
JP2001111174A (ja) 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子
JP2008177586A (ja) ＧａＮ系半導体およびその製造方法
JP4204163B2 (ja) 半導体基板の製造方法
US6797532B2 (en) Semiconductor device and method for manufacturing the same
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP2002145700A (ja) サファイア基板および半導体素子ならびに電子部品および結晶成長方法
JP2001326425A (ja) 半導体素子用基板の製造方法および半導体素子
KR100639747B1 (ko) 반도체 레이저, 반도체 장치 및 이들의 제조 방법
JP3934320B2 (ja) ＧａＮ系半導体素子とその製造方法
JP4631214B2 (ja) 窒化物半導体膜の製造方法
JP4390797B2 (ja) 結晶製造方法
JP2002151418A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法
JP2002009003A (ja) 半導体基板およびその作製方法および発光素子
JP4394800B2 (ja) ナイトライド系ｉｉｉ−ｖ族化合物半導体装置及びその製造方法
JP2000332293A (ja) Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法
JP4158760B2 (ja) ＧａＮ系半導体膜およびその製造方法
JP2001111175A (ja) 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子
US20060051939A1 (en) Nitride semiconductor substrate and nitride semiconductor device using same
JP2001111173A (ja) 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子
JP2001274517A (ja) 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070109