Nothing Special   »   [go: up one dir, main page]

JP4618260B2 - 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置 - Google Patents

導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置 Download PDF

Info

Publication number
JP4618260B2
JP4618260B2 JP2007040270A JP2007040270A JP4618260B2 JP 4618260 B2 JP4618260 B2 JP 4618260B2 JP 2007040270 A JP2007040270 A JP 2007040270A JP 2007040270 A JP2007040270 A JP 2007040270A JP 4618260 B2 JP4618260 B2 JP 4618260B2
Authority
JP
Japan
Prior art keywords
conductor pattern
pattern
substrate
semiconductor device
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007040270A
Other languages
English (en)
Other versions
JP2008205232A (ja
Inventor
千鶴子 伊東
睦 升本
Original Assignee
日本テキサス・インスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社 filed Critical 日本テキサス・インスツルメンツ株式会社
Priority to JP2007040270A priority Critical patent/JP4618260B2/ja
Priority to US12/033,653 priority patent/US7947602B2/en
Priority to PCT/US2008/054524 priority patent/WO2008103794A2/en
Publication of JP2008205232A publication Critical patent/JP2008205232A/ja
Application granted granted Critical
Publication of JP4618260B2 publication Critical patent/JP4618260B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49151—Assembling terminal to base by deforming or shaping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、基板上に導体パターンを形成する方法に関し、特に、フリップチップ用基板に形成された銅パターンを半田めっきする方法に関する。
携帯電話、携帯型コンピュータ、その他の小型電子機器の普及に伴って、これらに搭載する半導体装置の小型化・薄型化の要求が高まっている。こうした要求に応えるべく、ＢＧＡパッケージやＣＳＰパッケージが開発され、実用化されている。例えば特許文献１には、半導体チップをフリップチップまたはフェイスダウンし、基板と半導体チップとの間をアンダーフィル処理し、ＢＧＡパッケージを製造する方法が開示されている。
特開平１１−３４５８３７号
半導体チップをフリップチップ実装する場合、基板側には、半導体チップの電極パッドまたは電極バンプと１対１に対応する配線パターンが形成されている。半導体チップの高集積化および小型化に伴い、半導体チップ上の配線ピッチや電極ピッチが小さくなると、これに応じて基板側の配線パターンのピッチや面積を小さくしなければならない。
フリップチップ実装を行う場合、例えば図７（ａ）に示すように、半導体チップ１０の表面にはスタッドバンプ電極１２がピッチＰで形成され、他方、基板１６上には、このピッチＰと対応するように銅パターン１４が形成されている。銅パターン１４上には、半田めっき１８が形成され、半田めっき１８にスタッドバンプ電極１２を突き刺すことで両者を結合し、その後、半田めっき１８を溶融して結合部分の合金化を行っている。また、半導体チップ１０が小型化されると、スタッドバンプ電極１２のピッチＰ１は、図７（ｂ）に示すように狭くなり、これに応じて銅パターン１４のピッチおよび線幅が小さくなる。
図８は、銅パターン上への半田めっきの形成方法を説明する図である。図８（ａ）に示すように、基板１０上に銅パターン１４が一定のピッチで形成される。この銅パターン１４には、幅の広い幅広領域１４ａが形成されている。次に、図８（ｂ）に示すように、基板上にソルダーマスク２０が形成される。ソルダーマスク２０には開口２２が形成され、開口２２によって幅広領域１４ａを含む銅パターン１４の一部が露出される。次に、図８（ｃ）に示すように、パウダー状もしくは粉末状の半田２４がソルダーマスク２０の開口２２を介して銅パターン１４上に付着される。
図８（ｄ）は、図８（ｃ）のＸ−Ｘ線断面図である。露出された銅パターン１４には、粉末状の半田２４がほぼ均一に付着されている。次に、図８（ｅ）に示すように、一定温度で半田２４をリフローする。このとき、幅広領域１４ａの表面積は他の領域の表面積よりも大きく、幅広領域１４ａに多くの半田が集まっており、溶融した半田は、その表面張力により幅広領域１４ａにおいて半田の隆起２６またはバンプを形成する。
このような方法にて半田めっきを形成すると、次のような課題がある。基板上の銅パターン１４は、マスクを用いたエッチング工程、または無電界めっき工程により形成される。現状のプロセスでは、銅パターンの加工精度に限界があり、銅パターンのピッチが４０ミクロン以下になると、図９（ａ）に示すように、幅広領域１４ａの間隔を制御することが難しく、ときには、幅広領域１４ａが隣接する幅広領域１４ａに接触し、銅パターンが短絡してしまうことがある。
他方、図９（ｂ）に示すように、銅パターン１４に幅広領域を形成せず、ストレートな形状にすれば、銅パターンを狭ピッチに対応させることが可能であるが、このようなストレート形状の銅パターン上に半田粉末を付着させ、半田粉末をリフローすると、半田の隆起する位置や半田の隆起する高さにバラツキが生じてしまい、半導体チップのスタッドバンプ電極を半田に確実に結合することができず、接続不良を引き起こしてしまう。
本発明は、上記のような従来の課題を解決するものであり、半導体チップのファインピッチ化に対応することができる導体パターンの形成方法、半導体装置の製造方法および半導体装置を提供することを目的とする。
本発明に係る導体パターンの形成方法は、基板の一方の面上に銅または銅合金からなる複数の導体パターンを形成する工程と、各導体パターンの一部を厚さ方向から押圧し、導体パターンの一部の幅を広くする工程と、各導体パターン上に半田粉末を付着させる工程と、導体パターン上に付着された半田粉末を溶融する工程とを有する。好ましくは、幅を広くする工程は、複数の導体パターンの配列方向と直交する方向に複数の導体パターンをプレスする工程を含み、当該プレスにより複数の導体パターンの前記直交する方向に幅広領域が整列して形成され、溶融された半田は、その幅広領域において隆起する。
さらに本発明に係る導体パターンの形成方法は、基板の一方の面上に銅または銅合金からなる複数の導体パターンを形成する工程と、複数の導体パターンに対応する開口パターンを有するマスクを基板上に形成し、開口パターンにより各導体パターンの一部を露出させる工程と、露出された導体パターン上に半田粉末を付着させる工程と、半田粉末を溶融する工程とを有し、開口パターンは、中央部の開口面積が端部の開口面積よりも大きい開口を含み、当該開口の中央部による導体パターンの露出面積は、端部の露出面積よりも大きい。
好ましくは、開口の一方の端部から他方の端部までの距離は、約５０ミクロン以下であり、溶融された半田は、開口パターンによって露出された導体パターン上において隆起する。好ましくは、導体パターンのピッチは、４０ミクロン以下であり、半田粉末は、錫および銀を含む。
さらに本発明に係る半導体装置の製造方法は、上記の形成方法により形成された導体パターンに半導体チップの電極を接続する工程とを含み、好ましくは半導体チップの電極は、金スダッドバンプである。さらに半導体チップと基板の一方の面との間にアンダーフィル樹脂を挿入する工程を含むようにしてもよい。
さらに本発明に係る半導体装置は、上記の半導体装置の製造方法によって製造されたものであり、好ましくは、基板の他方の面の電極にバンプ電極を有している。
本発明によれば、導体パターンの形成時に幅広領域を有する導体パターンを形成する必要がなくなったことで、より狭ピッチの導体パターンを形成することができる。また、導体パターンの幅広領域を、導体パターンの押圧により形成するため、工程を簡略化することができる。さらに、導体パターンの露出面積を開口の端部よりも中央部において大きくすることで、開口の中央部において半田粉末が付着される面積が大きくなり、これにより、各導体パターンの一定領域に半田隆起を形成することができる。
以下、本発明の最良の実施形態について図面を参照して詳細に説明する。ここでは、フリップチップ実装された半導体装置を例に用いる。
図１は、本発明の第１の実施例に係る銅パターンの形成方法を示すフローである。初めに、フリップチップ用の基板を用意する（ステップＳ１０１）。基板は、例えば、ガラスエポキシ樹脂からなるラミネート基板、あるいはポリイミド樹脂からなるテープ基板等を用いることができる。
次に、基板上に、銅パターンを形成する（ステップＳ１０２）。銅パターンは、フリップチップ実装される半導体チップ表面の電極のピッチに応じたピッチで形成され、また電極のサイズに応じた線幅で形成される。銅パターンは、無電界めっきまたはエッチングにより形成される。
図２（ａ）は、銅パターンの一例（２つの銅パターンのみを例示）を示している。同図に示すように、銅パターン１１０は、基板１００上に形成され、その形状はストレート状である。ピッチＰ２は、例えば４０ミクロンであり、線幅Ｗは２０ミクロンである。
次に、基板をめっき前処理する（ステップＳ１０３）。好ましくは、基板を軽くエッチングして表面を清浄化し、次いで、薬剤に浸漬して化学反応により銅パターンの表面に粘着性皮膜を形成する。
次に、基板上にソルダーマスクを形成する（ステップＳ１０４）。ソルダーマスクは、基板上に液状レジストを塗布しまたはフィルムを貼り付け、フォトリソ工程を用いて開口を形成する。例えばアクリレート樹脂を用いることができる。図２（ｂ）に示すように、基板１００上に形成されたソルダーマスク１２０は、開口１２２を含み、開口１２２により銅パターン１１０の一部が露出されている。
次に、銅パターンをプレス加工する(ステップＳ１０５)。プレスは、銅パターンの一部を厚さ方向から押圧するものであり、この押圧により、銅パターンに表面積が拡張した領域または幅広領域を形成する。例えば、図２（ｃ）に示すように、平坦な表面を持もつ直線状のプレス部材１３０を銅パターン１１０に一定の力で均一に押し付ける。これにより、図２（ｄ）に示すように、銅パターン１１０の略中央部に表面積の拡大された領域または幅広領域１１２を形成する。拡張する大きさは、押圧する力またはプレス部材１３０の押圧部の形状により適宜選択することができる。例えば、銅パターン１１０の幅が２０ミクロンであるとき、幅広領域１１２の幅は、約３０ミクロン程度であれば十分である。
次に、ソルダーマスク１２０の開口１２２を介して半田粉末を付着する（ステップＳ１０６）。半田粉末は、好ましくは鉛フリーの材質からなり、銀を含む錫合金である。図３（ａ）に示すように、ソルダーマスク１２０の開口１２２によって露出された銅パターン１１０上に半田粉末１４０が付着される。半田粉末１４０は、粘着性皮膜が形成されている銅パターン１１０上にのみ付着される。
次に、半田粉末を溶融する（ステップＳ１０７）。好ましくは、半田粉末上にフラックスを塗布して溶融させてもよい。半田粉末１４０は、例えば約２６０度に加熱され、溶融される。この溶融により銅パターン１１０の表面に半田めっき１４２が形成される。この工程により、銅パターンの幅広領域１１２に半田隆起またはバンプ１４４が形成される。
図３（ｂ）に示すように、銅パターン１１０の幅広領域１１２には、他の領域よりも多くの半田粉末が付着されているため、半田粉末が溶融すると、幅広領域を中心に半田の表面張力によって隆起１４４が形成される。幅広領域１１２は、銅パターン１１０の配列方向に直線状に整列され、そこに半田の隆起１４４が整列される。また、各銅パターンに形成される半田の隆起１４４の高さは、ほぼ均一であり、約１３．５±３ミクロンである。
このように第１の実施例によれば、銅パターンを形成した後に、銅パターンをプレスして幅広領域１１２を形成するようにしたので、当初から幅広領域をもつ銅パターンを形成する必要がなくなり、その結果、従来と比較して狭ピッチの銅パターンを形成することができる。さらに、銅パターンの幅広領域に半田の隆起を整列させることで、半導体チップの電極との接続を確実に行うことができる。
次に、本発明の第２の実施例による銅パターンの形成方法について説明する。第２の実施例は、第１の実施例のように銅パターンをプレス加工するのではなく、ソルダーマスクの開口パターンにより半田粉末が付着される表面積を拡張させる。
図４に示すフローにおいて、ステップＳ２０１〜Ｓ２０３、Ｓ２０５、Ｓ２０６は、第１の実施例と同様であるので、説明を省略する。
ステップＳ２０４において、基板上にソルダーマスクを形成する。ソルダーマスク２００には、図５(ａ)、（ｂ）に示すように、楕円状の開口パターン２１０が複数形成されている。各々の開口２１２は、銅パターン１１０のピッチに対応して配列されている。開口２１２の長径Ｄは、好ましくはフリップチップ実装される半導体チップの電極または電極パッドの大きさに略等しい。例えば、半導体チップの電極パッドが矩形状であり、その一辺の長さが１００ミクロンであるとき、長径Ｄは１００ミクロンに設計され、一辺の長さが５０ミクロンの場合には、長径Ｄは５０ミクロンに設計される。また、開口２１２の短径は、銅パターンの線幅よりも大きく、一つの開口２１２によって１つの銅パターンが露出されている。
開口２１２は楕円形状であるため、その中央部の面積が端部の面積よりも大きく、銅パターン１１０の露出面積は、開口２１２の端部よりも中央部において大きくなる。このため、開口パターン２１０をマスクに半田粉末を付着すると、開口２１２の中央部の半田面積が端部の半田面積よりも大きくなる。半田粉末をリフローすると、半田面積の大きい所に密集している半田の表面張力により、その位置に半田の隆起２１４が形成される。
このような原理を応用して、ソルダーマスクの開口パターンは、他の形状にすることができる。例えば図５（ｃ）に示すように、開口パターン２２０の開口２２２は、その端部を鋭角にしてもよい。すなわち、開口２２２の端部を三角形状とし、開口２２２の中央部の面積を端部よりも大きくしている。また、開口２２２は、他の開口２２２と連続して形成されている。これにより、銅パターンにおける開口２２２の中央部の半田面積が端部の半田面積よりも大きくなり、半田面積の大きな所に均一に半田の隆起を整列させることができる。
さらに、ソルダーマスクの開口パターンは、図５（ｄ）に示すように、菱形形状２３０を銅パターンの配列方向に整列させるようにしてもよい。この場合も、菱形形状の端部よりも中央部の半田面積が大きくなり、中央部に半田隆起を整列させることができる。
第２の実施例によれば、ソルダーマスクの開口パターンの開口面積を可変することで、開口面積の大きなところに多くの半田粉末を付着させ、そこに半田隆起を形成することができる。なお、第２の実施例は、第１の実施例と組み合わせて用いることも可能である。この場合、例えば図５（ｃ）に示すようなソルダーマスクを形成した後、銅パターンをプレス加工して幅広領域を形成し、その後に半田粉末を銅パターン上に付着させることができる。
次に、第１の実施例または第２の実施例により形成された基板に、半導体チップをフリップチップ実装して半導体装置を製造する方法を説明する。図６に示すように、半導体チップ３００の集積回路が形成された主面３０２には、アルミニウムまたはアルミニウム合金等から形成される複数の電極パッド３０４が形成され、電極パッド３０４には、金スタッドバンプ３０６が形成されている。金子スタッドバンプ３０６の形状は、特に制限されないが、例えば、半球状、円錐状まはた矩形状である。また、金スタッドバンプ３０６は、主面３０２から約２０〜６０μｍ以上の高さを有し、４０μｍまたはそれ以下のピッチで配置されている。なお、図面には、例示として２つのスタッドバンプのみを示している。この金スタッドバンプ３０６の高さは、電極パッド３０４のピッチに応じて適宜に設計される。また、金以外の金属、例えば、半田などでスタッドバンプ３０６を形成するようにしてもよい。
本実施例に係るフリップチップ用の基板４００は、例えばラミネート基板であり、その上面に半田めっきが施された銅パターン４１０が形成され、銅パターン４１０には、はんだ隆起（バンプ）４１２が形成されている。はんだバンプ４１２は、半導体チップ３００の電極パッド３０４または金スタッドバンプ３０６に対応する位置に配置されている。はんだ隆起４１２は、好ましくは鉛フリーの材質からなり、たとえば、銀を含む錫合金である。錫合金はさらに、銅、インジウム、ビスマス等を含むものであってもよい。銅パターン４１０は、基板４００の内部配線４１６を介して、基板裏面に形成された外部電極４１８に接続される。外部電極４１８には、ＢＧＡ用またはＣＳＰ用のはんだボール４２０を接続することができる。
半導体チップ３００の金スタッドバンプ３０６を、基板３００のはんだ隆起４１２に接続し、はんだリフローにより金スタッドバンプ３０６と半田めっきされた銅パターン４１０とが結合される。このとき、半導体チップ３００と基板４００との間には一定の間隙が形成される。そして、金スタッドバンプ３０６と銅パターン４１０の接合状態は脆いため、これを補強するためにアンダーフィル用樹脂４３０を、半導体チップ３００の主面３０２と基板４００の隙間に注入する。
本発明の好ましい実施の形態について詳述したが、本発明に係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明に係る導体パターンの形成方法は、特に、フリップチップ用基板の銅パターンに半田めっきする方法として利用される。
本発明の第１の実施例に係る基板上の銅パターン形成方法のフローを示す図である。 第１の実施例における銅パターンの形成工程を説明する図である。 第１の実施例における銅パターンの形成工程を説明する図である。 本発明の第１の実施例に係る基板上の銅パターン形成方法のフローを示す図である。 第２の実施例に用いられるソルダーマスクの開口パターンを示す図であり、図５(ａ)はその平面図、図５（ｂ）はその断面図、図５（ｃ）および図５（ｄ）は別のソルダーマスクの開口パターンを示す平面図である。 本発明の実施例により形成された基板に半導体チップをフリップチップ実装する工程を示す図である。 従来のフリップチップ実装される半導体チップと基板の接続を説明する断面図である。 従来の銅パターンの形成工程を示す図である。 従来の銅パターンの課題を説明する図である。
符号の説明
１００：基板
１１０：銅パターン
１１２：表面積が拡大した領域
１２０：ソルダーマスク
１２２：開口
１３０：プレス部材
１４０：半田粉末
１４２：半田めっき
１４４：半田隆起
２００：ソルダーマスク
２１０、２２０：開口パターン
２１４：半田隆起
２１２、２２２、２３０：開口

Claims (13)

  1. 基板の一方の面上に銅または銅合金からなる複数の導体パターンを形成する工程と、
    各導体パターンの一部を厚さ方向から押圧し、導体パターンの一部の幅を広くする工程と、
    各導体パターン上に半田粉末を付着させる工程と、
    導体パターン上に付着された半田粉末を溶融する工程と、
    を有し、
    前記幅を広くする工程は、プレス部材により複数の導体パターンを同時にプレスして当該導体パターンに幅広領域を形成する工程を含み、前記幅広領域が隣接する導体パターンに向けて広くなっている、導体パターンの形成方法。
  2. 基板の一方の面上に銅または銅合金からなる複数の導体パターンを形成する工程と、
    各導体パターンの一部を厚さ方向から押圧し、導体パターンの一部の幅を広くする工程と、
    各導体パターン上に半田粉末を付着させる工程と、
    導体パターン上に付着された半田粉末を溶融する工程と、
    を有し、
    前記幅を広くする工程は、複数の導体パターンの配列方向と直交する方向に複数の導体パターンをプレスする工程を含み、当該プレスにより複数の導体パターンの前記直交する方向に幅広領域が整列して形成される、導体パターンの形成方法。
  3. 溶融された半田粉末は、複数の導体パターンの各々の幅の広い領域において隆起する、請求項１または２に記載の形成方法。
  4. 導体パターンの形成方法はさらに、基板上にマスクを形成する工程を含み、当該マスクに形成された開口により導体パターンの一部を露出させ、露出された導体パターン上に半田粉末を付着させる、請求項１に記載の形成方法。
  5. 導体パターンのピッチは、４０ミクロン以下である、請求項１ないし４いずれか１つに記載の形成方法。
  6. 半田粉末は、錫および銀を含む、請求項１ないし５いずれか１つに記載の形成方法。
  7. 基板の他方の面には、前記複数の導体パターンと電気的に接続される複数の電極が形成される、請求項１ないし６いずれか１つに記載の形成方法。
  8. 請求項１ないし７いずれか１つに記載の形成方法により形成された導体パターンに、半導体チップの電極を接続する工程を含む、半導体装置の製造方法。
  9. 半導体チップの電極がスタッドバンプである、請求項８に記載の半導体装置の製造方法。
  10. 半導体チップの電極は、金スダッドバンプである、請求項８に記載の半導体装置の製造方法。
  11. 製造方法はさらに、半導体チップと基板の一方の面との間にアンダーフィル樹脂を挿入する工程を含む、請求項８ないし１０いずれか１つに記載の半導体装置の製造方法。
  12. 請求項８ないし１１いずれか１つに記載の半導体装置の製造方法によって製造された半導体装置。
  13. 基板の他方の面の電極にバンプ電極が形成されている、請求項１２に記載の半導体装置。
JP2007040270A 2007-02-21 2007-02-21 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置 Active JP4618260B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007040270A JP4618260B2 (ja) 2007-02-21 2007-02-21 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
US12/033,653 US7947602B2 (en) 2007-02-21 2008-02-19 Conductive pattern formation method
PCT/US2008/054524 WO2008103794A2 (en) 2007-02-21 2008-02-21 Conductive pattern formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007040270A JP4618260B2 (ja) 2007-02-21 2007-02-21 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置

Publications (2)

Publication Number Publication Date
JP2008205232A JP2008205232A (ja) 2008-09-04
JP4618260B2 true JP4618260B2 (ja) 2011-01-26

Family

ID=39707033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007040270A Active JP4618260B2 (ja) 2007-02-21 2007-02-21 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置

Country Status (3)

Country Link
US (1) US7947602B2 (ja)
JP (1) JP4618260B2 (ja)
WO (1) WO2008103794A2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853001B2 (en) 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
TWI534915B (zh) 2003-11-10 2016-05-21 恰巴克有限公司 引線上凸塊之倒裝晶片互連
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US8350384B2 (en) 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8076232B2 (en) * 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
JP2008535225A (ja) 2005-03-25 2008-08-28 スタッツ チップパック リミテッド 基板上に狭い配線部分を有するフリップチップ配線
US20060255473A1 (en) 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
US9258904B2 (en) 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
US8349721B2 (en) 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
US20090250814A1 (en) * 2008-04-03 2009-10-08 Stats Chippac, Ltd. Flip Chip Interconnection Structure Having Void-Free Fine Pitch and Method Thereof
US7897502B2 (en) * 2008-09-10 2011-03-01 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
US8659172B2 (en) * 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US8198186B2 (en) 2008-12-31 2012-06-12 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
US8039384B2 (en) 2010-03-09 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
US8409978B2 (en) 2010-06-24 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe
US8492197B2 (en) 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
JP2012074575A (ja) * 2010-09-29 2012-04-12 Hitachi Chem Co Ltd 半導体パッケージ基板
JP5778557B2 (ja) * 2011-11-28 2015-09-16 新光電気工業株式会社 半導体装置の製造方法、半導体装置、及び半導体素子
KR101399459B1 (ko) * 2012-11-28 2014-06-27 한국기계연구원 압착가공을 이용한 나노홀 제작방법
WO2015198838A1 (ja) * 2014-06-27 2015-12-30 ソニー株式会社 半導体装置およびその製造方法
CN108962914B (zh) * 2017-05-19 2021-07-30 启耀光电股份有限公司 电子装置与其制造方法
KR101938105B1 (ko) * 2018-01-25 2019-01-14 주식회사 기가레인 접합 위치 정확성이 개선된 연성회로기판
KR20230000253A (ko) * 2021-06-24 2023-01-02 삼성전자주식회사 반도체 패키지 및 반도체 패키지용 기판

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04293244A (ja) * 1991-03-22 1992-10-16 Citizen Watch Co Ltd Ｉｃ実装構造
JPH0936533A (ja) * 1995-07-18 1997-02-07 Seiko Epson Corp はんだプリコート基板の作製方法、およびその方法を用いた実装工程、ならびに実装基板
JP2000077471A (ja) * 1998-08-31 2000-03-14 Fujitsu Ltd フリップチップ実装基板及びフリップチップ実装構造
JP2002329744A (ja) * 2001-05-01 2002-11-15 Shinko Electric Ind Co Ltd 半導体素子の実装基板及び実装構造
WO2003098983A1 (fr) * 2002-05-17 2003-11-27 Nec Corporation Panneau de cablage imprime
JP2005136042A (ja) * 2003-10-29 2005-05-26 Kyocera Corp 配線基板及び電気装置並びにその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262594A (en) 1990-10-12 1993-11-16 Compaq Computer Corporation Multilayer rigid-flex printed circuit boards for use in infrared reflow oven and method for assembling same
US5244538A (en) 1991-07-26 1993-09-14 Microelectronics And Computer Technology Corporation Method of patterning metal on a substrate using direct-write deposition of a mask
US6191484B1 (en) 1995-07-28 2001-02-20 Stmicroelectronics, Inc. Method of forming planarized multilevel metallization in an integrated circuit
JPH11312749A (ja) 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JPH11345837A (ja) 1998-05-06 1999-12-14 Texas Instr Inc <Ti> アンダフィリングのフリップチップ電子デバイスの歪み低減方法及びその装置
US6239023B1 (en) 1999-05-27 2001-05-29 Taiwan Semiconductor Manufacturing Company Method to reduce the damages of copper lines
US6199743B1 (en) 1999-08-19 2001-03-13 Micron Technology, Inc. Apparatuses for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies
JP3491827B2 (ja) 2000-07-25 2004-01-26 関西日本電気株式会社 半導体装置及びその製造方法
JP2008535225A (ja) * 2005-03-25 2008-08-28 スタッツ チップパック リミテッド 基板上に狭い配線部分を有するフリップチップ配線
JP4401386B2 (ja) * 2005-05-24 2010-01-20 パナソニック株式会社 ハンダバンプ形成方法および半導体素子の実装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04293244A (ja) * 1991-03-22 1992-10-16 Citizen Watch Co Ltd Ｉｃ実装構造
JPH0936533A (ja) * 1995-07-18 1997-02-07 Seiko Epson Corp はんだプリコート基板の作製方法、およびその方法を用いた実装工程、ならびに実装基板
JP2000077471A (ja) * 1998-08-31 2000-03-14 Fujitsu Ltd フリップチップ実装基板及びフリップチップ実装構造
JP2002329744A (ja) * 2001-05-01 2002-11-15 Shinko Electric Ind Co Ltd 半導体素子の実装基板及び実装構造
WO2003098983A1 (fr) * 2002-05-17 2003-11-27 Nec Corporation Panneau de cablage imprime
JP2005136042A (ja) * 2003-10-29 2005-05-26 Kyocera Corp 配線基板及び電気装置並びにその製造方法

Also Published As

Publication number Publication date
WO2008103794A2 (en) 2008-08-28
JP2008205232A (ja) 2008-09-04
US20080199988A1 (en) 2008-08-21
WO2008103794A3 (en) 2008-11-06
US7947602B2 (en) 2011-05-24

Similar Documents

Publication Publication Date Title
JP4618260B2 (ja) 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
JP5629580B2 (ja) 二重ポスト付きフリップチップ相互接続
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
US7091619B2 (en) Semiconductor device, semiconductor package, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device
US7880276B2 (en) Wiring board and semiconductor device
US8222749B2 (en) Wiring substrate and semiconductor device
JP5018155B2 (ja) 配線基板、電子部品の実装構造、及び半導体装置
TW200525666A (en) Bump-on-lead flip chip interconnection
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
EP3301712A1 (en) Semiconductor package assembley
JP4051570B2 (ja) 半導体装置の製造方法
JP6495130B2 (ja) 半導体装置及びその製造方法
JP3838530B2 (ja) 半導体装置の製造方法
JP2007103953A (ja) 導電性粒子を含むバンプを備える半導体チップ及びこれを製造する方法
JPH10233401A (ja) 半導体装置
JP2006147620A (ja) フリップチップ実装半導体装置の製造方法及びフリップチップ実装半導体装置
JP2011082363A (ja) 電子部品および電子機器
JP2004207296A (ja) 半導体装置及びその製造方法
KR100705757B1 (ko) 극미세피치를 가지는 플립칩 및 이의 제조방법
US7390733B2 (en) Method of manufacturing a semiconductor device including a protruding electrode bonded to a lead electrode
JP2006108182A (ja) 半導体装置およびその実装体およびその製造方法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005079379A (ja) 端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体モジュールの製造方法
JP5501387B2 (ja) 配線基板及びその製造方法と半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090202

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4618260

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250