Nothing Special   »   [go: up one dir, main page]

JP3491827B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3491827B2
JP3491827B2 JP2000223207A JP2000223207A JP3491827B2 JP 3491827 B2 JP3491827 B2 JP 3491827B2 JP 2000223207 A JP2000223207 A JP 2000223207A JP 2000223207 A JP2000223207 A JP 2000223207A JP 3491827 B2 JP3491827 B2 JP 3491827B2
Authority
JP
Japan
Prior art keywords
semiconductor
resin
wiring board
semiconductor pellet
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000223207A
Other languages
English (en)
Other versions
JP2002043367A (ja
Inventor
五郎 池上
Original Assignee
関西日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 関西日本電気株式会社 filed Critical 関西日本電気株式会社
Priority to JP2000223207A priority Critical patent/JP3491827B2/ja
Priority to US09/904,167 priority patent/US6653171B2/en
Priority to TW090117978A priority patent/TW495891B/zh
Priority to KR10-2001-0044476A priority patent/KR100442557B1/ko
Priority to CNB011234679A priority patent/CN1174483C/zh
Publication of JP2002043367A publication Critical patent/JP2002043367A/ja
Application granted granted Critical
Publication of JP3491827B2 publication Critical patent/JP3491827B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/20—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device gaseous at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体ペレットと配
線基板とを液状樹脂を介して接着した構造の半導体装置
及びその製造方法に関し、特に半導体ペレットと配線基
板の機械的、熱的接続を良好にするものである。
【０００２】
【従来の技術】チップサイズパッケージの半導体装置と
して突起電極を形成した半導体ペレットと、半導体ペレ
ットよりやや大きいサイズで突起電極と対向する位置に
パッド電極を形成した配線基板とを対向させ各電極を重
合させて加圧し電気的に接続し一体化したものがある。
【０００３】この種半導体装置は半導体ペレットと配線
基板の機械的接続を確実にし、半導体ペレット表面の配
線パターンを外部の腐食性ガスから保護するため半導体
ペレットと配線基板との間に液状の樹脂を充填して加熱
硬化させ接着している。
【０００４】このような半導体装置の一例を図５から説
明する。図において、１は半導体ペレットで、内部に多
数の半導体素子（図示せず）を形成し各半導体素子を内
部接続して電子回路を構成した半導体基板２の一主面に
多数の突起電極３を形成している。４は配線基板で、ガ
ラスエポキシ樹脂などの耐熱性と電気的絶縁性とを有す
る絶縁基板５の一主面に導電パターン（図示せず）を形
成し、導電パターン上の前記突起電極３と対向する位置
にパッド電極６を形成している。上記半導体ペレット１
と配線基板４はそれぞれの電極形成面を対向させて、各
電極３、６を重合させ、加圧して電気的に接続される。
７は半導体ペレット１と配線基板４の各対向面間に注入
された液状樹脂で、この樹脂７は加熱されて硬化し半導
体ペレット１と配線基板４を接着一体化して各電極３、
６の電気的接続状態を保っている。
【０００５】この種半導体装置の半導体ペレット１と配
線基板４のそれぞれの熱膨張係数は大きく異なる。
【０００６】そのため動作時に半導体ペレット１が発熱
すると、この熱は樹脂７を通って配線基板４に熱伝導し
放熱されるが、温度上昇により配線基板４が反ると電極
重合部に応力がかかり、この力が過度になると各電極
３、６接続部にクラックを生じて電極間の電気的接続を
損なったり、電極数が多数ある場合には各電極接続部は
応力に耐えられても、突起電極３と半導体基板２の接続
部でクラックしたり、半導体基板２自体がクラックして
内部の電子回路を損傷し半導体装置を損傷する虞があ
る。
【０００７】そのため熱膨張係数が半導体ペレット１と
配線基板４のそれぞれの中間の熱膨張係数を有するシリ
カやアルミナなどの微粒子をフィラーとして多量に分散
させた樹脂７を用い、半導体ペレット１と配線基板４の
間の熱膨張係数の差を緩和し、半導体ペレット１と配線
基板４の対向面を全面接着することにより電極重合部に
熱応力が集中しないようにしている。
【０００８】またアルミナやシリカは熱伝導率が良好で
あるため半導体ペレット１の放熱性を改善することがで
きる。
【０００９】この種半導体装置は例えば特開平６−２９
３３４号公報（先行技術１）、特開平１０−３３５３７
３号公報（先行技術２）、特開平１１−４０６１２号公
報（先行技術３）などに開示されている。
【００１０】上記先行技術１は図５における半導体ペレ
ット１と配線基板４を対向させて、各電極３、６を加圧
し電気的に接続した後に、半導体ペレット１と配線基板
４の間に液状樹脂７を注入して接着する際に、半導体ペ
レット１と配線基板４の隙間の一部に樹脂７を注入した
後、超音波振動を付与して、樹脂７を半導体ペレット１
と配線基板４の隙間全体にわたって広げることにより、
半導体ペレット１と配線基板４の間の微小間隙に注入し
た樹脂７にボイドが発生するのを防止するものである。
【００１１】また先行技術２は図５における半導体ペレ
ット１と配線基板４とを液状樹脂７を介して対向させ、
突起電極３とパッド電極６との接合面に超音波振動を付
与して固相拡散にて接合部を形成した後、液状樹脂７を
加熱硬化させるものである。
【００１２】さらには先行技術３は図５における突起電
極３とパッド電極６とを重合させて、重合部に大きな振
動と小さな荷重をかけて重合面を平滑にした後、重合部
に小さな振動と大きな荷重とをかけて、突起電極３をパ
ッド電極６にボンディングするものである。
【００１３】上記先行技術２、３はいずれも配線基板４
上に予め液状樹脂７を供給した後、液状樹脂７上から半
導体ペレット１を供給するもので、突起電極３は樹脂７
中に挿入され樹脂７で覆われたパッド電極６上に当接す
る際に超音波振動を付与することにより電極重合界面か
ら樹脂を除去することができ、電気的接続を確実にする
ことができる。
【００１４】
【発明が解決しようとする課題】ところで上記先行技術
１に開示された半導体装置は、半導体ペレット１と配線
基板４の間隙が突起電極３の突出高さで決定され、一般
的に突起電極３の突出高さは０．１ｍｍ程度であるた
め、前記間隙に樹脂７を注入することが困難で、樹脂７
の注入を良好にするため配線基板４を傾斜させるなどの
対応が必要で製造が煩雑であるという問題があった。
【００１５】また先行技術２、３は配線基板４上に供給
される液状樹脂７表面に凹凸が形成されることがあるが
この凹凸を半導体ペレット１が塞ぐと凹凸内の空気が閉
じ込められて図６に示すようにボイド８が形成され、樹
脂７中に一旦閉じ込められたボイド８は除去が困難であ
った。
【００１６】このボイドは半導体ペレット１から配線基
板４へ向かう熱の伝導を低下させるため、樹脂中にボイ
ドが形成されると半導体ペレット１が過熱し電力用の半
導体装置では動作出力が低下するだけでなく、ボイド内
部の空気が温度上昇により膨張すると半導体ペレット１
を局部的に加圧し歪ませ電気的特性を変化させるなどの
問題があった。
【００１７】また液状樹脂７を配線基板４上に供給した
直後にはその表面に凹凸が形成されやすいが、凹凸が形
成された液状樹脂７を放置すると粘性により広がってそ
の表面が平坦化し凹凸が解消される。
【００１８】そのため樹脂供給して十分時間経過した
後、半導体ペレット１を供給すればボイド発生は低減す
るが製造に時間を要しコストが上昇するという問題があ
った。
【００１９】
【課題を解決するための手段】本発明は上記課題の解決
を目的として提案されたもので、突起電極を有する半導
体ペレットとパッド電極を有する配線基板とを液状樹脂
を介して対向させ各電極を重合させて加圧し電気的に接
続するとともに樹脂を加熱硬化させて半導体ペレットと
配線基板とを接着した半導体装置において、上記半導体
ペレットと配線基板とを接着した樹脂の半導体ペレット
側に残留したボイドを樹脂にて分断し細分化するととも
にボイド分断領域の半導体ペレットと配線基板の対向部
分を樹脂にて接続したことを特徴とする半導体装置を提
供する。
【００２０】また本発明は突起電極を有する半導体ペレ
ットとパッド電極を有する配線基板とを液状樹脂を介し
て対向させ各電極を重合させて加圧し電気的に接続する
とともに樹脂を加熱硬化させて半導体ペレットと配線基
板とを接着する半導体装置の製造方法において、上記半
導体ペレットと液状樹脂の接触界面に超音波振動を付与
することを特徴とする半導体装置の製造方法をも提供す
る。
【００２１】
【発明の実施の形態】本発明による半導体装置は半導体
ペレットと配線基板とを接着する樹脂中にボイドが残留
してもこのボイドを微細化することにより、ボイド開口
面の周縁でボイドとボイドとを接続する樹脂が半導体ペ
レットと配線基板とを熱的、機械的に接続するもので、
微細化ボイドを多数形成することによりボイド分散領域
内で半導体ペレットと樹脂の接触面積を拡大することが
できる。
【００２２】また本発明による半導体装置は、半導体ペ
レットと配線基板とを接着した樹脂の半導体ペレット側
に残留したボイドを細分化することによりボイドの分布
領域を拡大させることができる。
【００２３】さらに本発明による半導体装置は、半導体
ペレットと配線基板とを接着する樹脂に熱伝導性の良好
な微粒子を分散し、ボイド分断領域にて半導体ペレット
と配線基板とを熱的に接続することができる。
【００２４】また本発明による半導体装置の製造方法
は、半導体ペレットと配線基板とを液状樹脂を介して対
向させ樹脂を外方に押し広げつつその対向間隔を狭める
段階で、液状樹脂に超音波振動を付与することにより超
音波のキャビティ効果によってペレット直下のボイドを
ペレット外に排出し、ペレット下面にボイドが残留して
も、このボイドを細分化して分散させ、樹脂によって分
断することを特徴とするが、パッド電極に重合させた突
起電極を加圧して圧潰させることにより半導体ペレット
と配線基板の間隔を近接させつつ液状樹脂に超音波振動
を付与することができる。
【００２５】また半導体基板側の径大基部に径小部を接
続した異径の突起電極の径小部を圧潰により膨出させる
ことにより、半導体ペレットと配線基板とを近接させ各
電極の重合面積を拡大することができる。
【００２６】このようにして半導体ペレットと配線基板
との間隔が所定の間隔となるまでの間に液状樹脂に超音
波振動を付与した後、半導体ペレットと配線基板との間
の加圧力を一定に保って液状樹脂を加熱硬化させると樹
脂中にボイドが残留してもボイドを微細化して半導体ペ
レットと配線基板との間の樹脂連結部を十分確保でき放
熱性が良好な半導体装置を実現できる。
【００２７】この場合、半導体ペレットと配線基板との
間の加圧力を一定に保った状態で、液状樹脂に超音波振
動を付与することにより突起電極とパッド電極とを電気
的接続を確実にできる。
【００２８】
【実施例】以下に本発明による半導体装置を図１に示
す。図において９は半導体ペレットで、内部に多数の半
導体素子を形成し各半導体素子を内部接続して電子回路
を構成した半導体基板１０の一主面に電子回路の要部と
接続された突起電極１１を多数形成したものである。１
２は配線基板で、ガラスエポキシ樹脂などの耐熱性と電
気的絶縁性を有する絶縁基板１３の一主面の前記突起電
極１１と対向する位置にパッド電極１４を形成したもの
である。１５は半導体ペレット９と配線基板１２を接着
する樹脂で、液状樹脂を熱硬化させたものである。
【００２９】１６は樹脂１５上に半導体ペレット９を供
給する際に図６に示すように樹脂１５と半導体ペレット
９の接触する面に空気が残留して形成されたボイドを超
音波振動により微細化し分散することにより形成された
微小ボイド１６ａの集合体である。
【００３０】この微小ボイド１６ａは樹脂１５によって
互いに連結されて閉じ込められており、ボイド１６を分
断し微小ボイド１６ａに細分化する樹脂１５の一端１５
ａはボイド分散領域内で半導体ペレット９に接触し、半
導体ペレット９と配線基板１２とを熱的、機械的に接続
している。
【００３１】本発明による半導体装置の製造方法を図２
〜図４から説明する。先ず図２において、１７は配線基
板１２を位置決めして支持する支持テーブルで、図示省
略するが配線基板１２を所定の温度に加熱するヒータが
埋設されている。
【００３２】また１８は支持テーブル１７上で上下動及
び水平動し、配線基板１２上のパッド電極１４で囲まれ
る領域に液状樹脂１５を供給するシリンジで、パッド電
極１４の形成領域の面積が小さい場合には、その中央部
分に供給し、前記面積が大きい場合には、シリンジをＸ
Ｙ方向に移動させつつ液状樹脂１５を吐出して供給す
る。いずれの場合でも樹脂１５を塗布後、放置するとそ
の粘性により液状樹脂１５の突出高さは平坦化される。
【００３３】次に図３において、１９は支持テーブル１
７上で上下動及び水平動し、半導体ペレット９をその突
起電極１１を下に向けて吸着し、液状樹脂１５が塗布さ
れた配線基板１２上に供給する吸着コレットを示す。こ
の吸着コレット１９はホーン２０の一端に固定されてお
り、ホーン２０はさらに図示省略するがその中間部が昇
降機構（図示せず）に揺動自在に支持され、さらに他端
には超音波振動子（図示せず）が固定されている。
【００３４】上記支持テーブル１７上に供給される配線
基板１２の移動経路及び半導体ペレット９の移動経路に
はパッド電極１４及び突起電極１１の配列状態を撮像す
るテレビカメラを含む画像認識装置が配置され、この画
像認識装置により各電極１１、１４の位置ずれ量を計算
し、この位置ずれ量から半導体ペレット９の位置を補正
して各電極１１、１４を完全に重合させるようにしてい
る。
【００３５】これにより突起電極１１とパッド電極１４
とが重合するように樹脂１５で覆われたパッド電極１４
上に半導体ペレット９が供給される。
【００３６】このようにして各電極１１、１４を重合さ
せる間に液状樹脂１５の凸部は半導体ペレット９によっ
て均されて押し広げられその周縁にはみ出す。さらに半
導体ペレット９を吸着コレット１９で加圧すると突起電
極１１は圧縮変形してパッド電極１４に弾性変形して接
触し、この変形時に電極間の液状樹脂を電極重合界面か
ら追い出して各電極の電気的接続が確実に行われる。
【００３７】本発明による半導体装置の製造方法では、
半導体ペレット９と液状樹脂１５の接触界面に超音波振
動を付与する。
【００３８】上記実施例では半導体ペレット９を吸着コ
レット１９により超音波振動させて液状樹脂１５に接触
させ振動させる。これによりシリカやアルミナなどの微
粒子を含む液状樹脂１５は液状化して粘度が急激に低下
し半導体ペレット９直下にある大きなボイドは半導体ペ
レット９の外に運ばれて除去され、半導体ペレット９と
樹脂１５の間に残留した比較的小さなボイドは、半導体
ペレット９と接触する界面に位置するボイド表面が振動
して半導体ペレット９の裏面と衝突を繰返すことにより
分断され微細化して図１に示す微小ボイド１６ａが多数
形成される。
【００３９】突起電極１１が液状樹脂１５中を進行して
その先端がパッド電極１４に接触すると樹脂１５に対す
る超音波振動が弱められ、分断され微細化したボイド１
６の状態が保たれる。
【００４０】このようにして各電極１１、１４の重合作
業が完了すると支持テーブル１７のヒータを作動させて
配線基板１２を通して液状樹脂１５を加熱し硬化させ
る。
【００４１】本発明による半導体装置の製造方法では、
液状樹脂１５に半導体ペレット９を接触させた状態で超
音波振動を付与すればよく、ボイドを微細化させた段階
で超音波振動を停止し、配線基板１２の加熱と同時に半
導体ペレット９を加熱して各電極重合部を加圧加熱して
熱圧着してもよい。
【００４２】また各電極を重合させた状態で電極の加圧
状態を保ち、継続して超音波振動を電極重合部に付与し
て電極を超音波接続することもできる。
【００４３】またさらには超音波を印加した状態で加熱
し電極を接続することもできる。
【００４４】このようにして各電極１１、１４を電気的
に接続し、液状樹脂１５を十分硬化させた後、配線基板
１２と半導体ペレット９とを電気的に接続した半導体装
置が得られる。
【００４５】本発明による半導体装置は液状樹脂１５の
表面に凹凸が形成された状態で半導体ペレット９を供給
することにより液状樹脂１５と半導体ペレット９が接触
する界面にボイドが形成されてもこのボイドを分断して
微細化し、ボイド分散領域内で半導体ペレットと配線基
板とを樹脂で接続することができる。
【００４６】このボイドの分断領域の樹脂には熱伝導性
が良好な微粒子を多量に含むため半導体ペレットと配線
基板の熱的な接続を良好にできる。
【００４７】また微細化されたボイドはその容量に対し
て内表面積が大きく、しかも半導体ペレットと接触し開
口する端面の開口径が小さいため微小ボイド内の空気が
膨張して内圧が上昇しても半導体ペレットにかかる圧力
上昇は低く抑えられる。
【００４８】さらには微小ボイドの分布領域が分断され
る前のボイドの領域より広がることにより、ボイド内の
空気の熱膨張による圧力が半導体ペレットの局所位置に
集中するのを防止でき、半導体装置の特性変化を抑える
ことができる。
【００４９】また本発明によれば液状樹脂を配線基板上
に供給後、直ちに半導体ペレットを供給することができ
るため、製造時間を短縮でき、製造コストを低減でき
る。
【００５０】特に、一枚の絶縁基板に多数の同一パター
ンで多数組みの導電パターンを形成し、各導電パターン
領域に半導体ペレットを供給した後、各導電パターン形
成領域の隣接部分から切断して個々の半導体装置を製造
する場合、各導電パターン領域に順次液状樹脂を供給す
ることにより、半導体ペレットを供給するまでの時間を
長く取れるような場合には、実質的に配線基板上に液状
樹脂を供給後、直ちに半導体ペレットを供給することが
でき、製造時間を短縮し、製造コストを低減できる。
【００５１】
【発明の効果】以上のように本発明によれば、配線基板
上に予め液状樹脂を供給しこの樹脂を介して半導体ペレ
ットを配線基板に接着する構造の半導体装置であって、
液状樹脂中にボイドが形成されても信頼性の高い半導体
装置を実現することができる。
【図面の簡単な説明】
【図１】 本発明による半導体装置の側断面図
【図２】 本発明による半導体装置の製造方法を示す側
断面図
【図３】 配線基板上に液状樹脂を供給する工程を示す
側断面図
【図４】 液状樹脂を介してパッド電極上に半導体ペレ
ットの突起電極を重合させる工程を示す要部拡大側断面
図
【図５】 チップサイズパッケージ半導体装置の一例を
示す側断面図
【図６】 半導体ペレットと液状樹脂の接触界面に形成
されたボイドの状態を示す要部拡大平面図
【符号の説明】
９ 半導体ペレット １０ 半導体基板 １１ 突起電極 １２ 配線基板 １３ 絶縁基板 １４ パッド電極 １５ 液状樹脂（樹脂） １６ ボイド １６ａ 微小ボイド

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】突起電極を有する半導体ペレットとパッド
    電極を有する配線基板とを液状樹脂を介して対向させ各
    電極を重合させて加圧し電気的に接続するとともに樹脂
    を加熱硬化させて半導体ペレットと配線基板とを接着し
    た半導体装置において、 上記半導体ペレットと配線基板とを接着した樹脂の半導
    体ペレット側に残留したボイドを樹脂にて分断し細分化
    するとともにボイド分断領域の半導体ペレットと配線基
    板の対向部分を樹脂にて接続したことを特徴とする半導
    体装置。
  2. 【請求項２】半導体ペレットと配線基板とを接着した樹
    脂の半導体ペレット側に残留したボイドを細分化するこ
    とによりボイドの分布領域を拡大したことを特徴とする
    請求項１に記載の半導体装置。
  3. 【請求項３】半導体ペレットと配線基板とを接着する樹
    脂に熱伝導性の良好な微粒子を分散し、ボイド分布領域
    に位置する半導体ペレットと配線基板とを熱的に接続し
    たことを特徴とする請求項１に記載の半導体装置。
JP2000223207A 2000-07-25 2000-07-25 半導体装置及びその製造方法 Expired - Fee Related JP3491827B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000223207A JP3491827B2 (ja) 2000-07-25 2000-07-25 半導体装置及びその製造方法
US09/904,167 US6653171B2 (en) 2000-07-25 2001-07-12 Flip-chip type semiconductor device having split voids within under-fill layer and its manufacturing method
TW090117978A TW495891B (en) 2000-07-25 2001-07-23 Flip-chip type semiconductor device having split voids within under-fill layer and its manufacturing method
KR10-2001-0044476A KR100442557B1 (ko) 2000-07-25 2001-07-24 충진층내에 분할된 보이드들을 가진 플립칩형 반도체장치 및 제조방법
CNB011234679A CN1174483C (zh) 2000-07-25 2001-07-25 倒装芯片型半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000223207A JP3491827B2 (ja) 2000-07-25 2000-07-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002043367A JP2002043367A (ja) 2002-02-08
JP3491827B2 true JP3491827B2 (ja) 2004-01-26

Family

ID=18717337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000223207A Expired - Fee Related JP3491827B2 (ja) 2000-07-25 2000-07-25 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US6653171B2 (ja)
JP (1) JP3491827B2 (ja)
KR (1) KR100442557B1 (ja)
CN (1) CN1174483C (ja)
TW (1) TW495891B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838316B2 (en) * 2002-03-06 2005-01-04 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method using ultrasonic flip chip bonding technique
TWI230102B (en) * 2002-03-27 2005-04-01 Matsushita Electric Ind Co Ltd Component mounting method, component mounting apparatus, and ultrasonic bonding head
DE10250541B9 (de) * 2002-10-29 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil mit Unterfüllstoffen aus Thermoplasten und Verfahren zu dessen Herstellung
US20040102022A1 (en) * 2002-11-22 2004-05-27 Tongbi Jiang Methods of fabricating integrated circuitry
JP4507582B2 (ja) * 2003-12-12 2010-07-21 パナソニック株式会社 バンプ付電子部品の実装方法
JP4260617B2 (ja) * 2003-12-24 2009-04-30 株式会社ルネサステクノロジ 半導体装置の製造方法
US7485502B2 (en) * 2006-01-31 2009-02-03 Stats Chippac Ltd. Integrated circuit underfill package system
JP2007305799A (ja) * 2006-05-11 2007-11-22 Fujitsu Ltd 半導体装置の製造方法
WO2008050635A1 (fr) * 2006-10-19 2008-05-02 Panasonic Corporation Structure de montage d'élément semiconducteur et procédé de montage d'élément semiconducteur
JP4618260B2 (ja) * 2007-02-21 2011-01-26 日本テキサス・インスツルメンツ株式会社 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
JP5456411B2 (ja) * 2009-08-19 2014-03-26 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8129220B2 (en) 2009-08-24 2012-03-06 Hong Kong Polytechnic University Method and system for bonding electrical devices using an electrically conductive adhesive
KR102285332B1 (ko) 2014-11-11 2021-08-04 삼성전자주식회사 반도체 패키지 및 이를 포함하는 반도체 장치
CN109545754B (zh) * 2018-11-22 2021-01-26 京东方科技集团股份有限公司 一种芯片的封装结构、封装方法、显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2671720B2 (ja) 1992-07-13 1997-10-29 松下電工株式会社 半導体装置の実装方法
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
JP3308855B2 (ja) 1997-05-27 2002-07-29 三菱電機株式会社 半導体装置の製造方法
JP3451987B2 (ja) * 1998-07-01 2003-09-29 日本電気株式会社 機能素子及び機能素子搭載用基板並びにそれらの接続方法
JP3451373B2 (ja) * 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法

Also Published As

Publication number Publication date
US6653171B2 (en) 2003-11-25
US20020048848A1 (en) 2002-04-25
KR100442557B1 (ko) 2004-07-30
CN1174483C (zh) 2004-11-03
CN1334601A (zh) 2002-02-06
JP2002043367A (ja) 2002-02-08
KR20020009486A (ko) 2002-02-01
TW495891B (en) 2002-07-21

Similar Documents

Publication Publication Date Title
JP3491827B2 (ja) 半導体装置及びその製造方法
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
CN101071777B (zh) 半导体器件的制造方法
JP2001313314A (ja) バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
JP2004311709A (ja) 半導体装置の製造方法および半導体製造装置
KR100376336B1 (ko) 반도체 장치 및 그의 제조 방법
JPH11274241A (ja) 半導体装置の製造方法
JP2002270642A (ja) 半導体装置の製造方法
JP3575384B2 (ja) 半導体装置の製造方法
JP3532450B2 (ja) Ｂｇａ型半導体パッケージの実装構造およびその実装方法
JPH10125734A (ja) 半導体ユニットおよびその製造方法
JPH11168122A (ja) 回路基板への半導体素子の装着方法、及び半導体装置
JPH08236578A (ja) 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
JP3509642B2 (ja) 半導体装置の実装方法および実装構造
US8822836B2 (en) Bonding sheet, electronic circuit device and its manufacturing method
JP4024458B2 (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP3572254B2 (ja) 回路基板
JP2001267366A (ja) 半導体実装方法およびプリント回路基板
JPH11340278A (ja) 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板
JP2001144141A (ja) 半導体チップの実装方法
JP2002237566A (ja) 半導体装置の３次元実装構造体とその製造方法
JP2002134563A (ja) 半導体製造装置及び半導体製造方法
JP2003234378A (ja) 半導体装置の製造方法及び半導体実装設備
JP2001185580A (ja) 回路基板への電子部品の実装方法
JPH0982755A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees