JP4665286B2 - 半導体基材及びその製造方法 - Google Patents

Description

【０００１】
【発明が属する技術分野】
本発明は、半導体基材及びその製造方法に関し、特に用いる材料がＧａＮ系化合物半導体の場合に好適な半導体基材及びその製造方法に関するものである。
【０００２】
【従来の技術】
ＧａＮ系化合物半導体結晶のエピタキシャル成長は、格子整合する基板の入手が困難であるため、一般にサファイア基板などの上にバッファ層を介して行われている。この場合、エピタキシャル膜と基板との格子不整合のため、成長界面から転位などの格子欠陥が導入され、エピタキシャル膜の表面には約１０¹⁰ｃｍ^-2オーダーの転位が存在する。前記エピタキシャル膜中の転位は、デバイスにおいてリーク電流、非発光センターや電極材料の拡散の原因となるため、転位密度を減らす方法が試みられている。
【０００３】
その一つとして、例えば特開平１０−３１２９７１号公報に記載されているような、選択成長を用いた方法がある。この方法は、ＳｉＯ_２などのマスク材料を用いて基板上にパターニングを施与して選択成長を行い、さらにこのマスク材料を埋め込むまで成長を続けることで、マスク材料により転位が遮断され、或いはマスク上における結晶成長過程で転位の伝搬方向が曲げられるなどの効果により、転位密度の低減がなされるものである。
【０００４】
【発明が解決しようとする課題】
しかしながら上記の方法では、マスク材料を埋め込む際に、マスク上を成長面に対して横方向に成長した結晶が、成長が進むにつれその結晶軸が傾く（Ｔｉｌｔ；チルト）という現象がおこる。マスク上ではチルトした結晶同士が合体するのでそこで新たな欠陥が発生する。結晶軸がチルトする原因は定かではないが、マスク材料が影響しているものと考えられる。また、マスクを作製する工程はエピタキシャル結晶成長装置から一旦外部に取り出してから行う必要があるため、工程の複雑化、基板の汚染、又は基板表面が損傷を受ける可能性がある等の問題を有している。
特に上記のマスクを使った選択成長プロセスを多重化する場合の、エピタキシャル成長装置から一旦外部に取り出す工程の煩雑さと汚染・表面損傷の可能性の問題は大きい。
【０００５】
近年、ハライド気相エピタキシャル法（ＨＶＰＥ）等を使って高品質のＧａＮ基板が得られる様になってきてはいる。しかし、それでも１０⁵〜１０⁷cm^-2の転位密度の基板であり、デバイスの高性能化には更に転位密度を下げることが要求され、また不可欠でもある。
【０００６】
従って本発明は、ＧａＮ系化合物半導体結晶のエピタキシャル成長において、従来の選択成長に用いられるＳｉＯ₂などのマスク材料を用いること無しに転位密度を低減させた、従って成長が進むにつれその結晶軸が傾くチルト現象が著しく改善された高品質なエピタキシャル膜を備える半導体基材、及びエピタキシャル成長装置に基板を装填してから外部に取り出すことなく低転位密度のエピタキシャル膜が得られる成長方法を提供することを目的とし、特に、比較的高品質なＧａＮ基板を、更に転位密度を低減させ、より高品質なエピタキシャル膜を得るための成長方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の半導体基材は、基板の結晶成長面が凹凸面とされ、該凹凸面における凸部の上方部から専ら結晶成長させて第１半導体層が形成され、その上にアンチサーファクタント材料が固定化された界面又は領域を介して第２半導体層が形成されていることを特徴とするものである。
【０００８】
また、本発明の半導体基材の製造方法は、基板上に半導体結晶を気相成長させるにあたり、予め基板表面に凹凸面加工を施した後に該基板に対して原料ガスを供給し、前記凹凸面における凸部の上方部から専ら結晶成長させて第１の半導体層を形成する工程と、前記第１の半導体層の表面状態をアンチサーファクタント材料により変化させ、しかる後原料ガスを供給することで前記第１の半導体層表面に成長される半導体結晶からなるドット構造を新たな結晶成長核として生成される第２の半導体層を形成する工程とを有することを特徴とする。
【０００９】
上記の場合において、アンチサーファクタント材料としてはＳｉを用いることが好ましい。また、第１の半導体層の成長を、基板の凹部を第１の半導体層が覆う前に停止し、次いでその表面状態をアンチサーファクタント材料により変化させるようにすることは、好ましい態様である。
【００１０】
【作用】
基板の結晶成長面が凹凸面とし、該凹凸面における凸部の上方部から専ら結晶成長させて第１半導体層を形成する過程は、当該凸部からの結晶成長部だけから発生した、或いは凸部に存する転位線を承継つつ成長するモードと、ラテラル方向成長をなし実質的に無転位状態の成長モードとを有し、約１桁の転位密度低減効果を生む。本発明においては、このようにして形成した第１の半導体層の表面状態をアンチサーファクタント材料により変化させ、しかる後第２の半導体層を形成する。アンチサーファクタント材料を供給によって改質された表面には、アンチサーファクタント材料が固定化されることになるのであるが、当該固定化されたアンチサーファクタント材料が転位線の延伸を阻止する作用をなす。これにより、第１の半導体層中に残留している転位線の延伸が遮断され、その上に成長される第２の半導体層はさらなる低転位密度化が図られるものである。
【００１１】
【発明の実施の態様】
以下図面に基づいて本発明の実施態様を説明する。
図１は本発明にかかる半導体基材の製造プロセスを示す図である。図において、先ず（ａ）に示す通り、基板１の結晶成長面に凸部１１と凹部１２とを設ける。その後、この基板に例えばＧａＮ系化合物半導体などの半導体結晶成長用の原料ガスを供給し、凸部１１の上方部から専ら結晶成長させることで第１の半導体層２を形成する（図１（ｂ））。この際、ラテラル方向成長が生じることで凹部１２が空洞部１３となって残留する。そして第１の半導体層２の表面に、表面状態を変化させる物質（アンチサーファクタント材料）を作用させ、アンチサーファクタント材料３を固定化させる（図１（ｃ））。しかる後、原料ガスを供給し、半導体結晶からなるドット構造を新たな結晶成長核として生成される第２の半導体層４を形成して（図１（ｄ））、本発明の半導体基材が完成する。
【００１２】
上記した半導体基材について詳述する。
基板1の結晶成長面に形成される凸部１１は、その上方部から専ら結晶成長が行われるような形状とされる。「上方部から専ら結晶成長が行われる」とは、凸部１１の頂点ないし頂面及びその近傍での結晶成長が優勢に行い得る状態をいい、成長初期には凹部１２での成長が生じてもよいが最終的には凸部１１の結晶成長が優勢となることを指す。つまり上方部を新たな結晶成長核としたラテラル成長により低転位領域が形成されれば、従来のマスクを要する選択成長と同様の効果がある。これが基板への凹凸部施与によりマスクレスで成長可能となる。
【００１３】
この実施例では凸部１１をストライプ状に形成した場合を示しており、凹凸の形状にもよるが、この場合第１の半導体層２の原料ガスが凹部１２及びその近傍に十分至らず、凸部１１の上方部からしか結晶成長が起こらない。従って、結晶成長初期は凸部１１の上方部にその断面形状がキノコ状の結晶単位が生成される。このような状況下、結晶成長が続けられると凸部１１の上方部を起点とし横方向に成長した膜がつながって、やがて図１(ｂ)のように凹部に空洞部１３を残したまま、基板１の凹凸面を第１の半導体層１２が覆うことになる。この場合、横方向に成長した部分、つまり凹部１２上部には低転位領域が形成され、作製した膜の高品質化が図れているのである。
【００１４】
ついで第１の半導体層２の表面にアンチサーファクタント材料を固定化させるのであるが、その方法としては表面とアンチサーファクタント材料を接触させる手法が挙げられる。接触の方法は限定されないが、例えば有機金属気相成長法（ＭＯＣＶＤ法）を用いる場合であれば、ＭＯＣＶＤ装置内に前記第１の半導体層２を成長させた基板を据え付け、装置内にアンチサーファクタント材料を供給すればよい。その供給方法としては、例えばテトラエチルシラン（ＴＥＳｉ）、シラン（ＳｉＨ₄）等のＳｉを含む化合物をガス状として供給する方法が挙げられる。
【００１５】
アンチサーファクタント材料を表面に作用させることにより、表面エネルギーが高い、微小な領域が表面に多数存在するようになる。すなわち、アンチサーファクタント材料３が基板表面に固定化されることになる(図１(ｃ))。
【００１６】
その後連続して第２の半導体層４の材料としての、例えばＧａＮ系化合物半導体材料を供給すると、表面エネルギーの高い領域からはＧａＮ系化合物半導体は成長しにくく、ドット構造が形成される。この現象は、アンチサーファクタント材料が基板上に吸着又は化学結合により固定化されて結晶表面を覆い、ＧａＮ系結晶の二次元成長を阻害するとも解釈される。即ち、あたかも選択成長に用いるＳｉＯ₂マスクの如く作用するものであって、このような作用は、Ｇｅ、Ｍｇ、Ｚｎ等のアンチサーファクタント材料でも得られる。しかしながら、結晶の汚染の問題を回避するという点において、Ｓｉを用いることが望ましい。
【００１７】
本発明におけるドット構造とは、アンチサーファクタント材料が作用していない領域、或いはＧａＮの成長を阻害しない領域から発生する微小構造体を指し、その形状は多面構造、ドーム状、棒状など、様々な形態を呈し、かかる形態は結晶成長条件、下地の結晶性、アンチサーファクタント材料の分布密度などにより異なることになる。
【００１８】
アンチサーファクタント材料が作用する領域の密度は、アンチサーファクタント材料の供給量、供給時間または基板の温度などにより制御できる。
【００１９】
ドット構造が形成されたあと、さらに連続してＧａＮ系化合物半導体の成長を行うと、ドット構造を新たな結晶成長核としてエピタキシャル成長が起こり、第２の半導体層４が形成される（図１(ｄ)）。ドット構造は微小開口領域からのエピタキシャル成長によって形成されるため、転位線がこの開口を通して延伸する確率は極めて低くなり、また下地から伸びた転位線はアンチサーファクタント材料のマスクとしての作用で遮断されるため、エピタキシャル膜表面での転位密度は低減されることになる。
【００２０】
本発明によれば、基板１への凹凸面形成によるラテラル方向成長にて第１の半導体層２を成長し、その表面上へのアンチサーファクタント材料３の固定化（原子レベルのマスクといえる）によるラテラル方向成長にて第２の半導体層４を成長するので、転位線の遮断を２段階で行うことができるので、成長結晶層の一層の低転位密度化が図られる。このような多段階の転位線遮断は、基板１へ施与した凹凸面を第１の半導体層２の表面に施与することでも達成できるが、この場合は一旦基板を成長炉から取り出して凹凸加工をせねばならず、作業性の観点からは不都合が有るが、本発明の方法では連続的にこれらの工程を行えるので好ましい。
【００２１】
なお、第１の半導体層２の成長において、該層が凹部１２を覆う前に、即ち上述したキノコ状の結晶単位の段階で第１の半導体層２の成長を停止し、アンチサーファクタント材料３を前記キノコ状の結晶単位の表面に固定化するようにしてもよい。転位線は成長条件によってはラテラル方向に延伸する場合があり、そしてこのような転位線の複数が互いに合流して大きな転位欠陥を生起する場合があるが、キノコ状の結晶単位の段階でアンチサーファクタント材料３を固定化して転位線の延伸を遮断すれば、このような転位欠陥の生成を低減できる意味において有用である。
【００２２】
上記した基板１とは、各種の半導体結晶層を成長させるためのベースとなる基板であって、格子整合のためのバッファ層等も未だ形成されていない状態のものを言う。このような基板としては、サファイア（Ｃ面、Ａ面、Ｒ面）、ＳｉＣ（６Ｈ、４Ｈ、３Ｃ）、ＧａＮ、Ｓｉ、スピネル、ＺｎＯ，ＧａＡｓ，ＮＧＯなどを用いることができるが、発明の目的に対応するならばこのほかの材料を用いてもよい。なお、基板の面方位は特に限定されなく、ジャスト基板でも良いしオフ角を付与した基板であっても良い。更に、サファイア基板などに数μｍのＧａＮ系半導体をエピタキシャル成長してある基板を用いても良い。
【００２３】
基板1上に成長される半導体結晶としては種々の半導体材料を用いることができ、Ａｌ_xＧａ_1-x-yＩｎ_yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ+ｙ≦１）ではｘ、ｙの組成比を変化させたＧａＮ、Ａｌ_0.5Ｇａ_0.5Ｎ、Ｉｎ_0.5Ｇａ_0.5Ｎなどが例示できる。
【００２４】
中でも、ＡｌＧａＮ等のＡｌを含有する半導体材料の場合、従来のマスク方式ではＳｉＯ₂マスク層上に成長するという問題があったが、本発明によるとマスクレス化によりかかる問題が解消されるため、従来できなかったＡｌＧａＮのラテラル成長が可能となり低転位で高品質な膜の成長が基板直上から可能となる。このため紫外線発光素子等で問題となるＧａＮ層による光吸収がなくなり応用上特に好適である。
【００２５】
【実施例】
以下具体的な実施例につき説明する。
［実施例１］
ｃ面サファイア基板上にフォトレジストのパターニング（幅：2μｍ、周期：４μｍ、ストライプ方位：ストライプ延伸方向がサファイア基板の＜１１−２０＞方向）を行い、ＲＩＥ（Reactive Ion Etching）装置で５μｍの深さまで断面方形型にエッチングした。この時のアスペクト比は２．５であった。フォトレジストを除去後、ＭＯＶＰＥ装置に基板を装着した。その後、水素雰囲気下で１１００℃まで昇温し、サーマルエッチングを行った。その後温度を５００℃まで下げ、３族原料としてトリメチルガリウム（以下ＴＭＧ）を、Ｎ原料としてアンモニアを流し、ＧａＮ低温バッファー層を成長した。つづいて温度を１０００℃に昇温し原料としてＴＭＧ・アンモニアを、ドーパントとしてシランを流し、第1の半導体層としてのｎ型ＧａＮ層を成長した。その時の成長時間は、通常の凹凸の施していない場合のＧａＮ成長における４μｍに相当する時間とした。これにより、図１(ｂ)に示すように凹部に空洞部１３を残したまま凹凸部を覆い、平坦になったＧａＮ膜からなる第1の半導体層２が得られた。
【００２６】
次にＴＭＧ、アンモニアの供給を止め、成長温度をそのままとして、続いてＨ２をキャリアガスとして、アンチサーファクタント材料としてのＳｉを含む化合物であるテトラエチルシランを供給し、第１の半導体層２の表面に１０秒間接触させた。
【００２７】
テトラエチルシランの供給を止め、再び第２の半導体層４形成のための原料としてのＴＭＧ、アンモニアを供給し、ＧａＮからなるドット構造を形成した。その後連続して原料を供給し、ドット同士が合体し、表面が平坦に埋め込まれるまで成長を続けた。これにより、厚さ２μｍのＧａＮからなる第２の半導体層４を形成した。
【００２８】
このようにして成長した第２の半導体層４表面の転位密度を測定したところ、１０⁵ｃｍ^-2であった。また断面ＴＥＭ観察から、空洞上部での新たな欠陥の発生は観察されなかった。
【００２９】
［実施例２］
上記実施例１で得られた半導体基材における第２の半導体層４の表面に、上記と同様にしてアンチサーファクタント材料の供給源としてのテトラエチルシランを供給し、その後結晶成長させる工程を繰り返し、アンチサーファクタント材料が固定化された界面を５つ多重化したＧａＮ半導体結晶を作製した。
５つ目の界面上に成長したＧａＮ半導体結晶層の転位密度を測定したところ、１０²ｃｍ^-2まで低下した。
【００３０】
【発明の効果】
以上説明した通りの本発明の半導体基材及びその製造方法によれば、マスク材料を用いること無しに転位密度の低減させることができる。これにより高品質なＧａＮ系化合物半導体結晶の作製が可能となる。 この上にＬＥＤやＬＤなどの半導体発光素子や受光素子、電子デバイスを作製すれば、その特性は飛躍的に向上することが期待される。
【図面の簡単な説明】
【図１】本発明の半導体基材の製造工程を示す概略図である。
【符号の説明】
１ 基板
１１ 凸部
１２ 凹部
１３ 空洞部
２ 第１の半導体層
３ アンチサーファクタント材料
４ 第２の半導体層

Claims (6)

1. 基板の結晶成長面が凹凸面とされ、該凹凸面における凸部の上方部を結晶成長核としたラテラル成長により形成された低転位領域を含む第１半導体層が該凹凸面上に形成され、その上にＳｉを含む化合物をガス状として供給する方法で接触させることによりアンチサーファクタント材料が固定化された界面又は領域を介して第２半導体層が形成されていることを特徴とする半導体基材。
2. 基板上に半導体結晶を気相成長させるにあたり、予め基板表面に凹凸面加工を施した後に該基板に対して原料ガスを供給し、前記凹凸面における凸部の上方部を結晶成長核としたラテラル成長により形成された低転位領域を含む第１の半導体層を形成する工程と、前記第１の半導体層の表面状態をＳｉを含む化合物をガス状として供給する方法で接触させることで形成されるアンチサーファクタント材料により変化させ、しかる後原料ガスを供給することで第２の半導体層を形成する工程とを有することを特徴とする半導体基材の製造方法。
3. 基板上に半導体結晶を気相成長させるにあたり、
   （イ）予め基板表面に凹凸面加工を施した後に該基板に対して原料ガスを供給し、前記凹凸面における凸部の上方部を結晶成長核としたラテラル成長により形成された低転位領域を含む第１の半導体層を形成する工程と、
   （ロ）前記第１の半導体層の表面にアンチサーファクタント材料を接触させて、該表面にアンチサーファクタント材料が作用した領域と作用していない領域とを形成する工程と、（ハ）しかる後原料ガスを供給することで前記第１の半導体層表面に第２の半導体層を形成する工程と
   を有し、
   前記第１の半導体層を前記（イ）の工程に用いたエピタキシャル成長装置から一旦外部に取り出すことなく前記（ロ）の工程を行うことを特徴とする半導体基材の製造方法。
4. 前記エピタキシャル成長装置がＭＯＣＶＤ装置である請求項３記載の半導体基材の製造方法。
5. 前記アンチサーファクタント材料がＳｉであることを特徴とする請求項３又は４記載の半導体基材の製造方法。
6. 前記（ロ）の工程において、エピタキシャル成長装置内にテトラエチルシラン又はシランをガス状として供給することによって、第１の半導体層の表面に前記アンチサーファクタント材料が作用した領域と作用していない領域とを形成することを特徴とする請求項３又は４記載の半導体基材の製造方法。

Images