Nothing Special   »   [go: up one dir, main page]

JP4767987B2 - 半導体積層構造及びiii族窒化物層群の転位低減方法 - Google Patents

半導体積層構造及びiii族窒化物層群の転位低減方法 Download PDF

Info

Publication number
JP4767987B2
JP4767987B2 JP2008076454A JP2008076454A JP4767987B2 JP 4767987 B2 JP4767987 B2 JP 4767987B2 JP 2008076454 A JP2008076454 A JP 2008076454A JP 2008076454 A JP2008076454 A JP 2008076454A JP 4767987 B2 JP4767987 B2 JP 4767987B2
Authority
JP
Japan
Prior art keywords
layer
group iii
iii nitride
group
intervening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2008076454A
Other languages
English (en)
Other versions
JP2008219025A (ja
Inventor
智彦 柴田
光浩 田中
茂明 角谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2008076454A priority Critical patent/JP4767987B2/ja
Publication of JP2008219025A publication Critical patent/JP2008219025A/ja
Application granted granted Critical
Publication of JP4767987B2 publication Critical patent/JP4767987B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体積層構造及びIII族窒化物層群の転位低減方法に関し、詳しくは、フォトニックデバイス及び電子デバイスなどの半導体素子、並びにフィールドエミッタなどの素子に対して好適に用いることのできる半導体積層構造、並びに前記素子を作製する際のIII族窒化物層群の転位低減方法に関する。
III族窒化物膜は、フォトニックデバイス及び電子デバイスなどの半導体素子を構成する半導体膜として用いられており、近年においては、携帯電話などに用いられる高速ICチップなどを構成する半導体膜としても注目を浴びている。また、特にAlを含むIII族窒化物膜は、短波長受発光デバイスとして、さらにはフィールドエミッタへの応用材料として注目されている。
上記のようなIII族窒化物膜は、通常MOCVD法によって形成される。具体的には、前記III族窒化物膜を形成すべき基板を、所定の反応管内に設けられたサセプタ上に設置させるとともに、このサセプタ内あるいはサセプタ外に設置された加熱機構に埋め込まれたヒータによって1000℃以上にまで加熱する。そして、前記反応管内に所定の原料ガスをキャリアガスとともに導入し、前記基板上に供給する。
すると、前記基板上で熱化学反応が生じて、前記各原料ガスは構成元素に分解されるとともに、これら構成元素同士が互いに反応し、目的とするIII族窒化物膜が前記基板上に堆積されて製造されるものである。そして、これらのIII族窒化物膜は、半導体素子を構成した場合において設計値どおりの特性を得るべく、転位密度の低いことが要求される。
しかしながら、III族窒化物材料の融点は相対的に高いために、前記III族窒化物材料からバルク単結晶基板を作製することは困難であった。したがって、III族窒化物膜は、例えば、サファイア単結晶基板のような異なる材料系のバルク単結晶基板上にヘテロエピタキシャル成長させることにより、作製せざるを得ない。この場合、前記バルク単結晶基板と前記III族窒化物膜との格子定数差に起因して、これら界面に比較的多量のミスフィット転位が生成され、このミスフィット転位に起因して前記III族窒化物膜中に多量の転位が導入されてしまい、その結晶品質が著しく劣化してしまっていた。
かかる観点より、前記基板と前記III族窒化物膜との間に低温で成膜したバッファ層を挿入したり、ストライプ状のSiOマスクなどを用いたELO技術などが開発されている。
しかしながら、前述したバッファ層を用いた場合などにおいては、バッファ層自体の低結晶性に基づいた転位が前記III族窒化物膜中に生成されてしまい、前記III族窒化物膜中の転位密度を十分に低減させることができないでいた。また、従来のELO技術は材料選択性が大きく、特にAlを多量に含むIII族窒化物膜を形成する場合においては、多結晶状のIII族窒化物が前記マスク上に堆積してしまい、エピタキシャル成長させることは困難であった。
本発明は、低転位で結晶品質に優れたIII族窒化物層群を提供するとともに、形成すべきIII族窒化物層群の転位低減方法を提供することを目的とする。
上記目的を構成すべく、本発明は、
所定の基材と、
前記基材の主面上にバッファ層、下地層、n型導電層、n型クラッド層、発光層、p型クラッド層及びp型導電層を積層して形成されたIII族窒化物層群と、
前記III族窒化物層群中に自発的に形成された、島状又は網目状の介在層と、
を具え、
前記介在層がBN、TiNx、ダイヤモンドのいずれかの材料から構成され、前記介在層の厚さが0.5nm〜100nm、
であることを特徴とする、半導体積層構造に関する。
また、本発明は、
所定の基材を準備する工程と、
前記基材の主面上においてバッファ層、下地層、n型導電層、n型クラッド層、発光層、p型クラッド層及びp型導電層を積層してなるIII族窒化物層群を形成する工程と、
前記III族窒化物層群中において、BN、TiNx、ダイヤモンドのいずれかの材料から構成され、厚さが0.5nm〜100nmの島状又は網目状の介在層を自発的に形成する工程と、
を具えることを特徴とする、III族窒化物層群の転位低減方法に関する。
本発明者らは、上記目的を達成すべく鋭意検討を実施した結果、所定の材料から構成された介在層を、目的とするIII族窒化物層群中に介在させることにより、前記III族窒化物層群の、前記介在層に対して上方に位置する部分における転位密度が、前記介在層に対して下方に位置する部分に比較して著しく低減されていることを見出した。
すなわち、前記III族窒化物層群中に前記介在層を形成することにより、ELO技術の場合と同様に、下方より伝播してきた転位は、前記介在層直上では介在層により転位の伝播が妨げられ、前記III族窒化物層群の、少なくとも前記介在層の上方に位置する部分において転位密度が著しく低減される。また、開口部においては、前記介在層の開口部内を縦方向に伝播した後、一部の転位は前記介在層の上面に沿って横方向に屈曲するようになる。したがって、前記III族窒化物層群の、前記介在層の前記開口部の上方に位置する部分においても転位密度が低減されるようになる。
さらに、前記介在層を、III族窒化物との材料選択性が良好な材料から構成することにより、前記III族窒化物層群は前記介在層上においても良好なエピタキシャル成長を呈し、多結晶部分を含むことのない良好な結晶品質を呈するようになる。結果として、本発明によれば、低転位密度で結晶品質に優れたIII族窒化物層群を具える半導体積層構造を得ることができるようになる。
上記介在層としては、金属、合金、金属間化合物、AlpGaqInrN(0≦p,q,r≦1,p+q+r=1)を除く窒化物、あるいは酸化物などを用いるのが好適である。
前記金属としては、Ti、Ni、W、Mo、Au、Pd、Pt及びCuを例示することができる。また、前記合金としては、TiAl、TiGa及びTiAuなどのTiを含む合金、NiAl、NiGa及びNiAuなどのNiを含む合金、AuAl、AuGa、PtAl、PtGa及びPtNiなどの貴金属を含む合金を例示することができる。また、前記金属間化合物としては、TiAl、TiGa、GaPt及びTiNiを例示することができる。また、前記窒化物としては、TiNx、BN、NiNx及びSiNを例示することができる。さらに、前記酸化物としてはAlOx、TiOx、NiOx及びMgOxを例示することができる。
なお、「III族窒化物層群」とは単独のIII族窒化物層又は複数のIII族窒化物層が複数積層されてなる多層膜構造などを総称したものであり、作製すべき半導体素子の種類などに応じて適当な構成を採る。
前記介在層は、前記III族窒化物層群のバンドギャップよりも大きなバンドギャップを有する材料から構成することが好ましい。これによって、半導体積層構造の受発光波長領域で透明とすることができ、高効率な半導体デバイスを作製することができる。前記III族窒化物層群が複数のIII族窒化物層から構成される場合は、これら複数のIII族窒化物層群の少なくとも一つが有する最小のバンドギャップよりも大きなバンドギャップを有する材料から、前記介在層を構成する。
上記島状あるいは網目状の介在層は、CVD装置内外で所定の成膜手法及び熱処理を組み合わせることにより自発的に形成されるため、他のパターンを形成するフォトリソグラフィ工程などを省略することができる。したがって、目的とする低転位なIII族窒化物層群を簡易に形成できる。
なお、介在層が自発的に島状あるいは網目状となる理由は明らかにはなっていないが、いくつかの理由が考えられる。第1の理由としては、異種材料接合の場合、結合エネルギーが小さいために三次元成長が促進され、エネルギー的に安定な島状あるいは網目状の構造を呈するためと推定される。第2の理由としては、薄膜形成後の熱処理により、例えば基材表面の窒化及び/又は酸化が促進され、その結果体積変化によるボイドが形成され、このボイドを中心として三次元成長が促進されることによって、島状あるいは網目状の構造を呈するようになると推定される。
さらに、前記III族窒化物層群は前記基材の主面上に形成された、好ましくはAlを含む下地層を介して形成することが好ましい。また、前記基材の前記主面において表面窒化層を形成することが好ましい。これによって、前記III族窒化物層群の転位密度の低減効果が促進され、前記III族窒化層群がAlを含む場合においても、クラックの発生を抑制し、結晶品質を向上させることができる。
以上説明したように、本発明によれば、低転位で結晶品質に優れたIII族窒化物層群を提供するとともに、形成すべきIII族窒化物層群の転位低減方法を提供することができる。
以下、本発明を、発明の実施の形態に基づいて詳細に説明する。
図1〜図4は、本発明の半導体積層構造の具体例を示す構成図である。なお、同様の構成要素に対しては同一の参照符号を用いて表している。図1〜図4に示す半導体積層構造10、20、30及び40は、所定の基材1の主面1A上において、バッファ層2及び下地層3を有するとともに、下地層3上において順次に形成されたn型導電層4、n型クラッド層5、発光層6、p型クラッド層7及びp型導電層8を有しており、発光素子構造を呈している。なお、バッファ層2からp型導電層8までが本発明におけるIII族窒化物群15、25、35及び45を構成する。
図1に示す半導体積層構造10においては、基材1の主面1A上において互いに孤立した島状構造の介在層9を有している。図2に示す半導体積層構造20においては、バッファ層2上において同じく互いに孤立した島状構造の介在層9を有している。また、図3に示す半導体積層構造30においては、下地層3上において互いに孤立した島状構造の介在層9を有しており、図4に示す半導体積層構造40においては、下地層3中に互いに孤立した島状構造の介在層9を有している。
図1〜図4に示すいずれの半導体積層構造においても、III族窒化物層群15、25、35及び45中に上述した介在層9を有しているので、上述したように、下方から伝播してきた転位は介在層9によって伝播が妨げられ、開口部9A内を伝搬した転位はその一部が横方向に屈曲するようになる。したがって、III族窒化物層群15、25、35及び45の、介在層9の上方に位置する領域A、B、C及びD、特に介在層9の直上に相当する部分の転位密度は著しく低減される。また、前記転位の一部はその結果、低転位密度で結晶品質に優れる半導体積層構造10、20、30及び40を提供できるようになる。
具体的には、以下に示すような好ましい条件を付加することなどにより、半導体窒化物層群15、25、35及び45の、介在層9の上側部分の転位密度は、介在層9の下側部分の転位密度の1/2にまで低減することができる。この効果は、半導体窒化物層群15、25、35及び45の、介在層9の上側部分におけるGa濃度が増大することにより顕著となる。
上述したように、本発明においては、多結晶状窒化物の生成を抑制し、III族窒化物層群15、25、35及び45のエピタキシャル成長を実行して良好な結晶品質を実現すべく、介在層9は金属、合金、金属間化合物、AlpGaqInrN(0≦p,q,r≦1,p+q+r=1)を除く窒化物、あるいは酸化物から構成することが好ましい。これによって、III族窒化物層群15、25、35及び45のエピタキシャル成長をより効果的に実現して、より優れた結晶品質を実現できるようになる。
上述したように、前記金属としては、Ti、Ni、W、Mo、Au、Pd、Pt及びCuを例示することができる。また、前記合金としては、TiAl、TiGa及びTiAuなどのTiを含む合金、NiAl、NiGa及びNiAuなどのNiを含む合金、AuAl、AuGa、PtAl、PtGa及びPtNiなどの貴金属を含む合金を例示することができる。また、前記金属間化合物としては、TiAl、TiGa、GaPt及びTiNiを例示することができる。また、前記窒化物としては、TiNx、BN、NiNx及びSiNを例示することができる。さらに、前記酸化物としてはAlOx、TiOx、NiOx及びMgOxを例示することができる。
また、介在層9は、III族窒化物層群15、25、35及び45のバンドギャップよりも大きなバンドギャップを有する材料から構成することが好ましい。これによって、半導体積層構造10、20、30及び40の受発光波長領域で透明とすることができ、高効率な半導体デバイスを作製することができる。
図1〜図4に示す半導体積層構造においては、III族窒化物層群15、25、35及び45は、バッファ層2からp型導電層8によって構成されているため、これら層中の少なくとも一つが有する最小のバンドギャップよりも大きなバンドギャップを有する材料から、介在層9を構成するようにする。具体的には、ダイヤモンド、CaF2及びBNなどの窒化物、並びにAlOx及びMgOxなどの酸化物を例示することができる。
介在層9の厚さは特に限定されるものではないが、好ましくは0.5nm〜1000nm、さらに好ましくは0.5nm〜100nmに設定する。これによって、転位の伝播の抑制及び横方向への屈曲をより簡易に実現することができ、III族窒化物層群15、25、35及び45中の転位密度をより効果的に低減することができるようになる。
なお、図1〜図4に示す半導体積層構造10、20、30及び40においては、介在層9は島状構造を呈しているが、網目構造を呈することもできる。網目構造とは、図1〜図4に示す島状構造が互いに結合して連続となり、下方に位置する例えば基材1などを露出させるような複数の開口部を有し、いわゆる網目状を呈するような構造をいう。
介在層9が島状構造となるか網目構造となるかは、介在層9の厚さや作製条件、及び介在層9に対して下地層を構成すべき層の種類などに依存する。
III族窒化物群15、25、35及び45は、図1〜図4に示す半導体積層構造10、20、30及び40を利用してIII族窒化物半導体素子を作製した場合において、前記半導体素子に付加された目的とする機能を発揮すべく機能層としての役割を果たす。したがって、III族窒化物層群15、25、35及び45は、AlxGayInzN(0≦x,y,z≦1,x+y+z=1)なる組成を有することが好ましい。図1〜図4に示す半導体積層構造10、20、30及び40においては、半導体積層構造全体として目的とする特性を呈するように、バッファ層2からp型導電層8までを上述したAlxGayInzN(0≦x,y,z≦1,x+y+z=1)なる組成の範囲内で適宜選択して設定する。
III族窒化物層群10、20、30及び40は、他にB、Si、Ge、Zn、Be及びMgなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。また、III族窒化物層群を構成するバッファ層2からp型導電層8までは、CVD法などの公知の成膜手法を用いて形成することができる。
下地層3はAlを含むことが好ましく、具体的には下地層を構成するIII族元素の全体に対してAlを50原子%以上、さらには80原子%以上含むことが好ましく、特にはAlNから構成する(Al含有量が100原子%)ことが好ましい。このように、下地層3がAlを比較的多量に含む場合、下地層3の作製条件を適宜に調節することにより、下地層3の結晶品質を向上させることができ、結果としてIII族窒化物層群全体の結晶品質を向上させることができる。例えば、下地層3をMOCVD法を用いて形成する場合、その形成温度を1100℃以上に設定することにより、下地層3の結晶品質を良好な状態に保持することができる。
基材1は、サファイア単結晶、ZnO単結晶、LiAlO単結、LiGaO単結晶、MgAl単結晶、MgO単結晶などの酸化物単結晶、Si単結晶、SiC単結晶などのIV族あるいはIV−IV族単結晶、GaAs単結晶、AlN単結晶、GaN単結晶、及びAlGaN単結晶などのIII−V族単結晶、ZrBなどのホウ化物単結晶などの、公知の基板材料から構成することができる。
図5〜図7は、本発明の半導体積層構造の他の具体例を示す構成図である。なお、図1〜図4に示す半導体積層構造と同様の構成要素については同じ参照符号を用いて表している。
図5〜図7に示す半導体積層構造50、60及び70は、所定の基材1の主面1A上において、下地層3を有するとともに、下地層3上において順次に形成されたn型導電層4、n型クラッド層5、発光層6、p型クラッド層7及びp型導電層8を有しており、発光素子構造を呈している。下地層3からp型導電層8までが本発明におけるIII族窒化物層群55、65及び75を構成する。
また、基材1の主面1Aにおいては表面窒化層12が形成されており、これによって、基材1上に形成されたIII族窒化物層群55、65及び75全体の結晶品質を向上させることができ、転位密度を低減させることができる。
表面窒化層12は、基材1をアンモニアなどの活性窒素を含む雰囲気中に配置し、所定温度に加熱した後、所定時間保持することによって形成することができる。表面窒化層12の厚さは、10nm以下、0.2nm以上であることが好ましい。なお、前記厚さは、基材1の厚さ方向におけるESCA分析による組成分析から導出したものである。但し、形成すべきIII族窒化物層群の種類などによっては、表面窒化層12を形成しない方が有利な場合がある。
図5に示す半導体積層構造50においては、基材1上において互いに孤立した島状構造の介在層9を有している。図6に示す半導体積層構造60においては、下地層3上において互いに孤立した島状構造の介在層9を有しており、図7に示す半導体積層構造70においては、下地層3中に互いに孤立した島状構造からなる介在層9を有している。
図5〜図7に示すいずれの半導体積層構造においても、III族窒化物層群55、65及び75中に上述した介在層9を有しているので、上述したように、下方から伝播してきた転位は介在層9によって伝播が妨げられるとともに、開口部9A内を伝搬した転位の一部は横方向に屈曲される。したがって、III族窒化物層群55、65及び75の、介在層9の上方に位置する領域E、F及びG、特に介在層9の直上に位置する部分の転位密度は著しく低減される。その結果、低転位密度で結晶品質に優れる半導体積層構造50、60及び70を提供できるようになる。
具体的には、以下に示すような好ましい条件を付加することなどにより、III族窒化物層群55、65及び75の、介在層9の上側部分の転位密度を下側部分の転位密度の1/2以下に低減することができる。このような転位軽減効果は、上述したように介在層9の上側部分のGa濃度が増大するにつれて顕著になる。
介在層9は、上述したような金属、合金、金属間化合物、AlpGaqInrN(0≦p,q,r≦1,p+q+r=1)を除く窒化物、あるいは酸化物から構成することが好ましい。
また、介在層9は、上述したように、ダイヤモンド、CaF2及びBNなどの窒化物、並びにAlOx及びMgOxなどの酸化物のような、III族窒化物層群55、65及び75のバンドギャップよりも大きなバンドギャップを有する材料から構成することが好ましい。これによって、半導体積層構造50、60及び70の受発光波長領域で透明とすることができ、高効率な半導体デバイスを作製することができる。
介在層9の厚さは、前記同様に0.5nm〜1000nm,さらには0.5nm〜100nmに設定することが好ましい。これによって、転位の伝播の抑制及び横方向への屈曲をより簡易に実現することができ、III族窒化物層群55、65及び75中の転位密度をより効果的に低減することができるようになる。
なお、図5〜図7に示す半導体積層構造50、60及び70においても、介在層9は島状構造の代わりに上述した網目構造を呈することもできる。
III族窒化物群55、65及び75は、III族窒化物半導体素子としての機能を発揮すべく、AlxGayInzN(0≦x,y,z≦1,x+y+z=1)なる組成を有することが好ましい。図5〜図7に示す半導体積層構造50、60及び70においては、下地層3からp型導電層8までを、半導体積層構造全体として目的とする特性を呈するように、上述したAlxGayInzN(0≦x,y,z≦1,x+y+z=1)なる組成の範囲内で適宜選択して設定する。
この場合においても、III族窒化物層群は、B、Si、Ge、Zn、Be及びMgなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。また、III族窒化物層群を構成する下地層3からp型導電層8までは、CVD法などの公知の成膜手法を用いて形成することができる。
上述したように、III族窒化物層群55、65及び75の結晶品質向上の観点より、下地層3はAlを含むことが好ましく、具体的には下地層を構成するIII族元素の全体に対してAlを50原子%以上、さらには80原子%以上含むことが好ましく、特にはAlNから構成する(Al含有量が100原子%)ことが好ましい。
また、基材1は、上述したサファイア単結晶などの公知の基板材料から構成することができる。
以下、実施例により本発明を具体的に説明する。
(実施例1)
2インチ径の厚さ430μmのサファイア基板をHSO+Hで前処理した後、MOCVD装置の中に設置した。キャリアガスとして、Hを流速1m/secで流しながら、基板を1200℃まで昇温した後、トリエチルボロン(TEB)及びNHを平均流速5m/secで流して、介在層としてのBN層を厚さ10nmに形成した。なお、SEM観察の結果、前記BN層は島状構造を呈することが確認された。
次いで、基板温度を600℃とし、前記BN層を覆うようにしてバッファ層としてのGaN層を厚さ30nmまで成長させた。次いで、基板温度を1050℃として、前記GaN層上にトリメチルガリウム(TMG)及びNHを平均流速1m/secで流して、下地層として厚さ1μmのGaN層を形成した。
次いで、前記GaN下地層上に順次に、厚さ2μmのn−GaN導電層、厚さ0.01μmのn−Al0.1Ga0.9Nクラッド層、厚さ0.005μmのIn0.1Ga0.9N発光層、厚さ0.2μmのp−Al0.1Ga0.9Nクラッド層、及び厚さ0.2μmのp−GaN導電層を形成して、図1に示すような半導体積層構造を作製した。
前記BN介在層の上方に位置するGaN下地層の転位密度をTEM観察によって測定したところ、前記BN介在層の直上に位置する部分において1×10/cmの転位密度が実現されていることが判明した。
(実施例2)
2インチ径の厚さ430μmのサファイア基板に対して実施例1と同様の前処理を実施した後、MOCVD装置の中に設置した。次いで、前記基板を1200℃に加熱するとともに、NHを5m/secの流速で流すことにより、前記基板の主面上に厚さ1nmの表面窒化層を形成した。次いで、実施例1と同様の条件で厚さ1μmのGaN下地層を形成した後、TiNxからなる島状構造の介在層を前記GaN下地層上に形成した。次いで、実施例1と同様の条件でn−GaN導電層からp−GaN導電層までを形成し、図6に示すような半導体積層構造を作製した。前記TiNx介在層の上方に位置する前記n−GaN導電層の転位密度をTEM観察によって測定したところ、前記TiNx介在層の直上に位置する部分で5×10/cmの転位密度が実現されていることが判明した。
(実施例3)
島状構造を呈するダイアモンド介在層をGaN下地層内に形成して、図4に示すような半導体積層構造を作製した。なお、各層の作製条件は実施例1と同様に設定し、各層の組成成分及び厚さなどについては実施例1と同様に設定した。前記ダイアモンド介在層の上方に位置するn−GaN導電層の転位密度をTEM観察によって測定したところ、前記ダイアモンド介在層の直上に位置する部分で5×10/cmの転位密度が実現されていることが判明した。
(実施例4)
2インチ径の厚さ430μmのサファイア基板に対して実施例1と同様の前処理を実施した後、MOCVD装置の中に設置した。次いで、前記基板を1200℃に加熱するとともに、NHを5m/secの流速で流すことにより、前記基板の主面上に厚さ1nmの表面窒化層を形成した。次いで、前記サファイア基板上に島状構造を呈するAlOx介在層を形成し、実施例1と同様の条件でGaN下地層からp−GaN導電層までを形成して図5に示すような半導体積層構造を作製した。
前記Al介在層の上方に位置するn−GaN導電層の転位密度をTEM観察によって測定したところ、前記Al介在層の直上に位置する部分で1×10/cmの転位密度が実現されていることが判明した。
(実施例5)
島状構造のTiN介在層をサファイア基板上に形成する代わりにGaN下地層内に形成して、図7に示すような半導体積層構造を作製した。なお、各層の作製条件は実施例2と同様に設定し、各層の組成成分及び厚さなどについては実施例2と同様に設定した。前記TiN介在層の上方に位置するn−GaN導電層の転位密度をTEM観察によって測定したところ、前記TiN介在層の直上に位置する部分で5×10/cmの転位密度が実現されていることが判明した。
(比較例1)
BN介在層を形成することなく、実施例1の条件に従って半導体積層構造を作製した。GaN下地層の転位密度をTEM観察によって測定したところ、1×10/cmであることが判明した。
(比較例2)
TiN介在層を形成することなく、実施例2の条件に従って半導体積層構造を作製した。GaN下地層の転位密度をTEM観察によって測定したところ、
1×10/cmであることが判明した。
以上、実施例及び比較例から明らかなように、GaN下地層からp−GaN導電層で構成されるIII族窒化物層群中に島状構造の介在層を設けることにより、その上方に位置する層の転位密度が著しく向上していることが分かる。したがって、本発明によれば、低転位密度で結晶品質に優れた半導体積層構造を提供できることが分かる。
以上、具体例を挙げながら、本発明を発明の実施の形態に基づいて詳細に説明したが、本発明は上記発明の実施に形態に限定されるものではなく、本発明の範疇を逸脱しない範囲であらゆる変更や変形が可能である。
例えば、図1〜図7に示す具体例においては、基材1の主面1A上に下地層3を設けているが、下地層3は本発明の必須の要件ではなく、下地層3を設けない場合においても本発明の目的を十分に達成することができる。しかしながら、下地層3を設けることにより、その上方に設けられたIII族窒化物層群の結晶品質をより向上させることができるようになる。特に、下地層をAlを含むAlGaNから構成することにより、上方に設けられたIII族窒化物層群の転位密度をより低減できる。さらに、上記介在層を複数設けることにより、III族窒化物層群の転位密度をより低減することができる。
また、図1〜図7に示す具体例においては、介在層を基材1上あるいはバッファ層2上などに設けているが、クラッド層上又はクラッド層内、あるいは発光層上又は発光層内に設けることもできる。しかしながら、転位密度は介在層の上方において改善されるため、後者の場合においては、クラッド層又は発光層自体の転位密度を向上させることはできない。
さらに、バッファ層2に代えてひずみ超格子などの多層積層膜を設けることもできる。さらには、III族窒化物層群から構成される半導体積層構造中のAl組成を増大させて、短波長の受発光素子を作製することもできる。
本発明の半導体積層構造の一例を示す構成図である。 本発明の半導体積層構造の他の例を示す構成図である。 本発明の半導体積層構造のその他の例を示す構成図である。 本発明の半導体積層構造の一例を示す構成図である。 本発明の半導体積層構造の他の例を示す構成図である。 本発明の半導体積層構造のその他の例を示す構成図である。 本発明の半導体積層構造の一例を示す構成図である。
符号の説明
1 基材、2 バッファ層、3 下地層、4 n型導電層、5 n型クラッド層、6 発光層、7 p型クラッド層、8 p型導電層、9 介在層、9A 開口部、10,20,30,40,50,60,70 半導体積層構造、15,25,35,45,55,65,75 III族窒化物層群

Claims (9)

  1. 所定の基材と、
    前記基材の主面上にバッファ層、下地層、n型導電層、n型クラッド層、発光層、p型クラッド層及びp型導電層を積層して形成されたIII族窒化物層群と、
    前記III族窒化物層群中に自発的に形成された、島状又は網目状の介在層と、
    を具え、
    前記介在層がBN、TiNx、ダイヤモンドのいずれかの材料から構成され、前記介在層の厚さが0.5nm〜100nm、
    であることを特徴とする、半導体積層構造。
  2. 前記III族窒化物層群は、AlxGayInzN(0≦x,y,z≦1,x+y+z=1)なる組成を有することを特徴とする、請求項1に記載の半導体積層構造。
  3. 前記下地層は、前記下地層を構成する全III族元素に対して50原子%以上のAl元素を含むことを特徴とする、請求項1または2に記載の半導体積層構造。
  4. 前記下地層は、前記下地層を構成する全III族元素に対して80原子%以上のAl元素を含むことを特徴とする、請求項に記載の半導体積層構造。
  5. 前記下地層はAlNからなることを特徴とする、請求項に記載の半導体積層構造。
  6. 前記基材の前記主面において表面窒化層を具えることを特徴とする、請求項1〜のいずれか一に記載の半導体積層構造。
  7. 前記III族窒化物層群の、前記介在層に対して上方に位置する部分における転位密度が、前記介在層に対して下方に位置する部分における転位密度の1/2以下であることを特徴とする、請求項1〜のいずれか一に記載の半導体積層構造。
  8. 請求項1〜のいずれか一に記載の半導体積層構造を具えることを特徴とする、半導体デバイス。
  9. 所定の基材を準備する工程と、
    前記基材の主面上においてバッファ層、下地層、n型導電層、n型クラッド層、発光層、p型クラッド層及びp型導電層を積層してなるIII族窒化物層群を形成する工程と、
    前記III族窒化物層群中において、BN、TiNx、ダイヤモンドのいずれかの材料から構成され、厚さが0.5nm〜100nmの島状又は網目状の介在層を自発的に形成する工程と、
    を具えることを特徴とする、III族窒化物層群の転位低減方法。
JP2008076454A 2002-12-05 2008-03-24 半導体積層構造及びiii族窒化物層群の転位低減方法 Expired - Lifetime JP4767987B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008076454A JP4767987B2 (ja) 2002-12-05 2008-03-24 半導体積層構造及びiii族窒化物層群の転位低減方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002354145 2002-12-05
JP2002354145 2002-12-05
JP2008076454A JP4767987B2 (ja) 2002-12-05 2008-03-24 半導体積層構造及びiii族窒化物層群の転位低減方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003008280A Division JP4748924B2 (ja) 2002-12-05 2003-01-16 半導体積層構造

Publications (2)

Publication Number Publication Date
JP2008219025A JP2008219025A (ja) 2008-09-18
JP4767987B2 true JP4767987B2 (ja) 2011-09-07

Family

ID=39838617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008076454A Expired - Lifetime JP4767987B2 (ja) 2002-12-05 2008-03-24 半導体積層構造及びiii族窒化物層群の転位低減方法

Country Status (1)

Country Link
JP (1) JP4767987B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63237517A (ja) * 1987-03-26 1988-10-04 Canon Inc 3−5族化合物膜の選択形成方法
JP3470623B2 (ja) * 1998-11-26 2003-11-25 ソニー株式会社 窒化物系iii−v族化合物半導体の成長方法、半導体装置の製造方法および半導体装置
JP2000223417A (ja) * 1999-01-28 2000-08-11 Sony Corp 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP2001057463A (ja) * 1999-06-07 2001-02-27 Sharp Corp 窒素化合物半導体膜構造及び窒素化合物半導体素子並びにそれらの製造方法
JP4665286B2 (ja) * 2000-03-24 2011-04-06 三菱化学株式会社 半導体基材及びその製造方法
JP4817522B2 (ja) * 2001-04-06 2011-11-16 三洋電機株式会社 窒化物系半導体層素子および窒化物系半導体の形成方法
JP4748924B2 (ja) * 2002-12-05 2011-08-17 日本碍子株式会社 半導体積層構造

Also Published As

Publication number Publication date
JP2008219025A (ja) 2008-09-18

Similar Documents

Publication Publication Date Title
KR101147705B1 (ko) GaN계 반도체 발광소자 및 그것의 제조방법
JP5446059B2 (ja) GaN系半導体発光素子の製造方法
JP3846150B2 (ja) Iii族窒化物系化合物半導体素子および電極形成方法
JP5273081B2 (ja) 半導体発光素子
TW200928016A (en) Group iii nitride semiconductor epitaxial substrate
WO1997026680A1 (fr) Dispositif emetteur de lumiere a semi-conducteur a base de composes de nitrure de gallium et procede de fabrication d'un semi-conducteur a base de composes de nitrure de gallium
JP2004193617A5 (ja)
TW200949905A (en) Group III nitride semiconductor epitaxial substrate and process for producing the same
TW200814369A (en) III nitride compound semiconductor laminated structure
JP2002222771A (ja) Iii族窒化物膜の製造方法、iii族窒化物膜の製造用下地膜、及びその下地膜の製造方法
JP3960815B2 (ja) 半導体発光素子
JPH11251632A (ja) GaN系半導体素子の製造方法
JP2009184836A (ja) Iii−v族化合物半導体の結晶成長方法、発光デバイスの製造方法および電子デバイスの製造方法
JP2008294188A (ja) 半導体発光素子及びその製造方法
JP4748924B2 (ja) 半導体積層構造
WO2006075511A1 (ja) GaN系半導体発光素子及びその製造方法
JP4807081B2 (ja) GaN系化合物半導体から成る下地層の形成方法、並びに、GaN系半導体発光素子の製造方法
JP4652888B2 (ja) 窒化ガリウム系半導体積層構造体の製造方法
JP2007214480A (ja) GaN系半導体発光素子およびその製造方法
JP2011077344A (ja) 窒化物光半導体素子
JP4970808B2 (ja) GaN系半導体発光素子およびその製造方法
JP2002187800A (ja) Iii族窒化物エピタキシャル基板及びその使用方法
JP2002176196A (ja) フォトニックデバイスおよびその製造方法
JP4767987B2 (ja) 半導体積層構造及びiii族窒化物層群の転位低減方法
JP3642199B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110615

R150 Certificate of patent or registration of utility model

Ref document number: 4767987

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

S201 Request for registration of exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R314201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term