Nothing Special   »   [go: up one dir, main page]

JP4541253B2 - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP4541253B2
JP4541253B2 JP2005241740A JP2005241740A JP4541253B2 JP 4541253 B2 JP4541253 B2 JP 4541253B2 JP 2005241740 A JP2005241740 A JP 2005241740A JP 2005241740 A JP2005241740 A JP 2005241740A JP 4541253 B2 JP4541253 B2 JP 4541253B2
Authority
JP
Japan
Prior art keywords
sealing resin
pattern
wiring
semiconductor chip
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005241740A
Other languages
English (en)
Other versions
JP2007059557A (ja
Inventor
壮 小林
鉄也 小山
孝治 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005241740A priority Critical patent/JP4541253B2/ja
Priority to US11/465,284 priority patent/US7847384B2/en
Priority to KR1020060077930A priority patent/KR101291289B1/ko
Priority to TW095130785A priority patent/TWI390683B/zh
Priority to CN200610111822A priority patent/CN100576531C/zh
Publication of JP2007059557A publication Critical patent/JP2007059557A/ja
Application granted granted Critical
Publication of JP4541253B2 publication Critical patent/JP4541253B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は半導体パッケージ及びその製造方法に係り、特に三次元実装される半導体パッケージ及びその製造方法に関する。
近年、半導体パッケージを実装する電子機器等では、小型薄型化が強く望まれている。このため、半導体パッケージの実装密度の向上を図るため、半導体パッケージを積層して三次元実装可能とした、いわゆるパッケージ・オン・パッケージ（ＰＯＰ）と称せられるパッケージ構造が提案されている（例えば、特許文献１参照）。
この種の半導体パッケージは、配線形成した樹脂基板を予め作製しておき、この樹脂基板上に半導体チップ等の部品をワイヤーボンディング或いはフリップチップ等の方法により搭載し、その後にエポキシ系のモールド樹脂にて封止樹脂を形成する。
次に、封止樹脂にレーザを照射することにより、樹脂基板上の配線を露出させる開口を形成すると共に、めっき法を用いて開口部に配線を形成する。これにより、一端が樹脂基板の配線と接続され、他端が樹脂基板の上面に露出する配線が形成される。
このように、封止樹脂を貫通する配線を形成することにより、樹脂基板の上面に他の半導体パッケージを実装することが可能となる。従来では、このような手法を用いることにより、半導体パッケージの三次元実装を可能としていた。
特開２００２−１５８３１２号公報
しかしながら、従来の半導体パッケージでは、樹脂基板を必要とするため、半導体パッケージが高背化する（厚くなる）という問題点がある。特に、この樹脂基板を有する半導体パッケージを三次元実装のために積層した場合、積層後の全体としての高さが高くなり、これを搭載する電子機器等の低背化を図ることの障害となってしまう。
また、従来の半導体パッケージでは、封止樹脂を貫通する配線を形成するのに、封止樹脂にレーザにより開口を形成していたため、開口の形成精度が低いという問題点があった。このため、この開口に形成される配線の精度も低下してしまい、三次元実装時に上下の半導体パッケージで接続不良が発生する等の問題点があった。
本発明は上記の点に鑑みてなされたものであり、薄型化を図れると共に封止樹脂内を貫通して形成される配線の精度向上を図りうる半導体パッケージ及びその製造方法を提供することを目的とする。
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項１記載の発明に係る半導体パッケージは、
半導体チップと、
該半導体チップを封止する封止樹脂と、
前記半導体チップが接続されると共に前記封止樹脂の第１の面に露出するよう形成されたパターン配線部と、前記封止樹脂の厚さ方向に延在するよう形成されており一端が前記パターン配線部に接続されると共に他端部が前記封止樹脂の前記第１の面と対向する第２の面に露出するよう形成されたポスト部とにより構成された配線とを具備することを特徴とするものである。
上記発明によれば、従来必要とされた樹脂基板を用いる必要がなくなるため、半導体パッケージの薄型化及び低コスト化を図ることができる。また、封止樹脂の第１の面に配線のパターン配線部が露出し、第２の面に配線のポスト部の端部が露出するため、複数の半導体パッケージを積層して三次元実装することが可能となる。
また、請求項２記載の発明は、
請求項１記載の半導体パッケージにおいて、
前記パターン配線部は、外部接続端子が設けられる第１の電極と、試験用の第２の電極とが形成されていることを特徴とするものである。
上記発明によれば、パターン配線部に外部接続端子が設けられる第１の電極と共に、試験用の第２の電極が形成されるため、この第２の電極を用いて半導体チップの良否判定を行うことが可能となる。
また、請求項３記載の発明は、
請求項１または２記載の半導体パッケージにおいて、
前記ポスト部は円柱形状を有し、かつめっき法により形成されていることを特徴とするものである。
上記発明によれば、ポスト部は断面の直径が常に等しい円柱形状であるため、円錐形状の電極等に比べ、電気的特性を高めることができる。
また、請求項４記載の発明は、
封止樹脂内に半導体チップが埋設された半導体パッケージの製造方法であって、
支持基板上にパターン配線部を形成する第１の工程と、
前記パターン配線部上に、フォトレジストパターンを用いてポスト部をめっき法で形成することにより配線を形成する第２の工程と、
前記支持基板上に前記半導体チップを設けると共に、該半導体チップと前記パターン配線部とを接続する第３の工程と、
前記半導体チップ及び前記ポスト部を封止する封止樹脂を形成する第４の工程と、
前記支持基板を除去する第５の工程とを有することを特徴とするものである。
上記発明によれば、フォトレジストパターンを用いてポスト部をめっき法で形成する。このため、ポスト部を形成するためにフォトレジストパターンに形成されるパターンは、フォトリソグラフィ技術を用いて形成されるため、高精度で高アスペクト比を有したパターンとすることができる。よって、このフォトレジストパターンを用いてポスト部をめっき形成することにより、精度の高いポスト部を形成することが可能となる。
また、請求項５記載の発明は、
請求項４記載の半導体パッケージの製造方法において、
前記第４の工程では、前記封止樹脂の材料として液体樹脂を用い、該液体樹脂を前記支持基板上に配設した後に硬化させて前記封止樹脂を形成することを特徴とするものである。
上記発明によれば、封止樹脂の材料として液体樹脂を用いたことにより、パターン配線部上に多数のポスト部が厚さ方向に延出するよう形成されていても、封止樹脂によりポスト部を確実に封止することができる。
また、請求項６記載の発明は、
請求項４記載の半導体パッケージの製造方法において、
前記第３の工程では、前記半導体チップと前記パターン配線部とをワイヤーボンディングにより接続したことを特徴とするものである。
上記発明によれば、半導体チップとパターン配線部とをワイヤーボンディングにより接続したことにより、高い信頼性をもって接続を行うことができる。また、封止樹脂の材料として液体樹脂を用いることにより、半導体チップとパターン配線部とをワイヤー接続しても、第４の工程においてワイヤーが液体樹脂の配設により変形されることを防止できる。
また、請求項７記載の発明は、
請求項４乃至６のいずれか１項に記載の配線基板の製造方法において、
前記第１の工程では、前記支持基板上にストップ層を形成した後に前記パターン配線部を形成し、
前記第５の工程では、前記支持基板の除去が前記ストップ層により停止されることを特徴とするものである。
上記発明によれば、支持基板の除去はストップ層により停止されるため、支持基板の除去処理がストップ層より内側の層に影響を及ぼすことを防止できる。また、支持基板の除去における除去処理の管理が容易となり、半導体パッケージの製造を簡単化することができる。
また、請求項８記載の発明は、
請求項７記載の配線基板の製造方法において、
前記第５の工程の終了後、前記ストップ層を成形処理することにより、前記パターン配線部に外部接続端子が設けられる第１の電極と試験用の第２の電極とを形成することを特徴とするものである。
上記発明によれば、支持基板の除去を停止させるストップ層を用いて第１及び第２の電極を形成するため、製造工程の簡単化を図ることができる。
本発明によれば、従来必要とされた樹脂基板を用いる必要がなくなるため、半導体パッケージの薄型化及び低コスト化を図ることができる。また、フォトレジストパターンを用いてポスト部をめっき法で形成するため、ポスト部を高精度に形成することが可能となる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図１は、本発明の一実施例である半導体パッケージ１００を模式的に示した断面図である。同図では、２個の半導体パッケージ１００を積層して三次元実装した状態を示している。この半導体パッケージ１００は、大略すると配線１０５、封止樹脂１０６、半導体チップ１１０、及びソルダーレジスト１１７，１１９等から構成されている。
配線１０５は、ポスト部１０５ａとパターン配線１０５ｂとを一体的に形成した構成とされている。図では２個の配線１０５が図示されているが、この配線１０５は、半導体チップ１１０に形成された電極パッド等に対応して多数形成されるものである。この配線１０５は、導電性の良好なＣｕ（銅）により形成されている。
ポスト部１０５ａは、封止樹脂１０６の厚さ方向（図中、上下方向）に延在するよう形成されている。またポスト部１０５ａは円柱形状を有し、後述するようにかつめっき法により形成される。このポスト部１０５ａの上端部には、Ｎｉ層１１８ｂとＡｕ層１１８ａが順次積層されることにより電極１１８が形成されている。
この電極１１８は封止樹脂１０６の上面１０６ａ（請求項に記載された第２の面に相当）から露出しており、かつ、封止樹脂１０６の上面に設けられたソルダーレジスト１１７に形成された開口部１１７Ａを介して外部に露出した構成とされている。一方、ポスト部１０５ａの下端部は、パターン配線１０５ｂに接続された構成とされている。尚、以下の説明において、図中矢印Ｘ１で示す方向が上方向で、図中矢印Ｘ２で示す方向が下方向であるとする。
一方、パターン配線１０５ｂは、封止樹脂１０６の面方向（図中、左右方向及び紙面に対して上下方向）に、所定のパターンで延出するよう形成されている。このパターン配線１０５ｂの下面は、封止樹脂１０６の下面１０６ｂ（請求項に記載された第１の面に相当）から露出している。
パターン配線１０５ｂの下面１０６ｂから露出した面には、Ｎｉ層１０２ｂとＡｕ層１０２ａが順次積層された電極１０２と、同じくＮｉ層１１２ｂとＡｕ層１１２ａが順次積層されたテストパッド１１２が形成されている。後述するように、この電極１０２とテストパッド１１２は一括的に形成される。
電極１０２は、封止樹脂１０６の下面１０６ｂに設けられたソルダーレジスト１１９に形成された開口部１１９Ａを介して外部に露出している。また、テストパッド１１２は、ソルダーレジスト１１９に形成された開口部１１９Ｂを介して外部に露出している。本実施例では、電極１０２にはんだボールよりなる外部接続端子１２０が配設された構成とされている。
また、パターン配線１０５ｂのポスト部１０５ａの形成位置より内側上面位置には、ボンディングパッド１０８が形成されている。このボンディングパッド１０８は、パターン配線１０５ｂの上面に、Ｎｉ層１０８ｂとＡｕ層１０８ａとを積層した構成とされている。
半導体チップ１１０は、封止樹脂１０６の内部に埋設された構成とされている。本実施例では半導体チップ１１０はフェイスアップとされており、上面に形成された電極パッド（図示せず）と配線１０５に形成されたボンディングパッド１０８との間にはワイヤーボンディング法によりワイヤー１１１が配設されている。これにより、半導体チップ１１０は、ワイヤー１１１を介して配線１０５（ポスト部１０５ａ，パターン配線１０５ｂ）と電気的に接続された構成となる。
尚、半導体チップ１１０の下部にはダイアタッチフィルム層１１０Ａが設けられており、このダイアタッチフィルム層１１０Ａの下面はソルダーレジスト１１９と対峙した構成となっている。また、本実施例ではワイヤーボンディング法により半導体チップ１１０と配線１０５とを接続する構成としたが、半導体チップ１１０を配線１０５にフリップチップボンディングにより接続することも可能である。この場合、ダイアタッチフィルム層１１０Ａは不要となる。
封止樹脂１０６は、後述するように液状の樹脂を硬化させたものである。この封止樹脂１０６の材料としては、例えばエポキシ系の液状ポッティング材や液状モールディング材を用いることができ、また液晶ポリマーを用いることも可能である。
この封止樹脂１０６は、配線１０５、半導体チップ１１０、及びワイヤー１１１を覆うように形成される。しかしながら、配線１０５を構成するポスト部１０５ａの上面（電極１１８が形成されている）、配線１０５を構成するパターン配線１０５ｂの底面、及び半導体チップ１１０の下部に配設されたダイアタッチフィルム層１１０Ａの下面は、封止樹脂１０６から露出した構成となっている。
ソルダーレジスト層１１７は前記のように封止樹脂１０６の上面１０６ａに形成され、ソルダーレジスト１１９は封止樹脂１０６の下面１０６ｂに形成される。尚、本実施例では、電極１０２に外部接続端子１２０を形成しているが、電極１１８に外部接続端子１２０を形成する構成としてもよい。
図１に示す例では、上部に位置する半導体パッケージ１００の外部接続端子１２０が下部に位置する半導体パッケージ１００の電極１１８に接合することにより、一対の半導体パッケージ１００は三次元実装された構成となる。この際、上部に位置する半導体パッケージ１００と、下部に位置する半導体パッケージ１００との間には、樹脂からなるＮＣＦ１２７(Non-Conductive Film)が配設される。
このＮＣＦ１２７は、上下一対の半導体パッケージ１００を接合する際、予め下部に位置する半導体パッケージ１００のソルダーレジスト１１７上に配設しておき、上部に位置する半導体パッケージ１００の外部接続端子１２０を下部に位置する半導体パッケージ１００の電極１１８に接合する際に同時に硬化させる。尚、このＮＣＦ１２７は必ずしも設ける必要がないものである。
上記構成とされた半導体パッケージ１００は、従来の半導体パッケージ１００と異なり樹脂基板を用いていないため、半導体パッケージ１００の薄型化及び低コスト化を図ることができる。また、パターン配線１０５ｂには、外部接続端子１２０が設けられる電極１０２と共に、試験用のテストパッド１１２が形成されるため、このテストパッド１１２を用いて封止された半導体チップ１１０の良否判定（ＫＧＤ）を行うことが可能となる。更に本実施例では、配線１０５を構成するポスト部１０５ａは、断面の直径が常に等しい円柱形状を有し、かつめっき法により形成されている。このため、例えばレーザ等を用いて形成された円錐形状の開口にビアプラグを形成する構成に比べ、電気的特性を高めることができる。
次に、上記構成とされた半導体パッケージ１００の製造方法について、図２〜図１４を用いて説明する。
先ず、図２示す工程にでは、導電材料（例えばＣｕ）よりなる支持基板１０１を準備する。そして、この支持基板１０１上に電解めっき法を用いてストップ層１２１を形成する。
このストップ層１２１は、厚さが０．１〜０．２μｍのＡｕ層１２１ａと、厚さが０．１〜３μｍのＮｉ層１２１ｂとを支持基板１０１を電極として電解めっき法を用いて順次積層形成したものである。この際、上記の電解めっき及び以後の工程の電解めっきにおいては、支持基板１０１及びストップ層１２１が通電経路となるため、支持基板１０１は導電材料であることが好ましく、また例えばＣｕのような低抵抗の材料であると更に好ましい。
続く図３に示す工程では、ストップ層１２１が形成された支持基板１０１上にパターン配線１０５ｂが形成される。具体的には、パターン配線１０５ｂは、フォトリソグラフィ法にてフォトレジストパターン（図示せず）を形成し、このレジストパターンをマスクにして電解めっきによりＣｕを析出させ、その後にレジストパターンを除去することにより形成される。また本実施例では、後述する半導体チップ１１０が搭載される中央部分を除き、パターン配線１０５ｂはその周囲に形成されている。
次に、図４に示す工程では、パターン配線１０５ｂの内側位置（中央寄りの位置）にボンディングパッド１０８が形成される。このボンディングパッド１０８は、パターン配線１０５ｂ上にフォトレジストパターンを形成し、このフォトレジストパターンをマスクとしてＮｉ層１０８ｂとＡｕ層１０８ａを電解めっき法を用いて順次積層形成したものである。
次に、図５に示す工程では、パターン配線１０５ｂを覆うように、支持基板１０１上にフォトレジストパターン１０３が形成される。このフォトレジストパターン１０３は、先ず支持基板１０１上にスピナー等を用いて所定の厚さでフォトレジストを塗布し、このフォトレジストをフォトリソグラフィ法にて成形することにより、開口部１０３Ａを有したフォトレジストパターン１０３を形成する。
次に、図６に示す工程では、このフォトレジストパターン１０３をマスクにして電解めっきによりＣｕを析出させ、開口部１０３Ａ内にポスト部１０５ａを析出させる。これにより、ポスト部１０５ａとパターン配線１０５ｂとよりなる配線１０５が形成される。
このようにして形成されたポスト部１０５ａは、図中上下方向（製造され半導体パッケージ１００の厚さ方向）に延在した構成となる。また、その下端部はパターン配線１０５ｂと一体的に接続した構成となり、上端部は開口部１０３Ａから外部に露出した構成となっている。
次に、ポスト部１０５ａの開口部１０３Ａから露出した端部に、電極１１８を形成する。この電極１１８は、Ｎｉ層１１８ｂとＡｕ層１１８ａを電解めっき法を用いて順次積層することにより形成される。上記のようにしてポスト部１０５ａ（配線１０５）及び電極１１８が形成されると、フォトレジストパターン１０３は除去される。図７は、フォトレジストパターン１０３が除去された状態を示している。
次に、図８に示す工程では、半導体チップ１１０をストップ層１２１に搭載する処理を行う。具体的には、半導体チップ１１０をダイアタッチフィルム層１１０Ａを用いてフェイスアップでストップ層１２１に固定する。
これ続いて、ワイヤーボンディング装置を用いて、半導体チップ１１０に形成されている電極パッドと配線１０５に形成されているボンディングパッド１０８とをワイヤー１１１で接続する。これにより、半導体チップ１１０と配線１０５は、電気的に接続された構成となる。本実施例では、半導体チップ１１０の搭載にワイヤーボンディング法を用いているため、安価でかつ高い信頼性をもって半導体チップ１１０を配線１０５に接続することができる。
次に、図９に示す工程では、封止樹脂１０６を形成する。本実施例では、封止樹脂１０６の材料として液体樹脂を用いたことを特徴としている。液体樹脂としては、エポキシ系の液状ポッティング材や液状モールディング材を用いることができ、また液晶ポリマーを用いることも可能である。尚、液体樹脂として液状ポッティング材や液状モールディング材を用いた場合には、支持基板１０１上に配設した後に硬化処理を行う。
このように、封止樹脂１０６として液体樹脂を用いることにより、パターン配線１０５ｂ上に多数のポスト部１０５ａが厚さ方向（図中、上方向）に延出するように形成されていても、液状樹脂は円滑にポスト部１０５ａ間に進行する。このため、多数のポスト部１０５ａが存在しても、封止樹脂１０６内に空隙が形成されることはなくなり、配線１０５及び半導体チップ１１０等を確実に封止することができる。また、封止樹脂１０６の材料として液体樹脂を用いることにより、半導体チップ１１０とパターン配線部１０５ｂとをワイヤー接続しても、ワイヤー１１１が液体樹脂の配設時に変形されることはなく、歩留まりの向上を図ることができる。
尚、封止樹脂１０６の配設後、電極１１８を確実に封止樹脂１０６から露出するため、封止樹脂１０６の上面１０６ａに対して研磨処理を実施してもよい。
次に、図１０に示す工程では、支持基板１０１をエッチングにより除去する処理を行う。この際、エッチング液としては、支持基板１０１（Ｃｕ）は溶解するが、ストップ層１２１は溶解しないエッチング液を用いる。これにより、支持基板１０１の除去はストップ層１２１により停止されるため、エッチング液がストップ層１２１より内側の層（配線１０５，封止樹脂１０６，半導体チップ１１０等）に影響を及ぼすことを防止できる。また、支持基板１０１の除去における除去処理の管理が容易となり、半導体パッケージ１００の製造の簡単化を図ることができる。
尚、支持基板１０１が除去されることにより、封止樹脂１０６を支持する部材は存在しない構成となるが、支持基板１０１が除去された時点で封止樹脂１０６は硬化して所定の剛性を確保している。従って、支持基板１０１が存在しなくても、これより後の各工程を実施することは可能である。
次に、図１１に示す工程では、封止樹脂１０６の上面１０６ａにレジストパターン１２５を形成すると共に、下面１０６ｂにレジストパターン１２６を形成する。レジストパターン１２５は、上面１０６ａの全面に形成される。これに対して、下面１０６ｂに形成されるレジストパターン１２６は、フォトリソグラフィ法を用いて成形されることにより、外部接続端子１２０が後に接続される電極１０２の形成位置、及びテストパッド１１２の形成位置にのみ形成される。
次に、このレジストパターン１２５，１２６をマスクにして、ストップ層１２１（Ａｕ層１２１ａ，Ｎｉ層１２１ｂ）のエッチング処理を実施する。これにより、ストップ層１２１は電極１０２及びテストパッド１１２を残し、他の部分は除去される。続いて、レジストパターン１２５，１２６を除去する。図１２は、レジストパターン１２５，１２６が除去された状態を示している。
上記のように本実施例では、支持基板１０１の除去処理においては、支持基板１０１の除去をストップする機能を奏したストップ層１２１を用い、これを成形処理することにより電極１０２及びテストパッド１１２を形成する構成としている。このため、ストップ層１２１と別個に導電膜を形成して電極１０２及びテストパッド１１２を形成する方法に比べ、製造工程の簡単化を図ることができる。
尚、ポスト部１０５ａの上端部に形成されている電極１１８（Ａｕ層１１８ａとＮｉ層１１８ｂとよりなる）は、レジストパターン１２５により保護されている。このため、ストップ層１２１のエッチング時に、電極１１８が除去されるようなことはない。
次に、図１３に示す工程では、封止樹脂１０６の上面１０６ａにソルダーレジスト１１７を形成すると共に、封止樹脂１０６の下面１０６ｂにソルダーレジスト１１９を形成する。ソルダーレジスト１１７は上面１０６ａの略全面を覆うが、電極１１８と対向する位置には開口部１１７Ａが形成される。よって、電極１１８は開口部１１７Ａを介して外部に露出した構成となる。
また、ソルダーレジスト１１９は、封止樹脂１０６の下面１０６ｂ、パターン配線１０５ｂの下面、及びダイアタッチフィルム層１１０Ａを覆うように形成される。しかしながら、ソルダーレジスト１１９の電極１０２と対向する位置には開口部１１９Ａが形成され、テストパッド１１２と対向する位置には開口部１１９Ｂが形成される。よって、電極１０２は開口部１１９Ａを介して、またテストパッド１１２は開口部１１９Ｂを介して外部に露出した構成となる。
次に、図１４に示す工程において、はんだボールを接合して電極１０２に外部接続端子１２０を形成することで、図１に示す半導体パッケージ１００を形成することができる。
上記した本実施例に係る製造方法では、前記したようにフォトレジストパターン１０３を用いてポスト部１０５ａをめっき法で形成する。このため、ポスト部１０５ａを形成するためフォトレジストパターン１０３に形成される開口部１０３Ａは、フォトリソグラフィ技術を用いて形成されるため、高精度で高アスペクト比を有したパターンとすることができる。
このように、フォトレジストパターン１０３を用いてポスト部１０５ａをめっき形成することにより、精度の高いポスト部１０５ａを形成することが可能となる。よって、図１に示すように複数の半導体パッケージ１００を積層して三次元実装する場合であっても、外部接続端子１２０と電極１１８との接続を確実に行うことができる。
また、上記のように高アスペクト比を有した開口部１０３Ａによりポスト部１０５ａが形成されることにより、ポスト部１０５ａの断面積は厚さ方向に渡り常に均一な円柱形状となり、電気的特性の良好な配線とすることができ、高周波信号に対しても十分に対応することができる。
尚、上記した半導体パッケージの製造方法では、図示の便宜上、一つの支持基板１０１から１個の半導体パッケージ１００が製造される手順を図示して説明したが、実際はいわゆる多数個取りが行われる。即ち、一つの支持基板１０１上に多数の半導体パッケージ１００を形成し、図１４に示した工程後に、所定位置で封止樹脂１０６やソルダーレジスト１１７，１１９を切断して個々の半導体パッケージ１００を製造するものである。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
具体的には、上記した実施例ではストッパ層１２１として、Ｎｉ層１１２ｂと共に貴金属であるＡｕ層１１２ａを使用した構成とした。しかしながら、Ａｕ等の貴金属を用いると、半導体パッケージ１００の製造コストが上昇することが考えられる。そこで、ストッパ層１２１としてＮｉ層のみを用いる構成としてもよい。但し、この場合には、例えば図１３に示した工程において、ソルダーレジスト１１９を形成した後、電極１０２、テストパッド１１２のニッケル層１２１ｂ上に、無電解めっきを施しＡｕ層１２１ａを形成する。
図１は、本発明の一実施例である配線基板の製造方法により製造された配線基板を示す断面図である。 図２は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その１）である。 図３は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その２）である。 図４は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その３）である。 図５は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その４）である。 図６は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その５）である。 図７は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その６）である。 図８は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その７）である。 図９は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その８）である。 図１０は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その９）である。 図１１は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その１０）である。 図１２は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その１１）である。 図１３は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その１２）である。 図１４は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その１３）である。
符号の説明
１００ 配線基板
１０１ 支持基板
１０２ 電極
１０３ レジストパターン
１０５ 配線
１０５ａ ポスト部
１０５ｂ パターン配線
１０６ 封止樹脂
１０８ ボンディングパッド
１１０ 半導体チップ
１１１ ワイヤー
１１２ テストパッド
１１７，１１９ ソルダーレジスト
１１８ 電極
１２０ 外部接続端子
１２１ ストップ層
１２５，１２６ レジストパターン

Claims (6)

  1. 半導体チップと、
    該半導体チップを封止する封止樹脂と、
    前記半導体チップが接続されると共に前記封止樹脂の第１の面に露出するよう形成されたパターン配線部と、前記封止樹脂の厚さ方向に延在するよう形成されており一端が前記パターン配線部に接続されると共に他端部が前記封止樹脂の前記第１の面と対向する第２の面に露出するよう形成されたポスト部とにより構成された配線と、
    を具備し、
    前記パターン配線部は、
    外部接続端子が設けられる第１の電極と、試験用の第２の電極とが形成されていることを特徴とする半導体パッケージ。
  2. 前記ポスト部は円柱形状を有し、かつめっき法により形成されていることを特徴とする請求項１記載の半導体パッケージ。
  3. 封止樹脂内に半導体チップが埋設された半導体パッケージの製造方法であって、
    支持基板上にパターン配線部を形成する第１の工程と、
    前記パターン配線部上に、フォトレジストパターンを用いてポスト部をめっき法で形成することにより配線を形成する第２の工程と、
    前記支持基板上に前記半導体チップを設けると共に、該半導体チップと前記パターン配線部とを接続する第３の工程と、
    前記半導体チップ及び前記ポスト部を封止する封止樹脂を形成する第４の工程と、
    前記支持基板を除去する第５の工程と、
    を有し、
    前記第５の工程の終了後、前記ストップ層を成形処理することにより、前記パターン配線部に外部接続端子が設けられる第１の電極と試験用の第２の電極とを形成することを特徴とする半導体パッケージの製造方法。
  4. 前記第４の工程では、前記封止樹脂の材料として液体樹脂を用い、該液体樹脂を前記支持基板上に配設した後に硬化させて前記封止樹脂を形成することを特徴とする請求項３記載の半導体パッケージの製造方法。
  5. 前記第３の工程では、前記半導体チップと前記パターン配線部とをワイヤーボンディングにより接続したことを特徴とする請求項３記載の半導体パッケージの製造方法。
  6. 前記第１の工程では、前記支持基板上にストップ層を形成した後に前記パターン配線部を形成し、
    前記第５の工程では、前記支持基板の除去が前記ストップ層により停止されることを特徴とする請求項３乃至５のいずれか１項に記載の配線基板の製造方法。
JP2005241740A 2005-08-23 2005-08-23 半導体パッケージ及びその製造方法 Expired - Fee Related JP4541253B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005241740A JP4541253B2 (ja) 2005-08-23 2005-08-23 半導体パッケージ及びその製造方法
US11/465,284 US7847384B2 (en) 2005-08-23 2006-08-17 Semiconductor package and manufacturing method thereof
KR1020060077930A KR101291289B1 (ko) 2005-08-23 2006-08-18 반도체 패키지 및 그 제조 방법
TW095130785A TWI390683B (zh) 2005-08-23 2006-08-22 半導體封裝及其製造方法
CN200610111822A CN100576531C (zh) 2005-08-23 2006-08-23 半导体封装及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005241740A JP4541253B2 (ja) 2005-08-23 2005-08-23 半導体パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007059557A JP2007059557A (ja) 2007-03-08
JP4541253B2 true JP4541253B2 (ja) 2010-09-08

Family

ID=37778769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005241740A Expired - Fee Related JP4541253B2 (ja) 2005-08-23 2005-08-23 半導体パッケージ及びその製造方法

Country Status (5)

Country Link
US (1) US7847384B2 (ja)
JP (1) JP4541253B2 (ja)
KR (1) KR101291289B1 (ja)
CN (1) CN100576531C (ja)
TW (1) TWI390683B (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2917236B1 (fr) * 2007-06-07 2009-10-23 Commissariat Energie Atomique Procede de realisation de via dans un substrat reconstitue.
US7956453B1 (en) * 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
JP2009302505A (ja) * 2008-05-15 2009-12-24 Panasonic Corp 半導体装置、および半導体装置の製造方法
CN105161427B (zh) * 2008-11-17 2019-12-06 先进封装技术私人有限公司 半导体基板、半导体封装与半导体装置的制造方法
US8258010B2 (en) * 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
JP2010245107A (ja) * 2009-04-01 2010-10-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US20110051385A1 (en) * 2009-08-31 2011-03-03 Gainteam Holdings Limited High-density memory assembly
KR20110041313A (ko) * 2009-10-15 2011-04-21 에스티에스반도체통신 주식회사 적층형 고상 드라이브 및 그 제조 방법
US8080867B2 (en) * 2009-10-29 2011-12-20 Stats Chippac Ltd. Integrated circuit packaging system with stacked integrated circuit and method of manufacture thereof
US8476775B2 (en) * 2009-12-17 2013-07-02 Stats Chippac Ltd. Integrated circuit packaging system with embedded interconnect and method of manufacture thereof
KR20110085481A (ko) * 2010-01-20 2011-07-27 삼성전자주식회사 적층 반도체 패키지
US8236617B2 (en) * 2010-06-04 2012-08-07 Stats Chippac, Ltd. Semiconductor device and method of forming thermally conductive layer between semiconductor die and build-up interconnect structure
KR101677739B1 (ko) * 2010-09-29 2016-11-21 삼성전자주식회사 반도체 패키지 및 그의 제조방법
KR20120126366A (ko) * 2011-05-11 2012-11-21 에스케이하이닉스 주식회사 반도체 장치
US9418947B2 (en) * 2012-02-27 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming connectors with a molding compound for package on package
US8901730B2 (en) 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
KR20140068654A (ko) * 2012-11-28 2014-06-09 삼성전기주식회사 전자부품 패키지 및 전자부품 패키지의 제조방법
KR102076050B1 (ko) 2013-03-29 2020-02-12 삼성전자주식회사 적층형 반도체 패키지
TWI541965B (zh) * 2013-05-03 2016-07-11 矽品精密工業股份有限公司 半導體封裝件及其製法
CN103515249B (zh) * 2013-08-06 2016-02-24 江苏长电科技股份有限公司 先封后蚀三维系统级芯片正装凸点封装结构及工艺方法
CN103441078B (zh) * 2013-08-06 2016-08-17 江阴芯智联电子科技有限公司 先封后蚀三维系统级芯片正装堆叠封装结构及工艺方法
CN103474361B (zh) * 2013-09-29 2016-06-01 华进半导体封装先导技术研发中心有限公司 一种嵌入式有源埋入功能基板的封装工艺及封装结构
CN103646934B (zh) * 2013-12-05 2016-06-01 江苏长电科技股份有限公司 二次先镀后蚀金属框减法埋芯片正装平脚结构及工艺方法
US9735134B2 (en) * 2014-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with through-vias having tapered ends
CN103887291B (zh) * 2014-04-02 2017-01-04 华进半导体封装先导技术研发中心有限公司 三维扇出型PoP封装结构及制造工艺
CN103904057B (zh) * 2014-04-02 2016-06-01 华进半导体封装先导技术研发中心有限公司 PoP封装结构及制造工艺
CN104538370A (zh) * 2014-12-30 2015-04-22 华天科技（西安）有限公司 一种基于预留槽塑封技术的pop封装结构及其制备方法
JP6939568B2 (ja) * 2016-01-15 2021-09-22 ソニーグループ株式会社 半導体装置および撮像装置
JP6646473B2 (ja) * 2016-02-25 2020-02-14 株式会社ジャパンディスプレイ 表示装置、表示装置の製造方法
JP6695726B2 (ja) * 2016-04-07 2020-05-20 株式会社ジャパンディスプレイ 表示装置、表示装置の製造方法
CN107546217A (zh) * 2016-06-23 2018-01-05 力成科技股份有限公司 柱顶互连的封装堆栈方法与构造
CN107579058A (zh) * 2017-09-02 2018-01-12 中国电子科技集团公司第五十八研究所 一种多类型芯片叠层封装结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031650A (ja) * 2002-06-26 2004-01-29 Sony Corp リードレスパッケージおよび半導体装置
JP2005217225A (ja) * 2004-01-30 2005-08-11 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335783A (ja) * 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5747874A (en) * 1994-09-20 1998-05-05 Fujitsu Limited Semiconductor device, base member for semiconductor device and semiconductor device unit
JP2002040095A (ja) * 2000-07-26 2002-02-06 Nec Corp 半導体装置及びその実装方法
JP2002158312A (ja) 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
JP2002198635A (ja) * 2000-12-27 2002-07-12 Matsushita Electric Ind Co Ltd 配線板及びその製造方法
DE10348620A1 (de) * 2003-10-15 2005-06-02 Infineon Technologies Ag Halbleitermodul mit Gehäusedurchkontakten
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031650A (ja) * 2002-06-26 2004-01-29 Sony Corp リードレスパッケージおよび半導体装置
JP2005217225A (ja) * 2004-01-30 2005-08-11 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20070052083A1 (en) 2007-03-08
US7847384B2 (en) 2010-12-07
JP2007059557A (ja) 2007-03-08
KR101291289B1 (ko) 2013-07-30
TW200717739A (en) 2007-05-01
KR20070023523A (ko) 2007-02-28
TWI390683B (zh) 2013-03-21
CN1921108A (zh) 2007-02-28
CN100576531C (zh) 2009-12-30

Similar Documents

Publication Publication Date Title
JP4541253B2 (ja) 半導体パッケージ及びその製造方法
KR101177473B1 (ko) 반도체 패키지 및 그 제조 방법
TWI445144B (zh) 堆疊晶圓級封裝與相關製造方法
US8873244B2 (en) Package structure
JP5661225B2 (ja) 半導体デバイスのパッケージング方法
CN110890320B (zh) 半导体封装件及其制造方法
KR100639738B1 (ko) 회로 장치의 제조 방법
JP4271590B2 (ja) 半導体装置及びその製造方法
US8415789B2 (en) Three-dimensionally integrated semicondutor device and method for manufacturing the same
JP4489821B2 (ja) 半導体装置及びその製造方法
TW201703212A (zh) 晶片封裝
JP6189187B2 (ja) プローブカード及びプローブカードの製造方法
US7939925B2 (en) Semiconductor device and manufacturing method thereof
TWI413210B (zh) 電子裝置封裝及製造方法
US7745260B2 (en) Method of forming semiconductor package
TWI762885B (zh) 半導體封裝載板及其製法與封裝製程
JP4232613B2 (ja) 半導体装置の製造方法
JP5068133B2 (ja) 半導体チップ積層構造体及び半導体装置
US20190214555A1 (en) Semiconductor device, and method for manufacturing the same
TW202131472A (zh) 半導體裝置以及其製造方法
US20240061037A1 (en) Package structure and manufacturing method thereof
US11101186B2 (en) Substrate structure having pad portions
KR20110000991A (ko) 반도체 칩 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100623

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4541253

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees