JP4425029B2 - スイッチングレギュレータ - Google Patents

Description

本発明は、周波数切り替え時のスイッチ素子のオン時間の変化を少なくして、リップル電圧を抑えることが可能なスイッチングレギュレータに関するものである。

従来、軽負荷時の効率を向上させることが可能なスイッチングレギュレータとして、例えば、特開平１１−１５５２８１号公報（特許文献１参照）がある。このスイッチングレギュレータでは、コンパレータでエラーアンプの出力と基準電圧の出力を比較し、その出力により発振回路へ制御信号を出力する。例えば、コンパレータの出力の制御信号がＨのとき、発振回路は高い周波数で発振し、制御信号がＬのときには発振回路は低い周波数で発振する。つまり、軽い負荷のときには発振周波数が下がり、スイッチ素子をＯＮさせるパルス幅が増大する。軽い負荷のときに広いパルス幅でスイッチ素子をＯＮするということは、リップル電圧が増大するというデメリットはあるが、スイッチング回数は減少し、その結果、スイッチングのロスが減少して軽負荷時の効率を向上させることができる。

図４は、上記特許文献１のスイッチングレギュレータの構成図である。
図４において、エラーアンプ１２は、スイッチングレギュレータの出力電圧Ｖｏｕｔと基準電圧回路１１の出力とを入力し、両者の差電圧を出力する。次に、コンパレータ１３は、この差電圧と基準電圧回路１４の出力とを入力し、差電圧が基準電圧以上か、またはそれ以下かを判定する。矩形波発振器１０は、この判定結果に従って発振周波数が変化するように構成されており、差電圧が基準電圧以下であるときには発振周波数を下げる。ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）コンパレータ１５は、発振回路１０の出力、例えば三角波とエラーアンプ１２の出力を比較して信号を出す。

図５は、図４のスイッチングレギュレータの動作を示す信号波形図である。
図５において、図に示す矩形波発振器１０の三角波とエラーアンプ１２の出力ＯＵＴを比較することで、エラーアンプ１２の出力ＯＵＴが上下することにより、ＰＭＷコンパレータ１５の出力ＯＵＴのパルスの幅がコントロールされる。スイッチングレギュレータは、このパルス幅の時間のみ、スイッチ素子をＯＮまたはＯＦＦに制御する。
図５のように、エラーアンプ１２の出力ＯＵＴが下がっているときには、軽い負荷のときであって、発振周波数が下がり、スイッチ素子をＯＮさせるためのパルス幅が増大する。
図のように、エラーアンプ１２の出力ＯＵＴが三角波より高い期間をパルス幅として、ＰＷＭコンパレータ１５が出力ＯＵＴを与える。三角波の周期が長くなると、スイッチングの回数が減少し、その結果としてスイッチングのロスは減少する。

特開平１１−１５５２８１号公報

前述のように、従来の周波数切り替え機能付きスイッチングレギュレータにおけるＰＷＭ制御回路では、誤差アンプの出力電圧と三角波発振回路の出力電圧を比較してパルス幅をコントロールし、デューティー比（発振周期に対するスイッチ素子のＯＮ比率）を可変としている。
そのため、軽負荷時に三角波の発振周波数を急峻に下げると、その変わり目でスイッチ素子のＯＮ時間が長くなり、スイッチングレギュレータの出力電圧に大きなリップルが乗ることは避けられない。特に、大幅に周波数を切り替えた場合、例えば１．２ＭＨｚから５０ＫＨｚに切り替えた場合には、特性上大きな問題が生じる。
図５の信号波形で示すように、大幅に周波数を変化させた場合、切り替え時に数十倍ものオン時間になるため、リップル電圧が増大してしまい、製品の規格を越えてしまうので、周波数を大幅に切り替えることが不可能であった。

（目的）
本発明の目的は、このような従来の課題を解決し、ＰＷＭ制御方式を従来よりも改善し、周波数切り替え時のスイッチ素子のＯＮ時間の変化を少なくして、リップル電圧を抑圧することが可能なスイッチングレギュレータを提供することにある。

本発明のスイッチングレギュレータは、ＰＷＭ方式を従来の周波数切り替え型スイッチングレギュレータのそれとは異なる方式を採用することにより、周波数切り替え時のスイッチ素子のＯＮ時間の変化を少なくする。すなわち、基準電圧源回路と、該基準電圧源回路の電圧とスイッチングレギュレータの出力の分圧との電圧差を増幅するエラーアンプと、該エラーアンプの出力により制御されて矩形波を出力する発振回路と、前記エラーアンプの出力電圧を電流に変換する電圧電流変換回路を含み、該電圧電流変換回路の出力信号により、前記発振回路から出力された矩形波のパルス幅を変調する電流制御型ＰＷＭコントローラと、前記エラーアンプの出力電圧に基づいて出力負荷の大小を検出し、該検出結果に基づいて前記発振回路の周波数を変えることにより、スイッチングレギュレータの効率を可変にする手段とを有することを特徴とする（請求項１）。

また、出力負荷の大小の検出は、基準電圧回路と、該基準電圧回路の電圧と前記エラーアンプの出力電圧とを比較するコンパレータとによって行われることを特徴とする（請求項２）。
また、前記発振回路は、前記出力負荷の大小の判定結果を示す信号により制御される電流源を有するリングオシレータからなり、前記電流制御型ＰＷＭコントローラは、前記電圧電流変換回路の出力電圧によりリニアに電流が制御される電流源を有し、該電流源が制御されることにより前記矩形波のパルス幅が変調されるＰＷＭコントローラであることを特徴とする（請求項３）。

本発明によれば、１）電流制御型のＰＷＭコントローラおよび矩形波発振回路にすることにより、負荷の変動をリニアにモニタすることができる構成を作り易いため、周波数切り替え時のＯＮ時間も制御し易くなる。そして、最低動作電圧を低くできると同時に、回路も簡素化することができる（請求項１の効果）。

２）上記スイッチングレギュレータにおいて、周波数切り替え時の出力ＯＮ時間を制御する制御信号としてエラーアンプの出力を用いることにより、切り替え時に誤差増幅器の出力の変化は少なく、その信号をそのまま電流変換して電流制御ＰＷＭコントローラに供給するため、容易に周波数切り替え時の出力ＯＮ時間を一定にすることができる（請求項２の効果）。
３）電流制御ＰＷＭコントローラにおいて、大幅な周波数切り替え時でも切り替え時の出力ＯＮ時間の変動を少なくすることができる（請求項３の効果）。

以下、本発明の実施例を、図面により詳細に説明する。
図１は、本発明の一実施例に係るスイッチングレギュレータの制御ブロック図である。
図４と比べると明らかなように、図１の２つの基準電圧回路１１，１４、ブリーダ抵抗、エラーアンプ１２は、従来の周波数切り替え機能付きスイッチングレギュレータと同じであるが、定電流インバータによるリングオシレータ回路１０Ａおよび電流制御ＰＷＭコントローラは、本実施例独自の回路ブロックである。

図１において、従来と同じように、エラーアンプ１２はスイッチングレギュレータの出力電圧Ｖｏｕｔと基準電圧回路１１のブリーダ抵抗の出力とを入力し、両者の差電圧を出力する。次に、コンパレータ（１）１３は、この差電圧と基準電圧回路１４の出力とを入力し、差電圧が基準電圧以上か、またはそれ以下かを判定する。これにより、エラーアンプ１２の出力電圧が電圧−電流変換回路を経てＰＷＭコントローラ回路１６内の電流源を制御し、スイッチ素子のＯＮ時間をコントロールする。また、エラーアンプ１２の出力と基準電圧を比較して、リングオシレータ１０Ａの電流源回路に制御信号を与えるコンパレータ（１）１３により、リングオシレータ１０Ａの発振周波数が切り替わるように構成する。

基準電圧は、例えば発振周波数が高い時でデューティー比が１０％になるようなエラーアンプ１２の出力電圧値に設定しておく。本実施例では、コンパレータ（１）１３の制御信号がＬｏｗのとき、発振周波数を１．２ＭＨｚ、制御信号がＨｉｇｈのとき５０ＫＨｚになるように設定しておく。

図２は、図１におけるスイッチングレギュレータのＰＷＭコントローラのブロック図である。
このＰＷＭコントローラ１６は、電流・電圧変換回路１８と、インバータ（電流制御）２１と、キャパシター１９と、基準電圧源（Ｖｒｅｆ３）２３と、この基準電圧源２３とインバータ２１の出力を比較するコンパレータ（２）２４と、ＡＮＤ回路２５とで構成される。リングオシレータ回路１０Ａの出力はインバータ２１で反転されるが、エラーアンプ１２の出力電圧がインバータ２１の電流を２２で制御し、この電流とインバータ２１の出力−電源間のキャパシター１９で、Ｈｉｇｈ側からＬｏｗ側へ遅延時間を作る。

図３は、図２におけるスイッチングレギュレータの動作を示す信号波形図である。
本実施例では、エラーアンプ１２の出力が徐々に高くなった時のインバータ２１の信号波形を、図３（４）に示す。すなわち、図３（３）の誤差増幅器（エラーアンプ）１２の出力が図３（２）の基準電圧（Ｖｒｅｆ２）１４より低い期間は、図３（１）のリング発振器１０Ａの出力は一定周期の矩形波を発生し、それに同期してインバータ２１の出力も一定周期の遅延波を発生する。エラーアンプ１２の出力が基準電圧１４よりも高くなった期間には、リング発振器１０Ａの出力の周期が長くなり、それに同期してインバータ２１の出力も長い周期のパルスを発生する。

図３（４）のインバータ２１の出力と図３（５）の基準電圧（Ｖｒｅｆ３）とを比較するコンパレータ（２）２４の出力電圧の波形が、図３（６）に示されている。ここで、基準電圧（Ｖｒｅｆ３）は、リングオシレータ回路１０Ａ（およびインバータ２１）の電源の電圧よりも数ボルト（０．５Ｖ前後）だけ低い値に設定してある。
このコンパレータ（２）２４の出力とリングオシレータ回路１０Ａの出力のＡＮＤ２５の出力波形がＰＷＭコントローラの出力電圧で、スイッチング素子をコントロールしている。

また、エラーアンプ１２の出力が基準電圧（Ｖｒｅｆ２）１４よりも上がる時、すなわち負荷が軽い時、オシレータ１０Ａの発振周波数はコンパレータ（１）１３の制御信号がＨｉｇｈとなり、その信号によってリングオシレータ回路１０Ａの電流源を切り替えて、周波数が下がる。この時、電流を制御するエラーアンプ１２の出力電圧は大きく変わらないので、電流の変化は殆んどなく、インバータ２１の出力はＨｉｇｈ側からＬｏｗ側への傾き（遅延時間）は変化しないことが、図３（４）のインバータ出力の信号波形で示されている。

さらに、コンパレータ（２）２４の出力と、ＡＮＤ２５の出力（ＰＷＭコントローラ出力）は、周波数切り替え時にＰＷＭコントローラ出力のＯＮ時間が殆んど変わらないことを示している。

このように、従来の技術においては、スイッチングレギュレータで大幅に周波数を変化させた場合には、切り替え時に数十倍ものＯＮ時間になるため、リップル電圧が増大してしまい、製品の規格を越えてしまうので、周波数を大幅に切り替えることは不可能であったが、本実施例では、発振周波数を大幅にかつ段階的に変化しても、それを解決することができる。すなわち、本実施例では、三角波発振器回路を用いないため、回路の素子数が減少し、かつ低電圧動作を可能にしていることも利点となっている。また、基準電圧（Ｖｒｅｆ３）の代りにＰｃｈトランジスタのしきい値を用いて、図２に示すコンパレータ（２）２４の回路を簡素化することも可能であって、ＰＷＭコントローラ回路全体の素子数を、従来技術のＰＷＭ制御回路に比べて大幅に減少させることができる。

本発明の一実施例に係るスイッチングレギュレータの構成図である。 図１におけるＰＷＭコントローラの詳細構成図である。 本発明の一実施例に係るスイッチングレギュレータの動作波形図である。 従来のスイッチングレギュレータの構成例を示す図である。 従来のスイッチングレギュレータの動作波形図である。

符号の説明

１１…基準電圧（Ｖｒｅｆ）、１２…エラーアンプ、１３…コンパレータ（１）、
１４…基準電圧（Ｖｒｅｆ２）、１０Ａ…リングオシレータ（発振回路）、
１６…ＰＷＭコントローラ、１８…電圧・電流変換回路、１９…キャパシタ、
２１…インバータ、２２…電流源、２３…基準電圧（Ｖｒｅｆ３）、
２４…コンパレータ（２）、２５…ＡＮＤ回路、１０…矩形波発振器、
１５…ＰＷＭコンパレータ。

Claims (3)

1. 基準電圧源回路と、
   該基準電圧源回路の電圧とスイッチングレギュレータの出力の分圧との電圧差を増幅するエラーアンプと、
   該エラーアンプの出力により制御されて矩形波を出力する発振回路と、
   前記エラーアンプの出力電圧を電流に変換する電圧電流変換回路を含み、該電圧電流変換回路の出力信号により、前記発振回路から出力された矩形波のパルス幅を変調する電流制御型ＰＷＭコントローラと、
   前記エラーアンプの出力電圧に基づいて出力負荷の大小を検出し、該検出結果に基づいて前記発振回路の周波数を変えることにより、前記スイッチングレギュレータの効率を可変にする手段と
   を有することを特徴とするスイッチングレギュレータ。
2. 前記出力負荷の大小の検出は、基準電圧回路と、該基準電圧回路の電圧と前記エラーアンプの出力電圧とを比較するコンパレータとによって行われることを特徴とする請求項１記載のスイッチングレギュレータ。
3. 前記発振回路は、前記出力負荷の大小の判定結果を示す信号により制御される電流源を有するリングオシレータからなり、
   前記電流制御型ＰＷＭコントローラは、前記電圧電流変換回路の出力電圧によりリニアに電流が制御される電流源を有し、該電流源が制御されることにより前記矩形波のパルス幅が変調されるＰＷＭコントローラであることを特徴とする請求項１または２記載のスイッチングレギュレータ。

Images