JP4837352B2 - スイッチングレギュレータおよびその駆動方法 - Google Patents

Description

本発明は、負荷電圧をフィードバックするとともに、スイッチング素子の電流値を直接取り込んでフィードバックして制御することにより、制御の遅れを少なくし、出力の変動を迅速に抑圧して、安定性を向上させることが可能なスイッチングレギュレータおよびその駆動方法に関する。

従来のスイッチングレギュレータでは、出力電圧のみによりオン・オフ回路のパルス幅を制御することによりフィードバック回路を構成し、出力電圧を安定化している。
例えば、特開平１１−１５５２８１号公報（特許文献１参照）がある。このスイッチングレギュレータでは、コンパレータでエラーアンプの出力と基準電圧の出力を比較し、その出力により発振回路へ制御信号を出力している。例えば、コンパレータの出力の制御信号がＨのとき、発振回路は高い周波数で発振し、制御信号がＬのときには発振回路は低い周波数で発振する。

図８は、上記特許文献１におけるスイッチングレギュレータの構成図である。
図８において、エラーアンプ１２は、スイッチングレギュレータの出力電圧Ｖｏｕｔと基準電圧回路１１の出力とを入力し、両者の差電圧を出力する。次に、コンパレータ１３は、この差電圧と基準電圧回路１４の出力とを入力し、差電圧が基準電圧以上であるか、またはそれ以下であるかを判定する。矩形波発振器１０は、この判定結果に従って発振周波数が変化するように構成されており、差電圧が基準電圧以下であるときには発振周波数を下げる。ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）コンパレータ１５は、発振回路１０の出力、例えば三角波とエラーアンプ１２の出力を比較して信号を出す。

図９は、図８のスイッチングレギュレータの動作を示す信号波形図である。
図９において、図に示す矩形波発振器１０の三角波とエラーアンプ１２の出力ＯＵＴを比較することで、エラーアンプ１２の出力ＯＵＴが上下することにより、ＰＷＭコンパレータ１５の出力ＯＵＴのパルス幅がコントロールされる。スイッチングレギュレータは、このパルス幅の時間のみ、スイッチ素子をオンまたはオフに制御する。

特開平１１−１５５２８１号公報

しかし、電流制御を行わないスイッチングレギュレータでは、出力電圧のフィードバック径路にタイムラグがあるため、制御が追い付かない場合があり、出力電圧の揺れに対して電圧の上げ過ぎや、下げ過ぎが生じたり、出力電圧の上昇時に電圧の上乗せをしたり、下降時に電圧の下げを行ったりすることがあるため、出力電圧の発振状態を生じることがある。
また、従来の電流モードスイッチングレギュレータでは、Ｄｕｔｙ５０％を越えた時などには、トランジスタの破壊を防止するためにスロープ補償が必要となり、回路規模が増大するという問題があった。

（目的）
本発明の目的は、上述のような出力の発振状態を抑止することが可能であり、かつスロープ補償を不要にして規模の小さな回路で電流モード制御が可能なスイッチングレギュレータおよびその駆動方法を提供することにある。

本発明のスイッチングレギュレータでは、スイッチング素子からの出力電圧を取り出してフィードバック制御を行うとともに、前記スイッチング素子からの出力電流をダイレクトに取り出して第２のフィードバック制御を行うことにより、二重フィードバックによる高速な制御を可能にする。すなわち、出力電圧を見ると同時に、電流の変化の具合を読み取ることにより、スイッチの１パルス毎に出力電流量に比例した部分を高速に変化させる。

本発明のスイッチングレギュレータは、スイッチング素子と、該スイッチング素子からの出力電圧および第１の基準電圧の差電圧を増幅する第１のエラーアンプと、前記スイッチング素子からの出力電流に応じた電流を検出する電流検出回路と、該電流検出回路の出力を増幅させる第２のエラーアンプと、該第１および第２のエラーアンプの出力電圧を電流に変換する電圧電流変換回路と、該電圧電流変換回路から出力される電流値から発振回路の発信信号を変調する電流制御型ＰＷＭコントローラとを有することを特徴としている。

本発明のスイッチングレギュレータ駆動方法は、スイッチング素子の電流を検出し、検出した電流値を第２の誤差増幅回路で増幅し、増幅した出力をＰＷＭコントローラに出力するとともに、出力電圧と第１の基準電圧の差を第１の誤差増幅回路で増幅し、さらに該第１の誤差増幅回路の出力と第２の基準電圧とを比較する比較回路の出力で発振回路を制御し、ＰＷＭコントローラは、前記第２の誤差増幅回路の出力と、前記発振回路の出力を取り込み、増幅された電流値および負荷電流に応じた電流値を基に前記発振回路の発振信号により、前記スイッチング素子のＤｕｔｙ比を制御し、制御した電圧を第３の基準電圧と比較することにより負荷を制御することを特徴としている。

本発明によれば、スイッチングレギュレータのＭＯＳドライバー部に流れる電流をセンスして、電流ＡＭＰで増幅した後、スイッチングのＤｕｔｙ比をコントロールして、出力の発振状態を抑制することができる。（また、一般の電流モードでＤｕｔｙ５０％を越えた時などに必要となるスロープ補償を使用せず、規模の小さな回路で電流モード制御を行うことができる。さらに、負荷に応じて電流を制御しているので、用途が特に大電流向けでない限り、電流制限回路を必要としない。）

（基礎になる回路の説明）
以下、本発明の基礎になるスイッチングレギュレータを、図面により詳細に説明する。
図５は、本発明の基礎になるスイッチングレギュレータの回路構成図である。
図５では、図８に示す従来の周波数切り替え機能付きレギュレータ回路と同じように、２つの基準電圧回路１１，１４、ブリーダ抵抗、エラーアンプ１２、コンパレータ１３が配置されるが、定電流インバータによるリングオシレータ回路１０Ａおよび電流制御ＰＷＭコントローラ１６が新しく設けられている。

図５においては、従来と同じように、エラーアンプ１２はスイッチングレギュレータの出力電圧Ｖｏｕｔと基準電圧回路１１のブリーダ抵抗の出力とを入力し、両者の差電圧を出力する。次に、コンパレータ１３は、この差電圧と基準電圧回路１４の出力とを入力し、差電圧が基準電圧以上か、あるいはその以下かを判定する。これにより、エラーアンプ１２の出力電圧が電圧ー電流変換回路（図６の１８参照）を経てＰＷＭコントローラ回路１６内の電流源を制御し、スイッチ素子のオン時間をコントロールする。また、エラーアンプ１２の出力と基準電圧とを比較して、リングオシレータ１０Ａの電流源回路に制御信号を与えるコンパレータ１３により、リングオシレータ１０Ａの発振周波数が切り替わるように構成する。

図６は、図５におけるスイッチングレギュレータのＰＷＭコントローラの詳細ブロック図である。
ＰＷＭコントローラ１６は、一点鎖線内に示すように、電流・電圧変換回路１８と、インバータ（電流制御）２１と、キャパシター１９と、電流源２２と、基準電圧源（Ｖｒｅｆ３）２３と、この基準電圧源２３とインバータ２１の出力を比較するコンパレータ２４と、アンド回路２５とで構成される。
リングオシレータ回路１０Ａの出力はインバータ２１で反転されるが、エラーアンプ１２の出力電圧がインバータ２１の電流を電流源２２で制御し、この電流とインバータ２１の出力ー電源間のキャパシター１９で、Ｈｉｇｈ側からＬｏｗ側へ遅延時間を作る。

図７は、図６におけるスイッチングレギュレータの動作を示す信号波形図である。
図７（１）はリングオシレータ回路１０Ａの出力波形であり、これは、図７（２）の基準電圧（Ｖｒｅｆ２）に対して、図７（３）のエラーアンプ１２の差出力が重負荷から軽負荷に（Ｌｏｗ側からＨｉｇｈ側に）上昇していることにより、狭い幅のパルスから広い幅のパルスに移行している。

図７（４）は、エラーアンプ１２の出力が徐々に高くなった時のインバータ２１の信号波形を示している。すなわち、図７（３）のエラーアンプ１２の出力が図７（２）の基準電圧（Ｖｒｅｆ２）１４より低い期間は、図７（１）のリングオシレータ１０Ａの出力は一定周期の矩形波を発生し、それに同期してインバータ２１の出力も一定周期の遅延波を発生する。エラーアンプ１２の出力が基準電圧１４よりも高くなった期間には、リングオシレータ１０Ａの出力の周期が長くなり、それに同期してインバータ２１の出力も長い周期のパルスを発生する。

図７（４）のインバータ２１の出力と、図７（５）の基準電圧（Ｖｒｅｆ３）とを比較するコンパレータ２４の出力電圧の波形が、図７（６）に示されている。ここで、基準電圧（Ｖｒｅｆ３）は、リングオシレータ回路１０Ａ（およびインバータ２１）の電源の電圧よりも数ボルト（０．５Ｖ前後）だけ低い値に設定してある。
このコンパレータ２４の出力とリングオシレータ回路１０Ａの出力のアンド回路２５の出力波形がＰＷＭコントローラ１６の出力電圧であって、スイッチング素子をコントロールしている。

（実施例）
以下、本発明の実施例を、図面により詳細に説明する。
図４は、本発明の一実施例に係る昇圧ＤＣ／ＤＣコンバータに適用したスイッチングレギュレータの全体構成図である。
Ｖｉｎは入力電源電圧、９はスイッチング素子、８は負荷（ＬＯＡＤ）に並列に接続された分圧抵抗、１１は第１の基準電圧源（Ｖｒｅｆ）、１２は出力電圧と第１の基準電圧源１１との差電圧を増幅する第１のエラーアンプ、１３Ａはスイッチング素子９からの出力電流（負荷に出力される出力電流）に応じた電流を検出する電流検出回路、１７は検出回路１３Ａの出力を増幅する第２のエラーアンプで、本発明の特徴部分、１５Ａはスイッチング素子を駆動するゲートドライブ回路、１６は増幅回路の電圧を電流に変換し、変換された電流値から発振回路の発振信号を変調（スイッチングのＤｕｔｙ比を制御）する電流制御型ＰＷＭコントローラである。
なお、適用される負荷（ＬＯＡＤ）の種類としては、乾電池を電源とする小型機器に対して適用可能である。

本実施例においては、図４に示すように、第１のエラーアンプ１２とＰＷＭコントローラ１６からなる第１のフィードバック回路に加えて、スイッチング素子９とＰＷＭコントローラ１６からなる第２のフィードバック回路が設けられる。出力電圧Ｖｏｕｔの揺れを感知するためには、スイッチング素子９の電流量をダイレクトに検出することが効果的であり、この電流量を増幅する第２のエラーアンプ１７の出力は、出力電圧と基準電圧源との差を見る第１のエラーアンプ１２の出力よりも出力の変化を詳細かつ迅速に見分けることができる。これを加えた二重のフィードバック制御により、迅速に出力変化を検知することが可能となるため、出力が下がって来たときには急速に上げたいスピードを与えることができ、出力が上がって来たときには急速に下げたいスピードを与えることができる。

つまり、第１のエラーアンプ２によるフィードバック回路のみでは、タイムラグにより出力が上がって来ても、直ちに下げるような制御は与えられず、制御時間にずれが生じるため、さらに上げ過ぎる場合が生じ、安定し難い状態が続行すると、出力の揺れが発振状態に至ってしまうこともある。
本発明のスイッチングレギュレータでは、ゲートドライバ１５Ａが駆動するスイッチング素子９に流れる電流をセンスし、その信号を第２のエラーアンプ１７で増幅し、ＰＷＭコントローラ１６においてＤｕｔｙを制御することにより、負荷条件によって起こる出力の発振状態を抑制することができる。

図１は、本発明の一実施例に係るスイッチングレギュレータの構成図である。
ＰＷＭコントローラ１６の出力（矢印）が左側のゲートドライバ１５Ａに入力される。
破線内の電流検出回路１３Ａが、本実施例により追加された部分である。１５Ａはゲートドライバ、次段に接続されたトランジスタはＮＭＯＳドライバー、ＮＭＯＳドライバーに並列に接続されているのはミラートランジスタ、１７は第２のエラーアンプ、第２のエラーアンプ１７の出力が接続されている１６はＰＷＭコントローラである。
１１は第１の基準電圧源（Ｖｒｅｆ）、１２は第１のエラーアンプ、１４は第２の基準電圧源（Ｖｒｅｆ２）、１３は第１のエラーアンプ１２の差出力と第２の基準電圧源１４を比較するコンパレータ、１０Ａはリングオシレータ回路である。

スイッチング素子であるＮＭＯＳドライバーの電流をミラートランジスタとそれに接続された抵抗とで検出し、検出した電流値を第２のエラーアンプ１７で増幅し、ＰＷＭコントローラ１６に出力する。すなわち、電流検出回路１３Ａは、ミラートランジスタと抵抗で構成されている。
出力電圧と第１の基準電圧１１の差を第１のエラーアンプ１２で増幅し、さらに第１のエラーアンプの出力と第２の基準電圧１４とを比較するコンパレータ１３の出力でリングオシレータ回路１０Ａを制御する。

図３は、図１におけるＰＷＭコントローラの詳細ブロック図である。
図１において、出力負荷が増大すると、ＮＭＯＳドライバーに流れる電流も増加する。ＮＭＯＳドライバーに付属しているミラートランジスタのソース端子に接続された抵抗が、その電流をセンスして、第２のエラーアンプ（電流アンプ）１７に送る。第２のエラーアンプ１７で信号が増幅され、その出力がＰＷＭコントローラ１６の電圧電流変換回路１８を経由して電流源２２に入力される。

一方、本発明の基礎になる回路では、図１に示すように、出力電圧と第１の基準電圧１１の差を第１のエラーアンプ１２で増幅し、さらに第１のエラーアンプ１２の出力は、ＰＷＭコントローラ１６の電圧電流変換回路１８に入力され、さらに電流源２２に入力される。電流源２２は、インバータ２１を流れる電流を制御する。具体的には、リングオシレータ回路１０Ａの発振信号を、インバータ２１に流れる電流で制御することにより、その出力と第３の基準電圧とを比較することにより、スイッチング動作のＤｕｔｙ比を制御する。

図２は、図１におけるＰＷＭコントローラ内部信号の動作波形図である。
図２の本発明の波形と、図７の基礎回路の波形とを比較すると、図７では、ＰＷＭコントローラ１６の電流源は、エラーアンプ１２からの出力信号により、低い電圧レベルならばリングオシレータ回路１０Ａからの出力をそのまま出力し、高い電圧レベルであればリングオシレータ回路１０Ａからの出力のパルス幅を小さくするというように、ＰＷＭコントローラ１６の出力のパルス幅を決定しているが、図２においても、これと同様に第２のエラーアンプ１７からの出力もＰＷＭ制御電圧として機能している。

図７では低い電圧レベルから高い電圧レベルに移行しているのに対して、図２では、高い電圧レベルから低い電圧レベルに移行しているので、図７はリングオシレータ１０Ａの出力と第１のエラーアンプ１２の出力の２つの比較動作であるのに対して、図２はリングオシレータ１０Ａの出力と第２のエラーアンプ１７の出力と第１のエラーアンプ１２の出力の３つの比較動作である点で異なっている。第２のエラーアンプ１７の出力による制御部分により、より迅速に出力を制御することが可能である。

出力の負荷が増えるほど、ＮＭＯＳドライバに流れる電流が増加し、第２のエラーアンプ１７の出力レベルが上がる。すなわち、図２の（イ）で示すように、第１のエラーアンプ１２の出力レベルは高い電圧レベルである方向から低い電圧レベルに移っている。つまり、出力の負荷が増加しているので、ＮＭＯＳドライバに流れる電流は増加しており、第２のエラーアンプ１７の出力は図２（ロ）で示すように、１パルス毎に増加する。その結果、ＰＷＭコントローラ１６の出力の幅が細められる方向（Ｄｕｔｙを小さくする方向）に動作する。すなわち、図２（ロ）の部分に対応するインバータ２１の出力が基準電圧２３より低い部分が生じるため、その部分だけＰＷＭコントローラ１６の出力の幅が細められる。
また、負荷が軽く、ＮＭＯＳドライバに流れる電流が小さくなれば、第２のエラーアンプ１７の出力レベルが下がり、その状態ではＰＷＭコントローラ１６の出力パルス幅は第１のエラーアンプ１２の出力電圧レベルに依存する。

このように、本実施例で提供される電流制御型ＰＷＭコントローラでは、電流源が第１のエラーアンプ１２からの出力信号により、低い電圧レベルであれば発振回路１０Ａからの出力をそのまま出力し、高い電圧レベルであれば発振回路１０Ａからの出力のパルス幅を細くし、かつ第２のエラーアンプ１７からの出力信号は出力の負荷が増加するほど上昇することにより、１パルス毎に出力を増加して、出力の幅を細め、また、第２のエラーアンプ１７の出力信号は出力の負荷が軽減するほど下降することにより、１パルス毎に出力を低減して、出力の幅を広めることで、ＰＷＭ出力のパルス幅を決定している。

結局、本実施例のスイッチングレギュレータでは、スイッチング素子９の電流を検出し、検出した電流値を第２のエラーアンプ１７で増幅し、増幅した出力をＰＷＭコントローラ１６に出力するとともに、出力電圧と第１の基準電圧１１の差を第１のエラーアンプ１２で増幅し、さらに第１のエラーアンプ１２の出力と第２の基準電圧１４とを比較するコンパレータ１３の出力で発振回路１０Ａを制御し、ＰＷＭコントローラ１６は、第１のエラーアンプ１２の出力および第２のエラーアンプ１７の出力と、発振回路１０Ａの出力を取り込み、発振回路１０Ａの出力をインバータ２１に入力し、インバータ２１に流れる電流を、第１のエラーアンプ１２の出力および第２のエラーアンプ１７の出力により制御し、インバータ２１の出力を第３の基準電圧２３とコンパレータ２４で比較し、アンド回路２５により、コンパレータ２４の比較結果と発振回路１０Ａとの論理和演算を行い、アンド回路２５の出力により負荷を制御している。

これにより、ある特定の負荷条件や負荷の変化時における、出力の変動を素早く制御することができ、安定性が向上する。また、インダクタンス電流を各スイッチング毎にコントロールできるので、過電流保護の役割を果たす。

本発明の一実施例に係るスイッチングレギュレータの構成図である。 図１におけるＰＷＭコントローラ内部信号の動作波形図である。 図１におけるＰＷＭコントローラ内部の詳細ブロック図である。 昇圧ＤＣ／ＤＣコンバータに適用した場合のスイッチングレギュレータの全体図である。 本発明の基礎となるスイッチングレギュレータの回路構成図である。 図５におけるＰＷＭコントローラ内部の詳細構成図である。 図５におけるＰＷＭコントローラ内部信号の動作波形図である。 従来のスイッチングレギュレータの構成例を示す図である。 図８におけるスイッチングレギュレータの動作波形図である。

符号の説明

８：負荷分割抵抗
９：スイッチング素子
１０：矩形波発振器
１０Ａ：リングオシレータ
１１：基準電圧（Ｖｒｅｆ）
１２：第１のエラーアンプ
１３：コンパレータ
１３Ａ：電流検出回路
１４：基準電圧（Ｖｒｅｆ２）
１５：ＰＷＭコンパレータ
１５Ａ：ゲートドライブ回路
１６：ＰＷＭコントローラ
１７：第２のエラーアンプ（電流アンプ）
１８：電圧電流変換回路
１９：キャパシタ
２１：インバータ
２２：電流源
２３：基準電圧（Ｖｒｅｆ３）
２４：コンパレータ
２５：アンド回路

Claims (4)

1. スイッチング素子からの出力電圧および第１の基準電圧の差電圧を増幅する第１の誤差増幅回路と、
   該第１の誤差増幅回路の出力により制御されて矩形波を出力する発振回路と、
   前記第１の誤差増幅回路の出力電圧を電流に変換する第１の電圧電流変換回路を含み、該第１の電圧電流変換回路の出力信号により、前記発振回路から出力された矩形波のパルス幅を変調する電流制御型ＰＷＭコントローラと、
   前記第１の誤差増幅回路の出力電圧に基づいて出力負荷の大小を検出し、該検出結果に基づいて前記発振回路の周波数を変える手段と
   を有するスイッチングレギュレータにおいて、
   前記スイッチング素子からの出力電流に応じた電流を検出する電流検出回路と、
   該電流検出回路の出力を増幅させる第２の誤差増幅回路と
   を設け、
   前記電流制御型ＰＷＭコントローラは、
   前記第２の誤差増幅回路の出力電圧を電流に変換する第２の電圧電流変換回路を含み、該第２の電圧電流変換回路の出力信号と前記第１の電圧電流変換回路の出力信号とにより、前記発振回路から出力された矩形波のパルス幅を変調することを特徴とするスイッチングレギュレータ。
2. 前記電流制御型ＰＷＭコントローラでは、
   第１の誤差増幅回路からの出力が予め設定された基準値より低い電圧レベルであれば前記発振回路からの出力をそのまま出力し、高い電圧レベルであれば該発振回路からの出力のパルス幅を細くし、かつ前記第２の誤差増幅回路からの出力信号は出力の負荷が増加するほど上昇することにより、１パルス毎に出力を増加して、前記発振回路からの出力のパルス幅を細め、また、前記第２の誤差増幅回路の出力信号は出力の負荷が軽減するほど下降することにより、１パルス毎に出力を低減して、前記発振回路からの出力のパルス幅を広めることで、ＰＷＭ出力のパルス幅を決定することを特徴とする請求項１に記載のスイッチングレギュレータ。
3. 前記電流検出回路は、スイッチング素子であるＮＭＯＳドライバーに付属しているミラートランジスタと、該ミラートランジスタのソース端子に接続された抵抗から構成されることを特徴とする請求項１もしくは請求項２のいずれかに記載のスイッチングレギュレータ。
4. スイッチング素子の電流を検出し、検出した電流値を第２の誤差増幅回路で増幅し、増幅した出力をＰＷＭコントローラに出力するとともに、
   出力電圧と第１の基準電圧の差を第１の誤差増幅回路で増幅し、さらに該第１の誤差増幅回路の出力と第２の基準電圧とを比較する比較回路の出力で発振回路を制御し、
   ＰＷＭコントローラは、
   前記第１の誤差増幅回路の出力および前記第２の誤差増幅回路の出力と、前記発振回路の出力を取り込み、
   前記発振回路の出力をインバータに入力し、
   該インバータに流れる電流を、前記第１の誤差増幅回路の出力および前記第２の誤差増幅回路の出力により制御し、
   第３の誤差増幅回路により、前記インバータの出力を第３の基準電圧と比較し、
   アンド回路により、前記第３の誤差増幅回路の比較結果と前記発振回路との論理和演算を行い、該アンド回路の出力により負荷を制御することを特徴とするスイッチングレギュレータ駆動方法。

Images