Nothing Special   »   [go: up one dir, main page]

JP4492947B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4492947B2
JP4492947B2 JP2004216152A JP2004216152A JP4492947B2 JP 4492947 B2 JP4492947 B2 JP 4492947B2 JP 2004216152 A JP2004216152 A JP 2004216152A JP 2004216152 A JP2004216152 A JP 2004216152A JP 4492947 B2 JP4492947 B2 JP 4492947B2
Authority
JP
Japan
Prior art keywords
film
insulating film
gas
etching
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004216152A
Other languages
English (en)
Other versions
JP2006041039A (ja
Inventor
栄一 曽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2004216152A priority Critical patent/JP4492947B2/ja
Priority to US11/183,806 priority patent/US7799693B2/en
Publication of JP2006041039A publication Critical patent/JP2006041039A/ja
Application granted granted Critical
Publication of JP4492947B2 publication Critical patent/JP4492947B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体装置の製造方法に係り、詳しくは、多孔質の絶縁膜を層間絶縁膜に用いたダマシン配線の形成に適用して有効な技術に関する。
近年、半導体デバイスの高速化は著しく、多層配線部における配線抵抗と配線間の寄生容量に起因する信号伝搬速度の低下による伝送遅延が問題となってきている。こうした問題は、半導体デバイスの高集積化に伴う配線幅および配線間隔の微細化につれて配線抵抗が上昇し且つ寄生容量が増大するので、益々顕著となる傾向にある。そこで、配線抵抗および寄生容量の増大に基づく信号遅延を防止するために、従来のアルミニウム配線に代わる銅配線の導入が行われると共に、層間絶縁膜に低誘電率の絶縁膜（以下、Ｌｏｗ−ｋ膜という）を用いることが試みられてきた。ここで、低誘電率膜とは二酸化シリコン（ＳｉＯ２ ）膜の比誘電率３．９以下の絶縁膜のことである。
上記銅配線の形成方法として（デュアル）ダマシン法によるものがある。これは、銅がアルミニウムに比較してエッチングレートの制御が困難であることに鑑み、銅はエッチングせずに配線を形成する技術、すなわち層間絶縁膜に配線用溝（トレンチ）あるいは接続孔（ビアホール）をドライエッチングにより形成し、このトレンチあるいはビアホールに銅あるいは銅合金を埋め込むダマシン配線（溝配線）技術である。そして、多層の銅配線では、たとえば、下層の銅配線の上に絶縁性バリア層（あるいはエッチングストッパー層という）として比誘電率の小さいＳｉＣ（炭化シリコン）膜、Ｌｏｗ−ｋ膜として有機系絶縁膜、そしてキャップ膜としてＳｉＯ２ 膜をこの順に成膜した積層膜を形成した後、上記積層膜をドライエッチングして下層配線の上部にビアホールあるいはデュアルダマシン構造のトレンチを形成し、ビアホールあるいはトレンチ内にバリアメタル、銅あるいは銅合金材で成る配線材料膜を埋め込むことによってビアプラグあるいは上層の銅配線を形成する。配線材料膜の埋め込みは、スパッタ法、原子層気相成長（ＡＬＤ；Atomic Layer Deposition）法、Ｃｕメッキ法等によりトレンチ等に埋設するようにして配線材料膜を形成した後、トレンチ等の内部にのみ配線材料膜を残すように化学的機械研磨（ＣＭＰ；Chemical Mechanical Polishing）法を用いて表面を平坦化することによって行われる。
しかし、Ｌｏｗ−ｋ膜を層間絶縁膜としたダマシン法によるビアプラグあるいは銅配線を実用化しようとすると、以下のような２つの大きな問題が生じ、それに対する解決手法が必須となる。その第１の問題は、上記積層膜のドライエッチングにおいて、エッチングで露出する下層の銅配線の表面が酸化され易いためにその表面に絶縁性の反応物が付着すると共に、上記積層膜に形成するビアホールあるいはトレンチの側壁がサイドエッチングされ易く、上記銅配線を有する半導体装置の製造歩留まりが向上しにくいことである。ここで、上記絶縁性の反応物の付着は下層および上層の銅配線間の電気接続不良を引き起こす。また、上記側壁のサイドエッチングはビアホールあるいはトレンチへの配線材料膜の埋め込み不良を引き起こす。そこで、上記積層膜、特に絶縁性バリア層のＳｉＣ膜のドライエッチングにおいて使用するエッチングガスに対して種々の検討がなされ、エッチングガスに酸素含有ガスを添加しないで、窒素含有ガスを用いることが提案されている（例えば、特許文献１，２参照）。しかし、この解決手法はＬｏｗ−ｋ膜が緻密な絶縁膜の場合には有効であるが、Ｌｏｗ−ｋ膜が多孔質の絶縁膜である場合には適用できない。
そして、その第２の問題は、特にＬｏｗ−ｋ膜として多孔質の低誘電率膜を使用する場合に生じる問題であり、上記ビアホールあるいはトレンチの側壁に多数の空孔（ポア）が製造プロセス中に露出し、このポアを通ってＬｏｗ−ｋ膜内に水分、配線材料膜のＣｕあるいはそのバリアメタルであるたとえばタンタル（Ｔａ）、窒化タンタル（ＴａＮ）等が侵入し、層間絶縁膜の信頼性の低下および比誘電率の上昇、配線間のリーク電流の増加等が引き起こされることである。そこで、上記トレンチあるいはビアホールの側壁に側壁保護膜として緻密な膜質の無機絶縁膜（ポアシール）を設けることが提案されている（例えば、特許文献３，４参照）。しかし、上述した従来の側壁保護膜は、比誘電率が約４近くのＳｉＯ２ 膜のような絶縁膜あるいはそれ以上の金属酸化物層で構成されており、比誘電率が２．５程度あるいはそれ以下となる低誘電率膜に比べて極めて高くなる。このために、上述した従来の側壁保護膜は、それをダマシン法による銅配線の形成にそのまま適用しても、層間絶縁膜全体の誘電率が上昇し銅配線間の寄生容量の低減が難しくなる。
以下、上記問題点の詳細を明らかにするために、多孔質絶縁膜から成るＬｏｗ−ｋ膜を層間絶縁膜としたダマシン法によるビアプラグ形成について、図１２〜１４を参照して少し詳細に説明する。ここで、図１２〜１４は下層配線上の絶縁性バリア層をＳｉＣ膜で形成し、Ｌｏｗ−ｋ膜を多孔質の低誘電率膜で形成してダマシン法で配線層間のビアホールおよびビアプラグを形成する場合の工程別素子断面図である。
先ず、図１２（ａ）に示すように、銅配線である下層配線２０１の上にＳｉＣ膜で成る第１エッチングストッパー層２０２を成膜する。そして、この上にＬｏｗ−ｋ膜２０３を成膜する。ここで、Ｌｏｗ−ｋ膜２０３は、たとえば比誘電率が２．５以下になる多孔質のメチルシルセスキオキサン(ｐ−ＭＳＱ：Porous Methyl Silsesquioxane)膜である。
次に、上記Ｌｏｗ−ｋ膜２０３上にキャップ層２０４を成膜する。キャップ層２０４は、レジストマスク形成のリワーク時にレジスト膜のＯ２プラズマアッシング耐性を高め、また、Ｌｏｗ−ｋ膜２０３の吸湿による誘電率上昇を防止し、さらにＣｕメッキ後のＣＭＰの研磨ストッパー等の目的で形成される。このキャップ層２０４は、たとえばシリコン酸化膜で形成される。そして、キャップ層２０４上に公知のフォトリソグラフィ技術により反射防止膜であるＡＲＣ膜（不図示）とレジストマスク２０５を形成する。ここで、レジストマスク２０５にはビアホールパターン２０６を形成する。
次に、図１２（ｂ）に示すように、キャップ層２０４及びＬｏｗ−ｋ膜２０３をＲＩＥ（反応性イオンエッチング）のエッチング装置内で順次にドライエッチングしビアホール２０７を形成する。このドライエッチングの時、エッチングガスとして、フルオロカーボン／Ａｒ／Ｎ２の混合ガス系を用いる。このガス系を用いることで、Ｌｏｗ−ｋ膜３に対する膜ダメージが少なくなる。ここで、エッチング装置は、チャンバ内に対向して設けられた上部電極／下部電極の平行平板電極を有しており、高周波電源がこの上部電極あるいは被処理基板（半導体ウエハ）の載置される下部電極に接続されている。そして、チャンバ内に上記エッチングガスが導入され上記高周波によりプラズマ励起される。上記フルオロカーボンガスは、ＣＦ４、Ｃ４Ｆ８、Ｃ５Ｆ８のようなガスであり、ドライエッチング中のガス圧力は通常のエッチング圧力である１０Ｐａ〜４０Ｐａに設定される。
以上のようにして、Ｌｏｗ−ｋ膜２０３を含む層間絶縁膜にビアホール２０７を形成した後、図１２（ｃ）に示すように、レジストマスク２０５を高温Ｈ２／Ｈｅプラズマ、低温Ｎ２／Ｈ２プラズマなどを用いて膜ダメージなく除去し、キャップ層２０４を露出させる。
次に、図１３（ａ）に示すように、キャップ層２０４をハードマスクにしたドライエッチングにおいて、エッチングガスとしてＣＨＦ3／Ａｒ／Ｎ２混合ガス、ＣＦ4／Ａｒ／Ｎ２混合ガスなどを用いて第１エッチングストッパー層２０２をドライエッチングし、ビアホール２０７を下層配線２０１表面に達するように貫通させる。ここで、エッチング装置は上述したＲＩＥのエッチング装置であり、エッチングガスの圧力は通常の圧力である１０Ｐａ〜４０Ｐａに設定される。
次に、図１３（ｂ）に示すように、スパッタ法によるＴａ、ＴａＮ等のバリアメタルの成膜およびＣｕシード形成、そしてＣｕメッキ成膜を行って配線材料膜２０９を下層配線２０１に接続してビアホール２０７に埋め込むように形成する。次に、配線材料膜２０９に対して、図１３（ｃ）に示すようにＣｕアニールを１５０℃〜３５０℃で行う。さらに、図１４（ａ）に示すように、キャップ層２０４を研磨ストッパーとしその上の配線材料膜２０９の不要部分をＣＭＰにより研磨除去し、下層配線２０１に接続するビアプラグ２１１を形成する。そして、図１４（ｂ）に示すように、ビアプラグ２１１の表面部およびキャップ層２０４を被覆するように第２エッチングストッパー層２１２をＳｉＣ膜等で形成する。
特開２００３−１２４２００号公報 特開２００２−１１０６４４号公報 特開２００３−１９７７４２号公報 特開２０００−２９４６３４号公報
半導体装置の開発では、その設計基準が６５ｎｍから４５ｎｍへと構成素子の微細化が進んでいる。そして、ダマシン配線に用いる低誘電率膜の比誘電率は２．０程度あるいはそれ以下の値が強く求められてきている。このためにＬｏｗ−ｋ膜としては多孔質化した低誘電率膜が必須になっている。
しかしながら、上記図１２〜１４を参照して説明した従来例の場合では、Ｌｏｗ−ｋ膜として多孔質の低誘電率膜を用いるために、特に第１エッチングストッパー層２０２であるＳｉＣ膜のドライエッチングにおいて、図１３（ａ）に示したようにビアホール２０８のＬｏｗ−ｋ膜２０３の側壁近傍にダメージ層２０８が形成されるようになる。このダメージ層２０８は、上記ｐ−ＭＳＱ膜の場合では、メチル基が解離し除去され改質した状態になっている。そして、このダメージ層２０８を通ってＬｏｗ−ｋ膜２０３内に水分、配線材料膜のＣｕあるいはそのバリアメタルであるたとえばＴａＮ等が侵入し、層間絶縁膜の絶縁性の低下および比誘電率の上昇、配線間のリーク電流の増加等が引き起こされるという問題の生じることが判明した。これは、ドライエッチング時のプラズマ励起により生成されるフッ素のラジカル成分により上記側壁が改質されるためである。また、第１エッチングストッパー層２０２のドライエッチングにおいて、Ｌｏｗ−ｋ膜２０３とキャップ層２０４の界面領域にもダメージ層２０８が形成されることも判ってきた。この領域でのダメージ層は、ＣＭＰ法による配線材料膜２０９の研磨工程においてＬｏｗ−ｋ膜２０３あるいは配線材料膜２０９の膜剥がれを生じる。
更に、図１３（ｃ）に示すようにＣｕアニールの工程後に、Ｌｏｗ−ｋ膜２０３中にボイド（空洞）２１０が無制御に発生するという問題の生じることが明らかになった。このボイド２１０が生じると、Ｌｏｗ−ｋ膜２０３の機械的強度が低下し、この場合もＣＭＰ法による配線材料膜２０９の研磨工程において上記膜剥がれが発生し易くなる。このボイド２１０の発生は以下のようである。すなわち、図１３（ａ）でダメージ層２０８を生成させた上記フッ素ラジカルがＬｏｗ−ｋ膜２０３中に取り込まれ、図１３（ｂ）のＣｕメッキ工程でＬｏｗ−ｋ膜２０３中に取り込まれた水分と、図１３（ｃ）のＣｕアニール工程において反応し、Ｌｏｗ−ｋ膜２０３中にフッ化水素酸（ＨＦ）が生成する。そして、このＨＦがＬｏｗ−ｋ膜２０３を局部的にエッチングし、Ｌｏｗ−ｋ膜２０３中にボイド２１０を生成する。
本発明は、上述の事情に鑑みてなされたもので、トレンチあるいはビアホールの側壁部でのダメージ層の生成および多孔質のＬｏｗ−ｋ膜中でのボイドの発生を抑制することのできる半導体装置の製造方法を提供することを目的とする。
本発明者は、多孔質化した絶縁膜を層間絶縁膜に用いてダマシン配線構造体を形成する場合に、下層配線上の絶縁性バリア層であるエッチングストッパー層をエッチング除去する工程において生じる、上記ビアホールあるいはトレンチの側壁部のダメージ層および多孔質絶縁膜内へのフッ素侵入は、上述したドライエッチングでのエッチングガスのプラズマ励起において、フッ素のラジカル成分を低減させると共に直進性の高い窒素イオンあるいはフッ素イオンを多く生成することにより、大幅に低減あるいは抑制できることを見出した。本発明は、この新知見に基づいてなされている。
すなわち、上記課題を解決するために、半導体装置の製造方法にかかる第１の発明は、半導体基板上に形成した多孔質の絶縁膜を少なくとも一部に有する層間絶縁膜にビアホールあるいは配線用溝を設け前記ビアホールあるいは配線用溝に導電体膜を埋め込んで配線を形成する半導体装置の製造方法において、（ａ）素子が形成された半導体基板上に絶縁膜を介して銅を主成分とする導電層を形成する工程、（ｂ）前記導電層の上部に、炭化シリコン膜又は炭化シリコンに水素、酸素、又は窒素を含有させた膜からなる第１の絶縁膜を形成する工程、（ｃ）前記第１の絶縁膜上に多孔質の第２の絶縁膜を形成する工程、（ｄ）前記第２の絶縁膜上に該第２の絶縁膜とは別種の第３の絶縁膜を形成する工程、（ｅ）前記第３の絶縁膜と前記第２の絶縁膜を順にドライエッチングして、前記第２の絶縁膜と前記第３の絶縁膜にビアホールあるいは配線用溝を形成する工程、（ｆ）前記第３の絶縁膜をエッチングマスクにし、フッ素化合物ガスと窒素含有ガスと不活性ガスとを含み酸素を含有しない混合ガスをエッチングガスに用い、エッチング処理室における前記混合ガスの圧力を０．１Ｐａ〜６．０Ｐａの範囲に制御したドライエッチングにより、前記第１の絶縁膜の一部を除去し前記ビアホールあるいは配線用溝を前記導電層の表面まで貫通させる工程、（ｇ）前記ビアホールあるいは配線用溝内に導電体膜を充填する工程、を有する構成となっている。
そして、半導体装置の製造方法にかかる第２の発明は、半導体基板上に形成した多孔質の絶縁膜を少なくとも一部に有する層間絶縁膜にビアホールあるいは配線用溝を設け前記ビアホールあるいは配線用溝に導電体膜を埋め込んで配線を形成する半導体装置の製造方法において、（ａ）素子が形成された半導体基板上に絶縁膜を介して銅を主成分とする導電層を形成する工程、（ｂ）前記導電層の上部に、炭化シリコン膜又は炭化シリコンに水素、酸素、又は窒素を含有させた膜からなる第１の絶縁膜を形成する工程、（ｃ）前記第１の絶縁膜上に多孔質の第２の絶縁膜を形成する工程、（ｄ）前記第２の絶縁膜上に該第２の絶縁膜とは別種の第３の絶縁膜を形成し、前記第３の絶縁膜上に、炭化シリコン膜又は炭化シリコンに水素、酸素、又は窒素を含有させた膜からなる第４の絶縁膜を形成する工程、（ｅ）前記第４の膜と前記第３の絶縁膜と前記第２の絶縁膜を順にドライエッチングして、前記第２の絶縁膜と前記第３の絶縁膜と第４の絶縁膜にビアホールあるいは配線用溝を形成する工程、（ｆ）フッ素化合物ガスと窒素含有ガスと不活性ガスとを含み酸素を含有しない混合ガスをプラズマ励起し前記第３の絶縁膜をエッチングマスクにしたドライエッチングにより、前記第１の絶縁膜の一部をエッチング除去すると共に、前記プラズマ励起で生成するイオンにより前記第１の絶縁膜と共に前記第４の絶縁膜表面をスパッタリングし該スパッタリングで生じる飛散物あるいは反応生成物を前記ビアホールあるいは配線用溝の側壁に付着させて、前記ビアホールあるいは配線用溝を前記導電層の表面まで貫通させると共に、前記ビアホールあるいは配線用溝の側壁に側壁保護層を形成する工程、（ｇ）前記ビアホールあるいは配線用溝内に導電体膜を充填する工程、を有する構成になっている。
上記発明において、前記フッ素化合物ガスは、ＣＦ ４ 、ＣＨＦ ３ 、ＣＨ ２ Ｆ ２ 、ＣＨ ３ Ｆ、ＳＦ ６ 、ＮＦ ３ からなる群より選択された少なくとも一種のエッチングガスであることが好適である。また、前記窒素含有ガスは、Ｎ ２ 、ＮＨ ３ 、Ｎ ２ Ｈ ４ からなる群より選択された少なくとも一種のエッチングガスであることが好適である。
上記発明において、前記第２の絶縁膜のドライエッチングは、Ｃ ｘ Ｈ ｙ Ｆ ｚ の化学式（ｘ、ｙ、ｚは、ｘ≧４、ｙ≧０、ｚ≧１を満たす整数）で表されるフルオロカーボンガスからなる群より選択された少なくとも一種のエッチングガスを用いて行われることが好適である。ここで、前記フルオロカーボンガスは、Ｃ ４ Ｆ ６ 、Ｃ ４ Ｆ ８ あるいはＣ ５ Ｆ ８ ガスであることが好ましい。そして、前記（ｅ）工程あるいは（ｆ）工程のドライエッチングにおいて、エッチングガスに不活性ガスが添加される。
上記発明において、前記（ｅ）工程のドライエッチングにおいて、エッチングガスに不活性ガスが添加されることが好ましい。
上記発明において、（ｆ）工程における前記混合ガスは、ＣＨＦ ３ ／Ａｒ／Ｎ ２ 混合ガス、または、ＣＦ ４ ／Ａｒ／Ｎ ２ 混合ガスであることが好ましい。
本発明の構成により、多孔質の低誘電率膜が配線間の層間絶縁膜として実用レベルで適用できるようになり、高い信頼性を有し高速動作が可能な半導体装置が具現化される。
以下に、図面を参照して本発明の実施形態の幾つかについて詳細に説明する。
（実施の形態１）
図１〜４は、本発明の実施の形態１にかかる銅埋め込みのダマシン配線構造体の製造工程別素子断面図である。
シリコン基板上に化学気相成長（ＣＶＤ）法でシリコン酸化膜を堆積させ、下地絶縁膜（不図示）を形成する。そして、周知のダマシン配線の形成方法により導電層であるＣｕ膜で成る下層配線１を形成する。続いて、第１の絶縁膜である第１エッチングストッパー層２ａとして膜厚が２５ｎｍ程度であり、比誘電率が３．５程度のＳｉＣ膜を成膜する。次に、たとえば、図５に示すようなメチル基を含有する膜組成のＭＳＱ膜に空孔が形成され多孔質化したｐ−ＭＳＱ膜を、スピン塗布法を用いて成膜することにより、第２の絶縁膜として、比誘電率が２．５程度、膜厚が２００ｎｍ〜３００ｎｍ程度になる第１低誘電率膜２ｂを形成する。ここで、第１低誘電率膜２ｂの空孔の含有比率は３０〜４０％程度である。この空孔の含有比率とは、（多孔質でない緻密なＭＳＱ膜バルクの密度）−（多孔質のＭＳＱ膜の密度）の（多孔質でない緻密なＭＳＱ膜バルクの密度）に対する比率である。
次に、上記第１低誘電率膜２ｂ表面に、第３の絶縁膜として、ＣＶＤ法で成膜した膜厚、比誘電率がそれぞれ１００ｎｍ程度、２．５〜３程度の炭素含有シリコン酸化膜（ＳｉＯＣ膜）から成る第１キャップ層２ｃを形成する。このようにして、第１エッチングストッパー層２ａ、第１低誘電率膜２ｂおよび第１キャップ層２ｃからなる層間絶縁膜２が形成される。ここで、第１低誘電率膜２ｂと第１キャップ層２ｃ間の密着性を高めるために、第１低誘電率膜２ｂの表面をプラズマに暴露することが好ましい。このようにしてから、ビアホールの開口パターンを有するレジストマスク３をエッチングマスクにして、上記第１キャップ層２ｃ、第１低誘電率膜２ｂを順次にＲＩＥでドライエッチングし口径が８０ｎｍ程度のビアホール４を形成する。ここで、第１エッチングストッパー層２ａはエッチングしないままにする（図１（ａ））。
この第１キャップ層２ｃ、第１低誘電率膜２ｂのドライエッチングでは、エッチングガスとして例えばＣ４Ｆ８／Ａｒの混合ガス、Ｃ５Ｆ８／Ａｒの混合ガスあるいはＯ２添加あるいはＮ２添加の混合ガスを用い、エッチング装置としては図６で後述するＲＩＥ装置を使用する。ここで、上記エッチングガスの処理室でのガス圧力は後述する通常の２０Ｐａ程度に設定される。上記のような炭素原子の結合量が多いフルオロカーボンガスを含むエッチングガスでは、第１エッチングストッパー層２ａのエッチングはほとんど進まない。そして、このドライエッチングでは、反応生成物として有機ポリマーが多く生成され、その反応生成物がビアホール４の側壁に保護膜として付着して側壁をフッ素のラジカルによるエッチングから保護するために、上記側壁部の近傍において従来の技術で説明したダメージ層２０８が生成されることは無い。このようなフルオロカーボンとして、一般式がＣｘＨｙＦｚの化学式（ｘ、ｙ、ｚは、ｘ≧４、ｙ≧０、ｚ≧１を満たす整数）で表されるフルオロカーボンガスからなる群より選択された少なくとも一種のエッチングガスを用いればよい。
次に、上記レジストマスクをＨ２ ガス、Ｈｅガス等のプラズマで除去する。このレジスト除去で、第１キャップ層２ｃ上の有機材料であるレジストマスクと共に同じ有機材料である上記側壁部の有機ポリマーも除去される。（図１（ｂ））。
次に、上記第１キャップ層２ｃをいわゆるハードマスクにして上記エッチングしないで残っていた第１エッチングストッパー層２ａをエッチング除去する。このドライエッチングの方法について具体例で説明する。
図６は、層間絶縁膜２にビアホールあるいはトレンチの形成に用いるＲＩＥ装置１００の模式的な略断面図である。
チャンバ１０１内には互いに対向する平行平板電極構造の上部電極１０２と下部電極１０３が取付けられ、その間がエッチング処理室であるプラズマ生成空間１０４になっている。そして、上部電極１０２は、シャワーヘッド構造になっており、ガス導入口１０５が設けられガス供給配管１０６に連通し、エッチングガスがプラズマ生成空間１０４に吐出するようになっている。また、上部電極１０２には第１高周波電源１０７が第１整合器１０８を介して接続されており５０ＭＨｚ程度の高周波が印加される。同様に、下部電極１０３は第２高周波電源１０９に第２整合器１１０を介して接続され、１ＭＨｚ程度の周波数の高周波電力が供給される。そして、下部電極１０３上面には、被処理基板である半導体ウエハ１１１が、図示しない静電チャック機構により吸着され固定して載置される。ここで、第１高周波電源１０７は主にエッチングガスをプラズマ励起し、第２高周波電源１０９は上記プラズマから半導体ウエハ１１１へのイオン入射エネルギーを制御する。
上記ＲＩＥ装置では、下部電極１０３に半導体ウエハ１１１を載置した後、後述する所望のエッチングガスが、ガス導入配管１０６を通してガス導入口１０５よりプラズマ生成空間１０４に吐出され、上部電極１０２と下部電極１０３間に第１高周波電源１０７と第２高周波電源１０９によりそれぞれ１ｋＷ（ワット）程度の高周波電力が供給される。そして、プラズマ生成空間１０４に上記エッチングガスのプラズマが生成され、このときプラズマ生成空間１０４は、ガス排気口１１２に連通する真空ポンプ等の排気機構（不図示）により適度の圧力に制御される。
上記ＲＩＥ装置１００を用い、第１キャップ層２ｃをハードマスクにして第１エッチングストッパー層２ａをエッチング除去するには、エッチングガスとしてＣＦ４／Ａｒ／Ｎ２混合ガス、あるいはＣＨＦ３／Ａｒ／Ｎ２混合ガスを用いる。そして、上記エッチングガスをプラズマ励起しプラズマ生成空間１０４のガス圧力を好適な範囲である０．１Ｐａ〜６．０Ｐａになるように圧力制御する。このようなエッチング条件で第１エッチングストッパー層２ａをエッチング除去し、ビアホール４を下層配線１表面に達するように貫通させる。（図１（ｃ））。
図１３（ａ）で説明したように、従来の技術ではＣＨＦ3／Ａｒ／Ｎ２混合ガス、ＣＦ4／Ａｒ／Ｎ２混合ガスのエッチングガスの圧力は、通常の１０Ｐａ〜４０Ｐａであるのに対して、本発明ではガス圧力が上記のように１桁ほど低圧領域に設定される。このようなガス圧力により、フッ素のイオン量が増加しフッ素のラジカル量が低下するようになる。そして、特にエッチングガス中の窒素が第１エッチングストッパー層２ａを構成するＳｉＣ膜の分解を促進させる。同時に窒素あるいはフッ素等の直進性のあるイオンが、上記ＳｉＣ膜をスパッタリングする。そして、このスパッタリングされた飛散物あるいは炭素が窒素と化学結合した反応生成物がビアホール４の側壁に再付着し露出する第１低誘電率膜２ｂ表面に薄い側壁保護層が形成される。ここで、この側壁保護層が形成される詳細および反応生成物の構造については未だ明らかではないが、上記イオンのボンバードメント（イオン衝撃）による第１キャップ層２ｃ表面のスパッタリングおよび第１エッチングストッパー層２ａのスパッタリングに大きく関係しており、その膜厚は薄く比誘電率の小さい（３程度）ものであることは判っている。そして、この側壁に生成された側壁保護層が、上記フッ素ラジカルが第１低誘電率膜２ｂ内に侵入するのを阻止するようになる。このような効果については、図６、図７を参照して後述する。
次に、導電性バリア膜として、膜厚が１ｎｍ〜５ｎｍになるＴａ膜、ＴａＮ膜をスパッタ（ＰＶＤ）法あるいはＡＬＤ法で成膜し、下層配線１に接続する第１バリアメタル膜５を第１キャップ層２ｃ上を被覆しビアホール４に埋め込むように堆積させる。更に、配線材料として、スパッタによるＣｕシード層形成とＣｕメッキ法とを用いて膜厚が２００ｎｍ〜５００ｎｍの第１Ｃｕ膜６をビアホール４に埋め込むように形成する（図２（ａ））。そして、窒素雰囲気において１５０〜３５０℃程度の熱処理を施す。このＣｕアニールにより、第１Ｃｕ膜６の結晶化を行うと共に、第１バリアメタル膜５と第１Ｃｕ膜６との接着性を高める。
そして、ＣＭＰ法を用いて、第１キャップ層２ｃを研磨ストッパーとしてその上の不要な部分のＣｕ膜および第１バリアメタル膜５を順次に研磨除去し、ビアホール４内の第１バリア層７を介し、導電層であるビアプラグ８を充填して形成する（図２（ｂ））。
このようにした後、第１キャップ層２ｃ、第１バリア層７の上部およびビアプラグ８を被覆するように、全面に膜厚が２５ｎｍ程度のＳｉＣ膜から成る第２エッチングストッパー層９ａ（第１の絶縁膜）、ｐ−ＭＳＱ膜から成る比誘電率が２．０程度、膜厚が２００ｎｍ〜３００ｎｍ程度になる第２低誘電率膜９ｂ（第２の絶縁膜）を形成する。そして、上記第２低誘電率膜９ｂ表面に、たとえば膜厚が１００ｎｍのＳｉＯＣ膜から成る第２キャップ層９ｃ（第３の絶縁膜）を形成して、これらの積層した第２層間絶縁膜９を形成する（図２（ｃ））。
そして、トレンチ１０の開口パターンを有するレジストマスク１１をエッチングマスクにして、上記第２キャップ層９ｃ、第２低誘電率膜９ｂを順次にＲＩＥでドライエッチングし幅寸法が１００ｎｍ程度のトレンチ１０を形成する。ここで、第２エッチングストッパー層９ａはエッチングしない（図３（ａ））。この第２キャップ層９ｃ、第２低誘電率膜９ｂのドライエッチングでは、ＲＩＥ装置１００において、図１（ａ）で説明したのと同様にＣ４Ｆ８／Ａｒ／Ｏ２の混合ガス、Ｃ４Ｆ８／Ａｒ／Ｎ２の混合ガス、Ｃ５Ｆ８／Ａｒ／Ｏ２等の混合ガス、Ｃ５Ｆ８／Ａｒ／Ｎ２等の混合ガスをエッチングガスに用いて行う。この場合でも、上記エッチングガスでは、第２エッチングストッパー層９ａのエッチングはほとんど進まない。そして、反応生成物として有機ポリマーが多く生成され、その反応生成物がトレンチ１０の側壁に保護膜として付着して側壁をフッ素のラジカルによるエッチングから保護する。
次に、図１（ｂ）で説明したのと同様にして上記レジストマスク１１をプラズマで除去した後、残渣物を除去する洗浄処理を施して、第２キャップ層９ｃ、第２低誘電率膜９ｂにトレンチ１０を形成する（図３（ｂ））。
次に、上記ＲＩＥ装置１００を用い、第２キャップ層９ｃをハードマスクにして第２エッチングストッパー層９ａをエッチング除去する。このドライエッチングにおいて、エッチングガスとしてＣＦ４／Ａｒ／Ｎ２混合ガス、あるいはＣＨＦ３／Ａｒ／Ｎ２混合ガスを用い、処理室であるプラズマ生成空間１０４のガス圧力を好適な範囲である０．１Ｐａ〜６．０Ｐａになるように圧力制御してプラズマ励起する。このようなエッチング条件で第２エッチングストッパー層９ａをエッチング除去し、トレンチ１０をビアプラグ８に達するように貫通させる（図３（ｃ））。この場合も、図１（ｃ）で説明したのと同様の効果が生じる。この効果については、まとめて図６、図７を参照して後で説明する。
次に、トレンチ１０の側壁および底面、第２キャップ層９ｃ表面を被覆するように、膜厚がそれぞれ５ｎｍ〜１０ｎｍになるＴａ膜／ＴａＮ膜をＰＶＤ法でこの順に堆積させて第２バリアメタル膜１２を全面に成膜する。そして、更に、Ｃｕメッキ法等を用いて膜厚が５００ｎｍ〜１μｍのＣｕ膜を成膜し、第２Ｃｕ膜１３を第２バリアメタル膜１２に積層しトレンチ１０に埋め込むように堆積させる（図４（ａ））。ここで、第２バリアメタル膜１２は第１バリア層７およびビアプラグ８に接続している。そして、ＣＭＰ法を用いて、第２キャップ層９ｃを研磨ストッパーとしてその上の不要な部分の第２Ｃｕ膜１３および第２バリアメタル膜１２を研磨除去する。このようにして、実効的な比誘電率が２．０〜２．５程度になる第２層間絶縁膜９に設けられたトレンチ１０内に第２バリア層１４を介して銅配線から成る上層配線１５が形成される。ここで、上層配線１５は、実効的な比誘電率が２．５〜３．０程度になる第１層間絶縁膜２に形成されたビアプラグ８を通して下層配線１に電気接続され、ダマシン配線構造体の２層配線が完成する（図４（ａ））。
上記実施の形態１で生じる効果について図７、図８に基づいて説明する。ここで、図７（ａ）は、図１（ｃ）あるいは図３（ｃ）で説明した第１キャップ層２ｃあるいは第２キャップ層９ｃをハードマスクにして、第１エッチングストッパー層２ａあるいは第２エッチングストッパー層９ａのＳｉＣ膜をドライエッチングした工程後の断面ＳＥＭ写真である。図７（ｂ）は、図１３（ａ）で説明した従来の技術の場合での同じ工程後の断面ＳＥＭ写真である。上記写真では写真映像が明確になるように、表面のコーティング被膜処理がなされ、ＨＦ溶液への浸漬によるレリーフ処理が施されている。そして、図８（ａ）は、図２（ａ）あるいは図４（ａ）で説明した３５０℃のＣｕアニール工程後の断面ＳＥＭ写真である。図８（ｂ）は、図１３（ｃ）で説明した従来の技術の場合での同じ工程後の断面ＳＥＭ写真である。
図７（ａ）から明らかなように、絶縁性バリア層であるＳｉＣ膜のドライエッチング工程において、ビアホールあるいはトレンチの側壁で露出する多孔質の低誘電率膜表面にダメージ層は全く生じていない。また、キャップ層と低誘電率膜の界面領域にもダメージ層は全く生成されない。これに対して、従来の技術では、図７（ｂ）から明らかなように、ビアホールあるいはトレンチの側壁で露出する多孔質の低誘電率膜表面にダメージ層が生成され、さらにキャップ層と低誘電率膜の界面領域にもダメージ層が生成される。
また、図８（ａ）から明らかなように、ＳｉＣ膜で成るエッチングストッパー層をドライエッチングし、下層配線あるいはビアプラグまで貫通したビアホールあるいはトレンチにバリアメタル膜およびＣｕ膜を埋め込み、そして３５０℃のＣｕアニールを施しても、低誘電率膜には損傷は全く生じていない。これに対して、従来の技術では、図８（ｂ）から明らかなように、低誘電率膜中に多数の上述したところのボイドが発生する。
上述したように、従来の技術では、ＣＨＦ3／Ａｒ／Ｎ２混合ガス、ＣＦ4／Ａｒ／Ｎ２混合ガスのプラズマ生成空間１０４におけるガス圧力は、通常の１０Ｐａ〜４０Ｐａであるのに対して、本発明におけるガス圧力は０．１Ｐａ〜６．０Ｐａである。従来の技術の場合には、上記エッチングガスのプラズマ励起で生成される活性種の中でイオンに較べてラジカル成分が増加し、この増加した窒素あるいはフッ素のラジカル成分は、等方的な熱運動をすることでビアホールあるいはトレンチの側壁で露出する低誘電率膜に多くの損傷を与え、上記ダメージ層を生成するようになる。同時に、上記フッ素ラジカルは、上記ダメージ層から低誘電率膜中の空孔を通って内部に深く侵入し、エッチングストッパー層のドライエッチング工程後であってバリアメタル膜の成膜工程前に行われる洗浄工程あるいはＣｕメッキ工程で侵入した水分と反応しＨＦとなって、シロキサン骨格の低誘電率膜を局部的にエッチングする。そして、上述したような多数のボイドを発生させる。
これに対して、上記エッチングガスの圧力が１０Ｐａ未満に、特に、本発明の場合のように上記エッチングガスの圧力が６．０Ｐａ以下になると、上記エッチングガスのプラズマ励起により窒素およびフッ素のイオン量が大幅に増加し、それらのラジカル量が減少するようになる。また、同時に、特にエッチングガス中の窒素イオンが第１エッチングストッパー層２ａを構成するＳｉＣ膜の分解を促進させ、窒素、フッ素あるいはアルゴン等の直進性のあるイオンが、上記ＳｉＣ膜をスパッタリングするようになる。そして、このスパッタリングされた炭素が窒素と化学結合した反応生成物がビアホール４およびトレンチ１０の側壁に再付着し、露出する第１低誘電率膜２ｂおよび第２低誘電率膜９ｂ表面に薄い側壁保護層が形成される。この側壁保護層の生成は、上記イオン衝撃による第１エッチングストッパー層２ａあるいは第２エッチングストッパー層９ａおよび第１キャップ層２ｃ表面あるいは第２キャップ層９ｃ表面のスパッタリングに関係する。この側壁に生成された側壁保護層が、上記フッ素ラジカルが低誘電率膜の内部に侵入するのを阻止することにより、従来の技術の場合に生成したダメージ層およびボイド発生が抑止されるようになる。
上記スパッタリングは、上記エッチングガスの圧力が下がると共に増大する。しかし、上記ガス圧力が０．１Ｐａよりも低くなると、今度は上記イオンが、上記エッチングストッパー層を除去して露出した下層配線１表面あるいはビアプラグ８および第１バリア層７の表面もスパッタリングするようになる。そして、このスパッタリングで銅あるいはバリアメタルは、ビアホール４あるいはトレンチ１０の側壁に再付着し、多孔質の低誘電率膜の内部に侵入し、層間絶縁膜の絶縁性の低下あるいは配線層間のリーク電流の増加を引き起こす。このような理由から、上記エッチングガスの圧力は、０．１Ｐａ〜６．０Ｐａの範囲に設定するのが好適になる。
上記エッチングガスに用いるフッ素化合物ガスは、ＣＦ４、ＣＨＦ３のようなフルオロカーボンガスの他に、ＣＨ２Ｆ２、ＣＨ３Ｆのようなハイドロフルオロカーボンガスを用いてもよい。更には、フッ素化合物ガスとしてＳＦ６、ＮＦ３のガスも同様に使用することができる。また、窒素含有ガスとしては、窒素ガス以外にもＮＨ３、Ｎ２Ｈ４のようなガスを同様にして使用することができる。
また、上記層間絶縁膜あるいは絶縁性バリア層であるエッチングストッパー層のドライエッチングにおいて、エッチングガスにアルゴン（Ａｒ）のような不活性ガスを添加しているが、その他に添加ガスとして、クリプトン（Ｋｒ）、ネオン（Ｎｅ）等の不活性ガスも同様に使用できる。
上記実施の形態においては、第１の絶縁膜である第１エッチングストッパー層２ａおよび第２エッチングストッパー層９ａは、絶縁性バリア層として、ＳｉＣ膜の他に炭化窒化シリコン（ＳｉＣＮ）膜で形成しても、同様なドライエッチングを施すことで全く同様な効果を奏することができる。また、炭化シリコンに水素（Ｈ）、酸素（Ｏ）窒素（Ｎ）の１原子あるいは複数原子を含有する膜を用いても同様に適用できる。更に、上記エッチングストッパー層に極薄の窒化シリコン（ＳｉＮ）膜を適用することもできる。ここで、ＳｉＮ膜の比誘電率は７程度と高いためにできるだけ薄くすることが好ましい。そして、上記絶縁性バリア層の複数膜を堆積させた積層膜にしてもよい。
上記の実施の形態において、層間絶縁膜を構成する多孔質構造の第１低誘電率膜２ｂあるいは第２低誘電率膜９ｂの空孔の含有比率は３０〜５０％が好適である。空孔の含有比率が５０％を超えると、層間絶縁膜の機械的強度が低下し上記ＣＭＰにおいてバリアメタル膜、Ｃｕ膜あるいは層間絶縁膜の膜剥がれの生じる頻度が高くなる。また、空孔の含有比率が３０％より小さくなると、その比誘電率を２．５以下にすることが難しくなる。
実施の形態１では、第１層間絶縁膜２に設けられるビアホール４の側壁で露出する多孔質の第１低誘電率膜２ｂに上述したように側壁保護層を形成しながら、第１エッチングストッパー層２ａをエッチング除去する。あるいは、第２層間絶縁膜９に設けられるトレンチ８の側壁において露出する多孔質の第２低誘電率膜９ｂに側壁保護層を形成しながら、第２エッチングストッパー層９ａをエッチング除去する。このため、従来の技術で生じていた、ダマシン構造のビアホールおよびトレンチ側壁のサイドエッチングにより生じるボーイング形状は皆無になる。また、第１エッチングストッパー層２ａおよび第２エッチングストッパー層９ａのドライエッチングでは、エッチングガスに酸素含有ガスを添加しないで窒素含有ガスを添加しているために、下層配線１表面の酸化は抑制される。このようにして、微細なダマシン配線構造体においても、配線材料の埋め込み性は高くなると共に配線層間の電気接続不良も大幅に低減して、半導体装置の製造歩留まりは向上する。
そして、上述したような多孔質の低誘電率膜である第１低誘電率膜２ｂおよび第２低誘電率膜９ｂに形成した、ダマシン構造のビアホールおよびトレンチの側壁が、上述したように薄い低誘電率の側壁保護層でコーティングされ、その結果上記側壁近傍にダメージ層が全く形成されなくなるために、層間絶縁膜内への水分あるいは配線材料膜のＣｕあるいはそのバリアメタルであるたとえばＴａあるいはＴａＮ等の侵入が完全に防止されるようになる。このようにして、従来の技術におけるポアシールの形成で生じていたような層間絶縁膜の実効的な誘電率の上昇はなくなり、ダマシン配線構造体の層間絶縁膜は高い信頼性を有し、しかも配線層間のリーク電流の増加およびビアホール部での導通不良等の問題は皆無になる。
また、上記側壁保護層は、フッ素ラジカルが多孔質の低誘電率膜に侵入するのを阻止するために、上述したように、Ｃｕアニールの工程後に、層間絶縁膜を構成する低誘電率膜中にボイドが発生しなくなり、従来の技術において生じていたＣＭＰ工程での層間絶縁膜あるいは配線材料膜の膜剥がれが皆無になる。
そして、半導体装置においてダマシン配線の多層化も容易になり、実用レベルにおいて、高い信頼性を有し微細なダマシン配線構造体が半導体装置に形成できるようになる。このようにして、信頼性が高く高速動作が可能な半導体装置が具現化される。
（実施の形態２）
次に、本発明の実施の形態２について、図９〜１１を参照して以下に説明する。この場合の特徴は、本発明が銅（合金）埋め込みのデュアルダマシン配線に適用されているところである。ここで、図９〜１１は、上層配線をビアプラグとダマシン配線とを一体に形成したデュアルダマシン配線構造体の製造工程別素子断面図である。
シリコン基板上にＣＶＤ法でシリコン酸化膜を堆積させ、下地絶縁膜（不図示）を形成する。そして、周知のアルミニウム銅合金膜の成膜とその加工とにより下層配線２１を形成する。続いて、エッチングストッパー層２２ａ（第１の絶縁膜）として膜厚が２５ｎｍ程度であり、比誘電率が３．５程度のＳｉＣ膜を成膜し、スピン塗布法を用いたｐ−ＭＳＱ膜の成膜により比誘電率が２．０以下、膜厚が２００ｎｍ〜３００ｎｍ程度になる第１低誘電率膜２２ｂ（第２の絶縁膜）を形成する。ここで、第１低誘電率膜２２ｂの空孔の含有比率は５０％程度である。そして、上記第１低誘電率膜２２ｂ上に積層して、ＣＶＤ法で成膜した膜厚、比誘電率がそれぞれ１００ｎｍ程度、２〜３程度のＳｉＯＣ膜から成るミッドストッパー層２２ｃを形成する。更に、ミッドストッパー層２２ｃ上に第２低誘電率膜２２ｄ（第２の絶縁膜）を形成する。この第２低誘電率膜２２ｄは第１低誘電率膜２２ｂと同様にして形成する。但し、その膜厚は第１低誘電率膜２２ｂより厚くなるようにする。そして、第２低誘電率膜２２ｄ上にキャップ層２２ｅ（第３の絶縁膜）をミッドストッパー層２２ｃと同じになるように形成する。これらの多層に積層した絶縁膜で層間絶縁膜２２が構成される。ここで、キャップ層２２ｅは後述するように第１ハードマスク層になる。そして、このキャップ層２２ｅ上に膜厚がたとえば２５ｎｍ程度のＳｉＣ膜から成る第２ハードマスク層２３（第４の絶縁膜）を形成する（図９（ａ））。
次に、公知のフォトリソグラフィ技術とドライエッチング技術により、それぞれレジストマスクを用いて上記第２ハードマスク層２３およびキャップ層２２ｅをエッチング加工しそれぞれにパターン転写する。たとえば口径が８０ｎｍの開口を有する第１ハードマスク層２２ｅ、そして、たとえば幅寸法が１００ｎｍの開口を有する第２ハードマスク２３を形成する。そして、実施の形態１で説明方法により上記レジストマスクを除去する（図９（ｂ））。
次に、第１ハードマスク層２２ｅをエッチングマスクに用いたＲＩＥにより、第２低誘電率膜２２ｄをドライエッチングし、ミッドストッパー層２２ｃ表面に達するビアパターンを転写する。ここで、使用するエッチングガスは、たとえばＣ５Ｆ８／Ａｒのフルオロカーボン系ガスである（図９（ｃ））。
次に、第２ハードマスク層２３をエッチングマスクに用いたＲＩＥにより、第１ハードマスク層２２ｅをドライエッチングし、第２ハードマスク層２３のトレンチパターンを第１ハードマスク層２２ｅに転写する。同時に、ミッドストッパー層２２ｃをエッチングしビアパターン転写を行う。ここで、使用するエッチングガスは、たとえばＣ４Ｆ８／Ａｒ／Ｏ２あるいはＣ４Ｆ８／Ａｒ／Ｎ２のフルオロカーボン系ガスである（図１０（ａ））。
このようにした後、図６で示したＲＩＥ装置１００を用いて、第１ハードマスク層２３をエッチングマスクにして第２低誘電率膜２２ｄをエッチング加工し、トレンチパターンを第２低誘電率膜２２ｄに加工転写する。同時に、ミッドストッパー層２２ｃをエッチングマスクにして、第１低誘電率膜２２ｂをエッチング加工し、ビアパターンを第１低誘電率膜２２ｂに加工転写する。ここで使用するエッチングガスは、Ｃ４Ｆ８／ＡｒあるいはＣ５Ｆ８／Ａｒのフルオロカーボン系ガスである。このようなエッチングガスとしては、その他に、一般式がＣｘＨｙＦｚの化学式（ｘ、ｙ、ｚは、ｘ≧４、ｙ≧０、ｚ≧１を満たす整数）で表されるフルオロカーボンガスからなる群より選択された少なくとも一種のエッチングガスを用いることができる。そして、上記エッチングガスをプラズマ励起しプラズマ生成空間１０４のガス圧力を２０Ｐａ程度になるように圧力制御する。このようにして、デュアルダマシン構造のビアホール２４が第１低誘電率膜２２ｂとミッドストッパー層２２ｃに形成され、同じくデュアルダマシン構造のトレンチ２５が第２低誘電率膜２２ｄとキャップ層２２ｅに形成される。ここで、エッチングストッパー層２２ａはエッチングしないままである。そして、洗浄処理を施して、デュアルダマシン構造になるビアホール２４とトレンチ２５の側壁等の残渣物を除去する（図１０（ｂ））。
次に、ＲＩＥ装置１００を用い、キャップ層２２ｅおよびミッドストッパー層２２ｃをハードマスクにしてエッチングストッパー層２２ａの露出部をエッチング除去する。ここで、エッチングガスとしてＣＦ４／Ａｒ／Ｎ２混合ガス、あるいはＣＨＦ３／Ａｒ／Ｎ２混合ガスを用い、上記エッチングガスをプラズマ励起しプラズマ生成空間１０４のガス圧力を好適な範囲である０．１Ｐａ〜６．０Ｐａになるように圧力制御する。このようなエッチング条件でエッチングストッパー層２２ａをエッチング除去し、デュアルダマシン構造になるビアホール２４を下層配線２１表面に達するように貫通させる。（図１０（ｃ））。
この場合も、上述したように従来の技術におけるエッチングガスの圧力は１０Ｐａ〜４０Ｐａであるのに対して、本発明ではガス圧力が上記のように１桁ほど低圧領域に設定される。このようなガス圧力により、フッ素のイオン量が増加しフッ素のラジカル量が低下するようになる。そして、特にエッチングガス中の窒素がエッチングストッパー層２２ａおよび第２ハードマスク層２３を構成するＳｉＣの分解を促進させ、窒素、フッ素等の直進性のあるイオンが、ビアホール２４の側壁およびトレンチ２５の側壁においてそれぞれ露出する第１低誘電率膜２２ｂおよび第２低誘電率膜２２ｄ表面に薄い側壁保護層を形成する。そして、これらの側壁に生成された側壁保護層が、上記フッ素ラジカルが第１低誘電率膜２２ｂ内および第２低誘電率膜２２ｄ内に侵入するのを阻止するようになる。
次に、膜厚が５ｎｍ〜１０ｎｍになるＴａ膜／ＴａＮ膜の積層構造のバリアメタル膜２６をＰＶＤ法あるいはＡＬＤ法により堆積させ、更に、Ｃｕメッキ法等を用いて膜厚が５００ｎｍ〜１μｍのＣｕ膜２７を積層してデュアルダマシン構造のビアホール２４およびトレンチ２５に埋め込むように成膜する（図１１（ａ））。ここで、バリアメタル膜２６は下層配線２１に接続している。そして、ＣＭＰ法を用いて、キャップ層２２ｅを研磨ストッパーとしその上の不要な部分のＣｕ膜および積層のバリアメタル膜を研磨除去する。このようにして、下層配線２１に接続して、実効的な比誘電率が２．０程度あるいはそれ以下になる層間絶縁膜２２に設けられたデュアルダマシン構造のビアプラグ２４およびトレンチ２５内にバリア層２８とデュアルダマシン配線構造の上層配線２９が形成され、デュアルダマシン配線構造体を有する２層配線が完成する（図１１（ｂ））。
上記実施の形態において、第４の絶縁膜である第２ハードマスク層２３は、ＳｉＣ膜の他に、絶縁性バリア層になるＳｉＣＮ膜で形成しても、同様なドライエッチングを施すことで全く同様な効果を奏することができる。また、炭化シリコンに水素（Ｈ）、酸素（Ｏ）窒素（Ｎ）の１原子あるいは複数原子を含有する膜を用いても同様に適用できる。そして、上記絶縁性バリア層の複数膜を堆積させた積層膜にしてもよい。
上記実施の形態２においては、実施の形態１で説明したのと全く同様の効果が生じる。そして、この実施の形態では、第１の絶縁膜であるエッチングストッパー層２２ａのドライエッチングにおいて、プラズマ中のイオンによる第１の絶縁膜のスパッタリングの他に第４の絶縁膜表面のスパッタリングが加わるために、ビアホール２４の側壁およびトレンチ２５の側壁に容易に側壁保護層が形成できるようになる。また、この場合には、実施の形態１よりもダマシン配線構造体の製法が簡便になる。そして、層間絶縁膜に挿入する多孔質の低誘電率膜以外の絶縁層（エッチングストッパー層あるいはキャップ層）の一部を省くことができるようになり、層間絶縁膜の実効的な誘電率がさらに低減することが可能になる。そして、半導体装置の動作の高速化がさらに進む。
以上、本発明の好適な実施形態について説明したが、上述した実施形態は本発明を限定するものでない。当業者にあっては、具体的な実施態様において本発明の技術思想および技術範囲から逸脱せずに種々の変形・変更を加えることが可能である。
例えば、本発明にかかる第２の絶縁膜である多孔質の絶縁膜としては、ｐ−ＭＳＱ膜と同様に、シロキサン骨格を有する他の絶縁膜あるいは有機高分子を主骨格とした絶縁膜を多孔質化した低誘電率膜を用いることができる。なお、上記シロキサン骨格を有する絶縁膜には、シルセスキオキサン類の絶縁膜であるＳｉ−ＣＨ3結合、Ｓｉ−Ｈ結合、Ｓｉ−Ｆ結合のうち少なくとも１つの結合を含むシリカ膜があり、有機高分子を主骨格とした絶縁膜には、有機ポリマーで成るＳｉＬＫ（登録商標）がある。そして、シルセスキオキサン類の絶縁膜としてよく知られた絶縁材料には、上記ＭＳＱの他、ハイドロゲンシルセスキオキサン（ＨＳＱ：Hydrogen Silsesquioxane)、メチレーテッドハイドロゲンシルセスキオキサン（ＭＨＳＱ：Methylated Hydrogen Silsesquioxane）等がある。さらに、多孔質構造の低誘電率膜としては、ＣＶＤ法により成膜する多孔質のＳｉＯＣＨ膜、多孔質のＳｉＯＣ膜も同様に使用することができる。
また、上述した第３の絶縁膜としては、上記第２の絶縁膜と別種になるシリコン酸化膜、シリコン窒化膜を用いてもよい。
また、上述した銅埋め込みのダマシン配線においてバリア層となる導電性バリア膜としては、Ｗ膜、ＷＮ膜、ＷＳｉＮ膜、Ｔｉ膜、ＴｉＮ膜、ＴｉＳｉＮ膜を用いてもよい。
更には、上記ビアホールあるいはトレンチに銅あるいは銅合金を埋め込む代わりに他の導電体膜を埋め込んだダマシン配線を形成してもよい。ここで、導電体膜としてＷ膜等の高融点金属膜あるいは金（Ａｕ）膜を用いてもよい。
本発明の実施の形態１にかかるダマシン配線構造体の製造方法を示す工程別素子断面図である。 図１に示す工程の続きの工程別素子断面図である。 図２に示す工程の続きの工程別素子断面図である。 図３に示す工程の続きの工程別素子断面図である。 低誘電率膜であるＭＳＱ膜の組成を示す構造図である。 本発明の実施の形態で使用するドライエッチング装置の略断面図である。 本発明の実施の形態で奏する効果を説明するための断面ＳＥＭ写真である。 本発明の実施の形態で奏する効果を説明するための断面ＳＥＭ写真である。 本発明の実施の形態２にかかるデュアルダマシン配線構造体の製造方法を示す工程別素子断面図である。 図９に示す工程の続きの工程別素子断面図である。 図１０に示す工程の続きの工程別素子断面図である。 従来の技術のダマシン配線構造体の製造方法を示す工程別素子断面図である。 図１２に示す工程の続きの工程別素子断面図である。 図１３に示す工程の続きの工程別素子断面図である。
符号の説明
１，２１ 下層配線
２ 第１層間絶縁膜
２ａ 第１エッチングストッパー層
２ｂ、２２ｂ 第１低誘電率膜
２ｃ 第１キャップ層
３，１１ レジストマスク
４，２４ ビアホール
５ 第１バリアメタル膜
６ 第１Ｃｕ膜
７ 第１バリア層
８ ビアプラグ
９ 第２層間絶縁膜
９ａ 第２エッチングストッパー層
９ｂ、２２ｄ 第２低誘電率膜
９ｃ 第２キャップ層
１０，２５ トレンチ
１２ 第２バリアメタル膜
１３ 第２Ｃｕ膜
１４ 第２バリア層
１５，２９ 上層配線
２２ 層間絶縁膜
２２ａ エッチングストッパー層
２２ｃ ミッドストッパー層
２２ｅ キャップ層（第１ハードマスク層）
２３ 第２ハードマスク層
２６ バリアメタル膜
２７ Ｃｕ膜
２８ バリア層

Claims (8)

  1. 半導体基板上に形成した多孔質の絶縁膜を少なくとも一部に有する層間絶縁膜にビアホールあるいは配線用溝を設け前記ビアホールあるいは配線用溝に導電体膜を埋め込んで配線を形成する半導体装置の製造方法において、
    （ａ）素子が形成された半導体基板上に絶縁膜を介して銅を主成分とする導電層を形成する工程、
    （ｂ）前記導電層の上部に、炭化シリコン膜又は炭化シリコンに水素、酸素、又は窒素を含有させた膜からなる第１の絶縁膜を形成する工程、
    （ｃ）前記第１の絶縁膜上に多孔質の第２の絶縁膜を形成する工程、
    （ｄ）前記第２の絶縁膜上に該第２の絶縁膜とは別種の第３の絶縁膜を形成する工程、
    （ｅ）前記第３の絶縁膜と前記第２の絶縁膜を順にドライエッチングして、前記第２の絶縁膜と前記第３の絶縁膜にビアホールあるいは配線用溝を形成する工程、
    （ｆ）前記第３の絶縁膜をエッチングマスクにし、フッ素化合物ガスと窒素含有ガスと不活性ガスとを含み酸素を含有しない混合ガスをエッチングガスに用い、エッチング処理室における前記混合ガスの圧力を０．１Ｐａ〜６．０Ｐａの範囲に制御したドライエッチングにより、前記第１の絶縁膜の一部を除去し前記ビアホールあるいは配線用溝を前記導電層の表面まで貫通させる工程、
    （ｇ）前記ビアホールあるいは配線用溝内に導電体膜を充填する工程、
    を含んでなることを特徴とする半導体装置の製造方法。
  2. 半導体基板上に形成した多孔質の絶縁膜を少なくとも一部に有する層間絶縁膜にビアホールあるいは配線用溝を設け前記ビアホールあるいは配線用溝に導電体膜を埋め込んで配線を形成する半導体装置の製造方法において、
    （ａ）素子が形成された半導体基板上に絶縁膜を介して銅を主成分とする導電層を形成する工程、
    （ｂ）前記導電層の上部に、炭化シリコン膜又は炭化シリコンに水素、酸素、又は窒素を含有させた膜からなる第１の絶縁膜を形成する工程、
    （ｃ）前記第１の絶縁膜上に多孔質の第２の絶縁膜を形成する工程、
    （ｄ）前記第２の絶縁膜上に該第２の絶縁膜とは別種の第３の絶縁膜を形成し、前記第３の絶縁膜上に、炭化シリコン膜又は炭化シリコンに水素、酸素、又は窒素を含有させた膜からなる第４の絶縁膜を形成する工程、
    （ｅ）前記第４の膜と前記第３の絶縁膜と前記第２の絶縁膜を順にドライエッチングして、前記第２の絶縁膜と前記第３の絶縁膜と第４の絶縁膜にビアホールあるいは配線用溝を形成する工程、
    （ｆ）フッ素化合物ガスと窒素含有ガスと不活性ガスとを含み酸素を含有しない混合ガスをプラズマ励起し前記第３の絶縁膜をエッチングマスクにしたドライエッチングにより、前記第１の絶縁膜の一部をエッチング除去すると共に、前記プラズマ励起で生成するイオンにより前記第１の絶縁膜と共に前記第４の絶縁膜表面をスパッタリングし該スパッタリングで生じる飛散物あるいは反応生成物を前記ビアホールあるいは配線用溝の側壁に付着させて、前記ビアホールあるいは配線用溝を前記導電層の表面まで貫通させると共に、前記ビアホールあるいは配線用溝の側壁に側壁保護層を形成する工程、
    （ｇ）前記ビアホールあるいは配線用溝内に導電体膜を充填する工程、
    を含んでなることを特徴とする半導体装置の製造方法。
  3. 請求項１又は２に記載の前記（ｆ）工程において、前記フッ素化合物ガスは、ＣＦ４、ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆ、ＳＦ６、ＮＦ３からなる群より選択された少なくとも一種のエッチングガスであることを特徴とする半導体装置の製造方法。
  4. 請求項１ないし３記載の前記（ｆ）工程において、前記窒素含有ガスは、Ｎ２、ＮＨ３、Ｎ２Ｈ４からなる群より選択された少なくとも一種のエッチングガスであることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
  5. 請求項１ないし３記載の前記（ｅ）工程において、前記第２の絶縁膜のドライエッチングは、ＣｘＨｙＦｚの化学式（ｘ、ｙ、ｚは、ｘ≧４、ｙ≧０、ｚ≧１を満たす整数）で表されるフルオロカーボンガスからなる群より選択された少なくとも一種のエッチングガスを用いて行われることを特徴とする半導体装置の製造方法。
  6. 請求項５記載の前記フルオロカーボンガスは、Ｃ４Ｆ６、Ｃ４Ｆ８あるいはＣ５Ｆ８ガスであることを特徴とする半導体装置の製造方法。
  7. 請求項１ないし５記載の前記（ｅ）工程のドライエッチングにおいて、エッチングガスに不活性ガスが添加されることを特徴とする半導体装置の製造方法。
  8. 請求項１ないし７記載の（ｆ）工程における前記混合ガスは、ＣＨＦ３／Ａｒ／Ｎ２混合ガス、または、ＣＦ４／Ａｒ／Ｎ２混合ガスである半導体装置の製造方法。
JP2004216152A 2004-07-23 2004-07-23 半導体装置の製造方法 Expired - Fee Related JP4492947B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004216152A JP4492947B2 (ja) 2004-07-23 2004-07-23 半導体装置の製造方法
US11/183,806 US7799693B2 (en) 2004-07-23 2005-07-19 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004216152A JP4492947B2 (ja) 2004-07-23 2004-07-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006041039A JP2006041039A (ja) 2006-02-09
JP4492947B2 true JP4492947B2 (ja) 2010-06-30

Family

ID=35657797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004216152A Expired - Fee Related JP4492947B2 (ja) 2004-07-23 2004-07-23 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7799693B2 (ja)
JP (1) JP4492947B2 (ja)

Families Citing this family (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192880B2 (en) * 2004-09-28 2007-03-20 Texas Instruments Incorporated Method for line etch roughness (LER) reduction for low-k interconnect damascene trench etching
KR100558036B1 (ko) * 2004-12-28 2006-03-07 주식회사 하이닉스반도체 반도체메모리장치의 제조 방법
KR100698094B1 (ko) * 2005-07-27 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
WO2007057794A1 (en) * 2005-11-17 2007-05-24 Nxp B.V. Moisture sensor
KR100703559B1 (ko) * 2005-12-28 2007-04-03 동부일렉트로닉스 주식회사 듀얼다마신 구조를 가지는 반도체 소자 및 그 제조방법
KR100711912B1 (ko) * 2005-12-28 2007-04-27 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
US20070218698A1 (en) * 2006-03-16 2007-09-20 Tokyo Electron Limited Plasma etching method, plasma etching apparatus, and computer-readable storage medium
JP4684924B2 (ja) * 2006-03-16 2011-05-18 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP2007266460A (ja) 2006-03-29 2007-10-11 Rohm Co Ltd 半導体装置およびその製造方法
JP2008053507A (ja) * 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd ドライエッチング方法
KR100778869B1 (ko) 2006-09-06 2007-11-22 동부일렉트로닉스 주식회사 반도체 소자의 콘택 형성 방법
US7723237B2 (en) * 2006-12-15 2010-05-25 Tokyo Electron Limited Method for selective removal of damaged multi-stack bilayer films
JP4790649B2 (ja) * 2007-03-16 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5135905B2 (ja) * 2007-06-19 2013-02-06 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2009088269A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 半導体装置、およびその製造方法
JP5072531B2 (ja) * 2007-10-24 2012-11-14 東京エレクトロン株式会社 プラズマエッチング方法及び記憶媒体
CN101925653B (zh) * 2008-01-28 2013-08-07 株式会社钟化 脂环族环氧树脂组合物、其固化物及其制造方法以及含有橡胶状聚合物的树脂组合物
WO2010065459A2 (en) * 2008-12-02 2010-06-10 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of etching organosiloxane dielectric material and semiconductor device thereof
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US9601530B2 (en) 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
JP5521034B2 (ja) 2009-05-29 2014-06-11 アリゾナ・ボード・オブ・リージェンツ，フォー・アンド・オン・ビハーフ・オブ・アリゾナ・ステート・ユニバーシティ フレキシブル半導体デバイスを高温で提供する方法およびそのフレキシブル半導体デバイス
JP5671253B2 (ja) * 2010-05-07 2015-02-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2012021196A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method for manufacturing electronic devices and electronic devices thereof
WO2012021197A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
JP6138439B2 (ja) 2012-09-05 2017-05-31 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US9190317B2 (en) * 2013-01-10 2015-11-17 Semiconductor Manufacturing International (Shanghai) Corporation Interconnection structures and fabrication method thereof
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
WO2017034644A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
KR102466741B1 (ko) 2014-05-13 2022-11-15 아리조나 보드 오브 리젠츠 온 비하프 오브 아리조나 스테이트 유니버시티 전자 디바이스를 제공하는 방법
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9373522B1 (en) * 2015-01-22 2016-06-21 Applied Mateials, Inc. Titanium nitride removal
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US9934984B2 (en) * 2015-09-09 2018-04-03 International Business Machines Corporation Hydrofluorocarbon gas-assisted plasma etch for interconnect fabrication
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
JP7176860B6 (ja) 2017-05-17 2022-12-16 アプライド マテリアルズ インコーポレイテッド 前駆体の流れを改善する半導体処理チャンバ
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
TWI642334B (zh) 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
TWI642333B (zh) 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
CN108598097A (zh) * 2018-01-09 2018-09-28 德淮半导体有限公司 形成穿通硅通孔结构的方法及形成图像传感器的方法
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US11069526B2 (en) * 2018-06-27 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Using a self-assembly layer to facilitate selective formation of an etching stop layer
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
JP7498367B2 (ja) * 2022-04-11 2024-06-11 株式会社日立ハイテク プラズマ処理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284149B1 (en) * 1998-09-18 2001-09-04 Applied Materials, Inc. High-density plasma etching of carbon-based low-k materials in a integrated circuit
JP2000294634A (ja) 1999-04-07 2000-10-20 Nec Corp 半導体装置及びその製造方法
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
US6596467B2 (en) * 2000-09-13 2003-07-22 Shipley Company, L.L.C. Electronic device manufacture
JP2002110644A (ja) 2000-09-28 2002-04-12 Nec Corp エッチング方法
JP2003023072A (ja) 2001-07-06 2003-01-24 Hitachi Ltd 半導体装置の製造方法および半導体装置の製造装置
JP3914452B2 (ja) * 2001-08-07 2007-05-16 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3648480B2 (ja) 2001-12-26 2005-05-18 株式会社東芝 半導体装置およびその製造方法
JP4119726B2 (ja) 2002-10-15 2008-07-16 東京エレクトロン株式会社 プラズマ処理方法
JP4104426B2 (ja) 2002-10-30 2008-06-18 富士通株式会社 半導体装置の製造方法
JP3757213B2 (ja) 2003-03-18 2006-03-22 富士通株式会社 半導体装置の製造方法
JP4057972B2 (ja) 2003-07-25 2008-03-05 富士通株式会社 半導体装置の製造方法
US7256499B1 (en) 2003-10-02 2007-08-14 Advanced Micro Devices, Inc. Ultra low dielectric constant integrated circuit system

Also Published As

Publication number Publication date
JP2006041039A (ja) 2006-02-09
US7799693B2 (en) 2010-09-21
US20060019491A1 (en) 2006-01-26

Similar Documents

Publication Publication Date Title
JP4492947B2 (ja) 半導体装置の製造方法
JP4177993B2 (ja) 半導体装置及びその製造方法
JP2002525840A (ja) 特に銅デュアルダマシーンに有用な原位置統合酸化物エッチングプロセス
JP2006019480A (ja) 半導体装置の製造方法
JP2011155220A (ja) 半導体装置の製造方法
JP2007173511A (ja) 半導体装置の製造方法
KR20080021553A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2008010534A (ja) 半導体装置およびその製造方法
JP4492949B2 (ja) 電子デバイスの製造方法
JP2007294625A (ja) 半導体装置の製造方法
JP2005116801A (ja) 半導体装置の製造方法
KR100780680B1 (ko) 반도체 소자의 금속배선 형성방법
JP4523351B2 (ja) 半導体装置の製造方法
US7338897B2 (en) Method of fabricating a semiconductor device having metal wiring
JP2004119539A (ja) レジストパターンの除去方法
JP2009004633A (ja) 多層配線構造および製造方法
JP2004363447A (ja) 半導体装置およびその製造方法
JP2005005697A (ja) 半導体装置の製造方法
JP2005203568A (ja) 半導体装置の製造方法及び半導体装置
KR100909175B1 (ko) 듀얼 다마신 패턴 형성 방법
JP4447433B2 (ja) 半導体装置の製造方法及び半導体装置
JP2005340601A (ja) 半導体装置の製造方法及び半導体装置
JP4383262B2 (ja) 半導体装置及びその製造方法
KR20060019357A (ko) 반도체 소자의 제조 방법
JP2004031637A (ja) 配線構造の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091130

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091201

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees