Nothing Special   »   [go: up one dir, main page]

JP2006019480A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006019480A
JP2006019480A JP2004195381A JP2004195381A JP2006019480A JP 2006019480 A JP2006019480 A JP 2006019480A JP 2004195381 A JP2004195381 A JP 2004195381A JP 2004195381 A JP2004195381 A JP 2004195381A JP 2006019480 A JP2006019480 A JP 2006019480A
Authority
JP
Japan
Prior art keywords
film
insulating film
opening
forming
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004195381A
Other languages
English (en)
Inventor
Shuji Sone
修次 曽祢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004195381A priority Critical patent/JP2006019480A/ja
Priority to TW093136958A priority patent/TW200603331A/zh
Priority to US11/037,163 priority patent/US20060003577A1/en
Priority to FR0500635A priority patent/FR2872628A1/fr
Publication of JP2006019480A publication Critical patent/JP2006019480A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 多孔質絶縁膜を含む層間絶縁膜の誘電率を実効的に低減させ、微細で高信頼性のダマシン配線を有する半導体装置の実用化を容易にする。
【解決手段】 下層配線１上に多孔質の第１低誘電率膜２ｂを含む第１層間絶縁膜２が形成され、第１低誘電率膜２ｂに設けられたビアホール３の側壁に第１サイドウォールメタル４が形成され、その後に第１エッチングストッパー層２ａがエッチングされて下層配線１が露出される。そして、ビアホール３内にビアプラグ５が埋め込まれる。同様に、多孔質の第２低誘電率膜６ｂを含む第２層間絶縁膜６のトレンチ７内の側壁に第２サイドウォールメタル８設けられた後に第２エッチングストッパー層６ａがエッチングされ上記ビアプラグ５に接続する上層配線９が形成される。
【選択図】 図１

Description

本発明は、半導体装置の製造方法に係り、詳しくは、多孔質の低誘電率膜を層間絶縁膜に用いた多層配線構造を有する半導体装置の製造方法に関する。
半導体装置を構成する素子の微細化は、半導体装置の高性能化にとって最も有効であり、現在、その寸法の設計基準は６５ｎｍから４５ｎｍに向けて技術開発が精力的に進められている。また、上記微細な構造を有する半導体装置の高性能化において、素子間を接続する配線の低抵抗化および配線の寄生容量の低減化のために、微細加工で溝が形成された層間絶縁膜上に銅（Ｃｕ）膜等の配線材料膜を堆積し、溝内に埋め込まれた部分以外にある上記配線材料膜を化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）により除去する、いわゆるダマシン法で形成する溝配線、すなわちダマシン配線が必須になっている。
上記ダマシン配線の形成では、層間絶縁膜の材料としてシリコン酸化膜に代わり、それより比誘電率が低くなる、いわゆる低誘電率膜の絶縁膜材料が必須である。そして、層間絶縁膜の低誘電率化を推し進めるためには、低誘電率膜の多孔質化が最も有効な手段になってくる。ここで、低誘電率膜とは二酸化シリコン膜の比誘電率３．９以下の絶縁膜のことをいう。
しかし、多孔質化した低誘電率膜が半導体装置のダマシン配線の製造プロセスに具体的に適用される場合には、以下のような問題の生じることが懸念され、それに対する解決手法が提案されている。その第１の問題は、低誘電率膜中の空孔の含有比率が高くなりその比誘電率が小さくなると共に層間絶縁膜の機械的強度が不可避的に低減することから生じるものであり、この層間絶縁膜の機械的強度の低下により熱応力起因のクラックが生じ易くなり、結果としてダマシン配線間のショート不良が生じ易くなることである。そこで、層間絶縁膜に形成する接続孔（ビアホール）あるいは配線溝（トレンチ）の側壁に側壁保護膜として高ヤング率絶縁膜を設けることが提案されている（例えば、特許文献１参照）。そして、その第２の問題は、上記ビアホールおよびトレンチの側壁に多数の空孔（ポア）が製造プロセス中に露出し、このポアを通って層間絶縁膜内に水分、配線材料膜のＣｕあるいはそのバリア層になるたとえば窒化タンタル（ＴａＮ）等が浸入し、比誘電率の上昇および層間絶縁膜の信頼性の低下、配線間のリーク電流の増加、ビア部での接続不良等が引き起こされることである。そこで、上記ビアホールあるいはトレンチの側壁に側壁保護膜として緻密な膜質の無機絶縁膜（ポアシール）を設けることが提案されている（例えば、特許文献２参照）。
以下、低誘電率膜を含む層間絶縁膜のビアホールあるいはトレンチ側壁に側壁保護膜を形成してダマシン配線を製造する技術について図１０，１１を参照して説明する。図１０，１１は特許文献２に開示されているポアシールを使用してデュアルダマシン配線を形成する場合の工程別素子断面図である。
図１０（ａ）に示すように、Ｃｕ膜で成る下層配線１０１上に、プラズマシリコン窒化膜であるＰ−ＳｉＮ膜１０２、第１低誘電率膜１０３、プラズマシリコン酸化膜である第１のＰ−ＳｉＯ２膜１０４、第２低誘電率膜１０５および第２のＰ−ＳｉＯ２膜１０６を積層して形成した後、周知のフォトリソグラフィ技術とドライエッチング技術とで、上記第２のＰ−ＳｉＯ２膜１０６と第２低誘電率膜１０５にビア用開口１０７を形成し第１のＰ−ＳｉＯ２膜１０４を露出させる。
次に、図１０（ｂ）に示すように、トレンチパターンを有するレジストマスク１０８を形成する。そして、これをエッチングマスクにした反応性イオンエッチング（ＲＩＥ）で、はじめにハイドロフロロカーボン系ガスを用いて第２のＰ−ＳｉＯ２膜１０６と第１のＰ−ＳｉＯ２膜１０４の上記露出部とをエッチング除去する。
次に、図１０（ｃ）に示すように、第２のＰ−ＳｉＯ２膜１０６をエッチングマスクにし第１のＰ−ＳｉＯ２膜１０４をエッチングストッパーとし、たとえばフロロカーボン系のエッチングガスを用いたＲＩＥにより、露出した第２低誘電率膜１０５をエッチングすると共に、第１低誘電率膜１０３にビアホールを形成する。このＲＩＥにおいては、レジストマスク１０８は前もって除去されエッチングマスクにはならない。引続いて、第１のＰ−ＳｉＯ２膜１０４および第２のＰ−ＳｉＯ２膜１０６をエッチングマスクにして上記ビアホールで露出したＰ−ＳｉＮ膜１０２をエッチング除去し上記ビアホールを下層配線１０１表面まで貫通させ、デュアルダマシン構造のビアホールおよびトレンチを形成する。
次に、図１０（ｄ）に示すように、膜厚が５０ｎｍ程度の第３のＰ−ＳｉＯ２膜（無機絶縁膜）１０９を化学気相成長（ＣＶＤ）で全面に被覆させる。その後エッチバックを施して下層配線１０１表面の第３のＰ−ＳｉＯ２膜１０９を除去する。この工程で、図１１（ａ）に示すように、第３のＰ−ＳｉＯ２膜１０９は絶縁膜のサイドウォールとして残り、側壁保護膜１１０として第１低誘電率膜１０３および第２低誘電率膜１０５の側壁を被覆する。ここで、側壁保護膜１１０は第１のＰ−ＳｉＯ２膜１０４および第２のＰ−ＳｉＯ２膜１０６の側壁も被覆する。
次に、下層配線１０１表面の酸化層を還元除去し、図１１（ｂ）に示すように、バリアメタル膜１１１をスパッタ（ＰＶＤ）法で全面に成膜しその上からＣｕ膜１１２をメッキ法等で堆積させる。そして、ＣＭＰ法で第２のＰ−ＳｉＯ２膜１０６表面の不要の上記バリアメタル膜１１１およびＣｕ膜１１２を研磨除去し、図１１（ｃ）に示すように、下層配線１０１に電気接続するデュアルダマシン配線構造の上層配線１１３を形成する。このようにして、第１低誘電率膜１０３および第２低誘電率膜１０５に設けたデュアルダマシン構造のビアホールおよびトレンチの側壁に側壁保護膜１１０を有するダマシン配線が完成する。
特開２００３−１９７７４２号公報 特開２０００−２９４６３４号公報
上述したように半導体装置の素子は、その設計基準が６５ｎｍから４５ｎｍへとその微細化が進んでいる。そして、ダマシン配線に用いる低誘電率膜の比誘電率は２．０程度あるいはそれ以下の値が強く求められてきている。このように比誘電率が２以下になってくると、通常の低誘電率膜においては多孔質化は更に進んで膜中の空孔の含有比率が４０％近くまで増加する。ここで、後で詳述するが、空孔の含有比率は、多孔質膜の密度をＭｐとし多孔質膜のバルク（空孔を有しない材料膜）の密度をＭｂとして、（Ｍｂ−Ｍｐ）／Ｍｂなる比率のことである。
しかしながら、上述した従来の側壁保護膜あるいはポアシールは、比誘電率が約４近くのＳｉＯ２膜あるいはそれ以上の金属酸化物層のような絶縁膜で構成されており、比誘電率が２．０程度あるいはそれ以下となる低誘電率膜に比べて極めて高くなる。このために、上述した従来の側壁保護膜あるいはポアシールは、それを多孔質の低誘電率膜を層間絶縁膜とするダマシン配線にそのまま適用するも、層間絶縁膜全体の誘電率が上昇しダマシン配線間の寄生容量が増加して、半導体装置の高性能化を阻害するようになるという問題があった。
また、上記図１０，１１を参照して説明した従来例の場合では、下層配線１０１上のＣｕに対して絶縁性バリアの機能を有するＰ−ＳｉＮ膜１０２をＲＩＥでエッチング除去してから、ポアシールになる第３のＰ−ＳｉＯ２膜１０９を形成する。しかし、下層配線１０１上の絶縁性バリア層あるいはエッチングストッパー層のエッチング除去において、第１低誘電率膜１０３あるいは第２低誘電率膜１０５を多孔質の低誘電率膜とすると、その低誘電率膜のデュアルダマシン構造のビアホールおよびトレンチの側壁形状が大きく劣化するようになる。たとえば、この側壁形状は樽（ボーイング）形状になってしまう。そして、このデュアルダマシン構造のビアホールおよびトレンチにＣｕ膜あるいはそのバリア層になるＴａＮ膜の埋め込みが困難になるという問題が生じる。これは、ビアホールあるいはトレンチの寸法が小さくなる程に顕著になってくる。
本発明は、上述の事情に鑑みてなされたもので、多孔質構造の低誘電率膜を含んで成る配線用層間絶縁膜の実効的な誘電率が増大することのないようにし、（デュアル）ダマシン配線に用いられるビアホールあるいはトレンチの側壁形状を高精度に制御し、これらのビアホールあるいはトレンチ内への配線材料の埋め込みを容易にして、微細化した高い信頼性を有するダマシン配線構造体の実用化を可能にすることを目的とする。
本発明者は、多孔質化した低誘電率膜を層間絶縁膜に用いたダマシン配線構造体を形成する場合に、下層配線上の絶縁性バリア層あるいはエッチングストッパー層をエッチング除去する工程において生じるところの、ダマシン配線のビアホールあるいはトレンチの側壁形状の変化は、多孔質化した低誘電率膜のビアホールあるいはトレンチ側壁において空孔の寸法が上記エッチング除去工程において増大し、低誘電率膜の局部的な収縮が生じるためであることを見出した。本発明は、この新知見に基づいてなされている。
すなわち、上記課題を解決するために、半導体装置の製造方法にかかる第１の発明は、素子が形成された半導体基板上に、絶縁膜を介して下層配線層を形成する工程と、前記下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に多孔質絶縁体材料から成る第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に第３の絶縁膜を形成する工程と、前記第３の絶縁膜上に所定の開口パターンを有するレジストマスクを形成する工程と、前記レジストマスクをエッチングマスクにした第１のドライエッチングを施し前記第１の絶縁膜に達する開口を前記第３の絶縁膜および第２の絶縁膜に形成する工程と、前記レジストマスクを除去する工程と、前記レジストマスクを除去した後、前記開口の側壁を被覆するようにバリアメタル膜を全面に堆積させる工程と、第２のドライエッチングを施し前記開口の底部の前記第１の絶縁膜上に堆積した前記バリアメタル膜をエッチング除去する工程と、前記第３の絶縁膜および前記開口の側壁を被覆する前記バリアメタル膜をエッチングマスクにした第３のドライエッチングを前記開口の低部の前記第１の絶縁膜に施し前記開口を前記下層配線層まで貫通させる工程と、前記下層配線層まで貫通した前記開口内に導電体材料を埋め込み前記下層配線層に接続するビアプラグあるいは上層配線層を形成する工程と、を有する構成となっている。
そして、半導体装置の製造方法にかかる第２の発明は、素子が形成された半導体基板上に、絶縁膜を介して下層配線層を形成する工程と、前記下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に多孔質絶縁体材料から成る第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に第３の絶縁膜を形成する工程と、前記第３の絶縁膜上に第４の絶縁膜を形成する工程と、前記第４の絶縁膜上に所定の開口パターンを有するレジストマスクを形成する工程と、前記レジストマスクをエッチングマスクにした第１のドライエッチングを施し前記第４の絶縁膜に前記開口パターンを転写する工程と、前記レジストマスクを除去する工程と、前記開口パターンを有する前記第４の絶縁膜をエッチングマスクにした第２のドライエッチングを施し前記第１の絶縁膜に達する開口を前記第３の絶縁膜および第２の絶縁膜に形成する工程と、前記開口の側壁を被覆するようにバリアメタル膜を全面に堆積させる工程と、第３のドライエッチングを施し前記開口の底部の前記第１の絶縁膜上に堆積した前記バリアメタル膜をエッチング除去する工程と、前記第４の絶縁膜あるいは前記第３の絶縁膜および前記開口の側壁を被覆する前記バリアメタル膜をエッチングマスクにした第４のドライエッチングを前記開口の低部の前記第１の絶縁膜に施し前記開口を前記下層配線層まで貫通させる工程と、前記下層配線層まで貫通した前記開口内に導電体材料を埋め込み前記下層配線層に接続するビアプラグあるいは上層配線を形成する工程と、を有する構成になっている。
そして、半導体装置の製造方法にかかる第３の発明は、素子が形成された半導体基板上に、絶縁膜を介して下層配線層を形成する工程と、前記下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に多孔質絶縁体材料から成る第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に第３の絶縁膜を形成する工程と、前記第３の絶縁膜上に第４の絶縁膜を形成する工程と、レジストマスクを用いたドライエッチングにより前記第４の絶縁膜に第１の開口パターンを形成し前記第３の絶縁膜に第２の開口パターンを形成する工程と、前記レジストマスクを除去する工程と、前記第１の開口パターンを有する前記第４の絶縁膜および前記第２の開口パターンを有する前記第３の絶縁膜をエッチングマスクに用いたドライエッチングにより前記第１の絶縁膜に達するデュアルダマシン構造の開口を前記第２の絶縁膜に形成する工程と、前記デュアルダマシン構造の開口の側壁を被覆するようにバリアメタル膜を全面に堆積させる工程と、前記開口の底部の前記第１の絶縁膜上に堆積した前記バリアメタル膜をドライエッチングで除去する工程と、前記第４の絶縁膜あるいは前記第３の絶縁膜および前記開口の側壁を被覆する前記バリアメタル膜をエッチングマスクにしたドライエッチングを前記開口の低部の前記第１の絶縁膜に施し前記開口を前記下層配線層まで貫通させる工程と、前記下層配線層まで貫通した前記開口内に導電体材料を埋め込み前記下層配線層に接続するデュアルダマシン配線から成る上層配線を形成する工程と、を有する構成になっている。
上記発明において、前記バリアメタル膜は、Ｔａ膜、ＴａＮ膜、ＴａＳｉＮ膜、ＷＮ膜、ＷＳｉＮ膜、ＴｉＮ膜あるいはＴｉＳｉＮ膜を含む導電体材料で構成されることが好適である。
本発明の構成によれば、多孔質の低誘電率膜が配線間の層間絶縁膜として実用レベルで適用できるようになり、高い信頼性を有し高速動作が可能な半導体装置が具現化される。
以下に、図面を参照して本発明の実施形態の幾つかについて詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１にかかるダマシン配線構造体の断面図であり、図２〜４は、上記ダマシン配線構造体の製造工程別素子断面図である。
図１に示すように、ダマシン配線構造の下層配線１が形成される。そして、下層配線１と上層配線とを接続するためのビアプラグの形成領域において、絶縁性バリアの機能を有する第１の絶縁膜である第１エッチングストッパー層２ａ、第２の絶縁膜である第１低誘電率膜２ｂ、第３の絶縁膜である第１キャップ層２ｃの積層膜で成る第１層間絶縁膜２を貫通するビアホール３が設けられ、このビアホール３の第１低誘電率膜２ｂ、第１キャップ層２ｃ側壁にバリアメタルで成る第１サイドウォールメタル４が形成される。そして、ビアプラグ５がビアホール３内に埋め込まれるように設けられる。ここで、ビアプラグ５はＣｕ、Ｃｕ合金あるいはＷ等の金属で形成される。
ここで、第１サイドウォールメタル４は、たとえばタンタル（Ｔａ）膜、高融点金属の窒化膜たとえば窒化タンタル（ＴａＮ）膜等で形成される。そして、その膜厚は、好ましくは２ｎｍ〜１０ｎｍにされる。
また、第１低誘電率膜２ｂは、たとえば比誘電率が２．５程度の多孔質のメチルシルセスキオキサン(ｐ−ＭＳＱ：Porous Methyl Silsesquioxane)膜で形成される。そして、第１低誘電率膜２ｂの空孔の含有比率は４０％以下にすることが好適である。この含有比率が４０％を超えてくると、一部の空孔が相互に連結するようになり、後で詳述するが、上記第１サイドウォールメタル４の形成においてこの連結した孔を通りＴａＮなどの導電体が第１低誘電率膜２ｂ中に浸入し易くなるからである。ここで、空孔の含有比率とは、上述したように、（多孔質でない緻密なＭＳＱ膜バルクの密度）−（多孔質のＭＳＱ膜の密度）の（多孔質でない緻密なＭＳＱ膜バルクの密度）に対する比率である。そして、第１エッチングストッパー層２ａは、炭化珪素（ＳｉＣ）膜、窒素含有炭化珪素（ＳｉＣＮ）膜あるいはＳｉＮ膜で成り、第１キャップ層２ｃは、炭素含有酸化ケイ素（ＳｉＯＣ）膜、ＳｉＣＮ膜、ＳｉＮ膜あるいはＳｉＯ２膜で形成される。但し、第１エッチングストッパー層２ａと第１キャップ層２ｃとは互いに異なる絶縁膜が用いられる。なお、上記の積層した第１層間絶縁膜２の実効的な比誘電率は２．５〜３．０程度になる。
上層配線の形成領域では、第１の絶縁膜である第２エッチングストッパー層６ａ、第２の絶縁膜である第２低誘電率膜６ｂ、第３の絶縁膜である第２キャップ層６ｃが積層して形成され、この積層した第２層間絶縁膜６の所定の領域に設けられたトレンチ７の内壁にバリアメタルから成る第２サイドウォールメタル８が設けられる。そして、上記トレンチ７内にＣｕ膜あるいはＣｕ合金膜から成る上層配線９が埋め込まれ、上記ビアプラグ５に接続して形成される。ここで、第２エッチングストッパー層６ａ、第２低誘電率膜６ｂ、第２キャップ層６ｃは、それぞれ、第１エッチングストッパー層２ａ、第１低誘電率膜２ｂおよび第１キャップ層２ｃと同様な絶縁膜で形成される。
ここで、第２サイドウォールメタル８は、第１サイドウォールメタル４と同じようにＴａ膜あるいは高融点金属の窒化膜で形成される。そして、第２低誘電率膜６ｂは、比誘電率が２．０程度のｐ−ＭＳＱ膜で形成され、第２層間絶縁膜６の実効の比誘電率は２〜２．５程度である。このようにして、ダマシン配線構造体の２層配線が形成される。このダマシン配線構造体では、第１キャップ層２ｃはＣｕに対して絶縁性バリア層として機能する。
次に、本発明にかかる上記ダマシン配線構造体の製造方法について、図２〜４を参照して詳細に説明する。ここで、図１と同じものは同一符号で示している。
シリコン基板上にＣＶＤ法でシリコン酸化膜を堆積させ、下地絶縁膜（不図示）を形成する。そして、周知のダマシン配線の形成方法によりＣｕ膜で成る下層配線１を形成する。続いて、第１の絶縁膜である第１エッチングストッパー層２ａとして膜厚が２５ｎｍ程度であり、比誘電率が３．５程度のＳｉＣ膜を成膜し、スピンオン塗布法を用いたｐ−ＭＳＱ膜の成膜により比誘電率が２．５程度、膜厚が２００ｎｍ〜３００ｎｍ程度になる第２の絶縁膜である第１低誘電率膜２ｂを形成する。ここで、第１低誘電率膜２ｂの空孔の含有比率は３０％程度である。そして、上記第１低誘電率膜２ｂ表面に、ＣＶＤ法で成膜した膜厚および比誘電率がそれぞれ１００ｎｍ程度、２〜３程度のＳｉＯＣ膜から成る第３の絶縁膜である第１キャップ層２ｃを形成する。そして、開口径が１００ｎｍ程度のビアホールの開口パターンを有するレジストマスク１０をエッチングマスクにして、上記第１キャップ層２ｃ、第１低誘電率膜２ｂを順次にＲＩＥでドライエッチングし口径が１００ｎｍ程度のビアホール３を形成する。ここで、第１エッチングストッパー層２ａはエッチングしないままにする（図２（ａ））。上記の少なくとも第１低誘電率膜２ｂのエッチングでは、エッチングガスとしてたとえばＣ４Ｆ８のような炭素を多く含有するフロロカーボン系のフッ素化合物ガスを用い、反応生成物として多く生成する有機ポリマーをビアホール側壁の保護膜とする。このために、このエッチング工程では、形成されるビアホール側壁の損傷は生じない。
次に、上記レジストマスクをＨ２ ガス、Ｈｅガス等のプラズマで除去した後、ＰＶＤ法、ＡＬＤ（原子層気相成長）法あるいはＣＶＤ法等により第１保護メタル膜１１を全面に堆積させる。ここで、第１保護メタル膜１１は、たとえばＴａＮ膜である。第１保護メタル膜１１の成膜で、ビアホール３の側壁には膜厚が３ｎｍ程度のＴａＮ膜が形成される。通常では、成膜時のステップカバレッジの関係から、第１エッチングストッパー層２ａ表面にはそれ以下の膜厚が、第１キャップ層２ｃ表面にはそれ以上の膜厚のＴａＮ膜が形成される（図２（ｂ））。
この第１保護メタル膜１１の成膜において、ビアホール３の側壁に露出する第１低誘電率膜２ｂの空孔を通して、第１保護メタル膜１１を構成する金属が第１低誘電率膜２ｂの内部に侵入することはない。これは、上述したように第１保護メタル膜１１のビアホール３側壁での空孔の含有比率は、４０％程度以下のままに保たれており、一部の空孔が相互に連結するが防止されているからである。
次に、第１保護メタル膜１１に対してＲＩＥにより異方性のエッチバックを施す。このエッチバックに使用するエッチング原料ガスは、塩素（Ｃｌ２）、臭化水素（ＨＢｒ）の混合ガスであり、第１保護メタル膜１１を選択的にエッチングするガスである。このエッチバックにより、第１キャップ層２ｃ上の第１保護メタル膜１１、第１エッチングストッパー層２ａ上の第１保護メタル膜１１をドライエッチングし、少なくとも第１エッチングストッパー層２ａ上の第１保護メタル膜１１をエッチング除去する。そして、ビアホール３内の露出する第１低誘電率膜２ｂおよび第１キャップ層２ｃの側壁に第１サイドウォールメタル４を形成する（図２（ｃ））。
そして、フッ素化合物ガスにＮ２ ガスを含むエッチングガスを用いたＲＩＥにより、第１キャップ層２ｃおよび第１サイドウォールメタル４をエッチングマスクにして第１エッチングストッパー層２ａをドライエッチングし、ビアホール３を下層配線１表面に達するように貫通させる。引続いて、周知のメッキ法等を用いて膜厚が２００ｎｍ程度のＣｕ膜あるいはＣｕ合金膜を配線材料として成膜し、ＣＭＰ法を用いて第１キャップ層２ｃ上の不要な部分のＣｕ膜等を研磨除去し、ビアホール３内にビアプラグ５を充填して形成する（図２（ｄ））。
ここで、絶縁性バリア層である上記第１エッチングストッパー層２ａのドライエッチングにおいて、第１サイドウォールメタル４が第１低誘電率膜２ｂのビアホール３側壁を被覆しているために、フッ素化合物ガスにＮ２ガスを含むエッチングガスによる損傷、たとえば従来の技術で生じていた空孔の寸法の増大とそれに伴う第１低誘電率膜２ｂのビアホール３内での収縮は完全に防止され、ビアホール３におけるボーイングのような断面形状変形は生じなくなる。また、空孔の寸法の増大に伴う空孔の連結もなくなり、上述したように、第１保護メタル膜１１を構成する金属が第１低誘電率膜２ｂの内部に侵入し、配線間でリーク電流が増加することも皆無になる。
このようにした後、第１キャップ層２ｃ、第１サイドウォールメタル４の上部およびビアプラグ５を被覆するように、全面に膜厚が２５ｎｍ程度のＳｉＣ膜から成る第１の絶縁膜である第２エッチングストッパー層６ａ、ｐ−ＭＳＱ膜から成る比誘電率が２．０程度、膜厚が２００ｎｍ〜３００ｎｍ程度になる第２の絶縁膜である第２低誘電率膜６ｂを形成する。そして、上記第２低誘電率膜６ｂ表面に、たとえば膜厚が１００ｎｍのＳｉＯＣ膜から成る第３の絶縁膜である第２キャップ層６ｃを形成する（図３（ａ））。
そして、トレンチ７の開口パターンを有するレジストマスク１２をエッチングマスクにして、上記第２キャップ層６ｃ、第２低誘電率膜６ｂを順次にＲＩＥでドライエッチングし幅寸法が１５０ｎｍ程度のトレンチ７を形成する。ここで、第２エッチングストッパー層６ａはエッチングしない（図３（ｂ））。上記の少なくとも第２低誘電率膜６ｂのエッチングにおいても、エッチングガスとしてたとえばＣ５Ｆ８のような炭素を多く含有するフロロカーボン系のフッ素化合物ガスを用い、有機ポリマーを反応生成物として多く生成しトレンチ７の側壁保護を行う。このようにして、このエッチング工程では、形成されるビアホール側壁の損傷は生じない。
次に、図２（ａ）で説明したのと同様にして上記レジストマスク１２をプラズマで除去した後、残渣物を除去する洗浄処理を施して、第２キャップ層６ｃ、第２低誘電率膜６ｂにトレンチ７を形成する（図３（ｃ））。
次に、ＰＶＤ法等により第２保護メタル膜１３を全面に堆積させる。ここで、第２保護メタル膜１３はたとえばＴａＮ膜である。第２保護メタル膜１３の成膜で、トレンチ７の第２低誘電率膜６ｂの側壁には膜厚が５ｎｍ程度のＴａＮ膜が形成される。また、第２エッチングストッパー層６ａ表面にはそれ以下の膜厚が、第２キャップ層６ｃ表面にはそれ以上の膜厚のＴａＮ膜が形成されるようになる（図４（ａ））。
次に、第２保護メタル膜１３に対して高異方性のＲＩＥによるエッチバックを施す。このエッチバックに使用するエッチング原料ガスは、上述したのと同じであるＣｌ２ 、ＨＢｒの混合ガスであり、第２保護メタル膜１３を選択的にエッチングする。このエッチバックにより、第２キャップ層６ｃ上の第２保護メタル膜１３、第２エッチングストッパー層６ａ上の第２保護メタル膜１３をドライエッチングし、少なくとも第２エッチングストッパー層６ａ上の第２保護メタル膜１３をエッチング除去する。そして、トレンチ７内の露出する第２低誘電率膜６ｂおよび第２キャップ層６ｃの側壁に膜厚が５ｎｍ程度の第２サイドウォールメタル８を形成する（図４（ｂ））。
そして、フッ素化合物ガスにＮ２ ガスを含むエッチングガスを用いたＲＩＥにより、第２キャップ層６ｃおよび第２サイドウォールメタル８をエッチングマスクにして第２エッチングストッパー層６ａをドライエッチングし、トレンチ７をビアプラグ５に達するように貫通させる。引続いて、周知のメッキ法等を用いて膜厚が５００ｎｍ〜１μｎｍのＣｕ膜あるいはＣｕ合金膜から成る配線材料膜１４を成膜する（図４（ｃ））。ここで、配線材料膜１４はビアプラグ５に接続する。そして、ＣＭＰ法を用いて、第２キャップ層６ｃ上の不要な部分のＣｕ膜等を研磨除去する。このようにして、図１で説明した上層配線９が形成され、ダマシン配線構造体の２層配線が完成する。
上記絶縁性バリア層である第２エッチングストッパー層６ａのドライエッチングにおいて、第２サイドウォールメタル８が第２低誘電率膜６ｂのトレンチ７側壁を被覆しているために、フッ素化合物ガスにＮ２ガスを含むエッチングガスによる損傷、たとえば従来の技術で生じていた空孔の寸法の増大とそれに伴う第２低誘電率膜６ｂのトレンチ７内での収縮は完全に防止され、トレンチ７におけるボーイングのような断面形状変形は生じなくなる。また、空孔の寸法の増大に伴う空孔の連結もなくなり、上述したように、第２保護メタル膜１３を構成する金属が第２低誘電率膜６ｂの内部に侵入し、配線間でリーク電流が増加することも皆無になる。
Ｃｕを含有するダマシン配線の形成において、Ｃｕの拡散を防止するために配線上に形成する絶縁性バリア層（エッチングストッパー層）のドライエッチングでは、フッ素化合物ガスとしてＣＦ４のように炭素の含有量の少ないエッチングガスが用いられる。これは、上述したような炭素含有量の多いフロロカーボン系ガスを用いると、反応性生物である有機ポリマーが配線表面に多量に付着し、上記絶縁性バリア層のドライエッチングが困難になるからである。しかし、上記絶縁性バリア層の上記エッチングガスは、上述した炭素含有量の多いフロロカーボン系ガスに比べて、多孔質の低誘電率膜に対してエッチング損傷を生じさせることになる。そこで、上記実施の形態では、第１サイドウォールメタル４あるいは第２サイドウォールメタル８がこのエッチング損傷を防止する機能を有することになる。
そして、上記の実施の形態において、層間絶縁膜を構成する多孔質構造の第１低誘電率膜２ｂあるいは第２低誘電率膜７ｂの空孔の含有比率は３０〜４０％が好適である。空孔の含有比率が４０％を超えると、上述したように第１低誘電率膜２ｂ、第２低誘電率膜６ｂ中の空孔が相互に連結し、第１サイドウォールメタル４あるいは第２サイドウォールメタル９を構成する金属の浸入が生じ易くなり、配線間のリーク電流が増加するからである。また、空孔の含有比率が３０％より小さくなると、その比誘電率を２程度あるいはそれ以下にすることが非常に困難になるからである。
実施の形態１では、多孔質の第１低誘電率膜２ｂを含んで成る第１層間絶縁膜２に設けられるビアホール３の側壁を第１サイドウォールメタル４によりエッチング損傷から保護しながら、絶縁性バリア層である第１エッチングストッパー層２ａをエッチング除去する。あるいは、多孔質の第２低誘電率膜７ｂを含んで成る第２層間絶縁膜７に設けられるトレンチ８の側壁を第２サイドウォールメタル９によりエッチングから保護しながら、第２エッチングストッパー層７ａをエッチング除去する。このため、従来の技術で生じていたところの、ダマシン構造のビアホールおよびトレンチ側壁の形状変形は皆無になり、微細なダマシン配線構造体が半導体装置に形成できるようになる。
また、第１サイドウォールメタル４および第２サイドウォールメタル９は導電体であり、それぞれビアプラグ５、上層配線９に電気接続するため、従来の技術の場合の絶縁体で成るサイドウォールのように第１層間絶縁膜２あるいは第２層間絶縁膜７の誘電率を増大させることは全くなくなる。
そして、上述したようなバリアメタルから成る第１サイドウォールメタル４および第２サイドウォールメタル９で、ダマシン構造のビアホールおよびトレンチの側壁を保護することで、多孔質の低誘電率膜を含む層間絶縁膜の機械的強度の低減に起因するクラックの発生およびダマシン配線間のショート不良は大幅に低減する。また、上記第１サイドウォールメタル４および第２サイドウォールメタル９は、層間絶縁膜内への水分あるいは配線材料膜のＣｕの浸入を完全に防止することができる。このために、ダマシン配線構造体の層間絶縁膜は高い信頼性を有し、層間絶縁膜の実効的な誘電率の上昇はなくなり、しかも配線層間のリーク電流の増加および上記Ｃｕの多孔質の低誘電率膜中への浸入によるビア部での切断／接続不良等の問題は皆無になる。
また、半導体装置においてダマシン配線の多層化も容易になる。そして、実用レベルにおいて、高い信頼性を有し微細なダマシン配線構造体が半導体装置に形成できるようになる。このようにして、信頼性が高く高速動作が可能な半導体装置が具現化される。
（実施の形態２）
次に、本発明の実施の形態２について、図５〜８を参照して以下に説明する。この場合の特徴は、本発明がデュアルダマシン配線の形成に適用されているところにある。ここで、図５は、上層配線をビアプラグとダマシン配線とを一体に形成したデュアルダマシン配線構造体の断面図であり、図６〜８は、上記デュアルダマシン配線構造体の製造工程別素子断面図である。
図５に示すように、たとえばアルミニウム銅合金から成る下層配線２１が形成される。そして、下層配線２１に接続するデュアルダマシン配線の形成領域において、エッチングストッパー層２２ａ、第１低誘電率膜２２ｂ、ミッドストッパー層２２ｃ、第２低誘電率膜２２ｄおよびキャップ層２２ｅの積層膜で成る層間絶縁膜２２にデュアルダマシン構造のビアホール２３およびトレンチ２４が設けられ、このビアホール２３の第１低誘電率膜２２ｂおよびミッドストッパー層２２ｃの側壁にビア部サイドウォールメタル２５が形成される。そして、同様にトレンチ２４の第２低誘電率膜２２ｄおよびキャップ層２２ｅの側壁にトレンチ部サイドウォールメタル２６が設けられる。そして、デュアルダマシン配線構造の上層配線２７が、上記デュアルダマシン構造のビアホール２３およびトレンチ２４内に埋め込まれ、下層配線２１に直接に電気接続するように設けられる。
ここで、ビア部サイドウォールメタル２５およびトレンチ部サイドウォールメタル２６は、たとえばＡＬＤ法あるいはＣＶＤ法等で成膜するＴａ膜あるいは高融点金属の窒化膜で形成され、その膜厚は２ｎｍ〜１０ｎｍである。
そして、第１低誘電率膜２２ｂおよび第２低誘電率膜２２ｄは、たとえば比誘電率が１．８程度の多孔質のｐ−ＭＳＱ膜であり、エッチングストッパー層２２ａは、たとえばＳｉＣ膜であり、ミッドストッパー層２２ｃおよびキャップ層２２ｅは、たとえばＳｉＯＣ膜で形成される。なお、上記の積層した層間絶縁膜２２の実効的な比誘電率は２〜２．５程度となっている。このデュアルダマシン配線構造体では、ミッドストッパー層２２ｃはＣｕに対して絶縁性バリア層として機能することが好ましい。
次に、本発明にかかる上記デュアルダマシン配線構造体の製造方法について、図６〜８を参照して更に詳細に説明する。ここで、図５と同じものは同一符号で示している。
シリコン基板上にＣＶＤ法でシリコン酸化膜を堆積させ、下地絶縁膜（不図示）を形成する。そして、周知のアルミニウム銅合金膜の成膜とその加工とにより下層配線２１を形成する。続いて、第１の絶縁膜であるエッチングストッパー層２２ａとして膜厚が２５ｎｍ程度であり、比誘電率が３．５程度のＳｉＣ膜を成膜し、スピンオン塗布法を用いたｐ−ＭＳＱ膜の成膜により比誘電率が１．８程度、膜厚が２００ｎｍ〜３００ｎｍ程度になる第２の絶縁膜である第１低誘電率膜２２ｂを形成する。ここで、第１低誘電率膜２ｂの空孔の含有比率は４０％程度である。そして、上記第１低誘電率膜２２ｂ上に積層して、ＣＶＤ法で成膜した膜厚、比誘電率がそれぞれ１００ｎｍ程度、２〜３程度のＳｉＯＣ膜から成るミッドストッパー層２２ｃを形成する。更に、ミッドストッパー層２２ｃ上に第２の絶縁膜である第２低誘電率膜２２ｄを形成する。この第２低誘電率膜２２ｄは第１低誘電率膜２２ｂと同様にして形成する。但し、その膜厚は第１低誘電率膜２２ｂより厚くなるようにする。そして、第２低誘電率膜２２ｄ上に第３の絶縁膜であるキャップ層２２ｅを形成する。これらの多層に積層した絶縁膜で層間絶縁膜２２が構成される。ここで、キャップ層２２ｅは後述するように第１ハードマスク層になる。そして、このキャップ層２２ｅ上に、第４の絶縁膜として膜厚がたとえば５０ｎｍ程度のシリコン酸化膜から成る第２ハードマスク層２８を形成する（図６（ａ））。
次に、公知のフォトリソグラフィ技術とドライエッチング技術により、それぞれレジストマスクを用いて上記第２ハードマスク層２８およびキャップ層２２ｅをドライエッチング加工しそれぞれに開口パターン転写する。たとえば口径が８０ｎｍの開口を有する第１ハードマスク層２２ｅ、そして、たとえば幅寸法が１００ｎｍの開口を有する第２ハードマスク２８を形成する。そして、実施の形態１で説明した方法により上記レジストマスクを除去する（図６（ｂ））。
次に、第１ハードマスク層２２ｅをエッチングマスクに用いたＲＩＥにより、第２低誘電率膜２２ｄをドライエッチングし、ミッドストッパー層２２ｃ表面に達するビアパターンを転写する。ここで、使用するエッチングガスは、たとえば上述したフロロカーボン系のフッ素化合物ガスを含む（図６（ｃ））。
次に、第２ハードマスク層２８をエッチングマスクに用いたＲＩＥにより、第１ハードマスク層２２ｅをドライエッチングし、第２ハードマスク層２８のトレンチパターンを第１ハードマスク層２２ｅに転写する。同時に、ミッドストッパー層２２ｃをエッチングしビアパターン転写を行う。ここで、使用するエッチングガスは、たとえばＣＨ２Ｆ２のようなハイドロフロロカーボン系のフッ素化合物のガスを含む（図７（ａ））。
このようにした後、第１ハードマスク層２８をエッチングマスクにして、第２低誘電率膜２２ｄをエッチング加工し、トレンチパターンを第２低誘電率膜２２ｄに加工転写する。同時に、ミッドストッパー層２２ｃをエッチングマスクにして、第１低誘電率膜２２ｂをエッチング加工し、ビアパターンを第１低誘電率膜２２ｂに加工転写する。ここで使用するエッチングガスは、実施の形態１の場合と同様な理由から炭素を多量に含有するフロロカーボン系のフッ化化合物ガスを含む。このようにして、デュアルダマシン構造になるビアホール２３が第１低誘電率膜２２ｂとミッドストッパー層２２ｃに形成され、同じくデュアルダマシン構造になるトレンチ２４が第２低誘電率膜２２ｄとキャップ層２２ｅに形成される。ここで、エッチングストッパー層２２ａはエッチングしないままである（図７（ｂ））。
次に、ＡＬＤ法、ＣＶＤ法等により保護メタル膜２９を全面に成膜し、露出するエッチングストッパー層２２ａ、ビアホール２３側壁、トレンチ２４側壁および第２ハードマスク２８表面に保護メタル膜２９を堆積させる。ここで、保護メタル膜２９はＣｕに対する導電性バリア膜であり、膜厚が２ｎｍ〜１０ｎｍのたとえばＴａ膜、あるいはＴａＮ膜のような高融点金属の窒化膜である（図７（ｃ））。
次に、実施の形態１で説明したのと同様に高い異方性のＲＩＥによるエッチバックを施す。このエッチバックにより、第２ハードマスク２８上およびエッチングストッパー層２２ａ上の保護メタル膜２９をエッチング除去し、ビアホール２３内の露出する第１低誘電率膜２２ｂの側壁にビア部サイドウォールメタル２５を形成し、トレンチ２４内の露出する第２低誘電率膜２２ｄの側壁にトレンチ部サイドウォールメタル２６を形成する（図８（ａ））。
次に、フッ素化合物ガスにＮ２ガスを含むエッチングガスを用いたＲＩＥにより、第２ハードマスク２８、ミッドストッパー層２２ｃ、ビア部サイドウォールメタル２５およびトレンチ部サイドウォールメタル２６をエッチングマスクにしてエッチングストッパー層２２ａをドライエッチングし、ビアホール２３を下層配線２１表面に達するように貫通させる（図８（ｂ））。
この絶縁性バリア層である上記エッチングストッパー層２２ａのドライエッチングにおいて、ビア部サイドウォールメタル２５およびトレンチ部サイドウォールメタル２６が、それぞれ第１低誘電率膜２２ｂ側壁、第２低誘電率膜２２ｄ側壁を被覆しているために、実施の形態１で述べたようなエッチングガスによる損傷は防止され、デュアルダマシン構造のビアホール２３およびトレンチ２４におけるボーイングのような断面形状変形は生じなくなる。また、空孔の寸法の増大に伴う空孔の連結もなくなり、上述したように、保護メタル膜２９を構成する金属が第１低誘電率膜２２ｂあるいは第２低誘電率膜２２ｄの内部に侵入し、配線間でリーク電流が増加することも皆無になる。
次に、メッキ法等を用いて膜厚が５００ｎｍ〜１μｍのＣｕ膜を堆積させ配線材料膜３０を成膜する（図８（ｃ））。ここで、配線材料膜３０は下層配線２１に直接接続している。そして、ＣＭＰ法を用いて、第２ハードマスク層２８上の不要な部分のＣｕ膜と上記第２ハードマスク層２８を研磨除去する。このようにして、図５で説明したデュアルダマシン配線構造の上層配線２７が形成され、デュアルダマシン配線構造体を有する２層配線が完成する。
上記実施の形態２においては、実施の形態１で説明したのと全く同様の効果が生じる。また、この場合には、実施の形態１よりもダマシン配線構造体の製法が簡便になる。そして、層間絶縁膜に挿入する多孔質の低誘電率膜以外の絶縁層（エッチングストッパー層あるいはキャップ層）の一部を省くことができるようになり、層間絶縁膜の実効的な誘電率をさらに低減することが可能になる。このために、半導体装置の動作の高速化がさらに進む。
（実施の形態３）
次に、本発明の実施の形態３について、図９を参照して以下に説明する。この場合の特徴は、実施の形態１，２において、ダマシン構造のビアホールあるいはトレンチ内に更に導電性バリア層を形成するところにある。ここで、図９（ａ）は実施の形態１に上記導電性バリア層を形成したダマシン配線構造体の断面図であり、図９（ｂ）は実施の形態２に上記導電性バリア層を形成したデュアルダマシン配線構造体の断面図である。ここで、図１又は５と同じものはそれぞれ同一符号で示し、その一部の説明は省略する。
図９（ａ）に示すように、第１層間絶縁膜２に設けられたビアホール３の側壁に第１サイドウォールメタル４が形成され、更に第１サイドウォールメタル４を被覆し下層配線１に接続する第１バリア層１５が形成され、この第１バリア層１５を介しビアホール３を埋め込むようにビアプラグ５が設けられる。ここで、第１バリア層１５は、その膜厚が１ｎｍ〜５ｎｍの窒化タングステン（ＷＮ）膜のような導電性バリア膜で形成され、Ｃｕの拡散を防止する。そして、第２層間絶縁膜６に設けられたトレンチ７の側壁に第２サイドウォールメタル８が形成され、更に第２サイドウォールメタル８を被覆し上記ビアプラグ５に接続する第２バリア層１６が形成され、この第２バリア層１６を介しトレンチ７を埋め込むように上層配線９が設けられる。ここで、第２バリア層１６は、その膜厚が５ｎｍ程度のＷＮ膜のような導電性バリア膜で形成される。
また、デュアルダマシン配線構造体においても、図９（ｂ）に示すように、層間絶縁膜２２に形成されたデュアルダマシン構造のビアホール２３およびトレンチ２４の側壁にそれぞれビア部サイドウォールメタル２５、トレンチ部サイドウォールメタル２６が形成され、更にビア部サイドウォールメタル２５およびトレンチ部サイドウォールメタル２６を被覆し下層配線２１に接続するバリア層３１が形成される。そして、このバリア層３１を介しビアホール２３およびトレンチ２４内を埋め込むようにＣｕ膜から成るデュアルダマシン構造の上層配線２７が設けられる。ここで、バリア層３１は、その膜厚が１ｎｍ〜１０ｎｍのＷＮ膜のような導電性バリア膜で形成され、Ｃｕの拡散を防止する。
このようにすることで、Ｃｕで成るビアプラグ５、上層配線９，２７は導電性バリアである第１バリア層４、第２バリア層８あるいはバリア層３１で完全に包まれる構造になるため、例えば第１キャップ層２ｃあるいはミッドストッパー層２２ｃがＣｕに対してバリア性を持たない絶縁膜であってもよく、第１キャップ２ｃ、ミッドストッパー層２２ｃのような層間絶縁膜を構成する絶縁材料の選択範囲が大幅に増大し、層間絶縁膜の実効的な誘電率を低減させることが容易になってくる。
以上、本発明の好適な実施形態について説明したが、上述した実施形態は本発明を限定するものでない。当業者にあっては、具体的な実施態様において本発明の技術思想および技術範囲から逸脱せずに種々の変形・変更を加えることが可能である。
例えば、上記の実施の形態において、ビアホールあるいはトレンチの側壁に形成するサイドウォールメタルと層間絶縁膜を構成する低誘電率膜との間に、それぞれ以下のような多孔質保護絶縁膜を介在させてもよい。すなわち、この多孔質保護絶縁膜は上記第１、第２低誘電率膜と同種あるいは異種の多孔質絶縁膜である。ここで、多孔質絶縁膜中にある空孔の含有比率が３０％以下であり、その空孔の寸法が２ｎｍ以下であることが好ましい。このようにすることで、第１低誘電率膜２ｂあるいは第２低誘電率膜６ｂの多孔質の度合いが高くなっても、たとえば膜中の空孔の含有比率が４０％を超えても、ダマシン構造のビアホールあるいはトレンチ側壁部に形成される上記多孔質保護絶縁膜の空孔は、相互に連結するようなことはなくそれぞれが孤立して存在しているために、上述した第１、第２保護メタル膜１１，１３、保護メタル膜２９の成膜時にその構成金属が、第１低誘電率膜２ｂあるいは第２低誘電率膜６ｂに浸入することは防止される。そして、多孔質の度合いが高くなり、その比誘電率がたとえば１．６程度と更に小さくなる第１低誘電率膜２ｂあるいは第２低誘電率膜６ｂの使用も可能になる。
また、サイドウォールメタルとしては、上記実施の形態では１層構造であるが２層構造あるいはそれ以上の多層構造にしてもよい。
また、本発明の多孔質構造の低誘電率膜としては、ｐ−ＭＳＱ膜と同様に、シロキサン骨格を有する他の絶縁膜あるいは有機高分子を主骨格とした絶縁膜を多孔質化した絶縁膜を用いることができる。なお、上記シロキサン骨格を有する絶縁膜には、シルセスキオキサン類の絶縁膜であるＳｉ−ＣＨ3結合、Ｓｉ−Ｈ結合、Ｓｉ−Ｆ結合のうち少なくとも１つの結合を含むシリカ膜があり、有機高分子を主骨格とした絶縁膜には、有機ポリマーで成るＳｉＬＫ（登録商標）がある。そして、シルセスキオキサン類の絶縁膜としてよく知られた絶縁材料には、上記ＭＳＱの他、ハイドロゲンシルセスキオキサン（ＨＳＱ：Hydrogen Silsesquioxane)、メチレーテッドハイドロゲンシルセスキオキサン（ＭＨＳＱ：Methylated Hydrogen Silsesquioxane）等がある。さらに、多孔質構造の低誘電率膜としては、ＣＶＤ法により成膜する多孔質のＳｉＯＣＨ膜、ＳｉＯＣ膜も同様に使用することができる。
また、上記実施の形態において各エッチングストッパー層には、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＮ膜あるいはこれらの積層膜を用いてもよい。そして、各キャップ層には、ＳｉＯＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、ＳｉＯ２膜あるいはこれらの積層膜を用いてもよい。但し、上記エッチングストッパー層、キャップ層には、互いに異なる絶縁膜が用いられることが好ましい。
また、上述したバリアメタルのサイドウォールの導電材料膜としては、その他に高融点金属の窒化膜を含むものとしてＴａＳｉＮ膜、ＷＮ膜、ＷＳｉＮ膜、ＴｉＮ膜、ＴｉＳｉＮ膜を用いてよい。あるいは、Ｔａ、Ｗ、Ｔｉのような高融点金属膜との積層膜または上記高融点金属の窒化膜の積層膜から成る導電複合体膜であればよい。
本発明の実施の形態１にかかる半導体装置のダマシン配線構造体の断面図である。 同ダマシン配線構造体の製造方法を示す工程別素子断面図である。 図２に示す工程の続きの工程別素子断面図である。 図３に示す工程の続きの工程別素子断面図である。 本発明の実施の形態２にかかる半導体装置のデュアルダマシン配線構造体の断面図である。 同デュアルダマシン配線構造体の製造方法を示す工程別素子断面図である。 図６に示す工程の続きの工程別素子断面図である。 図７に示す工程の続きの工程別素子断面図である。 本発明の実施の形態３にかかる半導体装置のダマシン配線構造体の断面図である。 従来のデュアルダマシン配線構造体の製造方法を示す工程別素子断面図である。 図１０に示す工程の続きの工程別素子断面図である。
符号の説明
１，２１ 下層配線
２ 第１層間絶縁膜
２ａ 第１エッチングストッパー層
２ｂ、２２ｂ 第１低誘電率膜
２ｃ 第１キャップ層
３，２３ ビアホール
４ 第１サイドウォールメタル
５ ビアプラグ
６ 第２層間絶縁膜
６ａ 第２エッチングストッパー層
６ｂ、２２ｄ 第２低誘電率膜
６ｃ 第２キャップ層
７，２４ トレンチ
８ 第２サイドウォールメタル
９，２７ 上層配線
１０，１２ レジストマスク
１１ 第１保護メタル膜
１３ 第２保護メタル膜
１４，３０ 配線材料膜
１５ 第１バリア層
１６ 第２バリア層
２２ 層間絶縁膜
２２ａ エッチングストッパー層
２２ｃ ミッドストッパー層
２２ｅ キャップ層（第１ハードマスク層）
２５ ビア部サイドウォールメタル
２６ トレンチ部サイドウォールメタル
２８ 第２ハードマスク層
２９ 保護メタル膜
３１ バリア層

Claims (4)

  1. 素子が形成された半導体基板上に、絶縁膜を介して下層配線層を形成する工程と、
    前記下層配線層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に多孔質絶縁体材料から成る第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜上に第３の絶縁膜を形成する工程と、
    前記第３の絶縁膜上に所定の開口パターンを有するレジストマスクを形成する工程と、
    前記レジストマスクをエッチングマスクにした第１のドライエッチングを施し前記第１の絶縁膜に達する開口を前記第３の絶縁膜および第２の絶縁膜に形成する工程と、
    前記レジストマスクを除去する工程と、
    前記レジストマスクを除去した後、前記開口の側壁を被覆するようにバリアメタル膜を全面に堆積させる工程と、
    第２のドライエッチングを施し前記開口の底部の前記第１の絶縁膜上に堆積した前記バリアメタル膜をエッチング除去する工程と、
    前記第３の絶縁膜および前記開口の側壁を被覆する前記バリアメタル膜をエッチングマスクにした第３のドライエッチングを前記開口の低部の前記第１の絶縁膜に施し前記開口を前記下層配線層まで貫通させる工程と、
    前記下層配線層まで貫通した前記開口内に導電体材料を埋め込み前記下層配線層に接続するビアプラグあるいは上層配線層を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 素子が形成された半導体基板上に、絶縁膜を介して下層配線層を形成する工程と、
    前記下層配線層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に多孔質絶縁体材料から成る第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜上に第３の絶縁膜を形成する工程と、
    前記第３の絶縁膜上に第４の絶縁膜を形成する工程と、
    前記第４の絶縁膜上に所定の開口パターンを有するレジストマスクを形成する工程と、
    前記レジストマスクをエッチングマスクにした第１のドライエッチングを施し前記第４の絶縁膜に前記開口パターンを転写する工程と、
    前記レジストマスクを除去する工程と、
    前記開口パターンを有する前記第４の絶縁膜をエッチングマスクにした第２のドライエッチングを施し前記第１の絶縁膜に達する開口を前記第３の絶縁膜および第２の絶縁膜に形成する工程と、
    前記開口の側壁を被覆するようにバリアメタル膜を全面に堆積させる工程と、
    第３のドライエッチングを施し前記開口の底部の前記第１の絶縁膜上に堆積した前記バリアメタル膜をエッチング除去する工程と、
    前記第４の絶縁膜あるいは前記第３の絶縁膜および前記開口の側壁を被覆する前記バリアメタル膜をエッチングマスクにした第４のドライエッチングを前記開口の低部の前記第１の絶縁膜に施し前記開口を前記下層配線層まで貫通させる工程と、
    前記下層配線層まで貫通した前記開口内に導電体材料を埋め込み前記下層配線層に接続するビアプラグあるいは上層配線を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  3. 素子が形成された半導体基板上に、絶縁膜を介して下層配線層を形成する工程と、
    前記下層配線層上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に多孔質絶縁体材料から成る第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜上に第３の絶縁膜を形成する工程と、
    前記第３の絶縁膜上に第４の絶縁膜を形成する工程と、
    レジストマスクを用いたドライエッチングにより前記第４の絶縁膜に第１の開口パターンを形成し前記第３の絶縁膜に第２の開口パターンを形成する工程と、
    前記レジストマスクを除去する工程と、
    前記第１の開口パターンを有する前記第４の絶縁膜および前記第２の開口パターンを有する前記第３の絶縁膜をエッチングマスクに用いたドライエッチングにより前記第１の絶縁膜に達するデュアルダマシン構造の開口を前記第２の絶縁膜に形成する工程と、
    前記デュアルダマシン構造の開口の側壁を被覆するようにバリアメタル膜を全面に堆積させる工程と、
    前記開口の底部の前記第１の絶縁膜上に堆積した前記バリアメタル膜をドライエッチングで除去する工程と、
    前記第４の絶縁膜あるいは前記第３の絶縁膜および前記開口の側壁を被覆する前記バリアメタル膜をエッチングマスクにしたドライエッチングを前記開口の低部の前記第１の絶縁膜に施し前記開口を前記下層配線層まで貫通させる工程と、
    前記下層配線層まで貫通した前記開口内に導電体材料を埋め込み前記下層配線層に接続するデュアルダマシン配線から成る上層配線を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  4. 前記バリアメタル膜は、Ｔａ膜、ＴａＮ膜、ＴａＳｉＮ膜、ＷＮ膜、ＷＳｉＮ膜、ＴｉＮ膜あるいはＴｉＳｉＮ膜を含む導電体材料で構成されることを特徴とする請求項１，２又は３に記載の半導体装置の製造方法。

JP2004195381A 2004-07-01 2004-07-01 半導体装置の製造方法 Pending JP2006019480A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004195381A JP2006019480A (ja) 2004-07-01 2004-07-01 半導体装置の製造方法
TW093136958A TW200603331A (en) 2004-07-01 2004-11-30 Method of manufacturing a semiconductor device
US11/037,163 US20060003577A1 (en) 2004-07-01 2005-01-19 Method of manufacturing a semiconductor device
FR0500635A FR2872628A1 (fr) 2004-07-01 2005-01-21 Procede de fabrication d'un dispositif semiconducteur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004195381A JP2006019480A (ja) 2004-07-01 2004-07-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006019480A true JP2006019480A (ja) 2006-01-19

Family

ID=34954176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004195381A Pending JP2006019480A (ja) 2004-07-01 2004-07-01 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20060003577A1 (ja)
JP (1) JP2006019480A (ja)
FR (1) FR2872628A1 (ja)
TW (1) TW200603331A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010532A (ja) * 2006-06-28 2008-01-17 Sony Corp 半導体装置の製造方法
US8058730B2 (en) 2007-09-28 2011-11-15 Kabushiki Kaisha Toshiba Semiconductor device having a multilayered interconnection structure
JP2021144992A (ja) * 2020-03-10 2021-09-24 キヤノン株式会社 半導体装置、その製造方法及び機器
US11437232B2 (en) 2017-12-20 2022-09-06 Kioxia Corporation Method of manufacturing semiconductor device

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640662B1 (ko) * 2005-08-06 2006-11-01 삼성전자주식회사 장벽금속 스페이서를 구비하는 반도체 소자 및 그 제조방법
KR100657166B1 (ko) * 2005-08-30 2006-12-13 동부일렉트로닉스 주식회사 구리 금속 배선의 형성 방법
KR20070087856A (ko) * 2005-12-29 2007-08-29 동부일렉트로닉스 주식회사 반도체 장치의 금속 배선 및 그 형성 방법
JP2008021800A (ja) * 2006-07-12 2008-01-31 Sanyo Electric Co Ltd 半導体装置およびその製造方法
WO2008028850A1 (en) * 2006-09-04 2008-03-13 Koninklijke Philips Electronics N.V. CuSiN/SiN DIFFUSION BARRIER FOR COPPER IN INTEGRATED-CIRCUIT DEVICES
JP2008218604A (ja) * 2007-03-02 2008-09-18 Nec Electronics Corp 半導体装置
WO2008153674A1 (en) * 2007-06-09 2008-12-18 Boris Kobrin Method and apparatus for anisotropic etching
US7981308B2 (en) 2007-12-31 2011-07-19 Robert Bosch Gmbh Method of etching a device using a hard mask and etch stop layer
US20090189282A1 (en) * 2008-01-10 2009-07-30 Rohm Co., Ltd. Semiconductor device
JP2009182181A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 半導体装置
US20100013060A1 (en) * 2008-06-22 2010-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a conductive trench in a silicon wafer and silicon wafer comprising such trench
US8951907B2 (en) * 2010-12-14 2015-02-10 GlobalFoundries, Inc. Semiconductor devices having through-contacts and related fabrication methods
US8629559B2 (en) 2012-02-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Stress reduction apparatus with an inverted cup-shaped layer
US8871639B2 (en) 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US20140273463A1 (en) * 2013-03-15 2014-09-18 GlobalFoundries, Inc. Methods for fabricating integrated circuits that include a sealed sidewall in a porous low-k dielectric layer
US8912093B2 (en) * 2013-04-18 2014-12-16 Spansion Llc Die seal layout for VFTL dual damascene in a semiconductor device
US9472453B2 (en) 2014-03-13 2016-10-18 Qualcomm Incorporated Systems and methods of forming a reduced capacitance device
US9847289B2 (en) * 2014-05-30 2017-12-19 Applied Materials, Inc. Protective via cap for improved interconnect performance
US9384980B2 (en) * 2014-07-01 2016-07-05 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
US9613856B1 (en) 2015-09-18 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal interconnection
US10854505B2 (en) * 2016-03-24 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Removing polymer through treatment
US10886293B2 (en) 2017-09-07 2021-01-05 Toshiba Memory Corporation Semiconductor device and method of fabricating the same
US10734402B2 (en) 2017-09-07 2020-08-04 Toshiba Memory Corporation Semiconductor device and method of fabricating the same
CN110739269B (zh) * 2019-10-25 2020-11-20 武汉新芯集成电路制造有限公司 半导体器件及其形成方法
WO2024065341A1 (zh) * 2022-09-29 2024-04-04 华为技术有限公司 半导体器件及其制作方法、电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5674787A (en) * 1996-01-16 1997-10-07 Sematech, Inc. Selective electroless copper deposited interconnect plugs for ULSI applications
US6255156B1 (en) * 1997-02-07 2001-07-03 Micron Technology, Inc. Method for forming porous silicon dioxide insulators and related structures
US6004188A (en) * 1998-09-10 1999-12-21 Chartered Semiconductor Manufacturing Ltd. Method for forming copper damascene structures by using a dual CMP barrier layer
FR2798512B1 (fr) * 1999-09-14 2001-10-19 Commissariat Energie Atomique Procede de realisation d'une connexion en cuivre au travers d'une couche de materiau dielectrique d'un circuit integre
US6040243A (en) * 1999-09-20 2000-03-21 Chartered Semiconductor Manufacturing Ltd. Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion
TW463307B (en) * 2000-06-29 2001-11-11 Mosel Vitelic Inc Manufacturing method of dual damascene structure
US6683002B1 (en) * 2000-08-10 2004-01-27 Chartered Semiconductor Manufacturing Ltd. Method to create a copper diffusion deterrent interface
US6878615B2 (en) * 2001-05-24 2005-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method to solve via poisoning for porous low-k dielectric
US6555461B1 (en) * 2001-06-20 2003-04-29 Advanced Micro Devices, Inc. Method of forming low resistance barrier on low k interconnect
US6509267B1 (en) * 2001-06-20 2003-01-21 Advanced Micro Devices, Inc. Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer
US6878620B2 (en) * 2002-11-12 2005-04-12 Applied Materials, Inc. Side wall passivation films for damascene cu/low k electronic devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010532A (ja) * 2006-06-28 2008-01-17 Sony Corp 半導体装置の製造方法
US8058730B2 (en) 2007-09-28 2011-11-15 Kabushiki Kaisha Toshiba Semiconductor device having a multilayered interconnection structure
US9269665B2 (en) 2007-09-28 2016-02-23 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
US11437232B2 (en) 2017-12-20 2022-09-06 Kioxia Corporation Method of manufacturing semiconductor device
JP2021144992A (ja) * 2020-03-10 2021-09-24 キヤノン株式会社 半導体装置、その製造方法及び機器
JP7465120B2 (ja) 2020-03-10 2024-04-10 キヤノン株式会社 半導体装置、その製造方法及び機器

Also Published As

Publication number Publication date
TW200603331A (en) 2006-01-16
US20060003577A1 (en) 2006-01-05
FR2872628A1 (fr) 2006-01-06

Similar Documents

Publication Publication Date Title
JP2006019480A (ja) 半導体装置の製造方法
US7541276B2 (en) Methods for forming dual damascene wiring for semiconductor devices using protective via capping layer
KR100487948B1 (ko) 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법
US7741228B2 (en) Method for fabricating semiconductor device
JP5263482B2 (ja) 多層配線構造および多層配線の製造方法
JP2009194286A (ja) 半導体装置及びその製造方法
TW201007883A (en) Method of sealing an air gap in a layer of a semiconductor structure and semiconductor structure
JP5487469B2 (ja) 半導体装置の製造方法
JP4231055B2 (ja) 半導体装置及びその製造方法
JPWO2007078011A1 (ja) 多層配線の製造方法と多層配線構造
TW200816380A (en) Semiconductor device and method for manufacturing semiconductor device
JP2007294625A (ja) 半導体装置の製造方法
JP2005340808A (ja) 半導体装置のバリア構造
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
JP4383262B2 (ja) 半導体装置及びその製造方法
JP2006114724A (ja) 半導体装置及びその製造方法
JP4472286B2 (ja) 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法
JP2009026866A (ja) 半導体装置及びその製造方法
JP2007220934A (ja) 半導体装置の製造方法
JP2004172337A (ja) 半導体装置およびその製造方法
JP2007043018A (ja) 半導体装置
KR100483838B1 (ko) 금속배선의 듀얼 다마신 방법
JP2006196642A (ja) 半導体装置およびその製造方法
US8048799B2 (en) Method for forming copper wiring in semiconductor device
JP2006140373A (ja) 半導体装置の製造方法