JP4479180B2 - 多層回路板の製造方法 - Google Patents
多層回路板の製造方法 Download PDFInfo
- Publication number
- JP4479180B2 JP4479180B2 JP2003279868A JP2003279868A JP4479180B2 JP 4479180 B2 JP4479180 B2 JP 4479180B2 JP 2003279868 A JP2003279868 A JP 2003279868A JP 2003279868 A JP2003279868 A JP 2003279868A JP 4479180 B2 JP4479180 B2 JP 4479180B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- resist pattern
- forming
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
(a)絶縁基材上にめっき下地層を形成する工程。
(b)めっき下地層上に感光層を形成する工程。
(c)パターン露光、現像等の一連のパターンニング処理を行って、第一のレジストパターンを形成する工程。
(d)第一のレジストパターンをマスクにして電解銅めっきを行い、めっき下地層上に下地導体層を形成する工程。
(e)下地導体層の所定位置に突起状の導体を形成する工程。
(f)第一のレジストパターンをマスクにして電解銅めっきを行い、表面に上地導体層が形成された突起状の導体からなる下層配線層を形成する工程。
(g)第一のレジストパターンを剥離処理し、第一のレジストパターン下部にあっためっき下地層をエッチングで除去し、表面に上地導体層が形成された突起状の導体からなる下層配線層を形成する工程。
(h)絶縁層を形成する工程。
(i)絶縁層表面を研磨処理し、表面に導体層が形成された突起状の導体の上部が一部露出したビア相当の導体を形成する工程。
(j)めっき下地層及び感光層を形成する工程。
(k)上記(c)〜(j)の工程を必要回数繰り返す工程。
(l)パターン露光、現像等の一連のパターンニング処理を行って、第二のレジストパターンを形成する工程。
(m)第二のレジストパターンをマスクにして電解銅めっきを行い、めっき下地層上に表面導体層を形成する工程。
最後に、(n)第二のレジストパターンを剥離処理し、第二のレジストパターン下部にあっためっき下地層をエッチングで除去し、研磨処理された絶縁層上に上層配線層を形成する工程。
21、121 ・・・めっき下地層
31、131 ・・・感光層
31a、131a ・・・第一のレジストパターン
32、132 ・・・第二のレジストパターン
41 ・・・下地導体層
42 ・・・上地導体層
44 ・・・表面導体層
141 ・・・下層導体層
142 ・・・上層導体層
43、141a ・・・下層配線層
44a、142a ・・・上層配線層
51 ……突起状の導体
51a ……表面に導体層が形成された突起状の導体
51b ……ビア相当の導体
61、151 ……絶縁層
61a ……研磨処理された絶縁層
143 ……ビア
152 ……ビア用穴(開口部)
Claims (1)
- プリント配線板やインターポーザ等の多層回路板の製造方法において、以下の工程を備えることを特徴とする多層回路板の製造方法。
(a)絶縁基材上にめっき下地層を形成する工程。
(b)めっき下地層上に感光層を形成する工程。
(c)パターン露光、現像等の一連のパターンニング処理を行って、第一のレジストパターンを形成する工程。
(d)第一のレジストパターンをマスクにして電解銅めっきを行い、めっき下地層上に下地導体層を形成する工程。
(e)下地導体層の所定位置に突起状の導体を形成する工程。
(f)第一のレジストパターンをマスクにして電解銅めっきを行い、表面に上地導体層が形成された突起状の導体からなる下層配線層を形成する工程。
(g)第一のレジストパターンを剥離処理し、第一のレジストパターン下部にあっためっき下地層をエッチングで除去し、表面に上地導体層が形成された突起状の導体からなる下層配線層を形成する工程。
(h)絶縁層を形成する工程。
(i)絶縁層表面を研磨処理し、表面に導体層が形成された突起状の導体の上部が一部露出したビア相当の導体を形成する工程。
(j)めっき下地層及び感光層を形成する工程。
(k)上記(c)〜(j)の工程を必要回数繰り返す工程。
(l)パターン露光、現像等の一連のパターンニング処理を行って、第二のレジストパターンを形成する工程。
(m)第二のレジストパターンをマスクにして電解銅めっきを行い、めっき下地層上に表面導体層を形成する工程。
最後に、(n)第二のレジストパターンを剥離処理し、第二のレジストパターン下部にあっためっき下地層をエッチングで除去し、研磨処理された絶縁層上に上層配線層を形成する工程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003279868A JP4479180B2 (ja) | 2003-07-25 | 2003-07-25 | 多層回路板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003279868A JP4479180B2 (ja) | 2003-07-25 | 2003-07-25 | 多層回路板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005045163A JP2005045163A (ja) | 2005-02-17 |
JP4479180B2 true JP4479180B2 (ja) | 2010-06-09 |
Family
ID=34265853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003279868A Expired - Fee Related JP4479180B2 (ja) | 2003-07-25 | 2003-07-25 | 多層回路板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4479180B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4890959B2 (ja) * | 2005-06-17 | 2012-03-07 | 日本電気株式会社 | 配線基板及びその製造方法並びに半導体パッケージ |
KR100693146B1 (ko) | 2005-07-26 | 2007-03-13 | 엘지전자 주식회사 | 다층 인쇄회로기판의 제조방법 |
US7631423B2 (en) * | 2006-02-13 | 2009-12-15 | Sanmina-Sci Corporation | Method and process for embedding electrically conductive elements in a dielectric layer |
JP2008140886A (ja) | 2006-11-30 | 2008-06-19 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
KR101147344B1 (ko) | 2010-07-06 | 2012-05-23 | 엘지이노텍 주식회사 | 인쇄회로기판의 제조방법 및 인쇄회로기판 |
JP5880036B2 (ja) * | 2011-12-28 | 2016-03-08 | 富士通株式会社 | 電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板 |
-
2003
- 2003-07-25 JP JP2003279868A patent/JP4479180B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005045163A (ja) | 2005-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4192657B2 (ja) | チップ部品内蔵ビルドアップ多層配線板の製造方法 | |
KR101987374B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2007081409A (ja) | 微細パターンを有する印刷回路基板及びその製造方法 | |
JPH11186698A (ja) | 回路基板の製造方法および回路基板 | |
JP3592129B2 (ja) | 多層配線基板の製造方法 | |
JP2008311612A (ja) | 多層プリント基板およびその製造方法 | |
JP4479180B2 (ja) | 多層回路板の製造方法 | |
KR100752017B1 (ko) | 인쇄회로기판의 제조방법 | |
JPH09162553A (ja) | 多層印刷配線板の製造方法 | |
JP2007005815A (ja) | 多層印刷回路基板およびその製造方法 | |
JP3942535B2 (ja) | 多層配線基板の製造方法 | |
JP2003124637A (ja) | 多層配線板 | |
JPH1070363A (ja) | 印刷配線板の製造方法 | |
KR100704920B1 (ko) | 범프기판을 이용한 인쇄회로기판 및 제조방법 | |
JP4797310B2 (ja) | アライメントマーク | |
JP2005159074A (ja) | 内層側に凸出部のあるビアホール接続用の電極 | |
JP3304061B2 (ja) | プリント配線板の製造方法 | |
JP2002141637A (ja) | プリント配線板及びその製造方法 | |
JP2004072125A (ja) | 印刷配線板の製造方法および印刷配線板 | |
JP4082193B2 (ja) | プリント基板の製造方法 | |
JP2002314255A (ja) | プリント配線基板、及び、プリント配線基板の製造方法 | |
JP3705573B2 (ja) | 配線基板の製造方法 | |
KR100688865B1 (ko) | 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법 | |
JP2002280741A (ja) | 多層プリント配線板とその製造法 | |
JP2007116188A (ja) | 多層プリント配線板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100308 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4479180 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |