Nothing Special   »   [go: up one dir, main page]

JP4469181B2 - 電子装置とこの装置の製造方法 - Google Patents

電子装置とこの装置の製造方法 Download PDF

Info

Publication number
JP4469181B2
JP4469181B2 JP2003582820A JP2003582820A JP4469181B2 JP 4469181 B2 JP4469181 B2 JP 4469181B2 JP 2003582820 A JP2003582820 A JP 2003582820A JP 2003582820 A JP2003582820 A JP 2003582820A JP 4469181 B2 JP4469181 B2 JP 4469181B2
Authority
JP
Japan
Prior art keywords
hollow
layer
semiconductor element
cover
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003582820A
Other languages
English (en)
Other versions
JP2005522864A5 (ja
JP2005522864A (ja
Inventor
マルク、アー．デ、サンベル
ヨハネス、ウェー．ベーカンプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2005522864A publication Critical patent/JP2005522864A/ja
Publication of JP2005522864A5 publication Critical patent/JP2005522864A5/ja
Application granted granted Critical
Publication of JP4469181B2 publication Critical patent/JP4469181B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/35—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

この発明は、内側と開口とが設けられた中空を有する本体と、複数のコンタクトを有する半導体素子とを備え、半導体素子が中空内に存在し、少なくともそのコンタクトの一部が中空の開口内に設けられている電子装置に関する。
この発明は、さらに、内側と開口とを有する中空と、複数のコンタクトを有する半導体素子とを有する本体を備え、半導体素子が中空内に存在し、少なくともそのコンタクトの一部が中空の開口内に設けられている電子装置を製造する方法に関する。
そのような方法と半導体装置とは米国特許６，０８７，７２１に開示されている。この公知の半導体装置は熱伝導性層を備え、この層の上に絶縁材料体が設けられている。半導体要素として働くバイポーラトランジスタが存在している。開口から逸れる側において、このトランジスタが伝導表面に置かれている。この表面は、好ましくは、熱伝導性中間層を介して、熱伝導性層と接触している。
この公知の半導体装置の欠点は複数コンタクトがボンディングワイヤに接続されなければならないということである。微細化の観点から、ボンディングワイヤを金属又はハンダバンプに代えることが望ましい。さらなる複数要素が存在する場合は、半導体素子をそれらの要素に接続できるに違いない。
従って、この発明の第一の目的は、冒頭で述べた型の半導体装置であって、ハンダ又は金属バンプを用いてその半導体装置をキャリア上に置けることができる半導体装置を提供することである。
前記複数コンタクトが伝導性接続要素を介して複数のコンタクト表面に電気的に接触され、該複数コンタクト表面は電気的絶縁材料に固定されることにより上記目的は達成される。この発明の装置においては、複数のコンタクト表面が、これらコンタクト表面のための接着材料としても機能する電気的絶縁材料内に、アイランド又はブリッジとして設けられる。これらコンタクト表面は前記中空に平行な平面内に存在し、前記中空の実質的に外側まで延在する。このようにして、ハンダ又は金属バンプにより又は類似の方法で前記装置がキャリア上に搭載される。
それらコンタクト表面がそれら複数コンタクトに非常に近くに設けられことがこの発明の第一の有利な点で、もし、リードやボンディングワイヤを用いるとこれは不可能である。このようにして、リードやボンディングワイヤの自己インダクタンスに起因する高周波における損失が小さくできる。
それは小さな寸法にもすることができることがこの発明の第二の有利な点でもある。それらコンタクト表面のサイズをそれらコンタクトより非常に大きいように選ぶことで充分な電流が供給され、そしてキャリア上の搭載精度と調和がとられる。
第一の実施形態では、前記本体は、前記開口を除いて、前記半導体素子を包含する電気的絶縁材料を備える。事実、この本体は半導体素子そのもの又はそのアレイであり、包含される。そのような包含は、仮のキャリア上において一つ以上の半導体素子にそれらのコンタクトを設け、包含されるようにモールドし、そして前記仮のキャリアを除去することにより達成される。ここで、重要な利点は、この実施形態では、一つ以上の半導体素子と他の要素であり、それらコンタクト表面に導電インターコネクタが設けられ、それら半導体素子を所望のパターンに相互接続する。それら半導体素子の適切な組み合わせには、異なる基板、例えば、シリコン、ＧａＡｓ、ＧａＮそしてＩｎＰ等を基にした複数半導体素子、その他の要素、例えば、磁気抵抗センサ、微小電気機械要素（ＭＥＭＳ）、バルク表面弾性波フィルタ、その他が含まれる。
第二の実施形態では、前記電気的絶縁材料がエンベロープを形成し、前記中空にも充填される。このようにして、電気的絶縁材料も前記半導体素子を適切に包含する。従って、さらなる保護層が不要となる。この結果、前記中空周りの前記本体の選択の自由度がより大きくなる。前記本体はポリマー材料でもよいが、ガラスやセラミックでもよい。それはまたコンポーネントとコンダクタとを備えた多層基板でもよい。ガラスを用いると、パウダーブラストにより低コストで複数中空を適切に製造できるというさらなる利点がある。
好ましい実施形態では熱伝導性層が存在し、これは前記半導体素子と熱的に通じ、そして少なくとも部分的に前記中空の前記内側に位置している。このようにして、熱放散が補償される。これは電力素子の場合に特に重要である。従来のバイポーラトランジスタが用いられる場合は、前記熱伝導性層がコレクタ電極接続用として用いることができる。前記熱伝導性層は第一側までガイドされ、そこでコンタクト表面と接触する。好ましくは、基板上に存在する複数コンタクト表面が前記装置の他の部分と一体化して組み立てられる。
さらなる実施形態では前記熱伝導性層が前記中空の前記内側の部分のみを覆ってもよい。この実施形態は、特に、開口にすべてのコンタクトを有する半導体素子、例えば、集積回路、電界効果型トランジスタに適する。これは、特に、本体と内部コンダクタとの組み合わせにおいて好ましい。この場合、前記熱伝導性層が、実際、基板を貫いて延在して開口から逸れる装置の側との伝導接続が可能となる。
異なる実施形態では、前記装置が、複数の導電性トラック（即ち、インターコネクタ）により前記半導体素子の複数コンタクトと必要に応じて接続されるさらなる複数要素を備える。そのような要素は所望のサイズと深さの別々の中空に収納されてもよいが、代わりに、前記本体上に組まれてもよく、又は、薄膜、厚膜プロセスにより設けられてもよい。さらに、いくつかの要素は前記中空そのものの中に存在してもよい。前記導電性トラックは前記本体内に配される。これらトラックは前記複数コンタクト表面と接続することができる。そこで、前記装置は他の適切な位置に複数接続点を有する。そのような要素の例は、例えば、抵抗、コイル、キャパシタそしてトランス等の受動要素、レゾネータ、ストリップライン、カプラ、スイッチそしてセンサ等の高周波要素である。
前記半導体素子はトランジスタであると好ましい。トランジスタは非常に適切に電力増幅器に用いることができる。そのようなトランジスタを有する装置では、複数コンタクトが側面に存在し、熱が適切に放散され、装置高さが低く、そして装置が低コストで製造できることが要求される。この発明の装置はその要求をすべて満足する。
前記絶縁材料としては、多くの材料を液状として適切に用いることができる。適切な材料の例としては、エポキシのような材料であるポリマー、ポリアクリレート、ポリイミドがあるが、シリカ、アルミニウム等のセラミック材料、ゾル・ゲル法による類似の材料、ベンゾチクロブテン等の有機材料がある。カバーは透明である必要はないので熱硬化性材料を適用すると特に効果的である。寄生容量を排除するために、アルカリ置換シリカ、ＨＳＱ、ベンゾチクロブテン、ＳｉＬｋ等の低誘電率の材料が用いられると好ましい。
この発明の第二の目的は、冒頭に記載した種類の方法であって、この方法により、バンプを用いキャリア上に搭載できる半導体装置が得られ、そしてこの方法は一度に多くの装置のために行うことができる。
第二の目的は、
前記半導体素子を備えた前記本体と、導電性材料のパターンニングされた層と犠牲層とを有するカバーとを設け、
前記半導体素子の前記複数コンタクトが前記カバーの前記パターンニングされた層に接続されるように前記本体と前記カバーとを組み立て、
エンベロープを前記カバーと前記本体とに間に設け、前記パターンニングされた層が前記エンベロープ内に機械的に固定され、
前記カバーから前記犠牲層を除去する工程を備えた方法により達成される。
犠牲層を用いることにより、主に、カバーと本体との組み立てにおいて製造が簡単になり、その後、エンベロープが設けられる。このプロセスは信頼性が高い。必要であれば、カバーと本体とを配置するための構造的配置手段が設けられてもよい。カバー内と本体内において伝導層を相互接続するために、熱導電性の、異方性伝導接着剤、ハンダ又は金属バンプ等の既知の接続手段が用いられる。これは、中空の特有な形状、本体の材料又は半導体素子の構造に無関係にプロセスが実行できるというさらなる利点がある。最も重要なことは、半導体素子の複数コンタクトと複数コンタクト表面との接続が良好になるということである。これと同時に、設計と構造の自由度が高く、第一に、複数コンタクト表面を局部的に、即ち、コンタクトの位置で、設けることができ、厚くされた部分が異なる高さを補償する。第二に、バンプが適用されることによりいくらかの遊びが許容される。第三に、標準素子を用いて大規模にこのプロセスを適用することができる。従って中空がそれに合うように設計される。
前記犠牲層として選ばれるのは、前記伝導層のための基板を形成し、組み立て後に除去できる層である。例えば、シリコンとアルミニウムとが適した材料で、これらはエッチングによりよく除去できる。
アルミナ、シリカ等の酸化物、並びに、ポリイミド、アクリレート、その他の縮合ポリマー等も適した材料である。これらは、例えば、エッチング、研磨、剥離等により除去できる。これらの技術の組み合わせも可能で、特に、前記犠牲層が積層を備えている場合に好ましい。そのような積層の例にはＳｉ−ＳｉＯ２−Ｓｉ積層がある。前記パターンニングされた層の厚みは、例えば、１乃至４０μｍ、好ましくは、５乃至１５μｍである。前記犠牲層の厚みは、例えば、２５乃至７５μｍである。
第一の実施形態において、仮のキャリア上に前記半導体素子を設け、前記複数コンタクトが前記仮のキャリアの側部に設けられ、
前記半導体素子をモールドし、これと共に電気的絶縁材料の前記本体を形成し、
前記仮のキャリアを除去し、これと共に前記開口を設けることにより、前記半導体素子を備えた前記本体が設けられる。
この実施形態は特にマルチチップ・モジュールの製造に適する。
第二の実施形態においては、前記中空の前記内側において前記半導体素子に熱伝導性層が設けられ、該熱伝導性層は前記半導体素子と熱的に通じ、前記本体の前記熱伝導性層上に前記半導体素子を搭載することにより前記半導体素子を備えた前記本体が設けられる。これにより熱放散の良い装置が製造できる。
この実施形態の代わりの例としては、複数半導体素子が前記本体の前記中空内ではなく前記カバーの導電性のパターンニングされた層上に設けられる。この代わりの例は請求項３による方法である。
好ましい実施形態においては、前記カバー内にパターンニングされた副層が存在し、前記パターンニングされた層と前記犠牲層との間で、前記パターンニングされた層と前記副層とが第一と第二のパターンを備え、前記パターンニングされた層の平面内より前記副層の平面内で大きな直径を有する凹部により前記パターンが互いに分離されている。この態様においては前記パターンニングされた層が直接機械的に前記エンベロープ内に固定され、このエンベロープが設けられると前記凹部が満たされ、前記副層内のこの凹部が大きな直径を有することにより前記エンベロープが前記パターンニングされた層の下部、上部そして側部に存在することになる。この接続において、基本的に前記パターンニングされた層と同じマスクによって前記副層がパターンニングされると好ましい。しかし、異なることは、前記第一側に平行な平面内において、前記副層内のパターンが前記パターンニングされた層内の対応するパターンより直径が小さいことである。特に、前記パターンニングされた層が前記副層のためのエッチマスクとして機能し、湿式化学エッチングが実行されて、アンダーエッチングが形成されると好ましい。
前記副層は前記犠牲層の一部であってもよい。代わりに、前記副層が異なる材料を有してもよい。前記副層が前記犠牲層の一部である場合は、前記パターンニングされた層に対して選択的なエッチャント内でのエッチング処理により前記副層の直径が小さくなる。
前記エンベロープに絶縁材料を用いると好ましい。前記エンベロープを設けることにより前記複数コンタクト表面が前記エンベロープ内に固定されるのみならず前記半導体素子が前記エンベロープ内に包含されると好ましい。この機械的固定は、前記カバーの前記パターンニングされた伝導層のパターンが前記下部副層の対応するパターンより直径が大きいことにより達成される。前記副層に対して、前記パターンニングされた層内のパターンが前記エンベロープ内に固定される突出端部を有する。
好ましい実施形態では前記本体が複数の中空を備える。複数の半導体素子が搭載された後、前記本体が適切なカバーを用いて組み立てられる。前記犠牲層の除去された後にのみ、組み立てられた本体とカバーとが個々の電子装置に分離される。
さらなる実施形態では前記本体がガラスを有する。前記中空がブラスト技術によりこのガラス本体内に形成され、前記中空の前記内側に熱伝導性層が設けられた後、該層が前記中空を越えて延在することになる。ブラスト技術の好ましい例はパウダーブラストであり、これ自体は当業者に知られているものである。ガラスを用いることの有利な点は絶縁が良くなるということである。さらに、複数中空の形成と大きなガラス板の個々の装置への分離においてガラスは簡単に加工できる。さらに加えて、ガラスを選ぶことによりその熱伝導性を調整できる。
異なる実施形態では、前記中空を形成するために、熱伝導性層と犠牲層とのフォイルを変形させて前記本体が設けられ、前記本体と前記カバーとの間に前記エンベロープが設けられた後に前記犠牲層が除去される。実際、前記本体に用いられる材料と前記カバーに用いられる材料とは同じである。さらなる工程において前記本体が変形される。この変形処理は折り曲げ処理でもよい。中空を形成するには、しかし、前記フォイルを圧縮するためのモールドを用いると好ましい。このようにして良い結果が得られる。フォイル変形処理は、その内容がここに引用される未公開出願（ｎｏｎ−ｐｒｅｐｕｂｌｉｓｈｅｄ ａｐｐｌｉｃａｔｉｏｎ） ＥＰ０２０７８２０８.２（ＰＨＮＬ０２０７１９）により詳細に記載されている。
この実施形態の特に効果的な変形例では、例えば、前記犠牲層が除去された後にポリマー材料によるモールドにより前記本体に保護コーティングが施される。その結果得られる装置は基本的に半導体素子と複数コンタクト表面と熱伝導層とエンベロープとを備える。この装置は非常に軽く、そして小さく形成でき、同時に十分な熱放散力がある。
この発明の装置と方法のこれらのそして他のアスペクトは以下に記載する実施形態からそして図面を参照して明らかにそして明瞭にされる。
各図は実際の大きさで描かれたものではなく、さらに、明瞭にするために非常に大きくされているものもある。可能な限り、対応する領域又は部分は同じ参照番号で示されている。
図１はこの発明の装置１００の第一実施形態の概略断面図である。この装置１００は、例えばガラスの本体２０を備え、これは第一側２１とこの第一側から逸れる第二側２２を有する。本体２０は中空３０を有し、第一側２１上に開口３８を有する。この開口３８はパターンニングされた層４５とエンベロープ３５とにより閉ざされている。中空３０は内側３９を有し、その中に中空３０の底部３１が位置している。中空３０の内側３９には全体的に、この例では、厚みが５乃至５０μｍ、好ましくは１０乃至２５μｍの熱伝導性層３３が設けられている。熱伝導性層３３は本体２０の第一側２１上の端部３４まで延びている。中空３０には、この例では、バイポーラトランジスタである半導体素子１０が収納され、本体２０の第一側２１上にエミッタ、ベースコンタクト１２，１３と、そして中空３０の底部３１にコレクタコンタクトが設けられている。トランジスタ１０は、中空３０の底部３１を介して、熱伝導性層３３と熱的に接触している。半導体素子１０を中空３０の底部３１に付着するには伝導性接着層１４が用いられる。中空はさらにエンベロープ３５で満たされ、その中にパターンニングされた層４５が機械的に固定される。厚みが好ましくは１０乃至５０μｍのこのパターンニングされた層４５はコンタクト表面４７，４８を備える。コンタクト表面４８は熱伝導性層３３の端部３４と接触している。コンタクト表面４７はトランジスタ１０のコンタクト１１，１２，１３と接触している。コンタクト表面４７，４８に加えて、パターンニングされた層４５は、半導体素子１０が装置内の他の要素と接続するためのインターコネクタを備えてもよい。例えば、熱伝導性層が中空３０の内部表面全体を覆わずに、これに代えてコンタクトが存在することも可能である。適切に選ばれたコンタクト表面４７，４８の接続により本体２０の第一側２１への内部接続が行われる。パターンニングされた熱伝導性層３３がさらに内部接続層として適切に用いられ、その上にさらなる要素を設けることもできる。半導体素子１０が電界効果型トランジスタ、又は、一方の側にすべてのコンタクトを有する他の要素であれば、熱伝導性層３３が本体２０の第一側２１まで延びる必要はなく、他の方法、例えば、本体２０内の熱伝導体を介して、又は、中空３０の底部３１から装置１００の第二側２２への金属接続を介して熱放散が達成される。
図２は図１に示す装置１００の製造における数工程を示す。図２Ａに示される本体２０と図２Ｂに示されるカバー４０とが開始要素として用いられる。
図２Ａは組み立て前の本体２０を示す。本体２０はガラスを含み、パウダーブラストによりボードのレベルに中空３０が設けられている。中空３０の開口３８が本体２０の第一側２１上に存在している。本体２０内にそのような中空３０を設けるプロセスは、例えば、重合体の発光ダイオードを基にした表示スクリーンのためのそれ自体知られているものである。中空３０の深さは搭載される半導体要素１０の高さに合わせられる。中空３０形成後、銅の熱伝導性層３３がマスクを介してスパッタリングにより堆積される。熱伝導性層はさらにフォトリソグラフィクプロセスによりパターンニングされてもよく、特に、これが製造プロセスの最後の工程、即ち、中空が満たされる場合はそうである。フォトリソグラフィクパターンニングに必要でスピンコーティングにより設けられるフォトレジストが第一側上に広げられる。熱伝導性層３３が設けられた後、半導体素子１０が搭載され、この半導体素子に接着層１４が設けられる。次に、コンタクト１１，１２，１３上と熱伝導性層３３の端部上とにおいて半導体素子１０にハンダ又は金属バンプが設けられる。ハンダ材料としても用いられるのは、例えば、ＰｂＳｎである。
図２Ｂは組み立て前のカバー４０を示す。これはこの例では必須でないが、カバー４０は第一側４１と第二側４２とを有し、パターンニングされた層４５が第一側４１に設けられ、犠牲層４４が第二側４２に設けられている。副層４６がパターンニングされた層４５と接触しており、この実施形態では、副層は犠牲層４４の一部を成している。ここで、犠牲層４４は約６０μｍ厚みのアルミニウム層である。パターンニングされた層４５は銅を含み、約１０μｍの厚みを有している。パターンニングされた層４５と副層４６とがパターン４７を形成し、これらパターンの間に凹所４６１が設けられている。この凹所４６１はパターンニングされた層４５の平面よりも副層４６の平面において大きな直径を有している。
カバー４０は次のように製造される。二酸化シリコンのホルター形状のマスクがフォトリソグラフィによりパターンニングされた層４５上に形成される。その後、塩化第2鉄の水溶液を用いたエッチングによりパターンニングされた層４５の銅がマスク外で除去される。このプロセスにおいて凹所４６１がカバー４０内に形成される。この凹所４６１によりコンタクト表面４７，４８が確定される。他の選択性エッチャントがその後用いられて犠牲層４４の一部を除去する。このプロセスにおいてパターンニングされた層４５に対して犠牲層４４のアンダーエッチングが生じ、これにより副層４６が形成される。例えば、苛性ソーダをアルミニウムのための選択性エッチャントとして用いることができる。
図２Ｃはカバー４０と本体２０との組み立て後の装置１００を示す。カバー４０のパターンニングされた層４５内と本体２０の第一側２１上の熱伝導性層３３内とに設けられた機械的配列手段を用いて本体２０とカバー４０とが配列される。これとは別に、例えば光を配列に用いることができる。パターンニングされた層４５と熱伝導性層３３とが充分にシールされた状態で接続されるように約２００°Ｃで加熱処理が行われる。
別の方法として、半導体素子１０をカバー４０上に搭載し、その後、組み立てを行うことも可能であることに注意されたい。特に、この場合、一方で、コンタクト１１，１２，１３とコンタクト表面４７を相互接続し、他方で、熱伝導性層３３の端部とコンタクト表面４８を相互接続するのに各種相互接続技術、例えば、ハンダ、伝導性接着剤、金属バンプ、拡散共有を用いることができる。本体２０のコンタクトとカバーのコンタクト表面４７，４８との接続手段としてハンダの代わりに金属バンプを用いることもできる。しかしこの場合、通常、接着層を銅、例えば、Ａｕ、Ａｇ、Ｐｄ及び/又はＮｉの層に、そして、好ましくは、熱伝導性層３３に、さらにはパターンニングされた層４５に設ける必要がある。バンプにはとりわけＡｕとＡｕの合金、例えば、Ａｕ−Ｓｎが用いられる。未公開出願（ｎｏｎ−ｐｒｅｐｕｂｌｉｓｈｅｄ ａｐｐｌｉｃａｔｉｏｎ） ＥＰ０２０７７２２８.１（ＮＬ０２０４７１）に記載されているようにＡｕ−Ｓｎはアクリル層との組み合わせで用いるのが非常に好ましい。
図２Ｄは中空３０内に絶縁材料のエンベロープ３５が設けられた後の装置１００を示している。この例ではエポキシが絶縁材料として用いられる。毛管力により、そして必要であれば真空後処理を行い、エポキシが凹所４６１を満たすのを確実にする。この充填プロセスの後、さらなる加熱工程が行われて絶縁材料を硬化させる。
最後に図２Ｅは犠牲層４４が除去された後の装置１００を示している。この層は、この例では、苛性ソーダを用いたエッチングにより除去される。実際、装置１００はここでほぼ出来上がっている。次に、複数のバンプがコンタクト表面４７，４８に設けられてもよい。もし、装置１００がボードのレベルに製造されていれば本体２０が最初に個々の装置に分離される。この分離プロセスを簡単にするには、パターンニングされた層４５と熱伝導性層３３とが切断経路位置には存在しないようにパターンニングされる。代わりに、さらなる複数層がコンタクト表面４７，４８上に設けられてもよい。
図３Ａ乃至３Ｈは装置１００を製造する方法の第二実施形態を示している。これらは製造プロセスの各種工程を概略断面図で示している。実際、この方法は図２Ａ乃至Ｅを参照して説明した方法と同様に行われる。これらの方法の違いはカバーとして用いるフォイルと実質的に同じフォイルが熱伝導性層３３を有する本体２０に用いられることである。この適用例では最初にフォイルが変形されなければならない。後の段階で、フォイルの犠牲層が絶縁層に置き換えられてもよい。その結果、この装置は、熱伝導性層３３と、エンベロープ層３５、２５内に収納された半導体素子１０とに限定され、すべてのコンタクト表面４７，４８が装置１００の第一側２１上に位置している。これは、装置１００が非常に軽く、そして小規模に製造できるという長所がある。
図３Ａ乃至Ｃは組み立て前の本体２０の製造における三工程を示す。熱伝導性層３３と犠牲層３６とを有するフォイル５０が開始要素として用いられる。熱伝導性層３３がパターンニングされた後、必要であれば、所望のパターンに応じてフォイル５０が形成される。この目的のためにモールドがフォイル５０と接触され、フォイルが硬い基板（これはモールドの部分でもよい）上に置かれる。モールドは、凹所３０が形成できるような、所望のパターンを備える。モールドは、例えば、所望のパターンの複数Ｎｉバンプがその上に設けられているＳｉ基板である。モールドはフォイル５０のいずれの側に置かれてもよく、即ち、モールド内のパターンは凹所３０と同じか、又はこの凹所と逆でもよい。
図３Ｄはカバー４０を示す。図３Ｅは組み立てられた装置１００を示す。図３Ｆはエンベロープ３５が設けられた後の装置１００を示す。これらの工程は図２Ｂ乃至２Ｄを参照して説明した工程と同じである。
図３Ｇは犠牲層４４と３６とが除去された後の装置１００を示す。装置１００がエッチング漕に浸される場合は、これは一工程で行われる。勿論、犠牲層は別の材料で形成されてもよく、この場合は二つのエッチング漕が用いられる。もし、犠牲層３６が絶縁材料の場合は、又は、熱伝導性層３３内に設けられたパターンのみが凹所３０の底部３１から本体の第一側２１へと接続するものである場合は、犠牲層３６を除去する必要はない。
図３Ｈはさらなるエンベロープ２５が設けられた後の、そして、コンタクト表面に４７，４８上にハンダ６０が施された後の装置１００を示す。
半導体装置の第一実施形態の概略断面図である。 半導体装置の製造方法の一工程における本体、カバーそして装置の概略断面図である。 半導体装置の製造方法の一工程における本体、カバーそして装置の概略断面図である。 半導体装置の製造方法の一工程における本体、カバーそして装置の概略断面図である。 半導体装置の製造方法の一工程における本体、カバーそして装置の概略断面図である。 半導体装置の製造方法の一工程における本体、カバーそして装置の概略断面図である。 半導体装置の第二実施形態となる、製造方法の第二実施形態の一工程における本体とカバーの概略断面図である。 半導体装置の第二実施形態となる、製造方法の第二実施形態の一工程における本体とカバーの概略断面図である。 半導体装置の第二実施形態となる、製造方法の第二実施形態の一工程における本体とカバーの概略断面図である。 半導体装置の第二実施形態となる、製造方法の第二実施形態の一工程における本体とカバーの概略断面図である。 半導体装置の第二実施形態となる、製造方法の第二実施形態の一工程における本体とカバーの概略断面図である。 半導体装置の第二実施形態となる、製造方法の第二実施形態の一工程における本体とカバーの概略断面図である。 半導体装置の第二実施形態となる、製造方法の第二実施形態の一工程における本体とカバーの概略断面図である。 半導体装置の第二実施形態となる、製造方法の第二実施形態の一工程における本体とカバーの概略断面図である。

Claims (5)

  1. 内側と開口部とが設けられた中空を有する本体と、複数のコンタクトが設けられた半導体素子とを備え、該半導体素子が前記中空内に存在し、前記複数のコンタクトの少なくとも一部が前記中空の前記開口部に位置している電子装置を製造する方法であって、
    前記本体の前記中空内に前記半導体素子を搭載し、
    犠牲層上に導電性材料のパターンニングされた層を形成することにより、カバーを形成し、
    前記半導体素子の前記複数のコンタクトの前記少なくとも一部が前記カバーの前記パターンニングされた層にはんだ又は金属バンプを介して接続されるように前記本体と前記カバーとを組み立て、
    前記半導体素子が配置された前記中空を有する前記本体と前記カバーとの間の空間内に電気的絶縁材料を設け、前記パターンニングされた層が前記電気的絶縁材料内に機械的に固定される、
    工程群を備えた方法。
  2. 前記中空の前記内側において前記本体に熱伝導性層が設けられ、前記本体の前記中空内に前記半導体素子を搭載する工程は、該熱伝導性層が前記半導体素子と熱的に通じるように該熱伝導性層上に前記半導体素子を搭載することにより行われる、請求項１に記載の方法。
  3. 内側と開口部とが設けられた中空を有する本体と、複数のコンタクトが設けられた半導体素子とを備え、該半導体素子が前記中空内に存在し、前記複数のコンタクトの少なくとも一部が前記中空の前記開口部に位置している電子装置を製造する方法であって、
    前記本体の前記中空の前記内側の少なくとも一部に熱伝導性層を設け、
    犠牲層上に導電性材料のパターンニングされた層を形成することにより、カバーを形成し、
    前記半導体素子の前記複数のコンタクトの前記少なくとも一部が前記カバーの前記パターンニングされた層にはんだ又は金属バンプを介して接続されるように、前記カバーの前記パターンニングされた層上に前記半導体素子を搭載し、
    前記半導体素子が前記熱伝導性層に熱的に通じるように、前記本体と前記カバーとを組み立て、
    前記半導体素子が配置された前記中空を有する前記本体と前記カバーとの間の空間内に電気的絶縁材料を設け、前記パターンニングされた層が前記電気的絶縁材料内に機械的に固定され、
    前記カバーから前記犠牲層を除去する、
    工程群を備えた方法。
  4. 前記パターンニングされた層と前記犠牲層との間に、パターンニングされた副層を形成する工程を更に有し、前記パターンニングされた層と前記パターンニングされた副層との各々が第一及び第二のパターンを有し、該第一及び第二のパターンは、前記パターンニングされた層の平面内より前記副層の平面内で大きな直径を有する凹部により互いに分離されていることを特徴とした請求項２又は３に記載の方法。
  5. 前記本体がガラスを有し、前記中空がブラスト技術により形成された後に、前記中空の側壁及び底面に前記熱伝導性層が設けられ、前記熱伝導性層は前記中空の外まで延在することを特徴とした請求項２又は３に記載の方法。
JP2003582820A 2002-04-11 2003-04-11 電子装置とこの装置の製造方法 Expired - Lifetime JP4469181B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP02076425 2002-04-11
EP02078208 2002-08-05
EP02079541 2002-10-30
PCT/IB2003/001296 WO2003085736A1 (en) 2002-04-11 2003-04-11 Electronic device and method of manufacturing same

Publications (3)

Publication Number Publication Date
JP2005522864A JP2005522864A (ja) 2005-07-28
JP2005522864A5 JP2005522864A5 (ja) 2006-06-08
JP4469181B2 true JP4469181B2 (ja) 2010-05-26

Family

ID=28794671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003582820A Expired - Lifetime JP4469181B2 (ja) 2002-04-11 2003-04-11 電子装置とこの装置の製造方法

Country Status (8)

Country Link
US (1) US6998533B2 (ja)
EP (1) EP1500141A1 (ja)
JP (1) JP4469181B2 (ja)
KR (1) KR20040098069A (ja)
CN (1) CN100459116C (ja)
AU (1) AU2003219352A1 (ja)
TW (1) TWI270968B (ja)
WO (1) WO2003085736A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP4628008B2 (ja) * 2004-03-31 2011-02-09 セイコーインスツル株式会社 シリコン基板を有する電子回路装置
US7514759B1 (en) * 2004-04-19 2009-04-07 Hrl Laboratories, Llc Piezoelectric MEMS integration with GaN technology
US7623353B2 (en) * 2005-09-12 2009-11-24 Edmonson Peter J Securing an electrical sub-circuit assembly to a printed circuit board
KR100726240B1 (ko) * 2005-10-04 2007-06-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2009514242A (ja) * 2005-11-01 2009-04-02 エヌエックスピー ビー ヴィ 半導体ダイの実装方法および半導体パッケージ
DE102006005746B4 (de) * 2006-02-07 2009-02-26 Elbau Elektronik Bauelemente Gmbh Berlin Elektronische Baugruppe, insbesondere elektronisches Sensorsystem, vorzugsweise für Positions- und Winkelmesssysteme
DE102006009723A1 (de) * 2006-03-02 2007-09-06 Siemens Ag Verfahren zum Herstellen und planaren Kontaktieren einer elektronischen Vorrichtung und entsprechend hergestellte Vorrichtung
FR2917234B1 (fr) * 2007-06-07 2009-11-06 Commissariat Energie Atomique Dispositif multi composants integres dans une matrice semi-conductrice.
TW200901409A (en) * 2007-06-22 2009-01-01 Nan Ya Printed Circuit Board Corp Packaging substrate with embedded chip and buried heatsink
GB2451921A (en) * 2007-08-17 2009-02-18 Wolfson Microelectronics Plc MEMS package
GB2451908B (en) * 2007-08-17 2009-12-02 Wolfson Microelectronics Plc Mems package
KR100896609B1 (ko) * 2007-10-31 2009-05-08 삼성전기주식회사 다층 세라믹 기판의 제조 방법
DE102008028757B4 (de) * 2008-06-17 2017-03-16 Epcos Ag Verfahren zur Herstellung einer Halbleiterchipanordnung
FR2934082B1 (fr) * 2008-07-21 2011-05-27 Commissariat Energie Atomique Dispositif multi composants integres dans une matrice
KR101595567B1 (ko) * 2008-11-21 2016-02-18 제너럴 일렉트릭 캄파니 상호접속 구조물 및 제품
EP2242094A1 (en) 2009-04-17 2010-10-20 Nxp B.V. Foil and method for foil-based bonding and resulting package
US7999197B1 (en) * 2009-04-20 2011-08-16 Rf Micro Devices, Inc. Dual sided electronic module
FR2947948B1 (fr) * 2009-07-09 2012-03-09 Commissariat Energie Atomique Plaquette poignee presentant des fenetres de visualisation
US8848375B2 (en) * 2009-09-24 2014-09-30 Lear Corporation System and method for reduced thermal resistance between a power electronics printed circuit board and a base plate
US8908377B2 (en) * 2011-07-25 2014-12-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
EP2759183A4 (en) * 2011-09-21 2015-07-01 Conversant Intellectual Property Man Inc METHOD AND APPARATUS FOR CONNECTING A RECESSED MICROCIRCUIT WITHIN A NIT PRINTED CIRCUIT
US8598694B2 (en) * 2011-11-22 2013-12-03 Infineon Technologies Ag Chip-package having a cavity and a manufacturing method thereof
JP6314568B2 (ja) * 2014-03-18 2018-04-25 セイコーエプソン株式会社 Ｍｅｍｓデバイス及びその製造方法
US10340212B2 (en) * 2017-11-28 2019-07-02 Advanced Semiconductor Engineering, Inc. Semiconductor package structure having a heat dissipation structure
US20200303114A1 (en) * 2019-03-22 2020-09-24 Cyntec Co., Ltd. Inductor array in a single package
CN115662973B (zh) * 2022-11-09 2023-12-29 英诺赛科(苏州)半导体有限公司 半导体封装器件及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081563A (en) 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US5139972A (en) * 1991-02-28 1992-08-18 General Electric Company Batch assembly of high density hermetic packages for power semiconductor chips
FR2684471B1 (fr) * 1991-12-02 1994-03-04 Solaic Procede de fabrication d'une carte a memoire et carte a memoire ainsi obtenue.
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
DE4446527A1 (de) * 1994-12-24 1996-06-27 Ixys Semiconductor Gmbh Leistungshalbleitermodul
US5764484A (en) * 1996-11-15 1998-06-09 Olin Corporation Ground ring for a metal electronic package
US5738797A (en) * 1996-05-17 1998-04-14 Ford Global Technologies, Inc. Three-dimensional multi-layer circuit structure and method for forming the same
SE510314C2 (sv) * 1996-10-21 1999-05-10 Ericsson Telefon Ab L M Anordning för att kunna lägesinställa och fasthålla minst ett mikrobyggblock såsom ett chip eller liknande på ett bärarmaterial
KR100503531B1 (ko) 1996-11-05 2005-09-26 코닌클리케 필립스 일렉트로닉스 엔.브이. 반도체디바이스
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same

Also Published As

Publication number Publication date
KR20040098069A (ko) 2004-11-18
US6998533B2 (en) 2006-02-14
TW200402138A (en) 2004-02-01
CN100459116C (zh) 2009-02-04
JP2005522864A (ja) 2005-07-28
EP1500141A1 (en) 2005-01-26
US20050117271A1 (en) 2005-06-02
AU2003219352A1 (en) 2003-10-20
CN1647275A (zh) 2005-07-27
WO2003085736A1 (en) 2003-10-16
TWI270968B (en) 2007-01-11

Similar Documents

Publication Publication Date Title
JP4469181B2 (ja) 電子装置とこの装置の製造方法
KR101009818B1 (ko) 전자 디바이스 제조 방법, 캐리어 및 캐리어 제조 방법
TWI387065B (zh) 電子裝置封裝件及其形成方法
US7022609B2 (en) Manufacturing method of a semiconductor substrate provided with a through hole electrode
KR100737188B1 (ko) 전자 부품 및 그 제조 방법
US7656023B2 (en) Electronic parts packaging structure and method of manufacturing the same
US20060091514A1 (en) Fan out type wafer level package structure and method of the same
EP1143509A2 (en) Method of manufacturing the circuit device and circuit device
JP4504024B2 (ja) 電子デバイスの製造方法
JP2009522767A (ja) ３次元パッケージモジュール、その製造方法及び３次元パッケージモジュールに適用される受動素子の製造方法
JPH07169796A (ja) 半導体装置とその製造方法
JP2002043463A (ja) 電子及びｍｅｍｓ素子の表面実装型チップスケールパッケージング方法
JP4703938B2 (ja) ウェーハレベルパッケージの空気パッドハンダ接合構造及びその製造方法
JP2008522402A (ja) 選択的陽極酸化された金属を用いたパッケージ及びその製作方法
KR20050096851A (ko) 회로 장치 및 그 제조 방법
US20090315169A1 (en) Frame and method of manufacturing assembly
JP3394696B2 (ja) 半導体装置及びその製造方法
KR100636780B1 (ko) 글래스 기판을 이용한 패키징 제조방법 및 그 방법으로제조된 패키징 기판
KR100379900B1 (ko) 다공성 산화 실리콘층을 이용하여 형성한 초고주파용 소자 및 그 제조방법
JP2006310428A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060410

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060410

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3