Nothing Special   »   [go: up one dir, main page]

KR100726240B1 - 전자소자 내장 인쇄회로기판 및 그 제조방법 - Google Patents

전자소자 내장 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100726240B1
KR100726240B1 KR1020050093109A KR20050093109A KR100726240B1 KR 100726240 B1 KR100726240 B1 KR 100726240B1 KR 1020050093109 A KR1020050093109 A KR 1020050093109A KR 20050093109 A KR20050093109 A KR 20050093109A KR 100726240 B1 KR100726240 B1 KR 100726240B1
Authority
KR
South Korea
Prior art keywords
electronic device
metal substrate
circuit board
printed circuit
embedded
Prior art date
Application number
KR1020050093109A
Other languages
English (en)
Other versions
KR20070037939A (ko
Inventor
이두환
유제광
김승구
이재걸
김문일
김형태
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050093109A priority Critical patent/KR100726240B1/ko
Priority to US11/528,322 priority patent/US7947906B2/en
Priority to JP2006270247A priority patent/JP2007103939A/ja
Priority to CNB2006101400257A priority patent/CN100518452C/zh
Publication of KR20070037939A publication Critical patent/KR20070037939A/ko
Application granted granted Critical
Publication of KR100726240B1 publication Critical patent/KR100726240B1/ko
Priority to JP2009282047A priority patent/JP5070270B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

전자소자 내장 인쇄회로기판 및 그 제조방법이 개시된다. 코어부재로서 메탈기판을 사용하고, 메탈기판 내에 전자소자가 내장되는 인쇄회로기판을 제조하는 방법에 있어서, 대표적으로는 (a) 메탈기판의 표면을 아노다이징(Anodizing)하여 절연층을 형성하는 단계, (b) 절연층에 내층회로를 적층하여 형성하는 단계, (c) 전자소자가 내장되는 위치에 대응하여 메탈기판을 에칭하여 중공층(cavity)을 형성하는 단계, (d) 중공층에 칩본드(chip bond) 등을 개재하여 전자소자를 내장하는 단계, 및 (e) 내층회로가 형성된 위치 및 전자소자의 전극의 위치에 대응하여 외층회로를 적층하여 형성하는 단계를 포함하는 전자소자 내장 인쇄회로기판의 제조방법이고, 상기의 공정 중, 중공층(Cavity) 형성을 하지 않고, 절연화된 코어부재 상에 칩본드나 기타 위치 및 높이 정밀도를 높일 수 있는 접착성 재질을 이용하여 전자소자를 내장하는 단계로 대치될 수 있는 상기 방법은, 알루미늄 등의 메탈기판에 아노다이징(anodizing) 공정을 적용하여 절연화하여 인쇄회로기판의 코어부재로 사용함으로써 휨강성 및 열방출성이 향상되고, 습식 에칭을 적용할 수 있어 제조비용이 절감되며, 칙소성(thixotropy)이 우수한 칩본드나 'Die Attach Film', 비전도성 페이스트 등을 사용하여 전자소자를 내장함으로써 전자소자 내장 시 위치 및 높이 정밀도를 개선할 수 있다.
전자소자, 내장, 인쇄회로기판, 메탈기판, 아노다이징, 칙소성

Description

전자소자 내장 인쇄회로기판 및 그 제조방법{Electronic components embedded PCB and the method for manufacturing thereof}
도 1은 종래기술에 따른 전자소자 내장 인쇄회로기판을 나타낸 단면도.
도 2는 본 발명의 바람직한 일 실시예에 따른 전자소자 내장 인쇄회로기판의 제조방법을 나타낸 순서도.
도 3은 본 발명의 바람직한 일 실시예에 따른 전자소자 내장 인쇄회로기판의 제조공정을 나타낸 흐름도.
도 4는 본 발명의 바람직한 제1 실시예에 따른 전자소자 내장 인쇄회로기판을 나타낸 단면도.
도 5는 본 발명의 바람직한 제2 실시예에 따른 전자소자 내장 인쇄회로기판을 나타낸 단면도.
도 6은 본 발명의 바람직한 제3 실시예에 따른 전자소자 내장 인쇄회로기판을 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 메탈기판 12 : 절연층
14 : 내층회로 16 : 중공층
18 : 칩본드 20 : 전자소자
22 : 전극 24 : 외1층 회로
26 : 외2층 회로 28 : 솔더 레지스트
30 : 솔더볼
본 발명은 인쇄회로기판에 관한 것으로, 보다 상세하게는 전자소자 내장 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 차세대 다기능성, 소형 패키지 기술의 일환으로써 전자소자 내장 인쇄회로기판의 개발이 주목받고 있다. 전자소자 내장 인쇄회로기판은 이러한 다기능성, 소형화의 장점과 더불어 고기능화라는 측면도 어느 정도 포함하고 있는데 이는 100MHz이상의 고주파에서 배선거리를 최소화할 수 있을 뿐만 아니라, 경우에 따라서는 FC(flexible circuit board)이나 BGA(ball grid array)에서 사용되는 와이어 본딩(wire bonding) 또는 솔더볼(Solder ball)을 이용한 부품의 연결에서 오는 신뢰성의 문제를 개선할 수 있는 방편을 제공하기 때문이다.
그러나, 종래의 전자소자 내장 인쇄회로기판은 고밀도 IC와 같은 전자소자를 내장함에 따른 열방출 문제나 박막분리(delamination) 등의 문제가 수율을 좌우할 가능성이 높고, 기판의 제조 비용을 상승시킬 수 있는 제반 공정상의 문제점이 상존하는 실정이다. 따라서, 전자소자 내장 인쇄회로기판의 박형화에 따른 휨 현상을 최소화하기 위한 강성부여 및 열방출성 향상을 위한 기술이 요청된다.
전자소자 내장 인쇄회로기판에 관한 종래기술로는, 첫째, 전자소자 내장을 위해 테잎 및 몰딩 컴파운드를 활용하는 방법을 들 수 있다. 상기 발명은 절연성 기판을 에칭한 후 액상 에폭시 자재를 활용하여 부품을 내장함으로써, 내장되는 IC 등 전자소자의 열팽창계수와 탄성계수가 기판과 다름으로 인한 열적, 기계적 충격을 최소화 하기 위한 것이나, 기판 자체의 강성과 열방출성은 변함이 없다는 한계가 있다.
둘째, 인쇄회로기판의 코어부재로서 메탈기판을 사용하고 절연층으로서 수지층을 형성하여 기판의 기계적, 열적 특성을 향상하기 위한 발명을 들 수 있다. 그러나, 상기 발명은 코어부재에 전자소자를 내장하는 구조가 아니며, 절연층의 박막분리 가능성이 상존한다는 문제가 있다.
셋째, 코어부재로서 메탈기판을 사용하고 메탈기판의 일측면에 절연층을 설치하여, 절연층 내에 전자소자를 내장한 발명을 들 수 있다. 그러나, 상기 발명은 코어부재에 전자소자를 내장하는 구조가 아니므로 전자소자를 내장하기 위한 절연층의 두께만큼 인쇄회로기판의 두께가 증가한다는 문제가 있다.
본 발명은 코어부재 내에 전자소자를 내장하는 전자소자 내장 인쇄회로기판에 있어서,코어부재의 강성 및 열방출성이 향상되고 코어부재와 절연층 간의 결합력이 우수하며, 안정적으로 전자소자를 내장할 수 있는 전자소자 내장 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 코어부재로서 메탈기판을 사용하고, 메탈기판 내에 또는 메탈기판 상에 전자소자가 내장되는 인쇄회로기판을 제조하는 방법에 있어서, 대표적으로는 (a) 메탈기판의 표면을 아노다이징(Anodizing) 등으로 절연층을 형성하는 단계, (b) 절연층에 내층회로를 형성하는 단계, (c) 전자소자가 내장되는 위치에 대응하여 메탈기판을 에칭하여 중공층(cavity)을 형성하는 단계, (d) 중공층에 칩본드(chip bond) 등을 개재하여 전자소자를 내장하는 단계, 및 (e) 내층회로가 형성된 위치 및 전자소자의 전극의 위치에 대응하여 외층회로를 적층하여 형성하는 단계를 포함하는 전자소자 내장 인쇄회로기판의 제조방법이 제공된다.
또한, 코어부재로서 메탈기판을 사용하고, 메탈기판 내에 전자소자가 내장되는 인쇄회로기판을 제조하는 방법에 있어서, (a) 메탈기판의 표면을 아노다이징(Anodizing) 등으로 절연층을 형성하는 단계, (b) 절연층에 내층회로를 형성하고, 칩본드(chip bond) 등을 개재하여 전자소자를 내장하는 단계, 및 (c) 내층회로가 형성된 위치 및 전자소자의 전극의 위치에 대응하여 외층회로를 적층하여 형성하는 단계를 포함하는 전자소자 내장 인쇄회로기판의 제조방법이 제공된다.
메탈기판은 전기절연화가 가능한 재질을 포함하는 것이 바람직하며, 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti) 중 어느 하나 이상을 포함할 수 있다. 전자소자가 내장되는 위치에 대응하여 메탈기판을 에칭하여 중공층(cavity)을 형성하는 단계는 습식(wet) 에칭에 의해 수행될 수 있다.
단계 (a) 이전에 메탈기판의 표면을 세척(cleaning)하는 단계를 더 포함할 수 있다. 칩의 실장에는 칩본드, 비전도성 페이스트(Non-conductive Paste), 'Die Attach Film' 등이 활용될 수 있으며, 칩본드나 비전도성 페이스트등의 경우에는 칙소성(thixotropy)이 높은 것이 바람직하다. 칩본드는 필러(filler)로서 SiO2를 포함할 수 있다.
한편, 본 발명에 따른 칩본드는 특정 제품을 지칭하는 것으로 한정되지 않으며, 전자소자를 기판에 내장 또는 실장하기 위해 개재되는 재료를 통칭할 수 있다. 칩본드를 개재하여 전자소자를 내장하는 단계는 메탈기판을 가열하여 칩본드 등을 경화시키는 단계를 포함할 수 있다.
또한, 메탈기판과, 메탈기판의 표면 또는 내부까지 형성되는 양극산화층과, 양극산화층에 형성되는 내층회로와, 메탈기판에 칩본드 등을 개재하여 결합되는 전자소자와, 내층회로가 형성된 위치 및 전자소자의 전극의 위치에 대응하여 메탈기판에 적층되는 외층회로를 포함하는 전자소자 내장 인쇄회로기판이 제공된다.
메탈기판의 일부가 제거되어 형성되는 중공층을 더 포함하며, 전자소자는 중공층에 내장되는 것이 바람직하다. 중공층은 메탈기판을 습식(wet) 에칭하여 형성될 수 있다.
메탈기판은 전기절연화가 가능한 재질을 포함할 수 있으며, 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti) 중 어느 하나 이상을 포함하는 것이 바람직하다. 칩본드는 칙소성(thixotropy)을 갖는 재질을 포함하는 것이 바람직하며, 필러(filler)로서 SiO2를 포함할 수 있다. 전자소자는 메탈기판을 가열하여 칩본드 등을 경화시켜 결합될 수 있다.
이하, 본 발명에 따른 전자소자 내장 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 2는 본 발명의 바람직한 일 실시예에 따른 전자소자 내장 인쇄회로기판의 제조방법을 나타낸 순서도이다.
본 발명은 기존의 인쇄회로기판 제조공정에 새로운 부재의 추가를 최소화하고, 보다 얇은 두께에서도 강성을 유지할 수 있으며, 방열 특성의 고효율화를 도모할 수 있도록, 메탈기판을 코어부재로 사용한 것을 특징으로 한다.
이러한 인쇄회로기판의 구조를 구현하기 위해, 먼저 칩(Chip) 형태의 능동전자소자 또는 수동전자소자 등을 코어부재인 메탈기판에 내장 또는 실장한 후, 적층공정을 통해 외층을 형성하고, 비아홀(Via hole)을 형성하여 전자소자와 기판의 회로를 전기적으로 연결하는 방식으로 인쇄회로기판을 제조한다.
메탈기판의 경우 다른 재질의 기판에 비해 강성(stiffness), 열전도성 등이 우수하며, 습식 공정(wet process)을 적용할 수 있어 제조 비용의 절감을 기대할 수 있다. 다만, 메탈기판을 통해 원하지 않는 전기전도가 발생하는 것을 제어해야 할 필요가 있는데, 이는 아노다이징(Anodizing)과 같은 방법을 통해 표면 또는 내부까지를 절연화 처리함으로써 해결될 수 있다.
즉, 본 발명에 따라 코어부재로서 메탈기판을 사용하고, 메탈기판 내에 전자소자가 내장되는 인쇄회로기판을 제조하기 위해서는, 먼저 메탈기판의 표면을 아노다이징(Anodizing)하여 절연층을 형성한다(110).
메탈은 일반적으로 강성 및 열전도성이 우수한 재질이며, 표면을 전기절연화할 수 있는 재질의 메탈이 바람직하다. 이러한 메탈 소재로는 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti) 등이 있으며, 통상 알루미늄이 사용된다. 또한, 알루미늄의 표면을 아노다이징하여 상용화한 메탈재질도 사용될 수 있다.
아노다이징은 건축자재, 전기통신기기, 광학기기, 장식품, 자동차부품 등에 광범위하게 활용되는 표면처리 방법으로서, 금속의 표면에 얇은 산화막을 형성하여 금속의 내부를 보호한다. 주로 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti) 등과 같이 산소와 반응하는 정도가 매우 커서 스스로 표면에 산화막을 만드는 금속에 대해 사용된다.
아노다이징은 황산 등의 용액에서 금속이 양극으로 작용하도록 함으로써 금속표면의 산화작용을 촉진시켜 균일한 두께의 산화막을 인위적으로 생성시켜주는 방법으로서, 도금하려고 하는 알루미늄 등의 금속을 양극으로 하고 통전(通電)시켜 양극에서 발생하는 산소에 의하여 알루미늄면이 산화되어 산화 알루미늄(Al2O3)의 피막을 생성시킨다. 이 피막은 대단히 견고하고, 내식성이 크며, 극히 적은 유공성(有孔性) 층으로서 여러 가지 색으로 염색할 수 있기 때문에 내식, 내마모성과 같은 실용적인 이유에서 뿐만 아니라 미관상의 이유로 금속표면에 아노다이징 처리를 행하는 경우가 많다.
따라서, 메탈기판의 표면을 아노다이징 하기 전에 그 전처리 공정으로서 탈지(degreasing), 디스머트(desmut) 등 메탈기판의 표면을 세척(cleaning)하는 것이 좋다(100).
다만, 본 발명에 따른 메탈기판의 표면 절연화 공정이 반드시 아노다이징(Anodizing)에 한정되는 것은 아니며, 메탈기판의 표면에 절연층을 형성할 수 있는 당업자에게 자명한 표면처리 방법도 사용될 수 있음은 물론이다.
다음으로, 메탈기판의 표면에 형성된 절연층에 내층회로를 적층하여 형성한다(120). 이를 위해 절연층 표면에 무전해 도금을 한 후, 전해도금으로 동박층을 형성하고, 사진식각 등 기존의 방법을 이용하여 회로패턴을 형성한다.
한편, 비아홀을 형성하여 회로층 간의 전기적 연결을 구현하기 위해서는 아노다이징을 통한 메탈기판의 절연화 이전에 드릴 등을 이용하여 메탈기판을 천공한 후, 아노다이징, 무전해 도금, 전해도금, 사진식각의 순서를 거쳐 회로패턴을 형성하면 된다.
다음으로, 전자소자가 내장되는 위치에 대응하여 메탈기판을 에칭하여 중공층(cavity)을 형성한다(130). 본 발명은 인쇄회로기판의 박형화를 위해 코어부재에 전자소자를 내장하며, 이를 위해 메탈기판을 일부 제거하여 전자소자가 내장될 공간인 중공층을 형성한다. 여기서, 중공층은 기판의 높이와 전자소자의 높이를 조절하기 위한 것으로, 경우에 따라서는 중공층 형성을 건너 뛰고 하기의 칩본드 등을 활용하여 SMT 공정을 진행할 수 있다.
통상의 메탈소재는 습식 에칭(wet etching)이 가능하므로, 전술한 중공층은 습식 에칭에 의해 형성한다. 다만, 본 발명이 중공층을 습식 에칭으로 형성하는 것에 한정되는 것은 아니며, 건식 에칭(dry etching) 등 당업자에게 자명한 다른 방법으로 형성할 수도 있으나, 건식 에칭과 같은 경우 습식 에칭에 비해 가공비용이 많이 소요된다는 단점이 있다. 따라서, 메탈기판에 전자소자가 내장될 중공층을 습식 에칭으로 형성하는 것이 비용절감의 측면에서 유리하다.
다음으로, 메탈기판의 일부를 에칭하여 형성되는 중공층 혹은 그 표면에 칩본드(chip bond) 등을 개재하여 전자소자를 내장한다(140). 여기서, 칩본드 이외에 비전도성 페이스트나 'Die attach film' 등이 사용될 수 있음은 물론이다. 칩본드 등은 전자소자가 기판에 결합되어 구조적으로 일체로 거동할 수 있도록 하는 역할을 하며, 소정의 방열특성을 보유한 칩본드의 경우 전자소자로부터 발생한 열이 메탈기판을 통해 효율적으로 방출되도록 열을 전달하는 기능도 수행한다.
통상의 칩본드는 에폭시(epoxy)계의 수지를 사용하며, 중공층에 칩본드를 디스펜싱(dispensing)하고 그 위에 전자소자를 위치시킨 후 칩본드에 열을 가하여 경화시킴으로써 전자소자가 기판에 결합되도록 한다.
따라서, 칩본드의 특성 중 하나인 칙소성(thixotropy)이 칩본드 위에 위치하는 전자소자의 정렬도와 위치에 영향을 미치게 된다. 본 발명에서는 칙소성이 높은 칩본드를 사용함으로써, 전자소자와 기판 사이에 위치하는 칩본드의 위치별 두께가 고르게 되도록 하여 전자소자가 원하는 위치에 안정적으로 정렬되도록 한다.
전자소자의 내장 또는 실장(SMT)에 사용하는 칩본드 등의 재질은 액상에 가까운 경우, 칙소성(Thixotropy) 을 갖는(index가 높은) 재질을 활용하는 것이 바람 직하나, 표면에너지에 의해 실장(SMT)시 전자소자에 기계적 충격을 가할 소지가 있으므로 이에 주의하여야 한다.
칙소성을 높이기 위해서는 종래의 에폭시계 수지에 필러(filler)로서 SiO2를 첨가하나, 본 발명에 따른 칩본드가 반드시 SiO2 필러를 포함하는 것에 한정되는 것은 아니며, 당업자에게 자명한 범위 내에서 칙소성이 높아지도록 하는 성분으로 구성될 수 있음은 물론이다.
중공층에 칩본드를 디스펜싱 하고, 전자소자를 위치시킨 후에는 칩본드에 열을 가하여 경화시킴으로써 전자소자가 기판에 고착되도록 한다. 본 발명에서는 코어부재로서 열전도성이 우수한 메탈기판을 사용하였으므로, 메탈기판에 열을 가함으로써 종래의 경우보다 용이하게 칩본드를 경화시킬 수 있다.
즉, 본 발명에 따른 메탈기판은 칩본드를 사용하여 전자소자를 포지셔닝하는 데에 활용될 수 있다. 구체적으로는 칩본드 위에 전자소자를 위치시킨 후 뿐만 아니라, 칩본드를 디스펜싱 하고 전자소자를 위치시키기 전에도 필요한 경우에는 메탈기판을 통해 용이하게 열을 전달할 수 있으므로, 칩본드의 경화 정도를 용이하게 조절하여 전자소자의 포지셔닝이 개선되는 효과가 도출된다.
한편, 전술한 바와 같이 칙소성이 우수한 칩본드를 사용할 경우에는 가열에 의한 경화에 도움이 될 수 있도록 당업자에게 자명한 범위 내에서 경화제를 첨가할 수 있다.
이와 같이 칙소성이 우수한 칩본드를 사용하여 전자소자를 위치시킨 후 메 탈기판을 가열하여 칩본드를 경화시킴으로써, 인쇄회로기판에 내장되는 전자소자의 포지셔닝(positioning) 공정이 개선되는 효과가 있다.
마지막으로 내층회로가 형성된 위치 및 전자소자의 전극의 위치에 대응하여 외층회로를 적층하여 형성한다(150). 즉, 비아홀, 내층회로가 형성되어 있고, 중공층에 전자소자가 내장되어 있는 메탈기판에 ABF(Ajinomoto Build-up Film) 등을 적층하거나, 프리프레그(PPG)와 동박층(Cu) 또는 RCC(rubber coated copper) 등을 적층한 후, 적층(Additive) 공법 또는 서브트랙티브(Subtractive) 공법을 적용하여 외층회로를 형성하며, 전술한 공정들을 반복하여 복수의 외층회로가 적층된다.
도 3은 본 발명의 바람직한 일 실시예에 따른 전자소자 내장 인쇄회로기판의 제조공정을 나타낸 흐름도이다. 도 3을 참조하면, 메탈기판(10), 절연층(12), 내층회로(14), 중공층(16), 칩본드(18), 전자소자(20), 전극(22), 외1층 회로(24), 외2층 회로(26), 솔더 레지스트(28), 솔더볼(30)이 도시되어 있다.
본 발명 전자소자 내장 인쇄회로기판의 제조공정을 도면을 참조하여 상세히 설명하면, 도 3의 (a)와 같이 강성 및 열전도성이 우수하고, 표면에 전기절연화가 가능한 메탈기판(10)을 코어부재로서 사용한다.
도 3의 (b)와 같이 비아홀이 형성될 부분을 드릴로 천공하고, 메탈기판(10)의 전기 전도성을 제어하기 위해 표면을 아노다이징(anodizing) 등의 방법으로 절연층(12)을 형성한 후, 무전해 도금, 전해 도금, 사진식각 등의 공정을 적용하여 내층회로(14)를 형성한다.
도 3의 (c)와 같이 전자소자(20)가 내장될 위치를 에칭하여 중공층(16)을 형성한다. 에칭방법으로는 건식 또는 습식 공정이 적용될 수 있으나, 가공 비용의 측면에서는 습식 에칭이 유리하다.
도 3의 (d)와 같이 메탈기판(10)의 일부를 에칭에 의해 제거함으로써 형성된 중공층(16)에 칩본드(18)를 디스펜싱한다. 칩본드(18)는 전자소자(20)로부터 발생된 열을 기판으로 방출시키고, 전자소자(20)를 기판에 고착시키는 역할을 하며, 통상 에폭시계 수지가 사용된다.
도 3의 (e)와 같이 중공층(16)에 디스펜싱된 칩본드(18) 위에 IC 등 칩형태의 전자부품인 전자소자(20)를 위치시키고, 메탈기판(10)을 가열함으로써 칩본드(18)가 경화되도록 하여 전자소자(20)를 기판에 고착시킨다. 칩본드(18)를 경화시켜 전자소자(20)를 고착시키는 과정에서 전자소자(20)의 포지셔닝이 개선되도록 하기 위해 칙소성이 우수한 칩본드(18)를 사용하는 것이 좋다.
도 3의 (f)와 같이 ABF 등을 적층하거나, 도 3의 (g)와 같이 프리프레그(PPG) 및 구리(Cu) 또는 RCC(rubber coated copper)를 적층하여 후술하는 회로패턴 형성공법이 적용될 수 있도록 한다.
도 3의 (h)와 같이 ABF에 SAP(semi additive process), MSAP(modified semi additive process) 등의 적층공법을 적용하거나, 동박층에 서브트랙티브(subtractive) 공법을 적용하여 외1층 회로(24)를 형성하고, 필요한 경우 도 3의 (i)와 같이 상기 공법을 반복하여 외2층 회로(26)를 적층한다. 이와 같은 방식으로 다층 회로를 형성한다.
BGA(Ball Grid Array)를 형성하기 위해서는 도 3의 (j)와 같이 하나 또는 복수의 외층회로가 적층된 인쇄회로기판의 최외곽 표면인 솔더 레지스트(solder resist)(28)을 개방(open)하고, 솔더볼(solder ball)(30)을 부착(attach)한다. 도 3의 (j)는 컴포넌트(component) 방향의 전자소자(20) 배치를 도시하였으나, 이와는 반대로 솔더볼(30) 방향의 전자소자(20) 배치도 가능함으로 당업자에게 자명하다.
도 4는 본 발명의 바람직한 제1 실시예에 따른 전자소자 내장 인쇄회로기판을 나타낸 단면도이고, 도 5는 본 발명의 바람직한 제2 실시예에 따른 전자소자 내장 인쇄회로기판을 나타낸 단면도이고, 도 6은 본 발명의 바람직한 제3 실시예에 따른 전자소자 내장 인쇄회로기판을 나타낸 단면도이다. 도 4 내지 도 6을 참조하면, 메탈기판(10), 절연층(12), 내층회로(14), 중공층(16), 칩본드(18), 전자소자(20), 전극(22), 외1층 회로(24), 외2층 회로(26), 솔더 레지스트(28), 솔더볼(30)이 도시되어 있다.
본 발명 전자소자 내장 인쇄회로기판은 전술한 공정에 따라 제조되며, 따라서 기본적으로 메탈기판(10), 메탈기판(10)의 표면에 형성되는 절연층(12), 절연층(12)에 적층되는 내층회로(14), 메탈기판(10)의 일부가 제거되어 형성되는 중공층(16) 및 중공층(16)에 내장되는 전자소자(20)로 구성된다.
메탈기판(10)은 강성 및 열전도성이 우수하며, 메탈기판(10)을 통한 전기 전도를 제어하기 위해 전기절연화가 가능한 재질을 포함하는 것이 좋다. 통상 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti) 등이 사용된다.
메탈기판(10)의 표면을 절연화하여 전기 전도를 제어하기 위해 형성되는 절연층(12)은 전술한 바와 같이 아노다이징에 의해 양극산화층으로 형성된다. 양극산 화층은 다수의 기공에 의해 표면 조도(roughness)가 거칠게 되므로, 결과적으로 그 위에 적층되는 도금층과의 결합력이 향상된다. 여기서, 내부의 기공이 차후 기판의 신뢰성에 영향을 미칠 가능성이 있으므로, 아노다이징 등의 처리 후에 기공은 에폭시(Epoxy) 등으로 채워주는 것이 좋다.
전자소자(20)를 내장하기 위해 메탈기판(10) 내에 형성되는 중공층(16)은 습식 에칭에 의해 형성하는 것이 가공비용의 측면에서 유리하다. 중공층(16)에 전자소자(20)를 고착시켜 내장하기 위해 칩본드(18)를 개재한다. 칩본드(18)는 전자소자(20)로부터 발생된 열의 방출, 전자소자(20)의 포지셔닝 등의 역할을 하므로, 에폭시계의 수지에 방열특성 및 칙소성을 높이기 위한 SiO2 등의 필러를 첨가하여 제조될 수 있다.
중공층(16)에 칩본드(18)를 디스펜싱하고 전자소자(20)를 위치시킨 후, 메탈기판(10)을 가열하여 칩본드(18)를 경화시켜 전자소자(20)를 기판에 고착시킨다. 이로써 전자소자(20)가 기판에 내장되며, 구조적으로 전자소자(20)와 기판이 일체로 거동할 수 있게 된다. 메탈기판(10)에 중공층(16)이 형성된 부분은 다른 부분에 비해 상대적으로 강성이 낮아지게 되나, 전자소자(20)를 내장함으로써 이를 보완할 수 있다.
내층회로(14) 및 전자소자(20)의 전극(22)에 대응하여 서브트랙티브(subtractive) 공법, MSAP(modified semi additive process), SAP(semi additive process) 등 종래의 회로패턴 형성공법을 적용함으로써 외1층 회로(24), 외2층 회 로(26) 등 복수의 외층회로가 적층되어 다층 인쇄회로기판이 제조된다. BGA를 형성하는 경우에는 솔더 레지스트(28)가 개방된 부분에 솔더볼(30)이 부착된다.
도 4는 부품(Component) 실장면 방향으로 전자소자(IC칩 등)를 내장한 경우를 도시한 것이나, 본 발명이 반드시 내장되는 전자소자의 방향에 한정되는 것은 아니며, 중공층의 형성 위치에 따라 도 5와 같이 솔더볼 방향으로 전자소자(IC칩 등)를 내장할 수 있음은 물론이다.
또한, 도 4 및 도 5는 내장되는 전자소자와 코어층의 높이를 조절하기 위해 중공층을 형성한 경우를 도시한 것이나, 적층 공정에서 활용하는 재질의 종류와 두께에 따라 도 6과 같이 중공층을 형성하지 않고 코어부재인 메탈기판의 표면에 바로 전자소자를 실장하는 공정으로 대치될 수 있음은 물론이다.
본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같은 구성을 갖는 본 발명에 의하면, 알루미늄 등의 메탈기판에 아노다이징(anodizing) 공정을 적용하여 절연화하여 인쇄회로기판의 코어부재로 사용함으로써 휨강성 및 열방출성이 향상되고, 습식 에칭을 적용할 수 있어 제조비용이 절감되며, 칙소성(thixotropy)이 우수한 칩본드를 사용하여 전자소자를 내장함으로 써 전자소자 내장시 포지셔닝(positioning)이 개선된다.
또한, 전자소자 내장에 소요되는 테잎, 인캡슐런트(encapsulant) 등 종래의 고가 소모품이 필요없게 되어 비용이 절감되고, 강성이 우수한 메탈기판을 활용함으로써 인쇄회로기판의 박형, 고신뢰성이 확보되며, 방열 특성이 개선된다.

Claims (18)

  1. 코어부재로서 메탈기판을 사용하고, 상기 메탈기판 내에 전자소자가 내장되는 인쇄회로기판을 제조하는 방법에 있어서,
    (a) 상기 메탈기판의 표면을 아노다이징(Anodizing)하여 절연층을 형성하는 단계;
    (b) 상기 절연층에 내층회로를 형성하는 단계;
    (c) 상기 전자소자가 내장되는 위치에 대응하여 상기 메탈기판을 에칭하여 중공층(cavity)을 형성하는 단계;
    (d) 상기 중공층에 칩본드(chip bond)를 개재하여 상기 전자소자를 내장하는 단계; 및
    (e) 상기 내층회로가 형성된 위치 및 상기 전자소자의 전극의 위치에 대응하여 외층회로를 적층하여 형성하는 단계를 포함하는 전자소자 내장 인쇄회로기판의 제조방법.
  2. 코어부재로서 메탈기판을 사용하고, 상기 메탈기판 내에 전자소자가 내장되는 인쇄회로기판을 제조하는 방법에 있어서,
    (a) 상기 메탈기판의 표면을 아노다이징(Anodizing)하여 절연층을 형성하는 단계;
    (b) 상기 절연층에 내층회로를 형성하고, 칩본드(chip bond)를 개재하여 상기 전자소자를 내장하는 단계; 및
    (c) 상기 내층회로가 형성된 위치 및 상기 전자소자의 전극의 위치에 대응하여 외층회로를 적층하여 형성하는 단계를 포함하는 전자소자 내장 인쇄회로기판의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 메탈기판은 전기절연화가 가능한 재질을 포함하는 전자소자 내장 인쇄회로기판의 제조방법.
  4. 제3항에 있어서,
    상기 메탈기판은 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti) 중 어느 하나 이상을 포함하는 전자소자 내장 인쇄회로기판의 제조방법.
  5. 제1항에 있어서,
    상기 단계 (c)는 습식(wet) 에칭에 의해 수행되는 전자소자 내장 인쇄회로기판의 제조방법.
  6. 제1항 또는 제2항에 있어서,
    상기 단계 (a) 이전에 상기 메탈기판의 표면을 세척(cleaning)하는 단계를 더 포함하는 전자소자 내장 인쇄회로기판의 제조방법.
  7. 제1항 또는 제2항에 있어서,
    상기 칩본드는 칙소성(thixotropy)을 갖는 재질을 포함하는 전자소자 내장 인쇄회로기판의 제조방법.
  8. 제7항에 있어서,
    상기 칩본드는 필러(filler)로서 SiO2를 포함하는 전자소자 내장 인쇄회로기판의 제조방법.
  9. 제1항에 있어서,
    상기 단계 (d)는 상기 메탈기판을 가열하여 상기 칩본드를 경화시키는 단계 를 포함하는 전자소자 내장 인쇄회로기판의 제조방법.
  10. 제2항에 있어서,
    상기 단계 (b)는 상기 메탈기판을 가열하여 상기 칩본드를 경화시키는 단계를 포함하는 전자소자 내장 인쇄회로기판의 제조방법.
  11. 메탈기판과;
    상기 메탈기판의 표면에 형성되는 양극산화층과;
    상기 양극산화층에 형성되는 내층회로와;
    상기 메탈기판에 칩본드를 개재하여 결합되는 전자소자와;
    상기 내층회로가 형성된 위치 및 상기 전자소자의 전극의 위치에 대응하여 상기 메탈기판에 적층되는 외층회로를 포함하는 전자소자 내장 인쇄회로기판.
  12. 제11항에 있어서,
    상기 메탈기판의 일부가 제거되어 형성되는 중공층을 더 포함하며, 상기 전자소자는 상기 중공층에 내장되는 전자소자 내장 인쇄회로기판.
  13. 제12항에 있어서,
    상기 중공층은 상기 메탈기판을 습식(wet) 에칭하여 형성되는 전자소자 내장 인쇄회로기판.
  14. 제11항에 있어서,
    상기 메탈기판은 전기절연화가 가능한 재질을 포함하는 전자소자 내장 인쇄회로기판.
  15. 제11항에 있어서,
    상기 메탈기판은 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti) 중 어느 하나 이상을 포함하는 전자소자 내장 인쇄회로기판.
  16. 제11항에 있어서,
    상기 칩본드는 칙소성(thixotropy)을 갖는 재질을 포함하는 전자소자 내장 인쇄회로기판.
  17. 제16항에 있어서,
    상기 칩본드는 필러(filler)로서 SiO2를 포함하는 전자소자 내장 인쇄회로기판.
  18. 제11항에 있어서,
    상기 전자소자는 상기 메탈기판을 가열하여 상기 칩본드를 경화시켜 결합되는 전자소자 내장 인쇄회로기판.
KR1020050093109A 2005-10-04 2005-10-04 전자소자 내장 인쇄회로기판 및 그 제조방법 KR100726240B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050093109A KR100726240B1 (ko) 2005-10-04 2005-10-04 전자소자 내장 인쇄회로기판 및 그 제조방법
US11/528,322 US7947906B2 (en) 2005-10-04 2006-09-28 Printed circuit board and manufacturing method thereof
JP2006270247A JP2007103939A (ja) 2005-10-04 2006-10-02 電子素子を内蔵した印刷回路基板及びその製造方法
CNB2006101400257A CN100518452C (zh) 2005-10-04 2006-10-08 印刷电路板及其制造方法
JP2009282047A JP5070270B2 (ja) 2005-10-04 2009-12-11 電子素子を内蔵した印刷回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050093109A KR100726240B1 (ko) 2005-10-04 2005-10-04 전자소자 내장 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070037939A KR20070037939A (ko) 2007-04-09
KR100726240B1 true KR100726240B1 (ko) 2007-06-11

Family

ID=37900817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050093109A KR100726240B1 (ko) 2005-10-04 2005-10-04 전자소자 내장 인쇄회로기판 및 그 제조방법

Country Status (4)

Country Link
US (1) US7947906B2 (ko)
JP (2) JP2007103939A (ko)
KR (1) KR100726240B1 (ko)
CN (1) CN100518452C (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917028B1 (ko) * 2007-12-26 2009-09-10 삼성전기주식회사 아노다이징을 이용한 금속 기판 및 이의 제조방법
KR100965339B1 (ko) 2008-06-04 2010-06-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101095161B1 (ko) 2010-10-07 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판
KR101167453B1 (ko) 2010-12-23 2012-07-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101439778B1 (ko) 2013-06-25 2014-09-11 주식회사 포스코 전자 소자가 형성된 메탈기판의 제조방법

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100888561B1 (ko) * 2007-02-27 2009-03-12 대덕전자 주식회사 능동소자 내장형 인쇄회로기판 제조 방법
KR100858032B1 (ko) * 2007-02-27 2008-09-10 대덕전자 주식회사 능동 소자 내장형 인쇄회로기판 및 제조 방법
KR100816324B1 (ko) * 2007-05-23 2008-03-24 전자부품연구원 칩 내장형 인쇄회로기판 및 그 제조방법
KR100907721B1 (ko) * 2007-06-25 2009-07-14 박계찬 회로 기판 및 이의 제조 방법
TWI340450B (en) * 2007-08-28 2011-04-11 Unimicron Technology Corp Packaging substrate structure with capacitor embedded therein and method for fabricating the same
TWI340451B (en) * 2007-08-28 2011-04-11 Unimicron Technology Corp Packaging substrate structure with capacitor embedded therein and method for fabricating the same
US9941245B2 (en) * 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
KR100912594B1 (ko) * 2007-11-15 2009-08-19 대덕전자 주식회사 칩 형태의 수동 소자가 내장된 인쇄 회로 기판 및 그 제조방법
TWI349994B (en) * 2008-01-30 2011-10-01 Advanced Semiconductor Eng Package process for embedded semiconductor device
KR20090129791A (ko) 2008-06-13 2009-12-17 가부시키가이샤 교토 소프트웨어 리서치 다치 플래시 메모리
TWI458400B (zh) * 2008-10-31 2014-10-21 Taiyo Yuden Kk Printed circuit board and manufacturing method thereof
KR101114583B1 (ko) 2008-12-05 2012-03-05 현대자동차주식회사 피티씨 로드 조립체
KR101076191B1 (ko) 2008-12-05 2011-10-21 현대자동차주식회사 피티씨 로드 조립체 및 이를 이용한 피티씨 히터
KR101637481B1 (ko) 2009-04-10 2016-07-07 삼성전자주식회사 솔리드 스테이트 드라이브, 솔리드 스테이트 드라이브 장착 장치 및 컴퓨팅 시스템
US8710669B2 (en) 2009-05-20 2014-04-29 Nec Corporation Semiconductor device manufacture in which minimum wiring pitch of connecting portion wiring layer is less than minimum wiring pitch of any other wiring layer
TWI399140B (zh) * 2009-06-12 2013-06-11 Unimicron Technology Corp 內埋式封裝結構的製作方法
US9024446B2 (en) * 2009-06-30 2015-05-05 Panasonic Intellectual Property Management Co., Ltd. Element mounting substrate and semiconductor module
KR101095130B1 (ko) * 2009-12-01 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US8742561B2 (en) * 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
KR101119303B1 (ko) * 2010-01-06 2012-03-20 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
WO2011125354A1 (ja) * 2010-04-06 2011-10-13 日本電気株式会社 機能素子内蔵基板
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
KR101067109B1 (ko) * 2010-04-26 2011-09-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101156840B1 (ko) * 2010-07-01 2012-06-18 삼성전기주식회사 인쇄회로기판 및 그 제조방법
DE102010060855A1 (de) * 2010-11-29 2012-05-31 Schweizer Electronic Ag Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil
EP2525468B1 (en) 2011-05-19 2017-06-21 Black & Decker Inc. Electronic power apparatus
CN102223767A (zh) * 2011-06-01 2011-10-19 何忠亮 一种高导热电路板的生产工艺
JP5754333B2 (ja) * 2011-09-30 2015-07-29 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
US9224674B2 (en) * 2011-12-15 2015-12-29 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
JP6007566B2 (ja) * 2012-04-19 2016-10-12 大日本印刷株式会社 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法
US8866287B2 (en) 2012-09-29 2014-10-21 Intel Corporation Embedded structures for package-on-package architecture
JP5261624B1 (ja) * 2012-11-05 2013-08-14 太陽誘電株式会社 回路モジュール
US20140153204A1 (en) * 2012-11-30 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printing circuit board and method for manufacturing the same
CN103904061A (zh) * 2012-12-25 2014-07-02 欣兴电子股份有限公司 内埋式电子元件封装结构
CN103904062B (zh) * 2012-12-28 2017-04-26 欣兴电子股份有限公司 内埋式电子元件封装结构
KR101420543B1 (ko) * 2012-12-31 2014-08-13 삼성전기주식회사 다층기판
TWI565378B (zh) * 2012-12-31 2017-01-01 三星電機股份有限公司 電路板及其製造方法
US8803310B1 (en) * 2013-02-08 2014-08-12 Unimicron Technology Corp. Embedded electronic device package structure
US10383231B2 (en) * 2013-02-08 2019-08-13 Fujikura Ltd. Component-embedded board and method of manufacturing same
DE102013102541A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil
CN103281876A (zh) * 2013-05-28 2013-09-04 中国电子科技集团公司第十研究所 凹坑埋置型电路基板立体组装方法
KR101497230B1 (ko) * 2013-08-20 2015-02-27 삼성전기주식회사 전자부품 내장기판 및 전자부품 내장기판 제조방법
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
KR20150070810A (ko) * 2013-12-17 2015-06-25 삼성전기주식회사 캐패시터 내장 기판 및 그 제조 방법
CN103731981B (zh) * 2013-12-31 2017-01-18 邢台市海纳电子科技有限责任公司 铝镁合金嵌埋式线路板及其制作方法
US11523520B2 (en) * 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
TWI513379B (zh) * 2014-07-02 2015-12-11 Nan Ya Printed Circuit Board 內埋元件的基板結構與其製造方法
US9941219B2 (en) 2014-09-19 2018-04-10 Intel Corporation Control of warpage using ABF GC cavity for embedded die package
KR102194718B1 (ko) * 2014-10-13 2020-12-23 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
US9875997B2 (en) * 2014-12-16 2018-01-23 Qualcomm Incorporated Low profile reinforced package-on-package semiconductor device
US10026672B1 (en) * 2015-10-21 2018-07-17 Hrl Laboratories, Llc Recursive metal embedded chip assembly
JP6691835B2 (ja) * 2016-06-17 2020-05-13 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージの製造方法
JP2018006450A (ja) 2016-06-29 2018-01-11 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
US10608501B2 (en) 2017-05-24 2020-03-31 Black & Decker Inc. Variable-speed input unit having segmented pads for a power tool
EP3474639B1 (en) * 2017-10-20 2021-07-14 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding a component into a component carrier by transferring the component into a cavity being already filled with filling material
CN110798991B (zh) * 2018-08-01 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 埋嵌式基板及其制作方法，及具有该埋嵌式基板的电路板
KR102595864B1 (ko) * 2018-12-07 2023-10-30 삼성전자주식회사 반도체 패키지
CN111341750B (zh) 2018-12-19 2024-03-01 奥特斯奥地利科技与系统技术有限公司 包括有导电基部结构的部件承载件及制造方法
CN109819590B (zh) * 2019-01-02 2021-04-09 华为终端有限公司 一种光电器件及终端
TW202119877A (zh) * 2019-11-05 2021-05-16 南韓商普因特工程有限公司 多層配線基板及包括其的探針卡
CN111261526A (zh) * 2020-01-19 2020-06-09 华为技术有限公司 封装结构及其制备方法
CN112738994B (zh) * 2020-11-24 2022-12-09 鹤山市世拓电子科技有限公司 一种内嵌功率器件的印刷电路板
CN115379636A (zh) * 2021-05-18 2022-11-22 鹏鼎控股(深圳)股份有限公司 具有散热功能的线路板及其制作方法
CN113630967A (zh) * 2021-08-05 2021-11-09 恩达电路(深圳)有限公司 黑色阳极氧化铝基电路板生产工艺
US12096561B2 (en) 2021-11-01 2024-09-17 Raytheon Company Nanocomposite material for ultraviolet curable direct write semiconductor applications
EP4280276A1 (en) * 2022-05-19 2023-11-22 Infineon Technologies Austria AG An electronic device module and a device module both with increased reliability due to an adhesion promoter layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145627A (ja) 1997-11-06 1999-05-28 Hitachi Chem Co Ltd 金属板付き多層回路板
JP2000124568A (ja) * 1998-10-19 2000-04-28 Sumitomo Metal Ind Ltd 金属ベース基板および半導体装置とその製造方法
KR20020009013A (ko) * 2000-07-22 2002-02-01 박종섭 반도체 소자의 금속 박막 및 그의 형성 방법
KR20030081879A (ko) * 2002-04-15 2003-10-22 김성일 다층 알루미늄 인쇄 배선 기판 제조 공정
US6709897B2 (en) 2002-01-15 2004-03-23 Unimicron Technology Corp. Method of forming IC package having upward-facing chip cavity
KR20050071793A (ko) * 2004-01-02 2005-07-08 삼성전기주식회사 반도체 패키지 기판 및 그 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4544989A (en) * 1980-06-30 1985-10-01 Sharp Kabushiki Kaisha Thin assembly for wiring substrate
US4793903A (en) * 1986-10-24 1988-12-27 The Boeing Company Method of cleaning aluminum surfaces
JPH0282691A (ja) 1988-09-20 1990-03-23 Fujitsu Ltd 半導体素子の実装構造
US5066368A (en) * 1990-08-17 1991-11-19 Olin Corporation Process for producing black integrally colored anodized aluminum components
US5578869A (en) * 1994-03-29 1996-11-26 Olin Corporation Components for housing an integrated circuit device
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
JPH09199518A (ja) 1996-01-13 1997-07-31 Toshiba Corp 半導体装置
JPH10110147A (ja) * 1996-10-07 1998-04-28 Hitachi Cable Ltd 半導体チップ接着用絶縁性接着剤、リードフレーム及び半導体装置
JPH11163212A (ja) 1997-11-25 1999-06-18 Mitsui High Tec Inc 半導体素子搭載用基板フレームの製造方法
EP2161735A3 (en) * 1999-03-05 2010-12-08 Canon Kabushiki Kaisha Image formation apparatus
JP3809053B2 (ja) * 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
JP3838876B2 (ja) * 2001-01-09 2006-10-25 新光電気工業株式会社 多層回路基板の製造方法
AU2003219352A1 (en) * 2002-04-11 2003-10-20 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing same
JP2003347741A (ja) 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP4135565B2 (ja) * 2003-06-06 2008-08-20 松下電器産業株式会社 電子回路装置およびその製造方法
JP4369728B2 (ja) 2003-11-12 2009-11-25 大日本印刷株式会社 電子装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145627A (ja) 1997-11-06 1999-05-28 Hitachi Chem Co Ltd 金属板付き多層回路板
JP2000124568A (ja) * 1998-10-19 2000-04-28 Sumitomo Metal Ind Ltd 金属ベース基板および半導体装置とその製造方法
KR20020009013A (ko) * 2000-07-22 2002-02-01 박종섭 반도체 소자의 금속 박막 및 그의 형성 방법
US6709897B2 (en) 2002-01-15 2004-03-23 Unimicron Technology Corp. Method of forming IC package having upward-facing chip cavity
KR20030081879A (ko) * 2002-04-15 2003-10-22 김성일 다층 알루미늄 인쇄 배선 기판 제조 공정
KR20050071793A (ko) * 2004-01-02 2005-07-08 삼성전기주식회사 반도체 패키지 기판 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917028B1 (ko) * 2007-12-26 2009-09-10 삼성전기주식회사 아노다이징을 이용한 금속 기판 및 이의 제조방법
KR100965339B1 (ko) 2008-06-04 2010-06-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101095161B1 (ko) 2010-10-07 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판
KR101167453B1 (ko) 2010-12-23 2012-07-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101439778B1 (ko) 2013-06-25 2014-09-11 주식회사 포스코 전자 소자가 형성된 메탈기판의 제조방법

Also Published As

Publication number Publication date
JP5070270B2 (ja) 2012-11-07
CN100518452C (zh) 2009-07-22
JP2010103548A (ja) 2010-05-06
JP2007103939A (ja) 2007-04-19
KR20070037939A (ko) 2007-04-09
CN1946271A (zh) 2007-04-11
US20070074900A1 (en) 2007-04-05
US7947906B2 (en) 2011-05-24

Similar Documents

Publication Publication Date Title
KR100726240B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100656751B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100965339B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
JP2009302563A (ja) 電子部品内蔵型多層基板の製造方法及び電子部品内蔵型多層基板
JP2010157709A (ja) プリント配線板及びその製造方法
US9601422B2 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
US11160165B2 (en) Component carrier with through hole extending through multiple dielectric layers
JP4497548B2 (ja) 配線基板
JP2008124247A (ja) 部品内蔵基板及びその製造方法
KR100816324B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
US8315056B2 (en) Heat-radiating substrate and method of manufacturing the same
US7169707B2 (en) Method of manufacturing package substrate with fine circuit pattern using anodic oxidation
US20110303437A1 (en) Heat-radiating substrate and method of manufacturing the same
US11570905B2 (en) Method of manufacturing component carrier and component carrier
KR101204083B1 (ko) 전기소자 내장 다층 연성 인쇄회로기판 및 그 제조 방법
KR101055558B1 (ko) 방열기판 및 그 제조방법
JP2005038918A (ja) 多層フレキシブルプリント配線板及びその製造方法
KR101205464B1 (ko) 인쇄회로기판 제조방법
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR100917028B1 (ko) 아노다이징을 이용한 금속 기판 및 이의 제조방법
JP2005159201A (ja) 配線基板およびその製造方法
JP2000022330A (ja) 多層配線基板およびその製造方法
JP2007258543A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120409

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee