JP4373085B2 - 半導体装置の作製方法、剥離方法及び転写方法 - Google Patents
半導体装置の作製方法、剥離方法及び転写方法 Download PDFInfo
- Publication number
- JP4373085B2 JP4373085B2 JP2002379578A JP2002379578A JP4373085B2 JP 4373085 B2 JP4373085 B2 JP 4373085B2 JP 2002379578 A JP2002379578 A JP 2002379578A JP 2002379578 A JP2002379578 A JP 2002379578A JP 4373085 B2 JP4373085 B2 JP 4373085B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- oxide layer
- oxide
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000000034 method Methods 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000012546 transfer Methods 0.000 title claims description 9
- 239000010408 film Substances 0.000 claims description 271
- 239000000758 substrate Substances 0.000 claims description 149
- 238000010438 heat treatment Methods 0.000 claims description 25
- 229910052721 tungsten Inorganic materials 0.000 claims description 22
- 238000004544 sputter deposition Methods 0.000 claims description 21
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 20
- 239000010937 tungsten Substances 0.000 claims description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 13
- 238000000926 separation method Methods 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 124
- 229910052751 metal Inorganic materials 0.000 description 52
- 239000002184 metal Substances 0.000 description 52
- 238000010586 diagram Methods 0.000 description 24
- 239000004973 liquid crystal related substance Substances 0.000 description 20
- 230000001681 protective effect Effects 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 239000000853 adhesive Substances 0.000 description 18
- 230000001070 adhesive effect Effects 0.000 description 18
- 239000001257 hydrogen Substances 0.000 description 16
- 229910052739 hydrogen Inorganic materials 0.000 description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 15
- 239000000203 mixture Substances 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 238000001228 spectrum Methods 0.000 description 12
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910001930 tungsten oxide Inorganic materials 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 238000002474 experimental method Methods 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 239000000956 alloy Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 150000002894 organic compounds Chemical class 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 4
- 229910001882 dioxygen Inorganic materials 0.000 description 4
- 238000000724 energy-dispersive X-ray spectrum Methods 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- -1 SiN Chemical compound 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical class [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000002985 plastic film Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000011002 quantification Methods 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 229920000219 Ethylene vinyl alcohol Polymers 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920006255 plastic film Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001709 polysilazane Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 229920002620 polyvinyl fluoride Polymers 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229920002799 BoPET Polymers 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000005041 Mylar™ Substances 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000010183 spectrum analysis Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/56—Materials, e.g. epoxy or silicone resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、機能性薄膜の剥離方法、特に様々な素子を有する膜や層の剥離方法に関する。加えて本発明は、剥離した膜をフィルム基板に貼りつける転写方法、及び当該転写方法を用いて形成された薄膜トランジスタ（以下、ＴＦＴという）を有する半導体装置およびその作製方法に関する。
【０００２】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いてＴＦＴを構成する技術が注目されている。ＴＦＴはＩＣや電気光学装置のような電子デバイスに広く応用され、特に表示装置のスイッチング素子やドライバ回路として開発が行われている。
【０００３】
このような表示装置においてはガラス基板や石英基板が多く使用されているが、割れやすく、重いという欠点がある。そのため大量生産を行う上で、ガラス基板や石英基板は大型化が困難である。そこで、可撓性を有する基板、代表的にはフレキシブルなプラスチックフィルムの上にＴＦＴ素子を形成することが試みられている。
【０００４】
しかしながら、ＴＦＴの活性層に高性能の多結晶シリコン膜を使用する場合、作製工程において数百℃の高温プロセスが必要となってしまい、プラスチックフィルム上に直接形成することができない。
【０００５】
そのため、基板上に分離層を介して存在する被剥離層を前記基板から剥離する方法が提案されている。例えば、非晶質シリコン、半導体、窒化物セラミックス、又は有機高分子からなる分離層を設け、基板を通過させてレーザー光を照射して、分離層に層内剥離等を生じさせて、基板を分離させるというものである（特許文献１参照）。加えて、この技術を用いて被剥離層（公報では被転写層と呼んでいる）をプラスチックフィルムに貼りつけて液晶表示装置を完成させるという記載もある（特許文献２参照）。またフレキシブルディスプレイに関する記事をみると、各社の技術が紹介されている（非特許文献１参照）。
【０００６】
【特許文献１】
特開平１０−１２５９２９号公報
【特許文献２】
特開平１０−１２５９３０号公報
【非特許文献１】
日経マイクロデバイス,日経ＢＰ社,２００２年７月１日,２００２年７月１日号, ｐ．７１−７２
【０００７】
【発明が解決しようとする課題】
しかしながら、上記公報に記載の方法では、透光性の高い基板を使用することが必須であり、基板を通過させ、さらに非晶質シリコンに含まれる水素を放出させるに十分なエネルギーを与えるため、比較的大きなレーザー光の照射が必要とされ、被剥離層に損傷を与えてしまうという問題がある。また上記公報には、被剥離層への損傷を防ぐため、遮光層または反射層を設ける記載もあるが、その場合、透過型液晶表示装置や下側に発光する発光装置を作製することが困難である。更に上記方法では、大きな面積を有する被剥離層を剥離するのは困難である。
【０００８】
【課題を解決するための手段】
上記課題を鑑み本発明は、基板上に設けられた金属膜と、金属膜上に設けられた当該金属を有する酸化膜及び珪素を含む膜とを有する被剥離層と、を有する状態で、基板と被剥離層とを物理的手段、機械的手段により剥離することを特徴とする。詳しくは、金属膜上に当該金属を有する酸化物層が形成され、加熱処理を行うことにより当該酸化物層を結晶化させ、酸化物層の層内、又は当該酸化物層の両面の界面から剥離を行って得られたＴＦＴを形成することを特徴とする。
【０００９】
本発明により形成されたＴＦＴは、上面出射及び下面出射のいずれの発光装置、透過型、反射型及び半透過型の液晶表示装置等のいずれにも採用することができる。
【００１０】
【発明の実施の形態】
以下に、本発明の実施の形態を図面に基づいて説明する。
【００１１】
（実施の形態１）
まず図１（Ａ）に示すように第１の基板１０上に、金属膜１１を形成する。
なお、第１の基板は後の剥離工程に耐えうる剛性を有していればよく、例えばガラス基板、石英基板、セラミック基板、シリコン基板、金属基板またはステンレス基板を用いることができる。金属膜としては、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｎｄ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒから選ばれた元素または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、或いはこれらの積層を用いることができる。金属膜の作製方法としてスパッタリング法を用い、金属をターゲットして、第１の基板上に形成すればよい。なお金属膜の膜厚は、１０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜７５ｎｍとする。
【００１２】
また金属膜の代わりに、窒化された金属膜（窒化金属膜）を用いても構わない。また更に、金属膜に窒素や酸素を添加してもよい。例えば、金属膜に窒素や酸素をイオン注入したり、成膜室を窒素や酸素雰囲気とし、スパッタリング法により金属膜を形成したり、更にターゲットとして窒化金属を用いてもよい。
【００１３】
このとき、金属膜に上記金属の合金（例えば、ＷとＭｏとの合金：ＷxＭｏ1-X）を用いる場合、成膜室内に第１の金属（Ｗ）及び第２の金属（Ｍｏ）といった複数のターゲット、又は第１の金属（Ｗ）と第２の金属（Ｍｏ）との合金のターゲットを配置してスパッタリング法により形成すればよい。
【００１４】
またスパッタリング法を用いて金属膜を形成する場合、基板の周縁部の膜厚が不均一になるときがある。そのため、ドライエッチングによって周縁部の膜を除去することが好ましいが、その際、第１の基板がエッチングされないために、第１の基板１０と金属膜１１との間にＳｉＯＮ膜やＳｉＮＯ膜等の絶縁膜を１００ｎｍ程度形成してもよい。
【００１５】
このように、金属膜の形成を適宜設定することにより、剥離工程を制御することができ、プロセスマージンが広がる。例えば、金属の合金を用いた場合、合金の各金属の組成比を制御することにより、加熱処理の温度、更には加熱処理の要否を制御することができる。
【００１６】
その後、金属膜１１上に被剥離層１２を形成する。この被剥離層は金属膜１１上に当該金属を有する酸化物層を形成するための酸化膜と半導体膜とを有している。なお被剥離層の半導体膜は、所望の作製工程によりＴＦＴ、有機ＴＦＴ、薄膜ダイオード、シリコンのＰＩＮ接合からなる光電変換素子、シリコン抵抗素子又はセンサ素子（代表的にはポリシリコンを用いた感圧式指紋センサ）等を形成した状態であってもよい。
【００１７】
酸化膜は、スパッタリング法やＣＶＤ法により酸化シリコン、酸化窒化シリコン等を形成すればよい。なお酸化膜の膜厚は、金属膜１１の約２倍以上であることが望ましい。ここでは、シリコンターゲットを用いたスパッタリング法により、酸化シリコン膜を１５０ｎｍ〜２００ｎｍの膜厚として形成する。
【００１８】
なお本発明において、酸化膜を形成するときに、金属膜上に当該金属を有する酸化物層が形成される（図示せず）。酸化物層の膜厚は、０．１ｎｍ〜１μｍ、好ましくは０．１ｎｍ〜１００ｎｍ、更に好ましくは０．１ｎｍ〜５ｎｍとなるように形成すればよい。
【００１９】
また上記以外の酸化物層の作製方法は、硫酸、塩酸或いは硝酸を有する水溶液、硫酸、塩酸或いは硝酸と過酸化水素水とを混同させた水溶液又はオゾン水で処理することにより形成される薄い酸化膜を用いることができる。更に他の方法としては、酸素雰囲気中でのプラズマ処理や、酸素含有雰囲気中で紫外線照射することによりオゾンを発生させて酸化処理を行ってもよく、クリーンオーブンを用い２００〜３５０℃程度に加熱して薄い酸化膜を形成してもよい。
【００２０】
被剥離層１２において、特に半導体膜の下面には、金属膜や基板からの不純物やゴミの侵入を防ぐためＳｉＮ、ＳｉＯＮ、又は等の窒素を有する絶縁膜を下地膜として設けると好ましい。
【００２１】
その後、４００℃より高い温度で加熱処理を行う。この加熱処理により、酸化物層は結晶化し、また被剥離層１２が有する水素、特に半導体膜の水素が拡散する。加熱処理は、半導体装置の作製と兼用させて工程数を低減させてもよい。例えば、非晶質半導体膜を形成し、加熱炉やレーザー照射を用いて結晶性半導体膜を形成する場合、結晶化させるため５００℃以上の加熱処理を行えば、結晶性半導体膜を形成すると同時に水素の拡散を行うことができる。
【００２２】
次いで、図１（Ｂ）に示すように被剥離層１２を固定する第２の基板１３を第１の接着しうる材料（接着材）１４で貼りつける。なお、第２の基板１３は第１の基板１０よりも剛性の高い基板を用いることが好ましい。第１の接着材１４としては剥離可能な接着剤、例えば紫外線により剥離する紫外線剥離型粘着剤、熱による剥離する熱剥離型粘着剤、水溶性接着剤や両面テープ等を使用するとよい。
【００２３】
次いで、金属膜１１が設けられている第１の基板１０を、物理的手段を用いて剥離する（図１（Ｃ））。図面は模式図であるため記載していないが、このとき結晶化された酸化物層の層内、又は酸化物層の両面の界面、すなわち酸化物層と金属膜との界面或いは酸化物層と被剥離層との界面で剥がれる。こうして、被剥離層１２を第１の基板１０から剥離することができる。
【００２４】
次いで図１（Ｄ）に示すように、剥離した被剥離層１２を、第２の接着材１５により転写体となる第３の基板１６に貼り付ける。第２の接着材１５としては紫外線硬化樹脂、具体的にはエポキシ樹脂系接着剤や樹脂添加剤等の接着材又は両面テープ等を用いればよい。なお、第３の基板の表面に接着機能がある場合、第２の接着材は使用しなくてもよい。また第３の基板で被剥離層１２の側面まで覆ってもよい。また第３の基板と１６しては、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等のプラスチック基板、ポリテトラフルオロエチレン基板又はセラミック基板等の膜厚の薄い基板や可撓性のある（フレキシブルな）基板（以下、このような基板をフィルム基板と表記する）を用いることができる。
【００２５】
次いで、第１の接着材１４を除去し、第２の基板１３を剥がす（図１（Ｅ））。具体的には、第１の接着材を剥がすために紫外線照射を照射したり、加熱したり、水洗したりすればよい。また更に、アルゴンガス及び酸素ガスを用いたプラズマクリーニングやベルクリン洗浄を行うと好ましい。
【００２６】
また転写体となる第３の基板へ、各用途に応じたＴＦＴが設けられた複数の被剥離層を転写してもよい。例えば、画素部用のＴＦＴと、駆動回路用のＴＦＴとの被剥離層を形成し、第３の基板の所定領域へ転写してもよい。
【００２７】
以上のようにして得られたフィルム基板上に形成されたＴＦＴ等を発光装置や液晶表示装置の半導体素子として使用することができる。
【００２８】
例えば、発光装置は、被剥離層１２に発光素子を形成し、封止材となる保護膜を形成してなる。被剥離層１２に発光素子を形成するとき、ＴＦＴが形成されたフィルム基板はフレキシブルなため、ガラス基板に接着材、例えばテープで固定して、真空蒸着により各発光層を形成すればよい。なお、大気に曝さずに発光層、電極及び保護膜等を連続して形成すると好ましい。
【００２９】
また発光装置を作製する順序は、特に限定されず、被剥離層に発光素子を形成した後、第２の基板を接着し、発光素子を有する被剥離層を剥離し、その後、第３の基板であるフィルム基板に貼りつけてもよい。また発光素子を形成後、第３の基板であるフィルム基板を大きく設計しておき、フィルム基板で装置全体をくるんでもよい。
【００３０】
液晶表示装置を作製する場合は、第２の基板を剥離後、対向基板をシール剤により接着し、液晶材料を注入すればよい。また液晶表示装置を作製する順序は、特に限定されず、第２の基板を対向基板として接着し、第３の基板を接着後、液晶を注入してもよい。
【００３１】
また液晶表示装置を作製するとき、基板間隔を保持するためにスペーサを形成したり、散布したりしているが、フレキシブルな基板の間隔を保持するため、通常より３倍程度多くスペーサを形成又は散布するとよい。またスペーサは、通常のガラス基板に使用する場合より柔らかく作製するとよい。また更にフィルム基板は可撓性を有しているため、スペーサが移動しないよう固定する必要がある。
【００３２】
このような剥離方法を用いることより、全面に剥離でき、歩留まりよく、フレキシブルなフィルム基板上にＴＦＴ等を形成することができる。また本発明はＴＦＴ等にレーザー等による負荷をかけることがない。そして当該ＴＦＴ等を有する発光装置、液晶表示装置その他の表示装置は、薄くなり、落下しても割れにくく、軽量である。また曲面や異形形状での表示が可能となる。また本発明により形成されるフィルム基板上のＴＦＴは、大量生産を行う上で表示装置の大型化を達成することができる。また本発明では第１の基板等を再利用することができ、更に安価なフィルム基板を使用するため表示装置の低コスト化を達成することができる。
【００３３】
【実施例】
以下に、本発明の実験結果、及び本発明を用いて作製される発光装置、液晶表示装置及びその他の電子機器を説明する。
【００３４】
（実施例１）
本実施例では、剥離実験の結果及び透過型電子顕微鏡（ＴＥＭ）の観察結果を説明する。
【００３５】
まず図２に示す試料において、基板２００にＡＮ１００ガラス基板（１２６×１２６ｍｍ）、絶縁膜２０１にＣＶＤ法によりＳｉＯＮ膜、金属膜２０２にスパッタリング法により形成したタングステン（Ｗ）膜、を積層して形成した。次いで、被剥離層を構成する保護膜２０３にスパッタリング法により形成したＳｉＯ2膜、下地膜２０４にＣＶＤ法により形成したＳｉＯＮ膜、半導体膜２０５にＣＶＤ法により形成した非晶質珪素膜をそれぞれ用いた。
【００３６】
上記試料に対して、加熱処理を行わないものを試料Ａ、２２０℃／１時間加熱処理を行ったものを試料Ｂ、５００℃／１時間後更に５５０℃／４時間加熱処理を行ったものを試料Ｃとし、それぞれにおいてＴＥＭによる観察を行った。その結果を図３（Ａ）〜図５（Ａ）に示し、それぞれＴＥＭ写真（ＴＥＭ像）に対応する模式図を図３（Ｂ）〜図５（Ｂ）に示す。
【００３７】
図３〜図５をみると、金属膜２０２であるＷ膜と保護膜２０３との界面に、ある層が形成されていることがわかる。なお、ある層は完全な層にならず、散在している場合もあった。
【００３８】
そして、ある層の組成等を特定するため、ＥＤＸ測定を行った。図８〜図１０には、試料Ａ〜ＣでのＥＤＸ測定のスペクトル及び定量結果を示す。なおＥＤＸスペクトルにおける、Ａｌ、Ｍｏのピークは測定時の試料固定ホルダによるものである。図８〜図１０の結果から、ある層はタングステンと、酸素とが存在していることがわかる（以下、ある層を酸化物層と表記する）。
【００３９】
図３（Ａ）〜図５（Ａ）のＴＥＭ写真を比較すると、試料Ｃの酸化物層は、特定の方向に配列された結晶格子を有していることがわかる。また試料Ａ及びＢの酸化物層の膜厚は３ｎｍ程度であるのに対し、試料Ｃの酸化物層の膜厚は多少薄く（３ｎｍ以下）形成されていることがわかる。
【００４０】
このような試料Ａ〜Ｃにおける剥離実験の結果は、酸化物層が結晶格子を有している試料Ｃのみ剥離することができた。
【００４１】
更に図６及び図７には、図２に示す試料に対して、４００℃／１時間加熱処理を行った試料Ｄと、４３０℃／１時間加熱処理を行った試料ＥのＴＥＭの写真（Ａ）、及びそれぞれＴＥＭ写真に対応する模式図（Ｂ）を示す。なお、試料Ｄの加熱温度４００℃とは、結晶化が行われうる境界温度と予測される温度、剥離しうる境界の温度である。
【００４２】
図６から、試料Ｄの酸化物層の一部には結晶格子が形成され、試料Ｅの酸化物層には全体的に結晶格子が形成されていることがわかる。
【００４３】
上記試料Ｄ、Ｅの剥離実験の結果は、試料Ｅのみ剥離することができた。
【００４４】
以上の剥離実験及びＴＥＭ写真の結果から、金属膜と保護膜との界面には酸化物層が形成されており、４００℃程度から酸化物層の結晶化が起こりはじめることがわかる。そして酸化物層が結晶性を有している場合、剥離しうる状態となると考えられる。すなわち、剥離するためには金属膜上に酸化物層、具体的にはＷ膜上にＷを有する酸化物層が形成される必要があることがわかる。
【００４５】
すなわち酸化物層が結晶化されている試料において剥離することができるため、加熱処理による酸化物層の結晶化時に、結晶歪みや格子欠陥（点欠陥、線欠陥、面欠陥（例えば、酸素空孔が集まってできる結晶学的せん断面による面欠陥）、拡張欠陥）が生じ、それらの界面から剥離すると考えられる。
【００４６】
（実施例２）
次に、金属膜上の酸化物層の形成状況に関する情報を得るため、Ｗ膜上の保護膜の有無や保護膜の作製条件を変えて剥離の実験を行った。
【００４７】
図１１に示すように、基板３００上にＣＶＤ法により形成されるＳｉＯＮ膜３０１、スパッタリング法により形成されるＷ膜３０２、とを順に積層して形成した試料イと、Ｗ膜上に保護膜として、アルゴンガスを用いてスパッタリング法によりＳｉ膜３０３を形成した試料ロと、Ｓｉ膜に変えてアルゴンガスと酸素ガスとを用いてスパッタリング法によりＳｉＯ2膜３０４を形成した試料ハと、シランガスと窒素ガスとを用いてＣＶＤ法によりＳｉＯ2膜３０５を形成した試料ニとを用意した。
【００４８】
図１２（Ａ）〜図１５（Ａ）には、それぞれ試料イ〜ニの断面をＴＥＭで観察した写真を示し、それぞれＴＥＭ写真に対応する模式図を図１２（Ｂ）〜図１５（Ｂ）に示す。
【００４９】
まず図１２（Ａ）〜図１４（Ａ）をみると、試料ハにはＷ膜上に酸化物層が形成されているが、その他の試料には酸化物層が形成されていないことがわかる。なお試料イのＷ膜上には自然酸化膜が形成されているが、膜厚が薄いため、ＴＥＭ写真にははっきりと見えてこなかった。
【００５０】
これは試料ハの形成時に使用される酸素ガスにより、Ｗ膜上に酸化物層が形成されたと考えられる。一方、試料ロにおける保護膜の形成時は、アルゴンガスしか使用しておらず、Ｗ膜上に酸化物層が形成されなかったと思われる。また膜厚からみると、試料ハに形成された酸化物層は、試料イに形成された自然酸化膜とは異なっていると考えられる。また保護膜を形成し始めるときに、酸化物層は形成されると考えられる。
【００５１】
また試料ニにおいては、Ｗ膜上には酸化物層が形成されうるＣＶＤ法によりＳｉＯ2膜を形成しているが、図１５（Ａ）からわかるようにＴＥＭ写真では酸化物層を確認することができなかった。
【００５２】
ここで酸化物層が形成された試料ハと、試料ニとについて考えると、試料ニのＳｉＯ2膜のＣＶＤ法に使用されるシランガスは、試料ハのＳｉＯ2膜の作製工程に用いられる原料ガスと比較すると、水素を有していることがわかる。つまり水素の存在により、試料ニでは酸化物層が形成されなかったと予測される。すなわち試料ニでは、水素により、Ｗ膜上に酸化物層が形成されたとしても状態が変化したと考えることができる。
【００５３】
以上の結果、金属膜上に保護膜を形成するときに、自然酸化膜とは異なる酸化物層が形成されることが考えられる。なおＷ膜の場合、酸化物層の膜厚は３ｎｍ程度が好ましいと考えられる。そして酸化物層を確実に形成するため、保護膜は水素を有さないように形成することが好ましい。
【００５４】
以上の結果をみると、剥離を行うことができる条件は、金属層上に当該金属を有する酸化物層（酸化金属層）を形成させることが必要と考えられる。
【００５５】
また特に、金属膜にＷを用いた場合、４００℃以上の加熱処理を行い、３ｎｍ程度の酸化物層を結晶化させることが必要であることがわかる。また本実験の結果から、４３０℃以上で加熱処理を行うと酸化物層の結晶化が全体に渡って行われ、好ましいことがわかる。
【００５６】
そして更に、金属層上の当該酸化金属層は、保護膜の作製時に形成され、保護膜は水素を含まない、または水素濃度の低い状態で形成するとよいことがわかる。具体的にＷ膜の場合、酸素ガスを有する原料ガスを用いてスパッタリング法で保護膜を形成すると好ましいことがわかる。
【００５７】
（実施例３）
本実施例では、剥離後の基板側と、半導体膜側における酸化物層をTEMにより観察した結果を示す。
【００５８】
ガラス基板上に、スパッタリング法でＷ膜を５０ｎｍ、次いで保護膜としてスパッタリング法で酸化珪素膜を２００ｎｍ、続いて下地膜としてプラズマＣＶＤ法で酸化窒化珪素膜を１００ｎｍ、同じく半導体膜としてプラズマＣＶＤ法で非晶質珪素膜を５０ｎｍ積層形成した。その後５００度１時間と５５０度４時間の熱処理を行い、ポリテトラフルオロエチレンテープなどの物理的手段により剥離した。このときの基板側のＷ膜と酸化物層のＴＥＭ写真が図１９、半導体膜側の酸化物層と酸化珪素膜のＴＥＭ写真が図２０である。
【００５９】
図１９では、金属膜に接して酸化物層が不均一に残存している。同様に、図２０でも、酸化珪素膜に接して酸化物層が不均一に残存している。両ＴＥＭ写真から、剥離は酸化物層の層内及び両界面で行われたことが実証され、また酸化物層は金属膜及び酸化珪素膜に密着して不均一に残存することがわかる。
【００６０】
（実施例４）
本実施例では、酸化物層の組成をＸＰＳ（Ｘ線光電子分光法）を用いて調べた結果を示す。
【００６１】
図１６（Ａ）が試料Ａ、図１６（Ｂ）が試料Ｂ、図１６（Ｃ）が試料Ｃの結果である。図１６（Ａ）〜（Ｃ）において、横軸は深さ方向（イオンスパッタリングにより酸化物層の内部を露出させ、タングステンが１（atomic％）検出されたときをｐｏｓ．１、タングステンが２（atomic％）検出されたときをｐｏｓ．２、タングステンが３（atomic％）検出されたときをｐｏｓ．３とする）、縦軸は結合占有比（％）である。
【００６２】
図１６（Ａ）〜（Ｃ）を比較すると、試料Ａ、Ｂに比べて、試料Ｃは丸印で示すタングステン（Ｗ）の相対比が大きい。つまり、試料Ａ、Ｂに比べて、試料Ｃはタングステンの比率が高く、タングステン酸化物の比率が低い。
【００６３】
続いて、図１６のデータを規格化した結果が図１７である。図１７（Ａ）（Ｄ）が試料Ａ、図１７（Ｂ）（Ｅ）が試料Ｂ、図１７（Ｃ）（Ｆ）が試料Ｃの結果である。図１７（Ａ）〜（Ｃ）がＷＯ3を１としその他の組成物の結合占有比を規格化したグラフ、図１７（Ｄ）〜（Ｆ）がＷＯ2を１としその他の組成物の結合占有比を規格化したグラフである。
【００６４】
まず、図１７（Ａ）〜（Ｃ）を比較すると、試料Ａ、Ｂに比べて、試料Ｃはバツ印で示すＷＯ2の相対比が大きい。つまり、試料Ａ、Ｂに比べて、試料ＣはＷＯ2の比率が高く、更にｐｏｓ．１からｐｏｓ．３へと深さが増すにつれＷＯ2の比率が高くなっていく。また、試料ＣはＷＯXの比率が小さく、ｐｏｓ．１からｐｏｓ．３へと深さが増すにつれ、ＷＯXの比率が小さくなることが分かる。一方、図１７（Ｄ）〜（Ｆ）を比較すると、試料Ａ、Ｂは三角印で示すＷＯ3の含有比が２％以上であるのに対し、試料Ｃではその含有比が２％以下である。これは、ＷＯ3で規格化したグラフからも明らかなように、試料Ａ、Ｂに比べて、試料ＣのＷＯ2の比率が高いことによる。
【００６５】
図１８は、試料Ａ〜Ｃにおいて、イオンスパッタリングにより酸化物層の内部を露出させ、タングステンが１（atomic％）検出されたとき（Ｐｏｓ．１）の結合エネルギーとスペクトルの波形解析図である。図１８（Ａ）はスパッタリング処理を４．２５分経た試料Ａの結果、図１８（Ｂ）はスパッタリング処理を４分経た後の試料Ｂの結果、図１８（Ｃ）はスパッタリング処理を５分経た後の試料Ｃの結果を示す。図１８（Ａ）〜（Ｃ）において、Ｗ１（タングステンＷ）、Ｗ２（酸化タングステンＷＯX、Ｘはほぼ２）、Ｗ３（酸化タングステンＷＯX、２＜Ｘ＜３）、Ｗ４（酸化タングステンＷＯ3等）の４つの各状態の面積比（％）が組成比に相当する。
【００６６】
図１８から得られた試料Ａ〜Ｃの各W1からＷ４の面積比が表１である。また表１には、Ｗ４（ＷＯ3）でＷ２及びＷ３を規格化した割合も示す。表１において、試料Ａ、ＢのＷ１の割合は約１０％に対し、試料Ｃは３５％であり、その割合が高い。つまり、試料Ｃはタングステンの比率が高く、タングステン酸化物の比率が低いことがわかる。また規格化した値から、試料Ｃは試料Ａ、Ｂと比べて、タングステン酸化物のうちＷ２（ＷＯ2）の割合が高いことがわかる。
【００６７】
また試料Ｃでは、Ｗ２（ＷＯ2）の組成比が多くなっており、加熱処理を行うことにより酸化物層の組成に変化が生じていることが考えられる。すなわちＷ４（ＷＯ3）がＷ２（ＷＯ2）またはＷ３（ＷＯx）へと組成変化し、これらの結晶構造の違いから、異なる結晶構造間で剥離されることが考えられる。
【００６８】
【表１】
【００６９】
次に、剥離後の基板側、及び剥離後の半導体膜側の剥離面をＸＰＳにより測定した。その結果スペクトル、及びスペクトルの波形解析を行ったものを図２４、図２５に示す。また、酸化物層と自然酸化膜と比較するため、試料イをＸＰＳにより測定した結果及び波形解析を合わせて示す。
【００７０】
まず、ＸＰＳにより測定した剥離面のスペクトルが図２４である。半導体膜側の剥離面のスペクトルが図２４（Ａ）、基板側の剥離面のスペクトルが図２４（Ｂ）である。
【００７１】
そして図２４から得られた検出元素と定量結果が表２である。表２より、基板側には、半導体膜側の約１０倍のオーダーでタングステンが残存していることがわかる。
【００７２】
【表２】
【００７３】
続いて、半導体膜側のスペクトルの波形解析図が図２５（Ａ）、基板側のスペクトルの波形解析図が図２５（Ｂ）である。図２５（Ａ）（Ｂ）において、Ｗ１（タングステンＷ）、Ｗ２（酸化タングステンＷＯX、Ｘはほぼ２）、Ｗ３（酸化タングステンＷＯX、２＜Ｘ＜３）、Ｗ４（酸化タングステンＷＯ3等）の４つの各状態の面積比（％）が組成比に相当する。
【００７４】
また自然酸化膜が形成されている試料イをXPSにより測定したスペクトルが図３１であり、スペクトルの波形解析図は、図３２に示し、得られた試料イの各状態の面積比、及び各試料におけるＷ４でＷ２及びＷ３を規格化した強度比を表３に示す。また更に、剥離後の半導体膜側表面及び基板側表面を測定した結果を合わせて表３に示す。
【００７５】
【表３】
【００７６】
また図３０（Ａ）には、表１及び表３に基づいて、Ｗ１〜Ｗ４の成分の強度比を表したグラフを示し、図３０（Ｂ）には、Ｗ４でＷ２及びＷ３を規格化した強度比を表したグラフを示す。
【００７７】
剥離後の半導体膜側では、Ｗ１とＷ２は０％、Ｗ３は１６％、Ｗ４は８４％であるのに対し、基板側では、Ｗ１は４４％、Ｗ２は５％、Ｗ３は１０％、Ｗ４は４２％である。また自然酸化膜のスペクトルは、Ｗ１は７０、Ｗ２は６、Ｗ３は１、Ｗ４は２３であることがわかる。
【００７８】
また試料イでは、他の試料と比較してＷ１（タングステン）の比率が高いことがわかる。そして、Ｗ２〜Ｗ４（酸化物）の比率が低く、Ｗ３の比率がかなり少ないことがわかる。
【００７９】
更に、剥離後の半導体膜側と基板側とのＷＯ2の総和は、試料ＣのＷＯ2と比較して少なくなっていることがわかる。これは剥離前の酸化物層との状態がエネルギー的に活性な（不安定な）状態であって、剥離後には安定な状態になろうとし、自然酸化膜と同様にＷ４（ＷＯ3）が主な構成となると考えられる。
【００８０】
図３０から、剥離することのできる試料Ｃと、自然酸化膜が形成されている試料イとを比べると、試料ＣはＷ２〜Ｗ４（酸化物）が多いことがわかる。
【００８１】
従って、剥離が酸化物層と金属膜との界面或いは酸化物層と酸化珪素膜との界面、又は酸化物層の層内で行われた際、Ｗ１（金属Ｗ）及びＷ２（ＷＯX、Ｘはほぼ２）は全て基板側に残存し、Ｗ４（ＷＯ3等）は２/３が半導体膜側に残存し、１/３が基板側に残存したことが分かる。また酸化物層と自然酸化膜とは酸化物の組成比が異なっていることがわかる。すなわち酸化物層の層内、特にＷＯ2と、ＷＯx又はＷＯ3との境界から剥離されやすいと考えられる。そのため本実験では半導体膜側にＷＯ2がなく、基板側にＷＯ2が付着していたが、逆に半導体膜側にＷＯ2が付着し、基板側にＷＯ2はない場合も考えられうる。
【００８２】
（実施例５）
本実施例では、試料Ａ〜Ｃに対して二次イオン質量分析法（ＳＩＭＳ）を行った結果を、図２１〜図２３を用いて説明する。
【００８３】
まず非晶質珪素膜中の水素のプロファイルに注目すると、試料Ａ、Ｂでは水素の濃度が約１．０×１０22（atoms/cm3）であるのに対し、試料Ｃでは水素の濃度が約１．０×１０ 20 （atoms/cm3）となっている。また、酸化窒化珪素膜（ＳｉＯＮ）及び酸化珪素膜（ＳｉＯ2）中の水素のプロファイルを観察すると、試料Ａ、Ｂでは、深さが０．２μｍ付近で減少傾向を示しており、不均一な濃度分布である。一方、試料Ｃでは、際だった減少傾向もなく、深さ方向に均一な濃度分布である。つまり試料Ｃでは、試料Ａ、Ｂに比べて水素が多く存在することがわかる。この結果から、水素のイオン化効率が異なることが考えられ、試料Ｃと、試料Ａ、Ｂとは表面の組成比が異なることが考えられる。
【００８４】
次に、酸化珪素膜（ＳｉＯ2）とW膜の界面における窒素の濃度に注目すると、試料Ａ、Ｂでは窒素の濃度が約１．０×１０21（atoms/cm3）であるのに対し、試料Ｃでは約６．５×１０ 21 （atoms/cm3）となっている。従って、試料Ｃは、試料Ａ、Ｂに比べて酸化珪素膜（ＳｉＯ2）とＷ膜の界面における酸化物層の組成が異なることが分かる。
【００８５】
（実施例６）
本実施例では、本発明の剥離方法によりフィルム基板上に作製されたＴＦＴを備えた発光装置について、図２６を用いて説明する。
【００８６】
図２６（Ａ）は発光装置の上面図を示し、フィルム基板１２１０上に信号線駆動回路１２０１、走査線駆動回路１２０３、画素部１２０２が示されている。
【００８７】
図２６（Ｂ）は発光装置のＡ−Ａ’の断面図を示し、フィルム基板１２１０上には接着材１２４０を介して酸化物層１２５０が設けられている。なお酸化物層はフィルム基板の裏面に層として存在するのではなく、点在していることもありうる。そして上記実施例のように金属膜としてＷ膜を用いた場合、酸化物層はタングステンを主成分とする酸化物、具体的にはＷＯ3となる。
【００８８】
そしてフィルム基板１２１０上に、ｎチャネル型ＴＦＴ１２２３とｐチャネル型ＴＦＴ１２２４とを有するＣＭＯＳ回路を備えた信号線駆動回路１２０１が示されている。また、信号線駆動回路や走査線駆動回路を形成するＴＦＴは、ＣＭＯＳ回路、ＰＭＯＳ回路又はＮＭＯＳ回路で形成しても良い。また本実施例では、基板上に信号線駆動回路及び走査線駆動回路を形成したドライバ一体型を示すが、必ずしもその必要はなく、基板の外部に形成することもできる。
【００８９】
また、スイッチング用ＴＦＴ１２２１及び電流制御用ＴＦＴ１２１２を有し、スイッチング用ＴＦＴ及び電流制御用ＴＦＴを覆い、所定の位置に開口部を有する絶縁膜１２１４と、電流制御用ＴＦＴ１２１２の一方の配線と接続された第１の電極１２１３と、第１の電極上に設けられた有機化合物を含む層１２１５と、対向して設けられた第２の電極１２１６を有する発光素子１２１８と、水分や酸素等による発光素子の劣化を防止するために設けられた保護層１２１７を有する画素部１２２０が示されている。
【００９０】
第１の電極１２１３が電流制御用ＴＦＴ１２１２のドレインと接している構成となっているため、第１の電極１２１３の少なくとも下面は、半導体膜のドレイン領域とオーミックコンタクトのとれる材料とし、有機化合物を含む層と接する表面に仕事関数の大きい材料を用いて形成することが望ましい。例えば、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造とすると、配線としての抵抗も低く、且つ、良好なオーミックコンタクトがとれるよう機能させることができる。また、第１の電極１２１３は、窒化チタン膜の単層としてもよいし、３層以上の積層を用いてもよい。また更に、第１の電極１２１３として透明導電膜を用いれば両面発光型の発光装置を作製することができる。
【００９１】
絶縁物１２１４は有機樹脂膜又は珪素を含む絶縁膜で形成すればよい。ここでは、絶縁物１２１４として、ポジ型の感光性アクリル樹脂膜を用いて形成する。
【００９２】
後に形成する電極や有機化合物を含む発光層のカバレッジを良好なものとするため、絶縁物１２１４の上端部または下端部に曲率を有する曲面が形成されるようにすることが好ましい。例えば、絶縁物１２１４の材料としてポジ型の感光性アクリルを用いた場合、絶縁物１２１４の上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、絶縁物１２１４として、感光性の光によってエッチャントに不溶解性となるネガ型、又は光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
【００９３】
また絶縁物１２１４を保護膜で覆ってもよい。この保護膜はスパッタリング法（ＤＣ方式やＲＦ方式）やリモートプラズマを用いた成膜装置により得られる窒化アルミニウム膜、窒化酸化アルミニウム膜、又は窒化珪素膜といった窒化珪素或いは窒化酸化珪素を主成分とする絶縁膜、又は炭素を主成分とする薄膜である。また、保護膜に発光を透過させるため、保護膜の膜厚は、可能な限り薄くすることが好ましい。
【００９４】
第１の電極１２１３上には、蒸着マスクを用いた蒸着法、またはインクジェット法によってＲ、Ｇ、Ｂの発光が得られる有機化合物を含む層１２１５を選択的に形成する。さらに、有機化合物を含む層１２１５上には第２の電極１２１６が形成される。
【００９５】
また発光素子１２１８を白色発光とする場合、着色層とＢＭからなるカラーフィルタを設ける必要がある。
【００９６】
そして、第２の電極１２１６は、接続領域の絶縁膜１２１４に設けられた開口部（コンタクト）を介して接続配線１２０８と接続され、接続配線１２０８は異方性導電樹脂（ＡＣＦ）によりフレキシブルプリントサーキット（ＦＰＣ）１２０９に接続されている。そして、外部入力端子となるＦＰＣ１２０９からビデオ信号やクロック信号を受け取る。ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていてもよい。
【００９７】
またＡＣＦを用いて加圧や加熱によりFPCを接続するときに、フィルム基板のフレキシブル性や加熱による軟化のため、クラックが生じないように注意する。例えば、接着領域に硬性の高い基板を補助として配置したりすればよい。
【００９８】
また基板の周縁部にはシール材１２０５が設けられ、第２のフィルム基板１２０４と張り合わせられ、封止されている。シール材１２０５はエポキシ系樹脂を用いるのが好ましい。
【００９９】
本実施例では第２のフィルム基板１２０４を構成する材料としてガラス基板や石英基板の他、ＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
【０１００】
図示していないが、フィルム基板から水や酸素が侵入しないように、ポリビニルアルコール、エチレンビニルアルコール共重合体等の有機材料或いはポシリラザン、酸化アルミニウム、酸化珪素、窒化珪素等の無機材料、又はそれらの積層でなるバリア膜で覆うとよい。
【０１０１】
また作製工程における薬品から保護するために、フィルム基板に保護層を設けてもよい。保護層としては、紫外線硬化性樹脂又は熱硬化性樹脂を用いることができる。
【０１０２】
以上のようにして、フィルム基板上に設けられたＴＦＴを備えた発光装置が完成される。そして本発明のＴＦＴを備えた発光装置は、落下しても割れにくく、軽量である。 またフィルム基板は、大量生産を行う上で発光装置の大型化を達成することができる。
【０１０３】
（実施例７）
本実施例では、本発明の剥離方法によりフィルム基板上に作製されたＴＦＴを備えた液晶表示装置について、図２７を用いて説明する。
【０１０４】
図２７（Ａ）は液晶表示装置の上面図を示し、第１のフィルム基板１３１０上に信号線駆動回路１３０１、走査線駆動回路１３０３、画素部１３０２が示されている。
【０１０５】
図２７（Ｂ）は液晶表示装置のＡ−Ａ’の断面図を示し、フィルム基板１３１０上には接着材１３４０を介して酸化物層１３５０が形成されている。なお酸化物層はフィルム基板の裏面に層として存在するのではなく、点在していることもありうる。そして上記実施例のように金属膜としてＷ膜を用いた場合、酸化物層はタングステンを主成分とする酸化物、具体的にはＷＯ3となる。
【０１０６】
そしてフィルム基板１３１０上にｎチャネル型ＴＦＴ１３２３とｐチャネル型ＴＦＴ１３２４とを有するＣＭＯＳ回路を備えた信号線駆動回路１３０１が設けられている。なお信号線駆動回路や走査線駆動回路を形成するＴＦＴは、ＣＭＯＳ回路、ＰＭＯＳ回路又はＮＭＯＳ回路で形成してもよい。また本実施例では、基板上に信号線駆動回路及び走査線駆動回路を形成したドライバ一体型を示すが、必ずしもその必要はなく、基板の外部に形成することもできる。
【０１０７】
また、スイッチング用ＴＦＴ１３２１及び保持容量１３１２を有し、スイッチング用ＴＦＴ及び保持容量を覆い、所定の位置に開口部を有する層間絶縁膜１３１４と、有する画素部１３２０が示されている。
【０１０８】
層間絶縁膜１３１４上には配向膜１３１７が設けられ、ラビング処理が施されている。
【０１０９】
対向基板として第２のフィルム基板１３０４を用意する。第２のフィルム基板１３０４は樹脂等によりマトリックス上に区分けられた領域にＲＧＢのカラーフィルタ１３３０と、対向電極１３１６と、ラビング処理が施された配向膜１３１７が設けられている。
【０１１０】
また第１及び第２のフィルム基板には偏光板１３３１が設けられ、シール剤１３０５により接着されている。そして第１及び第２のフィルム基板に液晶材料１３１８が注入されている。なお図示はしないが、第１及び第２のフィルム基板間を保持するためスペーサが適宜設けられている。
【０１１１】
図示していないが、フィルム基板から水や酸素が侵入しないように、ポリビニルアルコールやエチレンビニルアルコール共重合体等の有機材料或いはポシリラザンや酸化珪素等の無機材料、又はそれらの積層でなるバリア膜で覆うとよい。
【０１１２】
また作製工程において薬品から保護するために、保護層を設けてもよい。保護層としては、紫外線硬化性樹脂又は熱硬化性樹脂を用いることができる。
【０１１３】
そして、図２６と同様に異方性導電樹脂（ＡＣＦ）により配線と、ＦＰＣとが接続され、ビデオ信号やクロック信号を受け取る。なお、ＡＣＦを用いて加圧や加熱による接続には、クラックが生じないよう注意が必要である。
【０１１４】
このようにして、フィルム基板上に設けられたＴＦＴを備えた液晶表示装置が完成される。そして本発明のＴＦＴを備えた液晶表示装置は、落下しても割れにくく、軽量である。 またフィルム基板は、大量生産を行う上で液晶表示装置の大型化を達成することができる。
【０１１５】
（実施例８）
本発明の実施例について、図２８を用いて説明する。本実施例では、同一の絶縁表面上に画素部と該画素部を制御する駆動回路、記憶回路、及び制御装置と演算装置を有するCPUを搭載したパネルについて説明する。
【０１１６】
図２８はパネルの外観を示し、該パネルは、基板３００９上に複数の画素がマトリクス状に配置された画素部３０００を有する。画素部３０００の周辺には、画素部３０００を制御する走査線駆動回路３００１、信号線駆動回路３００２を有する。画素部３０００では、駆動回路から供給される信号に従って画像を表示する。
【０１１７】
対向基板は、画素部３０００及び駆動回路３００１、３００２上のみに設けてもよいし、全面に設けてもよい。但し、発熱する恐れがあるCPU３００８には、放熱板が接するように配置することが好ましい。
【０１１８】
また前記パネルは、駆動回路３００１、３００２を制御するＶＲＡＭ３００３(video random access memory、画面表示専用メモリー)、ＶＲＡＭ３００３の周辺には、ＶＲＡＭ３００３を制御するデコーダ３００４、３００５を有する。またＲＡＭ３００６、ＲＡＭ３００６の周辺には、ＲＡＭ３００６を制御するデコーダ３００７、さらにＣＰＵ３００８を有する。
【０１１９】
基板３００９上の回路を構成する全ての素子は、非晶質半導体に比べて電界効果移動度が高く、オン電流が大きい多結晶半導体（ポリシリコン）により形成されており、それ故に同一の絶縁表面上における複数の回路の一体形成を実現している。また、画素部３００１及び駆動回路３００１、３００２、並びに他の回路はまず支持基板上に作製後、本発明の剥離方法により剥離して貼り合わせることで、可撓性基板３００９上における一体形成を実現している。なお画素部に配置された複数の画素の構成は限定されないが、複数の画素の各々にＳＲＡＭを配置することで、ＶＲＡＭ３００３及びＲＡＭ３００６の配置を省略してもよい。
【０１２０】
（実施例９）
本発明は様々な電子機器の表示部に適用することができる。電子機器としては、携帯情報端末（携帯電話機、モバイルコンピュータ、携帯型ゲーム機又は電子書籍等）、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、表示ディスプレイ、ナビゲーションシステム等が挙げられる。これら電子機器の具体例を図２９に示す。
【０１２１】
図２９（Ａ）はディスプレイであり、筐体４００１、音声出力部４００２、表示部４００３等を含む。本発明は表示部４００３に用いる。表示装置は、パソコン用、ＴＶ放送受信用、広告表示用など全ての情報表示装置が含まれる。
【０１２２】
図２９（Ｂ）はモバイルコンピュータであり、本体４１０１、スタイラス４１０２、表示部４１０３、操作ボタン４１０４、外部インターフェイス４１０５等を含む。本発明の表示装置は表示部４１０３に用いる。
【０１２３】
図２９（Ｃ）はゲーム機であり、本体４２０１、表示部４２０２、操作ボタン４２０３等を含む。本発明は表示部４２０２に用いる。図２９（Ｄ）は携帯電話機であり、本体４３０１、音声出力部４３０２、音声入力部４３０３、表示部４３０４、操作スイッチ４３０５、アンテナ４３０６等を含む。本発明の表示装置は表示部４３０４に用いる。
【０１２４】
図２９（Ｅ）は電子ブックリーダーであり、表示部４４０１等を含む。本発明は表示部４４０１に用いる。
【０１２５】
以上のように、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。特に、薄型や軽量が実現する本発明は、図２９（Ａ）〜（Ｅ）の電子機器に大変有効である。
【０１２６】
【発明の効果】
本発明の剥離方法を用いることより、全面に剥離できるため歩留まりよく、フレキシブルなフィルム基板上にＴＦＴ等を形成することができる。また本発明はＴＦＴ等にレーザー等による負荷をかけることがない。そして当該ＴＦＴ等を有する発光装置、液晶表示装置その他の半導体装置は、薄くなり、落下しても割れにくく、軽量である。また曲面や異形形状での表示が可能となる。
【０１２７】
本発明により形成されるフィルム基板上のＴＦＴは、大量生産を行う上で表示装置の大型化を達成することができる。また本発明では転写前にＴＦＴ等を形成する基板を再利用することができ、且つ安価なフィルム基板を使用するため半導体装置の低コスト化を達成することができる。
【図面の簡単な説明】
【図１】 本発明の剥離工程を示す図。
【図２】 本発明における実験試料を示す図。
【図３】 本発明における実験試料ＡのＴＥＭ写真を示す図。
【図４】 本発明における実験試料ＢのＴＥＭ写真を示す図。
【図５】 本発明における実験試料ＣのＴＥＭ写真を示す図。
【図６】 本発明における実験試料ＤのＴＥＭ写真を示す図。
【図７】 本発明における実験試料ＥのＴＥＭ写真を示す図。
【図８】 本発明における実験試料ＡのＥＤＸスペクトル及び定量結果を示す図。
【図９】 本発明における実験試料ＢのＥＤＸスペクトル及び定量結果を示す図。
【図１０】 本発明における実験試料ＣのＥＤＸスペクトル及び定量結果を示す図。
【図１１】 本発明における実験試料を示す図。
【図１２】 本発明における実験試料イのＴＥＭ写真を示す図。
【図１３】 本発明における実験試料ロのＴＥＭ写真を示す図。
【図１４】 本発明における実験試料ハのＴＥＭ写真を示す図。
【図１５】 本発明における実験試料ニのＴＥＭ写真を示す図。
【図１６】 本発明における実験試料ＡからＣのＸＰＳを示す図。
【図１７】 図１６に示すＸＰＳを規格化した図。
【図１８】 本発明における実験試料ＡからＣのＥＰＳを示す図。
【図１９】 本発明の剥離後の基板側のＴＥＭ写真を示す図。
【図２０】 本発明の剥離後の半導体膜側のＴＥＭ写真を示す図。
【図２１】 本発明における試料ＡのＳＩＭＳを示す図。
【図２２】 本発明における試料ＢのＳＩＭＳを示す図。
【図２３】 本発明における試料ＣのＳＩＭＳを示す図。
【図２４】 本発明の剥離後のＸＰＳを示す図。
【図２５】 図２４に示すＸＰＳを波形解析した図。
【図２６】 本発明により形成される発光装置を示す図。
【図２７】 本発明により形成される液晶表示装置を示す図。
【図２８】 本発明により形成されるＣＰＵを示す図。
【図２９】 本発明により形成される電子機器を示す図。
【図３０】 本発明の実験結果を示す図。
【図３１】 本発明の実験結果を示す図。
【図３２】 本発明の実験結果を示す図。
【発明の属する技術分野】
本発明は、機能性薄膜の剥離方法、特に様々な素子を有する膜や層の剥離方法に関する。加えて本発明は、剥離した膜をフィルム基板に貼りつける転写方法、及び当該転写方法を用いて形成された薄膜トランジスタ（以下、ＴＦＴという）を有する半導体装置およびその作製方法に関する。
【０００２】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いてＴＦＴを構成する技術が注目されている。ＴＦＴはＩＣや電気光学装置のような電子デバイスに広く応用され、特に表示装置のスイッチング素子やドライバ回路として開発が行われている。
【０００３】
このような表示装置においてはガラス基板や石英基板が多く使用されているが、割れやすく、重いという欠点がある。そのため大量生産を行う上で、ガラス基板や石英基板は大型化が困難である。そこで、可撓性を有する基板、代表的にはフレキシブルなプラスチックフィルムの上にＴＦＴ素子を形成することが試みられている。
【０００４】
しかしながら、ＴＦＴの活性層に高性能の多結晶シリコン膜を使用する場合、作製工程において数百℃の高温プロセスが必要となってしまい、プラスチックフィルム上に直接形成することができない。
【０００５】
そのため、基板上に分離層を介して存在する被剥離層を前記基板から剥離する方法が提案されている。例えば、非晶質シリコン、半導体、窒化物セラミックス、又は有機高分子からなる分離層を設け、基板を通過させてレーザー光を照射して、分離層に層内剥離等を生じさせて、基板を分離させるというものである（特許文献１参照）。加えて、この技術を用いて被剥離層（公報では被転写層と呼んでいる）をプラスチックフィルムに貼りつけて液晶表示装置を完成させるという記載もある（特許文献２参照）。またフレキシブルディスプレイに関する記事をみると、各社の技術が紹介されている（非特許文献１参照）。
【０００６】
【特許文献１】
特開平１０−１２５９２９号公報
【特許文献２】
特開平１０−１２５９３０号公報
【非特許文献１】
日経マイクロデバイス,日経ＢＰ社,２００２年７月１日,２００２年７月１日号, ｐ．７１−７２
【０００７】
【発明が解決しようとする課題】
しかしながら、上記公報に記載の方法では、透光性の高い基板を使用することが必須であり、基板を通過させ、さらに非晶質シリコンに含まれる水素を放出させるに十分なエネルギーを与えるため、比較的大きなレーザー光の照射が必要とされ、被剥離層に損傷を与えてしまうという問題がある。また上記公報には、被剥離層への損傷を防ぐため、遮光層または反射層を設ける記載もあるが、その場合、透過型液晶表示装置や下側に発光する発光装置を作製することが困難である。更に上記方法では、大きな面積を有する被剥離層を剥離するのは困難である。
【０００８】
【課題を解決するための手段】
上記課題を鑑み本発明は、基板上に設けられた金属膜と、金属膜上に設けられた当該金属を有する酸化膜及び珪素を含む膜とを有する被剥離層と、を有する状態で、基板と被剥離層とを物理的手段、機械的手段により剥離することを特徴とする。詳しくは、金属膜上に当該金属を有する酸化物層が形成され、加熱処理を行うことにより当該酸化物層を結晶化させ、酸化物層の層内、又は当該酸化物層の両面の界面から剥離を行って得られたＴＦＴを形成することを特徴とする。
【０００９】
本発明により形成されたＴＦＴは、上面出射及び下面出射のいずれの発光装置、透過型、反射型及び半透過型の液晶表示装置等のいずれにも採用することができる。
【００１０】
【発明の実施の形態】
以下に、本発明の実施の形態を図面に基づいて説明する。
【００１１】
（実施の形態１）
まず図１（Ａ）に示すように第１の基板１０上に、金属膜１１を形成する。
なお、第１の基板は後の剥離工程に耐えうる剛性を有していればよく、例えばガラス基板、石英基板、セラミック基板、シリコン基板、金属基板またはステンレス基板を用いることができる。金属膜としては、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｎｄ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒから選ばれた元素または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、或いはこれらの積層を用いることができる。金属膜の作製方法としてスパッタリング法を用い、金属をターゲットして、第１の基板上に形成すればよい。なお金属膜の膜厚は、１０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜７５ｎｍとする。
【００１２】
また金属膜の代わりに、窒化された金属膜（窒化金属膜）を用いても構わない。また更に、金属膜に窒素や酸素を添加してもよい。例えば、金属膜に窒素や酸素をイオン注入したり、成膜室を窒素や酸素雰囲気とし、スパッタリング法により金属膜を形成したり、更にターゲットとして窒化金属を用いてもよい。
【００１３】
このとき、金属膜に上記金属の合金（例えば、ＷとＭｏとの合金：ＷxＭｏ1-X）を用いる場合、成膜室内に第１の金属（Ｗ）及び第２の金属（Ｍｏ）といった複数のターゲット、又は第１の金属（Ｗ）と第２の金属（Ｍｏ）との合金のターゲットを配置してスパッタリング法により形成すればよい。
【００１４】
またスパッタリング法を用いて金属膜を形成する場合、基板の周縁部の膜厚が不均一になるときがある。そのため、ドライエッチングによって周縁部の膜を除去することが好ましいが、その際、第１の基板がエッチングされないために、第１の基板１０と金属膜１１との間にＳｉＯＮ膜やＳｉＮＯ膜等の絶縁膜を１００ｎｍ程度形成してもよい。
【００１５】
このように、金属膜の形成を適宜設定することにより、剥離工程を制御することができ、プロセスマージンが広がる。例えば、金属の合金を用いた場合、合金の各金属の組成比を制御することにより、加熱処理の温度、更には加熱処理の要否を制御することができる。
【００１６】
その後、金属膜１１上に被剥離層１２を形成する。この被剥離層は金属膜１１上に当該金属を有する酸化物層を形成するための酸化膜と半導体膜とを有している。なお被剥離層の半導体膜は、所望の作製工程によりＴＦＴ、有機ＴＦＴ、薄膜ダイオード、シリコンのＰＩＮ接合からなる光電変換素子、シリコン抵抗素子又はセンサ素子（代表的にはポリシリコンを用いた感圧式指紋センサ）等を形成した状態であってもよい。
【００１７】
酸化膜は、スパッタリング法やＣＶＤ法により酸化シリコン、酸化窒化シリコン等を形成すればよい。なお酸化膜の膜厚は、金属膜１１の約２倍以上であることが望ましい。ここでは、シリコンターゲットを用いたスパッタリング法により、酸化シリコン膜を１５０ｎｍ〜２００ｎｍの膜厚として形成する。
【００１８】
なお本発明において、酸化膜を形成するときに、金属膜上に当該金属を有する酸化物層が形成される（図示せず）。酸化物層の膜厚は、０．１ｎｍ〜１μｍ、好ましくは０．１ｎｍ〜１００ｎｍ、更に好ましくは０．１ｎｍ〜５ｎｍとなるように形成すればよい。
【００１９】
また上記以外の酸化物層の作製方法は、硫酸、塩酸或いは硝酸を有する水溶液、硫酸、塩酸或いは硝酸と過酸化水素水とを混同させた水溶液又はオゾン水で処理することにより形成される薄い酸化膜を用いることができる。更に他の方法としては、酸素雰囲気中でのプラズマ処理や、酸素含有雰囲気中で紫外線照射することによりオゾンを発生させて酸化処理を行ってもよく、クリーンオーブンを用い２００〜３５０℃程度に加熱して薄い酸化膜を形成してもよい。
【００２０】
被剥離層１２において、特に半導体膜の下面には、金属膜や基板からの不純物やゴミの侵入を防ぐためＳｉＮ、ＳｉＯＮ、又は等の窒素を有する絶縁膜を下地膜として設けると好ましい。
【００２１】
その後、４００℃より高い温度で加熱処理を行う。この加熱処理により、酸化物層は結晶化し、また被剥離層１２が有する水素、特に半導体膜の水素が拡散する。加熱処理は、半導体装置の作製と兼用させて工程数を低減させてもよい。例えば、非晶質半導体膜を形成し、加熱炉やレーザー照射を用いて結晶性半導体膜を形成する場合、結晶化させるため５００℃以上の加熱処理を行えば、結晶性半導体膜を形成すると同時に水素の拡散を行うことができる。
【００２２】
次いで、図１（Ｂ）に示すように被剥離層１２を固定する第２の基板１３を第１の接着しうる材料（接着材）１４で貼りつける。なお、第２の基板１３は第１の基板１０よりも剛性の高い基板を用いることが好ましい。第１の接着材１４としては剥離可能な接着剤、例えば紫外線により剥離する紫外線剥離型粘着剤、熱による剥離する熱剥離型粘着剤、水溶性接着剤や両面テープ等を使用するとよい。
【００２３】
次いで、金属膜１１が設けられている第１の基板１０を、物理的手段を用いて剥離する（図１（Ｃ））。図面は模式図であるため記載していないが、このとき結晶化された酸化物層の層内、又は酸化物層の両面の界面、すなわち酸化物層と金属膜との界面或いは酸化物層と被剥離層との界面で剥がれる。こうして、被剥離層１２を第１の基板１０から剥離することができる。
【００２４】
次いで図１（Ｄ）に示すように、剥離した被剥離層１２を、第２の接着材１５により転写体となる第３の基板１６に貼り付ける。第２の接着材１５としては紫外線硬化樹脂、具体的にはエポキシ樹脂系接着剤や樹脂添加剤等の接着材又は両面テープ等を用いればよい。なお、第３の基板の表面に接着機能がある場合、第２の接着材は使用しなくてもよい。また第３の基板で被剥離層１２の側面まで覆ってもよい。また第３の基板と１６しては、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等のプラスチック基板、ポリテトラフルオロエチレン基板又はセラミック基板等の膜厚の薄い基板や可撓性のある（フレキシブルな）基板（以下、このような基板をフィルム基板と表記する）を用いることができる。
【００２５】
次いで、第１の接着材１４を除去し、第２の基板１３を剥がす（図１（Ｅ））。具体的には、第１の接着材を剥がすために紫外線照射を照射したり、加熱したり、水洗したりすればよい。また更に、アルゴンガス及び酸素ガスを用いたプラズマクリーニングやベルクリン洗浄を行うと好ましい。
【００２６】
また転写体となる第３の基板へ、各用途に応じたＴＦＴが設けられた複数の被剥離層を転写してもよい。例えば、画素部用のＴＦＴと、駆動回路用のＴＦＴとの被剥離層を形成し、第３の基板の所定領域へ転写してもよい。
【００２７】
以上のようにして得られたフィルム基板上に形成されたＴＦＴ等を発光装置や液晶表示装置の半導体素子として使用することができる。
【００２８】
例えば、発光装置は、被剥離層１２に発光素子を形成し、封止材となる保護膜を形成してなる。被剥離層１２に発光素子を形成するとき、ＴＦＴが形成されたフィルム基板はフレキシブルなため、ガラス基板に接着材、例えばテープで固定して、真空蒸着により各発光層を形成すればよい。なお、大気に曝さずに発光層、電極及び保護膜等を連続して形成すると好ましい。
【００２９】
また発光装置を作製する順序は、特に限定されず、被剥離層に発光素子を形成した後、第２の基板を接着し、発光素子を有する被剥離層を剥離し、その後、第３の基板であるフィルム基板に貼りつけてもよい。また発光素子を形成後、第３の基板であるフィルム基板を大きく設計しておき、フィルム基板で装置全体をくるんでもよい。
【００３０】
液晶表示装置を作製する場合は、第２の基板を剥離後、対向基板をシール剤により接着し、液晶材料を注入すればよい。また液晶表示装置を作製する順序は、特に限定されず、第２の基板を対向基板として接着し、第３の基板を接着後、液晶を注入してもよい。
【００３１】
また液晶表示装置を作製するとき、基板間隔を保持するためにスペーサを形成したり、散布したりしているが、フレキシブルな基板の間隔を保持するため、通常より３倍程度多くスペーサを形成又は散布するとよい。またスペーサは、通常のガラス基板に使用する場合より柔らかく作製するとよい。また更にフィルム基板は可撓性を有しているため、スペーサが移動しないよう固定する必要がある。
【００３２】
このような剥離方法を用いることより、全面に剥離でき、歩留まりよく、フレキシブルなフィルム基板上にＴＦＴ等を形成することができる。また本発明はＴＦＴ等にレーザー等による負荷をかけることがない。そして当該ＴＦＴ等を有する発光装置、液晶表示装置その他の表示装置は、薄くなり、落下しても割れにくく、軽量である。また曲面や異形形状での表示が可能となる。また本発明により形成されるフィルム基板上のＴＦＴは、大量生産を行う上で表示装置の大型化を達成することができる。また本発明では第１の基板等を再利用することができ、更に安価なフィルム基板を使用するため表示装置の低コスト化を達成することができる。
【００３３】
【実施例】
以下に、本発明の実験結果、及び本発明を用いて作製される発光装置、液晶表示装置及びその他の電子機器を説明する。
【００３４】
（実施例１）
本実施例では、剥離実験の結果及び透過型電子顕微鏡（ＴＥＭ）の観察結果を説明する。
【００３５】
まず図２に示す試料において、基板２００にＡＮ１００ガラス基板（１２６×１２６ｍｍ）、絶縁膜２０１にＣＶＤ法によりＳｉＯＮ膜、金属膜２０２にスパッタリング法により形成したタングステン（Ｗ）膜、を積層して形成した。次いで、被剥離層を構成する保護膜２０３にスパッタリング法により形成したＳｉＯ2膜、下地膜２０４にＣＶＤ法により形成したＳｉＯＮ膜、半導体膜２０５にＣＶＤ法により形成した非晶質珪素膜をそれぞれ用いた。
【００３６】
上記試料に対して、加熱処理を行わないものを試料Ａ、２２０℃／１時間加熱処理を行ったものを試料Ｂ、５００℃／１時間後更に５５０℃／４時間加熱処理を行ったものを試料Ｃとし、それぞれにおいてＴＥＭによる観察を行った。その結果を図３（Ａ）〜図５（Ａ）に示し、それぞれＴＥＭ写真（ＴＥＭ像）に対応する模式図を図３（Ｂ）〜図５（Ｂ）に示す。
【００３７】
図３〜図５をみると、金属膜２０２であるＷ膜と保護膜２０３との界面に、ある層が形成されていることがわかる。なお、ある層は完全な層にならず、散在している場合もあった。
【００３８】
そして、ある層の組成等を特定するため、ＥＤＸ測定を行った。図８〜図１０には、試料Ａ〜ＣでのＥＤＸ測定のスペクトル及び定量結果を示す。なおＥＤＸスペクトルにおける、Ａｌ、Ｍｏのピークは測定時の試料固定ホルダによるものである。図８〜図１０の結果から、ある層はタングステンと、酸素とが存在していることがわかる（以下、ある層を酸化物層と表記する）。
【００３９】
図３（Ａ）〜図５（Ａ）のＴＥＭ写真を比較すると、試料Ｃの酸化物層は、特定の方向に配列された結晶格子を有していることがわかる。また試料Ａ及びＢの酸化物層の膜厚は３ｎｍ程度であるのに対し、試料Ｃの酸化物層の膜厚は多少薄く（３ｎｍ以下）形成されていることがわかる。
【００４０】
このような試料Ａ〜Ｃにおける剥離実験の結果は、酸化物層が結晶格子を有している試料Ｃのみ剥離することができた。
【００４１】
更に図６及び図７には、図２に示す試料に対して、４００℃／１時間加熱処理を行った試料Ｄと、４３０℃／１時間加熱処理を行った試料ＥのＴＥＭの写真（Ａ）、及びそれぞれＴＥＭ写真に対応する模式図（Ｂ）を示す。なお、試料Ｄの加熱温度４００℃とは、結晶化が行われうる境界温度と予測される温度、剥離しうる境界の温度である。
【００４２】
図６から、試料Ｄの酸化物層の一部には結晶格子が形成され、試料Ｅの酸化物層には全体的に結晶格子が形成されていることがわかる。
【００４３】
上記試料Ｄ、Ｅの剥離実験の結果は、試料Ｅのみ剥離することができた。
【００４４】
以上の剥離実験及びＴＥＭ写真の結果から、金属膜と保護膜との界面には酸化物層が形成されており、４００℃程度から酸化物層の結晶化が起こりはじめることがわかる。そして酸化物層が結晶性を有している場合、剥離しうる状態となると考えられる。すなわち、剥離するためには金属膜上に酸化物層、具体的にはＷ膜上にＷを有する酸化物層が形成される必要があることがわかる。
【００４５】
すなわち酸化物層が結晶化されている試料において剥離することができるため、加熱処理による酸化物層の結晶化時に、結晶歪みや格子欠陥（点欠陥、線欠陥、面欠陥（例えば、酸素空孔が集まってできる結晶学的せん断面による面欠陥）、拡張欠陥）が生じ、それらの界面から剥離すると考えられる。
【００４６】
（実施例２）
次に、金属膜上の酸化物層の形成状況に関する情報を得るため、Ｗ膜上の保護膜の有無や保護膜の作製条件を変えて剥離の実験を行った。
【００４７】
図１１に示すように、基板３００上にＣＶＤ法により形成されるＳｉＯＮ膜３０１、スパッタリング法により形成されるＷ膜３０２、とを順に積層して形成した試料イと、Ｗ膜上に保護膜として、アルゴンガスを用いてスパッタリング法によりＳｉ膜３０３を形成した試料ロと、Ｓｉ膜に変えてアルゴンガスと酸素ガスとを用いてスパッタリング法によりＳｉＯ2膜３０４を形成した試料ハと、シランガスと窒素ガスとを用いてＣＶＤ法によりＳｉＯ2膜３０５を形成した試料ニとを用意した。
【００４８】
図１２（Ａ）〜図１５（Ａ）には、それぞれ試料イ〜ニの断面をＴＥＭで観察した写真を示し、それぞれＴＥＭ写真に対応する模式図を図１２（Ｂ）〜図１５（Ｂ）に示す。
【００４９】
まず図１２（Ａ）〜図１４（Ａ）をみると、試料ハにはＷ膜上に酸化物層が形成されているが、その他の試料には酸化物層が形成されていないことがわかる。なお試料イのＷ膜上には自然酸化膜が形成されているが、膜厚が薄いため、ＴＥＭ写真にははっきりと見えてこなかった。
【００５０】
これは試料ハの形成時に使用される酸素ガスにより、Ｗ膜上に酸化物層が形成されたと考えられる。一方、試料ロにおける保護膜の形成時は、アルゴンガスしか使用しておらず、Ｗ膜上に酸化物層が形成されなかったと思われる。また膜厚からみると、試料ハに形成された酸化物層は、試料イに形成された自然酸化膜とは異なっていると考えられる。また保護膜を形成し始めるときに、酸化物層は形成されると考えられる。
【００５１】
また試料ニにおいては、Ｗ膜上には酸化物層が形成されうるＣＶＤ法によりＳｉＯ2膜を形成しているが、図１５（Ａ）からわかるようにＴＥＭ写真では酸化物層を確認することができなかった。
【００５２】
ここで酸化物層が形成された試料ハと、試料ニとについて考えると、試料ニのＳｉＯ2膜のＣＶＤ法に使用されるシランガスは、試料ハのＳｉＯ2膜の作製工程に用いられる原料ガスと比較すると、水素を有していることがわかる。つまり水素の存在により、試料ニでは酸化物層が形成されなかったと予測される。すなわち試料ニでは、水素により、Ｗ膜上に酸化物層が形成されたとしても状態が変化したと考えることができる。
【００５３】
以上の結果、金属膜上に保護膜を形成するときに、自然酸化膜とは異なる酸化物層が形成されることが考えられる。なおＷ膜の場合、酸化物層の膜厚は３ｎｍ程度が好ましいと考えられる。そして酸化物層を確実に形成するため、保護膜は水素を有さないように形成することが好ましい。
【００５４】
以上の結果をみると、剥離を行うことができる条件は、金属層上に当該金属を有する酸化物層（酸化金属層）を形成させることが必要と考えられる。
【００５５】
また特に、金属膜にＷを用いた場合、４００℃以上の加熱処理を行い、３ｎｍ程度の酸化物層を結晶化させることが必要であることがわかる。また本実験の結果から、４３０℃以上で加熱処理を行うと酸化物層の結晶化が全体に渡って行われ、好ましいことがわかる。
【００５６】
そして更に、金属層上の当該酸化金属層は、保護膜の作製時に形成され、保護膜は水素を含まない、または水素濃度の低い状態で形成するとよいことがわかる。具体的にＷ膜の場合、酸素ガスを有する原料ガスを用いてスパッタリング法で保護膜を形成すると好ましいことがわかる。
【００５７】
（実施例３）
本実施例では、剥離後の基板側と、半導体膜側における酸化物層をTEMにより観察した結果を示す。
【００５８】
ガラス基板上に、スパッタリング法でＷ膜を５０ｎｍ、次いで保護膜としてスパッタリング法で酸化珪素膜を２００ｎｍ、続いて下地膜としてプラズマＣＶＤ法で酸化窒化珪素膜を１００ｎｍ、同じく半導体膜としてプラズマＣＶＤ法で非晶質珪素膜を５０ｎｍ積層形成した。その後５００度１時間と５５０度４時間の熱処理を行い、ポリテトラフルオロエチレンテープなどの物理的手段により剥離した。このときの基板側のＷ膜と酸化物層のＴＥＭ写真が図１９、半導体膜側の酸化物層と酸化珪素膜のＴＥＭ写真が図２０である。
【００５９】
図１９では、金属膜に接して酸化物層が不均一に残存している。同様に、図２０でも、酸化珪素膜に接して酸化物層が不均一に残存している。両ＴＥＭ写真から、剥離は酸化物層の層内及び両界面で行われたことが実証され、また酸化物層は金属膜及び酸化珪素膜に密着して不均一に残存することがわかる。
【００６０】
（実施例４）
本実施例では、酸化物層の組成をＸＰＳ（Ｘ線光電子分光法）を用いて調べた結果を示す。
【００６１】
図１６（Ａ）が試料Ａ、図１６（Ｂ）が試料Ｂ、図１６（Ｃ）が試料Ｃの結果である。図１６（Ａ）〜（Ｃ）において、横軸は深さ方向（イオンスパッタリングにより酸化物層の内部を露出させ、タングステンが１（atomic％）検出されたときをｐｏｓ．１、タングステンが２（atomic％）検出されたときをｐｏｓ．２、タングステンが３（atomic％）検出されたときをｐｏｓ．３とする）、縦軸は結合占有比（％）である。
【００６２】
図１６（Ａ）〜（Ｃ）を比較すると、試料Ａ、Ｂに比べて、試料Ｃは丸印で示すタングステン（Ｗ）の相対比が大きい。つまり、試料Ａ、Ｂに比べて、試料Ｃはタングステンの比率が高く、タングステン酸化物の比率が低い。
【００６３】
続いて、図１６のデータを規格化した結果が図１７である。図１７（Ａ）（Ｄ）が試料Ａ、図１７（Ｂ）（Ｅ）が試料Ｂ、図１７（Ｃ）（Ｆ）が試料Ｃの結果である。図１７（Ａ）〜（Ｃ）がＷＯ3を１としその他の組成物の結合占有比を規格化したグラフ、図１７（Ｄ）〜（Ｆ）がＷＯ2を１としその他の組成物の結合占有比を規格化したグラフである。
【００６４】
まず、図１７（Ａ）〜（Ｃ）を比較すると、試料Ａ、Ｂに比べて、試料Ｃはバツ印で示すＷＯ2の相対比が大きい。つまり、試料Ａ、Ｂに比べて、試料ＣはＷＯ2の比率が高く、更にｐｏｓ．１からｐｏｓ．３へと深さが増すにつれＷＯ2の比率が高くなっていく。また、試料ＣはＷＯXの比率が小さく、ｐｏｓ．１からｐｏｓ．３へと深さが増すにつれ、ＷＯXの比率が小さくなることが分かる。一方、図１７（Ｄ）〜（Ｆ）を比較すると、試料Ａ、Ｂは三角印で示すＷＯ3の含有比が２％以上であるのに対し、試料Ｃではその含有比が２％以下である。これは、ＷＯ3で規格化したグラフからも明らかなように、試料Ａ、Ｂに比べて、試料ＣのＷＯ2の比率が高いことによる。
【００６５】
図１８は、試料Ａ〜Ｃにおいて、イオンスパッタリングにより酸化物層の内部を露出させ、タングステンが１（atomic％）検出されたとき（Ｐｏｓ．１）の結合エネルギーとスペクトルの波形解析図である。図１８（Ａ）はスパッタリング処理を４．２５分経た試料Ａの結果、図１８（Ｂ）はスパッタリング処理を４分経た後の試料Ｂの結果、図１８（Ｃ）はスパッタリング処理を５分経た後の試料Ｃの結果を示す。図１８（Ａ）〜（Ｃ）において、Ｗ１（タングステンＷ）、Ｗ２（酸化タングステンＷＯX、Ｘはほぼ２）、Ｗ３（酸化タングステンＷＯX、２＜Ｘ＜３）、Ｗ４（酸化タングステンＷＯ3等）の４つの各状態の面積比（％）が組成比に相当する。
【００６６】
図１８から得られた試料Ａ〜Ｃの各W1からＷ４の面積比が表１である。また表１には、Ｗ４（ＷＯ3）でＷ２及びＷ３を規格化した割合も示す。表１において、試料Ａ、ＢのＷ１の割合は約１０％に対し、試料Ｃは３５％であり、その割合が高い。つまり、試料Ｃはタングステンの比率が高く、タングステン酸化物の比率が低いことがわかる。また規格化した値から、試料Ｃは試料Ａ、Ｂと比べて、タングステン酸化物のうちＷ２（ＷＯ2）の割合が高いことがわかる。
【００６７】
また試料Ｃでは、Ｗ２（ＷＯ2）の組成比が多くなっており、加熱処理を行うことにより酸化物層の組成に変化が生じていることが考えられる。すなわちＷ４（ＷＯ3）がＷ２（ＷＯ2）またはＷ３（ＷＯx）へと組成変化し、これらの結晶構造の違いから、異なる結晶構造間で剥離されることが考えられる。
【００６８】
【表１】
次に、剥離後の基板側、及び剥離後の半導体膜側の剥離面をＸＰＳにより測定した。その結果スペクトル、及びスペクトルの波形解析を行ったものを図２４、図２５に示す。また、酸化物層と自然酸化膜と比較するため、試料イをＸＰＳにより測定した結果及び波形解析を合わせて示す。
【００７０】
まず、ＸＰＳにより測定した剥離面のスペクトルが図２４である。半導体膜側の剥離面のスペクトルが図２４（Ａ）、基板側の剥離面のスペクトルが図２４（Ｂ）である。
【００７１】
そして図２４から得られた検出元素と定量結果が表２である。表２より、基板側には、半導体膜側の約１０倍のオーダーでタングステンが残存していることがわかる。
【００７２】
【表２】
続いて、半導体膜側のスペクトルの波形解析図が図２５（Ａ）、基板側のスペクトルの波形解析図が図２５（Ｂ）である。図２５（Ａ）（Ｂ）において、Ｗ１（タングステンＷ）、Ｗ２（酸化タングステンＷＯX、Ｘはほぼ２）、Ｗ３（酸化タングステンＷＯX、２＜Ｘ＜３）、Ｗ４（酸化タングステンＷＯ3等）の４つの各状態の面積比（％）が組成比に相当する。
【００７４】
また自然酸化膜が形成されている試料イをXPSにより測定したスペクトルが図３１であり、スペクトルの波形解析図は、図３２に示し、得られた試料イの各状態の面積比、及び各試料におけるＷ４でＷ２及びＷ３を規格化した強度比を表３に示す。また更に、剥離後の半導体膜側表面及び基板側表面を測定した結果を合わせて表３に示す。
【００７５】
【表３】
また図３０（Ａ）には、表１及び表３に基づいて、Ｗ１〜Ｗ４の成分の強度比を表したグラフを示し、図３０（Ｂ）には、Ｗ４でＷ２及びＷ３を規格化した強度比を表したグラフを示す。
【００７７】
剥離後の半導体膜側では、Ｗ１とＷ２は０％、Ｗ３は１６％、Ｗ４は８４％であるのに対し、基板側では、Ｗ１は４４％、Ｗ２は５％、Ｗ３は１０％、Ｗ４は４２％である。また自然酸化膜のスペクトルは、Ｗ１は７０、Ｗ２は６、Ｗ３は１、Ｗ４は２３であることがわかる。
【００７８】
また試料イでは、他の試料と比較してＷ１（タングステン）の比率が高いことがわかる。そして、Ｗ２〜Ｗ４（酸化物）の比率が低く、Ｗ３の比率がかなり少ないことがわかる。
【００７９】
更に、剥離後の半導体膜側と基板側とのＷＯ2の総和は、試料ＣのＷＯ2と比較して少なくなっていることがわかる。これは剥離前の酸化物層との状態がエネルギー的に活性な（不安定な）状態であって、剥離後には安定な状態になろうとし、自然酸化膜と同様にＷ４（ＷＯ3）が主な構成となると考えられる。
【００８０】
図３０から、剥離することのできる試料Ｃと、自然酸化膜が形成されている試料イとを比べると、試料ＣはＷ２〜Ｗ４（酸化物）が多いことがわかる。
【００８１】
従って、剥離が酸化物層と金属膜との界面或いは酸化物層と酸化珪素膜との界面、又は酸化物層の層内で行われた際、Ｗ１（金属Ｗ）及びＷ２（ＷＯX、Ｘはほぼ２）は全て基板側に残存し、Ｗ４（ＷＯ3等）は２/３が半導体膜側に残存し、１/３が基板側に残存したことが分かる。また酸化物層と自然酸化膜とは酸化物の組成比が異なっていることがわかる。すなわち酸化物層の層内、特にＷＯ2と、ＷＯx又はＷＯ3との境界から剥離されやすいと考えられる。そのため本実験では半導体膜側にＷＯ2がなく、基板側にＷＯ2が付着していたが、逆に半導体膜側にＷＯ2が付着し、基板側にＷＯ2はない場合も考えられうる。
【００８２】
（実施例５）
本実施例では、試料Ａ〜Ｃに対して二次イオン質量分析法（ＳＩＭＳ）を行った結果を、図２１〜図２３を用いて説明する。
【００８３】
まず非晶質珪素膜中の水素のプロファイルに注目すると、試料Ａ、Ｂでは水素の濃度が約１．０×１０22（atoms/cm3）であるのに対し、試料Ｃでは水素の濃度が約１．０×１０ 20 （atoms/cm3）となっている。また、酸化窒化珪素膜（ＳｉＯＮ）及び酸化珪素膜（ＳｉＯ2）中の水素のプロファイルを観察すると、試料Ａ、Ｂでは、深さが０．２μｍ付近で減少傾向を示しており、不均一な濃度分布である。一方、試料Ｃでは、際だった減少傾向もなく、深さ方向に均一な濃度分布である。つまり試料Ｃでは、試料Ａ、Ｂに比べて水素が多く存在することがわかる。この結果から、水素のイオン化効率が異なることが考えられ、試料Ｃと、試料Ａ、Ｂとは表面の組成比が異なることが考えられる。
【００８４】
次に、酸化珪素膜（ＳｉＯ2）とW膜の界面における窒素の濃度に注目すると、試料Ａ、Ｂでは窒素の濃度が約１．０×１０21（atoms/cm3）であるのに対し、試料Ｃでは約６．５×１０ 21 （atoms/cm3）となっている。従って、試料Ｃは、試料Ａ、Ｂに比べて酸化珪素膜（ＳｉＯ2）とＷ膜の界面における酸化物層の組成が異なることが分かる。
【００８５】
（実施例６）
本実施例では、本発明の剥離方法によりフィルム基板上に作製されたＴＦＴを備えた発光装置について、図２６を用いて説明する。
【００８６】
図２６（Ａ）は発光装置の上面図を示し、フィルム基板１２１０上に信号線駆動回路１２０１、走査線駆動回路１２０３、画素部１２０２が示されている。
【００８７】
図２６（Ｂ）は発光装置のＡ−Ａ’の断面図を示し、フィルム基板１２１０上には接着材１２４０を介して酸化物層１２５０が設けられている。なお酸化物層はフィルム基板の裏面に層として存在するのではなく、点在していることもありうる。そして上記実施例のように金属膜としてＷ膜を用いた場合、酸化物層はタングステンを主成分とする酸化物、具体的にはＷＯ3となる。
【００８８】
そしてフィルム基板１２１０上に、ｎチャネル型ＴＦＴ１２２３とｐチャネル型ＴＦＴ１２２４とを有するＣＭＯＳ回路を備えた信号線駆動回路１２０１が示されている。また、信号線駆動回路や走査線駆動回路を形成するＴＦＴは、ＣＭＯＳ回路、ＰＭＯＳ回路又はＮＭＯＳ回路で形成しても良い。また本実施例では、基板上に信号線駆動回路及び走査線駆動回路を形成したドライバ一体型を示すが、必ずしもその必要はなく、基板の外部に形成することもできる。
【００８９】
また、スイッチング用ＴＦＴ１２２１及び電流制御用ＴＦＴ１２１２を有し、スイッチング用ＴＦＴ及び電流制御用ＴＦＴを覆い、所定の位置に開口部を有する絶縁膜１２１４と、電流制御用ＴＦＴ１２１２の一方の配線と接続された第１の電極１２１３と、第１の電極上に設けられた有機化合物を含む層１２１５と、対向して設けられた第２の電極１２１６を有する発光素子１２１８と、水分や酸素等による発光素子の劣化を防止するために設けられた保護層１２１７を有する画素部１２２０が示されている。
【００９０】
第１の電極１２１３が電流制御用ＴＦＴ１２１２のドレインと接している構成となっているため、第１の電極１２１３の少なくとも下面は、半導体膜のドレイン領域とオーミックコンタクトのとれる材料とし、有機化合物を含む層と接する表面に仕事関数の大きい材料を用いて形成することが望ましい。例えば、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造とすると、配線としての抵抗も低く、且つ、良好なオーミックコンタクトがとれるよう機能させることができる。また、第１の電極１２１３は、窒化チタン膜の単層としてもよいし、３層以上の積層を用いてもよい。また更に、第１の電極１２１３として透明導電膜を用いれば両面発光型の発光装置を作製することができる。
【００９１】
絶縁物１２１４は有機樹脂膜又は珪素を含む絶縁膜で形成すればよい。ここでは、絶縁物１２１４として、ポジ型の感光性アクリル樹脂膜を用いて形成する。
【００９２】
後に形成する電極や有機化合物を含む発光層のカバレッジを良好なものとするため、絶縁物１２１４の上端部または下端部に曲率を有する曲面が形成されるようにすることが好ましい。例えば、絶縁物１２１４の材料としてポジ型の感光性アクリルを用いた場合、絶縁物１２１４の上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、絶縁物１２１４として、感光性の光によってエッチャントに不溶解性となるネガ型、又は光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
【００９３】
また絶縁物１２１４を保護膜で覆ってもよい。この保護膜はスパッタリング法（ＤＣ方式やＲＦ方式）やリモートプラズマを用いた成膜装置により得られる窒化アルミニウム膜、窒化酸化アルミニウム膜、又は窒化珪素膜といった窒化珪素或いは窒化酸化珪素を主成分とする絶縁膜、又は炭素を主成分とする薄膜である。また、保護膜に発光を透過させるため、保護膜の膜厚は、可能な限り薄くすることが好ましい。
【００９４】
第１の電極１２１３上には、蒸着マスクを用いた蒸着法、またはインクジェット法によってＲ、Ｇ、Ｂの発光が得られる有機化合物を含む層１２１５を選択的に形成する。さらに、有機化合物を含む層１２１５上には第２の電極１２１６が形成される。
【００９５】
また発光素子１２１８を白色発光とする場合、着色層とＢＭからなるカラーフィルタを設ける必要がある。
【００９６】
そして、第２の電極１２１６は、接続領域の絶縁膜１２１４に設けられた開口部（コンタクト）を介して接続配線１２０８と接続され、接続配線１２０８は異方性導電樹脂（ＡＣＦ）によりフレキシブルプリントサーキット（ＦＰＣ）１２０９に接続されている。そして、外部入力端子となるＦＰＣ１２０９からビデオ信号やクロック信号を受け取る。ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていてもよい。
【００９７】
またＡＣＦを用いて加圧や加熱によりFPCを接続するときに、フィルム基板のフレキシブル性や加熱による軟化のため、クラックが生じないように注意する。例えば、接着領域に硬性の高い基板を補助として配置したりすればよい。
【００９８】
また基板の周縁部にはシール材１２０５が設けられ、第２のフィルム基板１２０４と張り合わせられ、封止されている。シール材１２０５はエポキシ系樹脂を用いるのが好ましい。
【００９９】
本実施例では第２のフィルム基板１２０４を構成する材料としてガラス基板や石英基板の他、ＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
【０１００】
図示していないが、フィルム基板から水や酸素が侵入しないように、ポリビニルアルコール、エチレンビニルアルコール共重合体等の有機材料或いはポシリラザン、酸化アルミニウム、酸化珪素、窒化珪素等の無機材料、又はそれらの積層でなるバリア膜で覆うとよい。
【０１０１】
また作製工程における薬品から保護するために、フィルム基板に保護層を設けてもよい。保護層としては、紫外線硬化性樹脂又は熱硬化性樹脂を用いることができる。
【０１０２】
以上のようにして、フィルム基板上に設けられたＴＦＴを備えた発光装置が完成される。そして本発明のＴＦＴを備えた発光装置は、落下しても割れにくく、軽量である。 またフィルム基板は、大量生産を行う上で発光装置の大型化を達成することができる。
【０１０３】
（実施例７）
本実施例では、本発明の剥離方法によりフィルム基板上に作製されたＴＦＴを備えた液晶表示装置について、図２７を用いて説明する。
【０１０４】
図２７（Ａ）は液晶表示装置の上面図を示し、第１のフィルム基板１３１０上に信号線駆動回路１３０１、走査線駆動回路１３０３、画素部１３０２が示されている。
【０１０５】
図２７（Ｂ）は液晶表示装置のＡ−Ａ’の断面図を示し、フィルム基板１３１０上には接着材１３４０を介して酸化物層１３５０が形成されている。なお酸化物層はフィルム基板の裏面に層として存在するのではなく、点在していることもありうる。そして上記実施例のように金属膜としてＷ膜を用いた場合、酸化物層はタングステンを主成分とする酸化物、具体的にはＷＯ3となる。
【０１０６】
そしてフィルム基板１３１０上にｎチャネル型ＴＦＴ１３２３とｐチャネル型ＴＦＴ１３２４とを有するＣＭＯＳ回路を備えた信号線駆動回路１３０１が設けられている。なお信号線駆動回路や走査線駆動回路を形成するＴＦＴは、ＣＭＯＳ回路、ＰＭＯＳ回路又はＮＭＯＳ回路で形成してもよい。また本実施例では、基板上に信号線駆動回路及び走査線駆動回路を形成したドライバ一体型を示すが、必ずしもその必要はなく、基板の外部に形成することもできる。
【０１０７】
また、スイッチング用ＴＦＴ１３２１及び保持容量１３１２を有し、スイッチング用ＴＦＴ及び保持容量を覆い、所定の位置に開口部を有する層間絶縁膜１３１４と、有する画素部１３２０が示されている。
【０１０８】
層間絶縁膜１３１４上には配向膜１３１７が設けられ、ラビング処理が施されている。
【０１０９】
対向基板として第２のフィルム基板１３０４を用意する。第２のフィルム基板１３０４は樹脂等によりマトリックス上に区分けられた領域にＲＧＢのカラーフィルタ１３３０と、対向電極１３１６と、ラビング処理が施された配向膜１３１７が設けられている。
【０１１０】
また第１及び第２のフィルム基板には偏光板１３３１が設けられ、シール剤１３０５により接着されている。そして第１及び第２のフィルム基板に液晶材料１３１８が注入されている。なお図示はしないが、第１及び第２のフィルム基板間を保持するためスペーサが適宜設けられている。
【０１１１】
図示していないが、フィルム基板から水や酸素が侵入しないように、ポリビニルアルコールやエチレンビニルアルコール共重合体等の有機材料或いはポシリラザンや酸化珪素等の無機材料、又はそれらの積層でなるバリア膜で覆うとよい。
【０１１２】
また作製工程において薬品から保護するために、保護層を設けてもよい。保護層としては、紫外線硬化性樹脂又は熱硬化性樹脂を用いることができる。
【０１１３】
そして、図２６と同様に異方性導電樹脂（ＡＣＦ）により配線と、ＦＰＣとが接続され、ビデオ信号やクロック信号を受け取る。なお、ＡＣＦを用いて加圧や加熱による接続には、クラックが生じないよう注意が必要である。
【０１１４】
このようにして、フィルム基板上に設けられたＴＦＴを備えた液晶表示装置が完成される。そして本発明のＴＦＴを備えた液晶表示装置は、落下しても割れにくく、軽量である。 またフィルム基板は、大量生産を行う上で液晶表示装置の大型化を達成することができる。
【０１１５】
（実施例８）
本発明の実施例について、図２８を用いて説明する。本実施例では、同一の絶縁表面上に画素部と該画素部を制御する駆動回路、記憶回路、及び制御装置と演算装置を有するCPUを搭載したパネルについて説明する。
【０１１６】
図２８はパネルの外観を示し、該パネルは、基板３００９上に複数の画素がマトリクス状に配置された画素部３０００を有する。画素部３０００の周辺には、画素部３０００を制御する走査線駆動回路３００１、信号線駆動回路３００２を有する。画素部３０００では、駆動回路から供給される信号に従って画像を表示する。
【０１１７】
対向基板は、画素部３０００及び駆動回路３００１、３００２上のみに設けてもよいし、全面に設けてもよい。但し、発熱する恐れがあるCPU３００８には、放熱板が接するように配置することが好ましい。
【０１１８】
また前記パネルは、駆動回路３００１、３００２を制御するＶＲＡＭ３００３(video random access memory、画面表示専用メモリー)、ＶＲＡＭ３００３の周辺には、ＶＲＡＭ３００３を制御するデコーダ３００４、３００５を有する。またＲＡＭ３００６、ＲＡＭ３００６の周辺には、ＲＡＭ３００６を制御するデコーダ３００７、さらにＣＰＵ３００８を有する。
【０１１９】
基板３００９上の回路を構成する全ての素子は、非晶質半導体に比べて電界効果移動度が高く、オン電流が大きい多結晶半導体（ポリシリコン）により形成されており、それ故に同一の絶縁表面上における複数の回路の一体形成を実現している。また、画素部３００１及び駆動回路３００１、３００２、並びに他の回路はまず支持基板上に作製後、本発明の剥離方法により剥離して貼り合わせることで、可撓性基板３００９上における一体形成を実現している。なお画素部に配置された複数の画素の構成は限定されないが、複数の画素の各々にＳＲＡＭを配置することで、ＶＲＡＭ３００３及びＲＡＭ３００６の配置を省略してもよい。
【０１２０】
（実施例９）
本発明は様々な電子機器の表示部に適用することができる。電子機器としては、携帯情報端末（携帯電話機、モバイルコンピュータ、携帯型ゲーム機又は電子書籍等）、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、表示ディスプレイ、ナビゲーションシステム等が挙げられる。これら電子機器の具体例を図２９に示す。
【０１２１】
図２９（Ａ）はディスプレイであり、筐体４００１、音声出力部４００２、表示部４００３等を含む。本発明は表示部４００３に用いる。表示装置は、パソコン用、ＴＶ放送受信用、広告表示用など全ての情報表示装置が含まれる。
【０１２２】
図２９（Ｂ）はモバイルコンピュータであり、本体４１０１、スタイラス４１０２、表示部４１０３、操作ボタン４１０４、外部インターフェイス４１０５等を含む。本発明の表示装置は表示部４１０３に用いる。
【０１２３】
図２９（Ｃ）はゲーム機であり、本体４２０１、表示部４２０２、操作ボタン４２０３等を含む。本発明は表示部４２０２に用いる。図２９（Ｄ）は携帯電話機であり、本体４３０１、音声出力部４３０２、音声入力部４３０３、表示部４３０４、操作スイッチ４３０５、アンテナ４３０６等を含む。本発明の表示装置は表示部４３０４に用いる。
【０１２４】
図２９（Ｅ）は電子ブックリーダーであり、表示部４４０１等を含む。本発明は表示部４４０１に用いる。
【０１２５】
以上のように、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。特に、薄型や軽量が実現する本発明は、図２９（Ａ）〜（Ｅ）の電子機器に大変有効である。
【０１２６】
【発明の効果】
本発明の剥離方法を用いることより、全面に剥離できるため歩留まりよく、フレキシブルなフィルム基板上にＴＦＴ等を形成することができる。また本発明はＴＦＴ等にレーザー等による負荷をかけることがない。そして当該ＴＦＴ等を有する発光装置、液晶表示装置その他の半導体装置は、薄くなり、落下しても割れにくく、軽量である。また曲面や異形形状での表示が可能となる。
【０１２７】
本発明により形成されるフィルム基板上のＴＦＴは、大量生産を行う上で表示装置の大型化を達成することができる。また本発明では転写前にＴＦＴ等を形成する基板を再利用することができ、且つ安価なフィルム基板を使用するため半導体装置の低コスト化を達成することができる。
【図面の簡単な説明】
【図１】 本発明の剥離工程を示す図。
【図２】 本発明における実験試料を示す図。
【図３】 本発明における実験試料ＡのＴＥＭ写真を示す図。
【図４】 本発明における実験試料ＢのＴＥＭ写真を示す図。
【図５】 本発明における実験試料ＣのＴＥＭ写真を示す図。
【図６】 本発明における実験試料ＤのＴＥＭ写真を示す図。
【図７】 本発明における実験試料ＥのＴＥＭ写真を示す図。
【図８】 本発明における実験試料ＡのＥＤＸスペクトル及び定量結果を示す図。
【図９】 本発明における実験試料ＢのＥＤＸスペクトル及び定量結果を示す図。
【図１０】 本発明における実験試料ＣのＥＤＸスペクトル及び定量結果を示す図。
【図１１】 本発明における実験試料を示す図。
【図１２】 本発明における実験試料イのＴＥＭ写真を示す図。
【図１３】 本発明における実験試料ロのＴＥＭ写真を示す図。
【図１４】 本発明における実験試料ハのＴＥＭ写真を示す図。
【図１５】 本発明における実験試料ニのＴＥＭ写真を示す図。
【図１６】 本発明における実験試料ＡからＣのＸＰＳを示す図。
【図１７】 図１６に示すＸＰＳを規格化した図。
【図１８】 本発明における実験試料ＡからＣのＥＰＳを示す図。
【図１９】 本発明の剥離後の基板側のＴＥＭ写真を示す図。
【図２０】 本発明の剥離後の半導体膜側のＴＥＭ写真を示す図。
【図２１】 本発明における試料ＡのＳＩＭＳを示す図。
【図２２】 本発明における試料ＢのＳＩＭＳを示す図。
【図２３】 本発明における試料ＣのＳＩＭＳを示す図。
【図２４】 本発明の剥離後のＸＰＳを示す図。
【図２５】 図２４に示すＸＰＳを波形解析した図。
【図２６】 本発明により形成される発光装置を示す図。
【図２７】 本発明により形成される液晶表示装置を示す図。
【図２８】 本発明により形成されるＣＰＵを示す図。
【図２９】 本発明により形成される電子機器を示す図。
【図３０】 本発明の実験結果を示す図。
【図３１】 本発明の実験結果を示す図。
【図３２】 本発明の実験結果を示す図。
Claims (10)
- 基板上にタングステン（Ｗ）膜を形成し、
前記Ｗ膜上に酸化膜を形成し、当該酸化膜を形成することにより前記Ｗ膜上にＷＯ ２ 及びＷＯ ３ を有する酸化物層を形成し、
前記酸化膜上に半導体膜を形成し、
前記Ｗ膜と前記酸化膜とを、前記酸化物層の層内、前記酸化物層と前記Ｗ膜との境界、又は前記酸化物層と前記酸化膜との境界で分離し、
前記分離された酸化膜側に接する酸化物層はＷＯ ３ がＷＯ ２ より多いことを特徴とする半導体装置の作製方法。 - 基板上にタングステン（Ｗ）膜を形成し、
前記Ｗ膜上に酸化膜を形成し、当該酸化膜を形成することにより前記Ｗ膜上にＷＯ ２ 及びＷＯ ３ を有する酸化物層を形成し、
前記酸化膜上に窒素を有する絶縁膜を形成し、
前記絶縁膜上に不純物領域を有する結晶性半導体膜を含む薄膜トランジスタを形成し、
前記Ｗ膜と前記酸化膜とを、前記酸化物層の層内、前記酸化物層と前記Ｗ膜との境界、又は前記酸化物層と前記酸化膜との境界で分離し、
前記分離された酸化膜側に接する酸化物層はＷＯ ３ がＷＯ ２ より多いことを特徴とする半導体装置の作製方法。 - 請求項１又は２において、前記酸化膜をスパッタリング法により形成することを特徴とする半導体装置の作製方法。
- 請求項１乃至３のいずれか一において、前記酸化膜はＳｉを有することを特徴とする半導体装置の作製方法。
- 基板上にタングステン（Ｗ）膜を形成し、
前記Ｗ膜上に酸化膜を形成し、当該酸化膜を形成することにより前記Ｗ膜上にＷＯ ２ 及びＷＯ ３ を有する酸化物層を形成し、
前記酸化膜上に半導体膜を形成し、
前記Ｗ膜と前記酸化膜とを、前記酸化物層の層内、前記酸化物層と前記Ｗ膜との境界、又は前記酸化物層と前記酸化膜との境界で分離し、
分離後、前記半導体膜側の酸化物層中のＷＯ ３ は、前記基板側の酸化物層中のＷＯ ３ よりも多く、前記基板側の酸化物層中のＷＯ ２ は、前記半導体膜側の酸化物層中のＷＯ ２ よりも多いことを特徴とする剥離方法。 - 基板上にタングステン（Ｗ）膜を形成し、
前記Ｗ膜に接してＷＯ ２ 及びＷＯ ３ を有する酸化物層を形成し、
前記酸化物層上に絶縁膜を形成し、
前記絶縁膜上に半導体膜を形成し、
前記Ｗ膜と前記絶縁膜とを、前記酸化物層の層内、前記酸化物層と前記Ｗ膜との境界、又は前記酸化物層と前記絶縁膜との境界で分離し、
分離後、前記半導体膜側の酸化物層中のＷＯ ３ は、前記基板側の酸化物層中のＷＯ ３ よりも多く、前記基板側の酸化物層中のＷＯ ２ は、前記半導体膜側の酸化物層中のＷＯ ２ よりも多いことを特徴とする剥離方法。 - 請求項５又は６において、加熱処理により前記酸化物層を結晶化することを特徴とする剥離方法。
- 第１の基板上にタングステン（Ｗ）膜を形成し、
前記Ｗ膜上に酸化膜を有する被剥離層を形成し、該被剥離層が有する酸化膜を形成することにより前記Ｗ膜上にＷＯ ２ 及びＷＯ ３ を有する酸化物層を形成し、
前記被剥離層上に第２の基板を接着し、
前記第１の基板と前記被剥離層とを、前記酸化物層の層内、前記酸化物層と前記Ｗ膜との境界、又は前記酸化物層と前記被剥離層との境界で分離し、
前記被剥離層下に第３の基板を接着し、
前記第２の基板を分離し、
前記第１の基板の分離後、前記被剥離層側の酸化物層中のＷＯ ３ は、前記第１の基板側の酸化物層中のＷＯ ３ よりも多く、前記第１の基板側の酸化物層中のＷＯ ２ は、前記被剥離層側の酸化物層中のＷＯ ２ よりも多いことを特徴とする転写方法。 - 請求項８において、前記第３の基板はフィルム基板であることを特徴とする転写方法。
- 請求項８又は９において、前記被剥離層は薄膜トランジスタを有することを特徴とする転写方法。
Priority Applications (18)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002379578A JP4373085B2 (ja) | 2002-12-27 | 2002-12-27 | 半導体装置の作製方法、剥離方法及び転写方法 |
| TW092136257A TWI333244B (en) | 2002-12-27 | 2003-12-19 | Semiconductor device |
| TW098127268A TWI445097B (zh) | 2002-12-27 | 2003-12-19 | 半導體裝置及其製造方法，剝離方法，以及移印方法 |
| TW095147711A TWI330871B (en) | 2002-12-27 | 2003-12-19 | Semiconductor device and manufacturing method thereof, delamination method, and transferring method |
| TW103114662A TWI508193B (zh) | 2002-12-27 | 2003-12-19 | 半導體裝置及其製造方法，剝離方法，以及移印方法 |
| TW104128393A TWI606521B (zh) | 2002-12-27 | 2003-12-19 | 半導體裝置及其製造方法，剝離方法，以及移印方法 |
| US10/740,501 US7723209B2 (en) | 2002-12-27 | 2003-12-22 | Semiconductor device and manufacturing method thereof, delamination method, and transferring method |
| EP03029755.0A EP1435653A3 (en) | 2002-12-27 | 2003-12-23 | Semiconductor device manufactured by a transferring method |
| KR1020030097376A KR101088104B1 (ko) | 2002-12-27 | 2003-12-26 | 반도체장치의 제조방법 |
| CN2009101614141A CN101615593B (zh) | 2002-12-27 | 2003-12-29 | 半导体器件及其制造方法、层离方法、以及转移方法 |
| CN2009101614137A CN101615592B (zh) | 2002-12-27 | 2003-12-29 | 半导体器件及其制造方法、层离方法、以及转移方法 |
| CNB2003101242423A CN100539190C (zh) | 2002-12-27 | 2003-12-29 | 半导体器件及其制造方法、层离方法、以及转移方法 |
| US12/766,318 US8247246B2 (en) | 2002-12-27 | 2010-04-23 | Semiconductor device and manufacturing method thereof, delamination method, and transferring method |
| US13/587,111 US8691604B2 (en) | 2002-12-27 | 2012-08-16 | Semiconductor device and manufacturing method thereof, delamination method, and transferring method |
| US14/223,419 US9269817B2 (en) | 2002-12-27 | 2014-03-24 | Semiconductor device and manufacturing method thereof, delamination method, and transferring method |
| US14/961,043 US9543337B2 (en) | 2002-12-27 | 2015-12-07 | Semiconductor device and manufacturing method thereof, delamination method, and transferring method |
| US15/397,045 US10038012B2 (en) | 2002-12-27 | 2017-01-03 | Semiconductor device and manufacturing method thereof, delamination method, and transferring method |
| US16/017,258 US20180308867A1 (en) | 2002-12-27 | 2018-06-25 | Semiconductor device and manufacturing method thereof, delamination method, and transferring method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002379578A JP4373085B2 (ja) | 2002-12-27 | 2002-12-27 | 半導体装置の作製方法、剥離方法及び転写方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006118279A Division JP4610515B2 (ja) | 2006-04-21 | 2006-04-21 | 剥離方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004214281A JP2004214281A (ja) | 2004-07-29 |
| JP2004214281A5 JP2004214281A5 (ja) | 2006-03-09 |
| JP4373085B2 true JP4373085B2 (ja) | 2009-11-25 |
Family
ID=32501142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002379578A Expired - Fee Related JP4373085B2 (ja) | 2002-12-27 | 2002-12-27 | 半導体装置の作製方法、剥離方法及び転写方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (7) | US7723209B2 (ja) |
| EP (1) | EP1435653A3 (ja) |
| JP (1) | JP4373085B2 (ja) |
| KR (1) | KR101088104B1 (ja) |
| CN (3) | CN101615592B (ja) |
| TW (5) | TWI330871B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011211208A (ja) * | 2003-01-15 | 2011-10-20 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Families Citing this family (83)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6444420A (en) * | 1987-08-11 | 1989-02-16 | Fujitsu Ltd | Opposed matrix type tft panel |
| TW564471B (en) | 2001-07-16 | 2003-12-01 | Semiconductor Energy Lab | Semiconductor device and peeling off method and method of manufacturing semiconductor device |
| TW554398B (en) * | 2001-08-10 | 2003-09-21 | Semiconductor Energy Lab | Method of peeling off and method of manufacturing semiconductor device |
| US7351300B2 (en) * | 2001-08-22 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and method of manufacturing semiconductor device |
| TWI272641B (en) * | 2002-07-16 | 2007-02-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| JP4373085B2 (ja) * | 2002-12-27 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、剥離方法及び転写方法 |
| TWI330269B (en) | 2002-12-27 | 2010-09-11 | Semiconductor Energy Lab | Separating method |
| JP4574118B2 (ja) * | 2003-02-12 | 2010-11-04 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| US8048251B2 (en) | 2003-10-28 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing optical film |
| US7084045B2 (en) | 2003-12-12 | 2006-08-01 | Seminconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7282380B2 (en) * | 2004-03-25 | 2007-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8123896B2 (en) * | 2004-06-02 | 2012-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Laminating system |
| US7591863B2 (en) * | 2004-07-16 | 2009-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip |
| JP5041686B2 (ja) * | 2004-07-30 | 2012-10-03 | 株式会社半導体エネルギー研究所 | 薄膜集積回路の剥離方法および半導体装置の作製方法 |
| US7927971B2 (en) * | 2004-07-30 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN101499479B (zh) | 2004-08-23 | 2010-11-03 | 株式会社半导体能源研究所 | 无线芯片及其制造方法 |
| TWI372413B (en) * | 2004-09-24 | 2012-09-11 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing the same, and electric appliance |
| JP5072210B2 (ja) * | 2004-10-05 | 2012-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100669778B1 (ko) | 2004-11-20 | 2007-01-16 | 삼성에스디아이 주식회사 | 기판 및 박막 트랜지스터를 구비한 기판 |
| EP1894234B1 (en) * | 2005-02-28 | 2021-11-03 | Silicon Genesis Corporation | Substrate stiffening method and system for a layer transfer. |
| US7307006B2 (en) * | 2005-02-28 | 2007-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| WO2006104019A1 (en) | 2005-03-28 | 2006-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and measuring method thereof |
| KR100713985B1 (ko) | 2005-05-16 | 2007-05-04 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 박막트랜지스터 제조방법 |
| US7605056B2 (en) | 2005-05-31 | 2009-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device including separation by physical force |
| US8030132B2 (en) * | 2005-05-31 | 2011-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device including peeling step |
| US7588969B2 (en) * | 2005-05-31 | 2009-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device, and semiconductor device |
| US7972910B2 (en) | 2005-06-03 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of integrated circuit device including thin film transistor |
| JP4316558B2 (ja) * | 2005-06-28 | 2009-08-19 | 三星モバイルディスプレイ株式會社 | 有機発光表示装置 |
| JP4350106B2 (ja) | 2005-06-29 | 2009-10-21 | 三星モバイルディスプレイ株式會社 | 平板表示装置及びその駆動方法 |
| JP4916680B2 (ja) * | 2005-06-30 | 2012-04-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、剥離方法 |
| US7820495B2 (en) | 2005-06-30 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7625783B2 (en) * | 2005-11-23 | 2009-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and method for manufacturing the same |
| KR100723150B1 (ko) * | 2005-12-26 | 2007-05-30 | 삼성전기주식회사 | 수직구조 질화물 반도체 발광소자 및 제조방법 |
| US8222116B2 (en) | 2006-03-03 | 2012-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8173519B2 (en) | 2006-03-03 | 2012-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| TWI424499B (zh) * | 2006-06-30 | 2014-01-21 | Semiconductor Energy Lab | 製造半導體裝置的方法 |
| TWI611565B (zh) | 2006-09-29 | 2018-01-11 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| EP2067173A4 (en) | 2006-10-04 | 2015-03-18 | Semiconductor Energy Lab | SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR |
| US7782651B2 (en) | 2006-10-24 | 2010-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including storage device and method for driving the same |
| KR100824880B1 (ko) * | 2006-11-10 | 2008-04-23 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그 제조 방법 |
| KR100770127B1 (ko) * | 2006-11-10 | 2007-10-24 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그 제조 방법 |
| KR100824881B1 (ko) * | 2006-11-10 | 2008-04-23 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그 제조 방법 |
| KR101416876B1 (ko) | 2006-11-17 | 2014-07-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조방법 |
| KR100833738B1 (ko) | 2006-11-30 | 2008-05-29 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그 제조 방법 |
| KR100824902B1 (ko) * | 2006-12-13 | 2008-04-23 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그 제조 방법 |
| JP5263757B2 (ja) | 2007-02-02 | 2013-08-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5525694B2 (ja) | 2007-03-14 | 2014-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
| KR100947435B1 (ko) | 2008-03-25 | 2010-03-12 | 삼성모바일디스플레이주식회사 | 플렉서블 디스플레이 및 그 제조 방법 |
| US7812346B2 (en) * | 2008-07-16 | 2010-10-12 | Cbrite, Inc. | Metal oxide TFT with improved carrier mobility |
| JP5586920B2 (ja) | 2008-11-20 | 2014-09-10 | 株式会社半導体エネルギー研究所 | フレキシブル半導体装置の作製方法 |
| US8576209B2 (en) * | 2009-07-07 | 2013-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR101882887B1 (ko) | 2009-09-16 | 2018-07-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 이의 제조 방법 |
| KR101342179B1 (ko) | 2009-09-24 | 2013-12-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 소자 및 그 제조 방법 |
| US20120044445A1 (en) * | 2010-08-17 | 2012-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid Crystal Device and Manufacturing Method Thereof |
| JP5852810B2 (ja) | 2010-08-26 | 2016-02-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR20120042151A (ko) * | 2010-10-22 | 2012-05-03 | 삼성모바일디스플레이주식회사 | 플렉서블 디스플레이 장치의 제조 방법 |
| KR102309244B1 (ko) * | 2013-02-20 | 2021-10-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| WO2014200827A1 (en) * | 2013-06-13 | 2014-12-18 | Yan Ye | Methods and apparatuses for delaminating process pieces |
| KR102100880B1 (ko) * | 2013-06-26 | 2020-04-14 | 엘지디스플레이 주식회사 | 유기발광 다이오드 표시장치 |
| WO2015008642A1 (ja) * | 2013-07-16 | 2015-01-22 | シャープ株式会社 | フレキシブル表示装置の製造方法、及び、フレキシブル表示装置 |
| TWI685026B (zh) | 2013-08-06 | 2020-02-11 | 日商半導體能源研究所股份有限公司 | 剝離方法 |
| TWI663722B (zh) | 2013-09-06 | 2019-06-21 | Semiconductor Energy Laboratory Co., Ltd. | 發光裝置以及發光裝置的製造方法 |
| US9937698B2 (en) | 2013-11-06 | 2018-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and light-emitting device |
| WO2015087192A1 (en) | 2013-12-12 | 2015-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and peeling apparatus |
| JP5978199B2 (ja) * | 2013-12-25 | 2016-08-24 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP6473931B2 (ja) | 2014-05-29 | 2019-02-27 | パナソニックＩｐマネジメント株式会社 | 支持基板付き樹脂基板、及び、その製造方法、並びに、その樹脂基板を用いた電子デバイス |
| JP6603486B2 (ja) | 2014-06-27 | 2019-11-06 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
| US9799829B2 (en) | 2014-07-25 | 2017-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Separation method, light-emitting device, module, and electronic device |
| US10014383B2 (en) * | 2014-12-17 | 2018-07-03 | Infineon Technologies Ag | Method for manufacturing a semiconductor device comprising a metal nitride layer and semiconductor device |
| JP6154442B2 (ja) * | 2015-08-19 | 2017-06-28 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP6822858B2 (ja) | 2016-01-26 | 2021-01-27 | 株式会社半導体エネルギー研究所 | 剥離の起点の形成方法及び剥離方法 |
| KR20230106750A (ko) | 2016-07-29 | 2023-07-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기 |
| TWI753868B (zh) | 2016-08-05 | 2022-02-01 | 日商半導體能源研究所股份有限公司 | 剝離方法、顯示裝置、顯示模組及電子裝置 |
| TWI730017B (zh) | 2016-08-09 | 2021-06-11 | 日商半導體能源研究所股份有限公司 | 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置 |
| JP6981812B2 (ja) | 2016-08-31 | 2021-12-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR102425705B1 (ko) | 2016-08-31 | 2022-07-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| US10369664B2 (en) | 2016-09-23 | 2019-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| CN107742628A (zh) * | 2017-09-12 | 2018-02-27 | 奕瑞影像科技（太仓）有限公司 | 柔性闪烁屏、放射线图像传感器及其制备方法 |
| CN110112320B (zh) | 2018-06-22 | 2022-04-26 | 友达光电股份有限公司 | 发光元件 |
| JP7210344B2 (ja) * | 2019-03-18 | 2023-01-23 | キオクシア株式会社 | 半導体装置及びその製造方法 |
| TWI724807B (zh) * | 2019-07-24 | 2021-04-11 | 友達光電股份有限公司 | 可撓式裝置 |
| US11587474B2 (en) * | 2019-07-24 | 2023-02-21 | Au Optronics Corporation | Flexible device array substrate and manufacturing method of flexible device array substrate |
| CN110675750B (zh) * | 2019-09-24 | 2022-02-22 | 云谷（固安）科技有限公司 | 载体基板、柔性显示面板及柔性显示面板的制作方法 |
Family Cites Families (86)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61231714A (ja) * | 1985-04-08 | 1986-10-16 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜トランジスタの製造方法 |
| EP0721662A1 (en) * | 1993-09-30 | 1996-07-17 | Kopin Corporation | Three-dimensional processor using transferred thin film circuits |
| EP0689085B1 (en) | 1994-06-20 | 2003-01-29 | Canon Kabushiki Kaisha | Display device and manufacture method for the same |
| JP3364081B2 (ja) * | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5834327A (en) | 1995-03-18 | 1998-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing display device |
| US5686360A (en) | 1995-11-30 | 1997-11-11 | Motorola | Passivation of organic devices |
| TW309633B (ja) | 1995-12-14 | 1997-07-01 | Handotai Energy Kenkyusho Kk | |
| EP1758169A3 (en) | 1996-08-27 | 2007-05-23 | Seiko Epson Corporation | Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same |
| JP4619461B2 (ja) * | 1996-08-27 | 2011-01-26 | セイコーエプソン株式会社 | 薄膜デバイスの転写方法、及びデバイスの製造方法 |
| JP3809681B2 (ja) * | 1996-08-27 | 2006-08-16 | セイコーエプソン株式会社 | 剥離方法 |
| JP4619462B2 (ja) | 1996-08-27 | 2011-01-26 | セイコーエプソン株式会社 | 薄膜素子の転写方法 |
| USRE38466E1 (en) | 1996-11-12 | 2004-03-16 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| US6127199A (en) * | 1996-11-12 | 2000-10-03 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| JPH10223900A (ja) | 1996-12-03 | 1998-08-21 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| US6893980B1 (en) * | 1996-12-03 | 2005-05-17 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method therefor |
| CA2225131C (en) | 1996-12-18 | 2002-01-01 | Canon Kabushiki Kaisha | Process for producing semiconductor article |
| US6013563A (en) * | 1997-05-12 | 2000-01-11 | Silicon Genesis Corporation | Controlled cleaning process |
| JP3431454B2 (ja) | 1997-06-18 | 2003-07-28 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4042182B2 (ja) | 1997-07-03 | 2008-02-06 | セイコーエプソン株式会社 | Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法 |
| JPH1126733A (ja) | 1997-07-03 | 1999-01-29 | Seiko Epson Corp | 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器 |
| FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| JP3809733B2 (ja) | 1998-02-25 | 2006-08-16 | セイコーエプソン株式会社 | 薄膜トランジスタの剥離方法 |
| JPH11243209A (ja) | 1998-02-25 | 1999-09-07 | Seiko Epson Corp | 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器 |
| JP4126747B2 (ja) * | 1998-02-27 | 2008-07-30 | セイコーエプソン株式会社 | ３次元デバイスの製造方法 |
| US6153495A (en) | 1998-03-09 | 2000-11-28 | Intersil Corporation | Advanced methods for making semiconductor devices by low temperature direct bonding |
| US6423614B1 (en) | 1998-06-30 | 2002-07-23 | Intel Corporation | Method of delaminating a thin film using non-thermal techniques |
| US6319757B1 (en) * | 1998-07-08 | 2001-11-20 | Caldus Semiconductor, Inc. | Adhesion and/or encapsulation of silicon carbide-based semiconductor devices on ceramic substrates |
| US6271101B1 (en) * | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
| US6093623A (en) * | 1998-08-04 | 2000-07-25 | Micron Technology, Inc. | Methods for making silicon-on-insulator structures |
| JP4493741B2 (ja) | 1998-09-04 | 2010-06-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6236061B1 (en) * | 1999-01-08 | 2001-05-22 | Lakshaman Mahinda Walpita | Semiconductor crystallization on composite polymer substrates |
| JP2000231118A (ja) | 1999-02-10 | 2000-08-22 | Sony Corp | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 |
| US6168966B1 (en) * | 1999-02-18 | 2001-01-02 | Taiwan Semiconductor Manufacturing Company | Fabrication of uniform areal sensitivity image array |
| US6569595B1 (en) * | 1999-02-25 | 2003-05-27 | Kabushiki Kaisha Toshiba | Method of forming a pattern |
| US6410436B2 (en) | 1999-03-26 | 2002-06-25 | Canon Kabushiki Kaisha | Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate |
| EP1186065A1 (en) | 1999-04-28 | 2002-03-13 | E.I. Du Pont De Nemours And Company | Flexible organic electronic device with improved resistance to oxygen and moisture degradation |
| US6387771B1 (en) | 1999-06-08 | 2002-05-14 | Infineon Technologies Ag | Low temperature oxidation of conductive layers for semiconductor fabrication |
| JP3447619B2 (ja) * | 1999-06-25 | 2003-09-16 | 株式会社東芝 | アクティブマトリクス基板の製造方法、中間転写基板 |
| JP2001100661A (ja) | 1999-09-29 | 2001-04-13 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
| US6653209B1 (en) * | 1999-09-30 | 2003-11-25 | Canon Kabushiki Kaisha | Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device |
| JP3911929B2 (ja) * | 1999-10-25 | 2007-05-09 | セイコーエプソン株式会社 | 液晶表示装置の製造方法 |
| US6527964B1 (en) * | 1999-11-02 | 2003-03-04 | Alien Technology Corporation | Methods and apparatuses for improved flow in performing fluidic self assembly |
| JP3874054B2 (ja) | 1999-11-30 | 2007-01-31 | セイコーエプソン株式会社 | 半導体回路内蔵構造体 |
| JP2001166301A (ja) * | 1999-12-06 | 2001-06-22 | Seiko Epson Corp | バックライト内蔵型液晶表示装置及びその製造方法 |
| JP2001177101A (ja) * | 1999-12-20 | 2001-06-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4478268B2 (ja) * | 1999-12-28 | 2010-06-09 | セイコーエプソン株式会社 | 薄膜デバイスの製造方法 |
| US7060153B2 (en) | 2000-01-17 | 2006-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of manufacturing the same |
| TW494447B (en) | 2000-02-01 | 2002-07-11 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| TW507258B (en) * | 2000-02-29 | 2002-10-21 | Semiconductor Systems Corp | Display device and method for fabricating the same |
| JP4884592B2 (ja) | 2000-03-15 | 2012-02-29 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法及び表示装置の作製方法 |
| JP5183838B2 (ja) | 2000-05-12 | 2013-04-17 | 株式会社半導体エネルギー研究所 | 発光装置 |
| US7633471B2 (en) | 2000-05-12 | 2009-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electric appliance |
| JP4869471B2 (ja) * | 2000-07-17 | 2012-02-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4906022B2 (ja) | 2000-08-10 | 2012-03-28 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型ｅｌ表示装置及び電子機器 |
| US6825820B2 (en) | 2000-08-10 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US6605826B2 (en) | 2000-08-18 | 2003-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and display device |
| SG136795A1 (en) | 2000-09-14 | 2007-11-29 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| JP2002124652A (ja) * | 2000-10-16 | 2002-04-26 | Seiko Epson Corp | 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 |
| JP3974749B2 (ja) * | 2000-12-15 | 2007-09-12 | シャープ株式会社 | 機能素子の転写方法 |
| JP2002217391A (ja) | 2001-01-23 | 2002-08-02 | Seiko Epson Corp | 積層体の製造方法及び半導体装置 |
| KR100877708B1 (ko) * | 2001-03-29 | 2009-01-07 | 다이니폰 인사츠 가부시키가이샤 | 패턴 형성체의 제조 방법 및 그것에 사용하는 포토마스크 |
| JP2002305293A (ja) | 2001-04-06 | 2002-10-18 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
| TW574753B (en) * | 2001-04-13 | 2004-02-01 | Sony Corp | Manufacturing method of thin film apparatus and semiconductor device |
| JP4717265B2 (ja) | 2001-06-08 | 2011-07-06 | 三星モバイルディスプレイ株式會社 | 有機ｅｌ装置及びその製造方法 |
| TW564471B (en) | 2001-07-16 | 2003-12-01 | Semiconductor Energy Lab | Semiconductor device and peeling off method and method of manufacturing semiconductor device |
| US6814832B2 (en) * | 2001-07-24 | 2004-11-09 | Seiko Epson Corporation | Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance |
| JP2003109773A (ja) * | 2001-07-27 | 2003-04-11 | Semiconductor Energy Lab Co Ltd | 発光装置、半導体装置およびそれらの作製方法 |
| TW554398B (en) * | 2001-08-10 | 2003-09-21 | Semiconductor Energy Lab | Method of peeling off and method of manufacturing semiconductor device |
| US7351300B2 (en) * | 2001-08-22 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and method of manufacturing semiconductor device |
| US6593213B2 (en) * | 2001-09-20 | 2003-07-15 | Heliovolt Corporation | Synthesis of layers, coatings or films using electrostatic fields |
| TW594947B (en) * | 2001-10-30 | 2004-06-21 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| TWI264121B (en) * | 2001-11-30 | 2006-10-11 | Semiconductor Energy Lab | A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device |
| JP2003179049A (ja) * | 2001-12-11 | 2003-06-27 | Matsushita Electric Ind Co Ltd | 絶縁膜形成方法、半導体装置及びその製造方法 |
| DE60325669D1 (de) | 2002-05-17 | 2009-02-26 | Semiconductor Energy Lab | Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements |
| TWI272641B (en) * | 2002-07-16 | 2007-02-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| CN100391004C (zh) | 2002-10-30 | 2008-05-28 | 株式会社半导体能源研究所 | 半导体装置以及半导体装置的制作方法 |
| JP4554152B2 (ja) * | 2002-12-19 | 2010-09-29 | 株式会社半導体エネルギー研究所 | 半導体チップの作製方法 |
| TWI330269B (en) * | 2002-12-27 | 2010-09-11 | Semiconductor Energy Lab | Separating method |
| JP4373085B2 (ja) | 2002-12-27 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、剥離方法及び転写方法 |
| TWI351566B (en) * | 2003-01-15 | 2011-11-01 | Semiconductor Energy Lab | Liquid crystal display device |
| JP2004237655A (ja) | 2003-02-07 | 2004-08-26 | Kureha Chem Ind Co Ltd | 交互積層防湿膜、その製造方法及び透明電極板付きの交互積層防湿膜 |
| US7973313B2 (en) * | 2003-02-24 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container |
| TWI328837B (en) * | 2003-02-28 | 2010-08-11 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| US6995973B2 (en) * | 2003-07-15 | 2006-02-07 | Hewlett-Packard Development Company, L.P. | Preventing a plurality of electronic devices from being pulled out of a rack simultaneously |
| US7849311B2 (en) * | 2005-03-15 | 2010-12-07 | Silicon Graphics International | Computer system with dual operating modes |
| KR101740485B1 (ko) * | 2010-09-16 | 2017-05-29 | 삼성전자 주식회사 | 발진기와 그 제조 및 동작방법 |
-
2002
- 2002-12-27 JP JP2002379578A patent/JP4373085B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-19 TW TW095147711A patent/TWI330871B/zh not_active IP Right Cessation
- 2003-12-19 TW TW092136257A patent/TWI333244B/zh not_active IP Right Cessation
- 2003-12-19 TW TW104128393A patent/TWI606521B/zh not_active IP Right Cessation
- 2003-12-19 TW TW098127268A patent/TWI445097B/zh not_active IP Right Cessation
- 2003-12-19 TW TW103114662A patent/TWI508193B/zh not_active IP Right Cessation
- 2003-12-22 US US10/740,501 patent/US7723209B2/en not_active Expired - Lifetime
- 2003-12-23 EP EP03029755.0A patent/EP1435653A3/en not_active Withdrawn
- 2003-12-26 KR KR1020030097376A patent/KR101088104B1/ko active IP Right Grant
- 2003-12-29 CN CN2009101614137A patent/CN101615592B/zh not_active Expired - Fee Related
- 2003-12-29 CN CNB2003101242423A patent/CN100539190C/zh not_active Expired - Fee Related
- 2003-12-29 CN CN2009101614141A patent/CN101615593B/zh not_active Expired - Fee Related
-
2010
- 2010-04-23 US US12/766,318 patent/US8247246B2/en not_active Expired - Fee Related
-
2012
- 2012-08-16 US US13/587,111 patent/US8691604B2/en not_active Expired - Fee Related
-
2014
- 2014-03-24 US US14/223,419 patent/US9269817B2/en not_active Expired - Fee Related
-
2015
- 2015-12-07 US US14/961,043 patent/US9543337B2/en not_active Expired - Fee Related
-
2017
- 2017-01-03 US US15/397,045 patent/US10038012B2/en not_active Expired - Fee Related
-
2018
- 2018-06-25 US US16/017,258 patent/US20180308867A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011211208A (ja) * | 2003-01-15 | 2011-10-20 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US8830413B2 (en) | 2003-01-15 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and method for manufacturing display device using the peeling method |
| US9013650B2 (en) | 2003-01-15 | 2015-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and method for manufacturing display device using the peeling method |
| US9299879B2 (en) | 2003-01-15 | 2016-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and method for manufacturing display device using the peeling method |
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4373085B2 (ja) | 半導体装置の作製方法、剥離方法及び転写方法 | |
| US20150194566A1 (en) | Peeling method and method for manufacturing display device using the peeling method | |
| TW200420955A (en) | Separating method | |
| JP4610515B2 (ja) | 剥離方法 | |
| JP4637477B2 (ja) | 剥離方法 | |
| JP5857094B2 (ja) | 発光装置の作製方法 | |
| JP6297654B2 (ja) | 発光装置 | |
| JP5978199B2 (ja) | 発光装置 | |
| JP2018073835A (ja) | 発光装置 | |
| KR101028394B1 (ko) | 반도체장치의 제조방법, 광전변환소자의 제조방법, 발광장치의 제조방법, 센서의 제조방법, 및 전자북 리더의 표시부의 제조방법 | |
| JP5132722B2 (ja) | 剥離方法 | |
| JP4267394B2 (ja) | 剥離方法、及び半導体装置の作製方法 | |
| JP6154442B2 (ja) | 発光装置 | |
| JP5577373B2 (ja) | 発光装置 | |
| JP2020024425A (ja) | 発光装置 | |
| JP4602035B2 (ja) | 半導体装置の作製方法 | |
| KR101005569B1 (ko) | 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051221 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4373085 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |