Nothing Special   »   [go: up one dir, main page]

JP4349232B2 - 半導体モジュール及びｍｏｓ型固体撮像装置 - Google Patents

半導体モジュール及びｍｏｓ型固体撮像装置 Download PDF

Info

Publication number
JP4349232B2
JP4349232B2 JP2004224208A JP2004224208A JP4349232B2 JP 4349232 B2 JP4349232 B2 JP 4349232B2 JP 2004224208 A JP2004224208 A JP 2004224208A JP 2004224208 A JP2004224208 A JP 2004224208A JP 4349232 B2 JP4349232 B2 JP 4349232B2
Authority
JP
Japan
Prior art keywords
transistor
cell
imaging device
state imaging
indirectly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004224208A
Other languages
English (en)
Other versions
JP2006049361A (ja
Inventor
圭司 馬渕
俊一 浦崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004224208A priority Critical patent/JP4349232B2/ja
Priority to TW094120685A priority patent/TWI278105B/zh
Priority to US11/179,991 priority patent/US8508639B2/en
Priority to CN200810088761.1A priority patent/CN101281919B/zh
Priority to CNB2005100879791A priority patent/CN100502024C/zh
Priority to KR1020050069276A priority patent/KR101096370B1/ko
Publication of JP2006049361A publication Critical patent/JP2006049361A/ja
Application granted granted Critical
Publication of JP4349232B2 publication Critical patent/JP4349232B2/ja
Priority to US13/947,862 priority patent/US8648951B2/en
Priority to US14/109,446 priority patent/US8988575B2/en
Priority to US14/615,253 priority patent/US20150155325A1/en
Priority to US15/858,803 priority patent/US10586822B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H04N25/69—SSIS comprising testing or correcting structures for circuits other than pixel cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Description

本発明はＭＯＳ型固体撮像装置を備えた半導体モジュール、及びＭＯＳ型固体撮像装置に関する。
従来、ＭＯＳ型固体撮像装置を備えた半導体モジュールとして、例えばＭＯＳカメラモジュール等が知られている。小型ＭＯＳカメラモジュールを作るためには、ＭＯＳ型固体撮像装置（以下、ＭＯＳイメージセンサチップという）と信号処理チップを重ねる方法が有力である。
従来例１のＭＯＳカメラモジュールとして、例えば非特許文献１に記載のＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋｇｅ）構成が知られている。このＭＯＳカメラモジュールは、ＭＯＳイメージセンサチップを信号処理チップ上に重ねて貼り付け、この両チップを回路基板上に配置し、各チップと回路基板間をワイヤボンディングし、このワイヤボンディングにより両チップ間を接続するようにして構成される。
図１３は、この例などで用いられる従来のＭＯＳイメージセンサの構成を示す。このＭＯＳイメージセンサ１は、画素部２に複数の画素３が２次元行列状に配置され、カラム部４、水平信号線５に接続された出力回路６、垂直駆動回路７、水平駆動回路８及び制御回路９を有して構成される。
制御回路９は、入力クロックや、動作モードなどを指令するデータをＭＯＳイメージセンサの外部から受け取り、それに従って以下の各部の動作に必要なクロックやパルスを供給する。
垂直駆動回路７は、画素部の行を選択し、その行の画素に図示しない横方向の制御配線を通して必要なパルスが供給される。
カラム部４には、カラム信号処理回路１０が列に対応して並ぶ。カラム信号処理回路１０は、１行分の画素の信号を受けて、その信号にＣＤＳ（Correlated Double Sampling：固定パターンノイズ除去の処理）や信号増幅やＡＤ変換などの処理を行う。
水平駆動回路８は、カラム信号処理回路１０を順番に選択し、その信号を水平信号線５に導く。出力回路６は、水平信号線５の信号を処理して出力する。例えばバッファリングだけする場合もあるし、その前に黒レベル調整、列ばらつき補正、信号増幅、色関係処理などを行うこともある。
図１４に画素回路の例を示す。ここでは４画素で１つのセルを構成している。図１４においては、４つの光電変換素子となるフォトダイオードＰＤ〔ＰＤ1 ，ＰＤ2 ，ＰＤ3 ，ＰＤ4 〕を有し、各フォトダイオードＰＤ1 〜ＰＤ4 が夫々対応する４つの転送トランジスタ１２〔１２１、１２２、１２３、１２４〕に接続される。各転送トランジスタ１２１〜１２４の各ゲートには転送配線１６１〜１６４が接続される。各転送トランジスタ１２１〜１２４のドレインは、共通接続されてリセットトランジスタ１３のソースに接続されると共に、転送トランジスタ１２のドレインとリセットトランジスタ１３のソース間のいわゆるフローティングディフュージョンＦＤが増幅トランジスタ１４のゲートに接続される。リセットトランジスタ１３のドレインは電源配線１５に接続され、そのゲートはリセット配線１７に接続される。また、ドレインを電源配線１５に接続した選択トランジスタ１８が設けられ、そのソースが増幅トランジスタ１４のドレインに接続される。選択トランジスタ１８のゲートには選択配線１９が接続される。このフォトダイオードＰＤ〔ＰＤ1 〜ＰＤ4 〕、転送トランジスタ１２〔１２１〜１２４〕、リセットトランジスタ１３、選択トランジスタ１８、増幅トランジスタ１４により、４画素（フォトダイオード）をまとめた１セルが構成される。一方、増幅トランジスタ１４のソースは垂直信号線２１に接続され、この垂直信号線２１にドレインを接続した後述の定電流源となる負荷トランジスタ２２がカラム信号処理回路１０の一部として設けられる。負荷トランジスタ２２のゲートには負荷配線２３が接続される。
この画素回路では、４つのフォトダイオードＰＤ〔ＰＤ1 〜ＰＤ4 〕において光電変換される。フォトダイオードＰＤの光電子（信号電荷）は、対応する転送トランジスタ１２〔１２１〜１２４〕を通じてフローティングディフュージョンＦＤに転送される。フローティングディフュージョンＦＤは増幅トランジスタ１４のゲートに接続されているので、選択トランジスタ１８がオンしていれば、フローティングディフュージョンＦＤの電位に対応した信号が増幅トランジスタ１４を通じて垂直信号線２１に出力される。
リセットトランジスタ１３は、フローティングディフュージョンＦＤの信号電荷（電子）を電源配線１５に捨てることによって、フローティングディフュージョンＦＤの信号電荷をリセットする。各横方向配線１９、１７、及び１６〔１６１〜１６４〕は同一行の画素について共通となっており、垂直駆動回路７によって制御される。
カラム信号回路１０の一部には、定電流源をなす負荷トランジスタ２２を有し、選択行の増幅トランジスタ１４とソースフォロアを構成し、垂直信号線への出力をさせている。
従来例２のＣＭＯＳメージセンサモジュールとして、非特許文献２に示すものが知られている。この例では、イメージセンサの基板に貫通する配線を通し、マイクロバンプを用いて下側のチップに接続している。この方法では、バンプの数を増加させることが可能であり、さらに接続に要するインダクタンス、キャパシタ成分を小さくできるので、高速のインターフェイスが可能である。また、画素部から貫通配線を通し、下のチップに直接接続することで、画面内の同時性も実現できる。
シャープ技法第８１号・２００１年１２月・３４頁 ＩＥＤＭ ９９，ｐｐ．８７９−８８２
ところで、従来例１のＭＯＳカメラモジュールの方法では、通常の数ｍｍ角のＭＯＳイメージセンサチップの場合に、イメージセンサの出力が信号処理チップへせいぜい数十のボンディングワイヤで接続されているので、ここが画像処理スピードのボトルネックになってしまう。この画像処理スピードが制限される理由は、ワイヤボンディングの数を多くできないことと、さらにボンディングワイヤのインダクタンスや、ボンディングワイヤ間、あるいはボンディングワイヤと回路基板間キャパシタ成分で信号が乱れたり、遅延することによるものである。
また、通常、このタイプのＭＯＳカメラモジュールでは、画素部の行の順に信号を読み出すので、画素部の上の方と下の方で画素からの読出し時刻がずれており、画面内の同時性が無いか、または画面内で感光タイミングを揃えると読出しまでの間にノイズが乗って画質が悪化する。
また、従来例２のイメージセンサモジュールでは、基板中に貫通配線を通す工程のコストアップや、歩留りの低下が深刻である。また、画素回路による画素の開口率の減少の問題は従来と変わらない。特に、貫通配線を通すための領域をＳｉ基板中に確保する必要があるので、光学的に無駄な面積が増える。例えばこの例では、貫通穴は２．５μｍ径であり、この周囲にマージン領域が必要なことをあわせると、３μｍ程度の径の領域が無駄になる。貫通穴形成のプロセスが必要になり、工程が煩雑になり製造プロセスが複雑になる。この例では、画素の回路は提示されていない。この従来例で実験されているのは、上部ウェハにはフォトダイオードのみを形成し、下部ウェハに光電流をそのまま流しこむ構造である。
本発明は、上述の点に鑑み、画像処理スピードの向上、画面内の同時性の実現、画質向上と同時に、製造プロセスの容易化、歩留り向上を図った半導体モジュールを提供するものである。
さらに本発明は、全画素または多数画素を同時に駆動するときの消費電流の抑制を可能にした半導体モジュールを提供するものである。
また、本発明は、上記半導体モジュールその他に適用できるＭＯＳ型固体撮像装置を提供するものである。
本発明に係る半導体モジュールは、単位画素セルまたは複数画素をまとめたセル毎に、配線層側にマイクロパッドを形成した裏面入射型のＭＯＳ型固体撮像装置と、ＭＯＳ型固体撮像装置のマイクロパッドに対応する位置の配線層側にマイクロパッドを形成した信号処理チップとが、マイクロバンプによって接続されて成る半導体モジュールである。ＭＯＳ型固体撮像装置のセルは、光電変換素子と、光電変換素子からの信号電荷をゲートに受ける増幅トランジスタと、増幅トランジスタのソースに直接または間接に接続され、マイクロパッドに接続された出力線と、ドレインが直接または間接に出力線に接続された負荷トランジスタと、負荷トランジスタのソースに接続され、第１の電圧を供給する配線と、増幅トランジスタのゲート電位をリセットするリセット機構と、増幅トランジスタのドレインに直接または間接に接続され、第２の電圧を供給する配線を含んで成ることを特徴とする。
本発明に係る半導体モジュールは、単位画素セルまたは複数画素をまとめたセル毎に、配線層側にマイクロパッドを形成した裏面入射型のＭＯＳ型固体撮像装置と、ＭＯＳ型固体撮像装置のマイクロパッドに対応する位置の配線層側にマイクロパッドを形成した信号処理チップとが、マイクロバンプによって接続されて成る半導体モジュールである。ＭＯＳ型固体撮像装置のセルは、光電変換素子と、光電変換素子の信号電荷をゲートに受ける増幅トランジスタと、増幅トランジスタのソースに直接または間接に接続され、マイクロパッドに接続された出力線と、ドレインが直接または間接に出力線に接続された注入トランジスタと、注入トランジスタのソースに接続された第１の電圧を供給する配線と、増幅トランジスタのゲート電位をリセットするリセット機構と、増幅トランジスタのドレインに直接または間接にソースが接続された活性化トランジスタと、活性化トランジスタのドレインに直接又は間接に接続された第２の電圧を供給する配線を含んで成ることを特徴とする。
本発明は、上記半導体モジュールにおいて、リセット機構に供給するリセットパルスを、注入トランジスタに供給する第１の注入パルスと重なりをもたせ、第１の注入パルスの終了以前に終了するように動作させる構成とすることができる。
また、セルはさらに、ソースが光電変換素子に接続され、ドレインが直接または間接に増幅トランジスタのゲートに接続された転送トランジスタを備え、転送トランジスタに供給する転送パルスを、注入トランジスタに供給する第２の注入パルスが開始する前に終了するように動作させる構成とすることができる。
本発明は、上記半導体モジュールにおいて、ＭＯＳ型固体撮像装置のセル出力がデジタル信号であり、信号処理チップにおいて、デジタル信号をデマルチプレクスしてメモリに格納するように構成することができる。
セル出力は、画素の信号をアナログ／デジタル変換後にさらにマルチプレクスした出力とすることができる。
本発明に係るＭＯＳ型固体撮像装置は、単位画素セルまたは複数画素をまとめたセル毎に、敗戦側にパイクロパッドを形成した裏面入射型のＭＯＳ固体撮像装置である。単位画素セルまたは複数画素をまとめたセルは、光電変換素子と、この光電変換素子の信号電荷をゲートに受ける増幅トランジスタと、増幅トランジスタのソースに直接または間接に接続され、マイクロパッドに接続された出力線と、ドレインが直接または間接に出力線に接続された注入トランジスタと、注入トランジスタのソースに接続された第１の電圧を供給する配線と、増幅トランジスタのゲート電位をリセットするリセット機構と、増幅トランジスタのドレインに直接または間接にソースが接続された活性化トランジスタと、活性化トランジスタのドレインに直接又は間接に接続された第２に電圧を供給する配線を含んで成ることを特徴とする。
本発明は、上記ＭＯＳ型固体撮像装置において、リセット機構に供給するリセットパルスを、注入トランジスタに供給する第１の注入パルスと重なりをもたせ、第１の注入パルスの終了以前に終了するように動作させる構成とすることができる。
また、セルはさらに、ソースが光電変換素子に接続され、ドレインが直接または間接に増幅トランジスタのゲートに接続された転送トランジスタを備え、転送トランジスタに供給する転送パルスを、注入トランジスタに供給する第２の注入パルスが開始する前に終了するように動作させる構成とすることができる。
本発明に係るＭＯＳ型固体撮像装置は、単位画素セルまたは複数画素をまとめたセル毎に、配線層側にマイクロパッドを形成した裏面入射型のＭＯＳ固体撮像装置である。単位画素セルまたは複数画素をまとめたセルは、光電変換素子と、光電変換素子からの信号電荷をゲートに受ける増幅トランジスタと、増幅トランジスタのソースに直接または間接に接続され、マイクロパッドに接続された出力線と、ドレインが直接または間接に前記出力線に接続された負荷トランジスタと、負荷トランジスタのソースに接続され、第１の電圧を供給する配線と、増幅トランジスタのゲート電位をリセットするリセット機構と、増幅トランジスタのドレインに直接または間接に接続され、第２の電圧を供給する配線を含んで成ることを特徴とする。
本発明に係る半導体モジュールによれば、単位画素セルまたは複数画素をまとめたセル毎に、配線層側にマイクロパッドを形成した裏面入射型のＭＯＳ型固体撮像装置と、ＭＯＳ型固体撮像装置のマイクロパッドに対応する位置の配線層側にマイクロパッドを形成した信号処理チップとを、マイクロバンプによって接続した構成とすることにより、画像処理スピードを向上し、したがって高速インターフェイスを可能にする。また、全画素または多数の画素を同時に駆動し、同時に読み出せるので、画面内の同時性が得られる。したがって、良好な画質が得られる。
裏面入射型のＭＯＳ型固体撮像装置を用いることにより、その光入射面と反対側の配線層側の面にマイクロパッドを形成するので、センサ開口を気にすることなく、面上に多数のマイクロパッドを配列することができる。
ＭＯＳ型固体撮像装置側には画素と配線のみしか形成せず、これら以外の回路系の全ては信号処理チップ側に形成した構成とすることもできる。この構成とするときは、ＭＯＳ型固体撮像装置と信号処理チップを合わせた系のコストを低減することができる。
ＭＯＳ型固体撮像装置を裏面入射型にして、固体撮像装置と信号処理チップをその配線層側同士でマイクロパッド及びマイクロバンプにより接続するので、従来の貫通穴形成プロセスを不要とし、工程を削減することができる。これにより、製造プロセスを容易にし、歩留りを向上することができる。また、回路や貫通穴用スペースでセンサの感光領域を減らさずに済むので、感度を向上することができ、斜め光に対する非対称性を防ぐことができる。
ＭＯＳ型固体撮像装置のセルを、光電変換素子と、この光電変換素子からの信号電荷をゲートに受ける増幅トランジスタと、増幅トランジスタのソースに直接または間接に接続され、マイクロパッドに接続された出力線と、ドレインが直接または間接に出力線に接続された負荷トランジスタと、負荷トランジスタのソースに接続され、第１の電圧を供給する配線と、増幅トランジスタのゲート電位をリセットするリセット機構と、増幅トランジスタのドレインに直接または間接に接続され、第２の電圧を供給する配線を含んだ構成とすることにより、上述のマイクロバンプを介してＭＯＳ型固体撮像装置と信号処理チップとの接続を可能にし、全画素または多数の画素の同時に駆動、同時に読み出しを可能にする。
ＭＯＳ型固体撮像装置のセルを、光電変換素子と、この光電変換素子の信号電荷をゲートに受ける増幅トランジスタと、増幅トランジスタのソースに直接または間接に接続された出力線と、ドレインが直接または間接に出力線に接続された注入トランジスタと、注入トランジスタのソースに接続された第１の電圧を供給する配線と、増幅トランジスタのゲート電位をリセットするリセット機構と、増幅トランジスタのドレインに直接または間接にソースが接続された活性化トランジスタと、活性化トランジスタのドレインに直接又は間接に接続された第２の電圧を供給する配線を含んだ構成とすることにより、上述のマイクロバンプを介してＭＯＳ型固体撮像装置と信号処理チップとの接続を可能にし、全画素または多数の画素の同時に駆動、同時に読み出しを可能にする。さらに、セル中に活性化トランジスタと注入トランジスタを有し、両トランジスタを同時にオンしないようにして定電流を流さないようにしているので、例えば１００万個オーダのセルを有して全画素または多数の画素を同時に駆動し、同時に読み出す際に、大電流が流れることはなく、電流の問題を解決することができる。
セルのリセット機構に供給するリセットパルスを、注入トランジスタに供給する第１の注入パルスと重なりをもたせ、第１の注入パルスの終了以前に終了することにより、リセットパルス直後の出力線電位をグランド電位にし、出力線電位のばらつきを抑えることができる。
セルに転送トランジスタを備え、転送トランジスタに供給する転送パルスを、注入トランジスタに供給する第２の注入パルスが開始する前に終了することにより、低電圧化することができる。すなわち、転送パルスが第２の注入パルスと重なるよりも、画素内の容量結合の効果で転送時のフローティングディフュージョン（ＦＤ）電位が高いので、低電圧化できる。
ＭＯＳ型固体撮像装置のセル出力をデジタル信号とし、信号処理チップ側でこのデジタル信号をデマルチプレクスしてメモリに格納する構成とすることにより、複数の画素を１セルのまとめ、その画素に対応するデジタル信号をさらに複数セル分まとめて１つのマイクロパッドを介して信号処理側へ出力することが可能になる。従って、１個のマイクロパッド当たりの画素数を増やすことができ、マイクロパッドを大きくしたり、密度を減らすことができる。
本発明に係るＭＯＳ型固体撮像装置によれば、画素セルを、光電変換素子と、この光電変換素子の信号電荷をゲートに受ける増幅トランジスタと、増幅トランジスタのソースに直接または間接に接続された出力線と、ドレインが直接または間接に出力線に接続された注入トランジスタと、注入トランジスタのソースに接続された第１の電圧を供給する配線と、増幅トランジスタのゲート電位をリセットするリセット機構と、増幅トランジスタのドレインに直接または間接にソースが接続された活性化トランジスタと、活性化トランジスタのドレインに直接又は間接に接続された第２に電圧を供給する配線を含んだ構成とすることにより、全画素または多数の画素を同時に駆動し、同時に読み出すことができる。さらに、セル中に活性化トランジスタと注入トランジスタを有し、両トランジスタを同時にオンしないようにして定電流を流さないようにしているので、例えば１００万個オーダのセルを有して全画素または多数の画素を同時に駆動し、同時に読み出す際に、大電流が流れることはなく、電流の問題を解決することができる。
上記ＭＯＳ型固体撮像装置において、リセット機構に供給するリセットパルスを、注入トランジスタに供給する第１の注入パルスと重なりをもたせ、第１の注入パルスの終了以前に終了することにより、リセットパルス直後の出力線電位をグランド電位にし、出力線電位のばらつきを抑えることができる。
上記ＭＯＳ型固体撮像装置において、セルに転送トランジスタを備え、転送トランジスタに供給する転送パルスを、注入トランジスタに供給する第２の注入パルスが開始する前に終了することにより、低電圧化することができる。すなわち、転送パルスが第２の注入パルスと重なるよりも、画素内の容量結合の効果で転送時のフローティングディフュージョン（ＦＤ）電位が高いので、低電圧化できる。
以下、図面を参照して本発明の実施の形態を説明する。
図１は、本発明に係る半導体モジュールの実施の形態の基本構造を示す。本実施の形態に係る半導体モジュール３１は、ＭＯＳ型固体撮像装置（以下、ＭＯＳイメージセンサチップという）３２と信号処理（ＤＳＰ）チップ３３を上下に重ねて構成される。信号処理チップ３３は、ＭＯＳイメージセンサチップ３２に接続され、ＭＯＳイメージセンサの出力を受けて信号処理するチップとする。勿論、さらにＭＯＳイメージセンサを制御する機能を持っても良い。
ＭＯＳイメージセンサチップ３２は、裏面入射型に構成される。裏面入射型のＭＯＳイメージセンサチップ３２は、基板表面側に配線層が形成され、この配線層と反対側の基板裏面側から光を入射させるように構成される。図２に、裏面入射型のＭＯＳイメージセンサチップ３２の概略を示す。この裏面入射型のＭＯＳイメージセンサチップ３２は、半導体基板４１の裏面４１ｂ側に光入射面を有する光電変換素子であるフォトダイオードＰＤを有し、基板４１の表面側にフォトダイオードＰＤの信号電荷を読み出す手段となる複数のＭＯＳトランジスタＴｒを形成し、さらに表面側に層間絶縁膜４２を介して多層配線４３を形成してなる配線層４４を形成して成る。フォトダイオードＰＤは、例えば基板４１の表面４１ａ側から裏面４１ｂ側に至るように形成される。光Ｌが入射される裏面４１ｂ側には、パシベーション膜４５を介してカラーフィルタ４６及びその上に各画素に対応したオンチップマイクロレンズ４７が形成される。なお、配線層４４上にさらに例えばシリコン基板による支持基板を貼り合せた構成とすることもできる。
ＭＯＳイメージセンサチップ３２の配線層４４側の面（支持基板を有する場合は、支持基板の面）の少なくとも画素部（いわゆる画素領域部）に対応する領域には、後述するように単位画素セル、あるいは複数画素をまとめたセル毎に多数のマイクロパッド３４が形成される。また、信号処理チップ３３の配線層側の面には、ＭＯＳイメージセンサチップ３２のマイクロパッド３４に対応する多数のマイクロパッド３５が形成される。そして、ＭＯＳイメージセンサチップ３２と信号処理チップ３３とは、互いにマイクロパッド３４及び３５が対向するように重ねて配置され、対応するマイクロパッド３４及び３５間をマイクロバンプ３６を介して電気的に接続して一体化される。マイクロパッド３４、３５は、通常のパッドよりも小さいマイクロパッドで形成される。例えば、通常の５０μｍ角のパッドより小さい１０μｍ角のマイクロパッドで形成することができる。このマイクロパッドにマイクロバンプ３６が形成される。このマイクロパッド３４、３５は、通常のパッド配置と異なり、チップの中心付近に多数形成することが可能である。マイクロバンプ３６（後述のマイクロバンプ３９も同様）の大きさとしては、径が３０μｍ以下、さらには１０μｍ〜５μｍの小さい径とすることができる。
マイクロパッド３４、３５及びマイクロバンプ３６は、ＭＯＳイメージセンサチップ３２の画素部に対応して多数形成される。好ましくは、後述するように、画素部の周辺に対応する領域にもマイクロパッド３７、３８及びマイクロバンプ３９が形成される。
信号処理チップ３３は、ＭＯＳイメージセンサチップ３２より大きい面積で形成される。この信号処理チップ３３のＭＯＳイメージセンサチップ３２の外側に対応する位置には、通常のパッド５１が配置され、この２つのチップの系以外の系とのインターフェイスが構成される。ＭＯＳイメージセンサチップ３２側には、信号処理チップ３３と貼り合せた後に使用する通常のパッドは配置されていない。なお、ここでは、基本概念を示すために明示していないが、ＭＯＳイメージセンサチップ３２側に、テストや選別のための通常のパッドが配置されていることは好ましい。
信号処理チップ３３とＭＯＳイメージセンサチップ３２とは、マイクロバンプ３６、３９を介して接続された後、少なくとも周辺部において封止部材５２、例えば樹脂にて封止される。
本実施の形態の半導体モジュール３１によれば、図１の構成により、従来例２の問題である基板中に貫通配線を形成することによる製造工程の煩雑さやコストアップや歩留りの低下、画素回路による画素の開口率の減少問題、貫通配線を通すための領域の光学的な無駄な面積の増加、等を解決することができる。すなわち、裏面入射型であることにより画素の開口率が増加する。マイクロバンプ３６、３９により両チップ３２及び３３を接続するので、製造を容易にし、歩留りを向上することがでる。貫通配線を使用せずマイクロバンプ３６、３９で接続するので、光学的な無駄な面積を低減することができる。
また、この構成では、従来例２と異なり、バンプ接続で多数のチップを重ねることはできないが、歩留り、下側チップ３３で発生する熱や、全体の高さの点から、ＭＯＳイメージセンサチップ３２と信号処理チップ３３の接続で済ますことが返って好ましい。すなわち、チップを多段に重ねると、下側チップで発生する熱がイメージセンサに多く流入し、特に暗時特性を劣化させる。しかし、本実施の形態の２つのチップ３２及び３３を重ねた構成では、下側チップが３３のみであるので、発生した熱のイメージセンサチップ３２への流入は少なく、暗時特性の劣化が問題になりにくい。また、ＣＭＯＳセンサでは、レンズ付きモジュールの高さを出来るだけ低くするように望まれることが多い。本実施の形態の構成では、半導体モジュール３１の高さを低く抑えることができる。
図３は、ＭＯＳイメージセンサチップ３２のブロック図である。このＭＯＳイメージセンサチップ３２は、中央領域の画素部５３にセル５４が多数配列されている。セル５４は、単位画素でも良く、あるいは複数の画素を含んで形成しても良い。そして、セル５４毎に前述した配線層側にマイクロパッド３４（図１参照）が配列され、画素からの出力を出すように成される。画素部５３の周りには、画素駆動部５５を有している。この画素駆動部５５には、画素を駆動するための信号や電源やグランド（ＧＮＤ）を供給するための画素駆動用のマイクロパッド３７（図１参照）が多数配列される。画素駆動部５５の周りには、テスト用の通常パッド５７が配列されたテスト用パッド部５６が形成される。
画素部のマイクロパッド３４には、画素の出力が出ている。画素駆動部５５のマイクロパッド３７は、画素を駆動する信号や、電源、グランド（ＧＮＤ）を受ける。このように、ＭＯＳイメージセンサチップ３２側には、制御回路を持たない構成とすることが好ましい。なせなら、画素特性を揃えることの難しいＭＯＳイメージセンサチップの方が、通常は信号処理チップよりも歩留りが低いので、ＭＯＳイメージセンサチップ側に画素以外の回路を出来るだけ載せないようにすることで、無駄を減らすことができる。さらにもう１つ、ＭＯＳイメージセンサチップの方が信号処理チップよりも緩いデザインルールで作ることが多いからである。
セル５４の一例を図５に示す。本実施の形態では、４画素をまとめて１つのセル５４としている。本実施の形態のセル５４は、４つのフォトダイオードＰＤ〔ＰＤ1 ，ＰＤ2 ，ＰＤ3 ，ＰＤ4 〕を有し、各フォトダイオードＰＤ1 〜ＰＤ4 が夫々対応する４つの転送トランジスタ６１〔６１１、６１２、６１３、６１４〕に接続され。各転送トランジスタ６１〔６１１〜６１４〕の各ゲートには転送パルスが供給される転送配線６２〔６２１〜６２４〕に接続される。各転送トランジスタ６１１〜６１４のドレインは、共通接続されてリセットトランジスタ６３のソースに接続されると共に、転送トランジスタ６１のドレインとリセットトランジスタ６３のソース間のいわゆるフローティングディフュージョンＦＤが増幅トランジスタ６４に接続される。リセットトランジスタ６３のドレインは電源電圧が供給される電源配線６５に接続され、そのゲートはリセットパルスが供給されるリセット配線６７に接続される。また、従来例の図１４の選択トランジスタの位置に活性化トランジスタ６８が設けられる。すなわち、ドレインを電源配線６５に接続した活性化トランジスタ６８が設けられ、そのソースが増幅トランジスタ６４のドレインに接続される。活性化トランジスタ６８のゲートは活性化パルスが供給される活性化配線６９が接続される。増幅トランジスタ６４のソースに注入トランジスタ７０が接続される。注入トランジスタ７０のソースはグランド（ＧＮＤ）に接続され、そのゲートは注入パルスが供給される注入配線７３に接続される。そして、増幅トランジスタ６４と注入トランジスタ７０との接続中点が出力線（あるいは出力端子）７２に接続される。
ここで、回路的には、従来例の図１４に対して、画素内に注入トランジスタ７０とグランド配線７１を有することと、出力線７２が垂直方向に延びておらず、セル５４毎に独立していることが異なる。このセル５４では、転送配線６２〔６２１〜６２４〕に供給される転送パルスで、対応する転送トランジスタ６１〔６１１〜６１４〕がオンし、対応するフォトダイオードＰＤ〔ＰＤ1 〜ＰＤ4 〕の信号電荷がフローティングディフュージョンＦＤに転送される。また、リセット配線６７に供給されるリセットパルスで、リセットトランジスタ６３がオンし、フローティングディフュージョンＦＤの信号電荷（本例では電子）が電源配線６５に捨てられ、フローティングディフュージョンＦＤの電位が電源電位になる。
次に、このセル５４の動作を、図６を参照して説明する。先ず、注入配線７３を通じて注入パルス１（Ｐｎ1 ）を印加し注入トランジスタ７０をオンし、出力線７２を０Ｖに固定する。この出力線７２を０Ｖに固定してから、リセット配線６７を通じてリセットパルスＰｒを印加しリセットトランジスタ６３をオンして、フローティングディフュージョンＦＤの電位をハイレベル（電源電位）にリセットする。・・・フローティングディフュージョンＦＤがハイレベルになると増幅トランジスタ６４はオン状態になる。・・次に、注入トランジスタ７０をオフしてから、活性配線６９を通じて活性化パルスＰｋ1 を印加し活性化トランジスタ６８をオンする。
活性化トランジスタ６８をオンすることで、出力線７２の電位はフローティングディフュージョンＦＤの電位に対応するところまで上昇する。この出力線電位をリセットレベルと呼ぶ。
次に、活性化トランジスタ７８をオフし、転送配線６２１に転送パルスＰｔ1 を供給し、転送トランジスタ６１１をオンして、対応するフォトダイオードＰＤ1 の信号電荷をフローティングディフュージョンＦＤに転送する。そして、注入パルス２（Ｐｎ2 ）を印加して注入トランジスタ７０をオンし、出力線７２を０にする。そして、活性化パルスＰｋ2 を印加して活性化トランジスタ６８をオンすると、出力線７２の電位は、このときのフローティングディフュージョンＦＤの電位に対応するところまで上昇する。この時の出力線電位を信号レベルと呼ぶ。
出力線７２の電位はマイクロバンプ３６を通り、信号処理チップ３３に入る（図１参照）。信号処理チップ３３では信号レベルとリセットレベルの差をアナログ／デジタル変換してから、デジタル信号処理を行う。ここでは、４つのフォトダイオードＰＤのうち、１個のフォトダイオードＰＤ1 の信号を読出した。同様の動作を、他の３つのフォトダイオードＰＤ2 〜ＰＤ4 にも順番に行う。
ここで、図６に示すように、リセットパルスＰｒは、注入パルス１（Ｐｎ1 ）と重なりを持たせ、注入パルス１（Ｐｎ1 ）よりも以前に立ち下げるのが好ましい。その理由は、リセットパルスＰｒを立ち下げた直後の出力線電位を０Ｖにして、ばらつかせない為である。また、転送パルスＰｔ1 は注入パルス２（Ｐｎ2 ）が立ち上がる前に立ち下げることが、低電圧化のために好ましい。その理由は、転送パルスＰｔ1 が注入パルス２（Ｐｎ2 ）と重なるよりも、画素内の容量結合の結果で転送時のフローティングディフュージョンＦＤ電位が高いので、低電圧化できるからである。勿論、これらの降下を厳密に気にしなくてよいときは、必ずしもこの通りでなくとも良い。
上述では１つのセルの動作を説明したが、画素部には多数のセル並んでいる。本実施の形態では、その多数のセルを同時に駆動する。その場合、従来の定電流源を用いたソースフォロア動作では、多数（例えば１００万個）のセルに同時に電流を流すので、その電流値が大きくなり、信頼性の低下や、配線抵抗による電源電圧の低下を引き起こす。そこで、本実施の形態では、上述したように、注入トランジスタ７０をセル中に配置し、活性化トランジスタと同時にオンしないようにして、定電流を流さないようにしている。
本実施の形態ではセルを行単位で選択する必要は無いので、選択トランジスタは無い。勿論、画素数が少ないとか、要求されるスペックが低いなどの理由があれば、活性化トランジスタ６８を省略したセルで従来のソースフォロア動作を行っても良い。図１２にこの場合のセル回路の例を示す。
図１２においては、前述と同様に４画素をまとめて１つのセル１５１としている。本実施の形態のセル１５１は、４つのフォトダイオードＰＤ〔ＰＤ1 ，ＰＤ2 ，ＰＤ3 ，ＰＤ4 〕を有し、各フォトダイオードＰＤ1 〜ＰＤ4 が夫々対応する４つの転送トランジスタ６１〔６１１、６１２、６１３、６１４〕に接続され。各転送トランジスタ６１〔６１１〜６１４〕の各ゲートには転送パルスが供給される転送配線６２〔６２１〜６２４〕に接続される。各転送トランジスタ６１１〜６１４のドレインは、共通接続されてリセットトランジスタ６３のソースに接続されると共に、転送トランジスタ６１のドレインとリセットトランジスタ６３のソース間のいわゆるフローティングディフュージョンＦＤが増幅トランジスタ６４に接続される。リセットトランジスタ６３のドレインは電源電圧が供給される電源配線６５に接続され、そのゲートはリセットパルスが供給されるリセット配線６７に接続される。増幅トランジスタ６４のドレインは電源配線６５に接続される。増幅トランジスタ６４のソースには負荷トランジスタ１５２が接続される。負荷トランジスタ１５２のソースはグランド（ＧＮＤ）に接続され、そのゲートは負荷配線１５３に接続される。そして、増幅トランジスタ６４と負荷トランジスタ１５２との接続中点が出力線７２に接続される。
本実施の形態において、図５は、制御配線６９、６７、７３、６２１〜６２４を全て横方向に配置したが、全セル同時に動作するので、縦方向の配線、横と縦の両方向の配線でも良く、あるいは縦横ともに繋がった格子状の配線であっても良い。また、全セル同時に駆動すると電流値が大きくなりすぎて難しい時には、数十行のセルずつなどに動作を分割しても良い。因みに、このセルの回路と駆動方法は、裏面入射型とマイクロバンプとの組み合わせる場合に特に有効であるが、それとは独立でも、全画素または多数の画素を同時に駆動して同時に出力する場合には、上記電流の問題から有効なものである。
マイクロパッドの配列を、簡単のためにセル出力と、リセットパルスに関する部分について、４行４列のセル配列を例にして、図７に示す。図７においては、４画素からなる単位セル５４が４行４列に配列され、各単位セル毎にアナログ出力のマイクロパッド３４が形成される。リセットゲート駆動パルスは、それ用のマイクロパッド７５から供給され、画素部の周囲からバッファ７６に入力される。バッファ７６はセル５４の行毎に有り、リセット配線６７は横方向に配置されている。バッファ７６の２行毎に電源供給用のマイクロパッド７７が設けられる。同様に、２行毎にグランド（ＧＮＤ）供給用のマイクロパッド７８が設けられる。このように、電源やグランドは、たくさんのマイクロパッドから供給されることが望ましい。
本実施の形態のＭＯＳイメージセンサチップ３２と信号処理チップ３３の接続の概念図を図８に示す。ＭＯＳイメージセンサチップ３２側において、１つのセルの中で４つのフォトダイオード（光電変換素子）ＰＤ1 〜ＰＤ4 が順番に選択されることがアナログのマルチプレクサ８１となっている。このマルチプレクサ８１は、図５の転送トランジスタ６１〔６１１〜６１４〕でマルチプレクスされた信号を、増幅トランジスタを介して出力線７２に出力するところまでを含む。マルチプレクサ８１の出力はマイクロバンプ３６を通り、信号処理チップ３３側で相関二重サンプリング（ＣＤＳ）・アナログ／デジタル（Ａ／Ｄ）変換を行う回路８２により、相関二重サンプリング（ＣＤＳ）、アナログ／デジタル変換され、デジタルのデマルチプレクサ８３を通ってフレームメモリ８４〔８４１〜８４４〕に格納される。
このメモリ８４の値が演算回路８５で適宜参照されて、デジタル信号処理される。ここでは１セル分の接続を記しているが、実際にはこれらがセル毎にあり、並列で動作する。ただし、演算回路８５は、セル毎に存在しなくてもよく、例えば１個の演算回路８５がフレームメモリの値を参照しながら、順に処理していくタイプでも構わない。また、デマルチプレクサ８３、メモリ８４、演算回路８５が見た目きれいに分離されていなくても同等の信号処理が可能ならば構わない。
例えば、信号処理チップ３３側に対応するセルは、コンパレータとラッチを含んで、図９に示すようになっている。図９の回路では、マイクロパッド３５にスイッチング用トランジスタＱ11とサンプルホールド用容量Ｃ2 からなるサンプルホールド回路が接続され、このサンプルホールド回路が直流カット用容量Ｃ1 を介してインバータ９１に接続される。スイッチング用トランジスタＱ11のゲートにはサンプルホールドパルスが供給されるサンプルホールド配線９２が接続される。サンプルホールド用容量Ｃ2 の他端はランプ波（時間と共に上昇する電圧）が供給されるランプ配線９３に接続される。インバータ９１の入出力間にはイニシャライズスイッチ（ＭＯＳトランジスタ）Ｑ12が接続される。
一方、１セルを構成する４画素に対応して４つのワード線ＷＤ0 〜ＷＤ3 が設けられ、このワード線ＷＤ0 〜ＷＤ3 に直交するように複数、本例では１０本のビット線ＢＩＴ〔ＢＩＴ0 〜ＢＩＴ9 〕が設けられる。また、４画素に対応するように４列のＤＲＡＭセル群９４〔９４０〜９４３〕が設けられる。各ＤＲＡＭセル９４は１つのＭＯＳトランジスタＱ2 〔Ｑ200 〜Ｑ209 ，Ｑ210 〜Ｑ219 ，Ｑ220 〜Ｑ229 ，Ｑ230 〜Ｑ239 〕と１つの容量Ｃ３〔Ｃ300 〜Ｃ309 ，Ｃ310 〜Ｃ319 ，Ｃ320 〜Ｃ329 ，Ｃ330 〜Ｃ339 〕で形成され、各列のＤＲＡＭセル群９４０〜９４３は１０個のＤＲＡＭセル９５で構成される。ＤＲＡＭセル群９４内の各ＭＯＳトランジスタＱ２のゲートは共通接続されて、夫々対応するワード線ＷＤ0 〜ＷＤ3 にスイッチＳＷ〔ＳＷ0 〜ＳＷ3 〕を介して接続される。各スイッチＳＷの可動接点ｃはＭＯＳトランジスタＱ2 のゲートに接続され、第１の固定接点ａはインバータ９１の出力線９７に接続され、第２の固定接点ｂは対応するワード線ＷＤ0 〜ＷＤ3 に接続される。
マイクロバンプ３６を通してマイクロパッド３５から入力されたアナログ信号は、容量Ｃ1 で直流分をカットされてインバータ９１に入る。インバータ９１はイニシャライズスイッチ（配線はＩＮＩＴ）とともに、コンパレータを形成している。前述のリセットレベルがマイクロバンプ３６を通りマイクロパッド３５から入力しているときに、イニシャライズしておいて、信号レベルが入力したときには、リセットレベルとの差分に基本的に比例する量だけインバータ９１の入力が下がり、出力はハイレベルになる。この後、ランプ配線９３にランプ波を入れると、コンパレータが反転するときのビット線ＢＩＴの電圧値がＤＲＡＭセル９５にラッチされることで、ＣＤＳ、Ａ／Ｄ変換された信号がメモリされる。スイッチＳＷ0 〜ＳＷ3 は、セルに含まれる４画素分の信号をデマルチプレクスするためと、ＤＲＡＭセルの読出し時にワード線ＷＤ0 〜ＷＤ3 につなぐために存在する。ここでは、Ａ／Ｄ変換が１０ビットの例を示しており、ビット線ＢＩＴ〔ＢＩＴ0 〜ＢＩＴ9 〕には、１０ビットのグレイコード値が入る。原理的にコンパレータとラッチからなるＡ／Ｄ変換回路は古くから知られているものであり、これ以上の詳細な説明は省略する。
この動作が全セル同時に行われると、セルの４画素の信号を信号処理チップ３３に順に送り、Ａ／Ｄ変換することで、１フレーム分のデジタルデータが信号処理チップ３３側にメモリされる。１フレームのデータを出すのに、４回の読み出しで済むので、フレームレートを高速化できる。また、１セルの４画素に短時間の時間差が発生するが、画面に大域的な時間差は生じないという意味で、面内の同時性がある。信号処理チップ３３は、この１フレーム分のデジタルデータを使って、カメラ信号処理を行う。
信号処理チップ３３の回路配置の概略を図１０に示す。信号処理チップ３３側のセル１１０は、ＭＯＳイメージセンサチップ３２側のセル５４に対応するマイクロパッド３５を有する。その周りに、ＭＯＳイメージセンサチップ３２側に駆動信号や電源を供給するためのマイクロパッド３８が並ぶ画素駆動部１１１が設けられる。ここは、上層の配線を用いたマイクロパッド３８があればよいので、その下にトランジスタと下層の配線からなる回路を配置することができる。この例では、信号処理チップ３３側のセル１１０の選択回路１１３とセンスアンプ１１４が画素駆動部１１１に一部重なって存在する。この上下に各部の動作をコントロールする制御回路１１５と、フレームメモリのデータを参照して信号処理する信号処理回路１１６がある。この例では、回路面積の点から、信号処理は信号処理チップ３３側のセル１１０の外で順次データを読み込みながら行っている。画素が大きい等の理由で、信号処理回路１１６をセル１１０に埋め込むことが可能ならば、そのように構成することもできる。
ＭＯＳイメージセンサチップ３２は設定感度やレンズ仕様から決まる特定の画素サイズに対して、コストの安く、フォトダイオードを安定して作れる旧世代の緩い（例えば０．２５μｍ）プロセスで作り、信号処理チップ３３はシュリンク可能な微細（例えば０．０６μｍ）プロセスで作ることが好ましい。プロセスルールが大きく異なる場合、１セル当たりの回路規模が信号処理チップ３３側で大きい本例が有効である。
これに対して、ＭＯＳイメージセンサチップ３２と信号処理チップ３３のプロセス世代が近い場合は、イメージセンサチップ３２側でＡ／Ｄ変換することが有効である。このときの概念図を図１１に示す。図１１では、イメージセンサチップ３２側において、例えば２つのセルが夫々１セル中の４つのフォトダイオード（光電変換素子）ＰＤ1 〜ＰＤ4 ，ＰＤ5 〜ＰＤ8 を夫々順番に選択されるマルチプレクサ１２１、１２２に接続され、第１のマルチプレクサ１２１、１２２が夫々対応するＡ／Ｄ変換回路１２３、１２４に接続される。さらに両Ａ／Ｄ変換回路１２３、１２４が第２のマルチプレクサ１２５に接続される。信号処理チップ３３側では、第２のマルチプレクサ１２５の出力がマイクロバンプ１２６を通して接続されたデマルチプレクサ１２７と、これに接続されイメージセンサチップ３２側のフォトダイオードＰＤに対応するメモリ１３１〜１３８と、演算回路１２８を有して成る。
図１１においては、イメージセンサチップ３２側で各センサのフォトダイオードを夫々順番に第１のマルチクレクサ１２１、１２２で選択された後、Ａ／Ｄ変換回路１２３、１２４でＡ／Ｄ変換して、さらに第２のマルチプレクサ１２５で選択して、デジタルデータを信号処理チップ３３側に送っている。デジタルデータは、マイクロバンプ１２６を通って信号処理チップ３３側でデマルチプレクサ１２７を通じて分配され、画素に対応するメモリに送られる。
デマルチプレクサ１２７、メモリ１３１〜１３８は無くても、直接演算回路１２８に入力する構成でも良い。図１１のように綺麗に回路が分かれていなくても良い。例えば図９のコンパレータ出力に当たるところで、イメージセンサチップと信号処理チップのマイクロバンプでのインターフェイスをとっても良い。Ａ／Ｄ変換回路１２３、１２４は、その他の方式でも構わない。例えば米国特許５８０１６５７号のような方法でも良い。メモリ１３１〜１３８はＤＲＡＭである必要はない。従来例２と異なり、イメージセンサチップ３２側でマイクロバンプ１２６を通過する信号がデジタル値となるところまで構成することによって（必ずしもＡ／Ｄ変換まで完了する必要はない）、高速でインターフェイスを取りながら、画像の劣化を抑えることができる。高速でインターフェイスを取れるので、図１１のようにイメージセンサチップ３２側でもう一段のマルチプレクスを入れ、１個のマイクロパッド当たりの画素数を増やすこと、マイクロパッドを大きくしたり、マイクロパッドの密度を減らす、という効果を得ることができる。
本実施の形態は上例に限らず、種々の例を採り得る。
例えば、ＭＯＳイメージセンサチップ３２としては、図３の構成でなく、図４に示すように、構成することもできる。すなわち、画素の制御回路１４１をイメージセンサチップ３２側に有するようにして、図３の画素駆動部５５のマイクロパッド３７を減らすことを優先しても良い。
Ａ／Ｄ変換も、フォトダイオードが、ある電位に到達するのを数えるような方法（Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ＩＳＳＣＣ，ｐｐ．２３０−２３１，Ｆｅｂ．１９９４）タイプなど、目的に応じて種々のものを使うことができる。
図５では、増幅トランジスタ６４のソースを直接、出力線（あるいは出力線）７２に接続したが、増幅トランジスタ６４のソースを例えば常時オン状態のトランジスタ、あるいはその他の手段を介して間接的に出力線（あるいは出力端子）７２に接続することも可能である。同様に、注入トランジスタ７０のドレインを直接、出力線７２（あるいは出力端子）に接続したが、注入トランジスタ７０のソースを例えば常時オン状態のトランジスタ、あるいはその他の手段を介して間接的に出力線（あるいは出力端子）７２に接続することも可能である。同様に、増幅トランジスタ６４のドレインと活性化トランジスタ６８のソース間、活性化トランジスタ６８と電源配線６５間、を夫々直接に接続したが、例えば常時オン状態のトランジスタ、あるいはその他の手段を介して間接的に接続することも可能である。
図１２では、増幅トランジスタ６４のソースを直接、出力線７２に接続したが、増幅トランジスタ６４のソースを例えば常時オン状態のトランジスタ、あるいはその他の手段を介して間接的に出力線（あるいは出力端子）７２に接続することも可能である。同様に、負荷トランジスタ１５２のドレインと出力線（あるいは出力端子）７２間、増幅トランジスタ６４と電源配線６５間、を夫々直接に接続したが、例えば常時オン状態のトランジスタ、あるいはその他の手段を介して間接的に接続することも可能である。
図５、図１２では、転送トランジスタ６１のドレインを増幅トランジスタ６４のゲートに直接接続したが、その他、転送トランジスタ６１のドレインを例えば常時オン状態のトランジスタ、あるいはその他の手段を介して間接的に増幅トランジスタ６４のゲートに接続することも可能である。
上述した本実施の形態によれば、ＭＯＳイメージセンサチップ３２及び信号処理チップ３３間をマイクロバンプ３６、３９を介して接続されるので、高速のインターフェイスを可能にする。また、画面内の同時性も実現できる。裏面入射型のＭＯＳイメージセンサチップを用いることにより、その光入射面と反対側の配線層（あるいは支持基板を有したときには支持基板の表面）上に多数のマイクロパッド３６、３９を形成することがきる。
ＭＯＳイメージセンサチップを裏面入射型にして、イメージセンサチップと信号処理チップ間を配線側どうしでマイクロバンプ３６、３９を介して接続するので、従来例２のような貫通穴形成プロセスを不要とし、工程を削減することができる。これにより、製造プロセスを容易にし、歩留りを向上することができる。また、回路や貫通穴用スペースで感光領域を減らさずに済むので、感度を向上することができ、斜め光に対する非対称性を防ぐことができる。
図５に示すセル構成によれば、セル内に活性化トランジスタ６８と注入トランジスタ７０を配置し、活性化トランジスタ６８と注入トランジスタ７０を同時にオンしないように動作させることにより、全画素または多数の画素を同時に駆動して同時に読み出しても、大電流が流れず、固体撮像装置としての信頼性を向上することができる。
本発明においては、前述した図５で示したセル５４を備えたＭＯＳ型固体撮像装置を独立して構成することができる。この場合、裏面入射型、表面入射型の何れにも適用することができる。また、信号処理チップに対する接続方法としても、マイクロバンプによる接続、あるいは他の適当な接続手段による接続の何れも適用可能である。
このようなＭＯＳ型固体撮像装置によれば、全画素または多数の画素を同時に駆動し、同時に読み出すことができる。さらに、セル中に活性化トランジスタと注入トランジスタを有し、両トランジスタを同時にオンしないようにして定電流を流さないようにしているので、例えば１００万個オーダのセルを有して全画素または多数の画素を同時に駆動し、同時に読み出す際に、大電流が流れることはなく、ＭＯＳ型固体撮像装置の信頼性を向上することができる。
また、リセット機構に供給するリセットパルスを、注入トランジスタに供給する第１の注入パルスと重なりをもたせ、第１の注入パルスの立ち下がり以前に立ち下げることにより、リセットパルス直後の出力線電位をグランド電位にし、出力線電位のばらつきを抑えることができる。
また、セルに転送トランジスタを備え、転送トランジスタに供給する転送パルスを、注入トランジスタに供給する第２の注入パルスが立ち上がる前に立ち下げることにより、低電圧化することができる。すなわち、転送パルスが第２の注入パルスと重なるよりも、画素内の容量結合の効果で転送時のフローティングディフュージョン（ＦＤ）電位が高いので、低電圧化できる。
ＭＯＳ型固体撮像装置のセル出力をマルチプレクスしたアナログ信号とし、信号処理チップでこのアナログ信号をデジタル化した後、デマルチプレクスしてメモリに格納する構成とすることにより、ＭＯＳ型固体撮像装置側にはアナログ信号後の処理回路を不要とするので、ＭＯＳ型固体撮像装置での製造の歩留りを向上することができる。
通常、画素の特性を揃えることの難しいＭＯＳ型固体撮像装置の方が、信号処理チップよりも歩留りが悪い。本発明は、ＭＯＳ型固体撮像装置側に制御回路を有しない構成、すなわち、画素以外の回路をできるだけ形成しない構成とすることにより、無駄を減らし、ＭＯＳ型固体撮像装置と信号処理チップを合わせた系のコスト低減を図ることができる。
ＭＯＳ型固体撮像装置の画素領域部の周辺に対応した領域に電源やグランドや画素制御用の信号のため、等のいわゆる画素駆動用のマイクロパッドを形成し、このマイクロパッドを信号処理チップ側のマイクロパッドにマイクロバンプを介して接続することができる。これにより、接続間でのインダクタンスや容量成分が低減し、信号の乱れ、遅延が回避される。
外部とのインターフェイスを、信号処理チップの通常パッドのみを通して取るようにすることにより、すなわち外部とのインターフェイスをＭＯＳ型固体撮像装置側からは取らないようにすることにより、ＭＯＳ型固体撮像装置側において、光学的に無駄な面積を省略でき、回路系による画素占有面積割合の減少を回避することができる。
ＭＯＳ型固体撮像装置側にテスト用の通常パッドを有することにより、信号処理チップとの貼り合せ前に、ＭＯＳ型固体撮像装置の特性検査を行うことができる。
上述の図５のセルを有するＭＯＳ型固体撮像装置は、裏面入射型、表面入射型のいずれの固体撮像装置に適用できる。また、マイクロバンプの有無にかかわらず適用できる。
Ａ 本発明に係る半導体モジュールの実施の形態を示す側面図である。 Ｂ 本発明に係る半導体モジュールの実施の形態を示す平面図である。 裏面入射型のＭＯＳ型固体撮像装置の概略図である。 本発明に係るＭＯＳイメージセンサチップの一実施の形態の概略図である。 本発明に係るＭＯＳイメージセンサチップの他の実施の形態の概略図である。 本発明に係るＭＯＳイメージセンサチップの１セルの構成の一例を示す回路図である。 図５のセル構成の駆動タイミングチャートである。 本発明に係るマイクロパッドの配置例を示す概念図である。 本発明に係るＭＯＳイメージセンサチップと信号処理チップの接続の一例を示す概念図である。 本発明に係る信号処理チップ側における、相関二重サンプリング（ＣＤＳ）・アナログ／デジタル（Ａ／Ｄ）回路の一例を示す回路図である。 本発明に係る信号処理チップ側の一例を示す概略図である。 本発明に係るＭＯＳイメージセンサチップと信号処理チップの接続の他の例を示す概念図である。 本発明に係るＭＯＳイメージセンサチップの１セルの構成の他の例を示す回路図である。 従来のＭＯＳイメージセンサの例を示す概略図である。 図１３のＭＯＳイメージセンサにおける画素回路の例を示す回路図である。
３１・・半導体モジュール、３２・・ＭＯＳイメージセンサチップ、３３・・信号処理チップ、３４、３５、３７、３８・・マイクロパッド、３６、３９・・マイクロバンプ、４１・・半導体基板、４２・・層間絶縁膜、４３・・配線、４４・・配線層、ＰＤ，ＰＤ1 〜ＰＤ8 ・・フォトダイオード、４５・・パシベーション膜、４６・・カラーフィルタ、４７・・オンチップマイクロレンズ、Ｔｒ・・ＣＭＯＳトランジスタ、Ｌ・・光、５１・・通常パッド、５３・・画素部、５４・・画素セル、５５・・画素駆動部、５６・・テスト用パッド部、５７・・通常パッド、６１〔６１１〜６１４〕・・転送トランジスタ、６２〔６２１〜６２４〕・・転送配線、６３・・リセットトランジスタ、６４・・増幅トランジスタ、６５・・電源配線、６７・・リセット配線、６８・・活性化トランジスタ、６９・・活性化配線、７０・・注入トランジスタ、７３・・注入配線、７２・・出力線、ＦＤ・・フローティングディフュージョン、Ｐｎ1 ・・注入パルス１、Ｐｎ2 ・・注入パルス２、Ｐｒ・・リセットパルス、Ｐｋ1 ，Ｐｋ2 ・・活性化パルス、Ｐｔ1 ・・転送パルス１、８１、１２１、１２５・・マルチプレクサ、８２・・ＣＤＳ・Ａ／Ｄ回路、８３、１２７・・デマルチプレクサ、８４〔８４１〜８４４〕、１３１〜１３８・・メモリ、８５、１２８・・演算回路、１２３・Ａ／Ｄ、１２６・・マイクロバンプ、１４１・・制御回路、１５２・・負荷トランジスタ、１５３・・負荷配線

Claims (10)

  1. 単位画素セルまたは複数画素をまとめたセル毎に、配線層側にマイクロパッドを形成した裏面入射型のＭＯＳ型固体撮像装置と、
    前記ＭＯＳ型固体撮像装置のマイクロパッドに対応する位置の配線層側にマイクロパッドを形成した信号処理チップとが、
    マイクロバンプによって接続されて成る半導体モジュールであり、
    前記ＭＯＳ型固体撮像装置のセルが、
    光電変換素子と、
    前記光電変換素子からの信号電荷をゲートに受ける増幅トランジスタと、
    前記増幅トランジスタのソースに直接または間接に接続され、前記マイクロパッドに接続された出力線と、
    ドレインが直接または間接に前記出力線に接続された負荷トランジスタと、
    前記負荷トランジスタのソースに接続され、第１の電圧を供給する配線と、
    前記増幅トランジスタのゲート電位をリセットするリセット機構と、
    前記増幅トランジスタのドレインに直接または間接に接続され、第２の電圧を供給する配線を含んで成る
    ことを特徴とする半導体モジュール。
  2. 単位画素セルまたは複数画素をまとめたセル毎に、配線層側にマイクロパッドを形成した裏面入射型のＭＯＳ型固体撮像装置と、
    前記ＭＯＳ型固体撮像装置のマイクロパッドに対応する位置の配線層側にマイクロパッドを形成した信号処理チップとが、
    マイクロバンプによって接続されて成る半導体モジュールであり、
    前記ＭＯＳ型固体撮像装置のセルが、
    光電変換素子と、
    前記光電変換素子の信号電荷をゲートに受ける増幅トランジスタと、
    前記増幅トランジスタのソースに直接または間接に接続され、前記マイクロパッドに接続された出力線と、
    ドレインが直接または間接に出力線に接続された注入トランジスタと、
    前記注入トランジスタのソースに接続された第１の電圧を供給する配線と、
    前記増幅トランジスタのゲート電位をリセットするリセット機構と、
    前記増幅トランジスタのドレインに直接または間接にソースが接続された活性化トランジスタと、
    前記活性化トランジスタのドレインに直接又は間接に接続された第２の電圧を供給する配線を含んで成る
    ことを特徴とする半導体モジュール。
  3. 前記リセット機構に供給するリセットパルスを、前記注入トランジスタに供給する第１の注入パルスと重なりをもたせ、前記第１の注入パルスの終了以前に終了するようにして成る
    ことを特徴とする請求項２記載の半導体モジュール。
  4. 前記セルはさらに、ソースが前記光電変換素子に接続され、ドレインが直接または間接に増幅トランジスタのゲートに接続された転送トランジスタを備え、
    前記転送トランジスタに供給する転送パルスを、前記注入トランジスタに供給する第２の注入パルスが開始する前に終了するようにして成る
    ことを特徴とする請求項３記載の半導体モジュール。
  5. 前記ＭＯＳ型固体撮像装置のセル出力がデジタル信号であり、
    前記信号処理チップにおいて、前記デジタル信号をデマルチプレクスしてメモリに格納するようにして成る
    ことを特徴とする請求項２記載の半導体モジュール。
  6. 前記セル出力は、画素の信号をアナログ／デジタル変換後にさらにマルチプレクスした出力である
    ことを特徴とする請求項５記載の半導体モジュール。
  7. 単位画素セルまたは複数画素をまとめたセル毎に、配線層側にマイクロパッドを形成した裏面入射型のＭＯＳ固体撮像装置であり、
    前記単位画素セルまたは複数画素をまとめたセルが、
    光電変換素子と、
    前記光電変換素子の信号電荷をゲートに受ける増幅トランジスタと、
    前記増幅トランジスタのソースに直接または間接に接続され、前記マイクロパッドに接続された出力線と、
    ドレインが直接または間接に出力線に接続された注入トランジスタと、
    前記注入トランジスタのソースに接続された第１の電圧を供給する配線と、
    前記増幅トランジスタのゲート電位をリセットするリセット機構と、
    前記増幅トランジスタのドレインに直接または間接にソースが接続された活性化トランジスタと、
    前記活性化トランジスタのドレインに直接又は間接に接続された第２の電圧を供給する配線を含んで成る
    ことを特徴とするＭＯＳ型固体撮像装置。
  8. 前記リセット機構に供給するリセットパルスを、前記注入トランジスタに供給する第１の注入パルスと重なりをもたせ、前記第１の注入パルスの終了以前に終了するようにして成る
    ことを特徴とする請求項７記載のＭＯＳ型固体撮像装置。
  9. 前記セルはさらに、ソースが前記光電変換素子に接続され、ドレインが直接または間接に増幅トランジスタのゲートに接続された転送トランジスタを備え、
    前記転送トランジスタに供給する転送パルスを、前記注入トランジスタに供給する第２の注入パルスが開始する前に終了するようにして成る
    ことを特徴とする請求項８記載のＭＯＳ型固体撮像装置。
  10. 単位画素セルまたは複数画素をまとめたセル毎に、配線層側にマイクロパッドを形成した裏面入射型のＭＯＳ固体撮像装置であり、
    前記単位画素セルまたは複数画素をまとめたセルが、
    光電変換素子と、
    前記光電変換素子からの信号電荷をゲートに受ける増幅トランジスタと、
    前記増幅トランジスタのソースに直接または間接に接続され、前記マイクロパッドに接続された出力線と、
    ドレインが直接または間接に前記出力線に接続された負荷トランジスタと、
    前記負荷トランジスタのソースに接続され、第１の電圧を供給する配線と、
    前記増幅トランジスタのゲート電位をリセットするリセット機構と、
    前記増幅トランジスタのドレインに直接または間接に接続され、第２の電圧を供給する配線を含んで成る
    ことを特徴とするるＭＯＳ型固体撮像装置。
JP2004224208A 2004-07-30 2004-07-30 半導体モジュール及びｍｏｓ型固体撮像装置 Expired - Lifetime JP4349232B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2004224208A JP4349232B2 (ja) 2004-07-30 2004-07-30 半導体モジュール及びｍｏｓ型固体撮像装置
TW094120685A TWI278105B (en) 2004-07-30 2005-06-21 Semiconductor module, MOS type solid-state image pickup device, camera and manufacturing method of camera
US11/179,991 US8508639B2 (en) 2004-07-30 2005-07-12 Semiconductor module, MOS type solid-state image pickup device, camera and manufacturing method of camera
CN200810088761.1A CN101281919B (zh) 2004-07-30 2005-07-28 金属氧化物半导体型固态图像拾取器件
CNB2005100879791A CN100502024C (zh) 2004-07-30 2005-07-28 半导体模块、摄像机及摄像机的制造方法
KR1020050069276A KR101096370B1 (ko) 2004-07-30 2005-07-29 반도체 모듈, ｍｏｓ형 고체 촬상 장치, 카메라 및카메라의 제조 방법
US13/947,862 US8648951B2 (en) 2004-07-30 2013-07-22 Semiconductor module, MOS type solid-state image pickup device, camera and manufacturing method of camera
US14/109,446 US8988575B2 (en) 2004-07-30 2013-12-17 Semiconductor module, MOS type solid-state image pickup device, camera and manufacturing method of camera
US14/615,253 US20150155325A1 (en) 2004-07-30 2015-02-05 Semiconductor module, mos type solid-state image pickup device, camera and manufacturing method of camera
US15/858,803 US10586822B2 (en) 2004-07-30 2017-12-29 Semiconductor module, MOS type solid-state image pickup device, camera and manufacturing method of camera

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004224208A JP4349232B2 (ja) 2004-07-30 2004-07-30 半導体モジュール及びｍｏｓ型固体撮像装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2009112998A Division JP5104812B2 (ja) 2009-05-07 2009-05-07 半導体モジュール
JP2009112999A Division JP5083272B2 (ja) 2009-05-07 2009-05-07 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2006049361A JP2006049361A (ja) 2006-02-16
JP4349232B2 true JP4349232B2 (ja) 2009-10-21

Family

ID=35731686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004224208A Expired - Lifetime JP4349232B2 (ja) 2004-07-30 2004-07-30 半導体モジュール及びｍｏｓ型固体撮像装置

Country Status (5)

Country Link
US (5) US8508639B2 (ja)
JP (1) JP4349232B2 (ja)
KR (1) KR101096370B1 (ja)
CN (2) CN101281919B (ja)
TW (1) TWI278105B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054005B2 (en) 2012-10-24 2015-06-09 Olympus Corporation Semiconductor device, imaging device, method of inspecting semiconductor substrate, and method of fabricating semiconductor device
US9153490B2 (en) 2011-07-19 2015-10-06 Sony Corporation Solid-state imaging device, manufacturing method of solid-state imaging device, manufacturing method of semiconductor device, semiconductor device, and electronic device

Families Citing this family (219)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006025232A1 (ja) * 2004-09-02 2006-03-09 Sony Corporation 撮像装置及び撮像結果の出力方法
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
TW201101476A (en) 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
CN101204085B (zh) * 2005-06-03 2010-05-19 柯尼卡美能达控股株式会社 摄像装置
JP2007228460A (ja) * 2006-02-27 2007-09-06 Mitsumasa Koyanagi 集積センサを搭載した積層型半導体装置
US7648851B2 (en) * 2006-03-06 2010-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside illuminated image sensor
JP2007258199A (ja) * 2006-03-20 2007-10-04 Nec Electronics Corp 撮像素子
JP4950542B2 (ja) * 2006-04-07 2012-06-13 岩手東芝エレクトロニクス株式会社 固体撮像装置およびその製造方法
JP2008002837A (ja) * 2006-06-20 2008-01-10 Denso Corp 半導体容量式センサの製造方法
US8049256B2 (en) * 2006-10-05 2011-11-01 Omnivision Technologies, Inc. Active pixel sensor having a sensor wafer connected to a support circuit wafer
JP4305507B2 (ja) * 2006-12-18 2009-07-29 ソニー株式会社 撮像装置およびカメラ
JP2008235478A (ja) * 2007-03-19 2008-10-02 Nikon Corp 撮像素子
US20080237761A1 (en) * 2007-04-02 2008-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for enhancing light sensitivity for backside illumination image sensor
JP5104036B2 (ja) 2007-05-24 2012-12-19 ソニー株式会社 固体撮像素子とその製造方法及び撮像装置
JP2009049146A (ja) 2007-08-17 2009-03-05 Univ Kinki 配線構造及び該配線構造を有する集積回路並びに該配線構造を有する固体撮像素子、さらには該固体撮像素子を有する撮影装置
JP5187550B2 (ja) * 2007-08-21 2013-04-24 ソニー株式会社 撮像装置
US8101978B2 (en) * 2008-02-08 2012-01-24 Omnivision Technologies, Inc. Circuit and photo sensor overlap for backside illumination image sensor
JP5198150B2 (ja) * 2008-05-29 2013-05-15 株式会社東芝 固体撮像装置
JP5820979B2 (ja) 2008-12-26 2015-11-24 パナソニックＩｐマネジメント株式会社 固体撮像デバイス
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP5773379B2 (ja) * 2009-03-19 2015-09-02 ソニー株式会社 半導体装置とその製造方法、及び電子機器
ATE543215T1 (de) 2009-03-24 2012-02-15 Sony Corp Festkörper-abbildungsvorrichtung, ansteuerverfahren für festkörper- abbildungsvorrichtung und elektronische vorrichtung
JP4941490B2 (ja) * 2009-03-24 2012-05-30 ソニー株式会社 固体撮像装置、及び電子機器
JP2010283787A (ja) * 2009-06-08 2010-12-16 Panasonic Corp 撮像装置
JP5521721B2 (ja) 2009-08-28 2014-06-18 ソニー株式会社 撮像素子およびカメラシステム
JP5356962B2 (ja) * 2009-09-21 2013-12-04 東京エレクトロン株式会社 載置機構、ダイシングフレーム付きウエハの搬送方法及びこの搬送方法に用いられるウエハ搬送用プログラム
JP5442394B2 (ja) 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5489681B2 (ja) * 2009-12-02 2014-05-14 キヤノン株式会社 固体撮像装置
JP5558801B2 (ja) * 2009-12-18 2014-07-23 キヤノン株式会社 固体撮像装置
TWI420662B (zh) 2009-12-25 2013-12-21 Sony Corp 半導體元件及其製造方法，及電子裝置
JP5489705B2 (ja) * 2009-12-26 2014-05-14 キヤノン株式会社 固体撮像装置および撮像システム
JP2011204797A (ja) 2010-03-24 2011-10-13 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP5853351B2 (ja) 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP5728826B2 (ja) * 2010-04-30 2015-06-03 ソニー株式会社 カラムａ／ｄ変換器、カラムａ／ｄ変換方法、固体撮像素子およびカメラシステム
JP2011243612A (ja) * 2010-05-14 2011-12-01 Sony Corp 半導体装置及びその製造方法並びに電子機器
JP2013531891A (ja) * 2010-06-17 2013-08-08 モサイド・テクノロジーズ・インコーポレーテッド シリコン貫通孔を有する半導体デバイス
JP5709418B2 (ja) 2010-06-30 2015-04-30 キヤノン株式会社 固体撮像装置
JP5693060B2 (ja) * 2010-06-30 2015-04-01 キヤノン株式会社 固体撮像装置、及び撮像システム
US8526752B2 (en) 2010-08-23 2013-09-03 Aptina Imaging Corporation Imaging systems with fixed output sizes and frame rates
JP5577965B2 (ja) 2010-09-02 2014-08-27 ソニー株式会社 半導体装置、および、その製造方法、電子機器
JP5810493B2 (ja) * 2010-09-03 2015-11-11 ソニー株式会社 半導体集積回路、電子機器、固体撮像装置、撮像装置
JP5500007B2 (ja) * 2010-09-03 2014-05-21 ソニー株式会社 固体撮像素子およびカメラシステム
JP2012064709A (ja) * 2010-09-15 2012-03-29 Sony Corp 固体撮像装置及び電子機器
JP5570377B2 (ja) 2010-09-30 2014-08-13 キヤノン株式会社 固体撮像装置
JP5716347B2 (ja) 2010-10-21 2015-05-13 ソニー株式会社 固体撮像装置及び電子機器
JP5633323B2 (ja) 2010-11-11 2014-12-03 ソニー株式会社 固体撮像装置及び電子機器
CN103222257B (zh) * 2010-11-18 2017-04-05 Lg伊诺特有限公司 摄像装置模块和用于制造该摄像装置模块的方法
FR2970598B1 (fr) * 2011-01-17 2013-08-16 Commissariat Energie Atomique Dispositif imageur a grande gamme dynamique
JP5696513B2 (ja) 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2012178496A (ja) 2011-02-28 2012-09-13 Sony Corp 固体撮像装置、電子機器、半導体装置、固体撮像装置の製造方法
JP5903772B2 (ja) * 2011-04-11 2016-04-13 ソニー株式会社 固体撮像素子およびカメラシステム
JP4985862B2 (ja) * 2011-04-28 2012-07-25 ソニー株式会社 固体撮像装置の駆動方法
CN103648363B (zh) 2011-05-12 2017-03-29 德普伊辛迪斯制品公司 用于内窥镜的改进的图像传感器
US8113412B1 (en) * 2011-05-13 2012-02-14 Taiwan Semiconductor Manufacturing Company, Ltd Methods for detecting defect connections between metal bumps
JP5802432B2 (ja) * 2011-05-18 2015-10-28 オリンパス株式会社 固体撮像装置、撮像装置および信号読み出し方法
US9257468B2 (en) 2012-11-21 2016-02-09 Olympus Corporation Solid-state imaging device, imaging device, and signal reading medium that accumulates an amplified signal without digitization
JP5820620B2 (ja) * 2011-05-25 2015-11-24 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JP5841356B2 (ja) * 2011-06-08 2016-01-13 オリンパス株式会社 固体撮像装置、固体撮像装置の制御方法、および撮像装置
JP2012248953A (ja) * 2011-05-25 2012-12-13 Olympus Corp 固体撮像装置、撮像装置、および信号読み出し方法
JP5820627B2 (ja) * 2011-06-09 2015-11-24 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
CN109618084B (zh) 2011-06-10 2021-03-05 菲力尔系统公司 红外成像系统和方法
US9143703B2 (en) * 2011-06-10 2015-09-22 Flir Systems, Inc. Infrared camera calibration techniques
JP5835963B2 (ja) * 2011-06-24 2015-12-24 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JP5881324B2 (ja) * 2011-07-01 2016-03-09 オリンパス株式会社 固体撮像装置、固体撮像装置の制御方法、および撮像装置
JP5791982B2 (ja) 2011-07-06 2015-10-07 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JP5839872B2 (ja) * 2011-07-19 2016-01-06 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JP6091550B2 (ja) * 2011-08-02 2017-03-08 キヤノン株式会社 撮像素子及び撮像装置
JP5791571B2 (ja) 2011-08-02 2015-10-07 キヤノン株式会社 撮像素子及び撮像装置
US8890047B2 (en) 2011-09-21 2014-11-18 Aptina Imaging Corporation Stacked-chip imaging systems
JP5953028B2 (ja) 2011-11-02 2016-07-13 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JP5963421B2 (ja) * 2011-11-17 2016-08-03 オリンパス株式会社 固体撮像装置および撮像装置
US9055241B2 (en) 2011-12-01 2015-06-09 Olympus Corporation Solid-state image pickup device, image pickup device, and signal reading method including an averaging circuit for averaging accumulated signals
JP6053321B2 (ja) * 2012-05-16 2016-12-27 オリンパス株式会社 固体撮像装置
JP5893372B2 (ja) * 2011-12-07 2016-03-23 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
US9349761B2 (en) 2011-12-07 2016-05-24 Olympus Corporation Solid-state image pickup device and color signal reading method including a plurality of electrically-coupled substrates
JP5953087B2 (ja) * 2012-01-17 2016-07-13 オリンパス株式会社 固体撮像装置、撮像装置および固体撮像装置の製造方法
CN103208501B (zh) 2012-01-17 2017-07-28 奥林巴斯株式会社 固体摄像装置及其制造方法、摄像装置、基板、半导体装置
JP6016378B2 (ja) 2012-02-29 2016-10-26 キヤノン株式会社 光電変換装置、および光電変換装置を用いた撮像システム
JP5965674B2 (ja) * 2012-03-05 2016-08-10 オリンパス株式会社 固体撮像装置および撮像装置
JP5973758B2 (ja) 2012-03-22 2016-08-23 オリンパス株式会社 固体撮像装置
CN110149485B (zh) * 2012-03-30 2022-04-19 株式会社尼康 拍摄单元及拍摄装置
CN109509761A (zh) 2012-03-30 2019-03-22 株式会社尼康 拍摄元件及焦点检测装置
JP6402624B2 (ja) * 2012-03-30 2018-10-10 株式会社ニコン 撮像素子および撮像装置
JP6016434B2 (ja) * 2012-04-23 2016-10-26 キヤノン株式会社 固体撮像装置、その製造方法、及びカメラ
JP2013232473A (ja) * 2012-04-27 2013-11-14 Nikon Corp 撮像素子およびチップ積層構造
JP6136103B2 (ja) * 2012-04-27 2017-05-31 株式会社ニコン 撮像装置、撮像素子および読出方法。
EP2846538B1 (en) * 2012-05-02 2021-06-23 Nikon Corporation Imaging device
JP2013243456A (ja) 2012-05-18 2013-12-05 Olympus Corp 固体撮像装置、固体撮像装置の制御方法、および撮像装置
JP5421475B2 (ja) 2012-07-04 2014-02-19 誠 雫石 撮像素子、半導体集積回路及び撮像装置
CN104486987A (zh) 2012-07-26 2015-04-01 橄榄医疗公司 具有最小面积单片式cmos图像传感器的相机系统
JP6071315B2 (ja) 2012-08-08 2017-02-01 オリンパス株式会社 固体撮像装置および撮像装置
WO2014064837A1 (ja) * 2012-10-26 2014-05-01 オリンパス株式会社 固体撮像装置、撮像装置および信号読み出し方法
JP6099373B2 (ja) * 2012-11-29 2017-03-22 オリンパス株式会社 固体撮像装置および電子カメラ
US9153616B2 (en) 2012-12-26 2015-10-06 Olympus Corporation Solid-state imaging device and imaging device with circuit elements distributed on multiple substrates, method of controlling solid-state imaging device, and imaging device with circuit elements distributed on multiple substrates
JP5984018B2 (ja) * 2013-02-21 2016-09-06 ソニー株式会社 固体撮像素子、および撮像装置
JP6307791B2 (ja) * 2013-02-27 2018-04-11 株式会社ニコン 半導体装置
WO2014133076A1 (ja) 2013-02-27 2014-09-04 株式会社ニコン 撮像素子および電子機器
JP2013118409A (ja) * 2013-03-06 2013-06-13 Nikon Corp 固体撮像素子
JP5708686B2 (ja) * 2013-03-06 2015-04-30 株式会社ニコン 固体撮像素子
KR20140111758A (ko) 2013-03-12 2014-09-22 삼성전자주식회사 이미지 처리 장치 및 이를 포함하는 컴퓨팅 시스템
CN105165005B (zh) 2013-03-14 2020-03-27 株式会社尼康 摄像单元、摄像装置及摄像控制程序
JP6056572B2 (ja) * 2013-03-14 2017-01-11 株式会社ニコン 撮像装置
WO2014145246A1 (en) 2013-03-15 2014-09-18 Olive Medical Corporation Image sensor synchronization without input clock and data transmission clock
JP2014179911A (ja) * 2013-03-15 2014-09-25 Nikon Corp 撮像装置
JP6419774B2 (ja) 2013-03-15 2018-11-07 デピュイ・シンセス・プロダクツ・インコーポレイテッド 内視鏡適用における画像センサｉ／ｏ及びコンダクタ数の最少化
JP2014179892A (ja) * 2013-03-15 2014-09-25 Nikon Corp 撮像装置
JP6230260B2 (ja) * 2013-04-24 2017-11-15 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法
US11290652B2 (en) 2013-05-31 2022-03-29 Nikon Corporation Electronic apparatus and control program
JP6234074B2 (ja) 2013-06-07 2017-11-22 オリンパス株式会社 半導体装置、固体撮像装置、および撮像装置
JP6372488B2 (ja) * 2013-07-04 2018-08-15 株式会社ニコン 電子機器
TWI659652B (zh) 2013-08-05 2019-05-11 新力股份有限公司 攝像裝置、電子機器
JP6561428B2 (ja) * 2013-08-05 2019-08-21 株式会社ニコン 電子機器、制御方法、及び制御プログラム
US10321083B2 (en) 2013-08-12 2019-06-11 Nikon Corporation Electronic apparatus, method for controlling electronic apparatus, and control program
JP6116437B2 (ja) 2013-08-13 2017-04-19 オリンパス株式会社 固体撮像装置およびその製造方法、ならびに撮像装置
JP6257235B2 (ja) * 2013-09-17 2018-01-10 キヤノン株式会社 撮像素子及び撮像装置
JP6349659B2 (ja) * 2013-09-17 2018-07-04 株式会社ニコン 電子機器、電子機器の制御方法、及び制御プログラム
CN111479067A (zh) * 2013-09-26 2020-07-31 株式会社尼康 摄像元件以及摄像装置
JP6368999B2 (ja) * 2013-09-26 2018-08-08 株式会社ニコン 撮像素子および撮像装置
JP6375607B2 (ja) 2013-09-30 2018-08-22 株式会社ニコン 電子機器、電子機器の制御方法、及び制御プログラム
EP3054664B1 (en) 2013-09-30 2022-06-29 Nikon Corporation Electronic device, method for controlling electronic device, and control program
US10958848B2 (en) 2013-10-01 2021-03-23 Nikon Corporation Electronic apparatus
JP6547266B2 (ja) * 2013-10-01 2019-07-24 株式会社ニコン 電子機器、電子機器の制御方法、及び制御プログラム電子機器
JP6294626B2 (ja) * 2013-10-08 2018-03-14 キヤノン株式会社 撮像素子、撮像装置、携帯電話機
FR3013546B1 (fr) * 2013-11-15 2017-05-19 Trixell Mise en commun de deux colonnes de pixels d'un detecteur d'images
CN111787246B (zh) 2013-11-26 2023-07-14 株式会社尼康 摄像元件及摄像装置
US9171697B2 (en) * 2014-01-13 2015-10-27 Futrfab, Inc Method and apparatus for an imaging system
JP6303545B2 (ja) * 2014-01-29 2018-04-04 株式会社リコー 計測装置、投影装置、計測方法、及びプログラム
KR102108322B1 (ko) * 2014-02-25 2020-05-28 삼성전자주식회사 이미지 센서에서의 데이터 이송 장치 및 데이터 이송 방법
CN111327846B (zh) 2014-07-14 2022-05-17 索尼公司 成像器件
JP6642440B2 (ja) 2014-09-30 2020-02-05 株式会社ニコン 電子機器
JP6520035B2 (ja) 2014-09-30 2019-05-29 株式会社ニコン 電子機器
JP2016072863A (ja) 2014-09-30 2016-05-09 株式会社ニコン 電子機器、再生装置、記録媒体、記録プログラム、再生プログラム、記録方法および再生方法
JP6218799B2 (ja) * 2015-01-05 2017-10-25 キヤノン株式会社 撮像素子及び撮像装置
JP6295983B2 (ja) 2015-03-05 2018-03-20 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
JP2016184843A (ja) * 2015-03-26 2016-10-20 ソニー株式会社 イメージセンサ、処理方法、及び、電子機器
JP6617428B2 (ja) 2015-03-30 2019-12-11 株式会社ニコン 電子機器
JP6065046B2 (ja) * 2015-04-20 2017-01-25 ソニー株式会社 半導体集積回路、電子機器、固体撮像装置、撮像装置
JP6628497B2 (ja) * 2015-05-19 2020-01-08 キヤノン株式会社 撮像装置、撮像システム、および画像処理方法
US10863131B2 (en) * 2015-05-20 2020-12-08 Samsung Electronics Co., Ltd. Image sensor including parallel output of pixel signals from a pixel unit and image processing system including the same
JP6608185B2 (ja) 2015-06-18 2019-11-20 キヤノン株式会社 積層型イメージセンサおよび撮像装置
JP6986831B2 (ja) 2015-07-17 2021-12-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US10742920B2 (en) 2015-09-30 2020-08-11 Nikon Corporation Image sensor, image-capturing apparatus, and electronic device
WO2017057292A1 (ja) 2015-09-30 2017-04-06 株式会社ニコン 撮像装置および画像処理装置
US10554916B2 (en) * 2015-09-30 2020-02-04 Nikon Corporation Image sensor, image-capturing apparatus and electronic device
JP6690651B2 (ja) 2015-09-30 2020-04-28 株式会社ニコン 撮像素子および撮像装置
CN113099137A (zh) 2015-09-30 2021-07-09 株式会社尼康 拍摄元件
JP6361633B2 (ja) * 2015-11-02 2018-07-25 株式会社ニコン 撮像素子
JP6603558B2 (ja) 2015-11-25 2019-11-06 キヤノン株式会社 撮像素子および撮像装置
EP3174286B1 (en) 2015-11-25 2021-01-06 Canon Kabushiki Kaisha Image sensor and image capturing apparatus
SG11201800816VA (en) * 2015-12-18 2018-02-27 Guangdong Oppo Mobile Telecommunications Corp Ltd Image sensor, control method, and electronic device
JP2017123381A (ja) * 2016-01-06 2017-07-13 ソニー株式会社 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
EP3422410A4 (en) 2016-02-22 2019-09-11 Sony Corporation IMAGING DEVICE AND METHOD FOR MANUFACTURING IMAGING DEVICE
WO2017150468A1 (ja) * 2016-02-29 2017-09-08 株式会社ニコン 撮像素子、撮像装置および容量装置
JPWO2017195613A1 (ja) * 2016-05-11 2019-03-14 ソニー株式会社 固体撮像素子、および電子機器
US10998373B2 (en) 2016-07-11 2021-05-04 Sony Semiconductor Solutions Corporation Imaging element and imaging device
JP6328190B2 (ja) * 2016-08-24 2018-05-23 キヤノン株式会社 固体撮像装置
US9961279B1 (en) 2016-12-20 2018-05-01 Omnivision Technologies, Inc. Blooming free high dynamic range image sensor read out architecture using in-frame multi-bit exposure control
US9955091B1 (en) * 2016-12-20 2018-04-24 Omnivision Technologies, Inc. High dynamic range image sensor read out architecture using in-frame multi-bit exposure control
WO2018142878A1 (ja) 2017-02-06 2018-08-09 パナソニックＩｐマネジメント株式会社 ３次元モーション取得装置、及び３次元モーション取得方法
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10419701B2 (en) 2017-06-26 2019-09-17 Facebook Technologies, Llc Digital pixel image sensor
US10917589B2 (en) 2017-06-26 2021-02-09 Facebook Technologies, Llc Digital pixel with extended dynamic range
JP6998693B2 (ja) * 2017-07-19 2022-01-18 株式会社ニコン 撮像素子及び撮像装置
JP6601465B2 (ja) * 2017-08-15 2019-11-06 株式会社ニコン 撮像装置
US10825854B2 (en) * 2017-08-16 2020-11-03 Facebook Technologies, Llc Stacked photo sensor assembly with pixel level interconnect
US10608101B2 (en) * 2017-08-16 2020-03-31 Facebook Technologies, Llc Detection circuit for photo sensor with stacked substrates
EP3445040B1 (en) * 2017-08-17 2020-04-22 Facebook Technologies, LLC Detecting high intensity light in photo sensor
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
JP7167928B2 (ja) 2017-09-29 2022-11-09 株式会社ニコン 動画圧縮装置、電子機器、および動画圧縮プログラム
JP6991816B2 (ja) 2017-09-29 2022-01-13 キヤノン株式会社 半導体装置および機器
JP7400471B2 (ja) 2017-09-29 2023-12-19 株式会社ニコン 動画圧縮装置および動画圧縮プログラム
US11258976B2 (en) * 2017-10-11 2022-02-22 Hamamatsu Photonics K.K. Differential amplifier, pixel circuit and solid-state imaging device
JP2019075515A (ja) 2017-10-19 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置、製造装置
US11393867B2 (en) 2017-12-06 2022-07-19 Facebook Technologies, Llc Multi-photodiode pixel cell
JP2018078305A (ja) * 2017-12-07 2018-05-17 ソニー株式会社 固体撮像装置及び電子機器
US10295482B1 (en) * 2017-12-22 2019-05-21 Visera Technologies Company Limited Spectrum-inspection device and method for forming the same
JP6610648B2 (ja) * 2017-12-26 2019-11-27 株式会社ニコン 撮像装置
BR112020010021A2 (pt) 2017-12-28 2020-11-03 Philip Morris Products S.A. inalador com túnel de vórtice
JP7527755B2 (ja) * 2018-02-09 2024-08-05 キヤノン株式会社 光電変換装置および撮像システム
JP7102159B2 (ja) 2018-02-09 2022-07-19 キヤノン株式会社 光電変換装置、撮像システム、および、移動体
US10969273B2 (en) 2018-03-19 2021-04-06 Facebook Technologies, Llc Analog-to-digital converter having programmable quantization resolution
US11004881B2 (en) 2018-04-03 2021-05-11 Facebook Technologies, Llc Global shutter image sensor
US11233085B2 (en) 2018-05-09 2022-01-25 Facebook Technologies, Llc Multi-photo pixel cell having vertical gate structure
JP6708698B2 (ja) * 2018-05-31 2020-06-10 キヤノン株式会社 光電変換装置、および光電変換装置を用いた撮像システム
JP6995699B2 (ja) * 2018-06-08 2022-01-17 株式会社ニコン 撮像素子
US10903260B2 (en) 2018-06-11 2021-01-26 Facebook Technologies, Llc Multi-photodiode pixel cell
US11089241B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Pixel cell with multiple photodiodes
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11089210B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Configurable image sensor
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
US10931884B2 (en) 2018-08-20 2021-02-23 Facebook Technologies, Llc Pixel sensor having adaptive exposure time
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
JP6879278B2 (ja) * 2018-09-27 2021-06-02 株式会社ニコン 電子機器及び制御プログラム
JP7402606B2 (ja) * 2018-10-31 2023-12-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
US11102430B2 (en) 2018-12-10 2021-08-24 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
CN109768129B (zh) * 2019-02-01 2023-10-03 南昌大学 一种面向Micro LED芯片的转移设备
KR102695388B1 (ko) * 2019-02-12 2024-08-19 삼성전자주식회사 디지털 픽셀을 포함하는 이미지 센서
JP7338983B2 (ja) * 2019-02-18 2023-09-05 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US10672101B1 (en) * 2019-03-04 2020-06-02 Omnivision Technologies, Inc. DRAM with simultaneous read and write for multiwafer image sensors
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
JP6957559B2 (ja) * 2019-06-24 2021-11-02 キヤノン株式会社 半導体装置および機器
JP6777204B2 (ja) * 2019-08-15 2020-10-28 株式会社ニコン 撮像素子
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
JP7458746B2 (ja) * 2019-11-01 2024-04-01 キヤノン株式会社 光電変換装置、撮像システム及び移動体
KR20210054628A (ko) * 2019-11-05 2021-05-14 삼성전자주식회사 이미지 센서
JP2020074596A (ja) * 2020-01-23 2020-05-14 株式会社ニコン 撮像装置
JP7142658B2 (ja) * 2020-02-12 2022-09-27 株式会社ニコン 撮像装置
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
JP7533533B2 (ja) * 2020-06-16 2024-08-14 株式会社ニコン 撮像素子
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
CN112309943B (zh) * 2020-09-30 2023-06-30 晶科能源股份有限公司 硅片标识的识别方法、硅片打标方法以及硅片
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
US12022218B2 (en) 2020-12-29 2024-06-25 Meta Platforms Technologies, Llc Digital image sensor using a single-input comparator based quantizer
JP7283488B2 (ja) * 2021-01-06 2023-05-30 株式会社ニコン 撮像素子及び電子機器
JP7099560B2 (ja) 2021-01-19 2022-07-12 株式会社ニコン 撮像素子及び撮像装置
CN114339001B (zh) * 2021-12-30 2023-09-12 维沃移动通信有限公司 图像传感器、曝光控制方法、摄像模组和电子设备

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1272005A (en) * 1969-08-21 1972-04-26 Mullard Ltd Improvements in or relating to image intensifier tubes
JPS63116459A (ja) * 1986-11-04 1988-05-20 Mitsubishi Electric Corp 半導体撮像装置
EP0415541B1 (en) 1989-07-29 1994-10-05 Shimadzu Corporation Semiconductor-based radiation image detector and its manufacturing method
US5015858A (en) * 1990-03-27 1991-05-14 Hughes Aircraft Company Thermally isolated focal plane readout
US5113260A (en) * 1990-12-24 1992-05-12 Xerox Corporation Sensor array for both synchronous and asynchronous operation
JP3019539B2 (ja) * 1991-10-23 2000-03-13 ソニー株式会社 固体撮像素子の駆動方法
US5436503A (en) * 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
JPH06205767A (ja) * 1992-11-25 1994-07-26 Xerox Corp 放射線画像形成システム
US5359208A (en) * 1993-02-26 1994-10-25 Nippon Sheet Glass Co., Ltd. Chip package with microlens array
JP3361378B2 (ja) * 1994-03-02 2003-01-07 浜松ホトニクス株式会社 半導体デバイスの製造方法
US5763943A (en) 1996-01-29 1998-06-09 International Business Machines Corporation Electronic modules with integral sensor arrays
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
TW381057B (en) * 1997-08-07 2000-02-01 Hitachi Ltd Semiconductor device
JP3644205B2 (ja) * 1997-08-08 2005-04-27 株式会社デンソー 半導体装置及びその製造方法
JP3667058B2 (ja) 1997-11-19 2005-07-06 キヤノン株式会社 光電変換装置
JPH11185479A (ja) * 1997-12-22 1999-07-09 Toshiba Corp 半導体集積回路
FI105382B (fi) 1998-01-23 2000-07-31 Nokia Mobile Phones Ltd Menetelmä kuvainformaation siirtämiseksi
US6046823A (en) * 1998-03-12 2000-04-04 Avision Inc. Interface control for analog signal processing
US6130423A (en) * 1998-07-10 2000-10-10 Pixel Cam, Inc. Method and apparatus for a CMOS image sensor with a distributed amplifier
JP2000046646A (ja) * 1998-07-31 2000-02-18 Canon Inc 光電変換装置及びその駆動方法及びｘ線撮像装置
US6734906B1 (en) * 1998-09-02 2004-05-11 Canon Kabushiki Kaisha Image pickup apparatus with photoelectric conversion portions arranged two dimensionally
US6456101B2 (en) * 1999-04-07 2002-09-24 Agere Systems Guardian Corp. Chip-on-chip testing using BIST
JP2000306957A (ja) * 1999-04-21 2000-11-02 Tdk Corp 超音波ボンディング実装方法及び超音波ボンディング装置
US6168965B1 (en) * 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
WO2001082367A1 (fr) * 2000-04-20 2001-11-01 Hitachi, Ltd. Circuit integre et procede de fabrication
JP3713418B2 (ja) * 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
TW569403B (en) * 2001-04-12 2004-01-01 Siliconware Precision Industries Co Ltd Multi-chip module and its manufacturing method
US6641406B1 (en) * 2000-11-03 2003-11-04 Cray Inc. Flexible connector for high density circuit applications
US6858941B2 (en) * 2000-12-07 2005-02-22 International Business Machines Corporation Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array
US20020074637A1 (en) * 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
JP4724313B2 (ja) 2001-05-18 2011-07-13 キヤノン株式会社 撮像装置、放射線撮像装置及びそれを用いた放射線撮像システム
US6816196B1 (en) * 2001-06-18 2004-11-09 Ess Technology, Inc. CMOS imager with quantized correlated double sampling
JP3794942B2 (ja) * 2001-07-09 2006-07-12 松下電器産業株式会社 マルチチップモジュール及びその接続テスト方法
JP2003023573A (ja) * 2001-07-11 2003-01-24 Asahi Kasei Corp ビジョンチップ
US6510195B1 (en) 2001-07-18 2003-01-21 Koninklijke Philips Electronics, N.V. Solid state x-radiation detector modules and mosaics thereof, and an imaging method and apparatus employing the same
DE10142119B4 (de) * 2001-08-30 2007-07-26 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
US20030042587A1 (en) * 2001-08-31 2003-03-06 Tsung-Jen Lee IC packaging and manufacturing methods
US20030087546A1 (en) * 2001-11-05 2003-05-08 Cray Inc. Electrical connector with strain relief structure
US6968072B1 (en) * 2001-12-06 2005-11-22 Pixim, Inc. Image sensor with built-in steganographic and watermarking functions
US7230247B2 (en) * 2002-03-08 2007-06-12 Hamamatsu Photonics K.K. Detector
JP3722367B2 (ja) * 2002-03-19 2005-11-30 ソニー株式会社 固体撮像素子の製造方法
JP4434556B2 (ja) 2002-05-30 2010-03-17 富士フイルム株式会社 固体撮像装置および固体撮像素子
JP2004146816A (ja) * 2002-09-30 2004-05-20 Matsushita Electric Ind Co Ltd 固体撮像装置およびこれを用いた機器
JP2004153678A (ja) * 2002-10-31 2004-05-27 Canon Inc 固体撮像装置
JP4414646B2 (ja) 2002-11-18 2010-02-10 浜松ホトニクス株式会社 光検出装置
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
JP4172694B2 (ja) 2003-01-23 2008-10-29 日本精工株式会社 ステアリングコラム装置
JP2004226872A (ja) * 2003-01-27 2004-08-12 Sanyo Electric Co Ltd カメラモジュール及びその製造方法
FR2851374B1 (fr) * 2003-02-18 2005-12-16 St Microelectronics Sa Boitier-semi-conducteur a puce de circuits integres portee par les pattes de connexion electrique
JP4589921B2 (ja) * 2003-04-02 2010-12-01 サン・マイクロシステムズ・インコーポレーテッド 対面した半導体チップ間の光通信
JP2004319683A (ja) * 2003-04-15 2004-11-11 Sharp Corp 固体撮像装置およびその駆動方法
JP2004340608A (ja) * 2003-05-13 2004-12-02 Denso Corp 容量式力学量センサ装置
KR100568223B1 (ko) * 2003-06-18 2006-04-07 삼성전자주식회사 고체 촬상용 반도체 장치
US6989589B2 (en) * 2003-07-21 2006-01-24 Motorola, Inc. Programmable sensor array
US6809008B1 (en) * 2003-08-28 2004-10-26 Motorola, Inc. Integrated photosensor for CMOS imagers
US20050073059A1 (en) * 2003-09-29 2005-04-07 Caruba James Frank Integrated circuit with dual electrical attachment PAD configuration
JP2005209239A (ja) * 2004-01-20 2005-08-04 Nec Electronics Corp 半導体集積回路装置
US7325170B2 (en) * 2004-03-19 2008-01-29 Hewlett-Packard Development Company, L.P. Method and system for providing information for remote device support
WO2006011960A1 (en) * 2004-06-25 2006-02-02 Sun Microsystems, Inc. Integrated circuit chip that supports through-chip electromagnetic communication
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
JP4528062B2 (ja) * 2004-08-25 2010-08-18 富士通株式会社 半導体装置およびその製造方法
US7615808B2 (en) * 2004-09-17 2009-11-10 California Institute Of Technology Structure for implementation of back-illuminated CMOS or CCD imagers
TWM264775U (en) * 2004-10-21 2005-05-11 Chipmos Technologies Inc Image sensor with multi chip module
JP4379295B2 (ja) * 2004-10-26 2009-12-09 ソニー株式会社 半導体イメージセンサー・モジュール及びその製造方法
JP4725095B2 (ja) * 2004-12-15 2011-07-13 ソニー株式会社 裏面入射型固体撮像装置及びその製造方法
KR100782463B1 (ko) * 2005-04-13 2007-12-05 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법
TW201101476A (en) * 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
WO2007059283A2 (en) * 2005-11-15 2007-05-24 California Institute Of Technology Back-illuminated imager and method for making electrical and optical connections to same
US7361989B1 (en) * 2006-09-26 2008-04-22 International Business Machines Corporation Stacked imager package
US20080173903A1 (en) * 2006-12-28 2008-07-24 Fujifilm Corporation Solid-state image pickup element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153490B2 (en) 2011-07-19 2015-10-06 Sony Corporation Solid-state imaging device, manufacturing method of solid-state imaging device, manufacturing method of semiconductor device, semiconductor device, and electronic device
US9054005B2 (en) 2012-10-24 2015-06-09 Olympus Corporation Semiconductor device, imaging device, method of inspecting semiconductor substrate, and method of fabricating semiconductor device

Also Published As

Publication number Publication date
CN1728397A (zh) 2006-02-01
KR101096370B1 (ko) 2011-12-20
US20060023109A1 (en) 2006-02-02
US20180122847A1 (en) 2018-05-03
TWI278105B (en) 2007-04-01
JP2006049361A (ja) 2006-02-16
KR20060048911A (ko) 2006-05-18
US8648951B2 (en) 2014-02-11
US20150155325A1 (en) 2015-06-04
US8508639B2 (en) 2013-08-13
US20130300905A1 (en) 2013-11-14
US20140104471A1 (en) 2014-04-17
CN101281919B (zh) 2014-12-17
US8988575B2 (en) 2015-03-24
CN100502024C (zh) 2009-06-17
TW200618265A (en) 2006-06-01
US10586822B2 (en) 2020-03-10
CN101281919A (zh) 2008-10-08

Similar Documents

Publication Publication Date Title
JP4349232B2 (ja) 半導体モジュール及びｍｏｓ型固体撮像装置
JP5083272B2 (ja) 半導体モジュール
US20220124270A1 (en) Semiconductor image sensor module and method of manufacturing the same
US10270993B2 (en) Solid-state imaging device including nonvolatile memory, driving method of solid-state imaging device, and electronic apparatus
JP5104812B2 (ja) 半導体モジュール
TWI416948B (zh) 裝載有積體感測器之積層型半導體裝置
GB2463866A (en) High-speed CMOS image sensors

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4349232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term