Nothing Special   »   [go: up one dir, main page]

JP4288303B2 - アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置 - Google Patents

アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置 Download PDF

Info

Publication number
JP4288303B2
JP4288303B2 JP2008209580A JP2008209580A JP4288303B2 JP 4288303 B2 JP4288303 B2 JP 4288303B2 JP 2008209580 A JP2008209580 A JP 2008209580A JP 2008209580 A JP2008209580 A JP 2008209580A JP 4288303 B2 JP4288303 B2 JP 4288303B2
Authority
JP
Japan
Prior art keywords
storage capacitor
electrode
electrodes
liquid crystal
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008209580A
Other languages
English (en)
Other versions
JP2008287290A (ja
Inventor
憲史 縁田
敏文 八木
知希 野田
俊英 津幡
正典 武内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008209580A priority Critical patent/JP4288303B2/ja
Publication of JP2008287290A publication Critical patent/JP2008287290A/ja
Application granted granted Critical
Publication of JP4288303B2 publication Critical patent/JP4288303B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、表示装置、液晶表示装置およびテレビジョン装置に関する。例えば、液晶層を駆動するための薄膜トランジスタと保持容量素子とを各画素に配設したアクティブマトリクス(以下「AM」ともいう)基板およびこのAM基板を備えたAM型液晶表示装置に関する。
AM基板は、液晶表示装置、EL(エレクトロルミネッセンス)表示装置などのAM型表示装置において幅広く用いられている。このようなAM基板を用いた従来のAM型液晶表示装置では、基板上に配置された複数本の走査信号線と、走査信号線と交差するように配置された複数本のデータ信号線と、両信号線の交点に配置された薄膜トランジスタ(以下「TFT」ともいう)などを有しており、TFTのスイッチング機能により、各画素部に画像信号が伝達される。また、各画素部に保持容量素子を設けることもある(例えば、特許文献1を参照)。
このような保持容量素子は、TFTがオフ期間中の液晶層の自己放電またはTFTのオフ電流による画像信号の劣化を防止している。また、保持容量素子は、TFTのオフ時間中の映像信号保持だけではなく、液晶駆動における各種変調信号の印加経路などにも使用され、保持容量素子を備えた液晶表示装置は、低消費電力と高画質とを実現することができる。
ここで、図面を参照しながら、従来のAM基板構造の一例を説明する。図24は、従来のAM型液晶表示装置に用いられる、保持容量素子を備えたAM基板の一画素の構成を示す平面模式図である。図25は、図24に示すAM基板を線分A−A’にて切断した断面を示す断面模式図である。
図24および図25に示すように、AM基板には、複数の画素電極51がマトリクス状に設けられており、これらの画素電極51の周囲を通り、互いに交差するように、走査信号を供給するための走査信号線52と、データ信号を供給するためのデータ信号線53とが設けられている。また、これらの走査信号線52とデータ信号線53との交差部分において、画素電極51に接続されるスイッチング素子としてのTFT54が設けられている。このTFT54のゲート電極62には走査信号線52が接続され、ゲート電極62に入力される走査信号によってTFT54が駆動制御される。また、TFT54のソース電極66aにはデータ信号線53が接続され、TFT54のソース電極66aにデータ信号が入力される。さらに、ドレイン電極66bは、接続電極55を介して保持容量素子の一方の電極(上側保持容量電極)55aに接続され、さらに層間絶縁膜68に形成されたコンタクトホール56を介して画素電極51に接続されている。透明絶縁性基板(絶縁基板)61上には保持容量(共通)配線57が設けられ、この保持容量(共通)配線57が保持容量素子の他方の電極(下側保持容量電極)として機能する。
図25に示すように、ガラスやプラスチックなどからなる透明絶縁性基板(絶縁基板)61上に、走査信号線52に接続されたゲート電極62が設けられている。走査信号線52やゲート電極62は、チタン、クロム、アルミニウム、モリブデンなどからなる金属膜や、それらの合金、積層膜で形成される。保持容量素子の他方の電極(下側保持容量電極)として機能する保持容量(共通)配線57は、走査信号線52やゲート電極62と同一材料により形成されている。これらを覆うゲート絶縁膜63は、窒化シリコンや酸化シリコンなどからなる絶縁膜により形成される。その上には、ゲート電極62と重畳するように、アモルファスシリコンやポリシリコンなどからなる高抵抗半導体層64と、さらにリンなどの不純物がドープされたnアモルファスシリコンなどからなる低抵抗半導体層とが設けられている。なお、低抵抗半導体層がソース電極66aおよびドレイン電極66bとなる。
また、ソース電極66aと接続するように、データ信号線53が形成されている。さらに、ドレイン電極66bと接続するように、接続電極55が設けられ、接続電極55は保持容量素子の一方の電極である上側保持容量電極55aに接続されるように延びており、上側保持容量電極55aは画素電極51とコンタクトホール56を介して接続されている。データ信号線53、接続電極55および上側保持容量電極55aは、同一材料により形成され、チタン、クロム、アルミニウム、モリブデンなどの金属膜や、それらの合金、積層膜で形成される。
画素電極51は、例えば、ITO(酸化インジウム錫)、IZO(酸化インジウム亜鉛)、酸化亜鉛、酸化スズなどの透明性を有する導電膜で形成される。コンタクトホール56は、TFT54、走査信号線52、データ信号線53および接続電極55の上部を覆う層間絶縁膜68を貫くように形成されている。層間絶縁膜68の材料としては、例えば、アクリル樹脂や、窒化シリコン、酸化シリコンなどが挙げられる。図24および図25に示すような構造のAM基板については、例えば特許文献2に開示されている。
このような構造のAM基板においては、製造プロセスの簡略化、製造コスト低減を目的として、保持容量(共通)配線(下側保持容量電極)57を走査信号線52と同一工程にて形成し、上側保持容量電極55aをデータ信号線53や接続電極55と同一工程にて形成している。また、図25に示すように、画素電極51を層間絶縁膜68の上に形成すると、画素電極51を各信号線52,53と重畳させることができるので、高開口率化が図られるとともに、さらに画素電極51への各信号線52,53からの電界をシールドできる効果もある。このとき、保持容量(共通)配線57または走査信号線52のパターン上の層間絶縁膜68にコンタクトホール56を形成して、画素電極51と上側保持容量電極55aとを接続し、接続電極55を介することで、画素電極51とドレイン電極66bとの接続が図られている。コンタクトホール56の形成位置は、上側保持容量電極55aの形成領域内に特に限定されるものではなく、接続電極55の形成領域内でも可能である。しかし、図24に示すように、保持容量(共通)配線57のパターン上の上側保持容量電極55aの形成領域内に形成すれば、開口率を低下させる新たな原因とならないので、好ましい。
図24および図25に示すAM基板の保持容量素子においては、保持容量配線(下側保持容量電極)57と上側保持容量電極55aとの間のゲート絶縁膜63に導電性異物(ダストやパーティクル)やピンホール99が存在すると、保持容量配線(下側保持容量電極)57と上側保持容量電極55aとが短絡するので、短絡した画素が表示画像において点欠陥となってしまう点で改善の余地があった。また、エッチング不良やフォトリソ不良などによって、同一工程にて形成されるデータ信号線53と上側保持容量電極55aとが膜残り98の欠陥などにより短絡した場合にも、同様の点欠陥となり、修復できないという点で工夫の余地があった。
例えば、MVA(Multi-domain Vertical Alignment )モードなどのVA(Vertically Alignment)液晶を用いた液晶表示パネルでは、電圧無印加状態において黒表示となるように設定される。データ信号線53と上側保持容量電極55aとが短絡した場合、TFT54を介さずにデータ信号が画素電極51に入力されることになるので、画素電極51に入力されるデータ信号を走査信号によって制御できなくなる。したがって、電圧無印加時においてその画素は黒表示とならず、輝点となる。なお、全面を黒表示にしたときに発生する輝点は、全面を白表示にしたときに発生する黒点や暗点よりも目立ち易いので、表示品位に与える影響が大きい。このような点欠陥を修正する技術が例えば特許文献3〜5に開示されている。
近年、薄型TVの大画面化が進むにつれて画素が大きくなり、欠陥画素が表示品位上無視できない大きさになってきている。画素欠陥の大きさを縮小するために、一画素を複数のサブピクセルに分割することにより、点欠陥の大きさ自体を小さくする技術が開発されている。しかし、一画素を複数のサブピクセルに分割することによってパターンが複雑化し、開口率が低下する問題がある。例えば、26インチ型のWXGA(Wide eXtended Graphics Array)ディスプレイでは開口率が4%〜5%程度低下する。
開口率を高めるために、隣接する画素が保持容量配線を共有する構造が例えば特許文献6および7に開示されている。具体的に述べると、画素を例えば2つのサブピクセルに分割した場合でも、保持容量配線(下側保持容量電極)と上側保持容量電極との間の絶縁層に導電性異物やピンホールが存在すると、保持容量配線(下側保持容量電極)と上側保持容量電極とが短絡し、短絡したサブピクセルが表示画像において点欠陥となってしまう。しかし、分割しない場合と比較すると、点欠陥の面積が1/2になるので、点欠陥が表示品位に与える影響が小さくなる。
図26は、一画素を複数のサブピクセルに分割したAM基板における一画素の構成を示す平面模式図である。図27は、図26に示すAM基板を線分B−B’にて切断した断面を示す断面模式図である。なお、図26および図27において、図24および図25に示す構成要素と同一の構成要素には同一の参照符号を付している。
図26および図27に示すように、画素電極51が2つのサブピクセル電極51L,51Rに分割されており、これらのサブピクセル電極51L,51Rの境界付近に走査信号を供給するための走査信号線52が設けられ、画素電極51の周囲にはデータ信号を供給するためのデータ信号線53が設けられている。また、走査信号線52とデータ信号線53との交差部分において、走査信号線52を平面視において挟んで配置され、サブピクセル電極51L,51Rに接続されるスイッチング素子としてのTFT54L,54Rが設けられている。TFT54L,54Rのゲート電極62L,62Rには走査信号線52が接続され、ゲート電極62L,62Rに入力される走査信号によって、TFT54L,54Rが駆動制御される。また、TFT54L,54Rのソース電極66aにはデータ信号線53が接続され、TFT54L,54Rのソース電極にデータ信号が入力される。さらに、ドレイン電極66bは、接続電極55L,55Rを介して保持容量素子の一方の電極(上側保持容量電極)55La,55Raに接続され、さらに層間絶縁膜68に形成されたコンタクトホール56L,56Rを介してサブピクセル電極51L,51Rに接続されている。透明絶縁性基板(絶縁基板)61上には保持容量(共通)配線57が設けられ、この保持容量(共通)配線57が保持容量素子の他方の電極(下側保持容量電極)として機能する。言い換えれば、互いに隣接する画素の上側保持容量電極55La,55Raが、保持容量素子の他方の電極(下側保持容量電極)として、保持容量(共通)配線57を共有する。なお、図26および図27に示すAM基板は、図24および図25に示すAM基板を製造する工程と同様の工程を経て製造することができる。
しかし、図26および図27に示すAM基板では、開口率の低下を抑えるために、互いに隣接する画素の境界付近に保持容量(共通)配線57が形成されている。保持容量(共通)配線57に対向して設けられた上側保持容量電極55La,55Raは、十分な保持容量を確保するために、できる限り大面積にする必要がある。したがって、互いに隣接する画素の上側保持容量電極55La,55Raが近接して形成されるので、互いに隣接する上側保持容量電極55La,55Ra間でリーク不良が生じ易い。
リーク不良が生じた場合、保持容量(共通)配線57を共有する2つのサブピクセル電極51L,51Rが導通し、連結欠点になるという問題がある。これを回避するために、隣接する画素のデータ信号が入力しないように修正する必要がある。例えば、互いに隣接する画素のうち一方の画素(第1画素)の上側保持容量電極55Laから第1画素に隣接する第2画素のサブピクセル電極51Rにデータ信号が入力されるのを防ぐために、第2画素におけるコンタクトホール56R内のサブピクセル電極51Rを除去することにより、サブピクセル電極51Rと上側保持容量電極55Raとを電気的に切り離す。また、第2画素のドレイン電極66bから上側保持容量電極55La,55Raを介して第1画素のサブピクセル電極51Lにデータ信号が入力されるのを防ぐために、第2画素の接続電極55Rと上側保持容量電極55Raとを電気的に切り離す。したがって、互いに隣接する画素のうち1つの画素(第2画素)のサブピクセルが無通電状態になるので、点欠陥となる。
すなわち、一画素を複数のサブピクセルに分割したAM基板では、分割しないAM基板と比較すると、点欠陥が表示品位に与える影響が小さくなるが、互いに隣接する上側保持容量電極55La,55Ra間でリーク不良が生じるおそれが付加されるので、点欠陥が生じる可能性が高くなるという点で改善の余地がある。
特開平6−95157号公報(第1頁) 特開平9−152625号公報(第8−11、19頁、第3、4図) 特開平1−303415号公報 特開平9−222615号公報 特開平7−270824号公報 特開2004−62146号公報 特開2004−78157号公報
本発明の目的の1つは、AM基板における点欠陥を修正することである。本発明の他の目的は、点欠陥を修正することにより、製造歩留りを向上させることである。
本発明では、保持容量配線に対向配置された上側保持容量電極を2つ以上設け、各上側保持容量電極上の層間絶縁膜にコンタクトホールを形成し、コンタクトホールを介して層間絶縁膜上の画素電極を各上側保持容量電極と導通させることによって、上記課題を解決する。
図面を参照しながら、本発明を具体的に説明する。図1は本発明のAM基板12の一態様を模式的に示す平面図であり、図2は図1中のII−II線断面図である。
本態様のAM基板12は、基板31と、基板31上に形成されたアクティブ素子(例えばTFT24)と、基板31上に形成された保持容量素子20と、保持容量素子20を覆う層間絶縁膜38と、層間絶縁膜38上に形成された画素電極21とを有する。保持容量素子20は、基板31上に形成された保持容量配線27と、保持容量配線27上に形成された絶縁膜(例えばゲート絶縁膜33)と、ゲート絶縁膜33を介して保持容量配線27に対向配置された3つの上側保持容量電極25a,25b,25cとを有する。TFT24は、列方向に延びる走査信号線22から行方向に延びたゲート電極32と、ゲート電極32を覆うゲート絶縁膜33と、ゲート絶縁膜33を介してゲート電極32上に形成された高抵抗半導体層34と、高抵抗半導体層34上に形成されたソース電極36aおよびドレイン電極36bとを有する。ソース電極36aは行方向に延びるデータ信号線23に接続され、ドレイン電極36bは接続電極25を介して上側保持容量電極25bに接続されている。
3つの上側保持容量電極25a,25b,25cは、層間絶縁膜38にそれぞれ形成されたコンタクトホール26a,26b,26cを介して、画素電極21と導通している。これにより、3つの上側保持容量電極25a,25b,25cが画素電極21を介して導通するので、接続電極25を介して1つの上側保持容量電極25bに入力されたデータ信号が画素電極21に入力されるとともに、2つの上側保持容量電極25a,25cにもデータ信号が入力される。すなわち、3つの上側保持容量電極25a,25b,25cに同電位が与えられる。
次に、点欠陥を修正する工程について説明する。保持容量配線27と上側保持容量電極25a,25cとがゲート絶縁膜33中の導電性異物やピンホール99により短絡した場合は、保持容量配線27に供給された電位が上側保持容量電極25a,25cを介して画素電極21に与えられる。典型的には、画素電極21に対向配置された対向電極(不図示)と保持容量配線27とに同電位が与えられるので、画素電極21と対向電極とに電圧が印加されない状態となる。したがって、ノーマリーホワイトモードの液晶表示装置では、その画素は輝点となり、ノーマリーブラックモードの液晶表示装置では、その画素は黒点となる。
また、データ信号線23と上側保持容量電極25a,25cとが膜残り98の欠陥などにより短絡した場合、TFT24を介さずにデータ信号が画素電極21に入力されることになるので、画素電極21に入力されるデータ信号を走査信号によって制御できなくなる。したがって、電圧無印加時において、ノーマリーホワイトモードの液晶表示装置では、その画素は白表示とならず、ノーマリーブラックモードの液晶表示装置では、黒表示とならない。
これらの点欠陥を修正するために、短絡した上側保持容量電極25a,25cに形成されているコンタクトホール26a,26c内の画素電極21をレーザなどにより取り除く。これにより、短絡した上側保持容量電極25a,25cを画素電極21から分離することができるので、保持容量配線27からの電位が上側保持容量電極25a,25cを介して画素電極21に与えられるのを防ぐことができる。したがって、保持容量が正常の場合よりも低下するが、正常に近い画素駆動を行うことができる。
一方、接続電極25に接続された上側保持容量電極25bと保持容量配線27とがゲート絶縁膜33中の導電性異物やピンホールにより短絡した場合は、短絡した上側保持容量電極25bに形成されているコンタクトホール26b内の画素電極21をレーザなどにより取り除くことによって、短絡した上側保持容量電極25bを画素電極21から分離することができる。さらに、レーザなどを用いて接続電極25を切断箇所Kで破壊分離すれば、データ信号線23と保持容量配線27とがTFT24を介して短絡するのを避けることができる。しかし、同時に画素電極21もTFT24から分離されるので、他の上側保持容量電極25a,25c(但し、コンタクトホール26a,26cの領域を除く)をレーザなどでメルトすることにより、画素電極21と保持容量配線27とを導通させる。これにより、画素電極21を保持容量配線27と同じ電位にすることができるので、例えばノーマリーブラックモードの液晶表示装置では、画素電極21の領域を黒表示にさせ、微小欠点として修正することができる。
本態様のAM基板12では、接続電極25に接続された上側保持容量電極25bと保持容量配線27とが重なる領域の面積(第1面積)が、接続電極25に接続されていない上側保持容量電極25a,25cと保持容量配線27とが重なる領域の面積(第2面積)よりも小さい。しかし、上側保持容量電極25a,25b,25cと画素電極21とのコンタクトの信頼性や、保持容量配線27と上側保持容量電極25a,25b,25cが短絡する確率などに応じて、第1面積と第2面積との面積比を適宜選択することができる。
例えば、コンタクトホール26bと比較して、コンタクトホール26a,26cのほうが画素電極21をカバレージよく上側保持容量電極25a,25cに接続することが難しい場合がある。あるいは上側保持容量電極のアルミニウムなどの金属膜と画素電極21のITOなどの膜との接触抵抗が大きい場合がある。これらの場合、上側保持容量電極25a,25cが保持容量素子の電極としての機能を果たさないことがある。そこで、第1面積が第2面積よりも大きくなるように設定する。これにより、第1面積と第2面積とを足した総面積に対して第1面積の比率が高くなるので、第1面積の比率に応じた大きな保持容量を確保できる。
本態様のAM基板12では、TFT24と上側保持容量電極とを接続する接続電極25の本数が1本である。これにより、接続電極25を全ての上側保持容量電極25a,25b,25cに接続した場合に比べて、開口率の低下を抑えることができる。
また、図1に示すAM基板12では、接続電極25を介してTFT24と上側保持容量電極25bとが接続されているが、TFT24と上側保持容量電極とを接続する接続電極がなくてもよい。これにより、開口率の低下をさらに抑えることができる。例えば、TFT24のドレイン電極36b上の層間絶縁膜38にコンタクトホールを形成し、コンタクトホールを介して画素電極21とドレイン電極36bとを接続することにより、画素電極21を介して上側保持容量電極25a,25b,25cにデータ信号の電位を与えることができる。
さらに、コンタクトホール26aの位置は、上側保持容量電極25bの領域内に特に限定されるものではなく、接続電極25の領域内でも可能である。但し、図1に示すように、保持容量配線27のパターン内であって、上側保持容量電極25bの領域内にコンタクトホール26aを形成すれば、開口率の低下を抑えることができる。
他の局面において、本発明のAM基板12を動作モードがMVAの液晶表示装置に用いる場合には、スリット(電極層がない部分)の領域や対向基板に形成され、液晶層側に突出したリブ(凸部)の領域に接続電極25を配置することにより、接続電極25による開口率の低下を減らすことができる。
本態様のAM基板12では、上側保持容量電極25a,25b,25cの平面視における形状が四辺形であるが、これに限定されず、三角形、半円形、台形などの形状であってもよい。3つの上側保持容量電極25a,25b,25cは、ゲート絶縁膜33の上に、保持容量配線27のパターンに重なるように設けられる。典型的には、上側保持容量電極はデータ信号線23と同一膜から形成されるので、膜残り98により上側保持容量電極がデータ信号線23と短絡し易い。そのため、図1に示すように、データ信号線23に近接する上側保持容量電極25a,25cと、接続電極25に接続された上側保持容量電極25bとを分離することが好ましい。なお、上側保持容量電極は、図1に示すように、3分割されているが、分割数(N)はこれに限定されず、N≧2であればよい。
保持容量配線27は、典型的には、走査信号線22やゲート電極32と同一材料にて形成されるが、これに限定されるものではない。例えば、走査信号線22やゲート電極32の形成前または形成後に、他の材料(例えば、ITOなどの透明導電膜)を用いて、保持容量配線27を形成してもよい。
また、本態様のAM基板12では、保持容量素子20を構成する絶縁膜は、図2に示すように、ゲート絶縁膜33のみであるが、これに限定されるものではない。例えば、保持容量配線27の上に、ゲート絶縁膜33以外の他の絶縁膜をゲート絶縁膜33の形成前または形成後に形成することにより、ゲート絶縁膜33を含む積層膜を形成してもよい。
本発明のAM基板は、液晶表示装置や有機または無機EL表示装置などの表示装置に利用することができる。本発明は、他の局面において、表示装置を提供する。本発明の表示装置は、本発明のAM基板と、AM基板に対向する対向電極と、AM基板および対向電極の間隙に介在する表示媒体層とを有する。本明細書において「表示媒体層」とは、印加される電圧あるいは供給される電流に応じて光量が調整される層であり、光源からの光や外光(周囲光)の光透過率(または光反射率)が変調される層や自発光型の層を包括する。具体的な表示媒体層は、例えば液晶層、無機または有機EL層などである。
また本明細書において「対向電極」は、AM基板の画素電極に対向して配置された電極であり、共通(全面)電極やストライプ電極を含む。例えば、有機EL表示装置においては、典型的には、陽極が画素電極に、陰極が対向電極にそれぞれ該当する。対向電極は、アルミニウムや銀などの光反射性を有する導電膜から形成されてもよく、ITO、IZO、酸化亜鉛、酸化スズなどの透明性を有する導電膜で形成されてもよい。
本発明は、さらに他の局面において、液晶表示装置を提供する。本発明の液晶表示装置は、本発明のAM基板と、AM基板に対向する対向電極が一方面に形成された対向基板と、AM基板および前記対向基板の間隙に介在する液晶層とを有する。なお、対向基板は、典型的には、ガラスやプラスチックなどからなる透明絶縁性基板である。
本発明の表示装置および液晶表示装置においては、保持容量配線と対向電極とに同電位が与えられてもよい。有機EL表示装置において、AM基板の点欠陥を修正することにより、画素電極が保持容量配線に導通したとき、保持容量配線と対向電極とが同電位ならば、有機EL層(典型的には、電子輸送層、発光層および正孔輸送層を含む)に電流が流れないので、発光領域(画素)が発光しない。言い換えれば、発光領域は黒点化されるので、点欠陥が目立ち難くなる。
液晶表示装置において、AM基板の点欠陥を修正することにより、欠陥画素の画素電極が保持容量配線に導通したとき、保持容量配線と対向電極とが同電位ならば、液晶層に電圧が印加されない。液晶層が負の誘電異方性を有するネマチック液晶材料を含む垂直配向型液晶層である場合、典型的には、液晶表示装置はノーマリーブラックモードで駆動するので、修正された画素は黒表示となり、点欠陥が目立ち難くなる。
一方、液晶層が正の誘電異方性を有するネマチック液晶材料を含むツイスト配向型液晶層である場合、典型的には、液晶表示装置はノーマリーホワイトモードで駆動する。この場合、欠陥画素の画素電極を保持容量配線に導通させ、かつ対向電極に供給された電位と異なる電位を保持容量配線に供給することにより、液晶層に所定電圧が印加される。例えば、画素が黒表示となるときの電位を保持容量配線に供給することにより、液晶層に所定電圧(画素が黒表示となるときの電圧)が印加されるので、修正された画素が黒点化されて、点欠陥が目立ち難くなる。
本発明によれば、AM基板における点欠陥を修正することができる。これにより、製造歩留りを向上させることができる。
以下、図面を参照しながら本発明の実施形態を説明するが、本発明は以下の実施形態に限定されない。なお、同族的な構成要素を総括的に表すために、参照符号の英字を省略して、参照符号の数字のみを表記することがある。例えば、第1走査信号線22aおよび第2走査信号線22bを総括的に走査信号線22と表記することがある。
以下の実施形態に示すAM基板では、一画素を複数に分割した副画素(サブピクセル)が共通の走査信号線およびデータ信号線により駆動され、またデータ信号線が延びる方向に隣接する画素が同じ保持容量(共通)配線を共有する。保持容量(共通)配線上には、絶縁膜を介して、3つ以上に分割された上側保持容量電極が形成されている。2つ以上の上側保持容量電極は、それぞれの接続電極を介して、走査信号線とデータ信号線との交点付近に設けられたTFTに接続されている。また接続電極が接続されていない上側保持容量電極は、副画素を構成する副画素電極と接続されている。
上側保持容量電極を複数に分割することにより、上側保持容量電極が保持容量配線、データ信号線または隣接する画素の上側保持容量電極とリークするなどの不良が生じた場合は、リークが生じた上側保持容量電極を電気的に切り離して修正する。また修正によってサブピクセルが無通電化した場合には、接続電極に接続されていない分割電極(上側保持容量電極)にレーザなどを照射することにより、副画素電極と保持容量(共通)配線とを導通させる。これにより、副画素電極に保持容量(共通)配線の電位を与えることができる。保持容量(共通)配線と対向電極とに同電位が与えられているときは、副画素電極と対向電極とに挟まれた液晶層に電圧が印加されない状態となる。ノーマリーブラックモードで駆動する垂直配向型液晶表示装置では、修正された画素は黒表示となり、点欠陥が目立ち難くなる。
一方、ノーマリーホワイトモードで駆動するツイスト配向型液晶表示装置では、例えば、画素が黒表示となるときの電位を保持容量(共通)配線に供給することにより、液晶層に所定電圧(画素が黒表示となるときの電圧)が印加されるので、修正された画素が黒点化されて、点欠陥が目立ち難くなる。したがって、上記の修正を行うことにより、不良画素を表示品位上問題ないレベルの微小な点欠陥とすることができ、製造歩留りを向上させることができる。
(実施形態1)
図3は本実施形態のAM基板12aを模式的に示す平面図であり、図4は図3中のIV−IV線断面図である。本実施形態のAM基板12aは、保持容量素子の下側電極として保持容量配線が形成されたCs-on-Common方式である。また本実施形態のAM基板12aは、一画素が2つの副画素に分割され、隣接する画素が保持容量配線を共有する構造を有する。
本明細書において副画素(subpixel)は表示の最小単位であり、同じ走査信号線に供給される走査信号と、同じデータ信号線に供給されるデータ信号とによって選択され、同じデータ信号が入力される2以上の副画素から1つの画素(pixel )が構成される。さらに、例えばR,G,Bの3つの画素から1つの絵素(picture element )が構成される。画素(または副画素)の領域は、AM型液晶表示装置においては、画素電極(または副画素電極)と、画素電極(または副画素電極)に対向する対向電極とにより規定される。なお、ブラックマトリクスが設けられる構成においては、厳密には、表示すべき状態に応じて電圧が印加される領域のうち、ブラックマトリクスの開口部に対応する領域が画素(または副画素)の領域に対応することになる。
本実施形態のAM基板12aは、マトリクス状に配列された複数の画素を有しており、行方向に配列された2つの副画素から一画素が構成されている。具体的には、図3に示すように、画素電極が2つの副画素電極21R(第1画素電極),21L(第2画素電極)に分割されている。これらの副画素電極21R,21Lの境界付近には、走査信号を供給するための走査信号線22が列方向(図中縦方向)に延びて設けられ、画素電極の周囲には、データ信号を供給するためのデータ信号線23が行方向(図中横方向)に延びて設けられている。また、走査信号線22とデータ信号線23との交差部分において、走査信号線22を平面視において行方向に挟んで配置され、対応する副画素電極21R,21Lに接続された2つのスイッチング素子としてのTFT24R,24Lが設けられている。
TFT24R,24Lのゲート電極には走査信号線22が接続され、ゲート電極に入力される走査信号によって、TFT24R,24Lが駆動制御される。また、TFT24R,24Lのソース電極36aにはデータ信号線23が接続され、TFT24R,24Lのソース電極36aにデータ信号が入力される。ドレイン電極36bは、接続電極25L,25Rを介して保持容量素子の一方の電極(上側保持容量電極)25a,25cに接続され、層間絶縁膜38に形成されたコンタクトホール26a,26cを介して副画素電極21R,21Lに接続されている。
図3では、保持容量(共通)配線27の左側にある第1画素に含まれる右側の副画素電極21Rと、第1画素に行方向(右側)に隣接する第2画素に含まれる左側の副画素電極21Lとが示されている。第1画素に含まれる副画素電極21Rは、第1走査信号線22aに供給される走査信号と、データ信号線23に供給されるデータ信号とによって選択される2つの副画素電極のうちの右側の副画素電極である。第2画素に含まれる副画素電極21Lは、保持容量(共通)配線27を挟んで、第1走査信号線22aと行方向に隣接する第2走査信号線22bに供給される走査信号と、データ信号線23に供給されるデータ信号とによって選択される2つの副画素電極のうちの左側の副画素電極である。
2つの副画素は、絶縁膜を挟む一対の電極をそれぞれ備えた第1保持容量素子20Rおよび第2保持容量素子20Lを有する。第1および第2保持容量素子20R,20Lは、保持容量素子の一方の電極(下側保持容量電極)として、透明絶縁性基板(絶縁基板)31上に設けられた保持容量(共通)配線27を共有する。保持容量(共通)配線27上には、ゲート絶縁膜33が形成され、ゲート絶縁膜33を介して保持容量(共通)配線27に対向配置された、保持容量素子の他方の電極(上側保持容量電極)が形成されている。保持容量(共通)配線27に対向する上側保持容量電極は、いうならば4分割され、第1保持容量素子20Rの上側保持容量電極25a,25bおよび第2保持容量素子20Lの上側保持容量電極25c,25dに分割されている。これらの上側保持容量電極25a,25b,25c,25dは保持容量(共通)配線27のパターンと重なるように配置されている。
本実施形態のAM基板12aでは、各保持容量素子20R,20Lについて1つの上側保持容量電極25a,25cに接続電極25R,25Lが接続されている。接続電極25R,25Lの材料として、典型的には、非透過性材料が用いられるので、接続電極25R,25Lの形成領域が非透過領域となる。したがって、接続電極25R,25Lを開口部として利用することが困難であるので、1つの上側保持容量電極25a,25cのみに接続電極25R,25Lを接続することにより、両方の上側保持容量電極に接続する場合よりも、開口率を高めることができる。但し、接続電極25R,25Lの領域をリブやスリットなどの領域と重ねることができる場合には、両方の上側保持容量電極に接続電極を接続することが好ましい。
図4を参照しながら、第1画素に含まれる副画素電極21Rの断面構造を説明する。ガラスやプラスチックなどからなる透明絶縁性基板(絶縁基板)31上に、第1走査信号線22aに接続されたゲート電極32Rが設けられている。第1走査信号線22aやゲート電極32Rは、チタン、クロム、アルミニウム、モリブデンなどからなる金属膜や、それらの合金、積層膜から形成される。保持容量素子の下側保持容量電極として機能する保持容量(共通)配線27は、典型的には、第1走査信号線22aやゲート電極32Rと同一材料から形成される。これらを覆うゲート絶縁膜33は、窒化シリコンや酸化シリコンなどからなる絶縁膜により形成される。その上には、ゲート電極32Rと重畳するように、アモルファスシリコンやポリシリコンなどからなる高抵抗半導体層34と、さらにリンなどの不純物がドープされたnアモルファスシリコンなどからなる低抵抗半導体層とが設けられている。なお、低抵抗半導体層がソース電極36aおよびドレイン電極36bとなる。
また、ソース電極36aと接続するように、データ信号線23が形成されている。さらに、ドレイン電極36bと接続するように、接続電極25Rが設けられ、接続電極25Rは一方の上側保持容量電極25aに接続されるように延びており、上側保持容量電極25aは副画素電極21Rとコンタクトホール26aを介して接続されている。
他方の上側保持容量電極25bは、コンタクトホール26bを介して副画素電極21Rと接続されている。すなわち、2つの上側保持容量電極25a,25bは、副画素電極21Rを介して互いに電気的に接続した構成となっている。データ信号線23、接続電極25、上側保持容量電極25a,25bは、典型的には同一材料から形成され、例えばチタン、クロム、アルミニウム、モリブデンなどからなる金属膜や、それらの合金、積層膜から形成される。画素電極21Rおよび21Lは、例えば、ITO、IZO、酸化亜鉛、酸化スズなどの透明性を有する導電膜から形成される。コンタクトホール26a,26bは、TFT24R、走査信号線22a、データ信号線23および接続電極25の上部を覆うように形成された層間絶縁膜38を貫くように形成されている。層間絶縁膜38の材料としては、例えば、アクリル樹脂や、窒化シリコン、酸化シリコンなどが挙げられる。
次に、本実施形態のAM基板12aによる点欠陥の修正工程について説明する。本実施形態のAM基板12aにおいて、保持容量(共通)配線27に対向して設けられた上側保持容量電極25a〜25dは、十分な保持容量を確保するために、できる限り大面積にする必要がある。したがって、互いに行方向に隣接する副画素の上側保持容量電極が近接して形成されるので、互いに行方向に隣接する上側保持容量電極間でリーク不良が生じ易い。また、データ信号線23と上側保持容量電極25aとが膜残りの欠陥などにより短絡するおそれもある。さらに、上側保持容量電極25aと保持容量配線27とがゲート絶縁膜33中の導電性異物やピンホールにより短絡するおそれもある。
図5は、互いに隣接し、接続電極25R,25Lにそれぞれ接続された上側保持容量電極25a,25c間で短絡が生じた場合の修正工程を模式的に説明するための平面図である。修正前のAM基板12aaでは、上側保持容量電極25a,25c間で、膜残りなどにより短絡が生じ、短絡した上側保持容量電極25a,25cおよびコンタクトホール26a,26cを介して、互いに隣接する副画素電極21Rと副画素電極21Lとが導通しているので、連結欠点になっている。
図6は、接続電極25Rに接続された上側保持容量電極25aとデータ信号線23とで短絡が生じた場合の修正工程を模式的に説明するための平面図である。修正前のAM基板12abでは、データ信号線23と上側保持容量電極25aとが膜残りの欠陥などにより短絡して、データ信号線23から上側保持容量電極25aを介して副画素電極21Rにデータ信号が入力されている。
図7は、接続電極25Rに接続された上側保持容量電極25aと保持容量配線27とが短絡した場合の修正工程を模式的に説明するための平面図である。修正前のAM基板12acでは、上側保持容量電極25aと保持容量配線27とがゲート絶縁膜33中の導電性異物やピンホールにより短絡して、短絡した画素が表示画像において点欠陥となっている。
接続電極25Rに接続された上側保持容量電極25aが、隣接する上側保持容量電極25c、データ信号線23または保持容量配線27に短絡した場合は、短絡した上側保持容量電極25aに形成されているコンタクトホール26a内の電極部分101を取り除くことにより、副画素電極21Rおよび21Lにおける各短絡を解消することができる。さらに接続電極25Rを切断箇所Kにてレーザなどにより破壊分離すれば、短絡した上側保持容量電極25aを分離することができるので、TFT24Rがオンのときに、TFT24Rを介してデータ信号線23と保持容量配線27がリークするのを防ぐことができる。
しかし、このとき、副画素電極21RもTFT21Rから電気的に分離され、無通電状態となるので、他方の上側保持容量電極25b(但し、コンタクトホール26bの領域を除く)をレーザ102などでメルトすることにより、上側保持容量電極25bを介して副画素電極21Rと保持容量(共通)配線27を導通させる。これにより、副画素電極21Rを保持容量(共通)配線27と同じ電位にすることができる。したがって、修正されたこのAM基板12aを有する液晶表示装置では、副画素電極21Rの領域を黒表示にさせ、微小欠点として修正することができる。
図8は、接続電極25Rに接続されていない上側保持容量電極25bと、これに隣接する上側保持容量電極25dとの間で短絡が生じた場合の修正工程を模式的に説明するための平面図である。修正前のAM基板12adでは、上側保持容量電極25b,25d間で、膜残りなどにより短絡が生じ、短絡した上側保持容量電極25b,25dおよびコンタクトホール26b,26dを介して、互いに隣接する副画素電極21Rと副画素電極21Lとが導通しているので、連結欠点になっている。
図9は、接続電極25Rに接続されていない上側保持容量電極25bとデータ信号線23とで短絡が生じた場合の修正工程を模式的に説明するための平面図である。修正前のAM基板12aeでは、データ信号線23と上側保持容量電極25bとが膜残りの欠陥などにより短絡して、データ信号線23から上側保持容量電極25bを介して副画素電極21Rにデータ信号が入力されている。
図10は、接続電極25Rに接続されていない上側保持容量電極25bと保持容量配線27とが短絡した場合の修正工程を模式的に説明するための平面図である。修正前のAM基板12afでは、上側保持容量電極25bと保持容量配線27とがゲート絶縁膜33中の導電性異物やピンホールにより短絡して、短絡した画素が表示画像において点欠陥となっている。
接続電極25Rに接続されていない上側保持容量電極25bが、隣接する上側保持容量電極25d、データ信号線23または保持容量配線27に短絡した場合は、短絡した上側保持容量電極25bに形成されているコンタクトホール26b内の電極部分103をレーザなどにより取り除く。これにより、短絡した上側保持容量電極25bを副画素電極21Rから分離することができるので、保持容量配線27からの電位が上側保持容量電極25bを介して副画素電極21Rに与えられるのを防ぐことができる。したがって、副画素を正常に近い状態で駆動させることができる。
(実施形態2)
実施形態1のAM基板12aでは、接続電極25R,25Lに接続された上側保持容量電極25a,25cと保持容量配線27が重なる領域の面積(第1面積)が、接続電極25R,25Lに接続されていない上側保持容量電極25b,25dと保持容量配線27が重なる領域の面積(第2面積)よりも大きくなるように設定されている。
コンタクトホール26a,26cと比較して、コンタクトホール26b,26dのほうが副画素電極21R,21Lをカバレージよく上側保持容量電極25b,25dに接続することが難しい場合がある。あるいは上側保持容量電極のアルミニウムなどを含む金属膜と副画素電極21R,21LのITOなどの膜との接触抵抗が大きい場合がある。これらの場合、上側保持容量電極25b,25dが保持容量素子の電極としての機能を果たさないことがある。そこで、第1面積が第2面積よりも大きくなるように設定することにより、第1面積と第2面積とを足した総面積に対して第1面積の比率が高くなるので、第1面積の比率に応じた大きな保持容量を確保できる。
しかし、接続電極25R,25Lに接続された上側保持容量電極25a,25cの短絡(例えば、保持容量配線27との間の短絡)がコンタクトの信頼性よりも懸念される場合は、第1面積を第2面積よりも小さくしてもよい。
図11は、接続電極25R,25Lに接続された上側保持容量電極25a,25cと保持容量配線27が重なる領域の面積が、接続電極25R,25Lに接続されていない上側保持容量電極25b,25dと保持容量配線27が重なる領域の面積よりも小さくなるように設定されたAM基板12bを模式的に示す平面図である。なお、実施形態1と同一の構成要素には同一の参照符号を付すことにより、同じ参照符号の構成要素についての説明を省略する。
本実施形態のAM基板12bでは、接続電極25R,25Lに接続された上側保持容量電極25a,25cと保持容量配線27が重なる領域の面積(第1面積)が、接続電極25R,25Lに接続されていない上側保持容量電極25b,25dと保持容量配線27が重なる領域の面積(第2面積)よりも小さくなるように設定されているので、接続電極25R,25Lに接続された上側保持容量電極25a,25cが短絡した場合に、第1面積と第2面積とを足した重なり総面積に対して第2面積の比率に応じた大きな保持容量を確保できる。
(実施形態3)
実施形態2のAM基板12bでは、図11に示すように、保持容量配線27の左側にある第1画素に含まれる2つの副画素(左側の副画素は一部のみ図示)のうちの右側の副画素(第1副画素)と、保持容量配線27の右側にある第2画素に含まれる2つの副画素(右側の副画素は一部のみ図示)のうちの左側の副画素(第2副画素)とで、上側保持容量電極25a〜25dの配置が左右対称である。言い換えれば、第1副画素における接続電極25Rに接続された上側保持容量電極25aと、第2副画素における接続電極25Lに接続された上側保持容量電極25cとが保持容量配線27が延びる方向に対して交差する方向に隣接しており、かつ接続電極25Rに接続されていない上側保持容量電極25cと、接続電極25Lに接続されていない上側保持容量電極25dとが保持容量配線27が延びる方向に対して交差する方向に隣接している。
しかしながら、本発明において、上側保持容量電極25a〜25dの配置は実施形態2に示すものに限定されず、第1副画素における接続電極25Rに接続された上側保持容量電極25aと、第2副画素における接続電極25Lに接続された上側保持容量電極25cとが保持容量配線27が延びる方向にずれて配置されていてもよい。
図12は、本実施形態のAM基板12cを模式的に示す平面図である。本実施形態のAM基板12cでは、第1副画素における接続電極25Rに接続された上側保持容量電極25aに対して、第2副画素における接続電極25Lに接続された上側保持容量電極25cが図面の下側にずれて配置されている。また、第1副画素における接続電極25Rに接続されていない上側保持容量電極25bに対して、第2副画素における接続電極25Lに接続されていない上側保持容量電極25dが図面の上側にずれて配置されている。
本実施形態のAM基板12cでは、上側保持容量電極25cが図面の下側にずれて配置されているので、TFT24Lのドレイン電極と上側保持容量電極25cとを接続する接続電極25Lが、第1副画素における接続電極25Rよりも長い。したがって、第1副画素の開口率よりも第2副画素の開口率が低くなるおそれがある。しかし、本実施形態のAM基板12cを動作モードがMVAの液晶表示装置に用いる場合には、スリット(電極層がない部分)の領域や対向基板に形成され、液晶層側に突出したリブ(凸部)の領域に接続電極25Lを配置することによって、接続電極25Lが長くなることによる開口率の低下を抑えることができる。
実施形態2の場合は、図11に示すように、接続電極25R,25Lに接続された上側保持容量電極25a,25cが互いに近接しているので、上側保持容量電極25a,25c間でリークが生じるおそれがある。接続電極25R,25Lに接続された上側保持容量電極25a,25cの短絡が生じた場合、どちらか一方の副画素を修正して、黒点化する必要がある。
本実施形態のAM基板12cでは、接続電極25R,25Lに接続された上側保持容量電極25a,25cが、実施形態2の場合よりも、互いに離れているので、上側保持容量電極25a,25c同士が短絡する可能性が低い。接続電極25R,25Lに接続された上側保持容量電極25a,25cが、接続電極25R,25Lに接続されていない上側保持容量電極25b,25dと短絡した場合には、接続電極25R,25Lに接続されていない上側保持容量電極25b,25dを分離することにより、上側保持容量電極25b,25dによる保持容量が減少するものの、正常に近い駆動で副画素を表示することが可能となる。
(実施形態4)
実施形態1〜3では、第1副画素における上側保持容量電極25a,25bと、第2副画素における上側保持容量電極25c,25dとが保持容量配線27が延びる方向に対して交差する方向に隣接しているが、本発明はこれに限定されない。例えば、保持容量配線27が延びる方向に上側保持容量電極25a〜25dが配置されていてもよい。
図13は、本実施形態のAM基板12dを模式的に示す平面図である。本実施形態のAM基板12dでは、第1副画素に含まれる2つの上側保持容量電極25a,25bが、第2副画素に含まれる2つの上側保持容量電極25c,25dよりも、図面において上側に配置されている。また、第1副画素における接続電極25Rに接続された上側保持容量電極25aが、接続電極25Rに接続されていない上側保持容量電極25bよりも、図面において上側に配置されている。一方、第2副画素における接続電極25Lに接続された上側保持容量電極25cが、接続電極25Lに接続されていない上側保持容量電極25dよりも、図面において下側に配置されている。
図12に示すように、上側保持容量電極25a〜25dを保持容量配線27が延びる方向に配置することにより、保持容量配線27の幅を狭くすることができるので、副画素の開口率を向上させることができる。また、接続電極25Rに接続された上側保持容量電極25aと、接続電極25Lに接続された上側保持容量電極25cとの間に上側保持容量電極25b,25dが介在しているので、両電極25a,25c間の短絡を防ぐことができる。第1副画素の上側保持容量電極25bと第2副画素の上側保持容量電極25dとが短絡した場合には、一方の上側保持容量電極を分離することにより、副画素を正常に近い駆動で表示することが可能となる。
(実施形態5)
実施形態1〜4では、第1副画素および第2副画素のそれぞれに2つの上側保持容量電極25a〜25dが設けられているが、互いに隣接する2つの副画素のうち少なくとも一方の副画素について上側保持容量電極が2つ以上に分割されていてもよい。
図14は、本実施形態のAM基板12eを模式的に示す平面図である。本実施形態のAM基板12eは、第2副画素が2つの上側保持容量電極25c,25dを有しているが、第1副画素が接続電極25Rに接続された1つの上側保持容量電極25aのみを有している。上側保持容量電極を2つ以上に分割すると、上側保持容量電極を分割しない場合に比して、その副画素の保持容量が低下する。したがって、上側保持容量電極の短絡が生じ易い副画素についてのみ上側保持容量電極を分割することにより、隣接する他方の副画素の保持容量が低下するのを抑えることができる。
(実施形態6)
上記各実施形態では、上側保持容量電極同士が短絡した場合に、短絡した上側保持容量電極に形成されているコンタクトホール内の電極部分を取り除くことにより、短絡を解消するものなどを例示したが、本発明は、以下のような手段によって短絡した短絡部を除去することにより、短絡を解消してもよい。
図15は、本実施形態のAM基板12fを模式的に示す平面図であり、図16は、図15中のXVI−XVI線に沿った本実施形態の液晶表示パネル5を模式的に示す断面図である。
液晶表示パネル5は、図16に示すように、互いに対向して配置されるAM基板12fおよび対向基板13と、それら両基板12fおよび13の間に設けられた液晶層14とを備えている。
AM基板12fでは、各保持容量配線7が、上側保持容量電極25aおよび25bと上側保持容量電極25cおよび25dとの間で開口したスリット部27aを有している。その他の構成および効果については、上記実施形態1で説明したAM基板12aと同様であるので、その説明を省略する。なお、スリット部27aのパターン形状は、図15に示したものに特に限定されることなく、上側保持容量電極25a〜25dや保持容量配線27の形状に応じて、適宜調整されるものである。
また、対向基板13は、基板31上に、カラーフィルタ層37、対向電極39および配向膜(不図示)などが順に積層された多層積層構造になっている。
カラーフィルタ層37は、AM基板12fの各画素に対応してマトリクス状に設けられたR、GおよびBのうちのいずれか1つの着色層37aと、各着色層37aの間に設けられたブラックマトリクス37bとを備えている。また、このブラックマトリクス37bは、図16に示すように、AM基板12fに設けられたスリット部27aと重なるように配置されている。これにより、ノーマリーホワイトモードの液晶表示装置では、黒表示時にスリット部27aからの光漏れを抑制することができる。
次に、上記構成の液晶表示パネル5の製造方法について説明する。液晶表示パネル5は、以下に説明するAM基板作製工程、対向基板作製工程および液晶表示パネル作製工程を経て製造される。また、AM基板作製工程および液晶表示パネル作製工程の少なくとも一方の後に検査工程を行い、検査工程で画素欠陥が検出された場合には、検査工程の後に画素欠陥を修正する工程が追加される。
以下に、AM基板作製工程について、説明する。
まず、ガラス、プラスチックなどの基板31上の基板全体に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜(厚さ1000Å〜3000Å)をスパッタリング法により成膜し、その後、フォトリソグラフィー技術(Photo Engraving Process、以下、「PEP技術」と称する)によりパターン形成して、走査信号線22、ゲート電極32Rおよび保持容量配線27を形成する。
次いで、走査信号線22などが形成された基板全体に、CVD(Chemical Vapor Deposition)法により窒化シリコンや酸化シリコンなどの無機絶縁膜(厚さ3000Å〜5000Å程度)を成膜し、ゲート絶縁膜33を形成する。
続いて、ゲート絶縁膜33上の基板全体に、CVD法により真性アモルファスシリコン膜(厚さ1000Å〜3000Å)と、リンがドープされたn+アモルファスシリコン膜(厚さ400Å〜700Å)とを連続して成膜し、その後、PEP技術によりゲート電極32R上に島状にパターン形成して、真性アモルファスシリコン層とn+アモルファスシリコン層からなるシリコン積層体を形成する。
続いて、シリコン積層体が形成された基板全体に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜(厚さ1000Å〜3000Å)をスパッタリング法により成膜し、その後、PEP技術によりパターン形成して、データ信号線23、接続電極25Rおよび25L、並びに上側保持容量電極25a〜25dを形成する(保持容量電極形成工程)。
さらに、データ信号線23、接続電極25Rおよび25Lをマスクとして、シリコン積層体を構成するn+アモルファスシリコン層をエッチング除去して、チャネル部を形成して、ソース電極36aおよびドレイン電極36bを有する半導体層を形成する(チャネル部形成工程)。
ここで、半導体層は、上記のようにアモルファスシリコン膜により形成させてもよいが、ポリシリコン膜を成膜させてもよく、また、アモルファスシリコン膜およびポリシリコン膜にレーザアニール処理を行って結晶性を向上させてもよい。これにより、半導体層内の電子の移動速度が速くなり、TFT24の特性を向上させることができる。
次いで、データ信号線23などが形成された基板全体に、CVD法により窒化シリコンや酸化シリコンなどの無機絶縁膜(厚さ2000Å〜5000Å)、またはダイコート(塗布)法により、感光性アクリル樹脂を(厚さ2μm〜4μm)を成膜して、層間絶縁膜38を形成する。
その後、層間絶縁膜38の上側保持容量電極25a〜25dに対応する部分をそれぞれエッチング除去して、コンタクトホール26a〜26dを形成する。
続いて、コンタクトホール26a〜26dが形成された層間絶縁膜38上の基板全体に、ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)、酸化亜鉛、酸化スズなどからなる透明導電膜(厚さ1000Å〜2000Å)をスパッタリング法により成膜し、その後、PEP技術によりパターン形成して、画素電極21Rおよび21Lを形成する。
最後に、画素電極21Rおよび21L上の基板全体に、ポリイミド樹脂を厚さ500Å〜1000Åで印刷し、その後、焼成して、回転布にて1方向にラビング処理を行って、配向膜を形成する。
以上のようにして、AM基板12fが作製(製造)される。
以下に、対向基板作製工程について、説明する。
まず、ガラス、プラスチックなどの基板31上の基板全体に、クロム薄膜、または黒色顔料を含有する樹脂を成膜した後、PEP技術によりパターン形成して、ブラックマトリクス37bを形成する。
次いで、ブラックマトリクスの間のそれぞれに、顔料分散法などを用いて、赤、緑および青のいずれの着色層37a(厚さ2μm程度)をパターン形成してカラーフィルタ層37を形成する。
続いて、カラーフィルタ層37上の基板全体に、ITO、IZO、酸化亜鉛、酸化スズなどからなる透明導電膜(厚さ1000Å程度)を成膜して、対向電極39を形成する。
最後に、対向電極39上の基板全体に、ポリイミド樹脂を厚さ500Å〜1000Åで印刷し、その後、焼成して、回転布にて1方向にラビング処理を行って、配向膜を形成する。
上記のようにして、対向基板13を作製することができる。
<液晶表示パネル作製工程>
以下に、液晶表示パネル作製工程について、説明する。
まず、上述のようにして作製されたAM基板12fおよび対向基板13のうちの一方に、スクリーン印刷により、熱硬化性エポキシ樹脂などからなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層14の厚さに相当する直径を持ち、プラスチックまたはシリカからなる球状のスペーサーを散布する。
次いで、AM基板12fと対向基板13とを貼り合わせ、シール材料を硬化させて、空の液晶表示パネルを作製する。
最後に、空の液晶表示パネルに、減圧法により液晶材料を注入した後、液晶注入口にUV硬化樹脂を塗布し、UV照射により、液晶材料を封止する。これによって、液晶層14が形成される。
以上のようにして、液晶表示パネル5が作製(製造)される。
以下に、検査工程および欠陥修正工程について、説明する。
まず、AM基板作製工程の後(配向膜の形成前)に、検査工程(短絡部検出工程)を行う場合について、説明する。
この短絡部検出工程では、AM基板作製工程で作製されたAM基板12fに対して、外観検査や電気光学検査などを行うことにより、短絡が発生した位置(短絡部)を検出する。ここで、外観検査とは、CCDカメラなどにより、配線パターンを光学的に検査するものであり、電気光学検査とは、アクティブマトリクス基板に対向するようにモジュレータ(電気光学素子)を設置した後、アクティブマトリクス基板とモジュレータとの間に電圧を印加させると共に光を入射させて、その光の輝度の変化をCCDカメラで捉えることで配線パターンを電気光学的に検査するものである。
続いて、短絡部が検出されたAM基板12fについて、短絡部を除去する欠陥修正を行う。本実施形態では、AM基板12faの上側保持容量電極25aおよび25cの間で短絡が発生した場合の短絡の修正方法について、図17を用いて説明する。
具体的には、短絡部である膜残り98に対してスリット部27aを介してレーザを照射することにより、短絡した上側保持容量電極25aおよび25cを分離する。これにより、分離された上側保持容量電極25aおよび25cは、正常な画素における上側保持容量電極25aおよび25cと同等に機能することになる。
ここで、膜残り98の切断には、例えば、YAG(Yttrium Aluminium Garnet)レーザの第4高調波(波長266nm)が用いられる。これによれば、レーザ照射による短絡部の切断を精度よく行うことができる。
また、スリット部27aの幅は、5μm以上であることが好ましく、スリット部27aの面積としては、25μm以上であることが好ましい。なお、スリット部27aの幅とは、データ信号線23の延びる方向のスリット部27aの長さである。これにより、YAGレーザによって切断加工する場合のレーザ照射領域を確保することができる。さらに、レーザ照射時のYAGレーザの照射ビーム径の広がり、レーザ照射時のアライメントなどを考慮すると、スリット部27aの幅は、10μm以上であることが好ましく、スリット部27aの面積としては、100μm以上であることが好ましい。
なお、上記検査工程および欠陥修正工程は、画素電極21Rおよび21Lを形成した後の他に、上側保持容量電極25a〜25dを形成する保持容量電極形成工程の後、または、チャネル部を形成するチャネル部形成工程の後に行ってもよい。これによれば、製造工程のより初期の段階で画素欠陥を修正することができ、AM基板および液晶表示パネルの製造歩留りをより向上させることができる
次に、液晶表示パネル作製工程の後に、検査工程(短絡部検出工程)を行う場合について、説明する。
この短絡部検出工程では、液晶表示パネル作製工程で作製された液晶表示パネル5に対して、点灯検査を行うことにより、短絡部を検出する。具体的には、例えば、各走査信号線22にバイアス電圧−10V、周期16.7msec、パルス幅50μsecの+15Vのパルス電圧のゲート検査信号を入力して全てのTFT24をオン状態にする。さらに、各データ信号線23に16.7msec毎に極性が反転する±2Vの電位のソース検査信号を入力して、各TFT24のソース電極36aおよびドレイン電極36bを介して画素電極21に±2Vに対応した電荷を書き込む。同時に、対向電極39および保持容量配線27に直流で−1Vの電位の対向電極検査信号を入力する。このとき、画素電極21Rおよび21Lと対向電極39との間で構成される液晶容量、および保持容量配線27と上側保持容量電極25a〜25dとの間で構成される保持容量素子に電圧が印加され、その画素電極21Rおよび21Lで構成する画素が点灯状態になる。そして、隣り合った画素の各上側保持容量電極の間(例えば、25aおよび25cの間)で短絡が発生した箇所では、その画素電極21Lおよび21Rが導通して、連結欠点となる。これにより、短絡部の位置が検出される。
続いて、短絡部が検出されたAM基板12fについて、短絡部を除去する欠陥修正を行う。具体的な修正方法については、上述したAM基板12fでの修正方法と実質的に同じであるので詳細な説明を省略する。なお、AM基板12fでの修正の場合には、AM基板12fの表面および裏面の両方からレーザ照射が可能であったが、液晶表示パネル5での修正の場合には、AM基板12fの基板側(裏面)からレーザ照射を行うことになる。
以上説明したように、本実施形態のAM基板12fによれば、上側保持容量電極25aおよび25c、並びに上側保持容量電極25bおよび25dの各間において短絡が発生した場合には、スリット部27aを介して、短絡部である膜残り98に対してレーザ照射を行うことにより、画素欠陥を容易に修正することができ、AM基板および液晶表示パネルの製造歩留りを向上させることができる。
また、上側保持容量電極25a〜25d上の膜残り98が、アモルファスシリコン膜などの高抵抗半導体膜のみにより形成されている場合には、保持容量配線27にスリット部27aが設けられているので、保持容量配線27に与えられる電位により、その膜残り98がチャネル化し難くなり、上記のようなレーザ修正を行わずとも連結欠点の発生を抑制することができる。これとは反対に、保持容量配線27にスリット部27aが設けられていないときには、保持容量配線27がゲート電極として機能するとともに、各上側保持容量電極がソース電極およびドレイン電極としてそれぞれ機能することにより、高抵抗半導体膜の膜残り98がチャネル化し、各上側保持容量電極の間が導通することになる。
(実施形態7)
図18は、本実施形態のAM基板12gを模式的に示す平面図であり、図19は図18中のXIX−XIX線断面図である。
このAM基板12gでは、図19に示すように、層間絶縁膜38が下層の第1層間絶縁膜38aと上層の第2層間絶縁膜38bとの2層構造となっており、その層間絶縁膜38が保持容量配線27のスリット部27aと重なるように開口したスリット部38cを有している。その他の構成および効果については、上記実施形態1で説明したAM基板12aと同様であるので、その説明を省略する。
第1層間絶縁膜38aは、CVD法により窒化シリコンや酸化シリコンなどの無機絶縁膜(厚さ2000Å〜5000Å)を成膜して形成され、第2層間絶縁膜は、ダイコート(塗布)法により、感光性アクリル樹脂を(厚さ2μm〜4μm)を成膜して形成される。
スリット部38cは、層間絶縁膜38に、上側保持容量電極25a〜25dに対応するコンタクトホール26a〜26dを形成する際に、同時に形成される。具体的には、まず、第2層間絶縁膜38を構成する感光性アクリル樹脂をパターニングして、続いて、そのパターニングされた感光性アクリル樹脂をマスクとして、第1層間絶縁膜を構成する無機絶縁膜をドライエッチングすることにより、コンタクトホール26a〜26dおよびスリット部38cを有する層間絶縁膜38が形成される。
また、コンタクトホール26a〜26dなどを形成する上記エッチング工程において、上側保持容量電極25a〜25dの間に発生した膜残り98を除去することもできる。これによれば、レーザ照射による短絡部の切断を行うことなく、通常のエッチングによって短絡部を除去することができる。
(実施形態8)
図20は、本実施形態のAM基板12hを模式的に示す平面図であり、図21は図20中のXXI−XXI線断面図である。
このAM基板12hでは、図21に示すように、副画素電極21Rが保持容量配線27のスリット27aに重なるように配置されている。その他の構成および効果については、上記実施形態1で説明したAM基板12aと同様であるので、その説明を省略する。
このAM基板12hによれば、副画素電極21Rがスリット27aに重なっているので、レーザ照射をAM基板12hの基板側(裏面)から行うことになる。また、ノーマリーホワイトモードの液晶表示装置に適用した場合に、黒表示時の光漏れを抑制することができるので、表示品位の低下を抑え、かつ開口率の低下を抑制することができる。
(実施形態9)
図22は、本実施形態のテレビジョン装置15を示すブロック図である。
テレビジョン装置15は、図22に示すように、テレビジョン放送を受信して映像信号を出力するチューナ部11と、チューナ部11から供給される映像信号に基づいて、画像を表示する液晶表示装置10とを備えている。
図23は、本実施形態の液晶表示装置10を示すブロック図である。
液晶表示装置10は、図23に示すように、チューナ部11などから供給される映像信号を輝度信号および色信号に分離するためのY/C分離回路1と、輝度信号および色信号を光の3原色であるR、GおよびBのアナログRGB信号に変換するためのビデオクロマ回路2と、アナログRGB信号をデジタルRGB信号に変換するためのA/Dコンバータ3と、デジタルRGB信号が入力される液晶コントローラ4と、液晶コントローラ4からのデジタルRGB信号が所定のタイミングで入力され、実質的に画像を表示する上記各実施形態で説明したAM基板12を備えた液晶表示パネル5と、液晶表示パネル5に階調電圧を供給するための階調回路7と、液晶表示パネル5に光を供給するためのバックライト9と、バックライト9を駆動させるためのバックライト駆動回路8と、上記構成のシステム全体を制御するためのマイコン6とを備えている。
なお、Y/C分離回路1に供給される映像信号としては、上記のようなテレビジョン放送に基づく映像信号の他に、カメラにより撮像された映像信号、インターネット回線を介して供給される映像信号など、様々な映像信号を利用することができる。
上記構成のテレビジョン装置15および液晶表示装置10は、画素欠陥を容易に修正されAM基板を備えているので、製造歩留りの向上を図ることができる。
以上、本発明の好ましい実施形態について説明したが、本発明の技術的範囲は上記実施形態に記載の範囲に限定されない。上記実施形態が例示であり、それらの各構成要素や各処理プロセスの組合せに、さらにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
本発明のAM基板は、液晶表示装置、無機または有機EL表示装置などに利用することができる。また本発明の液晶表示装置は各種の電気機器に利用することができる。例えば、携帯電話機、PDA(Personal Digital Assistance )、パーソナルコンピュータ、薄型テレビ、医療用ディスプレイ、カーナビゲーションシステム、アミューズメント機器などに利用することができる。
本発明のAM基板12の一態様を模式的に示す平面図である。 図1中のII−II線断面図である。 実施形態1のAM基板12aを模式的に示す平面図である。 図3中のIV−IV線断面図である。 上側保持容量電極25a,25c間で短絡が生じた場合の修正工程を模式的に説明するための平面図である。 上側保持容量電極25aとデータ信号線23とで短絡が生じた場合の修正工程を模式的に説明するための平面図である。 上側保持容量電極25aと保持容量配線27とが短絡した場合の修正工程を模式的に説明するための平面図である。 上側保持容量電極25bと上側保持容量電極25dとの間で短絡が生じた場合の修正工程を模式的に説明するための平面図である。 上側保持容量電極25bとデータ信号線23とで短絡が生じた場合の修正工程を模式的に説明するための平面図である。 上側保持容量電極25bと保持容量配線27とが短絡した場合の修正工程を模式的に説明するための平面図である。 上側保持容量電極25a,25cと保持容量配線27が重なる領域の面積が、上側保持容量電極25b,25dと保持容量配線27が重なる領域の面積よりも小さくなるように設定された実施形態2のAM基板12bを模式的に示す平面図である。 実施形態3のAM基板12cを模式的に示す平面図である。 実施形態4のAM基板12dを模式的に示す平面図である。 実施形態5のAM基板12eを模式的に示す平面図である。 実施形態6のAM基板12fを模式的に示す平面図である。 図15中のXVI−XVI線に沿った実施形態5の液晶表示パネルを模式的に示す断面図である。 実施形態6のAM基板12fにおいて、上側保持容量電極25a,25c間で短絡が生じた場合の修正工程を模式的に説明するための平面図である。 実施形態7のAM基板12gを模式的に示す平面図である。 図18中のXIX−XIX線断面図である。 実施形態8のAM基板12hを模式的に示す平面図である。 図20中のXXI−XXI線断面図である。 実施形態9のテレビジョン装置15を示すブロック図である。 実施形態9の液晶表示装置10を示すブロック図である。 従来のAM型液晶表示装置に用いられる、保持容量素子を備えたAM基板の一画素の構成を示す平面模式図である。 図24に示すAM基板を線分A−A’にて切断した断面を示す断面模式図である。 一画素を複数のサブピクセルに分割したAM基板における一画素の構成を示す平面模式図である。 図26に示すAM基板を線分B−B’にて切断した断面を示す断面模式図である。
符号の説明
10 液晶表示装置
11 チューナ部
12 AM基板
13 対向基板
14 液晶層(表示媒体層)
15 テレビジョン装置
20 保持容量素子
20R 第1保持容量素子
20L 第2保持容量素子
21 画素電極
21R 副画素電極(第1画素電極)
21L 副画素電極(第2画素電極)
22 走査信号線
22a 第1走査信号線
22b 第2走査信号線
23 データ信号線
24,24L,24R TFT(アクティブ素子)
25L,25R 接続電極
25a,25b,25c,25d 上側保持容量電極
26a,26b,26c,26d コンタクトホール
27 保持容量(共通)配線
27a,38c スリット部
31 基板
32,32R ゲート電極
33 ゲート絶縁膜
34 高抵抗半導体層
36a ソース電極
36b ドレイン電極
37b ブラックマトリクス
38 層間絶縁膜
39 対向電極
98 膜残り(短絡部)

Claims (22)

  1. 基板と、前記基板上に形成された第1および第2アクティブ素子と、前記基板上に形成された第1および第2保持容量素子と、前記第1および第2保持容量素子を覆う層間絶縁膜と、前記層間絶縁膜上にそれぞれ形成され、かつ互いに隣接する第1および第2画素電極とを有しており、前記第1画素電極には前記第1アクティブ素子を介して第1データ信号が入力され、前記第2画素電極には前記第2アクティブ素子を介して前記第1データ信号と異なる第2データ信号が入力されるアクティブマトリクス基板であって、
    前記第1および第2保持容量素子は、互いに共有する保持容量配線と、前記保持容量配線上に形成された絶縁膜とを有しており、
    前記第1保持容量素子は、前記絶縁膜を介して前記保持容量配線に対向配置された保持容量電極を有しており、
    前記第1保持容量素子における保持容量電極は、前記層間絶縁膜にそれぞれ形成されたコンタクトホールを介して前記第1画素電極と導通していると共に、前記第1アクティブ素子のドレイン電極と導通しており、
    前記第2保持容量素子は前記絶縁膜を介して前記保持容量配線に対向配置された保持容量電極を有しており、
    前記第2保持容量素子における保持容量電極は、前記層間絶縁膜にそれぞれ形成されたコンタクトホールを介して前記第2画素電極と導通していると共に、前記第2アクティブ素子のドレイン電極と導通しており、
    前記保持容量配線は、前記第1保持容量素子における保持容量電極と前記第2保持容量素子における保持容量電極との間で開口したスリット部を有しているアクティブマトリクス基板。
  2. 前記第1保持容量素子における保持容量電極を2つ以上有し、
    前記第1保持容量素子における前記2つ以上の保持容量電極のうち少なくとも1つの保持容量電極が、前記第1アクティブ素子の前記ドレイン電極に接続されている第1接続電極と接続されている請求項に記載のアクティブマトリクス基板。
  3. 前記第1保持容量素子における前記2つ以上の保持容量電極は、前記第1接続電極に接続された前記保持容量電極と、前記第1接続電極に接続されていない前記保持容量電極とを含み、前記第1接続電極に接続された前記保持容量電極と前記保持容量配線とが重なる領域の面積が、前記第1接続電極に接続されていない前記保持容量電極と前記保持容量配線とが重なる領域の面積と異なる請求項に記載のアクティブマトリクス基板。
  4. 前記第2保持容量素子における保持容量電極を2つ以上有し、
    前記第2保持容量素子における前記2つ以上の保持容量電極のうち少なくとも1つの保持容量電極が、前記第2アクティブ素子の前記ドレイン電極に接続されている第2接続電極と接続されている請求項に記載のアクティブマトリクス基板。
  5. 前記第2保持容量素子における前記2つ以上の保持容量電極は、前記第2接続電極に接続された前記保持容量電極と、前記第2接続電極に接続されていない前記保持容量電極とを含み、前記第2接続電極に接続された前記保持容量電極と前記保持容量配線とが重なる領域の面積が、前記第2接続電極に接続されていない前記保持容量電極と前記保持容量配線とが重なる領域の面積と異なる請求項に記載のアクティブマトリクス基板。
  6. 前記第1保持容量素子における保持容量電極を2つ以上有し、
    前記第2保持容量素子における保持容量電極を2つ以上有し、
    前記第1保持容量素子における前記2つ以上の保持容量電極と、前記第2保持容量素子における前記2つ以上の保持容量電極とが、前記保持容量配線が延びる方向に対して交差する方向に隣接しており、前記第1接続電極に接続された、前記第1保持容量素子における保持容量電極と、前記第2接続電極に接続された、前記第2保持容量素子における保持容量電極とが、前記保持容量配線が延びる方向にずれて配置されている請求項に記載のアクティブマトリクス基板。
  7. 前記第1保持容量素子における保持容量電極を2つ以上有し、
    前記第2保持容量素子における保持容量電極を2つ以上有し、
    前記第1保持容量素子における前記2つ以上の保持容量電極と、前記第2保持容量素子における前記2つ以上の保持容量電極とが、前記保持容量配線が延びる方向に配置されており、前記第1接続電極に接続された、前記第1保持容量素子における保持容量電極と、前記第2接続電極に接続された、前記第2保持容量素子における保持容量電極とが、前記第1および第2接続電極に接続されていない前記保持容量電極を挟んで配置されている請求項に記載のアクティブマトリクス基板。
  8. 列方向に延びる複数の走査信号線と、前記列方向に対して交差する行方向に延びる複数のデータ信号線とを有しており、前記第1画素電極は、前記複数の走査信号線のうちの第1走査信号線に供給される走査信号と、前記複数のデータ信号線のうちの第1データ信号線に供給されるデータ信号とによって選択される2つ以上の副画素電極のうちの1つであり、前記第2画素電極は、前記保持容量配線を挟んで、前記第1走査信号線と行方向に隣接する第2走査信号線に供給される走査信号と、前記第1データ信号線に供給されるデータ信号とによって選択される2つ以上の副画素電極のうちの1つである請求項に記載のアクティブマトリクス基板。
  9. 前記層間絶縁膜は、前記保持容量配線のスリット部と重なるように、開口したスリット部を有している請求項1に記載のアクティブマトリクス基板。
  10. 前記保持容量配線のスリット部の幅は、5μm以上である請求項1に記載のアクティブマトリクス基板。
  11. 前記保持容量配線のスリット部は、前記第1画素電極、または、第2画素電極に重なっている請求項1に記載のアクティブマトリクス基板。
  12. 請求項1に記載のアクティブマトリクス基板と、前記アクティブマトリクス基板に対向する対向電極と、前記アクティブマトリクス基板および前記対向電極の間隙に介在する表示媒体層とを有する表示装置であって、
    前記保持容量配線と前記対向電極とに同電位が与えられている表示装置。
  13. 請求項1に記載のアクティブマトリクス基板と、前記アクティブマトリクス基板に対向する対向電極が一方面に形成された対向基板と、前記アクティブマトリクス基板および前記対向基板の間隙に介在する液晶層とを有する液晶表示装置。
  14. 前記保持容量配線と前記対向電極とに同電位が与えられている請求項13に記載の液晶表示装置。
  15. 前記液晶層が負の誘電異方性を有するネマチック液晶材料を含む垂直配向型液晶層である請求項14に記載の液晶表示装置。
  16. ノーマリーブラックモードで駆動する請求項15に記載の液晶表示装置。
  17. 前記保持容量配線と前記対向電極とに異なる電位が与えられている請求項13に記載の液晶表示装置。
  18. 前記液晶層が正の誘電異方性を有するネマチック液晶材料を含むツイスト配向型液晶層である請求項17に記載の液晶表示装置。
  19. ノーマリーホワイトモードで駆動する請求項18に記載の液晶表示装置。
  20. 前記保持容量配線は、前記各保持容量電極の間で開口したスリット部を有し、
    前記対向基板には、前記スリット部に重なるように、ブラックマトリクスが設けられている請求項13に記載の液晶表示装置。
  21. 請求項13に記載の液晶表示装置を備えるテレビジョン装置。
  22. 請求項12に記載の表示装置を備えるテレビジョン装置。
JP2008209580A 2004-12-16 2008-08-18 アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置 Active JP4288303B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008209580A JP4288303B2 (ja) 2004-12-16 2008-08-18 アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004364498 2004-12-16
JP2005295015 2005-10-07
JP2008209580A JP4288303B2 (ja) 2004-12-16 2008-08-18 アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008125311A Division JP4245650B2 (ja) 2004-12-16 2008-05-12 アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009016663A Division JP4713646B2 (ja) 2004-12-16 2009-01-28 アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置

Publications (2)

Publication Number Publication Date
JP2008287290A JP2008287290A (ja) 2008-11-27
JP4288303B2 true JP4288303B2 (ja) 2009-07-01

Family

ID=36587888

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2006548873A Active JP4484881B2 (ja) 2004-12-16 2005-12-14 アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置
JP2008125311A Expired - Fee Related JP4245650B2 (ja) 2004-12-16 2008-05-12 アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置
JP2008209580A Active JP4288303B2 (ja) 2004-12-16 2008-08-18 アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置
JP2009016663A Active JP4713646B2 (ja) 2004-12-16 2009-01-28 アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2006548873A Active JP4484881B2 (ja) 2004-12-16 2005-12-14 アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置
JP2008125311A Expired - Fee Related JP4245650B2 (ja) 2004-12-16 2008-05-12 アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009016663A Active JP4713646B2 (ja) 2004-12-16 2009-01-28 アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置

Country Status (5)

Country Link
US (3) US7714948B2 (ja)
EP (2) EP1837842B1 (ja)
JP (4) JP4484881B2 (ja)
CN (1) CN100481156C (ja)
WO (1) WO2006064832A1 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4484881B2 (ja) * 2004-12-16 2010-06-16 シャープ株式会社 アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置
KR20070109192A (ko) * 2006-05-10 2007-11-15 삼성전자주식회사 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
KR20080000496A (ko) * 2006-06-27 2008-01-02 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP4179393B2 (ja) * 2006-09-14 2008-11-12 エプソンイメージングデバイス株式会社 表示装置及びその製造方法
US7920219B2 (en) * 2006-10-30 2011-04-05 Samsung Electronics Co., Ltd. Liquid crystal display device and method of manufacturing the same
US8592262B2 (en) * 2006-11-16 2013-11-26 Au Optronics Corporation Residue isolation process in TFT LCD fabrication
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
TWI464510B (zh) * 2007-07-20 2014-12-11 Semiconductor Energy Lab 液晶顯示裝置
CN101971234B (zh) * 2007-09-05 2012-11-07 夏普株式会社 有源矩阵基板、显示装置、有源矩阵基板的制造方法
CN101681070B (zh) 2007-09-20 2011-08-10 夏普株式会社 有源矩阵基板、液晶面板、液晶显示单元、液晶显示装置、电视接收机、和有源矩阵基板的制造方法
US20100231493A1 (en) * 2007-09-27 2010-09-16 Yasuyoshi Kaise Display device
JP5138698B2 (ja) 2007-10-11 2013-02-06 シャープ株式会社 液晶表示パネル及び液晶表示装置
TWI356940B (en) * 2007-10-24 2012-01-21 Chunghwa Picture Tubes Ltd Liquid crystal display panel
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
CN101896863B (zh) * 2007-12-19 2012-04-04 夏普株式会社 液晶装置和电视接收装置
JP5107070B2 (ja) * 2008-01-28 2012-12-26 株式会社ジャパンディスプレイウェスト 表示装置
RU2453880C1 (ru) * 2008-06-20 2012-06-20 Шарп Кабусики Кайся Жидкокристаллическое устройство отображения
EP2325691A4 (en) * 2008-08-27 2012-12-05 Sharp Kk ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, LIQUID CRYSTAL DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY UNIT AND TV RECEIVER
CN102132203B (zh) * 2008-08-27 2014-05-07 夏普株式会社 有源矩阵基板、液晶面板、液晶显示单元、液晶显示装置、电视接收机、有源矩阵基板的制造方法
EP2360518A4 (en) * 2008-12-09 2012-07-04 Sharp Kk ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, LIQUID CRYSTAL DISPLAY UNIT, LIQUID CRYSTAL DISPLAY DEVICE AND TV RECEIVER
JP2010185928A (ja) * 2009-02-10 2010-08-26 Sony Corp 表示装置の製造方法および表示装置
US8976209B2 (en) * 2009-03-05 2015-03-10 Sharp Kabushiki Kaisha Active matrix substrate, method for producing active matrix substrate, liquid crystal panel, method for producing liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
US8698969B2 (en) * 2009-03-05 2014-04-15 Sharp Kabushiki Kaisha Active matrix substrate, method for producing active matrix substrate, liquid crystal panel, method for producing liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
US20120007843A1 (en) * 2009-03-24 2012-01-12 Sharp Kabushiki Kaisha Tft substrate and liquid crystal display apparatus using the same
WO2011001557A1 (ja) * 2009-06-29 2011-01-06 シャープ株式会社 アクティブマトリクス基板の製造装置及び製造方法、並びに表示パネルの製造装置及び製造方法
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR101801959B1 (ko) * 2009-10-21 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기
JP5442754B2 (ja) * 2009-10-28 2014-03-12 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
KR20190093706A (ko) 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
TWI542931B (zh) * 2010-08-11 2016-07-21 友達光電股份有限公司 畫素結構之修補方法、修補後之畫素結構以及畫素陣列
KR20120042029A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
WO2012111524A1 (ja) * 2011-02-16 2012-08-23 シャープ株式会社 アクティブマトリクス基板、表示パネル、表示装置、及びテレビ受信装置
WO2012115000A1 (ja) * 2011-02-23 2012-08-30 シャープ株式会社 アクティブマトリクス基板、表示装置及びテレビ受信装置
JP5766481B2 (ja) * 2011-03-29 2015-08-19 株式会社Joled 表示装置および電子機器
WO2013021926A1 (ja) * 2011-08-10 2013-02-14 シャープ株式会社 液晶表示パネル
US20130105800A1 (en) * 2011-11-01 2013-05-02 Shenzhen China Star Optoelectronics Technology Co.,Ltd. Thin film transistor array substrate and manufacture method thereof
TWI452559B (zh) * 2011-11-14 2014-09-11 Au Optronics Corp 顯示面板及其驅動方法
KR101878333B1 (ko) * 2012-01-09 2018-07-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 리페어 방법
US8912547B2 (en) * 2012-01-20 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, and semiconductor device
TWI687748B (zh) * 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
JP6402713B2 (ja) * 2013-06-27 2018-10-10 凸版印刷株式会社 薄膜トランジスタアレイ、その製造方法、画像表示装置及び表示方法
US20160048066A1 (en) * 2013-08-07 2016-02-18 Sakai Display Products Corporation Method for Manufacturing Display Panel and Display Panel
JP6556998B2 (ja) 2013-11-28 2019-08-07 株式会社半導体エネルギー研究所 表示装置
TWI553379B (zh) * 2014-06-25 2016-10-11 群創光電股份有限公司 顯示面板和應用其之顯示裝置
CN104777635B (zh) * 2015-04-08 2018-07-06 深圳市华星光电技术有限公司 液晶面板的像素缺陷修复方法及液晶面板
CN104793366B (zh) * 2015-04-23 2018-01-16 深圳市华星光电技术有限公司 经亮点修复后的液晶面板及其亮点修复方法
TWI562340B (en) * 2015-09-15 2016-12-11 Au Optronics Corp Pixel structure and display panel
JP6947550B2 (ja) * 2017-06-27 2021-10-13 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750278B2 (ja) 1988-06-01 1995-05-31 松下電器産業株式会社 液晶表示装置
JPH07119919B2 (ja) * 1991-05-15 1995-12-20 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置
JP2668317B2 (ja) 1993-03-22 1997-10-27 セイコーエプソン株式会社 アクティブマトリクスパネル
JPH07270824A (ja) 1994-03-31 1995-10-20 Mitsubishi Electric Corp 液晶表示装置及びその製造方法
JPH08893A (ja) 1994-06-18 1996-01-09 Katsumi Hashimoto 物干器具
JPH08893U (ja) * 1994-10-28 1996-05-31 三洋電機株式会社 液晶表示装置
KR970011972A (ko) 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JP2933879B2 (ja) 1995-08-11 1999-08-16 シャープ株式会社 透過型液晶表示装置およびその製造方法
JP3418653B2 (ja) 1995-09-28 2003-06-23 シャープ株式会社 アクティブマトリクス型液晶表示装置
JP3031664B2 (ja) 1996-02-19 2000-04-10 株式会社アドバンスト・ディスプレイ Tftアレイ基板およびこれを用いた液晶表示装置
JP3062090B2 (ja) * 1996-07-19 2000-07-10 日本電気株式会社 液晶表示装置
KR100430773B1 (ko) * 1998-07-14 2004-05-10 가부시끼가이샤 도시바 액티브 매트릭스형 액정표시장치
US6448579B1 (en) * 2000-12-06 2002-09-10 L.G.Philips Lcd Co., Ltd. Thin film transistor array substrate for liquid crystal display and a method for fabricating the same
TWI301915B (ja) * 2000-03-17 2008-10-11 Seiko Epson Corp
KR100848099B1 (ko) * 2002-05-27 2008-07-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
JP4099324B2 (ja) 2000-11-27 2008-06-11 シャープ株式会社 液晶表示装置
US6900852B2 (en) * 2001-01-31 2005-05-31 Matsushita Electric Industrial Co., Ltd. Active matrix liquid crystal display element
KR100620847B1 (ko) * 2001-06-05 2006-09-13 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이기판 및 그의 제조방법
KR100437825B1 (ko) * 2001-07-06 2004-06-26 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판
US6897908B2 (en) * 2001-11-23 2005-05-24 Chi Mei Optoelectronics Corporation Liquid crystal display panel having reduced flicker
JP4342200B2 (ja) 2002-06-06 2009-10-14 シャープ株式会社 液晶表示装置
JP4248306B2 (ja) 2002-06-17 2009-04-02 シャープ株式会社 液晶表示装置
TW544940B (en) * 2002-07-03 2003-08-01 Au Optronics Corp Thin film transistor array
JP4281318B2 (ja) * 2002-09-27 2009-06-17 コニカミノルタホールディングス株式会社 着色微粒子分散体、水性インク及びそれを用いた画像形成方法
JP3870941B2 (ja) * 2002-10-31 2007-01-24 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2004318086A (ja) 2003-03-31 2004-11-11 Fujitsu Display Technologies Corp 薄膜トランジスタ基板およびそのリペア方法
JP4329445B2 (ja) * 2003-08-04 2009-09-09 セイコーエプソン株式会社 電気光学装置並びに電子機器
JP4088619B2 (ja) * 2004-01-28 2008-05-21 シャープ株式会社 アクティブマトリクス基板及び表示装置
JP2006078789A (ja) * 2004-09-09 2006-03-23 Sharp Corp 半透過型液晶表示装置
JP4484881B2 (ja) * 2004-12-16 2010-06-16 シャープ株式会社 アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置
JP2009090318A (ja) * 2007-10-09 2009-04-30 Nisshin Steel Co Ltd 金属板の角筒深絞り加工方法

Also Published As

Publication number Publication date
WO2006064832A1 (ja) 2006-06-22
US7714948B2 (en) 2010-05-11
EP1837842B1 (en) 2014-01-22
JP4484881B2 (ja) 2010-06-16
US20090268116A1 (en) 2009-10-29
US20090225247A1 (en) 2009-09-10
JP2008203889A (ja) 2008-09-04
US20080002076A1 (en) 2008-01-03
EP1837842A1 (en) 2007-09-26
US7768584B2 (en) 2010-08-03
JPWO2006064832A1 (ja) 2008-06-12
JP2009104179A (ja) 2009-05-14
CN100481156C (zh) 2009-04-22
JP2008287290A (ja) 2008-11-27
CN101080756A (zh) 2007-11-28
US8089571B2 (en) 2012-01-03
JP4245650B2 (ja) 2009-03-25
EP2246836A1 (en) 2010-11-03
EP1837842A4 (en) 2008-04-09
JP4713646B2 (ja) 2011-06-29

Similar Documents

Publication Publication Date Title
JP4288303B2 (ja) アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置
JP4405557B2 (ja) アクティブマトリクス基板、表示装置、テレビジョン装置、アクティブマトリクス基板の製造方法、及び表示装置の製造方法
JP4364925B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
JP4108078B2 (ja) アクティブマトリクス基板及び表示装置
JP2005148534A (ja) 液晶表示装置
WO2010100788A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
US20080049155A1 (en) Active Matrix Substrate, Method for Correcting a Pixel Deffect Therein and Manufacturing Method Thereof
JP2005252228A (ja) 表示装置及びその製造方法
JP5301567B2 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
US20110310343A1 (en) Display device, method for manufacturing the same, and active matrix substrate
JPH09230385A (ja) アクティブマトリクス表示装置及びその欠陥修復方法
JP2007025281A (ja) 液晶表示装置
JP2008145558A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090330

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4288303

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4