Nothing Special   »   [go: up one dir, main page]

JP4282985B2 - 表示装置の作製方法 - Google Patents

表示装置の作製方法 Download PDF

Info

Publication number
JP4282985B2
JP4282985B2 JP2002380882A JP2002380882A JP4282985B2 JP 4282985 B2 JP4282985 B2 JP 4282985B2 JP 2002380882 A JP2002380882 A JP 2002380882A JP 2002380882 A JP2002380882 A JP 2002380882A JP 4282985 B2 JP4282985 B2 JP 4282985B2
Authority
JP
Japan
Prior art keywords
semiconductor film
film
laser beam
laser light
irradiated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002380882A
Other languages
English (en)
Other versions
JP2004212557A5 (ja
JP2004212557A (ja
Inventor
将樹 古山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002380882A priority Critical patent/JP4282985B2/ja
Priority to US10/744,137 priority patent/US7390728B2/en
Publication of JP2004212557A publication Critical patent/JP2004212557A/ja
Publication of JP2004212557A5 publication Critical patent/JP2004212557A5/ja
Priority to US12/010,927 priority patent/US7595849B2/en
Application granted granted Critical
Publication of JP4282985B2 publication Critical patent/JP4282985B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、表示ムラの低減方法に関し、特にレーザー光のエネルギー密度ばらつきに起因した表示ムラの低減対策を施した表示装置とその作製方法に関する。
【０００２】
【従来の技術】
液晶表示装置やＥＬ(Electro Luminescence)表示装置などを駆動するための素子として、薄膜トランジスタ（以後、ＴＦＴという。）が用いられている。このようなＴＦＴを作製するにあたり、低価格、低コストで作製することを目的として、ガラス基板が用いられるようになってきている。従って、約６００℃以上の温度下で長時間に渡る熱処理を行う方法でＴＦＴを作製することが困難である。このため、工程最高温度が約６００℃以下の低温プロセスでＴＦＴを作製する技術が開発されている。このような低温プロセスで結晶質半導体膜を作製する方法として、レーザー光を用いた結晶化方法が一般的に用いられる。
【０００３】
このような、レーザー光を用いた結晶質半導体膜の作製方法では、レーザー発振器の出力の不安定さによりレーザー光のエネルギー密度にばらつきが生じると、これに伴い結晶質半導体膜の膜質もばらついてしまう。このような結晶質半導体膜の結晶性ばらつきはＴＦＴの電気的特性にもばらつきが生じることが知られている。特に、画素駆動用のＴＦＴの電気的特性がばらつくと、表示画像に輝度ムラ若しくは階調ムラなどの表示ムラが生じることがある。
【０００４】
このため、例えば２台のレーザー発振器を交互に用いて、一方の装置で結晶化を行っている間に、もう一方の装置をメンテナンスするといった方法により、常にレーザー発振器からの安定した出力が得られるように工夫し、レーザー光のエネルギー密度ばらつきに起因した結晶質半導体膜の膜質ばらつきを低減する試みがなされている（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特許第３１３５６４３号明細書（第２−４頁、第２図）
【０００６】
上記のような方法を用いた場合、メンテナンスのために工程を中断する必要がなくなるといった効果がある。しかしながら、メンテナンス回数そのものは低減できるわけではない。従って、メンテナンス等に係る手間を削減し、より簡便な方法でレーザー光のエネルギーばらつきを低減し、良好な表示画像が得られる方法の開発が求められる。
【０００７】
【発明が解決しようとする課題】
上記のような問題を鑑み、本発明では、周期的な模様は表示ムラとしては視認しにくいという視覚的効果を利用し、表示画像における表示ムラを視覚的に低減できる表示装置とその作製方法について提供することを課題とする。
【０００８】
【課題を解決するための手段】
本発明の表示装置は、複数のＴＦＴが配列されたＴＦＴアレイ基板において、列方向、若しくは行方向のうち少なくとも一方向に一列に並ぶ複数のＴＦＴの同一電気信号下における電気的特性が、各々のＴＦＴが形成されている位置に依存して周期的に変動することを特徴としている。
【０００９】
なお、前記電気的特性とは、各々のＴＦＴに同一の電気信号を与えたときに得られるオン電流値や閾値などの電気的特性をいう。ここで、オン電流値とは、特にＶＤ−ＩＤ特性における飽和領域における電流値を指している。
【００１０】
前記表示装置が発光素子を備えた表示装置であるとき、発光素子駆動用ＴＦＴのオン電流値は、各々のＴＦＴが形成されている位置に依存して周期的に変化するとき、発光光の発光輝度は、各々の発光素子駆動用ＴＦＴのオン電流値に依存して周期的に変化する。
【００１１】
このような周期的な発光光の輝度変化は、表示画像において、周期的な縞模様あるいは周期的な格子模様として現れる。
【００１２】
なお、周期的な縞模様は、列方向、若しくは行方向のいずれか一方向に一列に並ぶ複数のＴＦＴの同一電気信号下における電気的特性が、各々のＴＦＴが形成されている位置に依存して周期的に変動する場合に生じる。また周期的な格子模様は、列方向および行方向の両方向に対して、一列に並ぶ複数のＴＦＴの同一電気信号下における電気的特性が、各々のＴＦＴが形成されている位置に依存して周期的に変動する場合に生じる。
【００１３】
一般的に、周期的な模様は表示画像の乱れとしては認識しにくい。一方、ランダムな縞模様は表示画像の乱れとして視認しやすい。
【００１４】
本発明の半導体装置を備えた表示装置は、表示画像において、意図的に周期的な模様を生じさせるものである。意図的に周期的な模様を生じさせることで、特にランダムな縞模様として現れる輝度ムラ等を、表示ムラとして認識しづらくすることが可能である。
【００１５】
特に本発明の表示装置では、レーザー光のエネルギーばらつきに起因した表示画像における輝度ムラを視覚的に低減できる効果を有する。
【００１６】
本発明の半導体装置は、複数のＴＦＴが配列されたＴＦＴアレイ基板において、列方向、若しくは行方向のうち少なくとも一方向に一列に並ぶ複数のＴＦＴのそれぞれを構成している半導体膜の膜質が、ＴＦＴの各々が形成されている位置に依存して周期的に変化することを特徴としている。
【００１７】
半導体膜の膜質が異なると、同じ電気信号を与えたときのＴＦＴの電気的特性も異なる。従って、一方向に並ぶ複数のＴＦＴのそれぞれを構成している半導体膜の膜質が、周期的に変化するとき、一方向に並ぶ複数のＴＦＴの電気的特性は周期的に変動する。
【００１８】
本発明の半導体装置の作製方法は、ひとつの結晶質半導体膜において、膜質の異なる領域が周期的に繰り返し形成されている結晶質半導体膜を用いてＴＦＴを作製することを特徴としている。
【００１９】
照射されるレーザー光の照射回数が、領域ごとに周期的に異なる結晶質半導体膜を形成することにより、ひとつの結晶質半導体膜において、膜質の異なる領域が周期的に繰り返し形成されている結晶質半導体膜を形成できる。
【００２０】
照射されるレーザー光の照射回数が領域ごとに周期的に異なる結晶質半導体膜は、第１の半導体膜に第１のレーザー光を照射することにより形成される複数のレーザー結晶化領域が、周期的間隔をおいて形成されている第２の半導体膜を形成する工程と、前記第２の半導体膜に第２のレーザー光を照射することにより膜全体がレーザー結晶化された第３の半導体膜を形成する工程により形成される。
【００２１】
つまり、第３の半導体膜には第１のレーザー光と第２のレーザー光とが照射された第１の領域と第２のレーザー光のみが照射された第２の領域とが周期的に繰り返し形成される。なお、第１のレーザー光が照射されることにより形成された結晶化領域は、任意の一点につきｎ回照射される。また第２のレーザー光は、膜全体に渡り照射され、任意の一点につきｍ回照射される。従って、第１の領域にはレーザー光がｎ＋ｍ回、第２の領域にはｍ回、レーザー光が照射される。ｎ、ｍはそれぞれ任意の自然数とする。なお、第１のレーザー光を照射する工程と第２のレーザー光を照射する工程とは、工程順については順不同可である。なお、照射回数だけでなく、レーザー光のエネルギー密度等も変えて結晶質半導体膜の膜質を制御してもよい。
【００２２】
【発明の実施の形態】
（実施の形態１）
本発明の表示装置の作製方法について図１、２を用いて説明する。本発明の表示装置は、周期的な模様は表示ムラとしては視認しにくいという視覚的効果を利用し、表示画像における表示ムラを視覚的に低減できるものである。これは、特に、一画面全体を単一輝度、単一色で表示する場合（つまり、同一電気信号下において）に効果を有する。
【００２３】
本実施の形態では、第１のレーザー光と第２のレーザー光は、いずれも線状に整形されたパルスレーザー光であり、レーザー媒質、発振周波数等は同一のものを用いている。なお、いずれのレーザー光を照射する場合においても、レーザー光はそのものは走査せずに固定し、基板５０１を載せた載置台を移動することにより、レーザー光が照射される位置を変えている。またレーザー光の周波数をｘ［Ｈｚ］、レーザー光の短軸方向のビーム幅をｙ［μｍ］、載置台の移動速度をｚ［ｍｍ／ｓｅｃ］としたとき、ｎ回目にレーザー光が照射される部分とｎ＋１回目にレーザー光が照射される部分とのオーバーラップ率［％］は、ｘ・ｙ／ｚ×０．１で表される。
【００２４】
基板５０１上に第１の半導体膜５０２を形成する。本実施の形態では、非晶質半導体膜に触媒金属元素を添加後、熱処理を施すことにより作製した結晶質半導体膜を、第１の半導体膜５０２として用いる。なお、第１の半導体膜５０２としては、上記のものに限らず非晶質珪素膜を用いてもよい。
【００２５】
次に、第１の半導体膜５０２に第１のレーザー光を照射して、第２の半導体膜５０３（５０３ａ、５０３ｂ）を形成する。
【００２６】
第２の半導体膜５０３は、レーザー光の周波数およびレーザー光の短軸方向のビーム幅を固定し、載置台の移動速度を変えることでオーバーラップ率が７０％となるように調節し、第１の半導体膜５０２に第１のレーザー光を照射して形成する。これにより、第２の半導体膜５０３には、第１のレーザー光が照射されている領域５０３ａと照射されていない領域５０３ｂ交互に周期的に繰り返し形成される。領域５０３ａと領域５０３ｂとはおおよそ７：３の面積比で形成される。
【００２７】
次に、第２の半導体膜５０３（５０３ａ、５０３ｂ）に第２のレーザー光を照射して、第３の半導体膜５０４を形成する。
【００２８】
第３の半導体膜５０４は、レーザー光の周波数およびレーザー光の縦方向のビーム幅を固定し、載置台の移動速度を変えることでオーバーラップ率が１０００〜１５００％となるように調節し、第２の半導体膜５０３に第２のレーザー光を照射して形成する。これにより、第３の半導体膜５０４には、任意の一点につき１０〜１１５回、第２のレーザー光が照射されることになる。従って、第３の半導体膜５０４においては、第１のレーザー光と第２のレーザー光とが照射された領域５０４ａと、第２のレーザー光のみが照射されている領域５０４ｂとが周期的に繰り返し形成されている。
【００２９】
図２に第３の半導体膜５０４の一部分における上面図を示す。これより、領域５０３ａと５０３ｂとが周期的に繰り返し形成され、縞状の模様となっていることが分かる。
【００３０】
以上に述べたように、領域５０４ａと領域５０４ｂとではレーザー光の照射回数が異なっている。その結果、領域５０４ａと領域５０４ｂとでは半導体膜の膜質が異なる。
【００３１】
なお、本実施の形態では、載置台の移動速度を変えることで、オーバーラップ率を調節しているが、これに限らずレーザー光の周波数、ビーム幅を変えたりすることで調節してもよい。またオーバーラップ率に関しても前述の値に限らず、適宜変更すればよい。また、レーザー光のエネルギー密度は、第１のレーザー光と第２のレーザーことで異なっていてもよく、適宜調節すればよい。
【００３２】
上記のようにして形成した第３の半導体膜５０４から触媒金属元素を公知のゲッタリング方法を用いて除去する。
【００３３】
次に、触媒金属元素を除去した第３の半導体膜５０４（５０４ａ、５０４ｂ）を用いて、公知のＴＦＴ作製方法により、半導体膜５０５（５０５ａ、５０５ｂ）、ゲート絶縁膜５０６、ゲート電極５０７からなるＴＦＴ５２０（５２０ａ、５２０ｂ）を作製する。
【００３４】
ＴＦＴ５２０ａは、第３の半導体膜５０４のうち領域５０４ａの半導体膜を素子分離して形成した半導体膜５０５ａを用いて作製される。またＴＦＴ５２０ｂは、第３の半導体膜５０４のうち領域５０４ｂの半導体膜を素子分離して形成した半導体膜５０５ｂを用いて作製される。
【００３５】
本実施の形態では、公知のＴＦＴの作製方法を用いて、Ｐチャネル型のシングルゲート構造のＴＦＴを作製する。なお、シングルゲート構造の以外に、ＬＤＤ構造等、他の構造のＴＦＴを形成してもよい。また、チャネル型についても、特に限定されるものではなくＮチャネル型のＴＦＴを作製してもよい。若しくはＮチャネル型、Ｐチャネル型の両方を作製してもよい。
【００３６】
ＴＦＴ５２０の作製後、公知の方法を用いて層間絶縁膜５１０およびＴＦＴに電気的信号を伝達するための配線５１１を形成し、ＴＦＴアレイ基板を作製する。なお、ＴＦＴ５２０の作製後に活性化処理、水素化処理を適宜行う。
【００３７】
なお、基板５０１上には複数個のＴＦＴが、上記の方法により形成されている。半導体膜５０５ａを用いて作製したＴＦＴ５２０ａと半導体膜５０５ｂを用いて作製したＴＦＴ５２０ｂとでは、ＴＦＴの電気的特性も異なる。このため、領域５０４ａ、５０４ｂの短軸方向に並んだＴＦＴのオン電流値の場所依存性は、領域５０４ａと領域５０４ａが繰り返される周期性と同様の周期性をもってオン電流値が高いものとオン電流値が低いものとが繰り返される特性をもつ。つまり、本発明により、レーザー光の短軸方向と同一方向に並ぶ複数のＴＦＴの電気的特性が、各々のＴＦＴが形成されている位置に依存して周期的に変動するＴＦＴアレイ基板を作製できる。
【００３８】
次に、公知の方法、公知の材料を用いてＴＦＴアレイ基板上に、第１の発光素子の電極（陽極或いは陰極のいずれでもよい）隔壁層（バンプや土手とも称される）、発光層、第２の発光素子の電極を形成する。これにより、第１の発光素子の電極、発光層、第２の発光素子の電極からなる発光素子を備えた表示装置を作製できる。
【００３９】
【実施例】
（実施例１）
本実施例では、本発明の表示装置を作製する方法について図３〜８を用いて説明する。なお、本実施例においては、表示装置として発光素子を備えた表示装置を作製する。
【００４０】
本発明の表示装置の作製方法を用いることにより、レーザー光の短軸方向と同一方向に並ぶ複数のＴＦＴの電気的特性が、各々のＴＦＴが形成されている位置に依存して周期的に変動するＴＦＴアレイ基板を作製できる。このＴＦＴアレイ基板を備えた表示装置における表示画像は、周期的な縞模様が生じる。従って、周期的な模様は表示ムラとしては視認しにくいという視覚的効果を利用し、特に一画面全体を単一輝度、単一色で表示する場合（つまり、同一電気信号下において）に、ランダムな縞模様に起因した輝度ムラを視覚的に低減することができる。またレーザー装置の光学系に特殊な技術等を要さず、またレーザー発振器のメンテナンス等も特に頻度を高くする必要がないため、簡便でありまた従来技術と比較して低コストで作製できる。
【００４１】
基板１５００上に膜厚５０〜１００ｎｍの下地絶縁膜１５０１ａおよび膜厚５０〜１００ｎｍの膜厚の下地絶縁膜１５０１ｂを積層成膜して形成する。下地絶縁膜１５０１（１５０１ａ、１５０１ｂ）は、基板１５００から半導体層への不純物拡散を防ぐために形成される。本実施例では、低アルカリガラスを用い、下地絶縁膜１５０１ａには膜厚１００ｎｍの窒化珪素膜を下地絶縁膜１５０１ｂには膜厚１００ｎｍの酸化珪素膜をそれぞれプラズマＣＶＤ法により成膜した。また本実施例では、下地絶縁膜を二層の積層成膜しているが、不純物拡散の阻止効果を得られるなら、一層あるいは三層以上の積層としてもよい。
【００４２】
次に、下地絶縁膜１５０１の上に半導体膜１５０２ａ〜１５０２ｄを形成する。半導体膜１５０２ａ〜１５０２ｄの形成方法は以下の通りである。
【００４３】
下地絶縁膜１５０１の上に膜厚５５ｎｍの非晶質珪素膜５００１（図示しない）を公知の成膜方法（ＣＶＤ法やスパッタ法）を用いて成膜後、触媒金属元素としてニッケル（Ｎｉ）を添加し、５５０℃、４時間の熱処理を施し、結晶質珪素膜５００２を形成する。
【００４４】
次に結晶質珪素膜５００２に第１のレーザー光を照射して、結晶質珪素膜５００３を形成する。本実施例では、第１のレーザー光として、発振周波数３０Ｈｚ、ビーム幅４７６μｍ、エネルギー密度（設定値）５２９ｍＪ／ｃｍ2のパルスレーザー光であるエキシマレーザー光を用いた。結晶質珪素膜５００２が形成された基板１５００を載せた載置台を移動速度２０ｍｍ／ｓｅｃで移動させ、第１のレーザー光を結晶質珪素膜５００２に照射することにより、第１のレーザー光は、オーバーラップ率７１．４％として結晶質珪素膜５００２に照射される。これにより、第１のレーザー光が照射されている領域５００３ａと、第１のレーザー光が照射されていない領域５００３ｂとがおおよそ７１：２９の比で交互に繰り返し形成された結晶質珪素膜５００３が形成される。なお第１のレーザー光は酸素を２０％、窒素を８０％含む雰囲気中で照射している。
【００４５】
次に、結晶質珪素膜５００３に第２のレーザー光を照射して、結晶質珪素膜５００４を形成する。本実施例では、第１のレーザー光を照射したものと同一のレーザー装置を用いて、第１のレーザー光と同様に、発振周波数３０Ｈｚ、ビーム幅４７６μｍ、エネルギー密度（設定値）５２９ｍＪ／ｃｍ2のパルスレーザー光であるエキシマレーザー光を第２のレーザー光として用いた。結晶質珪素膜５００３が形成された基板１５００を載せた載置台を移動速度１ｍｍ／ｓｅｃで移動させ、第２のレーザー光を結晶質珪素膜５００３に照射することにより、第２のレーザー光は、オーバーラップ率１４．３％として結晶質珪素膜５００３に照射される。これにより、結晶質珪素膜５００３には、任意の一点につき約１４回、第２のレーザー光が照射されることになる。なお第２のレーザー光は酸素を２０％、窒素を８０％含む雰囲気中で照射している。
【００４６】
従って、結晶質珪素膜５００４においては、第１のレーザー光と第２のレーザー光が照射された領域５００４ａと、第２のレーザー光のみが照射されている領域５００４ｂとが周期的に繰り返し形成されている。このように、領域５００４ａと領域５００４ｂとでは結晶質珪素膜の形成方法が異なっており、結果として結晶質半導体膜の膜質が異なる。なお、領域５００４ａ内、および領域５００４ｂ内では、領域５００４ａと領域５００４ｂとの膜質差よりも程度の小さい結晶性ばらつきは存在する。
【００４７】
なお、本実施例において、第１のレーザー光および第２のレーザー光は、いずれも光学系を用いて線状に整形された線状ビームであり、ビームの短軸方向の長さをビーム幅としている。また、本実施例において、第１のレーザー光と第２のレーザー光は、同一のレーザー装置を用いて照射しており、発振周波数、ビーム幅、エネルギー密度（設定値）等の照射条件も同一である。図１２は、第１のレーザー光、若しくは第２のレーザー光と同一の照射条件で照射したレーザー光の照射回数に依存したエネルギー密度のばらつきを示した図である。これより、照射回数にたいしてエネルギー密度は非常にランダムなばらつきをもっていることが分かる。
【００４８】
図１０は上記のような結晶質珪素膜５００２、５００３，５００４の形成方法と同様の方法により、それぞれ結晶質珪素膜５００２、５００３，５００４に相当する結晶質珪素膜６００２、６００３，６００４をそれぞれ同一基板内に形成した試料基板を撮影した写真である。なお、ニッケルを触媒金属元素として添加後、熱処理を施して形成した結晶質珪素膜に、第１のレーザー光および第２のレーザー光が局所的に照射されるようにすることで、レーザー光が全く照射されていない結晶質珪素膜６００２、第１のレーザー光のみが照射された結晶質珪素膜６００３、第１のレーザー光および第２のレーザー光が照射された結晶質珪素膜６００４を同一基板内に形成している。さらに、第２のレーザー光のみが照射された結晶質珪素膜６００５も形成されている。
【００４９】
試料基板の撮影は、暗室内で試料基板に斜め方向からハロゲン光を照射しておこなう。このため、基板表面での反射光が像として現れる。反射光が散乱しやすい基板表面の凹凸が大きい部分程明るく、反射光が散乱しにくい凹凸が少ない部分程暗い像となる。
【００５０】
レーザー光（第１のレーザー光および第２のレーザー光）が照射された結晶質珪素膜の表面には凹凸が形成されるため、この凹凸の違いがハロゲン光の散乱光量の違いとなり、像の明暗として現れる。従って、結晶質珪素膜６００２は、レーザー光が全く照射されておらず平坦な表面を有するため暗い像となっている。また、結晶質珪素膜６００３のうち第１のレーザー光が照射された領域は凹凸が形成されるため明るい像の周期的な縞模様として現れている。結晶質珪素膜６００４においては、膜面全体に第２のレーザー光が照射されているため、膜面全体に凹凸が形成されている。このため結晶質珪素膜６００２、６００３よりも、膜面全体が明るく、また第１のレーザー光および第２のレーザー光が照射された領域と、第２のレーザー光のみが照射された領域とで膜面表面の凹凸状態が異なるため、これらの凹凸の違いが周期的な縞模様として現れている。結晶質珪素膜６００４は第２のレーザー光のみが照射されており、第２のレーザー光の出力ばらつきの影響を受けて、膜表面の凹凸状態が変わりランダムな縞模様が現れている。
【００５１】
以上のように、レーザー光の照射方法の違いは膜表面の凹凸状態の違いとしても現れる。結晶質珪素膜５００４においても、領域５００４ａと領域５００４ｂとでは、第１のレーザー光照射の有無の違いより、膜表面の凹凸が異なる。
【００５２】
第１のレーザー光や第２のレーザー光には、本実施例のようにレーザー媒質としてエキシマ（ＸｅＣｌ）用いればよいが、この他、ＹＡＧ、ＹＶＯ4を用いたパルス発振型レーザーを用いてもよい。また、発振周波数、ビーム幅、レーザーエネルギー密度についても上記に示した値に限らず、各々のレーザー光のオーバーラップ率、形成される結晶質珪素膜の膜質などを考慮し、適宜調整すればよい。第１のレーザー光と第２のレーザー光とでエネルギー密度条件等が異なっても構わない。
【００５３】
また、連続発振レーザー光を用いても、結晶質珪素膜５００３のように、レーザー光により結晶化された領域と、レーザー光では結晶化されていない領域とが周期的に繰り返し形成された結晶質珪素膜を形成することは可能である。
【００５４】
なお、非晶質珪素膜以外にも非晶質シリコンゲルマニウム（ＳｉxＧｅ1-X（Ｘ＝０．０００１〜０．０２））等の非晶質半導体膜を用いて結晶質珪素膜５００４を形成してもよい。また、触媒金属元素を用いて形成した結晶質珪素膜５００２を形成する工程は必ずしも必要ではなく、非晶質珪素膜５００１を形成した後、結晶質珪素膜５００３、５００４を形成するための工程と同様の工程をおこない、結晶質半導体膜を形成してもよい。但し、本実施例のように結晶質珪素膜５００２を形成することで、結晶質珪素膜の配向性を高める効果がある。また、膜厚に関しても上記の膜厚に限らず適宜変更して構わない。さらに、結晶質珪素膜５００４を形成後、窒素雰囲気中で結晶質珪素膜５００４にレーザー光を照射し、膜表面を平坦化してもよい。
【００５５】
オゾン水を用いて結晶質珪素膜５００４表面に１〜２ｎｍの膜厚の薄い酸化膜を形成し、さらにその上に非晶質珪素膜５０１０（図示しない）をスパッタ法により１００ｎｍの膜厚で形成した。そして、５５０℃、４時間のファーネスによる熱処理を行い、結晶質珪素膜５００４中に含有されている触媒金属元素を、非晶質珪素膜５０１０中へと移動させ、除去した（ゲッタリング処理）。ゲッタリング処理後、不要になった非晶質珪素膜５０１０（ゲッタリング後は触媒金属元素の効果により結晶質珪素膜となる場合がある）をＴＭＡＨ溶液を用いて除去し、さらにフッ酸溶液を用いて除去した。
【００５６】
次にゲッタリング後の、結晶質珪素膜５００４を素子分離し、領域５００４ａに半導体膜１５０２ａ〜１５０２ｄを形成した。これと同時に領域５００４ｂにも素子分離した半導体膜が形成される。本実施例においては、領域５００４ａと領域５００４ｂには同一工程で同一構造の素子が形成される。このため、領域５００４ｂの半導体膜を用いて形成される素子については、特に図示せず、また説明文中の記載も省略する。
【００５７】
なお、半導体膜１５０２ａ〜１５０２ｄを形成する前、もしくは形成した後、ＴＦＴの閾値を制御するための不純物添加（チャネルドープ）を行ってもよい。添加する不純物としては、ボロン又は燐などを用いればよい。
【００５８】
次に、半導体膜１５０２ａ〜１５０２ｄを覆うようにゲート絶縁膜１５０３を形成する。本実施例では、プラズマＣＶＤ法を用いて１１０ｎｍの膜厚の酸化珪素膜を成膜して形成した。なお、酸化珪素膜に限らず他の絶縁性を有する膜を用いて形成してもよい。膜厚も上記の値に限らず誘電率などを考慮し適宜変更して構わない。
【００５９】
次に、ゲート絶縁膜１５０３の上に導電性膜１５０４と導電性膜１５０５を積層して形成する。本実施例では、スパッタ法により３０ｎｍの膜厚で窒化タンタル（ＴａＮ）を成膜して導電性膜１５０４を形成し、同じくスパッタ法により３７０ｎｍの膜厚でタングステン（Ｗ）を成膜して導電性膜１５０５を形成した。なお導電性膜１５０４、１５０５に用いる材料としては、窒化タンタルやタングステンに限定されず、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を組み合わせた合金膜もしくは化合物材料、若しくは燐などの不純物元素を添加した多結晶珪素膜に代表される半導体膜を用いてもよい。導電性膜１５０４としてはゲート絶縁膜との密着性がよい材料、また導電性膜１５０５については、９〜２０μΩ・ｃｍ程度の抵抗値が得られる低抵抗な材料を選択すればよい。
【００６０】
次に、導電性膜１５０４、１５０５をパターニングおよびエッチングにより所望の形状に加工する。まず、側壁に傾斜のついたレジストマスク１５１０〜１５１３を形成する。次に、レジストマスク１５１０〜１５１３をマスクとして導電性膜１５０５をエッチングし、続いて導電性膜１５０４をエッチングして加工する。レジストマスク１５１０〜１５１３の側壁の傾斜角度（テーパー角度）に依存して、導電性膜１５０５は側壁に約２６°のテーパー角度をもった導電性膜１５０６ｂ、１５０７ｂ、１５０８ｂ、１５０９ｂに加工される。また、導電性膜１５０４も側壁に１５〜４５°のテーパー角度をもった導電性膜１５０６ａ、１５０７ａ、１５０８ａ、１５０９ａに加工される。
【００６１】
次に、レジストマスク１５１８〜１５２１をマスクとして導電性膜１５０６ｂ、１５０７ｂ、１５０８ｂ、１５０９ｂを選択的にエッチングする。これにより、導電性膜１５０６ｂ、１５０７ｂ、１５０８ｂ、１５０９ｂは、側壁がほぼ垂直である導電性膜１５１４ｂ、１５１５ｂ、１５１６ｂ、１５１７ｂに加工される。この場合、エッチングには垂直方向を主体とした異方性エッチングを用いなければならない。またレジストマスク１５１８〜１５２１としては、前述の導電性膜１５０４、１５０５のエッチングに用いたレジストマスク１５１０〜１５１３をそのまま用いればよい。導電性膜１５０６ａ、１５０７ａ、１５０８ａ、１５０９ａは加工されずに、そのまま導電性膜１５１４ａ、１５１５ａ、１５１６ａ、１５１７ａとして残る。
【００６２】
以上のようにして導電性膜１５１４ａ、１５１４ｂからなるゲート電極１５１４、導電性膜１５１５ａ、１５１５ｂからなるゲート電極１５１５、導電性膜１５１６ａ、１５１６ｂからなるゲート電極１５１６、導電性膜１５１７ａ、１５１７ｂからなるゲート電極１５１７が形成される。
【００６３】
次に、ゲート電極１５１４〜１５１７をマスクとして低濃度のｎ型不純物の不純物添加を行う。本実施例では、低濃度の不純物として１×１０17ａｔｏｍｓ／ｃｍ3の濃度の燐を半導体膜１５０２ａ〜１５０２ｄに添加し、低濃度不純物領域１５２２ａ〜１５２２ｄを形成した。ここで行った低濃度不純物添加は、ＴＦＴのオフリーク電流を抑制するためのＬＤＤ（Light Doped Drain）領域を形成するためのものであり、添加した不純物濃度によってオフリーク電流は変わる。従って、規定以下のオフリーク電流となるように、不純物の添加量は適宜変更すればよい。本実施例では、ｎ型不純物として燐を用いているが、これに限らず他のものでもよい。
【００６４】
次に、レジストマスク１５２５〜１５２７および導電性膜１５１４ｂをマスクとして高濃度のｎ型不純物の不純物添加を行う。なお、レジストマスク１５２５は半導体膜１５０２ｂおよびゲート電極１５１５を覆うように、レジストマスク１５２６は半導体膜１５０２ｃの一部（ＴＦＴのＬＤＤ領域となる部分）およびゲート電極１５１６を覆うように、レジストマスク１５２７は半導体膜１５０２ｄおよびゲート電極１５０７を覆うように形成されている。本実施例では、半導体膜１５０２ａのうち上に導電性膜１５１４ａが形成されていない部分、および半導体膜１５０２ｃのうち上にレジストマスク１５２６が形成されていない部分に１×１０20ａｔｏｍｓ／ｃｍ3の高濃度の燐を添加した。同時に、半導体膜１５０２ａのうち、上に導電性膜１５１４ａが形成されている部分には１×１０18ａｔｏｍｓ／ｃｍ3の低濃度の燐が添加されるようにした。これにより、高濃度の燐を含むソース（或いは、ドレイン）１５２３ａ、低濃度の燐を含む低濃度不純物領域１５２４ｂが形成される。これは、導電性膜１５１４ａが形成されている部分と、形成されていない部分とで添加される不純物に対する阻止能が異なることを利用している。本実施例では、ｎ型不純物として燐を用いているが、これに限らず他のものでもよい。
【００６５】
次に、レジストマスク１５３０、１５３１および導電性膜１５１５ｂ、１５１７ｂをマスクとして高濃度のｐ型不純物の不純物添加を行う。レジストマスク１５３０は半導体膜１５０２ａおよびゲート電極１５１４を覆うように、レジストマスク１５３１は半導体膜１５０２ｃおよびゲート電極１５１６を覆うように形成されている。本実施例では、半導体膜１５０２ｂ、１５０２ｄのうち上に導電性膜１５１５ａ、１５１７ａが形成されていない部分に１×１０２０ａｔｏｍｓ／ｃｍ３の高濃度のボロンを添加されるようにし、ソース（或いは、ドレイン）１５２８ａ、１５２８ｂを形成した。同時に、半導体膜１５０２ｂ、１５０２ｄのうち上に導電性膜１５１５ａ、１５１７ａが形成されている部分には１×１０１９ａｔｏｍｓ／ｃｍ３の低濃度のボロンが添加されるようにし、低濃度不純物領域１５２９ａ、１５２９ｂを形成した。本実施例では、ｐ型不純物としてボロンを用いているが、これに限らず他のものでもよい。
【００６６】
以上のようにして、領域５００４ａの結晶質珪素膜５００４を用いて、ＴＦＴ１５５０〜１５５３を作製する。ＴＦＴ１５５０、１５５１は駆動回路用ＴＦＴであり、ＴＦＴ１５５２、ＴＦＴ１５５３は発光素子駆動用ＴＦＴである。また、前述のとおり、領域５００４ｂの結晶質珪素膜５００４を用いたＴＦＴ１５５０〜１５５３と同様の形状のＴＦＴも作製されている。なお、ＴＦＴの構造、および半導体膜１５０２ａ〜１５０２ｄ形成工程以降のＴＦＴの作製方法については、本実施例に示したものに特に限定されるものではなく、公知のものを用いて構わない。
【００６７】
次に、基板１５００上に作製したＴＦＴを覆うように層間絶縁膜１５３２を形成する。本実施例では、プラズマＣＶＤ法を用いて１００ｎｍの膜厚の水素を含有する窒化酸化珪素膜（ＳｉＮＯ）を成膜して形成した。なお、窒化酸化珪素膜に限らず他の絶縁性を有する膜を用いて形成してもよい。膜厚も上記の値に限らず誘電率などを考慮し適宜変更して構わない。
【００６８】
次に、半導体層のダングリングボンドを終端化するための水素化を行う。本実施例では、窒素雰囲気中で、４１０℃、１時間の熱処理を施し水素化を行った。なお水素は層間絶縁膜１５３２から放出される。なお、前記のような方法以外に、水素を含む雰囲気中で熱処理することにより水素化したり、水素プラズマを用いた水素化をおこなってもよい。
【００６９】
次に、層間絶縁膜１５３２の上に層間絶縁膜１５３３を形成する。本実施例では、膜厚０．８μｍのアクリル樹脂を塗布により成膜し、層間絶縁膜１５３３を形成した。アクリル樹脂は自己平坦性を有する膜であるため、層間絶縁膜１５３３の表面は平坦性を有するものとなる。
【００７０】
次に、層間絶縁膜１５３３の上に、さらに層間絶縁膜１５３４を形成する。本実施例では、スパッタ法を用いて膜厚１００ｎｍの窒化珪素膜を成膜し、層間絶縁膜１５３４を形成した。なお、層間絶縁膜１５３４には不純物を阻止する効果がある。
【００７１】
次に、ソース（或いは、ドレイン）１５２３ａ、１５２３ｂ、１５２８ａ、１５２８ｂに達するコンタクトホールをパターニングおよびエッチングにより形成する。本実施例では、パターニング後、層間絶縁膜１５３２，１５３３、１５３４ドライエッチングしてコンタクトホールを形成した。
【００７２】
次に、各々のＴＦＴに電気的信号を伝達するための配線１５３５を形成する。配線１５３５は、コンタクトホール形成後、チタン、数％のシリコンを含有したアルミニウム、チタンを各々の膜厚が１００ｎｍ、３５０ｎｍ、１００ｎｍとなるように積層した導電性膜を形成後、パターニングおよびエッチングによりこれを加工して形成した。なお、導電性膜としては、ここで述べたもの以外の導電性を有する材料を用いて形成しても構わない。また積層構造、膜厚に関しても適宜変更して構わない。
【００７３】
次に、配線１５３５との接触部を有する発光素子の電極１５３６を形成する。発光素子の電極１５３６は、スパッタ法を用いて非晶質ＩＴＯ（Indium Tin Oxide）膜を膜厚１１０ｎｍで成膜した後、パターニングおよびエッチングにより加工した後、さらに、非晶質ＩＴＯ膜を結晶化させるためのベーク（２００℃、６０ｍｉｎ）をして形成する。ＩＴＯのエッチングは、配線１５３５が腐食されないように、シュウ酸（（ＣＯＯＨ）2）を５．０％以下の濃度で含有した水溶液を４５℃の液温を用いておこなった。なお、非晶質ＩＴＯ膜を結晶化させるためのベーク条件は、前記のものに限らず適宜変更して構わない。
【００７４】
次に、発光素子の電極１５３６の一部が露出されるように開口部を有する絶縁膜１５３７を形成する。絶縁膜１５３７は、膜厚１．５μｍの感光性ポジ型アクリル膜を塗布により形成した後、露光および現像によりこれを加工して形成する。絶縁膜１５３７は、土手やバンク等とも称されるものであり、配線１５３５や発光素子の電極１５３７のエッジ部を被覆するために設けられている。また、各々の発光素子の隔壁層としても機能している。絶縁膜１５３７は、エッジ部が丸みを帯びた形状となっている。なお、感光性ポジ型アクリル以外にも、感光性ネガ型アクリルやレジスト（ポジ型、ネガ型のいずれも可）感光性ポリイミド（ポジ型、ネガ型のいずれも可）等のような自己平坦性を有する樹脂材料、または無機材料などを用いて形成してもよい。
【００７５】
図１３は、以上のような方法で作製したＴＦＴアレイ基板上において、レーザー光の短軸方向と同一方向、即ち結晶質珪素膜５００４ａ、５００４ｂが周期的に繰り返される方向に一列に並んだ複数のＴＦＴのオン電流特性を測定した結果である。なお測定したＴＦＴは１８９μｍ間隔で並んでおり、測定したＴＦＴの設計値はチャネル長４２０μｍ、チャネル幅６μｍ。また、チャネル型はｐチャネル型である。複数個のＴＦＴは、並んでいる順にそれぞれｎ段目のＴＦＴとする。また、図１３では、ゲート電圧−３Ｖ、ドレイン電圧−５Ｖのときのドレイン電流値をオン電流値としている。このオン電流値は、ＶＤ-ＩＤ特性における飽和領域に属する。
【００７６】
図１３より、０段目から１３８段目にかけて、ＴＦＴのオン電流値は、約３〜４段（つまり、約５６７〜７５６μｍ）ごとの周期をもって、高いオン電流値と低いオン電流値を繰り返しながら変動していることが分かる。結晶質珪素膜５００４における繰り返しの周期が約６６６μｍ（結晶質珪素膜５００４ａの幅が第１のレーザー光のビーム幅に相当することから求められる値。）であることから、図１３に示されているＴＦＴのオン電流値の段数ごとの周期的な変化は、結晶質珪素膜５００４における膜質の周期的変化を表しているものと考えられる。
【００７７】
以上のように、複数のＴＦＴが配列されたＴＦＴアレイ基板において、列方向、若しくは行方向のうち少なくとも一方向に一列に並ぶ複数のＴＦＴの同一電気信号下における電気的特性が、各々のＴＦＴが形成されている位置に依存して周期的に変動するＴＦＴアレイ基板を作製することができる。
【００７８】
なお、本発明においては駆動回路用ＴＦＴおよび発光素子駆動用ＴＦＴを同一基板上に作製している。従って、上記のように周期的にオン電流値が変動するとき、オン電流値の振幅は、駆動回路用ＴＦＴに対しては、オン電流値のばらつきとなり、動作を妨げる可能性がある。このため、オン電流値の振幅は、駆動回路用ＴＦＴの動作特性に影響しない程度（駆動回路用ＴＦＴ動作マージンの範囲内）のものとなるよう、適宜調整すべきである。なお、オン電流値のばらつきとは、隣接するＴＦＴの特性の差を表す隣接間ばらつきと、基板面内におけるＴＦＴ全体のばらつきを表す面内ばらつきとがあるが、ここでは特に隣接間ばらつきについて考慮する。本実施例で作製したＴＦＴアレイ基板における各々のＴＦＴの隣接間ばらつきは、おおよそ±１０％程度である。これは、周期的に変動するオン電流値の振幅の大きさを反映した値である。本実施例のＴＦＴアレイ基板において、駆動回路用は、ＴＦＴの隣接間ばらつきが±１０％程度でも問題なく駆動するよう、設計されている。また、駆動回路用ＴＦＴが形成される部分に対しては、本発明を適用せず、従来技術を用いて作製するなど、適宜作り分けしてもよい。これは、レーザー光の照射位置を調節することなどにより可能である。
【００７９】
上記のようにして作製したＴＦＴアレイ基板上に有機化合物層１５３８を形成する方法について説明する。
【００８０】
まず、ＴＦＴアレイ基板に残留している水分を除去するためのベークや紫外線照射などの前処理を行う。
【００８１】
次に、正孔注入層としてＣｕＰｃを２０ｎｍ、正孔輸送層としてα−ＮＰＤを４０ｎｍ、発光層として０．３％のＤＭＱｄを含有するＡｌｑ３を３７．５ｎｍ、電子輸送層としてＡｌｑ３を３７．５ｎｍの膜厚で積層し、有機化合物層１５３８とした。
【００８２】
なお、有機化合物層を形成するための材料や膜厚などは上記のものに限らず他の公知の材料を用いても構わない。また、多色発光とするために、積層構造、材料等の異なる有機化合物層を複数形成しても構わない。
【００８３】
次に、発光素子の電極１５３９を形成する。発光素子の電極１５３９は、フッ化カルシウム（ＣａＦ２）と数％のＬｉを含有したアルミニウム（Ａｌ−Ｌｉ）を積層して形成する。
【００８４】
以上のようにして、発光素子の電極１５３６，有機化合物層１５３８、発光素子の電極１５３９が積層した発光素子１５４１が形成される。
【００８５】
次に、発光素子１５４１を保護するための保護膜１５４０を形成する。本実施例では、スパッタ法により窒化珪素膜を形成し、保護膜１５４０を形成した。なお、窒化珪素膜以外にも、ＤＬＣ（Diamond like Carbon）など、他の材料を用いて形成してもよい。
【００８６】
さらに、公知の方法を用いて、封止基板およびＦＰＣを装着する。本実施例においては、封止基板に乾燥剤を取り付ける。
【００８７】
以上のようにして、本発明を適用した発光装置を作製する。
【００８８】
なお、本実施例の発光装置において、有機化合物層１５３８で発光された発光光は、発光素子の電極１５３６側から採光される。これに限らず、発光素子の電極１５３９側から採光できるよう発光素子１５４１を形成してもよい。この場合、発光素子の電極１５３９には光透過性のある導電性膜をもちいればよい。
【００８９】
図８（Ａ）は、発光装置を示す上面図、図８（Ｂ）は図８（Ａ）をＡ−Ａ’で切断した断面図である。点線で示された２００１はソース信号線駆動回路、２００２は画素部、２００３はゲート信号線駆動回路である。また、２００４は封止基板、２００５はシール剤であり、２００４は封止基板とシール剤２００５で囲まれた内側は、空間になっている。
【００９０】
２００８（２００８ａ、２００８ｂ）はソース信号線駆動回路２００１及びゲート信号線駆動回路２００３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）２００９からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
【００９１】
図１１（Ａ）は、本発明を適用して作製した発光装置における表示画像を撮影した写真図である。図１１（Ｂ）は、従来技術を用いて作製した発光装置における表示画像を撮影した写真図である。表示画像はいずれも単一輝度、単一色となるように電気信号を入力し、表示したときのものである。なお、暗室にて画像を表示し、撮影している。
【００９２】
図１１（Ａ），（Ｂ）より、従来技術で作製した表示画像においては、縞状の表示ムラが出ているが、本発明を用いて作製した表示画像においては、輝度ムラは解消されていることがわかる。
【００９３】
通常、発光素子を備えた表示装置においては、発光素子駆動用ＴＦＴのオン電流値の差に比例して発光輝度が変化する。一画面を単一輝度、単一色で表示する場合、即ち配列する全ての発光素子駆動用ＴＦＴ同一の電気信号を与えた場合に、隣接する画素の輝度が２％以上異なると、表示ムラとして視認され易くなる。このため、６４階調の表示が可能な表示装置においては、発光素子駆動用ＴＦＴのオン電流値の隣接間ばらつきは、数％以下であることを要求される。しかしながら、本発明の表示装置では、隣接間ばらつきが±１０％程度であっても、視覚的には輝度ムラが低減されたようにみえる。これは、本発明の表示装置においては、配列する全ての発光素子駆動用ＴＦＴ同一の電気信号を与えたとき、周期的な縞模様として表示され、視覚的には表示ムラとして認識しづらくなるためである。
【００９４】
なお、周期的な縞模様においては、ひとつの縞と、これと隣接する縞との明暗の差が少ない程、縞模様は目立たなくなり単一の画像として視認できるようになる。また、視認できない程度に細い縞を有する縞模様で或る場合にも、一色の画像として視認できるようになる。従って、線状に整形されたレーザー光の短軸方向に一列に並ぶ複数のＴＦＴの電気的特性変動が、これらの視覚的効果を生じるよう、レーザー光の照射条件や載置台の移動速度等について考慮する必要がある。
【００９５】
（実施例２）
本実施例では本発明の表示装置の作製方法について図９（Ａ）、（Ｂ）を用いて説明する。なお、本実施例においては、液晶を用いた表示装置を作製する。
【００９６】
本発明の表示装置の作製方法を用いることにより、レーザー光の短軸方向と同一方向に並ぶ複数のＴＦＴの同一電気信号下における電気的特性が、各々のＴＦＴが形成されている位置に依存して周期的に変動するＴＦＴアレイ基板を作製できる。このＴＦＴアレイ基板を用いて作製した表示装置においては、レーザー光の照射エネルギー以外に液晶ムラ（セルギャップなどの不均一性などに起因したムラ）に起因したランダムな階調ムラを視覚的に低減できる。
【００９７】
まずＴＦＴアレイ基板を作製する方法について説明する。なお、本実施例では、ＴＦＴアレイ基板として、ｎチャネル型およびｐチャネル型の駆動回路用ＴＦＴ、画素ＴＦＴを備えたものを作製する。
【００９８】
なお、駆動回路用ＴＦＴについては、実施例１に記載のＴＦＴ１５５０、１５５１と同様のものを作製すればよい。また発光素子駆動用ＴＦＴのうち、ＴＦＴ１５５２と同様のものを画素ＴＦＴとし、本実施例においてＴＦＴ１５５３と同様のものは作製しないものとする。従って、ＴＦＴ作製工程までは、実施例１と同様の方法を用いておこなえばよい。ＴＦＴ１５５３の有無についてはフォトマスクにて調整すればよい。また、実施例１と同様に、ＴＦＴの構造および半導体膜の形成以降のＴＦＴ作製方法については特に限定されるものではなく、公知のものを用いればよい。
【００９９】
従って、本実施例では、図９（Ａ）を用い、ＴＦＴ作製工程以降の工程から説明することとする。
【０１００】
駆動回路用ＴＦＴ１６５０（ｎチャネル型ＴＦＴ）、１６５１（ｐチャネル型ＴＦＴ）、画素ＴＦＴ１６５２を作製した後、これらを覆う層間絶縁膜１６３２を作製する。本実施例では、プラズマＣＶＤ法を用いて１００ｎｍの膜厚の水素を含有する窒化酸化珪素膜（ＳｉＮＯ）を成膜して形成した。なお、窒化酸化珪素膜に限らず他の絶縁性を有する膜を用いて形成してもよい。膜厚も上記の値に限らず誘電率などを考慮し適宜変更して構わない。
【０１０１】
次に、半導体層のダングリングボンドを終端化するための水素化を行う。本実施例では、窒素雰囲気中で、４１０℃、１時間の熱処理を施し水素化を行った。なお水素は層間絶縁膜１６３２から放出される。なお、前記のような方法以外に、水素を含む雰囲気中で熱処理することにより水素化したり、水素プラズマを用いた水素化をおこなってもよい。
【０１０２】
次に、層間絶縁膜１６３２の上に層間絶縁膜１６３３を形成する。本実施例では、膜厚１．６μｍのアクリル樹脂を塗布により成膜し、層間絶縁膜１６３３を形成した。アクリル樹脂は自己平坦性を有する膜である。
【０１０３】
次に、層間絶縁膜１６３２、１６３３を貫通するコンタクトホールを開孔する。
【０１０４】
次に、各々のＴＦＴに電気的信号を伝達するための配線１６３４を形成する。配線１６３４は、コンタクトホール形成後、チタン、数％のシリコンを含有したアルミニウム、チタンを各々の膜厚が１００ｎｍ、３５０ｎｍ、１００ｎｍとなるように積層した導電性膜を形成後、パターニングおよびエッチングによりこれを加工して形成した。なお、導電性膜としては、ここで述べたもの以外の導電性を有する材料を用いて形成しても構わない。また積層構造、膜厚に関しても適宜変更して構わない。
【０１０５】
次に、配線１６３４との接触部を有する画素電極１６３５を形成する。画素電極１６３５は、スパッタ法を用いて非晶質ＩＴＯ（Indium Tin Oxide）膜を膜厚１１０ｎｍで成膜した後、パターニングおよびエッチングにより加工した後、さらに、非晶質ＩＴＯ膜を結晶化させるためのベーク（２００℃、６０ｍｉｎ）をして形成する。ＩＴＯのエッチングは、配線１６３４が腐食されないように、シュウ酸（（ＣＯＯＨ）2）を５．０％以下の濃度で含有した水溶液を４５℃の液温を用いておこなった。なお、非晶質ＩＴＯ膜を結晶化させるためのベーク条件は、前記のものに限らず適宜変更して構わない。
【０１０６】
以上のようにして、本発明を適用したＴＦＴアレイ基板２０を作製する。
【０１０７】
次に、ＴＦＴアレイ基板に配向膜１６４０ａを形成した後、配向膜にラビング処理を施す。
【０１０８】
次に、基板１６４１上に遮光膜１６４３、画素電極１６４４、配向膜１６４０ｂが形成された対向基板１０を作製する。なお、必要に応じて、カラーフィルターを形成してもよい。また、配向膜１６４０ｂにはラビング処理を施す。
【０１０９】
次に、シール剤を用いて対向基板１０とＴＦＴアレイ基板２０を貼り合わせた後、不要な部分をせん断する。さらに対向基板１０とＴＦＴアレイ基板２０との間に、液晶材料１６４５を注入した後、封止する。さらにＦＰＣ、偏光板、位相差板を取り付ける。以上の工程については、公知の方法を用いればよい。以上のようにして、本発明を適用した液晶装置を作製する。
【０１１０】
図９（Ｂ）は本発明を適用して作製した液晶装置の上面図である。画素部９０１の周辺に走査信号駆動回路９０２ａと画像信号駆動回路９０２ｂが設けられている。駆動回路は接続配線群９０３によって外部入出力端子群９０４と接続されている。画素部９０１では走査信号駆動回路８０２ａから延在するゲート配線群と画像信号駆動回路９０２ｂから延在するデータ配線群がマトリクス状に交差して画素を形成している。シール剤９０５は、ＴＦＴアレイ基板９０８上の画素部９０１および走査信号駆動回路９０２ａ、画像信号駆動回路９０２ｂ、論理演算回路９０２ｃの外側であり、且つ外部入力端子９０４よりも内側の部分に形成する。液晶装置には、フレキシブルプリント配線板（FPC: Flexible Printed Circuit）９０９が外部入出力端子９０４に接続しており、接続配線群９０３によりそれぞれの駆動回路に接続している。外部入出力端子９０４はデータ配線群と同じ導電性膜から形成される。フレキシブルプリント配線板９０６はポリイミドなどの有機樹脂フィルムに銅配線が形成されており、異方性導電性接着剤で外部入出力端子９０４と接続する。
【０１１１】
（実施例３）
本実施例においては、本発明を適用した電子機器について説明する。本発明を適用した半導体装置の作製方法は、レーザー光の光学系に特殊な技術等を要さず、またレーザー発振器のメンテナンス等も特に頻度を高くする必要がないため、簡便でありまた従来技術と比較して低コストである。その結果、本発明の半導体装置を用いた表示装置も低コストで作製できる。さらに当該表示装置を搭載した電子機器についても、低コストな生産が可能であり、また良好な画像が得られる。なお、表示装置は発光装置でも液晶装置でも適用可能である。
【０１１２】
図１４（Ａ）は表示装置であり、筐体５５０１、支持台５５０２、表示部５５０３を含む。本発明は表示部５５０３を有する表示装置に適用が可能である。
【０１１３】
図１４（Ｂ）はビデオカメラであり、本体５５１１、表示部５５１２、音声入力５５１３、操作スイッチ５５１４、バッテリー５５１５、受像部５５１６などによって構成されている。
【０１１４】
図１４（Ｃ）は、本発明を適用して作製したノート型のパーソナルコンピュータであり、本体５５０１、筐体５５０２、表示部５５０３、キーボード５５０４などによって構成されている。
【０１１５】
図１４（Ｄ）は、本発明を適用して作製した携帯情報端末（ＰＤＡ）であり、本体５５３１には表示部５５３２と、外部インターフェイス５５３５と、操作ボタン５５３４等が設けられている。また操作用の付属品としてスタイラス５５３２がある。
【０１１６】
図１４（Ｅ）はデジタルカメラであり、本体５５５１、表示部（Ａ）５５５２、接眼部５５５３、操作スイッチ５５５４、表示部（Ｂ）５５５５、バッテリー５５５６などによって構成されている。
【０１１７】
図１４（Ｆ）は、本発明を適用して作製した携帯電話である。本体５５６１には表示部５５６４と、音声出力部５５６２操作スイッチ５５６５、アンテナ５５６６等が設けられている。
【０１１８】
【発明の効果】
本発明の表示装置の作製方法を用いることにより、複数のＴＦＴが配列されたＴＦＴアレイ基板において、列方向、若しくは行方向のうち少なくとも一方向に一列に並ぶ複数のＴＦＴの同一電気信号下における電気的特性が、各々のＴＦＴが形成されている位置に依存して周期的に変動することを特徴とする表示装置を作製できる。この表示装置においては、表示画像に周期的な模様が生じる。この周期的な模様は表示ムラとしては視認しにくいという視覚的効果を利用することにより、一画面全体を単一輝度、単一色で表示する場合（つまり、同一電気信号下において）に、ランダムな輝度ムラや階調ムラ等が視覚的に低減される。またレーザー装置の光学系に特殊な技術等を要さず、またレーザー発振器のメンテナンス等も特に頻度を高くする必要がないため、簡便であり、また従来技術と比較して低コストである。
【０１１９】
【図面の簡単な説明】
【図１】本発明の半導体装置の作製方法を説明する図。
【図２】本発明の半導体装置の作製方法を説明する図。
【図３】本発明の半導体装置の作製方法、及びその半導体装置を用いた表示装置の作製方法。
【図４】本発明の半導体装置の作製方法、及びその半導体装置を用いた表示装置の作製方法。
【図５】本発明の半導体装置の作製方法、及びその半導体装置を用いた表示装置の作製方法。
【図６】本発明の半導体装置の作製方法、及びその半導体装置を用いた表示装置の作製方法。
【図７】本発明の半導体装置の作製方法、及びその半導体装置を用いた表示装置の作製方法。
【図８】本発明の半導体装置の作製方法、及びその半導体装置を用いた表示装置。
【図９】本発明の半導体装置を用いた表示装置。
【図１０】レーザー照射方法の異なる半導体膜表面の違いを比較する写真図。
【図１１】本発明の表示装置における表示画像と、従来技術の表示装置における表示画像とを比較する写真図。
【図１２】レーザー光の照射回数と、照射エネルギー密度ばらつきの関係を示す図。
【図１３】本発明の半導体装置におけるＴＦＴのオン電流のＴＦＴ位置依存性を示す図。
【図１４】本発明を適用した電子機器の例。

Claims (6)

  1. 線状に整形された第１のレーザー光の短軸方向に、前記第１のレーザー光を第１の半導体膜に部分的に照射することにより、前記第１のレーザー光が照射された複数の領域が周期的間隔をもつように設けられた第２の半導体膜を形成する工程と、
    前記第２の半導体膜全体に、線状に整形された第２のレーザー光を照射し、前記第１のレーザー光と前記第２のレーザー光の両方が照射された第１の領域と、前記第２のレーザー光のみが照射された第２の領域とが周期的に繰り返すように設けられた第３の半導体膜を形成する工程と
    を有することを特徴とする表示装置の作製方法。
  2. 線状に整形されたパルスレーザー光である第１のレーザー光の短軸方向に、前記第１のレーザー光を第１の半導体膜に部分的に照射することにより、前記第１のレーザー光が照射された複数の領域が周期的間隔をもつように設けられた第２の半導体膜を形成する工程と、
    前記第２の半導体膜全体に、線状に整形されたパルスレーザー光である第２のレーザー光を照射し、前記第１のレーザー光と前記第２のレーザー光の両方が照射された第１の領域と、前記第２のレーザー光のみが照射された第２の領域とが周期的に繰り返すように設けられた第３の半導体膜を形成する工程と
    を有することを特徴とする表示装置の作製方法。
  3. 第１の半導体膜全体に、線状に整形された第１のレーザー光を照射して第２の半導体膜を形成する工程と、
    線状に整形された第２のレーザー光を前記第２の半導体膜に部分的に照射することにより、前記第１のレーザー光と前記第２のレーザー光の両方が照射された第１の領域と、前記第１のレーザー光のみが照射された第２の領域とが周期的に繰り返すように設けられた第３の半導体膜を形成する工程と
    を有することを特徴とする表示装置の作製方法。
  4. 第１の半導体膜全体に、線状に整形されたパルスレーザー光である第１のレーザー光を照射して第２の半導体膜を形成する工程と、
    線状に整形されたパルスレーザー光である第２のレーザー光を前記第２の半導体膜に部分的に照射することにより、前記第１のレーザー光と前記第２のレーザー光の両方が照射された第１の領域と、前記第１のレーザー光のみが照射された第２の領域とが周期的に繰り返すように設けられた第３の半導体膜を形成する工程と
    を有することを特徴とする表示装置の作製方法。
  5. 請求項１乃至請求項４のいずれか一項において、
    窒素雰囲気中で前記第３の半導体膜に第３のレーザー光を照射し、前記第３の半導体膜表面を平坦化する工程を有することを特徴とする表示装置の作製方法。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記第１の半導体膜は、非晶質半導体膜に触媒金属元素を添加後、加熱処理を行うことにより形成した結晶質半導体膜であることを特徴とする表示装置の作製方法。
JP2002380882A 2002-12-27 2002-12-27 表示装置の作製方法 Expired - Fee Related JP4282985B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002380882A JP4282985B2 (ja) 2002-12-27 2002-12-27 表示装置の作製方法
US10/744,137 US7390728B2 (en) 2002-12-27 2003-12-24 Display device and manufacturing method thereof
US12/010,927 US7595849B2 (en) 2002-12-27 2008-01-31 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002380882A JP4282985B2 (ja) 2002-12-27 2002-12-27 表示装置の作製方法

Publications (3)

Publication Number Publication Date
JP2004212557A JP2004212557A (ja) 2004-07-29
JP2004212557A5 JP2004212557A5 (ja) 2006-02-16
JP4282985B2 true JP4282985B2 (ja) 2009-06-24

Family

ID=32816976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002380882A Expired - Fee Related JP4282985B2 (ja) 2002-12-27 2002-12-27 表示装置の作製方法

Country Status (2)

Country Link
US (2) US7390728B2 (ja)
JP (1) JP4282985B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906349B2 (en) * 2003-01-08 2005-06-14 Samsung Electronics Co., Ltd. Polysilicon thin film transistor array panel and manufacturing method thereof
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4974493B2 (ja) * 2004-08-20 2012-07-11 株式会社半導体エネルギー研究所 半導体装置及び電子機器
KR101150996B1 (ko) * 2004-09-24 2012-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
KR101230299B1 (ko) * 2005-01-07 2013-02-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판
TWI517378B (zh) 2005-10-17 2016-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101382480B1 (ko) * 2007-09-12 2014-04-09 삼성디스플레이 주식회사 액정 표시 장치
JP5234333B2 (ja) * 2008-05-28 2013-07-10 Ｎｌｔテクノロジー株式会社 ゲート線駆動回路、アクティブマトリクス基板及び液晶表示装置
WO2011152496A1 (ja) * 2010-06-04 2011-12-08 コニカミノルタホールディングス株式会社 照明装置
JP2013254158A (ja) * 2012-06-08 2013-12-19 Sony Corp 表示装置、製造方法、電子機器
CN103676374B (zh) * 2013-12-06 2015-12-30 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5667277A (en) 1979-11-05 1981-06-06 Canon Inc Laser recording device
US4370175A (en) 1979-12-03 1983-01-25 Bernard B. Katz Method of annealing implanted semiconductors by lasers
US4330363A (en) 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
DE3485022D1 (de) 1983-12-26 1991-10-10 Hitachi Ltd Belichtungsvorrichtung und verfahren fuer die ausrichtung einer maske mit einem arbeitsstueck.
EP0299455A3 (en) 1987-07-17 1991-03-27 Dainippon Screen Mfg. Co., Ltd. Method and apparatus for laser exposure in an image scanning/recording apparatus
JP3135643B2 (ja) 1991-12-02 2001-02-19 松下電器産業株式会社 エキシマレ−ザ−アニ−ル法及びエキシマレ−ザ−アニ−ル装置
US5576857A (en) * 1992-04-02 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with transistors and capacitors method of driving the same
US5643801A (en) 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
KR100202122B1 (ko) * 1993-07-26 1999-07-01 야스카와 히데아키 박막 반도체 장치 및 박막 반도체 장치의 제조 방법 및 표시 시스템
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
KR100299292B1 (ko) 1993-11-02 2001-12-01 이데이 노부유끼 다결정실리콘박막형성방법및그표면처리장치
US5558788A (en) 1993-11-30 1996-09-24 Martin Marietta Energy Systems, Inc. Dual beam optical system for pulsed laser ablation film deposition
US5854803A (en) 1995-01-12 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Laser illumination system
EP1708169A1 (en) * 1995-02-01 2006-10-04 Seiko Epson Corporation Driving circuit and active matrix substrate and liquid crystal display device including it
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
JPH0945632A (ja) 1995-08-03 1997-02-14 Matsushita Electric Ind Co Ltd レーザーアニール方法及び半導体膜の溶融結晶化方法
JP3029787B2 (ja) 1995-08-21 2000-04-04 松下電器産業株式会社 レーザアニール方法および液晶表示装置の製造方法
KR0153823B1 (ko) 1995-10-17 1998-12-01 구자홍 반도체 소자 제조 방법
US6043453A (en) 1996-02-23 2000-03-28 Hitachi Via Mechanics Ltd. Apparatus for laser processing with a mechanical cutter
US5886320A (en) 1996-09-03 1999-03-23 International Business Machines Corporation Laser ablation with transmission matching for promoting energy coupling to a film stack
US5981974A (en) * 1996-09-30 1999-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the same
US6590230B1 (en) 1996-10-15 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW451284B (en) 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3980178B2 (ja) * 1997-08-29 2007-09-26 株式会社半導体エネルギー研究所 不揮発性メモリおよび半導体装置
JP3204307B2 (ja) * 1998-03-20 2001-09-04 日本電気株式会社 レーザ照射方法およびレーザ照射装置
US6555422B1 (en) 1998-07-07 2003-04-29 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
JP2000131670A (ja) 1998-10-27 2000-05-12 Fujitsu Ltd 液晶表示装置
US6806862B1 (en) * 1998-10-27 2004-10-19 Fujitsu Display Technologies Corporation Liquid crystal display device
US6259138B1 (en) * 1998-12-18 2001-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith
US6567219B1 (en) 1999-08-13 2003-05-20 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
US6599788B1 (en) * 1999-08-18 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4637333B2 (ja) 1999-08-18 2011-02-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6573162B2 (en) 1999-12-24 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method of fabricating a semiconductor device
US6916693B2 (en) * 2000-03-08 2005-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW523791B (en) 2000-09-01 2003-03-11 Semiconductor Energy Lab Method of processing beam, laser irradiation apparatus, and method of manufacturing semiconductor device
US6396616B1 (en) 2000-10-10 2002-05-28 3M Innovative Properties Company Direct laser imaging system
JP4127467B2 (ja) 2000-11-06 2008-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW515104B (en) * 2000-11-06 2002-12-21 Semiconductor Energy Lab Electro-optical device and method of manufacturing the same
SG113399A1 (en) 2000-12-27 2005-08-29 Semiconductor Energy Lab Laser annealing method and semiconductor device fabricating method
JP4860055B2 (ja) 2001-05-31 2012-01-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002366057A (ja) 2001-06-11 2002-12-20 Toshiba Corp 表示装置
US6536404B2 (en) * 2001-07-23 2003-03-25 International Engine Intellectual Property Company, L.L.C. Piston having combustion chamber defined in the crown
US6700096B2 (en) 2001-10-30 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
TWI289896B (en) 2001-11-09 2007-11-11 Semiconductor Energy Lab Laser irradiation apparatus, laser irradiation method, and method of manufacturing a semiconductor device
JP3949564B2 (ja) 2001-11-30 2007-07-25 株式会社半導体エネルギー研究所 レーザ照射装置及び半導体装置の作製方法
JP4531323B2 (ja) * 2002-09-13 2010-08-25 株式会社半導体エネルギー研究所 レーザ装置、レーザ照射方法、および半導体装置の作製方法

Also Published As

Publication number Publication date
JP2004212557A (ja) 2004-07-29
US7595849B2 (en) 2009-09-29
US7390728B2 (en) 2008-06-24
US20080149931A1 (en) 2008-06-26
US20040189883A1 (en) 2004-09-30

Similar Documents

Publication Publication Date Title
US7595849B2 (en) Display device and manufacturing method thereof
US7745824B2 (en) Semiconductor device and method of manufacturing the same
US6657260B2 (en) Thin film transistors having source wiring and terminal portion made of the same material as the gate electrodes
KR100862547B1 (ko) 표시 장치
US7538011B2 (en) Method of manufacturing a semiconductor device
US7843521B2 (en) Liquid crystal display device, semiconductor device, electronic device, and manufacturing method of the liquid crystal display device
JP5277020B2 (ja) 表示装置
JP5221082B2 (ja) Ｔｆｔ基板
JP4907063B2 (ja) 半導体装置の作製方法
JP5090690B2 (ja) 半導体薄膜の製造方法、薄膜トランジスタの製造方法、及び半導体薄膜の製造装置
KR101588448B1 (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
JP5253990B2 (ja) 薄膜トランジスタ
JP2009210681A (ja) 表示装置及びその製造方法
JP2008112807A (ja) Ｔｆｔ基板の製造方法、及びこれを用いた表示装置の製造方法
JP2009224396A (ja) 薄膜トランジスタ基板、およびその製造方法、並びに表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090318

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees