Nothing Special   »   [go: up one dir, main page]

KR101382480B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR101382480B1
KR101382480B1 KR1020070092696A KR20070092696A KR101382480B1 KR 101382480 B1 KR101382480 B1 KR 101382480B1 KR 1020070092696 A KR1020070092696 A KR 1020070092696A KR 20070092696 A KR20070092696 A KR 20070092696A KR 101382480 B1 KR101382480 B1 KR 101382480B1
Authority
KR
South Korea
Prior art keywords
pixel electrode
electrode
liquid crystal
control electrode
crystal display
Prior art date
Application number
KR1020070092696A
Other languages
English (en)
Other versions
KR20090027462A (ko
Inventor
박홍조
김희섭
루지안강
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020070092696A priority Critical patent/KR101382480B1/ko
Priority to US12/114,337 priority patent/US20090066900A1/en
Publication of KR20090027462A publication Critical patent/KR20090027462A/ko
Application granted granted Critical
Publication of KR101382480B1 publication Critical patent/KR101382480B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/139—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent
    • G02F1/1393—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent the birefringence of the liquid crystal being electrically controlled, e.g. ECB-, DAP-, HAN-, PI-LC cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133753—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers with different alignment orientations or pretilt angles on a same surface, e.g. for grey scale or improved viewing angle
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

텍스쳐(texture)의 안정화 속도가 향상된 액정 표시 장치가 제공된다. 액정 표시 장치는, 제1 절연 기판과, 제1 절연 기판 상에 배치되고, 복수의 도메인 형성 수단에 의해 구획된 화소 전극과, 화소 전극 상에 배치된 화소 전극 절연막과, 화소 전극과 절연되도록 복수의 도메인 형성 수단 사이의 화소 전극 절연막상에 배치된 제어 전극을 포함한다.
노치, 제어 전극, 텍스쳐

Description

액정 표시 장치{Liquid crystal display}
본 발명은 액정 표시 장치에 관한 것으로서, 더욱 상세하게는 텍스쳐의 안정화 속도가 향상된 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
그 중에서도 전계가 인가되지 않은 상태에서 액정의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다. 수직 배향 모드(vertically alignment mode) 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전계 생성 전극에 간극 또는 돌기와 같은 도메인 형성 수단을 배치하는 방법 등이 있다.
한편, 상하 표시판 모두에 간극이 구비된 액정 표시 장치는 정전기에 취약하고, 얼라인 미스(align miss)가 발생하는 등의 단점이 있어 하부 표시판에만 패턴을 형성하고 상부 표시판에는 패턴을 형성하지 않은 패턴리스 VA(Patternless VA) 모드 액정 표시 장치가 연구되고 있다. 그러나, 패턴리스 VA 모드 액정 표시 장치도 도메인(domain)의 경계에서 텍스쳐(texture)가 발생하는 문제점이 있다.
이를 제어하기 위하여 화소 전극 상부에 별도의 제어 전극(Director Control Electrode: DCE)을 배치하는 방법이 연구되고 있으나, 이 또한 텍스쳐가 용이하게 안정화되지 않는 문제점이 있다.
따라서, 텍스쳐의 안정화 속도를 향상시킬 필요가 있다.
본 발명이 이루고자 하는 기술적 과제는 텍스쳐의 안정화 속도가 향상된 액정 표시 장치를 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 제1 절연 기판과, 상기 제1 절연 기판 상에 배치되고, 복수의 도메인 형성 수단에 의해 구획된 화소 전극과, 상기 화소 전극 상에 배치된 화소 전극 절연막 과, 상기 화소 전극과 절연되도록 상기 복수의 도메인 형성 수단 사이의 상기 화소 전극 절연막상에 배치된 제어 전극을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는, 제1 절연 기판과, 상기 제1 절연 기판 상에 배치되고, 복수의 도메인 형성 수단에 의해 구획된 화소 전극과, 상기 화소 전극 상에 배치된 화소 전극 절연막과, 상기 화소 전극과 절연되도록 상기 복수의 도메인 형성 수단 사이의 상기 화소 전극 절연막상에 배치되고, 다수의 노치를 구비하는 제어 전극을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 액정 표시 장치는, 제1 절연 기판과, 상기 제1 절연 기판 상에 배치되고, 복수의 도메인 형성 수단 및 상기 복수의 도메인 형성 수단 사이에 배치된 슬릿에 의해 구획된 화소 전극과, 상기 화소 전극과 접촉되지 않도록 상기 슬릿 내부에 위치하고, 다수의 노치를 구비하는 제어 전극을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
상술한 바와 같이 본 발명의 실시예들에 따른 액정 표시 장치에 의하면, 다음과 같은 효과가 하나 혹은 그 이상 있다.
첫째, 제어 전극에 노치를 포함함으로써 제어 전극 상부에 형성되는 텍스쳐를 조속히 안정화할 수 있다.
둘째, 제어 전극을 화소 전극의 상부에 배치한 경우 화소 전극 절연막의 두 께를 얇게 형성하더라도 텍스쳐를 조속히 안정화할 수 있다.
셋째, 제어 전극을 화소 전극의 상부에 배치한 경우 개구율을 향상시킬 수 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다.
이하, 첨부된 도 1 및 도 2를 참조하여 본 발명의 제1 실시예에 따른 액정 표시 장치에 대하여 설명한다. 도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다. 도 2는 도 1의 박막 트랜지스터 표시판의 A-A'선을 따라, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 자른 단면도이다.
본 실시예의 액정 표시 장치는, 서로 대향하도록 배치된 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200), 및 이들 두 표시판(100, 200) 사이에 개재된 액정층(300)으로 이루어진다.
도 1 및 도 2를 참조하면, 본 실시예의 액정 표시 장치에 포함되는 박막 트랜지스터 표시판(100)에는 컬러필터(130) 및 화소 전극(82) 등이 모두 형성될 수 있다. 본 실시예의 액정 표시 장치는 컬러필터(130) 상에 게이트 배선 등의 박막 트랜지스터 어레이가 형성된 AOC(Array On Color filter) 구조이거나, 박막 트랜지스터 어레이 상에 컬러필터(130)가 형성된 COA(Color filter On Array) 구조일 수 있으나, 편의상 AOC 구조의 액정 표시 장치를 예로 들어 설명한다.
AOC 구조의 액정 표시 장치의 박막 트랜지스터 표시판(100)은 제1 절연 기판(10)의 바로 위에 화소 영역을 정의하고 빛샘을 방지하여 화질을 개선하는 역할을 하는 블랙 매트릭스(120)가 형성되어 있다. 블랙 매트릭스(120)는 예를 들어 블랙 매트릭스(120)는 크롬(Cr), 크롬 산화물 등의 금속(금속 산화물), 또는 유기 블 랙 레지스트 등으로 이루어질 수 있다. 블랙 매트릭스(120)는 개구율을 극대화하기 위하여 게이트 및/또는 데이터 배선과 중첩하도록 형성될 수 있다.
블랙 매트릭스(120)에 의해 정의된 화소 영역에는 적색, 녹색, 청색의 컬러필터(130)가 순차적으로 배열되어 있다. 이들 컬러필터(130)는 특정한 파장대의 빛만을 통과시키는 역할을 한다.
컬러필터(130)는 감광성 유기물, 예를 들어 포토 레지스트로 이루어질 수 있다. 이들 컬러필터(130)는 서로 동일한 두께로 형성되거나, 일정한 단차를 가지고 형성될 수 있다.
이러한 컬러필터(130) 위에는 이들의 단차를 평탄화하기 위한 오버코트층(135)이 형성될 수 있다.
오버코트층(135) 위에는, 예를 들어 가로 방향으로 뻗어 있고 게이트 신호를 전달하는 게이트선(22)이 형성되어 있다. 게이트선(22)은 하나의 화소에 대하여 하나씩 할당되어 있다. 그리고, 게이트선(22)에는 돌출한 한 쌍의 제1 및 제2 게이트 전극(26a, 26b)이 형성되어 있다. 이러한 게이트선(22)과 제1 및 제2 게이트 전극(26a, 26b)을 게이트 배선이라 한다.
또한 제1 절연 기판(10) 위에는 게이트선(22)과 실질적으로 평행하게 가로 방향으로 뻗어 있는 스토리지 배선(28)이 형성되어 있다. 스토리지 배선(28)은 화소 내에서 후술할 화소 전극(82)의 일부와 중첩되도록 형성되어 있다. 도 1에 도시된 본 실시예에서는 스토리지 배선(28)이 화소의 중심에 배치되어 있으나, 본 발명은 이에 한정되지 않으며 스토리지 배선(28)이 화소 전극(82)과 중첩하여 일정한 스토리지 커패시턴스(storage capacitance)를 형성할 수 있는 조건을 만족하는 범위에서 스토리지 배선(28)의 모양 및 배치는 여러 형태로 변형될 수 있다.
게이트 배선(22, 26a, 26b) 및 스토리지 배선(28)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 또한, 게이트 배선(22, 26a, 26b) 및 스토리지 배선(28)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(22, 26a, 26b) 및 스토리지 배선(28)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(22, 26a, 26b) 및 스토리지 배선(28)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
게이트 배선(22, 26a, 26b) 및 스토리지 배선(28) 위에는 질화규소(SiNx), 산화 규소(SiOx) 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 한 쌍의 반도체층(40a, 40b)이 형성되어 있다. 이러한 반도체층(40a, 40b)은 섬형, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 도 1에 도시된 바와 같이 게이트 전극(26a, 26b) 상에 섬형으로 형성될 수 있다. 또한 본 발명의 다른 실시예에 있어서 반도체층(40a, 40b)이 선형으로 형성되는 경우, 제1 및 제2 데이터선(62a, 62b) 아래에 위치하여 게이트 전극(26a, 26b) 상부까지 연장된 형상을 가질 수 있다.
반도체층(40a, 40b)의 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 오믹 콘택층(Ohmic contact layer)(55a, 56a, 도 3의 55b, 56b 참조)이 각각 형성되어 있다. 이러한 오믹 콘택층(55a, 56a)은 섬형, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 도 2에 도시된 바와 같이 오믹 콘택층(55a, 56a)이 섬형인 경우 오믹 콘택층(55a, 56a)은 드레인 전극(66a) 및 소스 전극(65a) 아래에 위치할 수 있다. 또한 본 발명의 다른 실시예에 있어서 오믹 콘택층이 선형인 경우 오믹 콘택층은 제1 및 제2 데이터선(62a, 62b)의 아래까지 연장되어 형성될 수 있다.
오믹 콘택층(55a, 56a) 및 게이트 절연막(30) 위에는 제1 및 제2 데이터선(62a, 62b), 제1 및 제2 드레인 전극(66a, 66b)이 형성되어 있다. 제1 및 제2 데이터선(62a, 62b)은 서로 평행하게 예를 들어 세로 방향으로 뻗어 있으며 게이트선(22)과 교차하여 화소를 정의한다. 제1 및 제2 데이터선(62a, 62b)에는 이로부터 가지(branch) 형태로 반도체층(40a, 40b)의 상부까지 연장되어 있는 제1 및 제2 소스 전극(65a, 65b)이 연결되어 있다. 제1 및 제2 드레인 전극(66a, 66b)은 각각 제 1 및 제2 소스 전극(65a, 65b)과 분리되어 있으며 게이트 전극(26a, 26b)을 중심으로 제1 및 제2 소스 전극(65a, 65b)과 대향하도록 반도체층(40a, 40b) 상부에 위치한다.
제1 드레인 전극(66a)은 제1 콘택홀(76a)을 통하여 화소 전극(82)과 연결되고, 제2 드레인 전극(66b)은 제2 콘택홀(76b)을 통하여 제어 전극(182)과 연결되며, 제1 및 제2 데이터선(62a, 62b)로부터 인가된 전압은 각각 화소 전극(82)과 제어 전극(182)으로 전달된다.
이러한 제1 및 제2 데이터선(62a, 62b), 제1 및 제2 소스 전극(65a, 65b) 및 제1 및 제2 드레인 전극(66a, 66b)을 제1 및 제2 데이터 배선이라고 한다.
데이터 배선(62, 65, 66)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.
제1 및 제2 소스 전극(65a, 65b)은 반도체층(40a, 40b)과 적어도 일부분이 중첩되고, 제1 및 제2 드레인 전극(66a, 66b)은 게이트 전극(26a, 26b)을 중심으로 제1 및 제2 소스 전극(65a, 65b)과 대향하며 반도체층(40a, 40b)과 적어도 일부분이 중첩된다. 여기서, 오믹 콘택층(55a, 56a)은 반도체층(40a, 40b)과 제1 및 제2 소스 전극(65a, 65b) 및 반도체층(40a, 40b)과 제1 및 제2 드레인 전극(66a, 66b) 사이에 개재되어 이들 사이에 접촉 저항을 낮추어 주는 역할을 한다.
제1 및 제2 데이터선(62a, 62b), 제1 및 제2 드레인 전극(66a, 66b) 및 노출된 반도체층(40a, 40b) 위에는 절연막으로 이루어진 보호막(70)이 형성되어 있다. 여기서 보호막(70)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다. 또한, 보호막(70)은 유기막의 우수한 특성을 살리면서도 노출된 반도체층(40a, 40b) 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(70)에는 제1 및 제2 드레인 전극(66a, 66b)을 각각 드러내는 제1 및 제2 콘택홀(76a, 76b)이 형성되어 있다.
보호막(70) 위에는 각 화소마다 제1 콘택홀(76a)을 통하여 제1 드레인 전극(66a)과 전기적으로 연결된 화소 전극(82)이 형성되어 있다. 즉 화소 전극(82)은 제1 콘택홀(76a)을 통하여 제1 드레인 전극(66a)과 물리적·전기적으로 연결되어 제1 드레인 전극(66a)으로부터 데이터 전압을 인가받는다. 화소 전극(82)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전체로 이루어진다.
화소 전극(82)은 복수의 도메인 형성 수단(83)에 의해 구획된다. 도메인 형성 수단(83)은 예를 들어 화소 전극(82)을 패터닝하여 형성된 간극일 수 있으나, 돌기 형상일 수도 있으며 이러한 형상에 한정되는 것은 아니다.
도 1에 도시한 바와 같이 도메인 형성 수단(83)은 화소 전극(82)을 상하로 반분하는 위치에 가로 방향으로 형성되어 있는 가로부와, 반분된 화소 전극(82)의 상하 부분에 각각 사선 방향으로 형성되어 있는 사선부를 포함한다. 여기서 상하의 사선부는 서로 수직을 이루고 있는데, 이는 수평 전계의 방향을 4방향으로 고르게 분산시키기 위함이다. 사선부는 게이트선(22)과 실질적으로 45°를 이루는 부분과 -45°를 이루는 부분을 포함하며, 도메인 형성 수단(83)은 화소 영역을 상하로 이등분하는 선(게이트선과 나란한 선)에 대하여 상부 및 하부가 실질적으로 거울 대칭되는 구조를 가질 수 있다. 예를 들어 도 1에 도시된 바와 같이, 화소의 중심으로부터 상부에 위치하는 화소 전극(82)에는 게이트선(22)과 실질적으로 45°를 이루는 도메인 형성 수단(83)의 사선부가 형성되고, 화소의 중심으로부터 하부에 위치하는 화소 전극(82)에는 게이트선(22)과 실질적으로 -45°를 이루는 도메인 형성 수단(83)의 사선부가 형성될 수 있다. 다만 본 발명은 이에 한정되지 않으며 도메인 형성 수단(83)의 사선부가 게이트선(22)과 실질적으로 45° 또는 -45°를 이루는 범위에서 도메인 형성 수단(83) 사선부의 모양 및 배치는 여러 형태로 변형될 수 있다.
이와 같은 화소 전극(82)의 도메인 형성 수단(83)과 후술할 제어 전극(182)을 이용하면 화소 전극(82)의 표시 영역은 액정층(300)에 포함된 액정(도 5의 310 참조)의 주 방향자(director)가 전계 인가시 배열되는 방향에 따라 다수의 도메인으로 분할된다. 여기서 도메인이란 화소 전극(82)과 공통 전극(140) 사이에 형성된 전계에 의해 액정의 방향자가 특정 방향으로 무리를 지어 기울어지는 액정들로 이 루어진 영역을 의미한다.
화소 전극(82)에는 액정 표시 장치를 구동시키기 위한 전압이 인가되며, 후술하는 제어 전극(182)의 전압보다 낮은 전압이 인가되는 것이 바람직하다.
이하, 도 1 및 도 3을 참조하여 본 발명의 제1 실시예에 따른 액정 표시 장치에 포함되는 절연막, 제어 전극, 수직 배향막, 및 공통 전극 표시판에 대하여 상세히 설명한다. 도 3은 도 1의 박막 트랜지스터 표시판의 B-B'선을 따라, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 자른 단면도이다.
도 1 및 도 3을 참조하면, 화소 전극(82) 상에는 화소 전극 절연막(170)이 형성되어 있다.
화소 전극 절연막(170)은 질화규소, 산화 규소 등의 무기물 또는 아크릴계 수지 등의 유기물로 이루어질 수 있다. 화소 전극 절연막(170)은 제어 전극(182)과 화소 전극(82) 사이에 배치되어 이들 두 전극(82, 182)이 단락(short)되지 않도록 한다. 화소 전극 절연막(170)은 화소 전극(82)과 제어 전극(182)의 단락을 방지하기 위한 것이므로 단락을 방지할 수 있는 한, 화소 전극 절연막(170)의 두께는 5 ~ 200nm로 가능한 얇게 형성하는 것이 바람직하다. 본 실시예의 화소 전극 절연막(170)은 제1 절연 기판(10)의 전면을 덮도록 화소 전극(82) 및 보호막(70) 상부에 형성된다. 이에 따라 화소 전극 절연막(170)을 패터닝하는 공정이 요구되지 않아 공정 시간의 증가를 최소화할 수 있다.
제어 전극(182)은 화소 전극 절연막(170) 상에 배치되어 화소 전극(82)과 절연된다. 제어 전극(182)은 화소 전극(82)을 상하로 반분하는 위치에 가로 방향으로 형성되어 있는 가로부와, 반분된 화소 전극(82)의 상하 부분에 각각 사선 방향으로 형성되어 있는 사선부를 포함한다. 본 명세서에서 제어 전극(182)은 통상적으로 사선부를 의미한다. 제어 전극(182)은 복수의 도메인 형성 수단(83) 사이에 배치되며, 서로 인접한 도메인 형성 수단(83) 사이에 위치한 화소 전극(82)의 중앙부에 위치하는 것이 바람직하다. 구체적으로 도메인 형성 수단(83)의 사선부와 제어 전극(182)의 사선부는 실질적으로 동일한 간격으로 교대로 배치되는 것이 바람직하다.
제어 전극(182)은 화소 전극(82)과 동일한 투명 도전체로 이루어져 있다. 이에 따라 화소 전극(82) 상에 별도의 제어 전극(182)을 배치하더라도 액정 표시 장치의 개구율이 감소되지 않는다. 다만, 텍스쳐가 발생되는 영역을 최소화하기 위해 제어 전극(182)은 1 ~ 12㎛의 폭(도 5의 W1 참조)을 가질 수 있다.
제어 전극(182)은 제2 콘택홀(76b)을 통하여 제2 드레인 전극(66b)과 연결되어 있다. 제2 데이터선(62b)으로부터 인가된 전압은 제2 소스 전극(65b) 및 제2 드레인 전극(66b)을 거쳐 제어 전극(182)으로 전달된다. 제2 콘택홀(76b)이 형성된 부위에서 화소 전극(82)도 절개되어 있으므로 화소 전극(82)과 제어 전극(182)은 서로 전기적으로 연결되지 않는다. 제2 데이터선(62b)으로부터 제어 전극(182)에 인가되는 전압은 제1 데이터선(62a)으로부터 화소 전극(82)에 인가되는 전압보다 높다. 예를 들어, 화소 전극(82)에 인가되는 전압은 6V이고, 제어 전극에 인가되는 전압은 8V일 수 있으며, 두 전극 간의 전압차는, 후술하는 텍스쳐를 조속히 제어하 여 텍스쳐가 화소 전극(82)으로 전이되는 것을 방지할 수 있도록 약 2V인 것이 바람직하다.
본 실시예의 제어 전극(182) 및 화소 전극 절연막(170) 위에는 액정들을 배향할 수 있는 제1 수직 배향막(92)이 형성될 수 있다. 제1 수직 배향막(92)은 제2 수직 배향막(152)과 함께 액정들을 수직으로 배향시킨다. 이에 따라 액정 표시 장치에 구동 전압이 인가되지 않을 경우, 액정 표시 장치에는 명확한 블랙 색상이 구현된다. 제1 수직 배향막(92)은 예를 들어 폴리이미드를 주쇄로 하고 사이드 체인(side chain)을 포함하는 물질로 이루어질 수 있다.
제1 절연 기판(10) 상에는 편광판(미도시)이 형성될 수 있다. 구체적으로 편광판은 화소 전극(82) 등이 형성된 면과 반대면의 제1 절연 기판(10) 상에 형성될 수 있다. 제1 절연 기판(10) 상에 형성된 편광판의 편광축은 제2 절연 기판(110) 상에 형성된 편광판의 편광축과 서로 수직이다.
공통 전극 표시판(200)은, 제2 절연 기판(110) 상에 형성되고 패터닝되지 않은 공통 전극(140)을 포함하며, 박막 트랜지스터 표시판(100)과 대향하도록 배치된다. 본 실시예의 공통 전극(140)은 패터닝이 되어 있지 않다. 본 실시예의 공통 전극 표시판(200)에는 공통 전극(140)을 패터닝하기 위한 공정이 요구되지 않으므로, 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)을 조립할 때 미스 얼라인이 발생하는 것을 방지할 수 있으며, 정전기 방지(anti-static) 처리를 할 필요가 없어 투과율이 높으며 제조 원가를 절감할 수 있다.
공통 전극(140) 위에는 액정들을 수직으로 배향하는 제2 수직 배향막(152)이 형성되어 있다. 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200) 사이에는 두 표시판 사이의 간격인 셀 갭(cell gap)을 유지하는 스페이서 등이 개재될 수 있다.
제2 졀연 기판(110) 상에는, 공통 전극(140)이 형성된 면의 반대면에 편광판이 배치될 수 있으며, 이는 제1 절연 기판(10) 상에 형성된 편광판의 편광축과 서로 수직한다.
서로 대향하는 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200) 사이에는 액정(310), UV 경화성 모노머 및 UV 경화용 개시제로부터 형성된 액정층(300)이 개재된다.
액정층(300)에 포함되어 있는 액정(310)은 음의 유전율 이방성을 가질 수 있으며, 예를 들어 네마틱 액정(310)일 수 있다. UV 경화성 모노머는 예를 들어 아크릴레이트(acrylate)계 모노머일 수 있으며, UV 경화용 개시제는 UV 영역에 흡수될 수 있는 물질로 이루어질 수 있다.
이하, 도 1, 도 4 및 도 5를 참조하여, 본 발명의 제1 실시예에 따른 액정 표시 장치에 포함되는 제어 전극, 노치 및 이들에 의한 액정의 배향에 대하여 상세히 설명한다. 도 4는 본 발명의 제1 실시예에 따른 액정 표시 장치에 포함된 노치를 구비한 제어 전극의 부분 확대도이다. 도 5는 도 1의 박막 트랜지스터 표시판의 C-C'선을 따라, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 자른 단면도이다.
도 1 및 도 4에 도시한 바와 같이, 제어 전극(182)에는 다수의 노치(183a, 183b)가 구비될 수 있다. 노치(183a, 183b)는 제어 전극(182)의 적어도 일변을 따라 형성되어 있으며, 제어 전극(182)의 양변을 따라 형성될 수 있다. 노치(183a, 183b)는 제어 전극(182)의 양변으로부터 도메인 형성 수단(83)측으로 돌출된 볼록 노치(183a)이거나, 제어 전극(182)의 양변으로부터 함몰된 오목 노치(183b)일 수 있다. 제어 전극(182)에 형성된 노치(183a, 183b)는 볼록 노치(183a)만으로 이루어지거나, 오목 노치(183b)만으로 이루어질 수 있으며, 볼록 노치(183a)와 오목 노치(183b)가 혼합되어 배치될 수도 있다. 이 경우 제어 전극(182)의 일변 또는 양변을 따라 볼록 노치(183a)와 오목 노치(183b)가 교대로 배열될 수 있다. 하나의 제어 전극(182)의 사선부에 형성된 노치(183a, 183b)는 제어 전극(182)의 적어도 일변을 따라 20 ~ 50㎛의 간격(L1)마다 형성되는 것이 바람직하다. 제어 전극(182)의 일변에 형성된 노치(183a, 183b)와 제어 전극(182)의 타변에 형성된 노치(183a, 183b)는 서로 대향하는 것이 바람직하다. 서로 대향하는 한 쌍의 오목 노치(183b)의 경우 이들 오목 노치(183b)는 3 ~ 5㎛ 폭(W2)을 가지도록 이격될 수 있다. 이 경우 제어 전극(182)의 폭(W1)이 이보다 넓어야 함은 물론이다.
노치(183a, 183b)의 형상은 삼각형, 사각형, 마름모형 등의 다각형이거나, 반원형일 수 있으나, 특이점(singular point)(P, Q)을 형성하여 액정(도 5의 310 참조)의 배향을 규율할 수 있는 한, 이러한 형상에 한정되는 것은 아니다.
도 4를 참조하여, 화소 전극(82)과 공통 전극(도 5의 140 참조)에 전계가 인가된 후 액정(도 5의 310 참조)의 초기 및 최종 배치를 살펴보면, 노치(183a, 183b)는 액정의 방향자(director)가 한 곳으로 모이는 특이점(P, Q)을 제어 전극(182) 상에 의도적으로 형성함으로써 특이점(P, Q) 주변에 위치하는 액정의 탄성 에너지를 크게 축적하여 액정의 머리(head) 배열 방향(A)을 미리 결정한다.
예를 들어 오목 노치(183b)가 형성된 영역에는 액정 분자들의 머리 배열 방향(A)이 일부 수렴하고 일부 발산하는 음극성의 특이점(P)이 형성된다. 그리고 볼록 노치(183a)가 형성된 영역에는 액정 분자들의 머리 배열 방향(A)이 수렴하는 양극성의 특이점(Q)이 형성된다. 따라서 오목 노치(183b)와 볼록 노치(183a)를 교대로 배치함으로써 도메인 경계에 배치된 액정 분자들의 머리가 음극성의 특이점(P)으로부터 양극성의 특이점(Q)으로 향하도록 액정 분자들의 머리 배열 방향(A)을 미리 결정하여 액정이 배열 구동력(B)을 받을 수 있다. 노치(183a, 183b)에 의해 도메인 경계, 즉 제어 전극(182) 내에 배치된 액정의 배열 방향을 미리 결정해둠으로써, 구동 전압의 인가 시간이 경과함에 따라 도메인 경계에서 액정 분자들의 배열 왜곡이 화소 전극(82) 내부까지 넓어지는 현상을 억제할 수 있다.
따라서, 제어 전극(182) 내에 배열되어 있는 액정을 노치(183a, 183b)를 통하여 안정적이고 규칙적으로 배열할 수 있어 도메인 경계에 발생하는 텍스쳐를 조속히 안정화시킬 수 있으며, 구동 전압 인가 후 발생하는 휘도 감소도 조속히 안정화시킬 수 있다.
도시하지는 않았지만, 도메인 경계에서 발생하는 텍스쳐를 보다 조속히 안정화시키기 위해서는 제어 전극(182)의 폭은 소정 구간에 대하여 일정한 방향으로 줄어들거나 늘어나도록 형성되는 것이 바람직하다. 예를 들어 제어 전극(182)의 폭은 오목 노치(183b)로부터 볼록 노치(183a)로 갈수록 늘어나는 것이 바람직하다. 이 경우 액정 분자들의 머리가 오목 노치(183b)에 형성된 음극성의 특이점(P)으로부터 볼록 노치(183a)에 형성된 양극성의 특이점(Q)을 향하도록 하는 배열 구동력(driving force)(B 방향)이 더욱 커지게 된다. 따라서 제어 전극(182) 내에 배치된 액정 분자들은 더욱 짧은 시간 내에 정해진 방향으로 배열될 수 있으며 보다 빠른 속도로 텍스쳐가 안정된다.
도 5를 참조하면, 화소 전극(82)과 공통 전극(140)에 전계가 형성되면 액정(310)은 도메인 형성 수단(83)에 의해 형성된 다수의 도메인 내에서 서로 다른 방향을 가진다. 그러나, 하나의 도메인 내, 즉 도메인 형성 수단(83) 사이의 화소 전극(82) 내에서 액정(310)의 배열 방향을 미리 결정하여 텍스쳐 발생을 최소화하기 위해, 도메인 형성 수단(83) 사이에 제어 전극(182)을 배치한다. 제어 전극(182)에는 전술한 바와 같이 화소 전극(82)보다 높은 전압이 인가되므로, 제어 전극(182)의 상부는 다른 화소 전극(82)의 상부보다 높은 전위를 가지며, 결과적으로 도 5의 액정(310)을 연결한 선과 같은 등전위면을 형성한다. 이에 따라 제어 전극(182)을 중심으로 제어 전극(182)의 좌측과 우측의 액정(310)의 배향 방향이 서로 반대로 되며, 화소 전극(82) 내의 도메인이 양분되어 텍스쳐의 발생이 감소된다.
제어 전극(182)이 화소 전극(82)보다 상부에 배치되고, 서로 다른 경로로 전압을 인가받으므로, 제어 전극(182)의 전압과 화소 전극(82)의 전압차를 최소화하면서도 액정(310)의 배향을 제어하여 텍스쳐를 조속히 안정화시키고, 텍스쳐가 화 소 전극(82) 내부로 전이되는 것을 방지할 수 있다. 또한, 제어 전극(182)이 화소 전극(82)의 상부에 위치하므로 이들 사이에 개재된 화소 전극 절연막(170)의 두께를 얇게 하더라도 양 전극 간의 전압차를 유지할 수 있어 텍스쳐를 조속히 안정화 할 수 있다. 한편, 제어 전극(182)의 폭(도 4의 W1 참조)을 개구율을 떨어뜨리지 않고 조절할 수 있어 제어 전극(182)의 디자인에도 유리하다.
이하, 도 6a 내지 도 7b를 참조하여, 노치가 형성된 제어 전극을 포함하는 본 발명의 제1 실시예에 따른 액정 표시 장치의 텍스쳐 제어 효과를 노치가 형성되지 않은 액정 표시 장치와 비교하여 설명한다. 도 6a 내지 도 7b는 노치를 포함하는 본 발명의 제1 실시예의 액정 표시 장치의 텍스쳐 발생 정도를 노치가 없는 경우와 비교한 사진이다.
도 6a에 나타낸 바와 같이, 노치를 구비하는 제어 전극을 포함하는 본 실시예의 액정 표시 장치는 구동 전압 인가 후 50 ms 경과시, 특이점이 노치의 위치에 정확히 고정되고, 텍스쳐가 조속히 안정화되는 것을 확인할 수 있다. 또한, 도 7a에 나타낸 바와 같이 본 실시예의 액정 표시 장치는 구동 전압 인가 후 1500 ms 경과 시에도 텍스쳐가 여전히 안정화되어 있으며 화소 전극 내로 전이되지 않는 것을 확인할 수 있다. 이에 반해 도 6b에 나타낸 바와 같이 노치를 구비하지 않고 제어 전극만을 포함하는 액정 표시 장치는 구동 전압 인가 후 50 ms 경과시, 구동 전압 인가 후 50 ms 경과시 텍스쳐가 불규칙한 모습을 나타내며, 도 7b에 나타낸 바와 같이 구동 전압 인가 후 1500 ms 경과 시 텍스쳐가 화소 전극 내부로 전이되는 것 을 확인할 수 있다.
또한, 도시하지는 않았으나, 노치를 구비한 제어 전극을 구비하는 본 실시예의 액정 표시 장치는 구동 전압 인가 후 발생하는 휘도 저하 현상도 조속히 안정화 되었으며, 투과율도 높았다.
액정 표시 장치는 상술한 박막 트랜지스터 표시판(100), 공통 전극 표시판(200) 및 이들 사이에 개재된 액정층(300) 하부에 램프를 포함하는 백라이트 어셈블리를 배치하여 이루어진다.
이하, 도 8 및 도 9를 참조하여, 본 발명의 제2 실시예에 따른 액정 표시 장치에 대하여 상세히 설명한다. 도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다. 도 9는 도 8의 박막 트랜지스터 표시판의 D-D'선을 따라, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 자른 단면도이다. 이하의 실시예들에서는 설명의 편의상 본 발명의 제1 실시예와 동일한 구성 요소에 대해서는 동일한 참조 번호를 사용하며, 그 설명을 생략하거나 간략화한다.
도 8 및 도 9를 참조하면, 본 실시예의 액정 표시 장치는 제어 전극(184)이 화소 전극(82)과 전기적으로 연결되어 있다.
본 실시예의 액정 표시 장치에 포함되는 박막 트랜지스터 표시판(101)에는 본 발명의 제1 실시예와 상이하게 하나의 화소마다 데이터선(62a)이 하나씩 형성되어 있다. 이에 따라 하나의 화소마다 소스 전극(65a) 및 드레인 전극(66a)도 각각 하나씩 형성되어 있으며, 이들이 데이터 배선을 구성한다.
데이터선(62a)으로부터 인가된 신호는 드레인 전극(66a)으로 전달되고, 드레인 전극(66a)은 보호막(70)에 형성된 제1 콘택홀(76a)을 통해 화소 전극(82)과 연결되어 있어, 데이터선(62a)으로부터 인가된 신호가 화소 전극(82)으로 전달된다.
화소 전극(82) 상부에는 화소 전극 절연막(171)은 제1 절연 기판(10)의 전면을 덮도록 화소 전극(82) 및 보호막(70) 상부에 형성된다. 본 실시예의 화소 전극 절연막(171)은 화소 전극(82)과 제어 전극(184)의 전압차를 유지하는 역할을 한다. 즉, 화소 전극(82) 상에 배치된 제어 전극(184)이 강한 전계를 형성하여 화소 전극(82) 내에 새로운 도메인을 형성하기 위해서는 화소 전극(82)의 전압보다 제어 전극(184)의 전압이 높아야 하는 바, 화소 전극(82)과 제어 전극(184)에 동일한 전압이 인가되더라도 화소 전극 절연막(171)에 의한 전압 강하에 의해 이러한 전압차를 유지할 수 있다. 화소 전극 절연막(171)에는 화소 전극(82)과 제어 전극(184)을 연결하기 위한 제2 콘택홀(77b)이 형성되어 있다.
한편, 제어 전극(184)은 화소 전극 절연막(171)에 형성된 제2 콘택홀(77b)을 통해 화소 전극(82)과 연결되어 있다. 이에 따라 데이터선(62a)으로부터 인가된 신호는 화소 전극(82)을 거쳐 제어 전극(184)까지 전달된다. 다만, 상술한 바와 같이 제어 전극(184)과 화소 전극(82)이 동일한 데이터선(62a)으로부터 신호를 인가받더라도 화소 전극 절연막(171)에 의한 전압 강하로 인해 제어 전극(184)이 화소 전극(82)보다 높은 전압을 가지게 된다. 한편, 제어 전극(184)이 별도의 데이터선으로부터 전압을 인가받지 않아도 되므로 제어 전극(184)을 별도의 데이터선에 연결하기 위해 화소 전극(82)을 절개할 필요가 없다.
본 실시예의 제어 전극(184)에는 볼록 노치(185a) 또는 오목 노치(185b)가 형성되어 있어, 이들 노치(185a, 185b)가 형성되지 않은 경우에 비해 화소 전극 절연막(171)의 두께가 얇더라도 텍스쳐를 제어할 수 있다.
이하, 도 10 및 도 11을 참조하여, 본 발명의 제3 실시예에 따른 액정 표시 장치에 대하여 상세히 설명한다. 도 10은 본 발명의 제3 실시예에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다. 도 11은 도 10의 박막 트랜지스터 표시판의 E-E'선을 따라, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 자른 단면도이다.
도 10 및 도 11을 참조하면, 본 실시예의 박막 트랜지스터 표시판(102)에 포함되는 화소 전극 절연막은 제어 전극(186)을 따라 패터닝된 화소 전극 절연 패턴(172)일 수 있다.
화소 전극 절연 패턴(172)은 화소 전극(82) 상부에 돌출되도록 형성되어 화소 전극(82)과 제어 전극(186)을 단락되지 않도록 하거나 이들 사이의 전압차를 유지하는 역할을 한다. 화소 전극 절연 패턴(172)의 높이는 화소 전극(82) 및 제어 전극(186)에 인가되는 전압과 관련하여 조절이 가능하다. 즉, 도 10에 도시된 바와 같이 제어 전극(186)과 화소 전극(82)이 서로 다른 제2 및 제1 데이터선(62b, 62a)으로부터 전압을 인가받는 경우, 화소 전극 절연 패턴(172)의 높이는 가능한 얇게 형성할 수 있다. 이 경우 화소 전극(82)은 제어 전극(186)과 단락되지 않도록 제2 콘택홀(76b)보다 넓은 면적이 절개될 수 있다. 반면, 도시한 바와는 달리, 화소 전극(82)과 제어 전극(186)이 하나의 데이터선(미도시)으로부터 동일한 신호를 인가 받고, 화소 전극 절연 패턴(172)에 의해 화소 전극(82)의 전압이 제어 전극(186)보다 낮아지는 경우 화소 전극 절연 패턴(172)의 두께는 다소 두껍게 형성될 수도 있다. 그러나, 이 경우라도 본 실시예의 제어 전극(186)은 텍스쳐를 제어하는 볼록 노치(187a)와 오목 노치(187b)를 포함하므로 화소 전극 절연 패턴(172)의 두께는 크게 중요하지 않다.
화소 전극 절연 패턴(172)의 폭은 제어 전극(186)의 폭보다 넓게 형성될 수 있으며, 그 재질은 본 발명의 제1 실시예의 화소 전극 절연막(도 2의 170 참조)와 실질적으로 동일하다.
이하, 도 12 및 도 13을 참조하여, 본 발명의 제4 실시예에 따른 액정 표시 장치에 대하여 상세히 설명한다. 도 12는 본 발명의 제4 실시예에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다. 도 13은 도 12의 박막 트랜지스터 표시판의 F-F'선을 따라, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 자른 단면도이다.
도 12 및 도 13을 참조하면, 본 실시예의 박막 트랜지스터 표시판(103)에 포함되는 화소 전극(82)은 복수의 도메인 형성 수단(83) 및 복수의 도메인 형성 수단(83) 사이에 배치된 슬릿(88)에 의해 구획될 수 있다. 슬릿(88)은 도메인 형성 수단(83)과 교대로 나란하게 배열된다.
본 실시예의 제어 전극(188)은 화소 전극(82)과 접촉되지 않도록 슬릿(88) 내부에 위치한다. 이를 위해 제어 전극(188)의 폭은 슬릿(88)의 폭보다 좁게 형성되며, 제어 전극(188)에 볼록 노치(189a)가 형성된 경우 제어 전극(188)과 볼록 노 치(189a)의 폭의 합이 슬릿(88)의 폭보다 좁게 형성된다. 제어 전극(188)의 폭이 예를 들어 1 ~ 12㎛인 경우 슬릿(88)의 폭은 볼록 노치(189a)의 폭을 고려하여 볼록 노치(189a)와 소정 간격을 유지하도록 형성된다.
본 실시예의 제어 전극(188)은 화소 전극(82)과 동일층 상에 위치할 수 있다. 또한 제어 전극(188)과 화소 전극(82)이 동일한 물질로 이루어질 수 있다. 이에 따라 화소 전극(82)과 제어 전극(188)은 동일한 투명 도전체를 패터닝하여 하나의 공정에서 형성될 수 있다. 제어 전극(188)에는 본 발명의 제1 실시예와 배치 간격이나 이격 폭, 및 형상 등이 실질적으로 동일한 오목 노치(189b)와 볼록 노치(189a)가 형성될 수 있다. 제어 전극(188) 및 이에 형성된 노치(189a, 189b)는 화소 전극(82)과 단락되지 않도록 슬릿(88)의 가장 자리와 이격되어 배치된다.
본 실시예의 제어 전극(188)은 화소 전극(82)과 전기적으로 연결되어 있지 않고, 화소 전극(82)보다 높은 전압을 인가받아, 텍스쳐를 제어한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다.
도 2는 도 1의 박막 트랜지스터 표시판의 A-A'선을 따라, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 자른 단면도이다.
도 3은 도 1의 박막 트랜지스터 표시판의 B-B'선을 따라, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 자른 단면도이다.
도 4는 본 발명의 제1 실시예에 따른 액정 표시 장치에 포함된 노치를 구비한 제어 전극의 부분 확대도이다.
도 5는 도 1의 박막 트랜지스터 표시판의 C-C'선을 따라, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 자른 단면도이다.
도 6a 내지 도 7b는 노치를 포함하는 본 발명의 제1 실시예의 액정 표시 장치의 텍스쳐 발생 정도를 노치가 없는 경우와 비교한 사진이다.
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다.
도 9는 도 8의 박막 트랜지스터 표시판의 D-D'선을 따라, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 자른 단면도이다.
도 10은 본 발명의 제3 실시예에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다.
도 11은 도 10의 박막 트랜지스터 표시판의 E-E'선을 따라, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 자른 단면도이다.
도 12는 본 발명의 제4 실시예에 따른 액정 표시 장치에 포함된 박막 트랜지스터 표시판의 배치도이다.
도 13은 도 12의 박막 트랜지스터 표시판의 F-F'선을 따라, 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 자른 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
10: 제1 절연 기판 22: 게이트선
26a, 26b: 게이트 전극 28: 스토리지 배선
30: 게이트 절연막 40a, 40b: 반도체층
55a, 55b, 56a, 56b: 오믹 콘택층 62a, 62b: 데이터선
65a, 65b: 소스 전극 66a, 66b: 드레인 전극
70: 보호막 76a: 제1 콘택홀
76a, 77b: 제2 콘택홀 82: 화소 전극
83: 도메인 형성 수단 88: 슬릿
92, 152: 수직 배향막
100, 101, 102, 103: 박막 트랜지스터 표시판
110: 제2 절연 기판 120: 블랙 매트릭스
130: 컬러필터 135: 오버코트층
140: 공통 전극 170, 171: 화소 전극 절연막
172: 화소 전극 절연 패턴 182, 184, 186, 188: 제어 전극
183a, 183b, 185a, 185b, 187a, 187b, 189a, 189b: 노치
200: 공통 전극 표시판 300: 액정층
310: 액정

Claims (26)

  1. 제1 절연 기판;
    상기 제1 절연 기판 상에 배치되고, 복수의 도메인 형성 수단에 의해 구획된 화소 전극;
    상기 화소 전극 상에 배치된 화소 전극 절연막; 및
    상기 화소 전극과 절연되도록 상기 복수의 도메인 형성 수단 사이의 상기 화소 전극 절연막상에 배치된 제어 전극을 포함하고,
    상기 제어 전극은 상기 화소 전극과 전기적으로 연결되어 있지 않고, 상기 제어 전극에 인가되는 전압은 상기 화소 전극에 인가되는 전압보다 높은 액정 표시 장치.
  2. 제 1항에 있어서,
    상기 화소 전극 절연막의 두께는 5 ~ 200nm이고,
    상기 화소 전극 절연막은 상기 제1 절연 기판의 전면을 덮도록 형성된 액정 표시 장치.
  3. 삭제
  4. 삭제
  5. 제 2항에 있어서,
    상기 제1 절연 기판 상에 형성된 제1 데이터선을 포함하는 제1 데이터 배선; 및
    상기 제1 데이터 배선과 평행하게 형성된 제2 데이터선을 포함하는 제2 데이터 배선을 더 포함하고,
    상기 화소 전극은 상기 제1 데이터선으로부터 전압을 인가받고, 상기 제어 전극은 상기 제2 데이터선으로부터 전압을 인가받는 액정 표시 장치.
  6. 삭제
  7. 삭제
  8. 제 2항에 있어서,
    상기 화소 전극 절연막은 상기 제어 전극을 따라 패터닝된 화소 전극 절연 패턴인 액정 표시 장치.
  9. 제 8항에 있어서,
    상기 화소 전극 절연 패턴의 폭은 상기 제어 전극의 폭보다 넓은 액정 표시 장치.
  10. 제 1항에 있어서,
    상기 제어 전극은 상기 화소 전극과 동일한 투명 도전체로 이루어지고,
    상기 제어 전극은 1 ~ 12㎛의 폭을 가지는 액정 표시 장치.
  11. 삭제
  12. 제 1항에 있어서,
    상기 도메인 형성 수단은 상기 화소 전극을 패터닝하여 형성된 간극인 액정 표시 장치.
  13. 제 1항에 있어서,
    상기 제1 절연 기판과 대향하도록 배치되고, 패터닝되지 않은 공통 전극을 포함하는 제2 절연 기판을 더 포함하는 액정 표시 장치.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
KR1020070092696A 2007-09-12 2007-09-12 액정 표시 장치 KR101382480B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070092696A KR101382480B1 (ko) 2007-09-12 2007-09-12 액정 표시 장치
US12/114,337 US20090066900A1 (en) 2007-09-12 2008-05-02 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070092696A KR101382480B1 (ko) 2007-09-12 2007-09-12 액정 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020130139941A Division KR101529943B1 (ko) 2013-11-18 2013-11-18 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20090027462A KR20090027462A (ko) 2009-03-17
KR101382480B1 true KR101382480B1 (ko) 2014-04-09

Family

ID=40431480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070092696A KR101382480B1 (ko) 2007-09-12 2007-09-12 액정 표시 장치

Country Status (2)

Country Link
US (1) US20090066900A1 (ko)
KR (1) KR101382480B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101779510B1 (ko) * 2010-11-11 2017-09-19 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101952935B1 (ko) * 2012-03-05 2019-02-28 삼성디스플레이 주식회사 액정 표시 장치
KR102218043B1 (ko) 2014-10-28 2021-02-22 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000048395A (ko) * 1998-12-25 2000-07-25 아끼구사 나오유끼 복수의 도메인이 수직 배향된 액정 표시 장치
US6313899B1 (en) * 1999-08-05 2001-11-06 Chi Mei Electronics Corporation Homeotropic liquid crystal display with protrusions comprising additional electrodes
KR20050066348A (ko) * 2003-12-26 2005-06-30 엘지.필립스 엘시디 주식회사 수직배향모드 액정표시소자 및 그 제조방법
US7599035B2 (en) * 2005-12-29 2009-10-06 Lg Display Co., Ltd. Liquid crystal display device and method of driving the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW418340B (en) * 1997-10-06 2001-01-11 Nippon Electric Co Corp Liquid crystal display device, its manufacturing method and its driving procedure
US6573964B1 (en) * 1998-12-25 2003-06-03 Fujitsu Display Technologies Corporation Multidomain vertically aligned liquid crystal display device
KR100348288B1 (ko) * 2000-08-11 2002-08-09 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치
KR100870005B1 (ko) * 2002-03-07 2008-11-21 삼성전자주식회사 액정 표시 장치
KR100848095B1 (ko) * 2002-05-09 2008-07-24 삼성전자주식회사 박막 트랜지스터 기판, 액정 표시 장치 및 박막 트랜지스터 기판의 제조 방법
JP4282985B2 (ja) * 2002-12-27 2009-06-24 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4813842B2 (ja) * 2005-07-29 2011-11-09 株式会社 日立ディスプレイズ 液晶表示装置
KR101237011B1 (ko) * 2005-08-02 2013-02-26 삼성디스플레이 주식회사 액정 표시 장치
KR101405339B1 (ko) * 2007-05-08 2014-06-10 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
KR101376067B1 (ko) * 2007-10-02 2014-03-20 삼성디스플레이 주식회사 표시기판, 이를 갖는 표시패널 및 이의 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000048395A (ko) * 1998-12-25 2000-07-25 아끼구사 나오유끼 복수의 도메인이 수직 배향된 액정 표시 장치
US6313899B1 (en) * 1999-08-05 2001-11-06 Chi Mei Electronics Corporation Homeotropic liquid crystal display with protrusions comprising additional electrodes
KR20050066348A (ko) * 2003-12-26 2005-06-30 엘지.필립스 엘시디 주식회사 수직배향모드 액정표시소자 및 그 제조방법
US7599035B2 (en) * 2005-12-29 2009-10-06 Lg Display Co., Ltd. Liquid crystal display device and method of driving the same

Also Published As

Publication number Publication date
KR20090027462A (ko) 2009-03-17
US20090066900A1 (en) 2009-03-12

Similar Documents

Publication Publication Date Title
US7812909B2 (en) Liquid crystal display
US7196759B2 (en) In-plane switching mode liquid crystal display device and method of fabrication thereof
US7929096B2 (en) Liquid crystal display
US8310642B2 (en) Liquid crystal display with texture control portion between pixel and common electrodes and method thereof
US20040233343A1 (en) Liquid crystal display and thin film transistor array panel therefor
KR101071257B1 (ko) 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
KR101247698B1 (ko) 액정 표시 장치
KR101374108B1 (ko) 액정 표시 패널과 그 제조 방법
KR20080030244A (ko) 액정 표시 장치
KR101382480B1 (ko) 액정 표시 장치
KR101344874B1 (ko) 액정 표시 장치
KR101529943B1 (ko) 액정 표시 장치
KR20060018121A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20080100027A (ko) 액정 표시 장치
KR20080100642A (ko) 액정 표시 장치
US20050237461A1 (en) Liquid crystal display and panel therefor
KR20070082756A (ko) 액정 표시 장치
KR101297737B1 (ko) 액정 표시 장치
KR20060100868A (ko) 액정 표시 장치
KR20060047183A (ko) 액정 표시 장치
KR20080094387A (ko) 액정 표시 장치
KR20070031580A (ko) 액정 표시 장치
KR20130015474A (ko) 폭이 다른 화소전극이 형성된 액정표시소자
KR20070081598A (ko) 액정 표시 장치 및 그 제조 방법
KR20080067858A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070912

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20120907

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20070912

Comment text: Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130924

Patent event code: PE09021S01D

A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20131118

Patent event code: PA01071R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140320

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140401

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140402

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180403

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190401

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20200402

Start annual number: 7

End annual number: 7

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20220112