JP4271422B2 - スイッチング電源装置および電源システム - Google Patents
スイッチング電源装置および電源システム Download PDFInfo
- Publication number
- JP4271422B2 JP4271422B2 JP2002308947A JP2002308947A JP4271422B2 JP 4271422 B2 JP4271422 B2 JP 4271422B2 JP 2002308947 A JP2002308947 A JP 2002308947A JP 2002308947 A JP2002308947 A JP 2002308947A JP 4271422 B2 JP4271422 B2 JP 4271422B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- maximum duty
- constant current
- short
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、直流電源電圧をスイッチング素子がパルス幅変調された制御パルスに応じてスイッチングすることで、所望とする定電圧に変換して出力するようにしたスイッチング電源装置およびそれを用いる電源システムに関し、特に、前記制御パルスの最大デューティを設定する最大デューティ設定機能と、短絡や過負荷を検知し、保護電流レベルに達しないように設定された短絡保護時間後にシステムの停止または警告信号を出力する短絡保護機能を備えたものに関する。
【０００２】
【従来の技術】
上記のような最大デューティ設定機能および短絡保護機能を備えたスイッチング電源装置の典型的な従来技術としては、富士通（株）の低電圧対応１チャネルＤＣ／ＤＣコンバータＩＣ（ＭＢ３９Ａ１０５）が知られている。その従来技術によるスイッチング電源装置１の電気的構成を示すブロック図を、図９に示す。このスイッチング電源装置１は、降圧チョッパ型であり、大略的に、制御ＩＣ２に、平滑コンデンサｃ１，ｃ２、ダイオードｄ、コイルｌ、スイッチングトランジスタｔｒ、出力分圧抵抗ｒ１，ｒ２、設定用抵抗ｒｔ，ｒｄおよび充電用コンデンサｃｃが外付けされて構成されている。
【０００３】
このスイッチング電源装置１は、入力端子ｐ１から入力される入力電圧Ｖｉｎを平滑コンデンサｃ１で平滑化した電圧を電源とし、スイッチングトランジスタｔｒが導通している期間はコイルｌにエネルギーが蓄積されると同時に出力端子ｐ２に接続されている図示しない負荷に電流Ｉｏｕｔを供給し、スイッチングトランジスタｔｒが遮断されると、コイルｌに蓄積されていたエネルギーがダイオードｄによって還流されて前記電流Ｉｏｕｔを供給する。前記コイルｌを流れる電流ＩＬは、平滑コンデンサｃ２で平滑化されて前記電流Ｉｏｕｔとなる。
【０００４】
一方、前記出力端子ｐ２からの出力電圧Ｖｏは、分圧抵抗ｒ１，ｒ２によって分圧されて、その分圧値Ｖｆが定電圧制御のために前記制御ＩＣ２に取込まれ、差動アンプ１１の反転入力端子に入力される。差動アンプ１１の非反転入力端子の一方には基準電圧回路１２からの基準電圧Ｖｒｅｆが与えられており、もう一方の非反転入力端子にはソフトスタート回路１３からの出力電圧Ｖｃが与えられている。この出力電圧Ｖｃは、ソフトスタート回路１３内の定電流源ｆ１による充電電流Ｉｓｏｆｔの値と、端子ｐ４と接地点との間に接続されたコンデンサｃｃの容量値とに応じて上昇する。
【０００５】
前記差動アンプ１１は、前記基準電圧Ｖｒｅｆと、前記ソフトスタート回路１３からの出力電圧Ｖｃとのうち、小さい方の値と、前記出力電圧Ｖｏの分圧値Ｖｆとの差に対応した電圧Ｖｅを出力する。その差動アンプ１１からの出力電圧Ｖｅは、コンパレータ１４に閾値電圧として入力され、該コンパレータ１４では、発振器１５から入力される三角波が前記差動アンプ１１からの出力電圧Ｖｅでレベル弁別され、前記出力電圧Ｖｏが低くなる程、広いパルス幅のＰＷＭ信号を駆動回路１６に入力する。駆動回路１６は、前記ＰＷＭ信号に応答して、スイッチングトランジスタｔｒをＯＮ／ＯＦＦ制御する出力電圧Ｖｐｗｍを出力し、これによって前記出力電圧Ｖｏが、前記基準電圧Ｖｒｅｆまたは前記ソフトスタート回路１３からの出力電圧Ｖｃおよび分圧抵抗ｒ１，ｒ２での分圧比によって決定される所望とする定電圧に制御される。
【０００６】
一方、スイッチングトランジスタｔｒの破壊を防止するために、最大デューティ設定回路１７が設けられており、この最大デューティ設定回路１７によって、前記発振器１５からコンパレータ１４に与えられる三角波のレベルが変化されることで、前記出力電圧Ｖｐｗｍの最大デューティは決定される。この最大デューティ設定回路１７は、後述するように、定電流源１８で作成された定電流ＩｒｅｆＢに基づいて該最大デューティ設定回路１７内の定電流源ｆ２で作成された定電流Ｉｄから、前記最大デューティに対応した出力電圧を作成し、前記発振器１５に与える。発振器１５は、前記最大デューティ設定回路１７からの出力電圧に対応して、前記三角波の振幅レベルを制御し、これによって前記コンパレータ１４からのＰＷＭ信号のＯＮデューティが制限されることになる。
【０００７】
さらにまた、スイッチングトランジスタｔｒの破壊を防止するために、短絡保護回路１９が設けられており、この短絡保護回路１９は、前記差動アンプ１１からの出力電圧Ｖｅと、後述するように、定電流源２０で作成された定電流ＩｒｅｆＡに基づいて該短絡保護回路１９内の定電流源ｆ３で作成された充電電流Ｉｓｔｏｐの値および前記コンデンサｃｃの容量値に応じて上昇する電圧Ｖｃとから、短絡を検知すると前記駆動回路１６を停止させる。前記定電流源２０の定電流ＩｒｅｆＡは、前記ソフトスタート回路１３内の定電流源ｆ１の基準電流としても与えられる。
【０００８】
ここで、前記定電流源２０，１８での定電流ＩｒｅｆＡ，ＩｒｅｆＢの値は、前記基準電圧Ｖｒｅｆを外付け抵抗ｒｔ，ｒｄに印加して得られる電流値であり、以下のようになる。
【０００９】
ＩｒｅｆＡ＝Ｖｒｅｆ／ｒｔ …（１）
ＩｒｅｆＢ＝Ｖｒｅｆ／ｒｄ …（２）
そして、前記最大デューティ設定回路１７によって決定される最大デューティＤｍ（％）は、定電流源１８の定電流ＩｒｅｆＢの値に比例するので、前記式２から、式３のようになる。
【００１０】
Ｄｍ＝ａ・ＩｒｅｆＢ＝（ａ・Ｖｒｅｆ）／ｒｄ（ａは比例定数）…（３）
図１０に、上記のように構成されるスイッチング電源装置１の最大デューティ時の各部の波形を示す。図１０（ａ）は、前記出力電圧Ｖｐｗｍ、したがってスイッチングトランジスタｔｒのスイッチング状態を示す。スイッチングトランジスタｔｒはＰ型であり、したがってゲートに与えられる前記出力電圧ＶｐｗｍがローレベルであるときにＯＮし、ハイレベルであるときにＯＦＦする。図１０（ａ）において、発振器１５の発振周波数をｆｏｓｃとすると、最大パルス幅時間（前記ＯＮデューティ）ｔｏｎｍは、式３から式４のようになる。
【００１１】
そして、スイッチングトランジスタｔｒがＯＮの間は、電流ＩＬは上昇し、前記最大パルス幅時間ｔｏｎｍが経過すると最大電流Ｉｐｅａｋに達する。この最大電流Ｉｐｅａｋは、式４から式５のようになる。
【００１２】
出力電流Ｉｏｕｔが小さい時、コイルｌに流れる電流ＩＬの波形は，図１０（ｂ）のように、最大電流がＩｐｅａｋ１になり、前記最大パルス幅時間ｔｏｎｍの経過時点から減少し、ＯＦＦデューティ期間ｔｏｆｆ内の時間ｔｄ経過後に０となる。これに対して、出力電流Ｉｏｕｔが大きくなると、前記時間ｔｄが増加し、最大デューティとなると、ｔｄ＝ｔｏｆｆとなり、コイルｌに流れる電流ＩＬの波形は，図１０（ｃ）のように、最大電流がＩｐｅａｋ２になる。
【００１３】
一方、出力端子ｐ２と接地点との間に短絡が生じると、コイルｌに流れる電流ＩＬは、理想的には、図１１で示すように、Ｉｐｅａｋ３，２Ｉｐｅａｋ３，…のように時間とともに増加してゆく。そこで、コイルｌ、スイッチングトランジスタｔｒまたはダイオードｄの中で、最も小さい定格電流値に達しないように、マージンも考慮に入れて、前記短絡保護回路１９による保護電流レベルをＩａとし、該保護電流レベルＩａに達する時間をｔａとすると、これら保護電流レベルＩａと時間ｔａとの関係は、式５から、式６のようになる。
【００１４】
そして、前述のように短絡保護回路１９およびソフトスタート回路１３の定電流源ｆ３，ｆ１の充電電流Ｉｓｔｏｐ，Ｉｓｏｆｔの値は、共通に定電流ＩｒｅｆＡの値によって決定されているので、これらの充電電流Ｉｓｔｏｐ，Ｉｓｏｆｔの値は、式１から式７，８のようになる。
【００１５】
また、出力端子ｐ２と接地点との間に短絡および過負荷が生じた時は、前記出力電圧Ｖｏが低下して、差動アンプ１１の反転入力端子への分圧値Ｖｆが低下し、出力電圧Ｖｅが大きくなる。これによって、前記出力電圧Ｖｅが一定値を超えると短絡保護回路１９は、充電電流Ｉｓｔｏｐを流し始め、端子ｐ４に接続されたコンデンサｃｃの容量値に応じて電圧Ｖｃが上昇する。この電圧Ｖｃが予め定める上昇電圧Ｖｃｔを超えると、スイッチングトランジスタｔｒを遮断するように、短絡保護回路１９は、駆動回路１６へ停止信号を出力する。このように出力に短絡が生じてからスイッチングトランジスタｔｒが遮断するように駆動回路１６へ停止信号が出力されるまでの時間ｔｓｔｏｐは、前記式７から式９のようになる。
【００１６】
一般的には、短絡保護回路１９がスイッチングトランジスタｔｒを遮断するまでの短絡保護時間ｔｓｔｏｐは、前記時間ｔａに設定されるので、式９の時間ｔｓｔｏｐを式６の時間ｔａに代入して、保護電流レベルＩａは式１０のようになる。
【００１７】
Ｉａ＝（ａ・Ｖｉｎ・ｃｃ・Ｖｃｔ・ｒｔ）／（１００・ｒｄ・ｌ・ｂ）…（１０）
さらにまた、前記ソフトスタート回路１３は、電源起動時にラッシュ電流を低減させてソフトスタートさせるものであり、充電電流Ｉｓｔｏｐを流し始め、端子ｐ４に接続されたコンデンサｃｃを充電し、その出力電圧Ｖｃが前記基準電圧Ｖｒｅｆより小さいときは差動アンプ１１は前記電圧Ｖｆと該電圧Ｖｃとの差を増幅することでソフトスタートを実現する。電圧Ｖｃが基準電圧Ｖｒｅｆを超えると、差動アンプ１１は前記電圧Ｖｆと基準電圧Ｖｒｅｆとの差を増幅する。ここで、電源を起動してから、電圧Ｖｃが基準電圧Ｖｒｅｆを超えるまでのソフトスタ−ト時間ｔｓｏｆｔは、式８から式１１となる。
【００１８】
ｔｓｏｆｔ＝（ｃｃ・Ｖｒｅｆ）／Ｉｓｏｆｔ＝（ｃｃ・ｒｔ）／ｃ…（１１）
以上が、最大デューティ設定回路１７と短絡保護回路１９とソフトスタート回路１３とを有する従来技術のスイッチング電源装置１の説明である。
【００１９】
【非特許文献１】
FIND Vol.20 No.4 2002 、p43-45
［平成１４年９月１０日検索］、インターネット
＜URL:http;//edevice.fujitsu.com/fj/PRODUCT/power/topicsi.html＞
【００２０】
【発明が解決しようとする課題】
最大デューティ設定回路１７、短絡保護回路１９およびソフトスタート回路１３を有し、上述のように構成される従来技術のスイッチング電源装置１では、最大デューティＤｍ、保護電流レベルＩａおよびソフトスタ−ト時間ｔｓｏｆｔと、外付け素子ｒｔ，ｒｄ，ｃｃとの関係は、前記式３，１０，１１から、式１２，１３，１４のようになる。
【００２１】
Ｄｍ∝１／ｒｄ …（１２）
Ｉａ∝（ｃｃ・ｒｔ）／ｒｄ …（１３）
ｔｓｏｆｔ∝ｃｃ・ｒｔ …（１４）
したがって、外付け素子の選択によるスイッチング電源設計において、前記式１２，１３から、抵抗ｒｄを変更することで最大デューティＤｍを変更した場合、保護電流レベルＩａも同時に変化してしまうことになり、コンデンサｃｃおよび／または抵抗ｒｔを調整する必要が生じ、手間、時間、コストが増加するという問題がある。
【００２２】
本発明の目的は、最大デューティの変更に対する調整を簡略化することができるスイッチング電源装置およびそれを用いる電源システムを提供することである。
【００２３】
【課題を解決するための手段】
本発明のスイッチング電源装置は、直流電源電圧をスイッチング素子がパルス幅変調された制御パルスに応じてスイッチングすることで所望とする定電圧に変換して出力し、前記制御パルスの最大デューティを設定する最大デューティ設定回路と、短絡保護回路とを有するスイッチング電源装置において、前記最大デューティ設定回路で設定される最大デューティと、前記短絡保護回路で設定され、前記スイッチング電源装置の出力に短絡または過負荷が生じてから、前記短絡保護回路が前記スイッチング素子を遮断するための停止信号を出力するまでの時間である短絡保護時間とを、前記最大デューティが大きくなると前記短絡保護時間が小さくなるように、相互に連動させて設定する連動手段を備えることを特徴とする。
【００２４】
上記の構成によれば、ＤＣ−ＤＣコンバータなどとして実現され、直流電源電圧をスイッチング素子がパルス幅変調された制御パルスに応じてスイッチングすることで所望とする定電圧に変換して出力し、さらに前記制御パルスの最大デューティを設定する最大デューティ設定回路と、短絡や過負荷を検知し、保護電流レベルに達しないように設定された短絡保護時間後に該電源装置の停止または外部への警告信号の出力などを行う短絡保護回路とを備えたスイッチング電源装置において、連動手段が、最大デューティ設定回路によって設定される最大デューティＤｍと、短絡保護回路で設定される短絡保護時間ｔｓｔｏｐとを、たとえば下式で示すように、最大デューティＤｍが大きくなると短絡保護時間ｔｓｔｏｐが小さくなるように、相互に連動させる。
【００２５】
ｔｓｔｏｐ＝α／Ｄｍ（αは定数）
したがって、最大デューティＤｍが大きくなると、前記短絡保護回路が保護動作を行うべき保護電流レベルＩａに達するまでの時間ｔａは小さくなるが、このとき短絡保護時間ｔｓｔｏｐも小さくなっている。逆に、最大デューティＤｍが小さくなると、保護電流レベルＩａに達するまでの時間ｔａは小さくなるが、ことき短絡保護時間ｔｓｔｏｐも小さくなっている。こうして、最大デューティＤｍの大小に拘わらず、保護電流レベルＩａは一定となる。
【００２６】
したがって、最大デューティＤｍを変更しても、保護電流レベルＩａを調整する必要がなくなり、前記調整の手間、時間、コストを削減することができる。
【００２７】
また、本発明のスイッチング電源装置は、予め設定されたソフトスタート時間に応じて起動時のラッシュ電流を低減するソフトスタート回路をさらに備え、前記最大デューティ設定回路および短絡保護回路へは共通の定電流源から定電流を供給し、前記ソフトスタート回路へは別途の定電流源から定電流を供給することを特徴とする。
【００２８】
上記の構成によれば、共通の外付けコンデンサを使用して、前記短絡保護回路の保護電流レベルＩａと、ソフトスタート時間ｔｓｏｆｔとを設定するようにしても、前記のように短絡保護回路とソフトスタート回路とは別途の定電流源から定電流を供給しているので、それらをそれぞれ最適な値に独立して設定することができる。
【００２９】
さらにまた、本発明のスイッチング電源装置は、前記制御パルスを作成する主要ブロックが集積回路から成り、前記最大デューティの調整は、外付け抵抗の値を変化することで、前記最大デューティ設定回路に定電流を供給する定電流源の定電流値が変化することで行われ、前記最大デューティと前記短絡保護時間との連動を、前記定電流源による定電流を前記短絡保護回路に併せて供給することで実現することを特徴とする。
【００３０】
上記の構成によれば、最大デューティ設定回路と短絡保護回路とが、外付け抵抗で連動することになる。したがって、外付け抵抗によって最大デューティＤｍを変更した場合、短絡保護時間ｔｓｔｏｐも連動して変化し、上述のように保護電流レベルＩａを同時に調整する必要がなくなり、前記最大デューティＤｍと短絡保護時間ｔｓｔｏｐとの連動を、具体的に実現することができる。
【００３１】
また、本発明のスイッチング電源装置は、前記最大デューティの調整は、外部から入力される信号によって、前記最大デューティ設定回路に定電流を供給する定電流源の定電流値を変化することで行われ、前記最大デューティと前記短絡保護時間との連動を、前記定電流源による定電流を前記短絡保護回路に併せて供給することで実現することを特徴とする。
【００３２】
上記の構成によれば、最大デューティ設定回路と短絡保護回路とが、外部から入力される信号に依存して連動することになる。したがって、該信号によって最大デューティＤｍを変更した場合、短絡保護時間ｔｓｔｏｐも連動して変化し、上述のように保護電流レベルＩａを同時に調整する必要がなくなり、前記最大デューティＤｍと短絡保護時間ｔｓｔｏｐとの連動を、具体的に実現することができる。
【００３３】
さらにまた、本発明のスイッチング電源装置は、前記制御パルスを作成する主要ブロックが集積回路から成り、前記最大デューティの調整は、該集積回路内に半導体プロセス技術を用いて形成される抵抗の値を変化することで、前記最大デューティ設定回路に定電流を供給する定電流源の定電流値が変化することで行われ、前記最大デューティと前記短絡保護時間との連動を、前記定電流源による定電流を前記短絡保護回路に併せて供給することで実現することを特徴とする。
【００３４】
上記の構成によれば、最大デューティ設定回路と短絡保護回路とが、半導体プロセス技術を用いて集積回路化された部分に形成されている抵抗で連動することになる。したがって、この抵抗によって最大デューティＤｍを変更した場合、短絡保護時間ｔｓｔｏｐも連動して変化し、上述のように保護電流レベルＩａを同時に調整する必要がなくなり、前記最大デューティＤｍと短絡保護時間ｔｓｔｏｐとの連動を、具体的に実現することができるとともに、外付け部品を削減することができる。
【００３５】
また、前記抵抗が製造ばらつきでばらついたことが原因で最大デューティＤｍが大きくなり、保護電流レベルＩａに達する時間が小さくなると、短絡保護時間ｔｓｔｏｐも小さくなっている。逆に、最大デューティＤｍが小さくなり、保護電流レベルＩａに達する時間が大きくなると、短絡保護時間ｔｓｔｏｐも大きくなっている。したがって、前記抵抗のばらつきによる最大デューティＤｍの大小には拘わらず、保護電流レベルＩａは一定となり、短絡保護回路で保護できる保護電流レベルを抵抗ばらつきに依存しないようにすることもできる。
【００３６】
また、本発明の電源システムは、前記の何れか１つのスイッチング電源装置を用い、前記最大デューティ設定回路の最大デューティを可変する制御手段を備えることを特徴とする。
【００３７】
上記の構成によれば、スイッチング電源装置の外部から最大デュ−ティＤｍを可変しても、保護電流レベルＩａは変わらず、したがって適切な定格電流のコイル、スイッチング素子およびダイオードなどを選択することができる。
【００３８】
【発明の実施の形態】
本発明の実施の第１の形態について、図１〜図３および前記図１０および図１１に基づいて説明すれば、以下のとおりである。
【００３９】
図１は、本発明の実施の第１の形態のスイッチング電源装置２１の概略的構成を示すブロック図である。このスイッチング電源装置２１は、降圧チョッパ型であり、大略的に、制御ＩＣ２２に、平滑コンデンサＣ１，Ｃ２、ダイオードＤ、コイルＬ、スイッチングトランジスタＴＲ、出力分圧抵抗Ｒ１，Ｒ２が外付けされて構成されている。
【００４０】
このスイッチング電源装置２１は、入力端子Ｐ１から入力される入力電圧Ｖｉｎを平滑コンデンサＣ１で平滑化した電圧を電源とし、スイッチングトランジスタＴＲが導通している期間はコイルＬにエネルギーが蓄積されると同時に出力端子Ｐ２に接続されている図示しない負荷に電流Ｉｏｕｔを供給し、スイッチングトランジスタＴＲが遮断されると、コイルＬに蓄積されていたエネルギーがダイオードＤによって還流されて前記電流Ｉｏｕｔを供給する。前記コイルＬを流れる電流ＩＬは、平滑コンデンサＣ２で平滑化されて前記電流Ｉｏｕｔとなる。
【００４１】
一方、前記出力端子Ｐ２からの出力電圧Ｖｏは、分圧抵抗Ｒ１，Ｒ２によって分圧されて、その分圧値Ｖｆが定電圧制御のために前記制御ＩＣ２２に取込まれ、差動アンプ３１の反転入力端子に入力される。差動アンプ３１の非反転入力端には基準電圧回路３２からの基準電圧Ｖｒｅｆが与えられている。前記差動アンプ３１は、前記基準電圧Ｖｒｅｆと、前記出力電圧Ｖｏの分圧値Ｖｆとの差に対応した電圧Ｖｅを出力する。その差動アンプ３１からの出力電圧Ｖｅは、コンパレータ３３に閾値電圧として入力され、該コンパレータ３３では、発振器３４から入力される三角波が前記差動アンプ３１からの出力電圧Ｖｅでレベル弁別され、前記出力電圧Ｖｏが低くなる程、広いパルス幅のＰＷＭ信号を駆動回路３５に入力する。駆動回路３５は、前記ＰＷＭ信号に応答して、スイッチングトランジスタＴＲをＯＮ／ＯＦＦ制御する出力電圧Ｖｐｗｍを出力し、これによって前記出力電圧Ｖｏが、前記基準電圧Ｖｒｅｆおよび分圧抵抗Ｒ１，Ｒ２での分圧比によって決定される所望とする定電圧に制御される。
【００４２】
一方、スイッチングトランジスタＴＲの破壊を防止するために、最大デューティ設定回路３６が設けられており、この最大デューティ設定回路３６によって、前記発振器３４からコンパレータ３３に与えられる三角波のレベルが変化されることで、前記出力電圧Ｖｐｗｍの最大デューティＤｍ（％）は決定される。この最大デューティ設定回路３６は、最大デューティＤｍに対応した出力電圧を作成し、前記発振器３４に与える。発振器３４は、前記最大デューティ設定回路３６からの出力電圧に対応して、前記三角波の振幅レベルを制御し、これによって前記コンパレータ３３からのＰＷＭ信号のＯＮデューティが制限されることになる。
【００４３】
さらにまた、スイッチングトランジスタＴＲの破壊を防止するために、短絡保護回路３８が設けられており、この短絡保護回路３８は、前記差動アンプ３１の出力電圧Ｖｅから、短絡を検知すると前記駆動回路３５を停止させる。
【００４４】
注目すべきは、このスイッチング電源装置２１では、前記最大デューティ設定回路３６による最大デューティＤｍの変化に連動して、前記短絡保護回路３８の短絡保護時間ｔｓｔｏｐが変化することである。具体的には、以下のとおりである。
【００４５】
先ず、最大デューティＤｍ時の前記出力電圧Ｖｐｗｍ、したがってスイッチングトランジスタＴＲのスイッチング状態は、前記図１０（ａ）で示すとおりであり、発振器３４の発振周波数をｆｏｓｃとすると、最大パルス幅時間（前記ＯＮデューティ）ｔｏｎｍは、式１５のようになる。
【００４６】
ｔｏｎｍ＝Ｄｍ／（１００・ｆｏｓｃ） …（１５）
そして、スイッチングトランジスタＴＲがＯＮの間は、電流ＩＬは上昇し、前記最大パルス幅時間ｔｏｎｍが経過すると最大電流Ｉｐｅａｋに達する。この最大電流Ｉｐｅａｋは、式１５から式１６のようになる。
【００４７】
出力電流Ｉｏｕｔが小さい時、コイルＬに流れる電流の波形は、前記図１０（ｂ）のように、前記最大パルス幅時間ｔｏｎｍの経過時点から減少し、ＯＦＦデューティ期間ｔｏｆｆ内の時間ｔｄ経過後に０となる。これに対して、出力電流Ｉｏｕｔが大きくなると、前記時間ｔｄが増加し、最大デューティとなると、ｔｄ＝ｔｏｆｆとなり、コイルＬに流れる電流ＩＬの波形は，前記図１０（ｃ）のようになる。
【００４８】
一方、出力端子Ｐ２と接地点との間に短絡が生じると、コイルＬに流れる電流ＩＬは、理想的には、前記図１１で示すように、時間とともに増加してゆく。そこで、コイルＬ、スイッチングトランジスタＴＲまたはダイオードＤの中で、最も小さい定格電流値に達しないように、マージンも考慮に入れて、前記短絡保護回路３８による保護電流レベルをＩａとし、該保護電流レベルＩａに達する時間をｔａとすると、これら保護電流レベルＩａと時間ｔａとの関係は、式１６から、式１７のようになる。
【００４９】
一方、出力端子Ｐ２と接地点との間に短絡が生じたり、過負荷が生じた時は、前記出力電圧Ｖｏが低下し、前記差動アンプ３１の反転入力端子への分圧値Ｖｆが低下し、出力電圧Ｖｅが大きくなる。これによって、前記出力電圧Ｖｅが一定値を超えると、短絡保護回路３８は、予め定める短絡保護時間ｔｓｔｏｐの後に、スイッチングトランジスタＴＲを遮断するように、駆動回路３５へ停止信号を出力する。このように出力に短絡や過負荷が生じてからスイッチングトランジスタＴＲが遮断するように駆動回路３５へ停止信号が出力されるまでの前記短絡保護時間ｔｓｔｏｐを、本発明では、式１８で示すように、最大デューティＤｍに連動させる。
【００５０】
ｔｓｔｏｐ＝α／Ｄｍ（αは定数） …（１８）
一般的には、短絡保護回路３８がスイッチングトランジスタＴＲを遮断するまでの短絡保護時間ｔｓｔｏｐは、前記時間ｔａに設定されるので、式１８の時間ｔｓｔｏｐを式１７の時間ｔａに代入して、保護電流レベルＩａは式１９のようになる。
【００５１】
Ｉａ＝（ａ・Ｖｉｎ）／（１００・Ｌ） …（１９）
このようにして、保護電流レベルＩａは、最大デューティＤｍに依存せず、一定となる。図２に、最大デューティＤｍを変化させた場合のコイルＬに流れる電流ＩＬの変化を示す。最大デューティＤｍを変化させると、前記ＰＷＭ信号の最大パルス幅時間ｔｏｎｍも変化する。図２では、最大デューティＤｍを小さくすると、前記最大パルス幅時間ｔｏｎｍも、ｔｏｎｍ１からｔｏｎｍ２へと短くなっている。一方、短絡保護時間ｔｓｔｏｐは、ｔａ１からｔａ２へと長くなり、その短絡保護時間ｔｓｔｏｐを経過した時点での前記電流ＩＬは、前記保護電流レベルＩａで一定となる。
【００５２】
したがって、最大デューティＤｍを変更しても、保護電流レベルＩａを調整する必要がなくなり、前記調整の手間、時間、コストを削減することができる。
【００５３】
図３は、上述のように構成されるスイッチング電源装置２１の具体的構成を示すブロック図である。図３において、図１に対応する部分には、同一の参照符号を付して、その説明を省略する。この図３の構成では、制御ＩＣ２２に、設定用抵抗Ｒｄおよび充電用コンデンサＣｃが外付けされており、また制御ＩＣ２２内には定電流源３９が設けられており、この定電流源３９からの定電流ＩｒｅｆＢが前記最大デューティ設定回路３６および短絡保護回路３８に共通に与えられる。
【００５４】
前記最大デューティ設定回路３６は、定電流源３９で作成された前記定電流ＩｒｅｆＢに基づいて該最大デューティ設定回路３６内の定電流源Ｆ１で作成された定電流Ｉｄから、前記最大デューティに対応した出力電圧を作成し、前記発振器３４に与える。また、短絡保護回路３８は、前記差動アンプ３１からの出力電圧Ｖｅと、前記定電流ＩｒｅｆＢに基づいて該短絡保護回路３８内の定電流源Ｆ２で作成された充電電流Ｉｓｔｏｐおよび前記コンデンサＣｃの容量値に応じて上昇する電圧Ｖｃとから、短絡を検知すると前記駆動回路３５を停止させる。
【００５５】
前記定電流ＩｒｅｆＢの値は、前記基準電圧回路３２からの基準電圧Ｖｒｅｆを、端子Ｐ５に接続された外付け抵抗Ｒｄに印加して得られる。すなわち、
ＩｒｅｆＢ＝Ｖｒｅｆ／Ｒｄ …（２０）
である。
【００５６】
したがって、最大デューティ設定回路３６によって決定される最大デューティＤｍ（％）は、前記定電流ＩｒｅｆＢの値に比例するので、前記式２０から、式２１ようになる。
【００５７】
Ｄｍ＝ａ・ＩｒｅｆＢ＝（ａ・Ｖｒｅｆ）／Ｒｄ（ａは比例定数） …（２１）
したがって、前記式１５の最大パルス幅時間ｔｏｎｍは、式２２のようになる。
【００５８】
また、前記最大電流Ｉｐｅａｋは、式２３のようになる。
【００５９】
さらにまた、保護電流レベルＩａと時間ｔａとの関係は、式２３から、式２４のようになる。
【００６０】
また、短絡保護回路３８の定電流源Ｆ２の充電電流Ｉｓｔｏｐの値は、式２０から式２５のようになる。
【００６１】
そして、短絡保護回路３８は、出力端子Ｐ２と接地点との間に短絡および過負荷が生じた時は、前記出力電圧Ｖｏが低下して、差動アンプ３１の反転入力端子への分圧値Ｖｆが低下し、出力電圧Ｖｅが大きくなることに応答して、前記出力電圧Ｖｅが一定値を超えると、充電電流Ｉｓｔｏｐを流し始め、端子Ｐ４に接続されたコンデンサＣｃの容量値に応じて上昇する電圧Ｖｃが予め定める上昇電圧Ｖｃｔを超えると、スイッチングトランジスタＴＲを遮断するように、前記駆動回路３５へ停止信号を出力する。このように出力に短絡が生じてからスイッチングトランジスタＴＲが遮断するように駆動回路３５へ停止信号が出力されるまでの時間ｔｓｔｏｐは、前記式２５から式２６のようになる。
【００６２】
一般的には、短絡保護回路３８がスイッチングトランジスタＴＲを遮断するまでの短絡保護時間ｔｓｔｏｐは、前記時間ｔａに設定されるので、式２６の時間ｔｓｔｏｐを式２４の時間ｔａに代入して、保護電流レベルＩａは式２７のようになる。
【００６３】
Ｉａ＝（ａ・Ｖｉｎ・Ｃｃ・Ｖｃｔ）／（１００・Ｌ・ｂ） …（２７）
したがって、上記式２７と前記式１０とを比較して明らかなように、最大デューティ設定回路３６と短絡保護回路３８とが、共通の定電流ＩｒｅｆＢを使用することで、前記保護電流レベルＩａから設定抵抗Ｒｄの項が削除され、該保護電流レベルＩａが設定抵抗Ｒｄの値に依存しないことが理解される。
【００６４】
すなわち、最大デューティＤｍおよび保護電流レベルＩａと、外付け素子Ｒｄ，Ｃｃとの関係は、式２８，２９のようになる。
【００６５】
Ｄｍ∝１／Ｒｄ …（２８）
Ｉａ∝Ｃｃ …（２９）
したがって、前記最大デューティＤｍを変更するために設定抵抗Ｒｄの抵抗値を変更しても、保護電流レベルＩａを調整する必要を無くすことができる。
【００６６】
本発明の実施の第２の形態について、図４に基づいて説明すれば以下のとおりである。
【００６７】
図４は、本発明の実施の第２の形態のスイッチング電源装置４１の電気的構成を示すブロック図である。このスイッチング電源装置４１は、前述のスイッチング電源装置２１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、前記定電流源３９が基準電圧回路３２からの基準電圧と前記設定抵抗Ｒｄとから定電流ＩｒｅｆＢを作成していたのに対して、このスイッチング電源装置４１では、前記設定抵抗Ｒｄに代えて、制御ＩＣ４２の端子Ｐ５には外部から電圧Ｖｄが入力されており、この外部からの電圧Ｖｄに基づいて、定電流源４９が前記定電流ＩｒｅｆＢを作成することである。そして、最大デューティ設定回路３６および短絡保護回路３８は、この電圧Ｖｄに対応して変化する定電流ＩｒｅｆＢを、前記スイッチング電源装置２１と同様に、共通に使用する。
【００６８】
したがって、前記最大デューティＤｍを変更するためにこの電圧Ｖｄを変更しても、保護電流レベルＩａを調整する必要を無くすことができ、最大デューティＤｍとは独立して保護電流レベルＩａを設定することができる。
【００６９】
本発明の実施の第３の形態について、図５に基づいて説明すれば以下のとおりである。
【００７０】
図４は、本発明の実施の第３の形態のスイッチング電源装置５１の電気的構成を示すブロック図である。このスイッチング電源装置５１は、前述のスイッチング電源装置２１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、このスイッチング電源装置５１では、前記設定抵抗Ｒｄが、制御ＩＣ５２内に半導体プロセス技術を用いて形成されることである。この設定抵抗Ｒｄの値を変化することで前記最大デューティＤｍが変化し、しかしながらこれに併せて短絡保護時間ｔｓｔｏｐも変化し、前記スイッチング電源装置２１，４１と同様に、保護電流レベルＩａを同時に調整する必要を無くすことができる。また、外付け部品の前記設定抵抗Ｒｄを削減することができる。
【００７１】
さらにまた、前記設定抵抗Ｒｄの値が製造時にばらついても、前記保護電流レベルＩａを一定に保持することができる。したがって、前記設定抵抗Ｒｄを制御ＩＣ５２内に内蔵した場合、従来では、想定される製造ばらつきに対する最も大きい保護電流レベルＩａに対応して、外付け部品のコイルＬ、スイッチングトランジスタＴＲ、ダイオードＤなどを選択しなければならず、実装面積の増大やコストの増加を招いていたのに対して、本発明では、そのような問題を無くすことができる。
【００７２】
本発明の実施の第４の形態について、図６に基づいて説明すれば以下のとおりである。
【００７３】
図６は、本発明の実施の第４の形態のスイッチング電源回路６１の電気的構成を示すブロック図である。このスイッチング電源回路６１は、前述のスイッチング電源装置２１に類似している。注目すべきは、このスイッチング電源装置６１では、制御ＩＣ６２内に、ソフトスタート回路６３およびそれに関連する定電流源６９が設けられるとともに、前記ソフトスタート回路６３に対応した設定抵抗Ｒｔが端子Ｐ３に接続されていることである。
【００７４】
前記定電流源６９は、前記定電流源３９と同様に、前記基準電圧回路３２からの基準電圧Ｖｒｅｆを前記設定抵抗Ｒｔに印加することで定電流ＩｒｅｆＡを作成し、ソフトスタート回路６３に与える。したがって、
ＩｒｅｆＡ＝Ｖｒｅｆ／Ｒｔ …（３０）
である。
【００７５】
ソフトスタート回路６３は、内部の定電流源Ｆ３が前記定電流ＩｒｅｆＡに基づいて作成した充電電流Ｉｓｏｆｔを、前記端子ｐ４と接地点との間に接続されたコンデンサＣｃに与える。したがって、
である。
【００７６】
一方、前記出力端子Ｐ２からの出力電圧Ｖｏの分圧値Ｖｆが差動アンプ７１の反転入力端子に入力され、該差動アンプ７１の非反転入力端子の一方には前記基準電圧Ｖｒｅｆが与えられており、もう一方の非反転入力端子には前記ソフトスタート回路６３によって充電されたコンデンサＣｃの出力電圧Ｖｃが与えられている。前記出力電圧Ｖｃは、前記充電電流Ｉｓｏｆｔと、該コンデンサＣｃの容量値とに応じて上昇する。
【００７７】
前記差動アンプ７１は、前記基準電圧Ｖｒｅｆと、前記ソフトスタート回路６３からの出力電圧Ｖｃとのうち、小さい方の値と、前記出力電圧Ｖｏの分圧値Ｖｆとの差に対応した電圧Ｖｅを出力し、前記コンパレータ３３に閾値電圧として入力する。ソフトスタート回路６３は、電源起動時に前記充電電流Ｉｓｏｆｔを流し始め、コンデンサＣｃを充電する。前記コンデンサＣｃの出力電圧Ｖｃが基準電圧Ｖｒｅｆより小さい間は、差動アンプ３１が前記出力電圧Ｖｏの分圧値Ｖｆと該出力電圧Ｖｃとの差を増幅することでソフトスタートを実現する。出力電圧Ｖｃが基準電圧Ｖｒｅｆを超えると、差動アンプ３１は、前記分圧値Ｖｆと基準電圧Ｖｒｅｆとの差を増幅する。電源を起動してから出力電圧Ｖｃが基準電圧Ｖｒｅｆを超えるまでがソフトスタ−ト時間ｔｓｏｆｔであり、
ｔｓｏｆｔ＝（Ｃｃ・Ｖｒｅｆ）／Ｉｓｏｆｔ＝（Ｃｃ・Ｒｔ）／ｃ …（３２）
となる。
【００７８】
こうして、前記出力電圧Ｖｏが、前記基準電圧Ｖｒｅｆまたは前記ソフトスタート回路６３からの出力電圧Ｖｃおよび分圧抵抗Ｒ１，Ｒ２での分圧比によって決定される所望とする定電圧に制御される。
【００７９】
ここで、ソフトスタ−ト時間ｔｓｏｆｔと、外付け素子Ｒｔとの関係は、式３３のようになる。
【００８０】
ｔｓｏｆｔ∝∝Ｃｃ・Ｒｔ …（３３）
したがって、前記式２８，２９および上記式３３から、最大デューティＤｍを変更するために設定抵抗Ｒｄの抵抗値を変更しても、保護電流レベルＩａを調整する必要を無くすことができる。また、短絡保護とソフトスタートとに共通のコンデンサＣｃを使用しても、設定抵抗Ｒｔの抵抗値を調整することで、保護電流レベルＩａとソフトスタ−ト時間ｔｓｏｆｔとを、それぞれ最適な値に独立して設定することができる。
【００８１】
これによって、従来では、ソフトスタ−ト時間ｔｓｏｆｔの要求を満たそうとすれば保護電流レベルＩａが外付け部品Ｃｃ，Ｒｔによって一意的に決定され、必要以上に大きい定格電流のコイルＬ、スイッチングトランジスタＴＲ、ダイオードＤなどを選択しなければならない場合が生じて、実装面積の増大、コストの増加につながっていたのを、本発明では、そのような不具合が無く、保護電流レベルＩａとソフトスタ−ト時間ｔｓｏｆｔとを任意に設定することができる。
【００８２】
本発明の実施の第５の形態について、図７に基づいて説明すれば以下のとおりである。
【００８３】
図７は、本発明の実施の第５の形態のスイッチング電源回路８１の電気的構成を示すブロック図である。このスイッチング電源回路８１は、前述のスイッチング電源装置４１，６１に類似している。すなわち、このスイッチング電源装置８１は、制御ＩＣ８２内に、ソフトスタート回路６３および定電流源６９が設けられるとともに、定電流源４９の定電流ＩｒｅｆＢが、端子Ｐ５に与えられる外部からの電圧Ｖｄに対応して設定されることである。
【００８４】
本発明の実施の第６の形態について、図８に基づいて説明すれば以下のとおりである。
【００８５】
図８は、本発明の実施の第６の形態の電源システム９１の電気的構成を示すブロック図である。この電源システム９１では、一例として図１のスイッチング電源装置２１を用いているけれども、図４のスイッチング電源装置４１等、他の構成が用いられてもよい。注目すべきは、この電源システム９１では、最大デューティ設定回路３６の最大デューティＤｍを可変する最大デューティコントロール回路９２が設けられていることである。前記最大デューティコントロール回路９２は、最大デューティＤｍを可変する制御信号を最大デューティ設定回路３６に与える。
【００８６】
したがって、スイッチング電源装置２１の外部から最大デュ−ティＤｍを可変するシステムであるにも拘わらず、前述のように保護電流レベルＩａは変わらず、したがって適切な定格電流のコイルＬ、スイッチングトランジスタＴＲおよびダイオードＤなどを選択することができ、実装面積の増大やコストの増加を抑えることができる。
【００８７】
【発明の効果】
本発明のスイッチング電源装置は、以上のように、ＤＣ−ＤＣコンバータなどとして実現され、スイッチング素子を駆動する制御パルスの最大デューティを設定する最大デューティ設定回路と、短絡や過負荷を検知し、保護電流レベルに達しないように設定された短絡保護時間後に該電源装置の停止または外部への警告信号の出力などを行う短絡保護回路とを備えたスイッチング電源装置において、連動手段が、最大デューティ設定回路によって設定される最大デューティＤｍと、短絡保護回路で設定される短絡保護時間ｔｓｔｏｐとを、最大デューティＤｍが大きくなると短絡保護時間ｔｓｔｏｐが小さくなるように、相互に連動させる。
【００８８】
したがって、最大デューティＤｍが大きくなると、前記短絡保護回路が保護動作を行うべき保護電流レベルＩａに達するまでの時間ｔａは小さくなるが、このとき短絡保護時間ｔｓｔｏｐも小さくなっており、逆に最大デューティＤｍが小さくなると、保護電流レベルＩａに達するまでの時間ｔａは小さくなるが、このとき短絡保護時間ｔｓｔｏｐも小さくなっており、最大デューティＤｍの大小に拘わらず、保護電流レベルＩａは一定となる。これによって、最大デューティＤｍを変更しても、保護電流レベルＩａを調整する必要がなくなり、前記調整の手間、時間、コストを削減することができる。
【００８９】
また、本発明のスイッチング電源装置は、以上のように、ソフトスタート回路をさらに備え、前記最大デューティ設定回路および短絡保護回路へは共通の定電流源から定電流を供給し、前記ソフトスタート回路へは別途の定電流源から定電流を供給する。
【００９０】
それゆえ、共通の外付けコンデンサを使用して、前記短絡保護回路の保護電流レベルＩａと、ソフトスタート時間ｔｓｏｆｔとを設定するようにしても、それらをそれぞれ最適な値に独立して設定することができる。
【００９１】
さらにまた、本発明のスイッチング電源装置は、以上のように、前記制御パルスを作成する主要ブロックが集積回路から成り、前記最大デューティの調整は、外付け抵抗の値を変化することで、前記最大デューティ設定回路に定電流を供給する定電流源の定電流値が変化することで行われ、前記最大デューティと短絡保護時間との連動を、前記定電流源による定電流を前記短絡保護回路に併せて供給することで実現する。
【００９２】
それゆえ、最大デューティ設定回路と短絡保護回路とが、外付け抵抗で連動することになり、前記最大デューティＤｍと短絡保護時間ｔｓｔｏｐとの連動を、具体的に実現することができる。
【００９３】
また、本発明のスイッチング電源装置は、以上のように、前記最大デューティの調整は、外部から入力される信号によって、前記最大デューティ設定回路に定電流を供給する定電流源の定電流値を変化することで行われ、前記最大デューティと短絡保護時間との連動を、前記定電流源による定電流を前記短絡保護回路に併せて供給することで実現する。
【００９４】
それゆえ、最大デューティ設定回路と短絡保護回路とが、外部から入力される信号に依存して連動することになり、前記最大デューティＤｍと短絡保護時間ｔｓｔｏｐとの連動を、具体的に実現することができる。
【００９５】
さらにまた、本発明のスイッチング電源装置は、以上のように、前記制御パルスを作成する主要ブロックが集積回路から成り、前記最大デューティの調整は、該集積回路内に半導体プロセス技術を用いて形成される抵抗の値を変化することで、前記最大デューティ設定回路に定電流を供給する定電流源の定電流値が変化することで行われ、前記最大デューティと短絡保護時間との連動を、前記定電流源による定電流を前記短絡保護回路に併せて供給することで実現する。
【００９６】
それゆえ、最大デューティ設定回路と短絡保護回路とが、半導体プロセス技術を用いて集積回路化された部分に形成されている抵抗で連動することになり、前記最大デューティＤｍと短絡保護時間ｔｓｔｏｐとの連動を、具体的に実現することができるとともに、外付け部品を削減することができる。また、前記抵抗の製造ばらつきによる最大デューティＤｍの大小には拘わらず、保護電流レベルＩａは一定となり、短絡保護回路で保護できる保護電流レベルを抵抗ばらつきに依存しないようにすることもできる。
【００９７】
また、本発明の電源システムは、以上のように、前記の何れか１つのスイッチング電源装置を用い、前記最大デューティ設定回路の最大デューティを可変する制御手段を備える。
【００９８】
それゆえ、スイッチング電源装置の外部から最大デュ−ティＤｍを可変しても、保護電流レベルＩａは変わらず、したがって適切な定格電流のコイル、スイッチング素子およびダイオードなどを選択することができる。
【図面の簡単な説明】
【図１】本発明の実施の第１の形態のスイッチング電源装置の概略的構成を示すブロック図である。
【図２】本発明のスイッチング電源装置による最大デューティを変化させた場合の保護電流レベルに達する短絡保護時間の違いを説明する図である。
【図３】図１で示すスイッチング電源装置の具体的構成を示すブロック図である。
【図４】本発明の実施の第２の形態のスイッチング電源装置の電気的構成を示すブロック図である。
【図５】本発明の実施の第３の形態のスイッチング電源装置の電気的構成を示すブロック図である。
【図６】本発明の実施の第４の形態のスイッチング電源装置の電気的構成を示すブロック図である。
【図７】本発明の実施の第５の形態のスイッチング電源装置の電気的構成を示すブロック図である。
【図８】本発明の実施の第６の形態の電源システムの電気的構成を示すブロック図である。
【図９】典型的な従来技術のスイッチング電源装置の電気的構成を示すブロック図である。
【図１０】スイッチング電源装置の最大デューティ時における各部の波形図である。
【図１１】従来技術のスイッチング電源装置の短絡時におけるコイル電流の変化を示すグラフである。
【符号の説明】
２１，４１，５１，６１，８１ スイッチング電源装置
２２，４２，５２，６２，８２ 制御ＩＣ
３１，７１ 差動アンプ
３２ 基準電圧回路
３３ コンパレータ
３４ 発振器
３５ 駆動回路
３６ 最大デューティ設定回路
３８ 短絡保護回路
３９，４９，６９ 定電流源（連動手段）
６３ ソフトスタート回路
９１ 電源システム
９２ 最大デューティコントロール回路（制御手段）
Ｃ１，Ｃ２ 平滑コンデンサ
Ｃｃ コンデンサ
Ｄ ダイオード
Ｌ コイル
Ｒ１，Ｒ２ 出力分圧抵抗
Ｒｄ，Ｒｔ 抵抗
ＴＲ スイッチングトランジスタ（スイッチング素子）
【発明の属する技術分野】
本発明は、直流電源電圧をスイッチング素子がパルス幅変調された制御パルスに応じてスイッチングすることで、所望とする定電圧に変換して出力するようにしたスイッチング電源装置およびそれを用いる電源システムに関し、特に、前記制御パルスの最大デューティを設定する最大デューティ設定機能と、短絡や過負荷を検知し、保護電流レベルに達しないように設定された短絡保護時間後にシステムの停止または警告信号を出力する短絡保護機能を備えたものに関する。
【０００２】
【従来の技術】
上記のような最大デューティ設定機能および短絡保護機能を備えたスイッチング電源装置の典型的な従来技術としては、富士通（株）の低電圧対応１チャネルＤＣ／ＤＣコンバータＩＣ（ＭＢ３９Ａ１０５）が知られている。その従来技術によるスイッチング電源装置１の電気的構成を示すブロック図を、図９に示す。このスイッチング電源装置１は、降圧チョッパ型であり、大略的に、制御ＩＣ２に、平滑コンデンサｃ１，ｃ２、ダイオードｄ、コイルｌ、スイッチングトランジスタｔｒ、出力分圧抵抗ｒ１，ｒ２、設定用抵抗ｒｔ，ｒｄおよび充電用コンデンサｃｃが外付けされて構成されている。
【０００３】
このスイッチング電源装置１は、入力端子ｐ１から入力される入力電圧Ｖｉｎを平滑コンデンサｃ１で平滑化した電圧を電源とし、スイッチングトランジスタｔｒが導通している期間はコイルｌにエネルギーが蓄積されると同時に出力端子ｐ２に接続されている図示しない負荷に電流Ｉｏｕｔを供給し、スイッチングトランジスタｔｒが遮断されると、コイルｌに蓄積されていたエネルギーがダイオードｄによって還流されて前記電流Ｉｏｕｔを供給する。前記コイルｌを流れる電流ＩＬは、平滑コンデンサｃ２で平滑化されて前記電流Ｉｏｕｔとなる。
【０００４】
一方、前記出力端子ｐ２からの出力電圧Ｖｏは、分圧抵抗ｒ１，ｒ２によって分圧されて、その分圧値Ｖｆが定電圧制御のために前記制御ＩＣ２に取込まれ、差動アンプ１１の反転入力端子に入力される。差動アンプ１１の非反転入力端子の一方には基準電圧回路１２からの基準電圧Ｖｒｅｆが与えられており、もう一方の非反転入力端子にはソフトスタート回路１３からの出力電圧Ｖｃが与えられている。この出力電圧Ｖｃは、ソフトスタート回路１３内の定電流源ｆ１による充電電流Ｉｓｏｆｔの値と、端子ｐ４と接地点との間に接続されたコンデンサｃｃの容量値とに応じて上昇する。
【０００５】
前記差動アンプ１１は、前記基準電圧Ｖｒｅｆと、前記ソフトスタート回路１３からの出力電圧Ｖｃとのうち、小さい方の値と、前記出力電圧Ｖｏの分圧値Ｖｆとの差に対応した電圧Ｖｅを出力する。その差動アンプ１１からの出力電圧Ｖｅは、コンパレータ１４に閾値電圧として入力され、該コンパレータ１４では、発振器１５から入力される三角波が前記差動アンプ１１からの出力電圧Ｖｅでレベル弁別され、前記出力電圧Ｖｏが低くなる程、広いパルス幅のＰＷＭ信号を駆動回路１６に入力する。駆動回路１６は、前記ＰＷＭ信号に応答して、スイッチングトランジスタｔｒをＯＮ／ＯＦＦ制御する出力電圧Ｖｐｗｍを出力し、これによって前記出力電圧Ｖｏが、前記基準電圧Ｖｒｅｆまたは前記ソフトスタート回路１３からの出力電圧Ｖｃおよび分圧抵抗ｒ１，ｒ２での分圧比によって決定される所望とする定電圧に制御される。
【０００６】
一方、スイッチングトランジスタｔｒの破壊を防止するために、最大デューティ設定回路１７が設けられており、この最大デューティ設定回路１７によって、前記発振器１５からコンパレータ１４に与えられる三角波のレベルが変化されることで、前記出力電圧Ｖｐｗｍの最大デューティは決定される。この最大デューティ設定回路１７は、後述するように、定電流源１８で作成された定電流ＩｒｅｆＢに基づいて該最大デューティ設定回路１７内の定電流源ｆ２で作成された定電流Ｉｄから、前記最大デューティに対応した出力電圧を作成し、前記発振器１５に与える。発振器１５は、前記最大デューティ設定回路１７からの出力電圧に対応して、前記三角波の振幅レベルを制御し、これによって前記コンパレータ１４からのＰＷＭ信号のＯＮデューティが制限されることになる。
【０００７】
さらにまた、スイッチングトランジスタｔｒの破壊を防止するために、短絡保護回路１９が設けられており、この短絡保護回路１９は、前記差動アンプ１１からの出力電圧Ｖｅと、後述するように、定電流源２０で作成された定電流ＩｒｅｆＡに基づいて該短絡保護回路１９内の定電流源ｆ３で作成された充電電流Ｉｓｔｏｐの値および前記コンデンサｃｃの容量値に応じて上昇する電圧Ｖｃとから、短絡を検知すると前記駆動回路１６を停止させる。前記定電流源２０の定電流ＩｒｅｆＡは、前記ソフトスタート回路１３内の定電流源ｆ１の基準電流としても与えられる。
【０００８】
ここで、前記定電流源２０，１８での定電流ＩｒｅｆＡ，ＩｒｅｆＢの値は、前記基準電圧Ｖｒｅｆを外付け抵抗ｒｔ，ｒｄに印加して得られる電流値であり、以下のようになる。
【０００９】
ＩｒｅｆＡ＝Ｖｒｅｆ／ｒｔ …（１）
ＩｒｅｆＢ＝Ｖｒｅｆ／ｒｄ …（２）
そして、前記最大デューティ設定回路１７によって決定される最大デューティＤｍ（％）は、定電流源１８の定電流ＩｒｅｆＢの値に比例するので、前記式２から、式３のようになる。
【００１０】
Ｄｍ＝ａ・ＩｒｅｆＢ＝（ａ・Ｖｒｅｆ）／ｒｄ（ａは比例定数）…（３）
図１０に、上記のように構成されるスイッチング電源装置１の最大デューティ時の各部の波形を示す。図１０（ａ）は、前記出力電圧Ｖｐｗｍ、したがってスイッチングトランジスタｔｒのスイッチング状態を示す。スイッチングトランジスタｔｒはＰ型であり、したがってゲートに与えられる前記出力電圧ＶｐｗｍがローレベルであるときにＯＮし、ハイレベルであるときにＯＦＦする。図１０（ａ）において、発振器１５の発振周波数をｆｏｓｃとすると、最大パルス幅時間（前記ＯＮデューティ）ｔｏｎｍは、式３から式４のようになる。
【００１１】
【００１２】
【００１３】
一方、出力端子ｐ２と接地点との間に短絡が生じると、コイルｌに流れる電流ＩＬは、理想的には、図１１で示すように、Ｉｐｅａｋ３，２Ｉｐｅａｋ３，…のように時間とともに増加してゆく。そこで、コイルｌ、スイッチングトランジスタｔｒまたはダイオードｄの中で、最も小さい定格電流値に達しないように、マージンも考慮に入れて、前記短絡保護回路１９による保護電流レベルをＩａとし、該保護電流レベルＩａに達する時間をｔａとすると、これら保護電流レベルＩａと時間ｔａとの関係は、式５から、式６のようになる。
【００１４】
【００１５】
【００１６】
【００１７】
Ｉａ＝（ａ・Ｖｉｎ・ｃｃ・Ｖｃｔ・ｒｔ）／（１００・ｒｄ・ｌ・ｂ）…（１０）
さらにまた、前記ソフトスタート回路１３は、電源起動時にラッシュ電流を低減させてソフトスタートさせるものであり、充電電流Ｉｓｔｏｐを流し始め、端子ｐ４に接続されたコンデンサｃｃを充電し、その出力電圧Ｖｃが前記基準電圧Ｖｒｅｆより小さいときは差動アンプ１１は前記電圧Ｖｆと該電圧Ｖｃとの差を増幅することでソフトスタートを実現する。電圧Ｖｃが基準電圧Ｖｒｅｆを超えると、差動アンプ１１は前記電圧Ｖｆと基準電圧Ｖｒｅｆとの差を増幅する。ここで、電源を起動してから、電圧Ｖｃが基準電圧Ｖｒｅｆを超えるまでのソフトスタ−ト時間ｔｓｏｆｔは、式８から式１１となる。
【００１８】
ｔｓｏｆｔ＝（ｃｃ・Ｖｒｅｆ）／Ｉｓｏｆｔ＝（ｃｃ・ｒｔ）／ｃ…（１１）
以上が、最大デューティ設定回路１７と短絡保護回路１９とソフトスタート回路１３とを有する従来技術のスイッチング電源装置１の説明である。
【００１９】
【非特許文献１】
FIND Vol.20 No.4 2002 、p43-45
［平成１４年９月１０日検索］、インターネット
＜URL:http;//edevice.fujitsu.com/fj/PRODUCT/power/topicsi.html＞
【００２０】
【発明が解決しようとする課題】
最大デューティ設定回路１７、短絡保護回路１９およびソフトスタート回路１３を有し、上述のように構成される従来技術のスイッチング電源装置１では、最大デューティＤｍ、保護電流レベルＩａおよびソフトスタ−ト時間ｔｓｏｆｔと、外付け素子ｒｔ，ｒｄ，ｃｃとの関係は、前記式３，１０，１１から、式１２，１３，１４のようになる。
【００２１】
Ｄｍ∝１／ｒｄ …（１２）
Ｉａ∝（ｃｃ・ｒｔ）／ｒｄ …（１３）
ｔｓｏｆｔ∝ｃｃ・ｒｔ …（１４）
したがって、外付け素子の選択によるスイッチング電源設計において、前記式１２，１３から、抵抗ｒｄを変更することで最大デューティＤｍを変更した場合、保護電流レベルＩａも同時に変化してしまうことになり、コンデンサｃｃおよび／または抵抗ｒｔを調整する必要が生じ、手間、時間、コストが増加するという問題がある。
【００２２】
本発明の目的は、最大デューティの変更に対する調整を簡略化することができるスイッチング電源装置およびそれを用いる電源システムを提供することである。
【００２３】
【課題を解決するための手段】
本発明のスイッチング電源装置は、直流電源電圧をスイッチング素子がパルス幅変調された制御パルスに応じてスイッチングすることで所望とする定電圧に変換して出力し、前記制御パルスの最大デューティを設定する最大デューティ設定回路と、短絡保護回路とを有するスイッチング電源装置において、前記最大デューティ設定回路で設定される最大デューティと、前記短絡保護回路で設定され、前記スイッチング電源装置の出力に短絡または過負荷が生じてから、前記短絡保護回路が前記スイッチング素子を遮断するための停止信号を出力するまでの時間である短絡保護時間とを、前記最大デューティが大きくなると前記短絡保護時間が小さくなるように、相互に連動させて設定する連動手段を備えることを特徴とする。
【００２４】
上記の構成によれば、ＤＣ−ＤＣコンバータなどとして実現され、直流電源電圧をスイッチング素子がパルス幅変調された制御パルスに応じてスイッチングすることで所望とする定電圧に変換して出力し、さらに前記制御パルスの最大デューティを設定する最大デューティ設定回路と、短絡や過負荷を検知し、保護電流レベルに達しないように設定された短絡保護時間後に該電源装置の停止または外部への警告信号の出力などを行う短絡保護回路とを備えたスイッチング電源装置において、連動手段が、最大デューティ設定回路によって設定される最大デューティＤｍと、短絡保護回路で設定される短絡保護時間ｔｓｔｏｐとを、たとえば下式で示すように、最大デューティＤｍが大きくなると短絡保護時間ｔｓｔｏｐが小さくなるように、相互に連動させる。
【００２５】
ｔｓｔｏｐ＝α／Ｄｍ（αは定数）
したがって、最大デューティＤｍが大きくなると、前記短絡保護回路が保護動作を行うべき保護電流レベルＩａに達するまでの時間ｔａは小さくなるが、このとき短絡保護時間ｔｓｔｏｐも小さくなっている。逆に、最大デューティＤｍが小さくなると、保護電流レベルＩａに達するまでの時間ｔａは小さくなるが、ことき短絡保護時間ｔｓｔｏｐも小さくなっている。こうして、最大デューティＤｍの大小に拘わらず、保護電流レベルＩａは一定となる。
【００２６】
したがって、最大デューティＤｍを変更しても、保護電流レベルＩａを調整する必要がなくなり、前記調整の手間、時間、コストを削減することができる。
【００２７】
また、本発明のスイッチング電源装置は、予め設定されたソフトスタート時間に応じて起動時のラッシュ電流を低減するソフトスタート回路をさらに備え、前記最大デューティ設定回路および短絡保護回路へは共通の定電流源から定電流を供給し、前記ソフトスタート回路へは別途の定電流源から定電流を供給することを特徴とする。
【００２８】
上記の構成によれば、共通の外付けコンデンサを使用して、前記短絡保護回路の保護電流レベルＩａと、ソフトスタート時間ｔｓｏｆｔとを設定するようにしても、前記のように短絡保護回路とソフトスタート回路とは別途の定電流源から定電流を供給しているので、それらをそれぞれ最適な値に独立して設定することができる。
【００２９】
さらにまた、本発明のスイッチング電源装置は、前記制御パルスを作成する主要ブロックが集積回路から成り、前記最大デューティの調整は、外付け抵抗の値を変化することで、前記最大デューティ設定回路に定電流を供給する定電流源の定電流値が変化することで行われ、前記最大デューティと前記短絡保護時間との連動を、前記定電流源による定電流を前記短絡保護回路に併せて供給することで実現することを特徴とする。
【００３０】
上記の構成によれば、最大デューティ設定回路と短絡保護回路とが、外付け抵抗で連動することになる。したがって、外付け抵抗によって最大デューティＤｍを変更した場合、短絡保護時間ｔｓｔｏｐも連動して変化し、上述のように保護電流レベルＩａを同時に調整する必要がなくなり、前記最大デューティＤｍと短絡保護時間ｔｓｔｏｐとの連動を、具体的に実現することができる。
【００３１】
また、本発明のスイッチング電源装置は、前記最大デューティの調整は、外部から入力される信号によって、前記最大デューティ設定回路に定電流を供給する定電流源の定電流値を変化することで行われ、前記最大デューティと前記短絡保護時間との連動を、前記定電流源による定電流を前記短絡保護回路に併せて供給することで実現することを特徴とする。
【００３２】
上記の構成によれば、最大デューティ設定回路と短絡保護回路とが、外部から入力される信号に依存して連動することになる。したがって、該信号によって最大デューティＤｍを変更した場合、短絡保護時間ｔｓｔｏｐも連動して変化し、上述のように保護電流レベルＩａを同時に調整する必要がなくなり、前記最大デューティＤｍと短絡保護時間ｔｓｔｏｐとの連動を、具体的に実現することができる。
【００３３】
さらにまた、本発明のスイッチング電源装置は、前記制御パルスを作成する主要ブロックが集積回路から成り、前記最大デューティの調整は、該集積回路内に半導体プロセス技術を用いて形成される抵抗の値を変化することで、前記最大デューティ設定回路に定電流を供給する定電流源の定電流値が変化することで行われ、前記最大デューティと前記短絡保護時間との連動を、前記定電流源による定電流を前記短絡保護回路に併せて供給することで実現することを特徴とする。
【００３４】
上記の構成によれば、最大デューティ設定回路と短絡保護回路とが、半導体プロセス技術を用いて集積回路化された部分に形成されている抵抗で連動することになる。したがって、この抵抗によって最大デューティＤｍを変更した場合、短絡保護時間ｔｓｔｏｐも連動して変化し、上述のように保護電流レベルＩａを同時に調整する必要がなくなり、前記最大デューティＤｍと短絡保護時間ｔｓｔｏｐとの連動を、具体的に実現することができるとともに、外付け部品を削減することができる。
【００３５】
また、前記抵抗が製造ばらつきでばらついたことが原因で最大デューティＤｍが大きくなり、保護電流レベルＩａに達する時間が小さくなると、短絡保護時間ｔｓｔｏｐも小さくなっている。逆に、最大デューティＤｍが小さくなり、保護電流レベルＩａに達する時間が大きくなると、短絡保護時間ｔｓｔｏｐも大きくなっている。したがって、前記抵抗のばらつきによる最大デューティＤｍの大小には拘わらず、保護電流レベルＩａは一定となり、短絡保護回路で保護できる保護電流レベルを抵抗ばらつきに依存しないようにすることもできる。
【００３６】
また、本発明の電源システムは、前記の何れか１つのスイッチング電源装置を用い、前記最大デューティ設定回路の最大デューティを可変する制御手段を備えることを特徴とする。
【００３７】
上記の構成によれば、スイッチング電源装置の外部から最大デュ−ティＤｍを可変しても、保護電流レベルＩａは変わらず、したがって適切な定格電流のコイル、スイッチング素子およびダイオードなどを選択することができる。
【００３８】
【発明の実施の形態】
本発明の実施の第１の形態について、図１〜図３および前記図１０および図１１に基づいて説明すれば、以下のとおりである。
【００３９】
図１は、本発明の実施の第１の形態のスイッチング電源装置２１の概略的構成を示すブロック図である。このスイッチング電源装置２１は、降圧チョッパ型であり、大略的に、制御ＩＣ２２に、平滑コンデンサＣ１，Ｃ２、ダイオードＤ、コイルＬ、スイッチングトランジスタＴＲ、出力分圧抵抗Ｒ１，Ｒ２が外付けされて構成されている。
【００４０】
このスイッチング電源装置２１は、入力端子Ｐ１から入力される入力電圧Ｖｉｎを平滑コンデンサＣ１で平滑化した電圧を電源とし、スイッチングトランジスタＴＲが導通している期間はコイルＬにエネルギーが蓄積されると同時に出力端子Ｐ２に接続されている図示しない負荷に電流Ｉｏｕｔを供給し、スイッチングトランジスタＴＲが遮断されると、コイルＬに蓄積されていたエネルギーがダイオードＤによって還流されて前記電流Ｉｏｕｔを供給する。前記コイルＬを流れる電流ＩＬは、平滑コンデンサＣ２で平滑化されて前記電流Ｉｏｕｔとなる。
【００４１】
一方、前記出力端子Ｐ２からの出力電圧Ｖｏは、分圧抵抗Ｒ１，Ｒ２によって分圧されて、その分圧値Ｖｆが定電圧制御のために前記制御ＩＣ２２に取込まれ、差動アンプ３１の反転入力端子に入力される。差動アンプ３１の非反転入力端には基準電圧回路３２からの基準電圧Ｖｒｅｆが与えられている。前記差動アンプ３１は、前記基準電圧Ｖｒｅｆと、前記出力電圧Ｖｏの分圧値Ｖｆとの差に対応した電圧Ｖｅを出力する。その差動アンプ３１からの出力電圧Ｖｅは、コンパレータ３３に閾値電圧として入力され、該コンパレータ３３では、発振器３４から入力される三角波が前記差動アンプ３１からの出力電圧Ｖｅでレベル弁別され、前記出力電圧Ｖｏが低くなる程、広いパルス幅のＰＷＭ信号を駆動回路３５に入力する。駆動回路３５は、前記ＰＷＭ信号に応答して、スイッチングトランジスタＴＲをＯＮ／ＯＦＦ制御する出力電圧Ｖｐｗｍを出力し、これによって前記出力電圧Ｖｏが、前記基準電圧Ｖｒｅｆおよび分圧抵抗Ｒ１，Ｒ２での分圧比によって決定される所望とする定電圧に制御される。
【００４２】
一方、スイッチングトランジスタＴＲの破壊を防止するために、最大デューティ設定回路３６が設けられており、この最大デューティ設定回路３６によって、前記発振器３４からコンパレータ３３に与えられる三角波のレベルが変化されることで、前記出力電圧Ｖｐｗｍの最大デューティＤｍ（％）は決定される。この最大デューティ設定回路３６は、最大デューティＤｍに対応した出力電圧を作成し、前記発振器３４に与える。発振器３４は、前記最大デューティ設定回路３６からの出力電圧に対応して、前記三角波の振幅レベルを制御し、これによって前記コンパレータ３３からのＰＷＭ信号のＯＮデューティが制限されることになる。
【００４３】
さらにまた、スイッチングトランジスタＴＲの破壊を防止するために、短絡保護回路３８が設けられており、この短絡保護回路３８は、前記差動アンプ３１の出力電圧Ｖｅから、短絡を検知すると前記駆動回路３５を停止させる。
【００４４】
注目すべきは、このスイッチング電源装置２１では、前記最大デューティ設定回路３６による最大デューティＤｍの変化に連動して、前記短絡保護回路３８の短絡保護時間ｔｓｔｏｐが変化することである。具体的には、以下のとおりである。
【００４５】
先ず、最大デューティＤｍ時の前記出力電圧Ｖｐｗｍ、したがってスイッチングトランジスタＴＲのスイッチング状態は、前記図１０（ａ）で示すとおりであり、発振器３４の発振周波数をｆｏｓｃとすると、最大パルス幅時間（前記ＯＮデューティ）ｔｏｎｍは、式１５のようになる。
【００４６】
ｔｏｎｍ＝Ｄｍ／（１００・ｆｏｓｃ） …（１５）
そして、スイッチングトランジスタＴＲがＯＮの間は、電流ＩＬは上昇し、前記最大パルス幅時間ｔｏｎｍが経過すると最大電流Ｉｐｅａｋに達する。この最大電流Ｉｐｅａｋは、式１５から式１６のようになる。
【００４７】
【００４８】
一方、出力端子Ｐ２と接地点との間に短絡が生じると、コイルＬに流れる電流ＩＬは、理想的には、前記図１１で示すように、時間とともに増加してゆく。そこで、コイルＬ、スイッチングトランジスタＴＲまたはダイオードＤの中で、最も小さい定格電流値に達しないように、マージンも考慮に入れて、前記短絡保護回路３８による保護電流レベルをＩａとし、該保護電流レベルＩａに達する時間をｔａとすると、これら保護電流レベルＩａと時間ｔａとの関係は、式１６から、式１７のようになる。
【００４９】
【００５０】
ｔｓｔｏｐ＝α／Ｄｍ（αは定数） …（１８）
一般的には、短絡保護回路３８がスイッチングトランジスタＴＲを遮断するまでの短絡保護時間ｔｓｔｏｐは、前記時間ｔａに設定されるので、式１８の時間ｔｓｔｏｐを式１７の時間ｔａに代入して、保護電流レベルＩａは式１９のようになる。
【００５１】
Ｉａ＝（ａ・Ｖｉｎ）／（１００・Ｌ） …（１９）
このようにして、保護電流レベルＩａは、最大デューティＤｍに依存せず、一定となる。図２に、最大デューティＤｍを変化させた場合のコイルＬに流れる電流ＩＬの変化を示す。最大デューティＤｍを変化させると、前記ＰＷＭ信号の最大パルス幅時間ｔｏｎｍも変化する。図２では、最大デューティＤｍを小さくすると、前記最大パルス幅時間ｔｏｎｍも、ｔｏｎｍ１からｔｏｎｍ２へと短くなっている。一方、短絡保護時間ｔｓｔｏｐは、ｔａ１からｔａ２へと長くなり、その短絡保護時間ｔｓｔｏｐを経過した時点での前記電流ＩＬは、前記保護電流レベルＩａで一定となる。
【００５２】
したがって、最大デューティＤｍを変更しても、保護電流レベルＩａを調整する必要がなくなり、前記調整の手間、時間、コストを削減することができる。
【００５３】
図３は、上述のように構成されるスイッチング電源装置２１の具体的構成を示すブロック図である。図３において、図１に対応する部分には、同一の参照符号を付して、その説明を省略する。この図３の構成では、制御ＩＣ２２に、設定用抵抗Ｒｄおよび充電用コンデンサＣｃが外付けされており、また制御ＩＣ２２内には定電流源３９が設けられており、この定電流源３９からの定電流ＩｒｅｆＢが前記最大デューティ設定回路３６および短絡保護回路３８に共通に与えられる。
【００５４】
前記最大デューティ設定回路３６は、定電流源３９で作成された前記定電流ＩｒｅｆＢに基づいて該最大デューティ設定回路３６内の定電流源Ｆ１で作成された定電流Ｉｄから、前記最大デューティに対応した出力電圧を作成し、前記発振器３４に与える。また、短絡保護回路３８は、前記差動アンプ３１からの出力電圧Ｖｅと、前記定電流ＩｒｅｆＢに基づいて該短絡保護回路３８内の定電流源Ｆ２で作成された充電電流Ｉｓｔｏｐおよび前記コンデンサＣｃの容量値に応じて上昇する電圧Ｖｃとから、短絡を検知すると前記駆動回路３５を停止させる。
【００５５】
前記定電流ＩｒｅｆＢの値は、前記基準電圧回路３２からの基準電圧Ｖｒｅｆを、端子Ｐ５に接続された外付け抵抗Ｒｄに印加して得られる。すなわち、
ＩｒｅｆＢ＝Ｖｒｅｆ／Ｒｄ …（２０）
である。
【００５６】
したがって、最大デューティ設定回路３６によって決定される最大デューティＤｍ（％）は、前記定電流ＩｒｅｆＢの値に比例するので、前記式２０から、式２１ようになる。
【００５７】
Ｄｍ＝ａ・ＩｒｅｆＢ＝（ａ・Ｖｒｅｆ）／Ｒｄ（ａは比例定数） …（２１）
したがって、前記式１５の最大パルス幅時間ｔｏｎｍは、式２２のようになる。
【００５８】
【００５９】
【００６０】
【００６１】
【００６２】
【００６３】
Ｉａ＝（ａ・Ｖｉｎ・Ｃｃ・Ｖｃｔ）／（１００・Ｌ・ｂ） …（２７）
したがって、上記式２７と前記式１０とを比較して明らかなように、最大デューティ設定回路３６と短絡保護回路３８とが、共通の定電流ＩｒｅｆＢを使用することで、前記保護電流レベルＩａから設定抵抗Ｒｄの項が削除され、該保護電流レベルＩａが設定抵抗Ｒｄの値に依存しないことが理解される。
【００６４】
すなわち、最大デューティＤｍおよび保護電流レベルＩａと、外付け素子Ｒｄ，Ｃｃとの関係は、式２８，２９のようになる。
【００６５】
Ｄｍ∝１／Ｒｄ …（２８）
Ｉａ∝Ｃｃ …（２９）
したがって、前記最大デューティＤｍを変更するために設定抵抗Ｒｄの抵抗値を変更しても、保護電流レベルＩａを調整する必要を無くすことができる。
【００６６】
本発明の実施の第２の形態について、図４に基づいて説明すれば以下のとおりである。
【００６７】
図４は、本発明の実施の第２の形態のスイッチング電源装置４１の電気的構成を示すブロック図である。このスイッチング電源装置４１は、前述のスイッチング電源装置２１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、前記定電流源３９が基準電圧回路３２からの基準電圧と前記設定抵抗Ｒｄとから定電流ＩｒｅｆＢを作成していたのに対して、このスイッチング電源装置４１では、前記設定抵抗Ｒｄに代えて、制御ＩＣ４２の端子Ｐ５には外部から電圧Ｖｄが入力されており、この外部からの電圧Ｖｄに基づいて、定電流源４９が前記定電流ＩｒｅｆＢを作成することである。そして、最大デューティ設定回路３６および短絡保護回路３８は、この電圧Ｖｄに対応して変化する定電流ＩｒｅｆＢを、前記スイッチング電源装置２１と同様に、共通に使用する。
【００６８】
したがって、前記最大デューティＤｍを変更するためにこの電圧Ｖｄを変更しても、保護電流レベルＩａを調整する必要を無くすことができ、最大デューティＤｍとは独立して保護電流レベルＩａを設定することができる。
【００６９】
本発明の実施の第３の形態について、図５に基づいて説明すれば以下のとおりである。
【００７０】
図４は、本発明の実施の第３の形態のスイッチング電源装置５１の電気的構成を示すブロック図である。このスイッチング電源装置５１は、前述のスイッチング電源装置２１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、このスイッチング電源装置５１では、前記設定抵抗Ｒｄが、制御ＩＣ５２内に半導体プロセス技術を用いて形成されることである。この設定抵抗Ｒｄの値を変化することで前記最大デューティＤｍが変化し、しかしながらこれに併せて短絡保護時間ｔｓｔｏｐも変化し、前記スイッチング電源装置２１，４１と同様に、保護電流レベルＩａを同時に調整する必要を無くすことができる。また、外付け部品の前記設定抵抗Ｒｄを削減することができる。
【００７１】
さらにまた、前記設定抵抗Ｒｄの値が製造時にばらついても、前記保護電流レベルＩａを一定に保持することができる。したがって、前記設定抵抗Ｒｄを制御ＩＣ５２内に内蔵した場合、従来では、想定される製造ばらつきに対する最も大きい保護電流レベルＩａに対応して、外付け部品のコイルＬ、スイッチングトランジスタＴＲ、ダイオードＤなどを選択しなければならず、実装面積の増大やコストの増加を招いていたのに対して、本発明では、そのような問題を無くすことができる。
【００７２】
本発明の実施の第４の形態について、図６に基づいて説明すれば以下のとおりである。
【００７３】
図６は、本発明の実施の第４の形態のスイッチング電源回路６１の電気的構成を示すブロック図である。このスイッチング電源回路６１は、前述のスイッチング電源装置２１に類似している。注目すべきは、このスイッチング電源装置６１では、制御ＩＣ６２内に、ソフトスタート回路６３およびそれに関連する定電流源６９が設けられるとともに、前記ソフトスタート回路６３に対応した設定抵抗Ｒｔが端子Ｐ３に接続されていることである。
【００７４】
前記定電流源６９は、前記定電流源３９と同様に、前記基準電圧回路３２からの基準電圧Ｖｒｅｆを前記設定抵抗Ｒｔに印加することで定電流ＩｒｅｆＡを作成し、ソフトスタート回路６３に与える。したがって、
ＩｒｅｆＡ＝Ｖｒｅｆ／Ｒｔ …（３０）
である。
【００７５】
ソフトスタート回路６３は、内部の定電流源Ｆ３が前記定電流ＩｒｅｆＡに基づいて作成した充電電流Ｉｓｏｆｔを、前記端子ｐ４と接地点との間に接続されたコンデンサＣｃに与える。したがって、
【００７６】
一方、前記出力端子Ｐ２からの出力電圧Ｖｏの分圧値Ｖｆが差動アンプ７１の反転入力端子に入力され、該差動アンプ７１の非反転入力端子の一方には前記基準電圧Ｖｒｅｆが与えられており、もう一方の非反転入力端子には前記ソフトスタート回路６３によって充電されたコンデンサＣｃの出力電圧Ｖｃが与えられている。前記出力電圧Ｖｃは、前記充電電流Ｉｓｏｆｔと、該コンデンサＣｃの容量値とに応じて上昇する。
【００７７】
前記差動アンプ７１は、前記基準電圧Ｖｒｅｆと、前記ソフトスタート回路６３からの出力電圧Ｖｃとのうち、小さい方の値と、前記出力電圧Ｖｏの分圧値Ｖｆとの差に対応した電圧Ｖｅを出力し、前記コンパレータ３３に閾値電圧として入力する。ソフトスタート回路６３は、電源起動時に前記充電電流Ｉｓｏｆｔを流し始め、コンデンサＣｃを充電する。前記コンデンサＣｃの出力電圧Ｖｃが基準電圧Ｖｒｅｆより小さい間は、差動アンプ３１が前記出力電圧Ｖｏの分圧値Ｖｆと該出力電圧Ｖｃとの差を増幅することでソフトスタートを実現する。出力電圧Ｖｃが基準電圧Ｖｒｅｆを超えると、差動アンプ３１は、前記分圧値Ｖｆと基準電圧Ｖｒｅｆとの差を増幅する。電源を起動してから出力電圧Ｖｃが基準電圧Ｖｒｅｆを超えるまでがソフトスタ−ト時間ｔｓｏｆｔであり、
ｔｓｏｆｔ＝（Ｃｃ・Ｖｒｅｆ）／Ｉｓｏｆｔ＝（Ｃｃ・Ｒｔ）／ｃ …（３２）
となる。
【００７８】
こうして、前記出力電圧Ｖｏが、前記基準電圧Ｖｒｅｆまたは前記ソフトスタート回路６３からの出力電圧Ｖｃおよび分圧抵抗Ｒ１，Ｒ２での分圧比によって決定される所望とする定電圧に制御される。
【００７９】
ここで、ソフトスタ−ト時間ｔｓｏｆｔと、外付け素子Ｒｔとの関係は、式３３のようになる。
【００８０】
ｔｓｏｆｔ∝∝Ｃｃ・Ｒｔ …（３３）
したがって、前記式２８，２９および上記式３３から、最大デューティＤｍを変更するために設定抵抗Ｒｄの抵抗値を変更しても、保護電流レベルＩａを調整する必要を無くすことができる。また、短絡保護とソフトスタートとに共通のコンデンサＣｃを使用しても、設定抵抗Ｒｔの抵抗値を調整することで、保護電流レベルＩａとソフトスタ−ト時間ｔｓｏｆｔとを、それぞれ最適な値に独立して設定することができる。
【００８１】
これによって、従来では、ソフトスタ−ト時間ｔｓｏｆｔの要求を満たそうとすれば保護電流レベルＩａが外付け部品Ｃｃ，Ｒｔによって一意的に決定され、必要以上に大きい定格電流のコイルＬ、スイッチングトランジスタＴＲ、ダイオードＤなどを選択しなければならない場合が生じて、実装面積の増大、コストの増加につながっていたのを、本発明では、そのような不具合が無く、保護電流レベルＩａとソフトスタ−ト時間ｔｓｏｆｔとを任意に設定することができる。
【００８２】
本発明の実施の第５の形態について、図７に基づいて説明すれば以下のとおりである。
【００８３】
図７は、本発明の実施の第５の形態のスイッチング電源回路８１の電気的構成を示すブロック図である。このスイッチング電源回路８１は、前述のスイッチング電源装置４１，６１に類似している。すなわち、このスイッチング電源装置８１は、制御ＩＣ８２内に、ソフトスタート回路６３および定電流源６９が設けられるとともに、定電流源４９の定電流ＩｒｅｆＢが、端子Ｐ５に与えられる外部からの電圧Ｖｄに対応して設定されることである。
【００８４】
本発明の実施の第６の形態について、図８に基づいて説明すれば以下のとおりである。
【００８５】
図８は、本発明の実施の第６の形態の電源システム９１の電気的構成を示すブロック図である。この電源システム９１では、一例として図１のスイッチング電源装置２１を用いているけれども、図４のスイッチング電源装置４１等、他の構成が用いられてもよい。注目すべきは、この電源システム９１では、最大デューティ設定回路３６の最大デューティＤｍを可変する最大デューティコントロール回路９２が設けられていることである。前記最大デューティコントロール回路９２は、最大デューティＤｍを可変する制御信号を最大デューティ設定回路３６に与える。
【００８６】
したがって、スイッチング電源装置２１の外部から最大デュ−ティＤｍを可変するシステムであるにも拘わらず、前述のように保護電流レベルＩａは変わらず、したがって適切な定格電流のコイルＬ、スイッチングトランジスタＴＲおよびダイオードＤなどを選択することができ、実装面積の増大やコストの増加を抑えることができる。
【００８７】
【発明の効果】
本発明のスイッチング電源装置は、以上のように、ＤＣ−ＤＣコンバータなどとして実現され、スイッチング素子を駆動する制御パルスの最大デューティを設定する最大デューティ設定回路と、短絡や過負荷を検知し、保護電流レベルに達しないように設定された短絡保護時間後に該電源装置の停止または外部への警告信号の出力などを行う短絡保護回路とを備えたスイッチング電源装置において、連動手段が、最大デューティ設定回路によって設定される最大デューティＤｍと、短絡保護回路で設定される短絡保護時間ｔｓｔｏｐとを、最大デューティＤｍが大きくなると短絡保護時間ｔｓｔｏｐが小さくなるように、相互に連動させる。
【００８８】
したがって、最大デューティＤｍが大きくなると、前記短絡保護回路が保護動作を行うべき保護電流レベルＩａに達するまでの時間ｔａは小さくなるが、このとき短絡保護時間ｔｓｔｏｐも小さくなっており、逆に最大デューティＤｍが小さくなると、保護電流レベルＩａに達するまでの時間ｔａは小さくなるが、このとき短絡保護時間ｔｓｔｏｐも小さくなっており、最大デューティＤｍの大小に拘わらず、保護電流レベルＩａは一定となる。これによって、最大デューティＤｍを変更しても、保護電流レベルＩａを調整する必要がなくなり、前記調整の手間、時間、コストを削減することができる。
【００８９】
また、本発明のスイッチング電源装置は、以上のように、ソフトスタート回路をさらに備え、前記最大デューティ設定回路および短絡保護回路へは共通の定電流源から定電流を供給し、前記ソフトスタート回路へは別途の定電流源から定電流を供給する。
【００９０】
それゆえ、共通の外付けコンデンサを使用して、前記短絡保護回路の保護電流レベルＩａと、ソフトスタート時間ｔｓｏｆｔとを設定するようにしても、それらをそれぞれ最適な値に独立して設定することができる。
【００９１】
さらにまた、本発明のスイッチング電源装置は、以上のように、前記制御パルスを作成する主要ブロックが集積回路から成り、前記最大デューティの調整は、外付け抵抗の値を変化することで、前記最大デューティ設定回路に定電流を供給する定電流源の定電流値が変化することで行われ、前記最大デューティと短絡保護時間との連動を、前記定電流源による定電流を前記短絡保護回路に併せて供給することで実現する。
【００９２】
それゆえ、最大デューティ設定回路と短絡保護回路とが、外付け抵抗で連動することになり、前記最大デューティＤｍと短絡保護時間ｔｓｔｏｐとの連動を、具体的に実現することができる。
【００９３】
また、本発明のスイッチング電源装置は、以上のように、前記最大デューティの調整は、外部から入力される信号によって、前記最大デューティ設定回路に定電流を供給する定電流源の定電流値を変化することで行われ、前記最大デューティと短絡保護時間との連動を、前記定電流源による定電流を前記短絡保護回路に併せて供給することで実現する。
【００９４】
それゆえ、最大デューティ設定回路と短絡保護回路とが、外部から入力される信号に依存して連動することになり、前記最大デューティＤｍと短絡保護時間ｔｓｔｏｐとの連動を、具体的に実現することができる。
【００９５】
さらにまた、本発明のスイッチング電源装置は、以上のように、前記制御パルスを作成する主要ブロックが集積回路から成り、前記最大デューティの調整は、該集積回路内に半導体プロセス技術を用いて形成される抵抗の値を変化することで、前記最大デューティ設定回路に定電流を供給する定電流源の定電流値が変化することで行われ、前記最大デューティと短絡保護時間との連動を、前記定電流源による定電流を前記短絡保護回路に併せて供給することで実現する。
【００９６】
それゆえ、最大デューティ設定回路と短絡保護回路とが、半導体プロセス技術を用いて集積回路化された部分に形成されている抵抗で連動することになり、前記最大デューティＤｍと短絡保護時間ｔｓｔｏｐとの連動を、具体的に実現することができるとともに、外付け部品を削減することができる。また、前記抵抗の製造ばらつきによる最大デューティＤｍの大小には拘わらず、保護電流レベルＩａは一定となり、短絡保護回路で保護できる保護電流レベルを抵抗ばらつきに依存しないようにすることもできる。
【００９７】
また、本発明の電源システムは、以上のように、前記の何れか１つのスイッチング電源装置を用い、前記最大デューティ設定回路の最大デューティを可変する制御手段を備える。
【００９８】
それゆえ、スイッチング電源装置の外部から最大デュ−ティＤｍを可変しても、保護電流レベルＩａは変わらず、したがって適切な定格電流のコイル、スイッチング素子およびダイオードなどを選択することができる。
【図面の簡単な説明】
【図１】本発明の実施の第１の形態のスイッチング電源装置の概略的構成を示すブロック図である。
【図２】本発明のスイッチング電源装置による最大デューティを変化させた場合の保護電流レベルに達する短絡保護時間の違いを説明する図である。
【図３】図１で示すスイッチング電源装置の具体的構成を示すブロック図である。
【図４】本発明の実施の第２の形態のスイッチング電源装置の電気的構成を示すブロック図である。
【図５】本発明の実施の第３の形態のスイッチング電源装置の電気的構成を示すブロック図である。
【図６】本発明の実施の第４の形態のスイッチング電源装置の電気的構成を示すブロック図である。
【図７】本発明の実施の第５の形態のスイッチング電源装置の電気的構成を示すブロック図である。
【図８】本発明の実施の第６の形態の電源システムの電気的構成を示すブロック図である。
【図９】典型的な従来技術のスイッチング電源装置の電気的構成を示すブロック図である。
【図１０】スイッチング電源装置の最大デューティ時における各部の波形図である。
【図１１】従来技術のスイッチング電源装置の短絡時におけるコイル電流の変化を示すグラフである。
【符号の説明】
２１，４１，５１，６１，８１ スイッチング電源装置
２２，４２，５２，６２，８２ 制御ＩＣ
３１，７１ 差動アンプ
３２ 基準電圧回路
３３ コンパレータ
３４ 発振器
３５ 駆動回路
３６ 最大デューティ設定回路
３８ 短絡保護回路
３９，４９，６９ 定電流源（連動手段）
６３ ソフトスタート回路
９１ 電源システム
９２ 最大デューティコントロール回路（制御手段）
Ｃ１，Ｃ２ 平滑コンデンサ
Ｃｃ コンデンサ
Ｄ ダイオード
Ｌ コイル
Ｒ１，Ｒ２ 出力分圧抵抗
Ｒｄ，Ｒｔ 抵抗
ＴＲ スイッチングトランジスタ（スイッチング素子）
Claims (6)
- 直流電源電圧をスイッチング素子がパルス幅変調された制御パルスに応じてスイッチングすることで所望とする定電圧に変換して出力し、前記制御パルスの最大デューティを設定する最大デューティ設定回路と、短絡保護回路とを有するスイッチング電源装置において、
前記最大デューティ設定回路で設定される最大デューティと、前記短絡保護回路で設定され、前記スイッチング電源装置の出力に短絡または過負荷が生じてから、前記短絡保護回路が前記スイッチング素子を遮断するための停止信号を出力するまでの時間である短絡保護時間とを、前記最大デューティが大きくなると前記短絡保護時間が小さくなるように、相互に連動させて設定する連動手段を備えることを特徴とするスイッチング電源装置。 - 予め設定されたソフトスタート時間に応じて起動時のラッシュ電流を低減するソフトスタート回路をさらに備え、
前記最大デューティ設定回路および短絡保護回路へは共通の定電流源から定電流を供給し、前記ソフトスタート回路へは別途の定電流源から定電流を供給することを特徴とする請求項１記載のスイッチング電源装置。 - 前記制御パルスを作成する主要ブロックが集積回路から成り、前記最大デューティの調整は、外付け抵抗の値を変化することで、前記最大デューティ設定回路に定電流を供給する定電流源の定電流値が変化することで行われ、前記最大デューティと前記短絡保護時間との連動を、前記定電流源による定電流を前記短絡保護回路に併せて供給することで実現することを特徴とする請求項１または２記載のスイッチング電源装置。
- 前記最大デューティの調整は、外部から入力される信号によって、前記最大デューティ設定回路に定電流を供給する定電流源の定電流値を変化することで行われ、前記最大デューティと前記短絡保護時間との連動を、前記定電流源による定電流を前記短絡保護回路に併せて供給することで実現することを特徴とする請求項１または２記載のスイッチング電源装置。
- 前記制御パルスを作成する主要ブロックが集積回路から成り、前記最大デューティの調整は、該集積回路内に半導体プロセス技術を用いて形成される抵抗の値を変化することで、前記最大デューティ設定回路に定電流を供給する定電流源の定電流値が変化することで行われ、前記最大デューティと前記短絡保護時間との連動を、前記定電流源による定電流を前記短絡保護回路に併せて供給することで実現することを特徴とする請求項１または２記載のスイッチング電源装置。
- 前記請求項１〜５の何れか１項に記載のスイッチング電源装置を用い、前記最大デューティ設定回路の最大デューティを可変する制御手段を備えることを特徴とする電源システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002308947A JP4271422B2 (ja) | 2002-10-23 | 2002-10-23 | スイッチング電源装置および電源システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002308947A JP4271422B2 (ja) | 2002-10-23 | 2002-10-23 | スイッチング電源装置および電源システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004147418A JP2004147418A (ja) | 2004-05-20 |
| JP4271422B2 true JP4271422B2 (ja) | 2009-06-03 |
Family
ID=32454950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002308947A Expired - Fee Related JP4271422B2 (ja) | 2002-10-23 | 2002-10-23 | スイッチング電源装置および電源システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4271422B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100674873B1 (ko) | 2005-06-15 | 2007-01-30 | 삼성전기주식회사 | 백라이트 인버터의 시간 제어회로 |
| JP5172365B2 (ja) * | 2008-01-17 | 2013-03-27 | シャープ株式会社 | 電源回路およびこれを備えた電子機器 |
| US20110140684A1 (en) * | 2009-12-10 | 2011-06-16 | Chiccony Power Technology Co., Ltd. | Power controller having externally adjustable duty cycle |
| JP6024596B2 (ja) * | 2013-05-28 | 2016-11-16 | 株式会社デンソー | 駆動素子保護回路及び負荷駆動装置 |
| TWI543506B (zh) * | 2014-12-10 | 2016-07-21 | 新唐科技股份有限公司 | 電源控制電路 |
| CN110531671A (zh) * | 2019-09-09 | 2019-12-03 | 珠海格力智能装备有限公司 | 电压可调的电路 |
-
2002
- 2002-10-23 JP JP2002308947A patent/JP4271422B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004147418A (ja) | 2004-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5277952B2 (ja) | スイッチング電源回路 | |
| KR100801498B1 (ko) | 스위칭 제어 회로 및 자려형 ｄｃ―ｄｃ 컨버터 | |
| JP5063474B2 (ja) | 電流モード制御型スイッチングレギュレータ及びその動作制御方法 | |
| JP5054759B2 (ja) | スイッチングレギュレータ制御のための方法および装置 | |
| US10680522B2 (en) | Switching regulator and control device therefor | |
| KR20160022807A (ko) | 전류 모드 스위칭 조절기를 위한 듀티-싸이클 의존성 기울기 보정 | |
| JP3693940B2 (ja) | スイッチング電源装置 | |
| KR101045718B1 (ko) | 벅 스위칭 레귤레이터 및 방법 | |
| TWI603174B (zh) | 關於等效串聯電感消除之電路、電子裝置與方法 | |
| KR20080023648A (ko) | 임의의 ｅｓｒ을 갖는 출력 캐패시터를 사용할 수 있도록고정된 온-타임을 이용하여 버크 조정기에서 리플을발생하는 방법 | |
| CN109391147B (zh) | 降压电压转换器 | |
| US20120187995A1 (en) | Error amplification circuit, control method for error amplification circuit, and switching regulator employing error amplification circuit | |
| JP6013036B2 (ja) | 電源装置、並びに、これを用いた車載機器及び車両 | |
| US8587281B2 (en) | Operation controller, DC-DC converter controller, and DC-DC converter | |
| KR20060049915A (ko) | Ｄｃ－ｄｃ 컨버터 회로 | |
| JP2014003812A (ja) | 電源装置、並びに、これを用いた車載機器及び車両 | |
| JP6154584B2 (ja) | 電源装置、並びに、これを用いた車載機器及び車両 | |
| JP4271422B2 (ja) | スイッチング電源装置および電源システム | |
| JP5514460B2 (ja) | 入力電流制限回路及びこれを用いた電源装置 | |
| US7453303B2 (en) | Control circuit for lossless switching converter | |
| JP4820257B2 (ja) | 昇圧コンバータ | |
| JP2014003814A (ja) | 電源装置、並びに、これを用いた車載機器及び車両 | |
| JP6101439B2 (ja) | 電源装置、並びに、これを用いた車載機器及び車両 | |
| JP2010226821A (ja) | 出力電流制限回路及びこれを用いた電源装置 | |
| JP4244283B2 (ja) | Ｄｃ／ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090225 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |