JP4265354B2 - 双方向ｄｃ−ｄｃコンバータ - Google Patents

Description

本発明は、双方向ＤＣ−ＤＣコンバータに関するものであり、特に、双方向ＤＣ−ＤＣコンバータにおける損失低減に関するものである。

図１３に示すように、特許文献１に開示されているチョッパ回路２６０では、モータ１１０の高出力時には、バッテリ１３０の電圧を昇圧してモータ１１０に給電し、モータ１１０の回生時には、モータ発電電圧を降圧してバッテリ１３０を充電する回路構成が開示されている。ここで、モータ１１０は、電気自動車等の走行用モータに使用されるインダクションモータであり、インバータ回路１５０で駆動される場合を示している。

モータ１１０を高い回転数で回転させる場合には、制御回路４２０は、トランジスタ２８０をオンさせ、バッテリ１３０からの電流をリアクトル３２０に流して電磁エネルギを蓄積させる。その後、トランジスタ２８０をオフさせ、リアクトル３２０に蓄積された電磁エネルギを、フライホイールダイオード２９０を介してコンデンサ２２０に蓄積させる。コンデンサ２２０の端子間電圧は、バッテリ１３０の電圧より高い電圧となり、チョッパ回路２６０は昇圧チョッパとして作用する。

また、モータ１１０の回転数が低下する場合には、モータ１１０は回生制動となる。制御回路４２０は、トランジスタ２７０をオンさせ、モータ１１０からの回生電流を、リアクトル３２０を介してバッテリ１３０に充電する。その後、トランジスタ２７０をオフさせ、リアクトル３２０に蓄積された電磁エネルギがバッテリ１３０に蓄積される。モータ発電電圧は、降圧されてバッテリ１３０に充電される。チョッパ回路２６０は降圧チョッパとして作用する。

尚、その他の関連技術として、特許文献２に開示されているＤＣ−ＤＣコンバータがある。

特開平８−２１４５９２号公報（００４８乃至００５１段落、図１） 特開２００３−３３０１３号公報

しかしながら、上記特許文献１のチョッパ回路２６０において、トランジスタ２７０、２８０のオン／オフ切替は、トランジスタ端子間に電圧が印加されているオフ状態からオン状態への切替、およびトランジスタに電流が流れているオン状態からオフ状態への切替が行われるところ、トランジスタ２７０、２８０の導通状態の遷移には所定の遷移時間がかかることから、遷移期間中の過渡状態では、トランジスタの端子間に電圧が印加されながら電流が流れることとなり、電力が消費される。いわゆるスイッチング損失が発生する。このスイッチング損失は、チョッパ回路２６０あるいはＤＣ−ＤＣコンバータ等、トランジスタをスイッチング制御させる際の損失として支配的なものである。

スイッチング損失により、バッテリ１３０からの投入電力に対するモータ１１０の駆動電力の比、すなわち電力効率が低下してしまい問題である。また、スイッチング損失により無為に消費された電力は、熱エネルギに変換されて機器の発熱原因となる。機器の使用環境上、発熱量に制限がある場合には、ヒートシンク等の冷却装置等が大型化してしまう。機器の大型化や重量増を招来してしまう場合もあり問題である。

本発明は前記従来技術の課題の少なくとも１つを解消するためになされたものであり、スイッチング素子の端子間に印加される電圧が僅少な状態でスイッチング動作を行うことにより、スイッチング損失を低減して、電力効率の向上や発熱量の低減を図ると共に、高周波数動作が可能な双方向ＤＣ−ＤＣコンバータを提供することを目的とする。

前記目的を達成するために、請求項１に係る双方向ＤＣ−ＤＣコンバータは、一次電源端子に一端子が接続される第１インダクタと、二次電源端子と基準端子との間に直列に接続される上方スイッチング素子および下方スイッチング素子とを備え、上方および下方スイッチング素子の接続点に第１インダクタの他端子が接続されてなる双方向ＤＣ−ＤＣコンバータであって、上方および下方スイッチング素子のうち少なくともいずれか一方の電流径路端子間に並列接続されるコンデンサと、上方スイッチング素子の導通により第１インダクタに電磁エネルギを蓄積する際、上方スイッチング素子の導通に先立ち、上方スイッチング素子の電流径路端子間の印加電圧を僅少とするため、第１インダクタに流れる電流に比して大きな電流を、接続点に流入する第１補助電流径路を形成する第１補助スイッチング素子と、下方スイッチング素子の導通により第１インダクタに電磁エネルギを蓄積する際、下方スイッチング素子の導通に先立ち、下方スイッチング素子の電流径路端子間の印加電圧を僅少とするため、第１インダクタに流れる電流に比して大きな電流を、接続点から流出する第２補助電流径路を形成する第２補助スイッチング素子とを備え、第１および第２補助電流径路には、トランスの一方巻線を備え、トランスの他方巻線は、中間タップを備え、中間タップと両側端子のうち一方は基準端子に接続され、他方は二次電源端子あるいは一次電源端子に接続され、両側端子は、基準端子から二次電源端子あるいは一次電源端子に向かう径路を順方向として接続された第１および第２ダイオードを備えることを特徴とする。

請求項１の双方向ＤＣ−ＤＣコンバータでは、上方スイッチング素子の導通により、二次電源端子から第１インダクタに電流が流れ電磁エネルギが蓄積される場合、蓄積された電磁エネルギは、下方スイッチング素子の導通に伴い一次電源端子に放出される。このとき、上方スイッチング素子と下方スイッチング素子とが共に導通する期間がないように、上方および下方スイッチング素子の導通に先立ち、下方および上方スイッチング素子が非導通とされる。
上方スイッチング素子の非導通は、これに先立つ導通時に、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態に、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態にあることにより、接続点の電圧変化は緩やかに行われる。このため、上方スイッチング素子は、電流径路端子間の電圧差が僅少の状態で非導通とされる。その後の上方スイッチング素子の再導通に先立ち、第１補助スイッチング素子の導通により、第１インダクタに電磁エネルギが蓄積される際の電流に比して大きな電流が第１補助電流径路から接続点に流入するので、上方スイッチング素子は、電流径路端子間の電圧差が僅少な状態で導通される。ここで、第１補助電流径路に流れる電流により、第１インダクタの電磁エネルギの一部は、トランスおよび第１または第２ダイオードを介して、二次電源端子あるいは一次電源端子に戻される。
下方スイッチング素子の導通は、上方スイッチング素子の非導通に応じて第１インダクタに蓄積されている電磁エネルギにより、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電された上で、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電された上で、行なわれる。下方スイッチング素子は、電流径路端子間の電圧差が僅少となった状態で導通が行われる。また、下方スイッチング素子の非導通は、これに先立つ導通時に、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態に、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態にあることにより、接続点の電圧変化は緩やかに行われる。このため、下方スイッチング素子は、電流径路端子間の電圧差が僅少の状態で非導通とされる。
また、下方スイッチング素子の導通により、一次電源端子から第１インダクタに電流が流れ電磁エネルギが蓄積される場合、蓄積された電磁エネルギは、上方スイッチング素子の導通に伴い二次電源端子に放出される。このとき、上方スイッチング素子と下方スイッチング素子とが共に導通する期間がないように、上方および下方スイッチング素子の導通に先立ち、下方および上方スイッチング素子が非導通とされる。
下方スイッチング素子の非導通は、これに先立つ導通時に、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態に、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態にあることにより、接続点の電圧変化は緩やかに行われる。このため、下方スイッチング素子は、電流径路端子間の電圧差が僅少の状態で非導通とされる。その後の下方スイッチング素子の再導通に先立ち、第２補助スイッチング素子の導通により、第１インダクタに電磁エネルギが蓄積される際の電流に比して大きな電流が接続点から第２補助電流径路に流入するので、下方スイッチング素子は、電流径路端子間の電圧差が僅少な状態で導通される。ここで、第２補助電流径路に流れる電流により、主インダクタの電磁エネルギの一部は、トランスおよび第１または第２ダイオードを介して、二次電源端子あるいは一次電源端子に戻される。
上方スイッチング素子の導通は、下方スイッチング素子の非導通に応じて第１インダクタに蓄積されている電磁エネルギにより、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電された上で、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電された上で、行なわれる。上方スイッチング素子は、電流径路端子間の電圧差が僅少となった状態で導通が行われる。また、上方スイッチング素子の非導通は、これに先立つ導通時に、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態に、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態にあることにより、上方スイッチング素子の電流径路端子間の電圧差が僅少の状態で非導通とされる。

これにより、双方向ＤＣ−ＤＣコンバータにおいて、上方および下方スイッチング素子における電流径路端子間の電圧差を僅少とした上でスイッチング動作をさせることができる。スイッチング時に上方および下方スイッチング素子で消費されるスイッチング損失を低減することができる。

スイッチング損失の低減に伴い、双方向ＤＣ−ＤＣコンバータの電圧変換における電力効率の向上を図ることができる。上方および下方スイッチング素子でのスイッチング損失による発熱も低減でき、ヒートシンク等の冷却装置等を小型・軽量化することができる。

双方向ＤＣ−ＤＣコンバータにおけるスイッチング動作の高周波化が可能となり、可聴周波数帯以上の周波数でスイッチング動作させることも可能となる。動作時の電磁エネルギに伴う第１インダクタ等の振動を可聴周波数帯からずらすことができ、動作時の異音防止を行うことができる。

また、第１スイッチング素子を導通するために形成される第１および第２補助電流径路には、トランスの一方巻線が備えられている。トランスには、通常、等価回路として一方巻線に直列に接続される漏れインダクタンスが含まれており、第１インダクタのインダクタンス値に比して小さなインダクタンス値を有するものと考えられる。このインダクタンス値が、トランスの巻線比に応じて誘起される一方巻線の電圧値と接続点の電圧値とによる端子間電圧と相俟って、第１インダクタに投入される電流の時間傾きに比して急峻な時間傾きを有する電流を第１および第２補助電流径路に流すこととなる。漏れインダクタンス値やトランスの巻線比に応じて調整される時間傾きにより、電流値の大小関係が逆転するタイミングや逆転状態の時間幅を調整することができ、第１および第２スイッチング素子の導通タイミングを十分な時間的余裕の中で安定して設定することができる。

また、第１および第２補助電流径路に流れる電流についても、トランスを介して他方巻線から低圧電源端子または高圧電源端子に放出することができ、双方向ＤＣ−ＤＣコンバータの電圧変換における電力効率の向上を図ることができる。
これにより、スイッチング損失の低減された双方向コンバータを構成することができる。

また、請求項２に係る双方向ＤＣ−ＤＣコンバータは、請求項１に記載の双方向ＤＣ−ＤＣコンバータにおいて、接続点とトランスの一方巻線との間に、第２インダクタを備えることを特徴とする。

請求項２の双方向ＤＣ−ＤＣコンバータでは、補助電流径路に流れる電流の時間傾きは、トランスの漏れインダクタンスに代えて、または漏れインダクタンスと共に、第２インダクタにより決定される。これにより、第２インダクタのインダクタンス値を調整することにより、第１および第２補助電流径路に流れる電流の時間傾きを調整することができる。

また、請求項３に係る双方向ＤＣ−ＤＣコンバータは、請求項１または２に記載の双方向ＤＣ−ＤＣコンバータにおいて、第１および第２補助電流経路が形成される際、他方巻線に印加される電圧に対して、トランスの巻き線比に応じて一方巻線に誘起される電圧により、接続点と一方巻線との間に存在する、トランスの漏れインダクタンス成分、第２インダクタ、あるいは漏れインダクタンス成分と第２インダクタとの合成インダクタに印加される電圧は、二次電源端子における電圧の略半分であることを特徴とする。

これにより、トランスの漏れインダクタンス成分、第２インダクタ、あるいは漏れインダクタンス成分と第２インダクタとの合成インダクタに流れる電流について、電流の増加／減少の各々の時間傾きを略等しくすることができる。

また、請求項４に係る双方向ＤＣ−ＤＣコンバータは、請求項１に記載の双方向ＤＣ−ＤＣコンバータにおいて、上方および下方スイッチング素子の電流径路端子間には、第１インダクタに電磁エネルギを蓄積する際に流れる電流の電流方向とは逆方向を順方向として接続される逆並列ダイオードを備えることを特徴とする。

請求項４の双方向ＤＣ−ＤＣコンバータでは、上方および下方スイッチング素子の再導通に先立ち、第１および第２補助電流径路に、第１インダクタに電磁エネルギを蓄積する際に流れる電流に比して大きな電流が流れる際、その一部は逆並列ダイオードを流れる。これにより、上方および下方スイッチング素子における電流径路端子間の電圧差を、逆並列ダイオードの順方向電圧にクランプすることができる。

本発明によれば、スイッチング素子の端子間に印加される電圧が僅少な状態でスイッチング動作を行うことができ、スイッチング損失が低減された双方向ＤＣ−ＤＣコンバータを提供することが可能となる。

以下、本発明の双方向ＤＣ−ＤＣコンバータについて具体化した実施形態を図１乃至図１２に基づき図面を参照しつつ詳細に説明する。尚、図３乃至図６、図８乃至図１１では、導通状態をわかり易くするため、非導通状態の回路要素を省略して説明している。

図１は、第１実施形態の双方向ＤＣ−ＤＣコンバータの回路図である。双方向コンバータに、発明部分である補助回路部１を付加した回路構成を有している。

双方向コンバータは、入力電圧ＶＩＮを昇圧して負荷ＬＤに供給すると共に、負荷ＬＤがモータ等の場合、回生エネルギを降圧して入力電圧ＶＩＮに再充電する機能を有している。図１に示す双方向コンバータは、入力電圧ＶＩＮと負荷ＬＤとの間で基準端子が共通に接続された、いわゆる非絶縁型のＤＣ−ＤＣコンバータである。入力電圧ＶＩＮの高電圧側の端子が入力端子であり、負荷ＬＤの高電圧側の端子が出力端子である。トランジスタＱ１、Ｑ２は、トランジスタＱ１のエミッタ端子とトランジスタＱ２のコレクタ端子とが接続点Ｘで接続されると共に、トランジスタＱ１のコレクタ端子が出力端子に、トランジスタＱ２のエミッタ端子が基準電圧に接続され、出力端子と基準電圧との間に直列に接続されている。尚、トランジスタＱ１、Ｑ２のベース端子は、不図示のコントローラにより排他的に導通制御される。また、トランジスタＱ１、Ｑ２には、エミッタ端子からコレクタ端子に向かって順方向に逆並列ダイオードＤ１、Ｄ２が接続されている。接続点Ｘと入力端子との間には、インダクタＬ１が接続されている。また、入力端子および出力端子と基準端子との間には、入力電圧ＶＩＮおよび負荷ＬＤに並列にコンデンサＣＩＮおよびＣＯＵＴが接続されている。ここで、トランジスタＱ１が上方スイッチング素子であり、トランジスタＱ２が下方スイッチング素子である。また、入力端子が一次電源端子であり、出力端子が二次電源端子である。また、入力電圧ＶＩＮが接続される入力端子が、低圧電源端子であり、負荷ＬＤに接続される出力端子が、高圧電源端子である。負荷ＬＤは具体的には図示されてはいないが、例えば、インバータ回路等を介して駆動されるインダクションモータ等が考えられる。ガソリンエンジンとモータ駆動との切替により走行するハイブリッド自動車や、モータ駆動のみによって走行する電気自動車等に適用する場合が一例である。例えば、入力電圧ＶＩＮに３００Ｖ、負荷ＬＤに供給すべき出力電圧ＶＯＵＴに５００Ｖが供給される。

入力電圧ＶＩＮを出力電圧ＶＯＵＴに昇圧する昇圧コンバータとして動作する場合は、トランジスタＱ２の導通によりインダクタＬ１に蓄積された電磁エネルギを、トランジスタＱ１および逆並列ダイオードＤ１を介して負荷ＬＤに供給することにより行われる。また、出力電圧ＶＯＵＴを入力電圧ＶＩＮに降圧する降圧コンバータとして動作する場合は、トランジスタＱ１の導通によりインダクタＬ１に蓄積された電磁エネルギを、トランジスタＱ２および逆並列ダイオードＤ２を介して入力電圧ＶＩＮに供給することにより行われる。

ここで、コンデンサＣＩＮ、およびＣＯＵＴは、平滑用のコンデンサである。また、トランジスタＱ１、Ｑ２は、ＩＧＢＴ、ＭＯＳ、バイポーラ等のトランジスタを使用することができる。この場合、逆並列ダイオードＤ１、Ｄ２は、各トランジスタＱ１、Ｑ２に内蔵されている場合の他、別途ダイオード素子を接続することもできる。

補助回路部１は、トランジスタＱ１およびＱ２の各々のコレクタ・エミッタ間に接続される、コンデンサＣ１およびＣ２を備えている。更に、トランジスタＱ１およびＱ２の接続点Ｘと、出力端子および基準端子との間に、第１および第２補助電流径路が構成されている。

接続点Ｘから、インダクタＬ２およびトランスＴ１の一方巻線までは、第１および第２補助電流径路に共通である。第１補助電流径路では、一方巻線からトランジスタＱ３を介して出力端子に至る径路が形成される。第２補助電流径路では、一方巻線からトランジスタＱ４を介して基準端子に至る径路が形成される。ここで、トランジスタＱ３、Ｑ４が第１、第２補助トランジスタである。

トランスＴ１の他方巻線には、基準端子に接続される中間タップが備えられると共に、両端端子は、各々、ダイオードＤ３、Ｄ４のアノードに接続され、ダイオードＤ３、Ｄ４のカソードは出力端子に接続されている。

先ず、図２および図３乃至図６において、第１実施形態の双方向コンバータにおける昇圧動作を説明する。図２にタイミングチャートを、図３乃至図６には、各動作における回路の動作状態を示す。以下の説明では、回路上の動作状態（図３乃至図６）を適宜に参照しながら、昇圧動作のタイミングチャート（図２）を説明する。尚、図２において、ＶＧＱ１、ＶＧＱ２、ＶＧＱ４は、トランジスタＱ１、Ｑ２、Ｑ４のベース端子ＧＱ１、ＧＱ２、ＧＱ４に印加される電圧である。また、ＩＬ１、ＩＬ２は、入力電圧ＶＩＮから接続点Ｘ、接続点ＸからトランスＴ１に向かう電流を正方向とするインダクタＬ１、Ｌ２に流れる電流、ＩＤ４は、ダイオードＤ４に流れる電流、ＩＤ１、ＩＤ２は、逆並列ダイオードＤ１、Ｄ２に流れる電流、ＩＱ１、ＩＱ２は、トランジスタＱ１、Ｑ２に流れる電流を示す。また、ＶＱ２は、接続点Ｘの電圧を示す。ＶＬ２は、インダクタＬ２の端子間に印加される電圧である。

図２中（１）および（２）、および図３は、インダクタＬ１への電磁エネルギの蓄積期間である。図２中（１）の期間では、インダクタＬ１に電磁エネルギが蓄積される。図３の（１）にこの期間の動作状態を示す。トランジスタＱ２のゲート端子ＧＱ２に印加されるゲート電圧ＶＧＱ２がハイレベルでありトランジスタＱ２は導通している。入力電圧ＶＩＮから、インダクタＬ１およびトランジスタＱ２を介して基準端子に戻る電流径路が確立する。インダクタＬ１の端子間には入力電圧ＶＩＮが印加され、入力電圧ＶＩＮから接続点Ｘに向う方向（この方向を正方向とする。）に、所定の正の時間傾きを有するインダクタ電流ＩＬ１が流れる。インダクタＬ１にはインダクタ電流ＩＬ１に応じた電磁エネルギが蓄積される。

所定時間の経過後、図２中（２）に移行する。ゲート端子ＧＱ２に印加されるゲート電圧ＶＧＱ２がローレベルに遷移することによりトランジスタＱ２が非導通となる。このときの接続点Ｘの電圧ＶＱ２は、直前までトランジスタＱ２が導通しているため基準端子の電圧である基準電圧に略等しい電圧値となっている。このためコンデンサＣ１は充電状態にありコンデンサＣ２は放電状態にある。トランジスタＱ２の非導通後、インダクタＬ１に流れているインダクタ電流ＩＬ１は、コンデンサＣ１の放電、およびＣ２の充電に費やされるため（図３中（２））、接続点Ｘにおける電圧ＶＱ２の電圧値の上昇はトランジスタＱ２の非導通に遅れて立ち上がることとなる。このため、トランジスタＱ２の非導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。０Ｖスイッチングが行われトランジスタＱ２の非導通状態へのスイッチング損失を低減させることができる。

図２中（３）乃至（５）、および図４は、インダクタＬ１からの電磁エネルギの放出期間である。図２中（３）の期間では、トランジスタＱ１のゲート端子ＧＱ１に印加されるゲート電圧ＶＧＱ１がハイレベルとなりトランジスタＱ１が導通する。導通したトランジスタＱ１は逆並列ダイオードＤ１と共に、インダクタＬ１から出力端子に向かってインダクタ電流ＩＬ１を流す。これにより電磁エネルギが出力端子に放出されて負荷ＬＤに昇圧された出力電圧ＶＯＵＴが供給される（図４中（３））。接続点Ｘは出力電圧ＶＯＵＴに略等しい電圧となり、インダクタＬ１の端子間には出力電圧ＶＯＵＴと入力電圧ＶＩＮとの差電圧が、接続点Ｘから入力電圧ＶＩＮに向う方向（この方向を負方向とする。）に印加され、インダクタＬ１には所定の負の時間傾きを有するインダクタ電流ＩＬ１が流れる。尚、ゲート電圧ＶＧＱ１がハイレベルに遷移しトランジスタＱ１が導通状態に遷移する際にはコンデンサＣ１は放電状態となっているため、トランジスタＱ１の導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。０Ｖスイッチングが行われトランジスタＱ１の導通状態へのスイッチング損失を低減させることができる。

この状態からトランジスタＱ４のゲート端子ＧＱ４にハイレベルのゲート電圧ＶＧＱ４が印加される（図２中（４））。接続点Ｘから、インダクタＬ２、トランスＴ１の一方巻線、およびトランジスタＱ４を介して基準端子への補助電流径路が形成され、インダクタ電流ＩＬ２が流れ始める（図４中（４））。同時に、トランスＴ１の中間タップからダイオードＤ４を介して出力端子に至る他方巻線から、出力端子に電磁エネルギが供給される。補助電流径路形成の初期の段階において、トランジスタＱ１および逆並列ダイオードＤ１を介して出力端子に供給されていたインダクタＬ１の電磁エネルギが、インダクタ電流ＩＬ１の一部がインダクタ電流ＩＬ２に分流されることにより、トランスＴ１を介して出力端子に供給されることになる。補助電流径路の形成に伴う損失の増大は抑制することができる。

ここで、トランスＴ１において、一方巻線と他方巻線との巻線比を１：２とすれば、一方巻線とインダクタＬ２との間には出力電圧ＶＯＵＴの略半分の電圧が誘起されることとなる。

図２および図４中、（４）および（５）の期間においては、出力電圧ＶＯＵＴと入力電圧ＶＩＮとの差電圧がインダクタＬ１の負方向に印加されて、インダクタ電流ＩＬ１は蓄積された電磁エネルギに応じた電流値から所定の負の傾きを有して減少する。これに対して、インダクタＬ１のインダクタンス値に比して小さなインダクタンス値を有するインダクタＬ２には、出力電圧ＶＯＵＴの略半分の差電圧がインダクタ電流ＩＬ２を増大させる方向に印加されるため、所定時間の経過後、インダクタ電流ＩＬ２はインダクタ電流ＩＬ１を越えて増大することとなる（図２および図４中（５））。インダクタ電流ＩＬ２のうち、インダクタ電流ＩＬ１を越えて増大した電流は、導通状態にあるトランジスタＱ１を介して出力端子から供給される。

この状態からゲート電圧ＶＧＱ１をローレベルに遷移してトランジスタＱ１を非導通状態に遷移する（図２および図５中（６））。これと図２および図５中（７）とが、インダクタＬ１からの電磁エネルギの放出から再蓄積に移行する期間である。

図２中（６）において、ゲート端子ＧＱ１に印加されるゲート電圧ＶＧＱ１がローレベルに遷移することによりトランジスタＱ１が非導通となる。このときの接続点Ｘの電圧ＶＱ２は、直前までトランジスタＱ１が導通しているため出力電圧ＶＯＵＴに略等しい電圧値となっている。コンデンサＣ１は放電状態にあり、コンデンサＣ２は充電状態にある。トランジスタＱ１の非導通後、インダクタ電流ＩＬ２のうちインダクタ電流ＩＬ１を越える電流は、コンデンサＣ１の充電、およびコンデンサＣ２の放電に費やされるため（図５中（６））、接続点Ｘの電圧ＶＱ２の電圧値は、トランジスタＱ１の非導通に遅れて立ち下がることとなる。このため、トランジスタＱ１の非導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。０Ｖスイッチングが行われトランジスタＱ１の非導通状態へのスイッチング損失を低減させることができる。

コンデンサＣ１が充電されコンデンサＣ２が放電されて、接続点Ｘの電圧ＶＱ２が基準電圧近くの電圧値にまで降下した後は、インダクタ電流ＩＬ２の供給はトランジスタＱ２の逆並列ダイオードＤ２を介して継続される。そのため、接続点Ｘの電圧ＶＱ２は、基準電圧あるいは基準電圧からダイオードの順方向電圧だけ降下した電圧に維持されて、インダクタＬ２にはインダクタ電流ＩＬ２を減少させる方向に電圧が印加され、インダクタ電流ＩＬ２は負の時間傾きとなる（図２および図５中（７））。

尚、インダクタＬ２に印加される電圧は、トランスＴ１との接続点においては出力電圧ＶＯＵＴの略半分に固定されるところ、接続点Ｘの電圧ＶＱ２は、電磁エネルギの放出期間においては出力電圧ＶＯＵＴに略等しい電圧値となり、電磁エネルギの蓄積期間においては基準電圧に略等しい電圧値となる。すなわち、エネルギ放出期間とエネルギ蓄積期間とにおいて、印加電圧値は、その大きさが出力電圧ＶＯＵＴの略半分の電圧値に維持されながら印加方向が逆転されて印加されることとなる。エネルギ放出期間において所定の時間傾きで増加したインダクタ電流ＩＬ２は、エネルギ蓄積期間において、略等しい時間傾きで減少する。

トランジスタＱ１の非導通後に再度トランジスタＱ２を導通するタイミングを、図２および図６中（８）に示す。前述したように、トランジスタＱ１が非導通となりコンデンサＣ１、Ｃ２の充放電が完了すると、インダクタ電流ＩＬ２は減少に転ずる。インダクタ電流ＩＬ２がインダクタ電流ＩＬ１に比して大きい期間においては、逆並列ダイオードＤ２を介してインダクタ電流ＩＬ２が補給されるところ、インダクタ電流ＩＬ２がインダクタ電流ＩＬ１を下回った後のインダクタ電流ＩＬ１の電流径路を確保する必要がある。そこで、インダクタ電流ＩＬ２がインダクタ電流ＩＬ１に比して大きい期間にトランジスタＱ２の導通タイミングを設定する。この時点では逆並列ダイオードＤ２が導通しているので、トランジスタＱ２の導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。０Ｖスイッチングが行われトランジスタＱ２の導通状態へのスイッチング損失を低減させることができる。そして、トランジスタＱ４のゲート端子ＧＱ４に印加されるゲート端子ＶＧＱ４がローレベルとなり、トランジスタＱ４が非導通となる。

以後、図２および図３中（１）に戻り、上記の動作が繰り返されることにより、昇圧動作が行われる。

次に、図７および図８乃至図１１において、第１実施形態の双方向コンバータにおける降圧動作を説明する。図７にタイミングチャートを、図８乃至図１１には、各動作における回路の動作状態を示す。以下の説明では、回路上の動作状態（図８乃至図１１）を適宜に参照しながら、降圧動作のタイミングチャート（図７）を説明する。尚、図７において、ＶＧＱ１、ＶＧＱ２、ＶＧＱ３は、トランジスタＱ１、Ｑ２、Ｑ３のベース端子ＧＱ１、ＧＱ２、ＧＱ３に印加される電圧である。また、ＩＬ１、ＩＬ２は、入力電圧ＶＩＮから接続点Ｘ、接続点ＸからトランスＴ１に向かう電流を正方向とするインダクタＬ１、Ｌ２に流れる電流、ＩＤ３は、ダイオードＤ３に流れる電流、ＩＤ１、ＩＤ２は、逆並列ダイオードＤ１、Ｄ２に流れる電流、ＩＱ１、ＩＱ２は、トランジスタＱ１、Ｑ２に流れる電流を示す。また、ＶＱ２は、接続点Ｘの電圧を示す。ＶＬ２は、インダクタＬ２の端子間に印加される電圧である。

図７中（１）および（２）、および図８は、インダクタＬ１への電磁エネルギの蓄積期間である。図７中（１）の期間では、インダクタＬ１に電磁エネルギが蓄積される。図８の（１）にこの期間の動作状態を示す。トランジスタＱ１のゲート端子ＧＱ１に印加されるゲート電圧ＶＧＱ１がハイレベルでありトランジスタＱ１は導通している。出力端子に接続されている負荷ＬＤから回生される出力電圧ＶＯＵＴから、トランジスタＱ１およびインダクタＬ１を介して入力端子に至る電流径路が確立する。インダクタＬ１の端子間には出力電圧ＶＯＵＴと入力電圧ＶＩＮとの差電圧が印加され、接続点Ｘから入力電圧ＶＩＮに向う方向（この方向を負方向とする。）に、所定の正の時間傾きを有するインダクタ電流ＩＬ１が流れる。インダクタＬ１にはインダクタ電流ＩＬ１に応じた電磁エネルギが蓄積される。

所定時間の経過後、図７中（２）に移行する。ゲート端子ＧＱ１に印加されるゲート電圧ＶＧＱ１がローレベルに遷移することによりトランジスタＱ１が非導通となる。このときの接続点Ｘの電圧ＶＱ２は、直前までトランジスタＱ１が導通しているため出力電圧ＶＯＵＴに略等しい電圧値となっている。このためコンデンサＣ１は放電状態にありコンデンサＣ２は充電状態にある。トランジスタＱ１の非導通後、インダクタＬ１に流れているインダクタ電流ＩＬ１は、コンデンサＣ１の充電、およびＣ２の放電に費やされるため（図８中（２））、接続点Ｘにおける電圧ＶＱ２の電圧値の降下はトランジスタＱ１の非導通に遅れることとなる。このため、トランジスタＱ１の非導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。０Ｖスイッチングが行われトランジスタＱ１の非導通状態へのスイッチング損失を低減させることができる。

図７中（３）乃至（５）、および図９は、インダクタＬ１からの電磁エネルギの放出期間である。図７中（３）の期間では、トランジスタＱ２のゲート端子ＧＱ２に印加されるゲート電圧ＶＧＱ２がハイレベルとなりトランジスタＱ２が導通する。導通したトランジスタＱ２は逆並列ダイオードＤ２と共に、インダクタＬ１から入力端子に向かってインダクタ電流ＩＬ１を流す。これにより電磁エネルギが入力端子に放出されて出力電圧ＶＯＵＴから降圧された入力電圧ＶＩＮが供給される（図９中（３））。接続点Ｘは基準電圧に略等しい電圧となり、インダクタＬ１の端子間には入力電圧ＶＩＮと基準電圧との差電圧が、入力端子から接続点Ｘに向う方向（この方向を正方向とする。）に印加され、インダクタＬ１には所定の負の時間傾きを有するインダクタ電流ＩＬ１が流れる。尚、ゲート電圧ＶＧＱ２がハイレベルに遷移しトランジスタＱ２が導通状態に遷移する際にはコンデンサＣ２は放電状態となっているため、トランジスタＱ２の導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。０Ｖスイッチングが行われトランジスタＱ２の導通状態へのスイッチング損失を低減させることができる。

この状態からトランジスタＱ３のゲート端子ＧＱ３にハイレベルのゲート電圧ＶＧＱ３が印加される（図７中（４））。出力端子から、トランジスタＱ３、トランスＴ１の一方巻線、インダクタＬ２、および接続点Ｘに至る補助電流径路が形成され、インダクタ電流ＩＬ２が流れ始める（図９中（４））。同時に、トランスＴ１の中間タップからダイオードＤ３を介して出力端子に至る他方巻線から、出力端子に電磁エネルギが供給される。補助電流径路の形成前にはトランジスタＱ２および逆並列ダイオードＤ２を介して入力端子に供給されていたインダクタＬ１は、その一部が、補助電流径路の形成によりインダクタ電流ＩＬ２により供給されることとなる。インダクタＬ１に蓄積されている電磁エネルギは、インダクタ電流ＩＬ２によりトランスＴ１を介して出力端子に戻されることになる。補助電流径路の形成に伴う損失の増大を抑制することができる。

ここで、トランスＴ１において、一方巻線と他方巻線との巻線比を１：２とすれば、一方巻線とインダクタＬ２との間には出力電圧ＶＯＵＴの略半分の電圧が誘起されることとなる。

図７および図９中、（４）および（５）の期間においては、入力電圧ＶＩＮと基準電圧との差電圧がインダクタＬ１の正方向に印加されて、インダクタ電流ＩＬ１は蓄積された電磁エネルギに応じた電流値から所定の正の傾きを有して減少する。これに対して、インダクタＬ１のインダクタンス値に比して小さなインダクタンス値を有するインダクタＬ２には、出力電圧ＶＯＵＴの略半分の差電圧がインダクタ電流ＩＬ２を負方向に増大させるように印加されるため、所定時間の経過後、インダクタ電流ＩＬ２はインダクタ電流ＩＬ１を越えて増大することとなる（図７および図９中（５））。インダクタ電流ＩＬ２のうち、インダクタ電流ＩＬ１を越えて増大した電流は、導通状態にあるトランジスタＱ２を介して基準端子に流れる。

この状態からゲート電圧ＶＧＱ２をローレベルに遷移してトランジスタＱ２を非導通状態に遷移する（図７および図１０中（６））。これと図７および図１０中（７）とが、インダクタＬ１からの電磁エネルギの放出から再蓄積に移行する期間である。

図７中（６）において、ゲート端子ＧＱ２に印加されるゲート電圧ＶＧＱ２がローレベルに遷移することによりトランジスタＱ２が非導通となる。このときの接続点Ｘの電圧ＶＱ２は、直前までトランジスタＱ２が導通しているため基準電圧に略等しい電圧値となっている。コンデンサＣ２は放電状態にあり、コンデンサＣ１は充電状態にある。トランジスタＱ２の非導通後、インダクタ電流ＩＬ２のうちインダクタ電流ＩＬ１を越える電流は、コンデンサＣ２の充電、およびコンデンサＣ１の放電に費やされるため（図１０中（６））、接続点Ｘの電圧ＶＱ２の電圧値は、トランジスタＱ２の非導通に遅れて立ち上がることとなる。このため、トランジスタＱ２の非導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。０Ｖスイッチングが行われトランジスタＱ２の非導通状態へのスイッチング損失を低減させることができる。

コンデンサＣ２が充電されコンデンサＣ１が放電されて、接続点Ｘの電圧ＶＱ２が出力電圧ＶＯＵＴ近くの電圧値にまで上昇した後は、インダクタ電流ＩＬ２はトランジスタＱ１の逆並列ダイオードＤ１を介して継続される。そのため、接続点Ｘの電圧ＶＱ２は、出力電圧ＶＯＵＴに維持されて、インダクタＬ２にはインダクタ電流ＩＬ２を減少させる方向に電圧が印加され、インダクタ電流ＩＬ２は正の時間傾きとなる（図７および図１０中（７））。

尚、インダクタＬ２に印加される電圧は、トランスＴ１との接続点においては出力電圧ＶＯＵＴの略半分に固定されるところ、接続点Ｘの電圧ＶＱ２は、電磁エネルギの放出期間においては基準電圧に略等しい電圧値となり、電磁エネルギの蓄積期間においては出力電圧ＶＯＵＴに略等しい電圧値となる。すなわち、エネルギ放出期間とエネルギ蓄積期間とにおいて、印加電圧値は、その大きさが出力電圧ＶＯＵＴの略半分の電圧値に維持されながら印加方向が逆転されて印加されることとなる。エネルギ放出期間において所定の時間傾きで負方向に増加したインダクタ電流ＩＬ２は、エネルギ蓄積期間において、略等しい時間傾きで減少する。

トランジスタＱ２の非導通後に再度トランジスタＱ１を導通するタイミングを、図７および図１１中（８）に示す。前述したように、トランジスタＱ２が非導通となりコンデンサＣ２、Ｃ１の充放電が完了すると、インダクタ電流ＩＬ２は減少に転ずる。インダクタ電流ＩＬ２がインダクタ電流ＩＬ１に比して大きい期間においては、逆並列ダイオードＤ１を介してインダクタ電流ＩＬ２が維持されるところ、インダクタ電流ＩＬ２がインダクタ電流ＩＬ１を下回った後のインダクタ電流ＩＬ１の電流径路を確保する必要がある。そこで、インダクタ電流ＩＬ２がインダクタ電流ＩＬ１に比して大きい期間にトランジスタＱ１の導通タイミングを設定する。この時点では逆並列ダイオードＤ１が導通しているので、トランジスタＱ１の導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。０Ｖスイッチングが行われトランジスタＱ１の導通状態へのスイッチング損失を低減させることができる。そして、トランジスタＱ３のゲート端子ＧＱ３に印加されるゲート端子ＶＧＱ３がローレベルとなり、トランジスタＱ３が非導通となる。

以後、図７および図８中（１）に戻り、上記の動作が繰り返されることにより、降圧動作が行われる。

図１２には、第２実施形態の双方向ＤＣ−ＤＣコンバータの回路図を示す。第１実施形態と同様な双方向コンバータについての実施形態である。第１実施形態における補助回路部１に代えて、補助回路部１Ａを備えている。

補助回路部１Ａでは、トランスＴ１の他方巻線がダイオードＤ３、Ｄ４を介して入力端子に接続されている。補助電流経路が形成された際にインダクタ電流ＩＬ２に伴うエネルギを入力電圧ＶＩＮに戻す構成である。その他の回路構成、作用・効果については第１実施形態の場合と同様であるので、ここでの説明は省略する。

以上詳細に説明したとおり、本実施形態に係る双方向ＤＣ−ＤＣコンバータによれば、インダクタＬ１への電磁エネルギの蓄積と放出に際しスイッチング動作を行うトランジスタＱ１、Ｑ２について、スイッチング時におけるコレクタ・エミッタ間の電圧差を僅かとして０Ｖスイッチング動作を行わせることにより、スイッチング損失の低減を実現することができる。

スイッチング損失の低減に伴い、双方向ＤＣ−ＤＣコンバータの電圧変換における電力効率の向上を図ることができる。トランジスタＱ１、Ｑ２でのスイッチング損失による発熱も低減でき、ヒートシンク等の冷却装置等を小型・軽量化することができる。

双方向ＤＣ−ＤＣコンバータにおけるスイッチング動作の高周波化が可能となり、可聴周波数帯以上の周波数でスイッチング動作させることも可能となる。動作時の電磁エネルギに伴うインダクタＬ１等の振動を可聴周波数帯からずらすことができ、動作時の異音防止を行うことができる。

また、補助電流径路には、トランスＴ１の一方巻線が備えられている。トランスＴ１には、通常、等価回路として一方巻線に直列に接続される漏れインダクタンスが含まれており、インダクタＬ１のインダクタンス値に比して小さなインダクタンス値を有するものと考えられる。このインダクタンス値が、トランスＴ１の巻線比に応じて誘起される一方巻線の電圧値と接続点Ｘの電圧値とによる端子間電圧と相俟って、投入電流であるインダクタ電流ＩＬ１の時間傾きに比して急峻な時間傾きを有する電流を補助電流径路に流すこととなる。漏れインダクタンス値やトランスＴ１の巻線比に応じて調整される時間傾きにより、電流値の大小関係が逆転するタイミングや逆転状態の時間幅を調整することができ、トランジスタＱ１またはＱ２の導通タイミングを十分な時間余裕の中で安定して設定することができる。

ここで、トランスＴ１の巻線比を出力電圧ＶＯＵＴの略半分にすることにより、トランスＴ１の漏れインダクタンス成分やインダクタＬ２、あるいはこれらの合成インダクタに流れるインダクタ電流ＩＬ２について、電流の増加／減少の各々の時間傾きを略等しくすることができる。

また、補助電流径路に流れるインダクタ電流ＩＬ２について、トランスＴ１を介して他方巻線から出力端子に送り、または入力端子に戻すことができる。双方向ＤＣ−ＤＣコンバータの電圧変換における電力効率の向上を図ることができる。

尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、本実施形態においては、本発明を双方向コンバータに使用する場合について説明したが、本発明はこれに限定されるものではなく、昇圧コンバータや降圧コンバータについても同様に適用することができることは言うまでもない。
また、所定のインダクタンス値を有するインダクタＬ２を使用し、トランスＴ１の一方巻線と他方巻線との巻線比を１：２として説明したが、本発明はこれに限定されるものではない。これらの値を調整することにより、インダクタ電流ＩＬ２の時間傾きを調整することができ、トランジスタＱ２またはＱ１の導通タイミングを調整することが可能である。
また、本実施形態では、トランジスタＱ１、Ｑ２の各々の電流径路端子間に並列にコンデンサＣ１、Ｃ２が接続される場合を例に説明したが、コンデンサの充放電により決定される接続点Ｘの電圧変化がトランジスタＱ１、Ｑ２の０Ｖスイッチングが可能な程度に緩やかに変化するようにコンデンサの容量値を確保できる場合には、コンデンサＣ１、Ｃ２のうちいずれか一方を備えていればよい。
また、本実施形態では、トランスＴ１の他方巻線について、中間タップが基準端子に接続され、両側端子がダイオードＤ３、Ｄ４のアノードに接続され、ダイオードＤ３、Ｄ４のカソードが出力端子に接続される場合を例にとり説明したが、逆方向の接続も可能であることはいうまでもない。すなわち、中間タップが出力端子に接続され、両側端子がダイオードＤ３、Ｄ４のカソードに接続され、ダイオードＤ３、Ｄ４のアノードが基準端子に接続される場合でも、インダクタＬ１の電磁エネルギを出力端子に供給することができる。また、出力端子に代えて入力端子に接続することにより、電磁エネルギを入力端子に戻すことも考えられる。
本実施形態では、一次電源端子に入力電圧ＶＩＮを接続し、二次電源端子に負荷を接続して、モータ等の負荷を制動する際のエネルギを入力電圧ＶＩＮに回生する場合について説明したが、本発明はこれに限定されるものではない。二次電源端子に、入力電圧ＶＩＮに比して高電圧のバッテリ等の電圧源を接続する場合にも適用できることは言うまでもない。

第１実施形態の双方向ＤＣ−ＤＣコンバータの回路図である。 第１実施形態の双方向ＤＣ−ＤＣコンバータにおける昇圧動作を示すタイミングチャートである。 昇圧動作のうち、インダクタへの電磁エネルギの蓄積期間を示す図である。 昇圧動作のうち、インダクタからの電磁エネルギの放出期間を示す図である。 昇圧動作のうち、電磁エネルギの放出から蓄積に遷移する期間を示す図である。 昇圧動作のうち、電磁エネルギの蓄積状態に遷移する際のトランジスタの導通タイミングを示す図である。 第１実施形態の双方向ＤＣ−ＤＣコンバータにおける降圧動作を示すタイミングチャートである。 降圧動作のうち、インダクタへの電磁エネルギの蓄積期間を示す図である。 降圧動作のうち、インダクタからの電磁エネルギの放出期間を示す図である。 降圧動作のうち、電磁エネルギの放出から蓄積に遷移する期間を示す図である。 降圧動作のうち、電磁エネルギの蓄積状態に遷移する際のトランジスタの導通タイミングを示す図である。 第２実施形態の双方向ＤＣ−ＤＣコンバータの回路図である。 従来技術においてチョッパ回路を備えるモータ駆動装置の回路図である。

符号の説明

１、１Ａ 補助回路部
Ｃ１、Ｃ２ コンデンサ
Ｄ１、Ｄ２ 逆並列ダイオード
ＩＬ１、ＩＬ２ インダクタ電流
Ｌ１、Ｌ２ インダクタ
ＬＤ 負荷
Ｑ１乃至Ｑ４ トランジスタ
Ｔ１ トランス
ＶＩＮ 入力電圧

Claims (4)

1. 一次電源端子に一端子が接続される第１インダクタと、二次電源端子と基準端子との間に直列に接続される上方スイッチング素子および下方スイッチング素子とを備え、前記上方および下方スイッチング素子の接続点に前記第１インダクタの他端子が接続されてなる双方向ＤＣ−ＤＣコンバータであって、
   前記上方および下方スイッチング素子のうち少なくともいずれか一方の電流径路端子間に並列接続されるコンデンサと、
   前記上方スイッチング素子の導通により前記第１インダクタに電磁エネルギを蓄積する際、前記上方スイッチング素子の導通に先立ち、前記上方スイッチング素子の電流径路端子間の印加電圧を僅少とするため、前記第１インダクタに流れる電流に比して大きな電流を、前記接続点に流入する第１補助電流径路を形成する第１補助スイッチング素子と、
   前記下方スイッチング素子の導通により前記第１インダクタに電磁エネルギを蓄積する際、前記下方スイッチング素子の導通に先立ち、前記下方スイッチング素子の電流径路端子間の印加電圧を僅少とするため、前記第１インダクタに流れる電流に比して大きな電流を、前記接続点から流出する第２補助電流径路を形成する第２補助スイッチング素子とを備え、
   前記第１および第２補助電流径路には、トランスの一方巻線を備え、
   前記トランスの他方巻線は、中間タップを備え、中間タップと両側端子のうち一方は基準端子に接続され、他方は前記二次電源端子あるいは前記一次電源端子に接続され、
   前記両側端子は、前記基準端子から前記二次電源端子あるいは前記一次電源端子に向かう径路を順方向として接続された第１および第２ダイオードを備えることを特徴とする双方向ＤＣ−ＤＣコンバータ。
2. 前記接続点と前記トランスの一方巻線との間に、第２インダクタを備えることを特徴とする請求項１に記載の双方向ＤＣ−ＤＣコンバータ。
3. 前記第１または第２補助電流経路が形成される際、前記他方巻線に印加される電圧に対して、前記トランスの巻き線比に応じて前記一方巻線に誘起される電圧により、前記接続点と前記一方巻線との間に存在する、前記トランスの漏れインダクタンス成分、前記第２インダクタ、あるいは前記漏れインダクタンス成分と前記第２インダクタとの合成インダクタに印加される電圧は、前記二次電源端子における電圧の略半分であることを特徴とする請求項１または２に記載の双方向ＤＣ−ＤＣコンバータ。
4. 前記上方および下方スイッチング素子の電流径路端子間には、前記第１インダクタに電磁エネルギを蓄積する際に流れる電流の電流方向とは逆方向を順方向として接続される逆並列ダイオードを備えることを特徴とする請求項１に記載の双方向ＤＣ−ＤＣコンバータ。

Images