JP4265354B2 - Bidirectional DC-DC converter - Google Patents
Bidirectional DC-DC converter Download PDFInfo
- Publication number
- JP4265354B2 JP4265354B2 JP2003334781A JP2003334781A JP4265354B2 JP 4265354 B2 JP4265354 B2 JP 4265354B2 JP 2003334781 A JP2003334781 A JP 2003334781A JP 2003334781 A JP2003334781 A JP 2003334781A JP 4265354 B2 JP4265354 B2 JP 4265354B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- voltage
- current
- switching element
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、双方向DC−DCコンバータに関するものであり、特に、双方向DC−DCコンバータにおける損失低減に関するものである。 The present invention relates to a bidirectional DC-DC converter, and more particularly to loss reduction in a bidirectional DC-DC converter.
図13に示すように、特許文献1に開示されているチョッパ回路260では、モータ110の高出力時には、バッテリ130の電圧を昇圧してモータ110に給電し、モータ110の回生時には、モータ発電電圧を降圧してバッテリ130を充電する回路構成が開示されている。ここで、モータ110は、電気自動車等の走行用モータに使用されるインダクションモータであり、インバータ回路150で駆動される場合を示している。
As shown in FIG. 13, in the
モータ110を高い回転数で回転させる場合には、制御回路420は、トランジスタ280をオンさせ、バッテリ130からの電流をリアクトル320に流して電磁エネルギを蓄積させる。その後、トランジスタ280をオフさせ、リアクトル320に蓄積された電磁エネルギを、フライホイールダイオード290を介してコンデンサ220に蓄積させる。コンデンサ220の端子間電圧は、バッテリ130の電圧より高い電圧となり、チョッパ回路260は昇圧チョッパとして作用する。
When rotating the
また、モータ110の回転数が低下する場合には、モータ110は回生制動となる。制御回路420は、トランジスタ270をオンさせ、モータ110からの回生電流を、リアクトル320を介してバッテリ130に充電する。その後、トランジスタ270をオフさせ、リアクトル320に蓄積された電磁エネルギがバッテリ130に蓄積される。モータ発電電圧は、降圧されてバッテリ130に充電される。チョッパ回路260は降圧チョッパとして作用する。
Moreover, when the rotation speed of the
尚、その他の関連技術として、特許文献2に開示されているDC−DCコンバータがある。
In addition, there exists a DC-DC converter currently disclosed by
しかしながら、上記特許文献1のチョッパ回路260において、トランジスタ270、280のオン/オフ切替は、トランジスタ端子間に電圧が印加されているオフ状態からオン状態への切替、およびトランジスタに電流が流れているオン状態からオフ状態への切替が行われるところ、トランジスタ270、280の導通状態の遷移には所定の遷移時間がかかることから、遷移期間中の過渡状態では、トランジスタの端子間に電圧が印加されながら電流が流れることとなり、電力が消費される。いわゆるスイッチング損失が発生する。このスイッチング損失は、チョッパ回路260あるいはDC−DCコンバータ等、トランジスタをスイッチング制御させる際の損失として支配的なものである。
However, in the
スイッチング損失により、バッテリ130からの投入電力に対するモータ110の駆動電力の比、すなわち電力効率が低下してしまい問題である。また、スイッチング損失により無為に消費された電力は、熱エネルギに変換されて機器の発熱原因となる。機器の使用環境上、発熱量に制限がある場合には、ヒートシンク等の冷却装置等が大型化してしまう。機器の大型化や重量増を招来してしまう場合もあり問題である。
Due to the switching loss, the ratio of the driving power of the
本発明は前記従来技術の課題の少なくとも1つを解消するためになされたものであり、スイッチング素子の端子間に印加される電圧が僅少な状態でスイッチング動作を行うことにより、スイッチング損失を低減して、電力効率の向上や発熱量の低減を図ると共に、高周波数動作が可能な双方向DC−DCコンバータを提供することを目的とする。 The present invention has been made to solve at least one of the problems of the prior art, and the switching operation is performed with a small voltage applied between the terminals of the switching element, thereby reducing the switching loss. Thus, it is an object of the present invention to provide a bidirectional DC-DC converter capable of improving power efficiency and reducing the amount of heat generation and capable of high-frequency operation.
前記目的を達成するために、請求項1に係る双方向DC−DCコンバータは、一次電源端子に一端子が接続される第1インダクタと、二次電源端子と基準端子との間に直列に接続される上方スイッチング素子および下方スイッチング素子とを備え、上方および下方スイッチング素子の接続点に第1インダクタの他端子が接続されてなる双方向DC−DCコンバータであって、上方および下方スイッチング素子のうち少なくともいずれか一方の電流径路端子間に並列接続されるコンデンサと、上方スイッチング素子の導通により第1インダクタに電磁エネルギを蓄積する際、上方スイッチング素子の導通に先立ち、上方スイッチング素子の電流径路端子間の印加電圧を僅少とするため、第1インダクタに流れる電流に比して大きな電流を、接続点に流入する第1補助電流径路を形成する第1補助スイッチング素子と、下方スイッチング素子の導通により第1インダクタに電磁エネルギを蓄積する際、下方スイッチング素子の導通に先立ち、下方スイッチング素子の電流径路端子間の印加電圧を僅少とするため、第1インダクタに流れる電流に比して大きな電流を、接続点から流出する第2補助電流径路を形成する第2補助スイッチング素子とを備え、第1および第2補助電流径路には、トランスの一方巻線を備え、トランスの他方巻線は、中間タップを備え、中間タップと両側端子のうち一方は基準端子に接続され、他方は二次電源端子あるいは一次電源端子に接続され、両側端子は、基準端子から二次電源端子あるいは一次電源端子に向かう径路を順方向として接続された第1および第2ダイオードを備えることを特徴とする。
In order to achieve the object, a bidirectional DC-DC converter according to
請求項1の双方向DC−DCコンバータでは、上方スイッチング素子の導通により、二次電源端子から第1インダクタに電流が流れ電磁エネルギが蓄積される場合、蓄積された電磁エネルギは、下方スイッチング素子の導通に伴い一次電源端子に放出される。このとき、上方スイッチング素子と下方スイッチング素子とが共に導通する期間がないように、上方および下方スイッチング素子の導通に先立ち、下方および上方スイッチング素子が非導通とされる。
上方スイッチング素子の非導通は、これに先立つ導通時に、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態に、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態にあることにより、接続点の電圧変化は緩やかに行われる。このため、上方スイッチング素子は、電流径路端子間の電圧差が僅少の状態で非導通とされる。その後の上方スイッチング素子の再導通に先立ち、第1補助スイッチング素子の導通により、第1インダクタに電磁エネルギが蓄積される際の電流に比して大きな電流が第1補助電流径路から接続点に流入するので、上方スイッチング素子は、電流径路端子間の電圧差が僅少な状態で導通される。ここで、第1補助電流径路に流れる電流により、第1インダクタの電磁エネルギの一部は、トランスおよび第1または第2ダイオードを介して、二次電源端子あるいは一次電源端子に戻される。
下方スイッチング素子の導通は、上方スイッチング素子の非導通に応じて第1インダクタに蓄積されている電磁エネルギにより、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電された上で、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電された上で、行なわれる。下方スイッチング素子は、電流径路端子間の電圧差が僅少となった状態で導通が行われる。また、下方スイッチング素子の非導通は、これに先立つ導通時に、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態に、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態にあることにより、接続点の電圧変化は緩やかに行われる。このため、下方スイッチング素子は、電流径路端子間の電圧差が僅少の状態で非導通とされる。
また、下方スイッチング素子の導通により、一次電源端子から第1インダクタに電流が流れ電磁エネルギが蓄積される場合、蓄積された電磁エネルギは、上方スイッチング素子の導通に伴い二次電源端子に放出される。このとき、上方スイッチング素子と下方スイッチング素子とが共に導通する期間がないように、上方および下方スイッチング素子の導通に先立ち、下方および上方スイッチング素子が非導通とされる。
下方スイッチング素子の非導通は、これに先立つ導通時に、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態に、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態にあることにより、接続点の電圧変化は緩やかに行われる。このため、下方スイッチング素子は、電流径路端子間の電圧差が僅少の状態で非導通とされる。その後の下方スイッチング素子の再導通に先立ち、第2補助スイッチング素子の導通により、第1インダクタに電磁エネルギが蓄積される際の電流に比して大きな電流が接続点から第2補助電流径路に流入するので、下方スイッチング素子は、電流径路端子間の電圧差が僅少な状態で導通される。ここで、第2補助電流径路に流れる電流により、主インダクタの電磁エネルギの一部は、トランスおよび第1または第2ダイオードを介して、二次電源端子あるいは一次電源端子に戻される。
上方スイッチング素子の導通は、下方スイッチング素子の非導通に応じて第1インダクタに蓄積されている電磁エネルギにより、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電された上で、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電された上で、行なわれる。上方スイッチング素子は、電流径路端子間の電圧差が僅少となった状態で導通が行われる。また、上方スイッチング素子の非導通は、これに先立つ導通時に、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態に、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態にあることにより、上方スイッチング素子の電流径路端子間の電圧差が僅少の状態で非導通とされる。
In the bidirectional DC-DC converter according to
When the upper switching element is non-conductive, if the capacitor is connected in parallel between the current path terminals of the upper switching element, the capacitor is in a discharged state, and the capacitor is connected in parallel between the current path terminals of the lower switching element. If connected, the capacitor is in a charged state, so that the voltage change at the connection point is performed slowly. For this reason, the upper switching element is rendered non-conductive with a small voltage difference between the current path terminals. Prior to the subsequent re-conduction of the upper switching element, the conduction of the first auxiliary switching element causes a larger current to flow from the first auxiliary current path to the connection point than the current when electromagnetic energy is stored in the first inductor. Therefore, the upper switching element is conducted with a small voltage difference between the current path terminals. Here, due to the current flowing through the first auxiliary current path, a part of the electromagnetic energy of the first inductor is returned to the secondary power supply terminal or the primary power supply terminal via the transformer and the first or second diode.
The conduction of the lower switching element is charged by a capacitor connected in parallel between the current path terminals of the upper switching element by electromagnetic energy accumulated in the first inductor in response to the non-conduction of the upper switching element. In addition, if a capacitor is connected in parallel between the current path terminals of the lower switching element, the capacitor is discharged and then performed. The lower switching element conducts in a state where the voltage difference between the current path terminals is small. Further, the non-conduction of the lower switching element means that the capacitor is in a charged state when the capacitor is connected in parallel between the current path terminals of the upper switching element, and the capacitor is connected between the current path terminals of the lower switching element. If the capacitors are connected in parallel, the capacitor is in a discharged state, so that the voltage at the connection point is gradually changed. For this reason, the lower switching element is rendered non-conductive with a small voltage difference between the current path terminals.
Further, when current flows from the primary power supply terminal to the first inductor due to the conduction of the lower switching element, and the electromagnetic energy is accumulated, the accumulated electromagnetic energy is released to the secondary power supply terminal with the conduction of the upper switching element. . At this time, prior to the conduction of the upper and lower switching elements, the lower and upper switching elements are rendered non-conductive so that there is no period in which the upper switching element and the lower switching element are both conducted.
The non-conducting state of the lower switching element means that when the capacitor is connected in parallel between the current path terminals of the upper switching element, the capacitor is in a charged state and the capacitor is connected in parallel between the current path terminals of the lower switching element. If the capacitor is connected, the capacitor is in a discharged state, so that the voltage change at the connection point is performed slowly. For this reason, the lower switching element is rendered non-conductive with a small voltage difference between the current path terminals. Prior to the subsequent re-conduction of the lower switching element, a large current flows from the connection point into the second auxiliary current path due to the conduction of the second auxiliary switching element, compared to the current when electromagnetic energy is accumulated in the first inductor. Therefore, the lower switching element is conducted with a small voltage difference between the current path terminals. Here, due to the current flowing through the second auxiliary current path, a part of the electromagnetic energy of the main inductor is returned to the secondary power supply terminal or the primary power supply terminal via the transformer and the first or second diode.
The conduction of the upper switching element is caused by the electromagnetic energy accumulated in the first inductor in response to the non-conduction of the lower switching element, if the capacitor is connected in parallel between the current path terminals of the upper switching element. In addition, if a capacitor is connected in parallel between the current path terminals of the lower switching element, the capacitor is charged and then performed. The upper switching element conducts in a state where the voltage difference between the current path terminals is small. Further, when the upper switching element is non-conductive, if the capacitor is connected in parallel between the current path terminals of the upper switching element at the time of previous conduction, the capacitor is in a discharged state, and the capacitor between the current path terminals of the lower switching element is Are connected in parallel, the capacitor is in a charged state, so that the voltage difference between the current path terminals of the upper switching element is made non-conductive in a state where the voltage difference is small.
これにより、双方向DC−DCコンバータにおいて、上方および下方スイッチング素子における電流径路端子間の電圧差を僅少とした上でスイッチング動作をさせることができる。スイッチング時に上方および下方スイッチング素子で消費されるスイッチング損失を低減することができる。 Thereby, in the bidirectional DC-DC converter, the switching operation can be performed with a small voltage difference between the current path terminals in the upper and lower switching elements. Switching loss consumed by the upper and lower switching elements during switching can be reduced.
スイッチング損失の低減に伴い、双方向DC−DCコンバータの電圧変換における電力効率の向上を図ることができる。上方および下方スイッチング素子でのスイッチング損失による発熱も低減でき、ヒートシンク等の冷却装置等を小型・軽量化することができる。 With the reduction of switching loss, it is possible to improve the power efficiency in voltage conversion of the bidirectional DC-DC converter. Heat generation due to switching loss in the upper and lower switching elements can be reduced, and a cooling device such as a heat sink can be reduced in size and weight.
双方向DC−DCコンバータにおけるスイッチング動作の高周波化が可能となり、可聴周波数帯以上の周波数でスイッチング動作させることも可能となる。動作時の電磁エネルギに伴う第1インダクタ等の振動を可聴周波数帯からずらすことができ、動作時の異音防止を行うことができる。 The switching operation in the bidirectional DC-DC converter can be performed at a high frequency, and the switching operation can be performed at a frequency higher than the audible frequency band. The vibration of the first inductor or the like accompanying the electromagnetic energy during operation can be shifted from the audible frequency band, and abnormal noise during operation can be prevented.
また、第1スイッチング素子を導通するために形成される第1および第2補助電流径路には、トランスの一方巻線が備えられている。トランスには、通常、等価回路として一方巻線に直列に接続される漏れインダクタンスが含まれており、第1インダクタのインダクタンス値に比して小さなインダクタンス値を有するものと考えられる。このインダクタンス値が、トランスの巻線比に応じて誘起される一方巻線の電圧値と接続点の電圧値とによる端子間電圧と相俟って、第1インダクタに投入される電流の時間傾きに比して急峻な時間傾きを有する電流を第1および第2補助電流径路に流すこととなる。漏れインダクタンス値やトランスの巻線比に応じて調整される時間傾きにより、電流値の大小関係が逆転するタイミングや逆転状態の時間幅を調整することができ、第1および第2スイッチング素子の導通タイミングを十分な時間的余裕の中で安定して設定することができる。 Further, the first and second auxiliary current paths formed to conduct the first switching element are provided with one winding of the transformer. The transformer usually includes a leakage inductance connected in series with one winding as an equivalent circuit, and is considered to have an inductance value smaller than the inductance value of the first inductor. This inductance value is combined with the voltage across the terminals caused by the voltage value of one winding and the voltage value of the connection point induced according to the winding ratio of the transformer, and the time slope of the current input to the first inductor In contrast, a current having a steeper time gradient is caused to flow through the first and second auxiliary current paths. The timing at which the magnitude relation of the current value is reversed and the time width of the reversed state can be adjusted by the time gradient adjusted according to the leakage inductance value and the winding ratio of the transformer, and the conduction of the first and second switching elements can be adjusted. The timing can be set stably within a sufficient time margin.
また、第1および第2補助電流径路に流れる電流についても、トランスを介して他方巻線から低圧電源端子または高圧電源端子に放出することができ、双方向DC−DCコンバータの電圧変換における電力効率の向上を図ることができる。
これにより、スイッチング損失の低減された双方向コンバータを構成することができる。
Also, the current flowing through the first and second auxiliary current paths can be discharged from the other winding to the low-voltage power supply terminal or the high-voltage power supply terminal via the transformer, and the power efficiency in the voltage conversion of the bidirectional DC-DC converter. Can be improved.
Thereby, a bidirectional converter with reduced switching loss can be configured.
また、請求項2に係る双方向DC−DCコンバータは、請求項1に記載の双方向DC−DCコンバータにおいて、接続点とトランスの一方巻線との間に、第2インダクタを備えることを特徴とする。
Furthermore, the bidirectional DC-DC converter according to
請求項2の双方向DC−DCコンバータでは、補助電流径路に流れる電流の時間傾きは、トランスの漏れインダクタンスに代えて、または漏れインダクタンスと共に、第2インダクタにより決定される。これにより、第2インダクタのインダクタンス値を調整することにより、第1および第2補助電流径路に流れる電流の時間傾きを調整することができる。
In the bidirectional DC-DC converter according to
また、請求項3に係る双方向DC−DCコンバータは、請求項1または2に記載の双方向DC−DCコンバータにおいて、第1および第2補助電流経路が形成される際、他方巻線に印加される電圧に対して、トランスの巻き線比に応じて一方巻線に誘起される電圧により、接続点と一方巻線との間に存在する、トランスの漏れインダクタンス成分、第2インダクタ、あるいは漏れインダクタンス成分と第2インダクタとの合成インダクタに印加される電圧は、二次電源端子における電圧の略半分であることを特徴とする。
A bidirectional DC-DC converter according to
これにより、トランスの漏れインダクタンス成分、第2インダクタ、あるいは漏れインダクタンス成分と第2インダクタとの合成インダクタに流れる電流について、電流の増加/減少の各々の時間傾きを略等しくすることができる。 As a result, the time slope of each increase / decrease in current can be made substantially equal for the current flowing through the leakage inductance component of the transformer, the second inductor, or the combined inductor of the leakage inductance component and the second inductor.
また、請求項4に係る双方向DC−DCコンバータは、請求項1に記載の双方向DC−DCコンバータにおいて、上方および下方スイッチング素子の電流径路端子間には、第1インダクタに電磁エネルギを蓄積する際に流れる電流の電流方向とは逆方向を順方向として接続される逆並列ダイオードを備えることを特徴とする。
Furthermore, the bidirectional DC-DC converter according to
請求項4の双方向DC−DCコンバータでは、上方および下方スイッチング素子の再導通に先立ち、第1および第2補助電流径路に、第1インダクタに電磁エネルギを蓄積する際に流れる電流に比して大きな電流が流れる際、その一部は逆並列ダイオードを流れる。これにより、上方および下方スイッチング素子における電流径路端子間の電圧差を、逆並列ダイオードの順方向電圧にクランプすることができる。
In the bidirectional DC-DC converter according to
本発明によれば、スイッチング素子の端子間に印加される電圧が僅少な状態でスイッチング動作を行うことができ、スイッチング損失が低減された双方向DC−DCコンバータを提供することが可能となる。 According to the present invention, it is possible to provide a bidirectional DC-DC converter in which a switching operation can be performed with a small voltage applied between the terminals of the switching element, and switching loss is reduced.
以下、本発明の双方向DC−DCコンバータについて具体化した実施形態を図1乃至図12に基づき図面を参照しつつ詳細に説明する。尚、図3乃至図6、図8乃至図11では、導通状態をわかり易くするため、非導通状態の回路要素を省略して説明している。 Hereinafter, embodiments of the bidirectional DC-DC converter of the present invention will be described in detail with reference to the drawings based on FIGS. In FIGS. 3 to 6 and FIGS. 8 to 11, the circuit elements in the non-conduction state are omitted for easy understanding of the conduction state.
図1は、第1実施形態の双方向DC−DCコンバータの回路図である。双方向コンバータに、発明部分である補助回路部1を付加した回路構成を有している。
FIG. 1 is a circuit diagram of the bidirectional DC-DC converter of the first embodiment. It has a circuit configuration in which the
双方向コンバータは、入力電圧VINを昇圧して負荷LDに供給すると共に、負荷LDがモータ等の場合、回生エネルギを降圧して入力電圧VINに再充電する機能を有している。図1に示す双方向コンバータは、入力電圧VINと負荷LDとの間で基準端子が共通に接続された、いわゆる非絶縁型のDC−DCコンバータである。入力電圧VINの高電圧側の端子が入力端子であり、負荷LDの高電圧側の端子が出力端子である。トランジスタQ1、Q2は、トランジスタQ1のエミッタ端子とトランジスタQ2のコレクタ端子とが接続点Xで接続されると共に、トランジスタQ1のコレクタ端子が出力端子に、トランジスタQ2のエミッタ端子が基準電圧に接続され、出力端子と基準電圧との間に直列に接続されている。尚、トランジスタQ1、Q2のベース端子は、不図示のコントローラにより排他的に導通制御される。また、トランジスタQ1、Q2には、エミッタ端子からコレクタ端子に向かって順方向に逆並列ダイオードD1、D2が接続されている。接続点Xと入力端子との間には、インダクタL1が接続されている。また、入力端子および出力端子と基準端子との間には、入力電圧VINおよび負荷LDに並列にコンデンサCINおよびCOUTが接続されている。ここで、トランジスタQ1が上方スイッチング素子であり、トランジスタQ2が下方スイッチング素子である。また、入力端子が一次電源端子であり、出力端子が二次電源端子である。また、入力電圧VINが接続される入力端子が、低圧電源端子であり、負荷LDに接続される出力端子が、高圧電源端子である。負荷LDは具体的には図示されてはいないが、例えば、インバータ回路等を介して駆動されるインダクションモータ等が考えられる。ガソリンエンジンとモータ駆動との切替により走行するハイブリッド自動車や、モータ駆動のみによって走行する電気自動車等に適用する場合が一例である。例えば、入力電圧VINに300V、負荷LDに供給すべき出力電圧VOUTに500Vが供給される。 The bidirectional converter boosts the input voltage VIN and supplies it to the load LD. When the load LD is a motor or the like, the bidirectional converter has a function of reducing the regenerative energy and recharging the input voltage VIN. The bidirectional converter shown in FIG. 1 is a so-called non-insulated DC-DC converter in which a reference terminal is commonly connected between an input voltage VIN and a load LD. The high voltage side terminal of the input voltage VIN is an input terminal, and the high voltage side terminal of the load LD is an output terminal. In the transistors Q1 and Q2, the emitter terminal of the transistor Q1 and the collector terminal of the transistor Q2 are connected at the connection point X, the collector terminal of the transistor Q1 is connected to the output terminal, and the emitter terminal of the transistor Q2 is connected to the reference voltage. The output terminal and the reference voltage are connected in series. The base terminals of the transistors Q1 and Q2 are exclusively controlled by a controller (not shown). Further, anti-parallel diodes D1 and D2 are connected to the transistors Q1 and Q2 in the forward direction from the emitter terminal to the collector terminal. An inductor L1 is connected between the connection point X and the input terminal. Capacitors CIN and COUT are connected in parallel with the input voltage VIN and the load LD between the input terminal, the output terminal, and the reference terminal. Here, the transistor Q1 is an upper switching element, and the transistor Q2 is a lower switching element. The input terminal is a primary power supply terminal, and the output terminal is a secondary power supply terminal. The input terminal to which the input voltage VIN is connected is a low voltage power supply terminal, and the output terminal connected to the load LD is a high voltage power supply terminal. Although the load LD is not specifically illustrated, for example, an induction motor driven through an inverter circuit or the like can be considered. An example is a case where the present invention is applied to a hybrid vehicle that travels by switching between a gasoline engine and motor drive, an electric vehicle that travels only by motor drive, and the like. For example, 300 V is supplied to the input voltage VIN, and 500 V is supplied to the output voltage VOUT to be supplied to the load LD.
入力電圧VINを出力電圧VOUTに昇圧する昇圧コンバータとして動作する場合は、トランジスタQ2の導通によりインダクタL1に蓄積された電磁エネルギを、トランジスタQ1および逆並列ダイオードD1を介して負荷LDに供給することにより行われる。また、出力電圧VOUTを入力電圧VINに降圧する降圧コンバータとして動作する場合は、トランジスタQ1の導通によりインダクタL1に蓄積された電磁エネルギを、トランジスタQ2および逆並列ダイオードD2を介して入力電圧VINに供給することにより行われる。 When operating as a boost converter that boosts the input voltage VIN to the output voltage VOUT, the electromagnetic energy accumulated in the inductor L1 due to the conduction of the transistor Q2 is supplied to the load LD via the transistor Q1 and the antiparallel diode D1. Done. When operating as a step-down converter that steps down the output voltage VOUT to the input voltage VIN, the electromagnetic energy accumulated in the inductor L1 due to the conduction of the transistor Q1 is supplied to the input voltage VIN via the transistor Q2 and the antiparallel diode D2. Is done.
ここで、コンデンサCIN、およびCOUTは、平滑用のコンデンサである。また、トランジスタQ1、Q2は、IGBT、MOS、バイポーラ等のトランジスタを使用することができる。この場合、逆並列ダイオードD1、D2は、各トランジスタQ1、Q2に内蔵されている場合の他、別途ダイオード素子を接続することもできる。 Here, the capacitors CIN and COUT are smoothing capacitors. Transistors such as IGBT, MOS, and bipolar can be used as the transistors Q1 and Q2. In this case, the anti-parallel diodes D1 and D2 can be separately connected to a diode element in addition to the case where they are built in the transistors Q1 and Q2.
補助回路部1は、トランジスタQ1およびQ2の各々のコレクタ・エミッタ間に接続される、コンデンサC1およびC2を備えている。更に、トランジスタQ1およびQ2の接続点Xと、出力端子および基準端子との間に、第1および第2補助電流径路が構成されている。
The
接続点Xから、インダクタL2およびトランスT1の一方巻線までは、第1および第2補助電流径路に共通である。第1補助電流径路では、一方巻線からトランジスタQ3を介して出力端子に至る径路が形成される。第2補助電流径路では、一方巻線からトランジスタQ4を介して基準端子に至る径路が形成される。ここで、トランジスタQ3、Q4が第1、第2補助トランジスタである。 From the connection point X to the one winding of the inductor L2 and the transformer T1, it is common to the first and second auxiliary current paths. In the first auxiliary current path, a path is formed from one winding to the output terminal via the transistor Q3. In the second auxiliary current path, a path is formed from one winding to the reference terminal via the transistor Q4. Here, the transistors Q3 and Q4 are first and second auxiliary transistors.
トランスT1の他方巻線には、基準端子に接続される中間タップが備えられると共に、両端端子は、各々、ダイオードD3、D4のアノードに接続され、ダイオードD3、D4のカソードは出力端子に接続されている。 The other winding of the transformer T1 is provided with an intermediate tap connected to the reference terminal, both end terminals are connected to the anodes of the diodes D3 and D4, and the cathodes of the diodes D3 and D4 are connected to the output terminal. ing.
先ず、図2および図3乃至図6において、第1実施形態の双方向コンバータにおける昇圧動作を説明する。図2にタイミングチャートを、図3乃至図6には、各動作における回路の動作状態を示す。以下の説明では、回路上の動作状態(図3乃至図6)を適宜に参照しながら、昇圧動作のタイミングチャート(図2)を説明する。尚、図2において、VGQ1、VGQ2、VGQ4は、トランジスタQ1、Q2、Q4のベース端子GQ1、GQ2、GQ4に印加される電圧である。また、IL1、IL2は、入力電圧VINから接続点X、接続点XからトランスT1に向かう電流を正方向とするインダクタL1、L2に流れる電流、ID4は、ダイオードD4に流れる電流、ID1、ID2は、逆並列ダイオードD1、D2に流れる電流、IQ1、IQ2は、トランジスタQ1、Q2に流れる電流を示す。また、VQ2は、接続点Xの電圧を示す。VL2は、インダクタL2の端子間に印加される電圧である。 First, with reference to FIG. 2 and FIGS. 3 to 6, the boosting operation in the bidirectional converter of the first embodiment will be described. FIG. 2 shows a timing chart, and FIGS. 3 to 6 show circuit operation states in each operation. In the following description, the timing chart (FIG. 2) of the boosting operation will be described with reference to the operation state on the circuit (FIGS. 3 to 6) as appropriate. In FIG. 2, VGQ1, VGQ2, and VGQ4 are voltages applied to the base terminals GQ1, GQ2, and GQ4 of the transistors Q1, Q2, and Q4. IL1 and IL2 are currents flowing through the inductors L1 and L2 having a positive direction from the input voltage VIN to the connection point X and the current from the connection point X to the transformer T1, ID4 is a current flowing through the diode D4, and ID1 and ID2 are , Currents flowing in the anti-parallel diodes D1 and D2, IQ1 and IQ2 indicate currents flowing in the transistors Q1 and Q2. VQ2 indicates a voltage at the connection point X. VL2 is a voltage applied between the terminals of the inductor L2.
図2中(1)および(2)、および図3は、インダクタL1への電磁エネルギの蓄積期間である。図2中(1)の期間では、インダクタL1に電磁エネルギが蓄積される。図3の(1)にこの期間の動作状態を示す。トランジスタQ2のゲート端子GQ2に印加されるゲート電圧VGQ2がハイレベルでありトランジスタQ2は導通している。入力電圧VINから、インダクタL1およびトランジスタQ2を介して基準端子に戻る電流径路が確立する。インダクタL1の端子間には入力電圧VINが印加され、入力電圧VINから接続点Xに向う方向(この方向を正方向とする。)に、所定の正の時間傾きを有するインダクタ電流IL1が流れる。インダクタL1にはインダクタ電流IL1に応じた電磁エネルギが蓄積される。 In FIG. 2, (1) and (2), and FIG. 3 are accumulation periods of electromagnetic energy in the inductor L1. In the period (1) in FIG. 2, electromagnetic energy is accumulated in the inductor L1. FIG. 3 (1) shows the operating state during this period. The gate voltage VGQ2 applied to the gate terminal GQ2 of the transistor Q2 is at a high level, and the transistor Q2 is conductive. A current path is established from the input voltage VIN back to the reference terminal via the inductor L1 and transistor Q2. An input voltage VIN is applied between the terminals of the inductor L1, and an inductor current IL1 having a predetermined positive time gradient flows in a direction from the input voltage VIN toward the connection point X (this direction is a positive direction). Inductor L1 stores electromagnetic energy corresponding to inductor current IL1.
所定時間の経過後、図2中(2)に移行する。ゲート端子GQ2に印加されるゲート電圧VGQ2がローレベルに遷移することによりトランジスタQ2が非導通となる。このときの接続点Xの電圧VQ2は、直前までトランジスタQ2が導通しているため基準端子の電圧である基準電圧に略等しい電圧値となっている。このためコンデンサC1は充電状態にありコンデンサC2は放電状態にある。トランジスタQ2の非導通後、インダクタL1に流れているインダクタ電流IL1は、コンデンサC1の放電、およびC2の充電に費やされるため(図3中(2))、接続点Xにおける電圧VQ2の電圧値の上昇はトランジスタQ2の非導通に遅れて立ち上がることとなる。このため、トランジスタQ2の非導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。0Vスイッチングが行われトランジスタQ2の非導通状態へのスイッチング損失を低減させることができる。 After a predetermined time elapses, the process proceeds to (2) in FIG. When the gate voltage VGQ2 applied to the gate terminal GQ2 transitions to a low level, the transistor Q2 becomes non-conductive. The voltage VQ2 at the connection point X at this time has a voltage value substantially equal to the reference voltage which is the voltage at the reference terminal because the transistor Q2 is conductive until just before. For this reason, the capacitor C1 is in a charged state and the capacitor C2 is in a discharged state. Since the inductor current IL1 flowing through the inductor L1 after the transistor Q2 is turned off is consumed for discharging the capacitor C1 and charging C2 ((2) in FIG. 3), the voltage value of the voltage VQ2 at the connection point X is The rise rises after the non-conduction of the transistor Q2. Therefore, switching of the transistor Q2 to the non-conducting state is performed in a state where a slight voltage is applied between the collector and the emitter. 0V switching is performed and the switching loss to the non-conducting state of the transistor Q2 can be reduced.
図2中(3)乃至(5)、および図4は、インダクタL1からの電磁エネルギの放出期間である。図2中(3)の期間では、トランジスタQ1のゲート端子GQ1に印加されるゲート電圧VGQ1がハイレベルとなりトランジスタQ1が導通する。導通したトランジスタQ1は逆並列ダイオードD1と共に、インダクタL1から出力端子に向かってインダクタ電流IL1を流す。これにより電磁エネルギが出力端子に放出されて負荷LDに昇圧された出力電圧VOUTが供給される(図4中(3))。接続点Xは出力電圧VOUTに略等しい電圧となり、インダクタL1の端子間には出力電圧VOUTと入力電圧VINとの差電圧が、接続点Xから入力電圧VINに向う方向(この方向を負方向とする。)に印加され、インダクタL1には所定の負の時間傾きを有するインダクタ電流IL1が流れる。尚、ゲート電圧VGQ1がハイレベルに遷移しトランジスタQ1が導通状態に遷移する際にはコンデンサC1は放電状態となっているため、トランジスタQ1の導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。0Vスイッチングが行われトランジスタQ1の導通状態へのスイッチング損失を低減させることができる。 In FIG. 2, (3) to (5) and FIG. 4 are the electromagnetic energy emission periods from the inductor L1. In the period (3) in FIG. 2, the gate voltage VGQ1 applied to the gate terminal GQ1 of the transistor Q1 becomes high level, and the transistor Q1 becomes conductive. The conducting transistor Q1 flows the inductor current IL1 from the inductor L1 toward the output terminal together with the antiparallel diode D1. As a result, electromagnetic energy is released to the output terminal, and the boosted output voltage VOUT is supplied to the load LD ((3) in FIG. 4). The connection point X is substantially equal to the output voltage VOUT, and the difference voltage between the output voltage VOUT and the input voltage VIN is between the terminals of the inductor L1 in the direction from the connection point X to the input voltage VIN (this direction is a negative direction). The inductor current IL1 having a predetermined negative time slope flows through the inductor L1. Note that when the gate voltage VGQ1 transitions to a high level and the transistor Q1 transitions to a conducting state, the capacitor C1 is in a discharging state, so that the switching of the transistor Q1 to the conducting state is slightly between the collector and the emitter. This is performed in a state where a voltage is applied. 0V switching is performed, and the switching loss to the conduction state of the transistor Q1 can be reduced.
この状態からトランジスタQ4のゲート端子GQ4にハイレベルのゲート電圧VGQ4が印加される(図2中(4))。接続点Xから、インダクタL2、トランスT1の一方巻線、およびトランジスタQ4を介して基準端子への補助電流径路が形成され、インダクタ電流IL2が流れ始める(図4中(4))。同時に、トランスT1の中間タップからダイオードD4を介して出力端子に至る他方巻線から、出力端子に電磁エネルギが供給される。補助電流径路形成の初期の段階において、トランジスタQ1および逆並列ダイオードD1を介して出力端子に供給されていたインダクタL1の電磁エネルギが、インダクタ電流IL1の一部がインダクタ電流IL2に分流されることにより、トランスT1を介して出力端子に供給されることになる。補助電流径路の形成に伴う損失の増大は抑制することができる。 From this state, a high level gate voltage VGQ4 is applied to the gate terminal GQ4 of the transistor Q4 ((4) in FIG. 2). An auxiliary current path is formed from the connection point X to the reference terminal via the inductor L2, the one winding of the transformer T1, and the transistor Q4, and the inductor current IL2 begins to flow ((4) in FIG. 4). At the same time, electromagnetic energy is supplied to the output terminal from the other winding from the intermediate tap of the transformer T1 to the output terminal via the diode D4. In the initial stage of forming the auxiliary current path, the electromagnetic energy of the inductor L1 supplied to the output terminal via the transistor Q1 and the antiparallel diode D1 is partly divided into the inductor current IL2. Then, it is supplied to the output terminal via the transformer T1. An increase in loss associated with the formation of the auxiliary current path can be suppressed.
ここで、トランスT1において、一方巻線と他方巻線との巻線比を1:2とすれば、一方巻線とインダクタL2との間には出力電圧VOUTの略半分の電圧が誘起されることとなる。 Here, in the transformer T1, if the winding ratio of one winding to the other winding is 1: 2, a voltage approximately half of the output voltage VOUT is induced between the one winding and the inductor L2. It will be.
図2および図4中、(4)および(5)の期間においては、出力電圧VOUTと入力電圧VINとの差電圧がインダクタL1の負方向に印加されて、インダクタ電流IL1は蓄積された電磁エネルギに応じた電流値から所定の負の傾きを有して減少する。これに対して、インダクタL1のインダクタンス値に比して小さなインダクタンス値を有するインダクタL2には、出力電圧VOUTの略半分の差電圧がインダクタ電流IL2を増大させる方向に印加されるため、所定時間の経過後、インダクタ電流IL2はインダクタ電流IL1を越えて増大することとなる(図2および図4中(5))。インダクタ電流IL2のうち、インダクタ電流IL1を越えて増大した電流は、導通状態にあるトランジスタQ1を介して出力端子から供給される。 2 and 4, during the period of (4) and (5), the difference voltage between the output voltage VOUT and the input voltage VIN is applied in the negative direction of the inductor L1, and the inductor current IL1 is stored as electromagnetic energy. From the current value according to, it decreases with a predetermined negative slope. On the other hand, a difference voltage that is approximately half of the output voltage VOUT is applied to the inductor L2 having an inductance value smaller than the inductance value of the inductor L1 in a direction that increases the inductor current IL2. After the elapse, the inductor current IL2 increases beyond the inductor current IL1 ((5) in FIGS. 2 and 4). Of the inductor current IL2, the current increased beyond the inductor current IL1 is supplied from the output terminal via the transistor Q1 in the conductive state.
この状態からゲート電圧VGQ1をローレベルに遷移してトランジスタQ1を非導通状態に遷移する(図2および図5中(6))。これと図2および図5中(7)とが、インダクタL1からの電磁エネルギの放出から再蓄積に移行する期間である。 From this state, the gate voltage VGQ1 is changed to a low level, and the transistor Q1 is changed to a non-conductive state ((6) in FIGS. 2 and 5). This and (7) in FIG. 2 and FIG. 5 are periods in which the electromagnetic energy from the inductor L1 is shifted to the re-accumulation.
図2中(6)において、ゲート端子GQ1に印加されるゲート電圧VGQ1がローレベルに遷移することによりトランジスタQ1が非導通となる。このときの接続点Xの電圧VQ2は、直前までトランジスタQ1が導通しているため出力電圧VOUTに略等しい電圧値となっている。コンデンサC1は放電状態にあり、コンデンサC2は充電状態にある。トランジスタQ1の非導通後、インダクタ電流IL2のうちインダクタ電流IL1を越える電流は、コンデンサC1の充電、およびコンデンサC2の放電に費やされるため(図5中(6))、接続点Xの電圧VQ2の電圧値は、トランジスタQ1の非導通に遅れて立ち下がることとなる。このため、トランジスタQ1の非導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。0Vスイッチングが行われトランジスタQ1の非導通状態へのスイッチング損失を低減させることができる。 In FIG. 2 (6), when the gate voltage VGQ1 applied to the gate terminal GQ1 transitions to a low level, the transistor Q1 becomes non-conductive. The voltage VQ2 at the connection point X at this time has a voltage value substantially equal to the output voltage VOUT because the transistor Q1 is conductive until just before. Capacitor C1 is in a discharged state, and capacitor C2 is in a charged state. After the transistor Q1 is turned off, the current exceeding the inductor current IL1 in the inductor current IL2 is consumed for charging the capacitor C1 and discharging the capacitor C2 ((6) in FIG. 5), so that the voltage VQ2 at the connection point X The voltage value falls after the non-conduction of the transistor Q1. Therefore, switching of the transistor Q1 to the non-conducting state is performed in a state where a slight voltage is applied between the collector and the emitter. 0V switching is performed and the switching loss to the non-conducting state of the transistor Q1 can be reduced.
コンデンサC1が充電されコンデンサC2が放電されて、接続点Xの電圧VQ2が基準電圧近くの電圧値にまで降下した後は、インダクタ電流IL2の供給はトランジスタQ2の逆並列ダイオードD2を介して継続される。そのため、接続点Xの電圧VQ2は、基準電圧あるいは基準電圧からダイオードの順方向電圧だけ降下した電圧に維持されて、インダクタL2にはインダクタ電流IL2を減少させる方向に電圧が印加され、インダクタ電流IL2は負の時間傾きとなる(図2および図5中(7))。 After the capacitor C1 is charged and the capacitor C2 is discharged and the voltage VQ2 at the node X drops to a voltage value near the reference voltage, the supply of the inductor current IL2 is continued through the antiparallel diode D2 of the transistor Q2. The Therefore, the voltage VQ2 at the connection point X is maintained at the reference voltage or a voltage that is lowered from the reference voltage by the forward voltage of the diode, and a voltage is applied to the inductor L2 in a direction that decreases the inductor current IL2, and the inductor current IL2 Has a negative time slope ((7) in FIGS. 2 and 5).
尚、インダクタL2に印加される電圧は、トランスT1との接続点においては出力電圧VOUTの略半分に固定されるところ、接続点Xの電圧VQ2は、電磁エネルギの放出期間においては出力電圧VOUTに略等しい電圧値となり、電磁エネルギの蓄積期間においては基準電圧に略等しい電圧値となる。すなわち、エネルギ放出期間とエネルギ蓄積期間とにおいて、印加電圧値は、その大きさが出力電圧VOUTの略半分の電圧値に維持されながら印加方向が逆転されて印加されることとなる。エネルギ放出期間において所定の時間傾きで増加したインダクタ電流IL2は、エネルギ蓄積期間において、略等しい時間傾きで減少する。 Note that the voltage applied to the inductor L2 is fixed at substantially half of the output voltage VOUT at the connection point with the transformer T1, and the voltage VQ2 at the connection point X is equal to the output voltage VOUT during the electromagnetic energy release period. The voltage value is substantially equal, and the voltage value is substantially equal to the reference voltage during the electromagnetic energy accumulation period. That is, in the energy release period and the energy storage period, the applied voltage value is applied while the direction of application is reversed while the magnitude of the applied voltage value is maintained at approximately half the output voltage VOUT. The inductor current IL2 increased at a predetermined time slope during the energy release period decreases at a substantially equal time slope during the energy storage period.
トランジスタQ1の非導通後に再度トランジスタQ2を導通するタイミングを、図2および図6中(8)に示す。前述したように、トランジスタQ1が非導通となりコンデンサC1、C2の充放電が完了すると、インダクタ電流IL2は減少に転ずる。インダクタ電流IL2がインダクタ電流IL1に比して大きい期間においては、逆並列ダイオードD2を介してインダクタ電流IL2が補給されるところ、インダクタ電流IL2がインダクタ電流IL1を下回った後のインダクタ電流IL1の電流径路を確保する必要がある。そこで、インダクタ電流IL2がインダクタ電流IL1に比して大きい期間にトランジスタQ2の導通タイミングを設定する。この時点では逆並列ダイオードD2が導通しているので、トランジスタQ2の導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。0Vスイッチングが行われトランジスタQ2の導通状態へのスイッチング損失を低減させることができる。そして、トランジスタQ4のゲート端子GQ4に印加されるゲート端子VGQ4がローレベルとなり、トランジスタQ4が非導通となる。 The timing when the transistor Q2 is turned on again after the transistor Q1 is turned off is shown in FIG. 2 and (8) in FIG. As described above, when the transistor Q1 becomes non-conductive and the capacitors C1 and C2 are completely charged and discharged, the inductor current IL2 starts to decrease. In a period in which the inductor current IL2 is larger than the inductor current IL1, the inductor current IL2 is replenished via the antiparallel diode D2, and the current path of the inductor current IL1 after the inductor current IL2 falls below the inductor current IL1. It is necessary to ensure. Therefore, the conduction timing of the transistor Q2 is set in a period in which the inductor current IL2 is larger than the inductor current IL1. At this time, since the antiparallel diode D2 is conducting, the transistor Q2 is switched to the conducting state while a slight voltage is applied between the collector and the emitter. 0V switching is performed, and the switching loss to the conduction state of the transistor Q2 can be reduced. Then, the gate terminal VGQ4 applied to the gate terminal GQ4 of the transistor Q4 becomes low level, and the transistor Q4 becomes non-conductive.
以後、図2および図3中(1)に戻り、上記の動作が繰り返されることにより、昇圧動作が行われる。 Thereafter, returning to (1) in FIG. 2 and FIG. 3, the above operation is repeated to perform the boosting operation.
次に、図7および図8乃至図11において、第1実施形態の双方向コンバータにおける降圧動作を説明する。図7にタイミングチャートを、図8乃至図11には、各動作における回路の動作状態を示す。以下の説明では、回路上の動作状態(図8乃至図11)を適宜に参照しながら、降圧動作のタイミングチャート(図7)を説明する。尚、図7において、VGQ1、VGQ2、VGQ3は、トランジスタQ1、Q2、Q3のベース端子GQ1、GQ2、GQ3に印加される電圧である。また、IL1、IL2は、入力電圧VINから接続点X、接続点XからトランスT1に向かう電流を正方向とするインダクタL1、L2に流れる電流、ID3は、ダイオードD3に流れる電流、ID1、ID2は、逆並列ダイオードD1、D2に流れる電流、IQ1、IQ2は、トランジスタQ1、Q2に流れる電流を示す。また、VQ2は、接続点Xの電圧を示す。VL2は、インダクタL2の端子間に印加される電圧である。 Next, the step-down operation in the bidirectional converter of the first embodiment will be described with reference to FIGS. 7 and 8 to 11. FIG. 7 shows a timing chart, and FIGS. 8 to 11 show circuit operation states in each operation. In the following description, the timing chart (FIG. 7) of the step-down operation will be described with reference to the operation state on the circuit (FIGS. 8 to 11) as appropriate. In FIG. 7, VGQ1, VGQ2, and VGQ3 are voltages applied to the base terminals GQ1, GQ2, and GQ3 of the transistors Q1, Q2, and Q3. IL1 and IL2 are currents flowing through the inductors L1 and L2 having a positive direction from the input voltage VIN to the connection point X and the current from the connection point X to the transformer T1, ID3 is a current flowing through the diode D3, and ID1 and ID2 are , Currents flowing in the anti-parallel diodes D1 and D2, IQ1 and IQ2 indicate currents flowing in the transistors Q1 and Q2. VQ2 indicates a voltage at the connection point X. VL2 is a voltage applied between the terminals of the inductor L2.
図7中(1)および(2)、および図8は、インダクタL1への電磁エネルギの蓄積期間である。図7中(1)の期間では、インダクタL1に電磁エネルギが蓄積される。図8の(1)にこの期間の動作状態を示す。トランジスタQ1のゲート端子GQ1に印加されるゲート電圧VGQ1がハイレベルでありトランジスタQ1は導通している。出力端子に接続されている負荷LDから回生される出力電圧VOUTから、トランジスタQ1およびインダクタL1を介して入力端子に至る電流径路が確立する。インダクタL1の端子間には出力電圧VOUTと入力電圧VINとの差電圧が印加され、接続点Xから入力電圧VINに向う方向(この方向を負方向とする。)に、所定の正の時間傾きを有するインダクタ電流IL1が流れる。インダクタL1にはインダクタ電流IL1に応じた電磁エネルギが蓄積される。 In FIG. 7, (1) and (2), and FIG. 8 are accumulation periods of electromagnetic energy in the inductor L1. In the period (1) in FIG. 7, electromagnetic energy is accumulated in the inductor L1. FIG. 8 (1) shows the operating state during this period. The gate voltage VGQ1 applied to the gate terminal GQ1 of the transistor Q1 is at a high level, and the transistor Q1 is conductive. A current path is established from the output voltage VOUT regenerated from the load LD connected to the output terminal to the input terminal via the transistor Q1 and the inductor L1. A differential voltage between the output voltage VOUT and the input voltage VIN is applied between the terminals of the inductor L1, and a predetermined positive time slope is formed in a direction from the connection point X toward the input voltage VIN (this direction is a negative direction). An inductor current IL1 having Inductor L1 stores electromagnetic energy corresponding to inductor current IL1.
所定時間の経過後、図7中(2)に移行する。ゲート端子GQ1に印加されるゲート電圧VGQ1がローレベルに遷移することによりトランジスタQ1が非導通となる。このときの接続点Xの電圧VQ2は、直前までトランジスタQ1が導通しているため出力電圧VOUTに略等しい電圧値となっている。このためコンデンサC1は放電状態にありコンデンサC2は充電状態にある。トランジスタQ1の非導通後、インダクタL1に流れているインダクタ電流IL1は、コンデンサC1の充電、およびC2の放電に費やされるため(図8中(2))、接続点Xにおける電圧VQ2の電圧値の降下はトランジスタQ1の非導通に遅れることとなる。このため、トランジスタQ1の非導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。0Vスイッチングが行われトランジスタQ1の非導通状態へのスイッチング損失を低減させることができる。 After a lapse of a predetermined time, the process proceeds to (2) in FIG. When the gate voltage VGQ1 applied to the gate terminal GQ1 transitions to a low level, the transistor Q1 becomes non-conductive. The voltage VQ2 at the connection point X at this time has a voltage value substantially equal to the output voltage VOUT because the transistor Q1 is conductive until just before. Therefore, the capacitor C1 is in a discharged state and the capacitor C2 is in a charged state. Since the inductor current IL1 flowing through the inductor L1 after the transistor Q1 is turned off is consumed for charging the capacitor C1 and discharging C2 ((2) in FIG. 8), the voltage value of the voltage VQ2 at the connection point X is The drop is delayed from the non-conduction of the transistor Q1. Therefore, switching of the transistor Q1 to the non-conducting state is performed in a state where a slight voltage is applied between the collector and the emitter. 0V switching is performed and the switching loss to the non-conducting state of the transistor Q1 can be reduced.
図7中(3)乃至(5)、および図9は、インダクタL1からの電磁エネルギの放出期間である。図7中(3)の期間では、トランジスタQ2のゲート端子GQ2に印加されるゲート電圧VGQ2がハイレベルとなりトランジスタQ2が導通する。導通したトランジスタQ2は逆並列ダイオードD2と共に、インダクタL1から入力端子に向かってインダクタ電流IL1を流す。これにより電磁エネルギが入力端子に放出されて出力電圧VOUTから降圧された入力電圧VINが供給される(図9中(3))。接続点Xは基準電圧に略等しい電圧となり、インダクタL1の端子間には入力電圧VINと基準電圧との差電圧が、入力端子から接続点Xに向う方向(この方向を正方向とする。)に印加され、インダクタL1には所定の負の時間傾きを有するインダクタ電流IL1が流れる。尚、ゲート電圧VGQ2がハイレベルに遷移しトランジスタQ2が導通状態に遷移する際にはコンデンサC2は放電状態となっているため、トランジスタQ2の導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。0Vスイッチングが行われトランジスタQ2の導通状態へのスイッチング損失を低減させることができる。 In FIG. 7, (3) to (5) and FIG. 9 are electromagnetic energy emission periods from the inductor L1. In the period (3) in FIG. 7, the gate voltage VGQ2 applied to the gate terminal GQ2 of the transistor Q2 becomes high level, and the transistor Q2 becomes conductive. The conducting transistor Q2 flows the inductor current IL1 from the inductor L1 to the input terminal together with the antiparallel diode D2. As a result, electromagnetic energy is released to the input terminal, and the input voltage VIN that is stepped down from the output voltage VOUT is supplied ((3) in FIG. 9). The connection point X is substantially equal to the reference voltage, and the difference voltage between the input voltage VIN and the reference voltage is between the terminals of the inductor L1 from the input terminal toward the connection point X (this direction is defined as a positive direction). And an inductor current IL1 having a predetermined negative time slope flows through the inductor L1. Note that when the gate voltage VGQ2 transitions to a high level and the transistor Q2 transitions to a conductive state, the capacitor C2 is in a discharged state. Therefore, the switching of the transistor Q2 to the conductive state is slightly between the collector and the emitter. This is performed in a state where a voltage is applied. 0V switching is performed, and the switching loss to the conduction state of the transistor Q2 can be reduced.
この状態からトランジスタQ3のゲート端子GQ3にハイレベルのゲート電圧VGQ3が印加される(図7中(4))。出力端子から、トランジスタQ3、トランスT1の一方巻線、インダクタL2、および接続点Xに至る補助電流径路が形成され、インダクタ電流IL2が流れ始める(図9中(4))。同時に、トランスT1の中間タップからダイオードD3を介して出力端子に至る他方巻線から、出力端子に電磁エネルギが供給される。補助電流径路の形成前にはトランジスタQ2および逆並列ダイオードD2を介して入力端子に供給されていたインダクタL1は、その一部が、補助電流径路の形成によりインダクタ電流IL2により供給されることとなる。インダクタL1に蓄積されている電磁エネルギは、インダクタ電流IL2によりトランスT1を介して出力端子に戻されることになる。補助電流径路の形成に伴う損失の増大を抑制することができる。 From this state, a high level gate voltage VGQ3 is applied to the gate terminal GQ3 of the transistor Q3 ((4) in FIG. 7). An auxiliary current path is formed from the output terminal to the transistor Q3, the one winding of the transformer T1, the inductor L2, and the connection point X, and the inductor current IL2 begins to flow ((4) in FIG. 9). At the same time, electromagnetic energy is supplied to the output terminal from the other winding from the intermediate tap of the transformer T1 to the output terminal via the diode D3. A part of the inductor L1 that has been supplied to the input terminal via the transistor Q2 and the anti-parallel diode D2 before the formation of the auxiliary current path is supplied by the inductor current IL2 due to the formation of the auxiliary current path. . The electromagnetic energy accumulated in the inductor L1 is returned to the output terminal via the transformer T1 by the inductor current IL2. An increase in loss due to the formation of the auxiliary current path can be suppressed.
ここで、トランスT1において、一方巻線と他方巻線との巻線比を1:2とすれば、一方巻線とインダクタL2との間には出力電圧VOUTの略半分の電圧が誘起されることとなる。 Here, in the transformer T1, if the winding ratio of one winding to the other winding is 1: 2, a voltage approximately half of the output voltage VOUT is induced between the one winding and the inductor L2. It will be.
図7および図9中、(4)および(5)の期間においては、入力電圧VINと基準電圧との差電圧がインダクタL1の正方向に印加されて、インダクタ電流IL1は蓄積された電磁エネルギに応じた電流値から所定の正の傾きを有して減少する。これに対して、インダクタL1のインダクタンス値に比して小さなインダクタンス値を有するインダクタL2には、出力電圧VOUTの略半分の差電圧がインダクタ電流IL2を負方向に増大させるように印加されるため、所定時間の経過後、インダクタ電流IL2はインダクタ電流IL1を越えて増大することとなる(図7および図9中(5))。インダクタ電流IL2のうち、インダクタ電流IL1を越えて増大した電流は、導通状態にあるトランジスタQ2を介して基準端子に流れる。 7 and 9, during the period of (4) and (5), the difference voltage between the input voltage VIN and the reference voltage is applied in the positive direction of the inductor L1, and the inductor current IL1 is stored in the accumulated electromagnetic energy. The current value decreases from the corresponding current value with a predetermined positive slope. On the other hand, since a difference voltage approximately half of the output voltage VOUT is applied to the inductor L2 having an inductance value smaller than the inductance value of the inductor L1 so as to increase the inductor current IL2 in the negative direction, After the elapse of the predetermined time, the inductor current IL2 increases beyond the inductor current IL1 ((5) in FIGS. 7 and 9). Of the inductor current IL2, the current increased beyond the inductor current IL1 flows to the reference terminal via the transistor Q2 in the conductive state.
この状態からゲート電圧VGQ2をローレベルに遷移してトランジスタQ2を非導通状態に遷移する(図7および図10中(6))。これと図7および図10中(7)とが、インダクタL1からの電磁エネルギの放出から再蓄積に移行する期間である。 From this state, the gate voltage VGQ2 is changed to a low level, and the transistor Q2 is changed to a non-conductive state ((6) in FIGS. 7 and 10). This and (7) in FIG. 7 and FIG. 10 is a period in which the electromagnetic energy is released from the inductor L1 and re-accumulated.
図7中(6)において、ゲート端子GQ2に印加されるゲート電圧VGQ2がローレベルに遷移することによりトランジスタQ2が非導通となる。このときの接続点Xの電圧VQ2は、直前までトランジスタQ2が導通しているため基準電圧に略等しい電圧値となっている。コンデンサC2は放電状態にあり、コンデンサC1は充電状態にある。トランジスタQ2の非導通後、インダクタ電流IL2のうちインダクタ電流IL1を越える電流は、コンデンサC2の充電、およびコンデンサC1の放電に費やされるため(図10中(6))、接続点Xの電圧VQ2の電圧値は、トランジスタQ2の非導通に遅れて立ち上がることとなる。このため、トランジスタQ2の非導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。0Vスイッチングが行われトランジスタQ2の非導通状態へのスイッチング損失を低減させることができる。 In FIG. 7 (6), the gate voltage VGQ2 applied to the gate terminal GQ2 transitions to a low level, whereby the transistor Q2 becomes non-conductive. The voltage VQ2 at the connection point X at this time has a voltage value substantially equal to the reference voltage because the transistor Q2 is conductive until just before. Capacitor C2 is in a discharged state, and capacitor C1 is in a charged state. Since the current exceeding the inductor current IL1 among the inductor current IL2 after the transistor Q2 is turned off is consumed for charging the capacitor C2 and discharging the capacitor C1 ((6) in FIG. 10), the voltage VQ2 at the connection point X The voltage value rises after the non-conduction of the transistor Q2. Therefore, switching of the transistor Q2 to the non-conducting state is performed in a state where a slight voltage is applied between the collector and the emitter. 0V switching is performed and the switching loss to the non-conducting state of the transistor Q2 can be reduced.
コンデンサC2が充電されコンデンサC1が放電されて、接続点Xの電圧VQ2が出力電圧VOUT近くの電圧値にまで上昇した後は、インダクタ電流IL2はトランジスタQ1の逆並列ダイオードD1を介して継続される。そのため、接続点Xの電圧VQ2は、出力電圧VOUTに維持されて、インダクタL2にはインダクタ電流IL2を減少させる方向に電圧が印加され、インダクタ電流IL2は正の時間傾きとなる(図7および図10中(7))。 After the capacitor C2 is charged and the capacitor C1 is discharged and the voltage VQ2 at the node X rises to a voltage value near the output voltage VOUT, the inductor current IL2 is continued through the antiparallel diode D1 of the transistor Q1. . Therefore, the voltage VQ2 at the connection point X is maintained at the output voltage VOUT, and a voltage is applied to the inductor L2 in a direction to decrease the inductor current IL2, and the inductor current IL2 has a positive time slope (see FIGS. 7 and 7). 10 (7)).
尚、インダクタL2に印加される電圧は、トランスT1との接続点においては出力電圧VOUTの略半分に固定されるところ、接続点Xの電圧VQ2は、電磁エネルギの放出期間においては基準電圧に略等しい電圧値となり、電磁エネルギの蓄積期間においては出力電圧VOUTに略等しい電圧値となる。すなわち、エネルギ放出期間とエネルギ蓄積期間とにおいて、印加電圧値は、その大きさが出力電圧VOUTの略半分の電圧値に維持されながら印加方向が逆転されて印加されることとなる。エネルギ放出期間において所定の時間傾きで負方向に増加したインダクタ電流IL2は、エネルギ蓄積期間において、略等しい時間傾きで減少する。 Note that the voltage applied to the inductor L2 is fixed at approximately half of the output voltage VOUT at the connection point with the transformer T1, and the voltage VQ2 at the connection point X is approximately equal to the reference voltage during the electromagnetic energy release period. The voltage values are equal, and the voltage value is substantially equal to the output voltage VOUT during the electromagnetic energy accumulation period. That is, in the energy release period and the energy storage period, the applied voltage value is applied while the direction of application is reversed while the magnitude of the applied voltage value is maintained at approximately half the output voltage VOUT. The inductor current IL2 that has increased in the negative direction with a predetermined time slope during the energy release period decreases with a substantially equal time slope during the energy storage period.
トランジスタQ2の非導通後に再度トランジスタQ1を導通するタイミングを、図7および図11中(8)に示す。前述したように、トランジスタQ2が非導通となりコンデンサC2、C1の充放電が完了すると、インダクタ電流IL2は減少に転ずる。インダクタ電流IL2がインダクタ電流IL1に比して大きい期間においては、逆並列ダイオードD1を介してインダクタ電流IL2が維持されるところ、インダクタ電流IL2がインダクタ電流IL1を下回った後のインダクタ電流IL1の電流径路を確保する必要がある。そこで、インダクタ電流IL2がインダクタ電流IL1に比して大きい期間にトランジスタQ1の導通タイミングを設定する。この時点では逆並列ダイオードD1が導通しているので、トランジスタQ1の導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。0Vスイッチングが行われトランジスタQ1の導通状態へのスイッチング損失を低減させることができる。そして、トランジスタQ3のゲート端子GQ3に印加されるゲート端子VGQ3がローレベルとなり、トランジスタQ3が非導通となる。 The timing at which the transistor Q1 is turned on again after the transistor Q2 is turned off is shown in (8) of FIGS. As described above, when the transistor Q2 is turned off and charging and discharging of the capacitors C2 and C1 are completed, the inductor current IL2 starts to decrease. When the inductor current IL2 is larger than the inductor current IL1, the inductor current IL2 is maintained via the antiparallel diode D1, and the current path of the inductor current IL1 after the inductor current IL2 falls below the inductor current IL1. It is necessary to ensure. Therefore, the conduction timing of the transistor Q1 is set in a period in which the inductor current IL2 is larger than the inductor current IL1. At this time, since the antiparallel diode D1 is conducting, the transistor Q1 is switched to the conducting state while a slight voltage is applied between the collector and the emitter. 0V switching is performed, and the switching loss to the conduction state of the transistor Q1 can be reduced. Then, the gate terminal VGQ3 applied to the gate terminal GQ3 of the transistor Q3 becomes low level, and the transistor Q3 becomes non-conductive.
以後、図7および図8中(1)に戻り、上記の動作が繰り返されることにより、降圧動作が行われる。 Thereafter, returning to (1) in FIG. 7 and FIG. 8, the above operation is repeated to perform the step-down operation.
図12には、第2実施形態の双方向DC−DCコンバータの回路図を示す。第1実施形態と同様な双方向コンバータについての実施形態である。第1実施形態における補助回路部1に代えて、補助回路部1Aを備えている。
FIG. 12 shows a circuit diagram of the bidirectional DC-DC converter of the second embodiment. It is an embodiment about a bidirectional converter similar to the first embodiment. Instead of the
補助回路部1Aでは、トランスT1の他方巻線がダイオードD3、D4を介して入力端子に接続されている。補助電流経路が形成された際にインダクタ電流IL2に伴うエネルギを入力電圧VINに戻す構成である。その他の回路構成、作用・効果については第1実施形態の場合と同様であるので、ここでの説明は省略する。
In the
以上詳細に説明したとおり、本実施形態に係る双方向DC−DCコンバータによれば、インダクタL1への電磁エネルギの蓄積と放出に際しスイッチング動作を行うトランジスタQ1、Q2について、スイッチング時におけるコレクタ・エミッタ間の電圧差を僅かとして0Vスイッチング動作を行わせることにより、スイッチング損失の低減を実現することができる。 As described above in detail, according to the bidirectional DC-DC converter according to the present embodiment, the transistors Q1 and Q2 that perform the switching operation when the electromagnetic energy is stored and discharged from the inductor L1 are connected between the collector and the emitter at the time of switching. The switching loss can be reduced by performing the 0V switching operation with a small voltage difference of.
スイッチング損失の低減に伴い、双方向DC−DCコンバータの電圧変換における電力効率の向上を図ることができる。トランジスタQ1、Q2でのスイッチング損失による発熱も低減でき、ヒートシンク等の冷却装置等を小型・軽量化することができる。 With the reduction of switching loss, it is possible to improve the power efficiency in voltage conversion of the bidirectional DC-DC converter. Heat generation due to switching loss in the transistors Q1 and Q2 can be reduced, and a cooling device such as a heat sink can be reduced in size and weight.
双方向DC−DCコンバータにおけるスイッチング動作の高周波化が可能となり、可聴周波数帯以上の周波数でスイッチング動作させることも可能となる。動作時の電磁エネルギに伴うインダクタL1等の振動を可聴周波数帯からずらすことができ、動作時の異音防止を行うことができる。 The switching operation in the bidirectional DC-DC converter can be performed at a high frequency, and the switching operation can be performed at a frequency higher than the audible frequency band. Vibrations of the inductor L1 and the like accompanying electromagnetic energy during operation can be shifted from the audible frequency band, and noise during operation can be prevented.
また、補助電流径路には、トランスT1の一方巻線が備えられている。トランスT1には、通常、等価回路として一方巻線に直列に接続される漏れインダクタンスが含まれており、インダクタL1のインダクタンス値に比して小さなインダクタンス値を有するものと考えられる。このインダクタンス値が、トランスT1の巻線比に応じて誘起される一方巻線の電圧値と接続点Xの電圧値とによる端子間電圧と相俟って、投入電流であるインダクタ電流IL1の時間傾きに比して急峻な時間傾きを有する電流を補助電流径路に流すこととなる。漏れインダクタンス値やトランスT1の巻線比に応じて調整される時間傾きにより、電流値の大小関係が逆転するタイミングや逆転状態の時間幅を調整することができ、トランジスタQ1またはQ2の導通タイミングを十分な時間余裕の中で安定して設定することができる。 The auxiliary current path is provided with one winding of a transformer T1. The transformer T1 normally includes a leakage inductance connected in series with one winding as an equivalent circuit, and is considered to have an inductance value smaller than the inductance value of the inductor L1. This inductance value is combined with the voltage between the terminals induced by the voltage value of one winding and the voltage value of the connection point X induced according to the winding ratio of the transformer T1, and the time of the inductor current IL1 as the input current A current having a time gradient steeper than the gradient flows in the auxiliary current path. The timing at which the magnitude relation of the current value is reversed and the time width of the reversed state can be adjusted by the time gradient adjusted according to the leakage inductance value and the winding ratio of the transformer T1, and the conduction timing of the transistor Q1 or Q2 can be adjusted. It can be set stably within a sufficient time margin.
ここで、トランスT1の巻線比を出力電圧VOUTの略半分にすることにより、トランスT1の漏れインダクタンス成分やインダクタL2、あるいはこれらの合成インダクタに流れるインダクタ電流IL2について、電流の増加/減少の各々の時間傾きを略等しくすることができる。 Here, by increasing the winding ratio of the transformer T1 to substantially half of the output voltage VOUT, the leakage inductance component of the transformer T1, the inductor L2, or the inductor current IL2 flowing through these combined inductors is increased or decreased. Can be made substantially equal to each other.
また、補助電流径路に流れるインダクタ電流IL2について、トランスT1を介して他方巻線から出力端子に送り、または入力端子に戻すことができる。双方向DC−DCコンバータの電圧変換における電力効率の向上を図ることができる。 Further, the inductor current IL2 flowing in the auxiliary current path can be sent from the other winding to the output terminal via the transformer T1, or returned to the input terminal. It is possible to improve the power efficiency in the voltage conversion of the bidirectional DC-DC converter.
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、本実施形態においては、本発明を双方向コンバータに使用する場合について説明したが、本発明はこれに限定されるものではなく、昇圧コンバータや降圧コンバータについても同様に適用することができることは言うまでもない。
また、所定のインダクタンス値を有するインダクタL2を使用し、トランスT1の一方巻線と他方巻線との巻線比を1:2として説明したが、本発明はこれに限定されるものではない。これらの値を調整することにより、インダクタ電流IL2の時間傾きを調整することができ、トランジスタQ2またはQ1の導通タイミングを調整することが可能である。
また、本実施形態では、トランジスタQ1、Q2の各々の電流径路端子間に並列にコンデンサC1、C2が接続される場合を例に説明したが、コンデンサの充放電により決定される接続点Xの電圧変化がトランジスタQ1、Q2の0Vスイッチングが可能な程度に緩やかに変化するようにコンデンサの容量値を確保できる場合には、コンデンサC1、C2のうちいずれか一方を備えていればよい。
また、本実施形態では、トランスT1の他方巻線について、中間タップが基準端子に接続され、両側端子がダイオードD3、D4のアノードに接続され、ダイオードD3、D4のカソードが出力端子に接続される場合を例にとり説明したが、逆方向の接続も可能であることはいうまでもない。すなわち、中間タップが出力端子に接続され、両側端子がダイオードD3、D4のカソードに接続され、ダイオードD3、D4のアノードが基準端子に接続される場合でも、インダクタL1の電磁エネルギを出力端子に供給することができる。また、出力端子に代えて入力端子に接続することにより、電磁エネルギを入力端子に戻すことも考えられる。
本実施形態では、一次電源端子に入力電圧VINを接続し、二次電源端子に負荷を接続して、モータ等の負荷を制動する際のエネルギを入力電圧VINに回生する場合について説明したが、本発明はこれに限定されるものではない。二次電源端子に、入力電圧VINに比して高電圧のバッテリ等の電圧源を接続する場合にも適用できることは言うまでもない。
The present invention is not limited to the above-described embodiment, and it goes without saying that various improvements and modifications can be made without departing from the spirit of the present invention.
For example, in the present embodiment, the case where the present invention is used for a bidirectional converter has been described, but the present invention is not limited to this, and can be similarly applied to a boost converter or a step-down converter. Needless to say.
In addition, although the inductor L2 having a predetermined inductance value is used and the winding ratio of one winding to the other winding of the transformer T1 is 1: 2, the present invention is not limited to this. By adjusting these values, the time gradient of the inductor current IL2 can be adjusted, and the conduction timing of the transistor Q2 or Q1 can be adjusted.
In this embodiment, the case where the capacitors C1 and C2 are connected in parallel between the current path terminals of the transistors Q1 and Q2 has been described as an example. However, the voltage at the connection point X determined by charging and discharging of the capacitors is described. In the case where the capacitance value of the capacitor can be secured so that the change gradually changes to the extent that 0V switching of the transistors Q1 and Q2 is possible, one of the capacitors C1 and C2 may be provided.
In the present embodiment, with respect to the other winding of the transformer T1, the intermediate tap is connected to the reference terminal, both side terminals are connected to the anodes of the diodes D3 and D4, and the cathodes of the diodes D3 and D4 are connected to the output terminal. Although the case has been described as an example, it is needless to say that connection in the reverse direction is also possible. That is, even when the intermediate tap is connected to the output terminal, both side terminals are connected to the cathodes of the diodes D3 and D4, and the anodes of the diodes D3 and D4 are connected to the reference terminal, the electromagnetic energy of the inductor L1 is supplied to the output terminal. can do. It is also conceivable to return electromagnetic energy to the input terminal by connecting to the input terminal instead of the output terminal.
In the present embodiment, the case where the input voltage VIN is connected to the primary power supply terminal, the load is connected to the secondary power supply terminal, and energy when braking the load such as a motor is regenerated to the input voltage VIN has been described. The present invention is not limited to this. Needless to say, the present invention can also be applied to the case where a voltage source such as a battery having a higher voltage than the input voltage VIN is connected to the secondary power supply terminal.
1、1A 補助回路部
C1、C2 コンデンサ
D1、D2 逆並列ダイオード
IL1、IL2 インダクタ電流
L1、L2 インダクタ
LD 負荷
Q1乃至Q4 トランジスタ
T1 トランス
VIN 入力電圧
1, 1A Auxiliary circuit C1, C2 Capacitors D1, D2 Anti-parallel diodes IL1, IL2 Inductor current L1, L2 Inductor LD Load Q1-Q4 Transistor T1 Transformer VIN Input voltage
Claims (4)
前記上方および下方スイッチング素子のうち少なくともいずれか一方の電流径路端子間に並列接続されるコンデンサと、 A capacitor connected in parallel between the current path terminals of at least one of the upper and lower switching elements;
前記上方スイッチング素子の導通により前記第1インダクタに電磁エネルギを蓄積する際、前記上方スイッチング素子の導通に先立ち、前記上方スイッチング素子の電流径路端子間の印加電圧を僅少とするため、前記第1インダクタに流れる電流に比して大きな電流を、前記接続点に流入する第1補助電流径路を形成する第1補助スイッチング素子と、 When the electromagnetic energy is accumulated in the first inductor due to the conduction of the upper switching element, the first inductor is reduced in order to minimize the applied voltage between the current path terminals of the upper switching element before the conduction of the upper switching element. A first auxiliary switching element that forms a first auxiliary current path for flowing a current larger than a current flowing through the connection point;
前記下方スイッチング素子の導通により前記第1インダクタに電磁エネルギを蓄積する際、前記下方スイッチング素子の導通に先立ち、前記下方スイッチング素子の電流径路端子間の印加電圧を僅少とするため、前記第1インダクタに流れる電流に比して大きな電流を、前記接続点から流出する第2補助電流径路を形成する第2補助スイッチング素子とを備え、 When the electromagnetic energy is stored in the first inductor due to the conduction of the lower switching element, the first inductor is reduced in order to reduce the applied voltage between the current path terminals of the lower switching element before the conduction of the lower switching element. A second auxiliary switching element forming a second auxiliary current path for flowing a current larger than a current flowing through the connection point,
前記第1および第2補助電流径路には、トランスの一方巻線を備え、 The first and second auxiliary current paths include one winding of a transformer,
前記トランスの他方巻線は、中間タップを備え、中間タップと両側端子のうち一方は基準端子に接続され、他方は前記二次電源端子あるいは前記一次電源端子に接続され、 The other winding of the transformer includes an intermediate tap, one of the intermediate tap and both side terminals is connected to a reference terminal, the other is connected to the secondary power supply terminal or the primary power supply terminal,
前記両側端子は、前記基準端子から前記二次電源端子あるいは前記一次電源端子に向かう径路を順方向として接続された第1および第2ダイオードを備えることを特徴とする双方向DC−DCコンバータ。 The bidirectional DC-DC converter, wherein the both-side terminals include first and second diodes connected with a path from the reference terminal toward the secondary power supply terminal or the primary power supply terminal as a forward direction.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003334781A JP4265354B2 (en) | 2003-09-26 | 2003-09-26 | Bidirectional DC-DC converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003334781A JP4265354B2 (en) | 2003-09-26 | 2003-09-26 | Bidirectional DC-DC converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005102438A JP2005102438A (en) | 2005-04-14 |
JP4265354B2 true JP4265354B2 (en) | 2009-05-20 |
Family
ID=34462356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003334781A Expired - Fee Related JP4265354B2 (en) | 2003-09-26 | 2003-09-26 | Bidirectional DC-DC converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4265354B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102804573B (en) | 2009-06-11 | 2015-11-25 | 丰田自动车株式会社 | Converter control device |
JP5327486B2 (en) | 2009-06-22 | 2013-10-30 | トヨタ自動車株式会社 | Converter control device |
JP5464451B2 (en) | 2009-07-10 | 2014-04-09 | トヨタ自動車株式会社 | Converter control device |
JP2011109775A (en) | 2009-11-16 | 2011-06-02 | Toyota Motor Corp | Converter controller |
JP7241629B2 (en) * | 2019-07-18 | 2023-03-17 | ニチコン株式会社 | Bidirectional DC/DC converter |
CN110784202A (en) * | 2019-12-03 | 2020-02-11 | 浙江佳明天和缘光伏科技有限公司 | Quick turn-off device capable of driving two series MOS (metal oxide semiconductor) tubes through single-path signal |
-
2003
- 2003-09-26 JP JP2003334781A patent/JP4265354B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005102438A (en) | 2005-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5660025B2 (en) | Voltage conversion circuit and voltage conversion system including the voltage conversion circuit | |
JP5492040B2 (en) | Power system | |
JP4379441B2 (en) | Power supply system, vehicle equipped with the same, power storage device temperature rise control method, and computer-readable recording medium storing a program for causing a computer to execute power storage device temperature rise control | |
JP5325983B2 (en) | DC / DC power converter | |
CN108696107B (en) | Single-power-supply hybrid power drive resonant gate driver | |
JP5447520B2 (en) | Converter control device and multiphase converter | |
JP2017221103A (en) | System and method for dc/dc converter | |
JP5938881B2 (en) | Power conversion circuit | |
US10574144B1 (en) | System and method for a magnetically coupled inductor boost and multiphase buck converter with split duty cycle | |
JP2015159711A (en) | Switching power supply and power converter | |
JP2008054477A (en) | Power conversion device | |
JPWO2010150338A1 (en) | Converter control device | |
JP2005261059A (en) | Current bidirectional converter | |
JPWO2011004492A1 (en) | Converter control device | |
KR101210424B1 (en) | Step-up converter to drive an inverter of a electric vehicle | |
JP2000116120A (en) | Power converter | |
JP4265354B2 (en) | Bidirectional DC-DC converter | |
JP4577772B2 (en) | Bidirectional current regulator | |
JP6502088B2 (en) | POWER SUPPLY SYSTEM, VEHICLE, AND VOLTAGE CONTROL METHOD | |
KR101554192B1 (en) | Bidirectional dc-dc converter, method of soft-switching thereof and recording medium for performing the method | |
JP2005184965A (en) | Voltage converter and automobile mounting it | |
JP2015122903A (en) | Switching power-supply device and power conversion device | |
JP5333007B2 (en) | Fuel cell system | |
Lee et al. | Design and control method of ZVT interleaved bidirectional LDC for mild-hybrid electric vehicle | |
JP2008099423A (en) | Dc-dc converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |