JP4025657B2

JP4025657B2 - 表示装置の駆動回路

Info

Publication number: JP4025657B2
Application number: JP2003034131A
Authority: JP
Inventors: 弘土
Original assignee: NEC Electronics Corp; NEC Corp
Current assignee: NEC Electronics Corp; NEC Corp
Priority date: 2003-02-12
Filing date: 2003-02-12
Publication date: 2007-12-26
Anticipated expiration: 2023-02-12
Also published as: JP2004247870A; US7078941B2; CN100454362C; US20040160269A1; CN1521715A

Description

【０００１】
【発明の属する技術分野】
本発明は、容量性負荷を所定の駆動期間内に、所望の電圧に駆動する駆動回路に関し、特にアクティブマトリクス駆動方式を用いた表示装置の駆動回路の出力段であるドライバ（バッファ）部等に好適な駆動回路に関する。
【０００２】
【従来の技術】
近年、情報通信技術の発展に伴い携帯電話や携帯情報端末など表示部を有する携帯機器の需要が高まっている。一般に、携帯機器は連続使用時間が十分長いことが重要であり、液晶表示装置は低消費電力であることから、携帯機器の表示部に広く使われている。また液晶表示装置は、従来、バックライトを用いた透過型が用いられていたが、外光を利用してバックライトを用いない反射型も開発されており、更に、低電力化が図られている。そして、近年、液晶表示装置は高精細化とともに、鮮明な画像表示が求められるようになり、従来の単純マトリクス方式よりも、鮮明に表示可能なアクティブマトリクス駆動方式の液晶表示装置の需要が高まっている。液晶表示装置の低消費電力化の要求は、その駆動回路にも求められ、低消費電力の駆動回路の開発が盛んに行われている。以下、アクティブマトリクス駆動方式の液晶表示装置の駆動回路について説明する。
【０００３】
アクティブマトリクス駆動方式を用いた液晶表示装置の表示部は、その典型的な構成として、周知のとおり、透明な画素電極及び薄膜トランジスタ（ＴＦＴ）を配置した半導体基板と、面全体に１つの透明な電極を形成した対向基板と、これら２枚の基板を対向させて間に液晶を封入した構造からなり、スイッチング機能を持つＴＦＴを制御することにより、各画素電極に所定の電圧を印加し、各画素電極と対向基板電極との間の電位差により液晶の透過率を変化させ、容量性を有する液晶がその電位差及び透過率を所定の期間保持することにより、画像を表示するものである。
【０００４】
半導体基板上には、各画素電極へ印加する複数のレベル電圧（階調電圧）を送るデータ線と、ＴＦＴのスイッチング制御信号を送る走査線とが配線され、データ線は、対向基板電極との間に挟まれる液晶の容量や各走査線との交差部に生じる容量などによる容量性負荷となっている。
【０００５】
図１５は、従来の典型的なアクティブマトリクス型液晶表示装置の回路構成を簡単に示したものである。表示部は、複数の画素を含むが、図１５では、簡単のため、表示部８０１には１画素の等価回路のみが示されている。図１５を参照すると、１画素は、ゲート線８１１と、データ線８１２と、ＴＦＴ８１４と、画素電極８１５と、液晶容量８１６と、対向電極８１７とを備えて構成される。ゲート線８１１は、ゲート線駆動回路８０２により駆動され、データ線８１２は、データ線駆動回路８０３により駆動される。なお、ゲート線８１１及びデータ線８１２は、通常、１画素行及び１画素列で共有されている。ゲート線８１１は、１画素行の複数のＴＦＴのゲート電極をなし、データ線８１２は１画素列の複数のＴＦＴのドレイン（又はソース）に接続され、１画素のＴＦＴのソース（又はドレイン）は画素電極８１５に接続されている。
【０００６】
各画素電極への階調電圧の印加はデータ線８１２を介して行われ、１フレーム期間（１／６０秒程度）にデータ線８１２につながる全ての画素へ階調電圧の書込みが行われるため、データ線駆動回路８０３は、容量性負荷であるデータ線８１２を、高い電圧精度で、高速に駆動しなければならない。
【０００７】
このように、データ線駆動回路８０３は、容量性負荷であるデータ線８１２を高い電圧精度で、高速に駆動する必要があり、さらに携帯機器用途については、低消費電力で省面積あることが求められる。
【０００８】
これまで、データ線駆動回路として、様々な駆動回路が提案されている。最も単純な構成で素子数の少ない省面積な駆動回路として、例えば図１６に示すような増幅回路が知られている。図１６は、充電増幅回路２０及び放電増幅回路３０が組み合わされたボルテージフォロワ構成の増幅回路であり、入力電圧Ｖｉｎを電流増幅して出力端子２に出力する駆動回路である。充電増幅回路２０は、差動部が定電流源２０５によって駆動されるｎチャネル差動対２０３、２０４の出力対にｐチャネルカレントミラー回路２０１、２０２が負荷回路として接続された構成で、出力段が高電位電源ＶＤＤと出力端子２との間に接続されたｐチャネルトランジスタ２０６から構成されている。そして、差動部の出力端をなすトランジスタ２０１のドレインとトランジスタ２０３のドレインの接続ノードと、ｐチャネルトランジスタ２０６の制御端（ゲート端子）とが接続される。ｎチャネル差動対２０３、２０４のそれぞれの制御端（ゲート端子）は、非反転入力端及び反転入力端をなし、ｎチャネル差動対２０３、２０４のそれぞれの制御端は、入力端子１及び出力端子２に接続されている。
【０００９】
一方、放電増幅回路３０は、差動部が定電流源３０５によって駆動されるｐチャネル差動対３０３、３０４の出力対にｎチャネルカレントミラー回路３０１、３０２が負荷回路として接続された構成よりなり、出力段が低電位電源ＶＳＳと出力端子２との間に接続されたｎチャネルトランジスタ３０６から構成されている。そして、差動部の出力端をなすトランジスタ３０１のドレインと、トランジスタ３０３のドレインの接続ノードと、ｎチャネルトランジスタ３０６の制御端（ゲート端子）とが接続される。ｐチャネル差動対３０３、３０４のそれぞれの制御端（ゲート端子）は、非反転入力端及び反転入力端をなし、ｐチャネル差動対３０３、３０４のそれぞれの制御端（ゲート端子）は、入力端子１及び出力端子２に接続されている。
【００１０】
図１６に示した駆動回路は、素子数の少ない簡素な構成であるが、充電用増幅回路２０及び放電用増幅回路３０のそれぞれの動作範囲に、制約がある。すなわち、充電用増幅回路２０は、入力電圧Ｖｉｎがｎチャネル差動対２０３、２０４の閾値電圧よりも低い低電位電源ＶＳＳ付近の場合には、ｎチャネル差動対２０３、２０４がオフとなるため、出力端子２を充電することはできない。また放電増幅回路３０は、入力電圧Ｖｉｎが高電位電源ＶＤＤからｐチャネル差動対３０３、３０４の閾値電圧の範囲内の場合には、ｐチャネル差動対３０３、３０４がオフとなるため、出力端子２を放電することはできない。
【００１１】
ここで、ｎチャネル差動対２０３、２０４及びｐチャネル差動対３０３、３０４が、それぞれ、オフ状態からオン状態（動作可能状態）への変わり目となる電圧（入力端子１の電圧）を、ＶＬ１及びＶＬ２とすると、充電増幅回路２０の動作範囲は、電圧ＶＬ１から高電位電源電圧ＶＤＤの範囲とされる。この範囲の入力電圧Ｖｉｎ（ＶＬ１≦Ｖｉｎ≦ＶＤＤ）に対して、充電増幅回路２０は、低電位状態にある出力端子２を、電圧Ｖｉｎに充電駆動することができる。
【００１２】
また放電増幅回路３０の動作範囲は、低電位電源電圧ＶＳＳから電圧ＶＬ２までの範囲とされ、この範囲の入力電圧Ｖｉｎ（ＶＳＳ≦Ｖｉｎ≦ＶＬ２）に対して高電位状態にある出力端子２を電圧Ｖｉｎに放電駆動することができる。
【００１３】
このように、充電用増幅回路２０及び放電用増幅回路３０は、それぞれの動作範囲に、上記のような制約がある。
【００１４】
したがって、通常は、入力電圧Ｖｉｎとして、電圧ＶＬ１とＶＬ２の間の電圧を用いて、出力端子２を駆動する。一方、図１６の駆動回路に対して、動作範囲を電源電圧範囲内に広げることのできる演算増幅器として、図１７に示すような構成が知られている（例えば特許文献１参照）。
【００１５】
【特許文献１】
特開平９−１３０１７１号公報（第１０頁、第５図）
【００１６】
図１７を参照すると、この演算増幅器は、増幅回路６２及び増幅回路６３で構成されており、その構成は、図１６の出力端子２に、負荷２０９と負荷３０９が付加した構成と同じである。図１７において、図１６と同等又は同一の要素には、同一の参照符号が付されており、同一要素の説明は省略する。図１７のトランジスタ２０５’は、ゲート端子に入力されるバイアス電圧ＶＢ１によって電流値が規定される電流源（ソースが共通接続された差動対トランジスタ２０３、２０４の駆動電流を供給する定電流源）であり、トランジスタ３０５’は、ゲート端子に入力されるバイアス電圧ＶＢ２によって電流値が規定される電流源（差動対３０３、３０４の駆動電流を供給する）である。負荷２０９と負荷３０９は、それぞれ一端が出力端子２に接続され、それぞれの他端が低電位電源ＶＳＳおよび高電位電源ＶＤＤに接続されている。負荷２０９には、バイアス電圧ＶＢ１が入力され、負荷３０９にはバイアス電圧ＶＢ２が入力されている。なお、特許文献１では、増幅回路６２及び増幅回路６３は、第１、第２の入力端子の差動入力電圧を差動増幅する構成とされているが、図１７では、後述する本発明との比較のため、出力端子を差動増幅回路の反転入力端子に帰還入力するボルテージフォロワ構成で示してある。図１７に示した演算増幅器では、負荷２０９と３０９を所定の抵抗値をもつ負荷として作用させることにより、電源電圧範囲内で動作させるようにしたものである。具体的には、入力電圧Ｖｉｎがｎチャネル差動対２０３、２０４が動作しない電圧ＶＬ１よりも低い場合に、負荷３０９が高電位電源ＶＤＤと出力端子２との間に電流経路を形成することにより、増幅回路６３の動作によって、出力端子２を電圧Ｖｉｎに駆動する。また入力電圧Ｖｉｎがｐチャネル差動対３０３、３０４が動作しない電圧ＶＬ２よりも高い場合に、負荷２０９が低電位電源ＶＳＳと出力端子２との間に電流経路を形成することにより、増幅回路６２の動作によって出力端子を電圧Ｖｉｎに駆動する。また、入力電圧Ｖｉｎがｎチャネル差動対２０３、２０４およびｐチャネル差動対３０３、３０４が共に動作する電圧ＶＬ１以上ＶＬ２以下の範囲では、増幅回路６２、６３が共に動作して出力端子を電圧Ｖｉｎに駆動する。図１７に示した演算増幅器は、以上のような原理で動作範囲を電源電圧範囲内に広げたものである。
【００１７】
図１６に示した駆動回路は、一般に知られた最も簡素な増幅回路であり、これを利用すれば、特段に、省面積な駆動回路を実現することができる。また、電流パス（電源ＶＤＤからＶＳＳへ定常的に流れる電流経路）も少ない構成であるため、消費電力も比較的小さい。図１７についても、簡素な構成の演算増幅器となっている。
【００１８】
【発明が解決しようとする課題】
ところで、携帯機器用途の表示装置のデータ線駆動回路では、極力消費電力を抑えることが求められており、そのため、高電位電源ＶＤＤと低電位電源ＶＳＳの電位差を小さくすることが要求されている。このため、データ線駆動回路は、電源電圧範囲の全領域で動作することが求められている。
【００１９】
図１６に示した駆動回路の場合、高電位状態にある出力端子２を電圧ＶＬ２より高い電圧に放電することはできず、また低電位状態にある出力端子２を電圧ＶＬ１より低い電圧に充電することもできない。
【００２０】
したがって、図１６に示した駆動回路は、電源電圧範囲の全領域にわたって動作させることができない、という課題がある。
【００２１】
また図１６に示した駆動回路において、電圧ＶＬ２より高い電圧への充電や電圧ＶＬ１より低い電圧への放電ができたとしても、オーバーシュートやアンダーシュートが生じて、所望の電圧（「ターゲット電圧」という）に駆動することができない場合がある。この一例として、出力端子２をＶＳＳ付近からＶＬ２より高い所望の電圧（ターゲット電圧）に駆動した場合の波形の一例を、図１８に示す。図１８には、出力端子の電圧変化が大きいため、ターゲット電圧を大きくオーバーシュートした波形が示されている。
【００２２】
このような、オーバーシュートやアンダーシュートの原因は、増幅回路を構成する素子の寄生容量に起因する応答遅延によるもので、特に、図１６や図１７に示すような帰還型の増幅回路の構成では、出力電圧波形に、オーバーシュートやアンダーシュートが生じ易い。すなわち、出力端子の電圧の変化が入力に伝わって、再び、出力端子に反映されるまでの応答遅延の間に、出力電圧が変動してしまう現象である。そして、出力電圧変化が大きいほど、オーバーシュートやアンダーシュートも大きくなる。
【００２３】
特に、携帯機器用途の液晶表示装置に関しては、極性反転を行うために、対向基板電極電圧を交流駆動する方法が広く用いられており、１データ駆動期間毎に、対向基板電極の電圧が変化する。この変化が、液晶容量を介して、表示パネル上のデータ線に伝わるため、１データ駆動期間の開始時のデータ線の電圧は、１つ前のデータ出力期間の駆動電圧から変化している場合もあり、また電源電圧範囲よりも外側まで、一時的に変化している場合もある。したがって、携帯機器用途の液晶表示装置のデータ線駆動回路では、任意な電位状態にある出力端子を所望の電圧に駆動することが求められている。
【００２４】
このように、図１６に示した駆動回路は、電源電圧範囲内の任意な所望の電圧を出力端子に駆動することができず、また所望の電圧が電源電圧付近の場合には高精度に駆動するのも難しい、という課題がある。
【００２５】
一方、図１７に示した駆動回路は、電源電圧範囲内の任意な所望の電圧を出力端子に駆動することはできる。しかしながら、図１７に示した駆動回路は、低消費電力とするために、負荷２０９及び負荷３０９に流れる電流を十分小さくすると、出力端子２の電圧変化が大きい場合には、図１６に示した駆動回路と同様に、オーバーシュート（図１８参照）やアンダーシュートが大きく発生し、所望の電圧に速やかに戻すことができない、という課題がある。図１７に示した駆動回路（演算増幅回路）で、負荷２０９と負荷３０９に流れる電流を大きく設定すると、オーバーシュートやアンダーシュートから速やかに戻して、所望の電圧を駆動することは可能となるが、この場合、消費電力が増加する、という課題が生じる。
【００２６】
一方、電源電圧範囲内の所望の電圧を高速で高精度に駆動できる増幅回路も知られている（例えば特許文献２、３参照）。
【００２７】
【特許文献２】
特開平５−６３４６４号公報（第３−４頁、第１図）
【特許文献３】
特開２０００−２５２７６８号公報（第１４−１５頁、第１図）
【００２８】
しかしながら、上記特許文献２、３等に記載されている駆動回路は、素子数が多く、所要面積が大きく、また電流パスが多い構成で消費電力も大きい、という課題がある。
【００２９】
したがって、本発明は上記課題に鑑みてなされたものであって、その目的は、容量性負荷を所望の電圧に駆動する駆動回路において、省面積かつ低消費電力化を図るとともに、さらに、任意の電位状態にある出力端子を電源電圧範囲内の任意な所望の電圧に駆動することができる駆動回路を提供することにある。より具体的には、本発明の主たる目的の１つは、１データ期間開始時の出力端子の任意の電位状態から所望の電圧（ターゲット電圧）までの電位差が大きい場合であっても、オーバーシュートやアンダーシュートを抑えて速やかに出力端子を所望の電圧に駆動できる駆動回路を提供することにある。
【００３０】
【課題を解決するための手段】
上記目的を達成するため本発明の１つのアスペクトに係る駆動回路は、第１の動作範囲を有し出力端子を充電駆動する第１の増幅回路と、第２の動作範囲を有し前記出力端子を放電駆動する第２の増幅回路と、前記第１及び前記第２の動作範囲の共有範囲の上限側の電圧、下限側の電圧、及び、所望の電圧のうち少なくともいずれか１つを選択し、前記第１又は前記第２の増幅回路の入力端に供給する入力制御回路と、を備え、前記出力端子を所望の電圧に駆動する駆動期間において、前記入力制御回路が前記上限側電圧又は前記下限側電圧を前記第１及び前記第２の増幅回路の入力端に供給する第１の期間と、前記入力制御回路が前記所望の電圧を前記第１及び前記第２の増幅回路の入力端に供給する第２の期間と、を設ける。
【００３１】
また本発明においては、前記入力制御回路が、前記第１の期間において、前記上限側電圧又は前記下限側電圧のいずれか一方を前記第１及び前記第２の増幅回路の両方の入力端に供給してもよい。
【００３２】
また本発明においては、前記入力制御回路が、前記第１の期間において、前記下限側電圧を前記第１の増幅回路の入力端に供給し、前記上限電圧を前記第２の増幅回路の入力端に供給してもよい。
【００３３】
さらに本発明の他のアスペクトに係る駆動回路においては、前記第１の増幅回路が、非反転入力端子と反転入力端子からの入力信号電圧を差動入力する第１極性の差動対と、前記第１極性の差動対の出力が制御端に入力され第１の電源と前記出力端子との間に接続された第１のトランジスタと、を含み、前記第２の増幅回路が、非反転入力端子と反転入力端子からの入力信号電圧を差動入力する第２極性の差動対と、前記第２極性の差動対の出力が制御端に入力され第２の電源と前記出力端子との間に接続された第２のトランジスタと、を含んで構成されてもよい。
【００３４】
また本発明においては、所望の電圧が与えられた入力端子と前記出力端子との間に接続されたスイッチを備えていてもよい。
【００３５】
【発明の実施の形態】
本発明の駆動回路の原理・作用について以下に説明する。なお、以下では、液晶表示装置のデータ線などの容量性負荷を所定の期間内に所望の電圧に駆動する駆動回路に本発明を適用した実施の形態について図面を参照して説明する。
【００３６】
本発明は、第１の動作範囲（閾値電圧で規定される電圧ＶＬ１〜高位側電源電圧ＶＤＤ）を有し出力端子（２）を充電する第１の増幅回路（２０）と、第２の動作範囲（低位側電源電圧ＶＳＳ〜閾値電圧で規定される電圧ＶＬ２）を有し前記出力端子を放電する第２の増幅回路（３０）と、前記第１の動作範囲と前記第２の動作範囲とが重なる範囲の下限側の電圧（Ｖ１）、及び、上限側の電圧（Ｖ２）と、所望の電圧（入力端子電圧Ｖｉｎ）とのうちの少なくともいずれか１つを、前記第１及び／又は前記第２の増幅回路の入力端に供給する制御を行う入力制御回路（１０）と、を備えている。出力端子（２）を所望の電圧に駆動する駆動期間が、第１の期間（Ｔ１）と、第２の期間（Ｔ２）とを少なくとも含む。入力制御回路（１０）は、第１の期間（Ｔ１）において、前記第１の電圧（Ｖ１）、又は、前記第２の電圧（Ｖ２）、又は、前記第１の電圧及び前記第２の電圧を、前記第１の増幅回路（２０）の入力端及び前記第２の増幅回路（３０）の入力端に供給し、第２の期間（Ｔ２）において、前記所望の電圧（Ｖｉｎ）を、前記第１の増幅回路（２０）の入力端及び前記第２の増幅回路（３０）の入力端に共通に供給する、ように制御する。
【００３７】
図１は、本発明の駆動回路の第１の実施の形態を示す図である。図１（Ａ）は、充電用増幅回路２０と、放電用増幅回路３０と、入力制御回路１０よりなる駆動回路の構成を示し、図１（Ｂ）は、充電用増幅回路２０及び放電用増幅回路３０の動作範囲を示す図である。以下、図１（Ａ）、図１（Ｂ）を参照して説明する。
【００３８】
充電用増幅回路２０及び放電用増幅回路３０は、それぞれの反転入力端子（−端子）が出力端子２に接続されたボルテージフォロワの構成よりなり、非反転入力端子（＋端子）に供給された電圧を電流増幅して容量性負荷５が接続された出力端子２を充電駆動又は放電駆動する。また充電用増幅回路２０及び放電用増幅回路３０の非反転入力端子（＋）どうしは共通接続される。
【００３９】
入力制御回路１０は、電圧Ｖｉｎ（入力端子に入力される信号電圧）、電圧Ｖ１、電圧Ｖ２がそれぞれ与えられる第１端子１、第２端子３、第３端子４に、一端がそれぞれ接続され、他端が、充電用増幅回路２０及び放電用増幅回路３０の共通接続された非反転入力端子（＋）に、共通に接続されている第１乃至第３のスイッチ１１、１３、１４を備えている。入力制御回路１０の各スイッチ１１、１３、１４は、制御信号Ｓ１によってオン、オフが制御される。
【００４０】
充電増幅回路２０の動作範囲は、電圧ＶＬ１から高電位電源電圧ＶＤＤの範囲までとされ、低電位状態にある出力端子２を、この範囲の入力電圧Ｖｉｎ（ＶＬ１≦Ｖｉｎ≦ＶＤＤ）に対して、出力端子２を充電駆動することができる。
【００４１】
また放電増幅回路３０の動作範囲は、低電位電源電圧ＶＳＳから電圧ＶＬ２の範囲までとされ、高電位状態にある出力端子２を、この範囲の入力電圧Ｖｉｎ（ＶＳＳ≦Ｖｉｎ≦ＶＬ２）に対して出力端子２を放電駆動することができる。
【００４２】
電圧Ｖ１及び電圧Ｖ２は、充電用増幅回路２０及び放電用増幅回路３０の共通動作領域内（重複する範囲内）に設けられた所定の基準電圧Ｖｍの高電位側と、低電位側の電圧とし、それぞれ電圧ＶＬ１、電圧ＶＬ２の近傍に設ける。例えば、図１（Ｂ）に示すように、
ＶＳＳ＜ＶＬ１＜Ｖ１＜Ｖｍ＜Ｖ２＜ＶＬ２＜ＶＤＤ
である。
【００４３】
次に、図１の駆動回路における入力制御回路１０の制御及び作用について図２を参照して説明する。図２は、出力端子２を所望の電圧に駆動する１データ駆動期間における第１乃至第３のスイッチ１１、１３、１４の制御の仕方の例を一覧で示している。
【００４４】
１データ駆動期間は、第１期間Ｔ１と第２期間Ｔ２の２つの期間が設けられている。図２における各スイッチの制御は、入力信号電圧Ｖｉｎが基準電圧Ｖｍに対して、ＶｉｎがＶｍ以上（Ｖｉｎ≧Ｖｍ）の場合と、ＶｉｎがＶｍ未満（Ｖｉｎ＜Ｖｍ）の場合とで異なる。なお、入力制御回路１０を制御する制御信号Ｓ１は、ＶｉｎとＶｍの大小関係や、期間Ｔ１、Ｔ２のタイミングに応じて第１乃至第３のスイッチ１１、１３、１４のオン・オフを制御するための信号であり、第１乃至第３のスイッチ１１、１３、１４の制御端子にそれぞれ入力される３本の信号線で構成してもよい。
【００４５】
本実施の形態では、入力制御回路１０が、第１期間Ｔ１において、電圧Ｖ１又は電圧Ｖ２のいずれか一方を、充電用増幅回路２０及び放電用増幅回路３０の両方の入力端に与える場合の例である。具体的には、図２より、入力電圧Ｖｉｎが基準電圧Ｖｍ以上の場合、第１期間Ｔ１では、第３のスイッチ１４のみをオンとし、充電用増幅回路２０及び放電用増幅回路３０の非反転入力端子（＋）に、電圧Ｖ２（＜ＶＬ２）を入力する。このとき、充電用増幅回路２０及び放電用増幅回路３０は共に動作可能であるため、出力端子２は、第１期間Ｔ１より前の電位状態に関係なく、電圧Ｖ２に駆動される。
【００４６】
次に、第２期間Ｔ２では、第１のスイッチ１１のみオンとし、充電用増幅回路２０及び放電用増幅回路３０に入力電圧Ｖｉｎを入力する。
【００４７】
このとき、入力電圧Ｖｉｎが電圧Ｖ２以上であれば、充電用増幅回路２０による充電動作で、出力端子２を、電圧Ｖｉｎに駆動する。
【００４８】
入力電圧Ｖｉｎが基準電圧Ｖｍ以上電圧Ｖ２以下であれば、放電用増幅回路３０による放電動作で出力端子２を電圧Ｖｉｎに駆動する。
【００４９】
したがって、基準電圧Ｖｍ以上高電位電源電圧ＶＤＤ以下の任意の入力電圧Ｖｉｎに対して、出力端子２を、電圧Ｖｉｎに駆動することができる。
【００５０】
一方、入力電圧Ｖｉｎが基準電圧Ｖｍ未満の場合、第１期間Ｔ１で、第２のスイッチ１３のみをオンとし、充電用増幅回路２０及び放電用増幅回路３０に、電圧Ｖ１を入力する。このとき、充電用増幅回路２０及び放電用増幅回路３０は共に動作可能であるため、出力端子２は、第１期間Ｔ１より前の電位状態に関係なく、電圧Ｖ１に駆動される。
【００５１】
次に、第２期間Ｔ２では、第１のスイッチ１１のみをオンとし、充電用増幅回路２０及び放電用増幅回路３０に、入力電圧Ｖｉｎを入力する。このとき、入力電圧Ｖｉｎが電圧Ｖ１以下であれば、放電用増幅回路３０による放電動作で、出力端子２を、電圧Ｖｉｎに駆動する。
【００５２】
また、入力電圧Ｖｉｎが電圧Ｖ１以上基準電圧Ｖｍ未満であれば、充電用増幅回路２０による充電動作で出力端子２を、電圧Ｖｉｎに駆動する。
【００５３】
したがって、低電位電源電圧ＶＳＳ以上基準電圧Ｖｍ未満の任意の入力電圧Ｖｉｎに対して、出力端子２を電圧Ｖｉｎに駆動することができる。以上のように、図２に示した制御では、出力端子２を、一旦、電圧Ｖ１または電圧Ｖ２に駆動することにより、１データ期間開始時の電位状態に依存しない駆動を行うことができる。そして、入力電圧Ｖｉｎが、電圧Ｖ１よりも低い場合には、期間Ｔ１でスイッチ１３がオンされ、出力端子２は一旦電圧Ｖ１に駆動されているので、電圧Ｖ１から電圧Ｖｉｎまでの電位差は小さく、したがって、電圧Ｖｉｎに駆動されるときのアンダーシュートを小さく抑えて速やかに駆動することができる。また入力電圧Ｖｉｎが、電圧Ｖ２より高い場合には、期間Ｔ１でスイッチ１４がオンされ、出力端子２は一旦電圧Ｖ２に駆動されているので、電圧Ｖ２から電圧Ｖｉｎまでの電位差は小さく、したがって、電圧Ｖｉｎに駆動されるときのオーバーシュートを小さく抑えて速やかに駆動することができる。また入力電圧Ｖｉｎが、電圧Ｖ１以上電圧Ｖ２以下では充電用増幅回路２０及び放電用増幅回路３０共に動作可能であるため、出力端子を電圧Ｖｉｎに速やかに駆動することができる。
【００５４】
ここで、所望の電圧（ターゲット電圧）を、入力電圧Ｖｉｎとして与えれば、電源電圧範囲内の任意の電圧Ｖｉｎに対して、出力端子２を、所望の電圧（ターゲット電圧）Ｖｉｎに駆動することができる。
【００５５】
本実施形態に係る回路について、さらに詳しくその作用を説明するため図３を参照する。図３（Ａ）、図３（Ｂ）は、入力電圧Ｖｉｎが基準Ｖｍ以上の場合の駆動波形の例を示す図である。
【００５６】
図３（Ａ）において、波形１及び波形２は、出力端子２に駆動する所望の電圧Ｖｉｎ（ターゲット電圧）が、電圧Ｖ２よりも高い場合の波形例であり、さらに、波形１は、低電位電源電圧ＶＳＳ付近から変化したときの波形、波形２は高電位電源電圧ＶＤＤ付近から変化したときの波形である。
【００５７】
また図３（Ｂ）の波形３は、ターゲット電圧が基準電圧Ｖｍと電圧Ｖ２の間の場合の波形の一例であり、低電位電源電圧ＶＳＳ付近から変化するときの波形である。
【００５８】
各波形とも、第１期間Ｔ１で、一旦、電圧Ｖ２に駆動され、第２期間Ｔ２で、ターゲット電圧まで駆動される。このように、第１期間Ｔ１で、一旦、電圧Ｖ２に駆動すると、最終的に駆動するターゲット電圧と電圧Ｖ２との電位差は小さくなり、ある一定の小さな電位差の範囲内におさまる。
【００５９】
したがって、本実施の形態では、ターゲット電圧が電圧Ｖ２以上でも、従来の駆動回路（図１６による出力波形（図１８参照））のような、オーバーシュートは十分小さく抑えることができ、高精度出力が実現できる。
【００６０】
またターゲット電圧が基準電圧Ｖｍ未満の場合についても同様に、ターゲット電圧と電圧Ｖ１との電位差が小さくなり、ある一定の小さな電位差の範囲内におさまるため、アンダーシュートを抑えて、高精度出力が実現できる。さらにオーバーシュートやアンダーシュートが抑えられることにより、第２期間Ｔ２におけるターゲット電圧へ駆動が速やかに行われ、第２期間Ｔ２を短い期間に設定することができる。
【００６１】
なお、波形１や波形３のように、第１期間Ｔ１で電圧の変化が大きい場合には、電圧Ｖ２や、電圧Ｖ１まで駆動するときに、オーバーシュートやアンダーシュートが生じる場合がある。出力端子２を、所望の電圧（ターゲット電圧）に駆動するためには、第１期間Ｔ１で、出力端子２が充電用増幅回路２０及び放電用増幅回路３０の共通動作範囲内（すなわち下限がＶＬ１と上限がＶＬ２で規定される重複範囲内）に駆動されていることが必要であり、このためには、電圧Ｖ１や電圧Ｖ２の設定は、好ましくは、それぞれ、電圧ＶＬ１よりやや高電位側、及び電圧ＶＬ２よりもやや低電位側に設定される。なお第１期間Ｔ１では、前期共通動作範囲内で電圧ＶＬ１近傍（すなわち電圧Ｖ１付近）または電圧ＶＬ２近傍（すなわち電圧Ｖ２付近）に出力端子が駆動されていれば良く、高い駆動電圧精度はなくてもよい。そのため第１期間Ｔ１は十分短い時間に設定することができる。
【００６２】
以上のように、本実施の形態では、入力制御回路１０により、第１期間Ｔ１に、所望の電圧Ｖｉｎの電圧レベルに応じて、電圧Ｖ１（＞ＶＬ１）又は電圧Ｖ２（＜ＶＬ２）のいずれか一方を、充電用増幅回路２０及び放電用増幅回路３０に入力して、出力端子２を、その電圧（電圧Ｖ１又はＶ２）に、一旦駆動し、第２期間Ｔ２に、所望の電圧Ｖｉｎを、充電用増幅回路２０及び放電用増幅回路３０に入力して、出力端子２を所望の電圧に駆動する。
【００６３】
これにより、出力端子２を、１データ期間開始時の電位状態に関係なく電源電圧範囲内（低電位電圧電圧ＶＳＳと高電位電圧ＶＤＤの範囲内）の任意の電圧に駆動することができ、また、出力端子２を、一旦、電圧Ｖ１又は電圧Ｖ２に駆動することで、オーバーシュートやアンダーシュートを小さく抑え、高精度出力も実現できる。また第１期間及び第２期間を短い時間に設定できるので、速やかな駆動を行うこともできる。
【００６４】
図４は、本発明の駆動回路の第２の実施の形態の構成を示す図である。図４（Ａ）は、充電用増幅回路２０、放電用増幅回路３０、入力制御回路１０よりなる駆動回路の構成を示し、図４（Ｂ）は、充電用増幅回路２０、及び放電用増幅回路３０の動作範囲を示す図である。以下、図４（Ａ）、図４（Ｂ）を参照して説明する。
【００６５】
充電用増幅回路２０及び放電用増幅回路３０は、図１と同様のボルテージフォロワの構成からなり、非反転入力端子（＋）に与えられた電圧を電流増幅して容量性負荷５が接続された出力端子２を、それぞれ、充電駆動、及び放電駆動する。
【００６６】
図４では、入力制御回路１０’の構成が、図１に示した構成に、スイッチを１つ付加したものであり、入力電圧Ｖｉｎが与えられる端子１と、充電用増幅回路２０及び放電用増幅回路３０のそれぞれの入力端（非反転入力端子）との間にそれぞれ接続された第１及第２のスイッチ１１Ａ、１１Ｂと、電圧Ｖ１が与えられる端子３と充電用増幅回路２０の入力端（非反転入力端子）との間に接続された第３のスイッチ１３と、電圧Ｖ２が与えられる端子４と放電用増幅回路３０の入力端（非反転入力端子）との間に接続された第４のスイッチ１４とを備えて構成される。
【００６７】
入力制御回路１０’の各スイッチ１１Ａ、１１Ｂ、１３、１４は、制御信号Ｓ１によって、オン、オフが制御される。
【００６８】
充電増幅回路２０の動作範囲は、電圧ＶＬ１から高電位電源電圧ＶＤＤまでの範囲とされ、低電位状態にある出力端子２をこの範囲の入力電圧Ｖｉｎに対して出力端子２を充電駆動することができる。
【００６９】
放電増幅回路３０の動作範囲は、低電位電源電圧ＶＳＳから電圧ＶＬ２までの範囲とされ、高電位状態にある出力端子２を、この範囲の入力電圧Ｖｉｎに対して出力端子２を放電駆動することができる。
【００７０】
また、電圧Ｖ１と電圧Ｖ２は、それぞれ、電圧ＶＬ１と電圧ＶＬ２の近傍に設ける。なお図４において、図１と同様、同等の要素については、同じ参照番号が用いられている。
【００７１】
次に、図４の駆動回路における入力制御回路１０’の制御及び作用について図５を参照して説明する。
【００７２】
図５は、出力端子２を所望の電圧に駆動する１データ駆動期間におけるスイッチ１１Ａ、１１Ｂ、１３、１４の制御を示している。
【００７３】
１データ駆動期間は第１期間Ｔ１と第２期間Ｔ２の２つの期間が設けられている。なお入力制御回路１０’を制御する制御信号Ｓ１は、第１期間Ｔ１、第２期間Ｔ２に応じて各スイッチを制御する。
【００７４】
本実施の形態は、入力制御回路１０’が、第１期間Ｔ１において、電圧Ｖ１を、充電用増幅回路２０の入力端（非反転入力端子）に与え、電圧Ｖ２を放電用増幅回路３０の入力端（非反転入力端子）に与える場合の例である。
【００７５】
具体的には、図５より、第１期間Ｔ１でスイッチ１１Ａ、１１Ｂをオフとし、スイッチ１３、１４をオンとし、充電用増幅回路２０の非反転入力端子に電圧Ｖ１、放電用増幅回路３０の非反転入力端子に電圧Ｖ２を入力する。
【００７６】
このとき、充電用増幅回路２０は、電圧Ｖ１以下の状態にある出力端子２を電圧Ｖ１まで引き上げる。
【００７７】
また、電圧Ｖ１以上の状態にある出力端子２については、充電用増幅回路２０は作用しない（充電作用は行わない）。
【００７８】
一方、放電用増幅回路３０は、電圧Ｖ２以上の状態にある出力端子２を電圧Ｖ２まで引き下げる。また電圧Ｖ２以下の状態にある出力端子２については、放電用増幅回路３０は作用しない（放電作用を行わない）。
【００７９】
したがって、第１期間Ｔ１では、出力端子２は、第１期間Ｔ１より前の電位状態に関係なく、電圧Ｖ１以上電圧Ｖ２以下の範囲内に駆動される。なお、ここでは高い駆動電圧精度がなくてもよいので、第１期間Ｔ１は十分短い時間に設定できる。
【００８０】
次に、第２期間Ｔ２では、スイッチ１１Ａ、１１Ｂをオン、スイッチ１３、１４をオフとし、充電用増幅回路２０及び放電用増幅回路３０の入力端（非反転入力端子）に、入力電圧Ｖｉｎを入力する。このとき、入力電圧Ｖｉｎが電圧Ｖ２以上であれば、充電用増幅回路２０による充電動作により、出力端子２を電圧Ｖｉｎに駆動する。
【００８１】
入力電圧ＶｉｎがＶ１以下であれば、放電用増幅回路３０による放電動作で、出力端子２を、電圧Ｖｉｎに駆動する。
【００８２】
入力電圧Ｖｉｎが電圧Ｖ１以上Ｖ２以下であれば、充電用増幅回路２０又は放電用増幅回路３０の動作により、出力端子２を、電圧Ｖｉｎに駆動する。
【００８３】
したがって、電源電圧範囲内（低電位電源電圧ＶＳＳ以上、高電位電源電圧ＶＤＤ以下）の任意の入力電圧Ｖｉｎに対して、出力端子２を、電圧Ｖｉｎに駆動することができる。
【００８４】
以上のように、図５に示した制御では、出力端子を一旦電圧Ｖ１以上Ｖ２以下に駆動することにより、１データ期間開始時の電位状態に依存しない駆動を行うことができる。そして、入力電圧Ｖｉｎが、電圧Ｖ１より低い場合には、出力端子２が一旦電圧Ｖ１以上Ｖ２以下に駆動されているので、電圧Ｖｉｎまでの電位差は小さく、したがって、電圧Ｖｉｎに駆動されるときのアンダーシュートを小さく抑えて速やかに駆動することができる。また入力電圧Ｖｉｎが、電圧Ｖ２より高い場合には、出力端子が一旦電圧Ｖ１以上Ｖ２以下に駆動されているので、電圧Ｖｉｎまでの電位差は小さく、したがって電圧Ｖｉｎに駆動されるときのオーバーシュートを小さく抑えて速やかに駆動することができる。また入力電圧Ｖｉｎが、電圧Ｖ１以上電圧Ｖ２以下では、充電用増幅回路２０及び放電用増幅回路３０共に動作可能であるため、出力端子２を電圧Ｖｉｎに速やかに駆動することができる。このように第２期間Ｔ２においても、オーバーシュートやアンダーシュートを抑えて、ターゲット電圧への速やかな駆動が行われるため、第２期間Ｔ２を短い期間に設定することができる。
【００８５】
ここで、所望の電圧（ターゲット電圧）を、入力電圧Ｖｉｎとして与えれば、電源電圧範囲内の任意の電圧Ｖｉｎに対して、出力端子２を所望の電圧（ターゲット電圧）Ｖｉｎに駆動することができる。
【００８６】
さらに、本実施の形態を詳しく作用を説明するため、図６を参照する。図６において、波形４及び波形５は、出力端子２に駆動する所望の電圧Ｖｉｎ（ターゲット電圧）が、電圧Ｖ２より高い場合の波形例である（波形４は低電位電源電圧ＶＳＳ付近から変化するときの波形、波形５は高電位電源電圧ＶＤＤ付近から変化するときの波形である）。
【００８７】
各波形４、５とも、第１期間Ｔ１で、一旦電圧、電圧Ｖ１以上、且つ電圧Ｖ２以下の範囲内に駆動され、第２期間Ｔ２で、ターゲット電圧まで駆動される。
【００８８】
このように、第１期間Ｔ１で、一旦、電圧Ｖ１以上Ｖ２以下の範囲内に駆動すると、第１期間Ｔ１に駆動された電圧と、最終的に駆動するターゲット電圧との電位差は小さくなり、ある一定の小さな電位差の範囲内におさまる。
【００８９】
したがって、本実施の形態でも、ターゲット電圧が、電圧Ｖ２より大きいか、又は、電圧Ｖ１より小さい場合でも、オーバーシュートやアンダーシュートを小さく抑えることができ、高精度出力が実現できる。なお第１の実施の形態と同様に、第１期間及び第２期間を短い時間に設定して、速やかな駆動を行うこともできる。
【００９０】
以上のように、本実施の形態では、入力制御回路１０’により、第１期間Ｔ１に電圧Ｖ１を、充電用増幅回路２０の非反転入力端子に入力し、電圧Ｖ２を放電用増幅回路３０の非反転入力端子に入力し、出力端子２を、電圧Ｖ１と電圧Ｖ２の範囲内に、一旦駆動し、第２期間Ｔ２に、所望の電圧Ｖｉｎを、充電用増幅回路２０及び放電用増幅回路３０の非反転入力端子に入力して、出力端子２を所望の電圧に駆動する。これにより、１データ期間開始時の電位状態に関係なく、電源電圧範囲内の任意の電圧を駆動することができ、また、一旦、電圧Ｖ１以上Ｖ２以下の範囲内に駆動することで、オーバーシュートやアンダーシュートを小さく抑えて高精度出力も実現できる。なお第１の実施の形態と同様に、第１期間及び第２期間を短い時間に設定して、速やかな駆動を行うこともできる。
【００９１】
さらに第１及び第２の実施の形態において、充電用増幅回路２０及び放電用増幅回路３０を簡素な構成で低消費電力の増幅回路を用いれば、省面積及び低消費電力が実現できる。
【００９２】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。実施の形態では、動作範囲の異なる２つの増幅回路よりなる駆動回路に対して、入力制御回路１０’を設けることで出力端子を電源電圧範囲の任意の電圧に駆動できることを示した。ここでは、充電用増幅回路２０及び放電用増幅回路３０の具体例を示し、本発明が省面積及び低消費電力を実現できることを示す。また本発明を用いた表示装置についても説明する。
【００９３】
［第１実施例］
図７、図８は、図１、図４の充電用増幅回路２０と放電用増幅回路３０の具体的構成の一例を示す図である。以下、充電用増幅回路２０と放電用増幅回路３０の構成について説明する。
【００９４】
充電用増幅回路２０は、定電流源２０５によって駆動されるｎチャネル差動対（トランジスタ２０３、２０４）と、差動対の能動負荷回路をなすｐチャネルカレントミラー回路（トランジスタ２０１、２０２）を備えて構成される。より具体的には、定電流源２０５は、一端が低電位電源ＶＳＳに接続され、他端が差動対をなすｎチャネルトランジスタ２０３、２０４の共通ソースと接続される。カレントミラー回路２０１、２０２は、ｐチャネルトランジスタ２０１、２０２よりなり、それぞれのソースが高電位電源ＶＤＤと接続され、ｐチャネルトランジスタ２０２はダイオード接続され、そのドレイン（ゲート）は、ｎチャネルトランジスタ２０４のドレインと接続される。一方、ｐチャネルトランジスタ２０１は、制御端（ゲート端子）がｐチャネルトランジスタ２０２の制御端（ゲート端子）と共通接続され、そのドレインは、ｎチャネルトランジスタ２０３のドレインと接続される。そして、トランジスタ２０１、２０３のドレインの接続ノードが、高電位電源ＶＤＤと出力端子２との間に接続されたｐチャネルトランジスタ２０６の制御端（ゲート端子）と接続されている。
【００９５】
ｎチャネル差動対２０３、２０４のそれぞれの制御端（ゲート端子）は、非反転入力端及び反転入力端をなし、ｎチャネル差動対２０３、２０４のそれぞれの制御端（ゲート端子）は、入力制御回路１０及び出力端子２に接続されている。
【００９６】
一方、放電用増幅回路３０は、定電流源３０５によって駆動されるｐチャネル差動対（トランジスタ３０３、３０４）と、差動対の能動負荷回路をなすｎチャネルカレントミラー回路（トランジスタ３０１、３０２）を備えて構成されている。より具体的には、定電流源３０５は一端が高電位電源ＶＤＤに接続され、他端が差動対をなすｐチャネルトランジスタ３０３、３０４の共通ソースと接続される。カレントミラー回路３０１、３０２は、ｎチャネルトランジスタ３０１、３０２よりなり、それぞれのソースが低電位電源ＶＳＳと接続される。ｎチャネルトランジスタ３０２はダイオード接続され、そのドレイン（ゲート）は、ｐチャネルトランジスタ３０４のドレインと接続される。一方ｎチャネルトランジスタ３０１は、制御端（ゲート端子）がｎチャネルトランジスタ３０２の制御端（ゲート端子）と共通接続され、そのドレインはｐチャネルトランジスタ３０３のドレインと接続される。そしてトランジスタ３０１、３０３の接続ノードが、低電位電源ＶＳＳと出力端子２との間に接続されたｎチャネルトランジスタ３０６の制御端（ゲート端子）と接続されている。ｐチャネル差動対３０３、３０４のそれぞれの制御端（ゲート端子）は非反転入力端及び反転入力端をなし、ｐチャネル差動対３０３、３０４のそれぞれの制御端は入力制御回路１０’及び出力端子２が接続される。なお図７及び図８において、図１６と同等の要素については同じ参照番号が付されている。
【００９７】
充電用増幅回路２０及び放電用増幅回路３０は、一般に良く知られた素子数の少ない簡素なボルテージフォロワ構成の増幅回路である。充電用増幅回路２０及び放電用増幅回路３０のそれぞれの動作範囲に関し、充電用増幅回路２０は、入力電圧Ｖｉｎがｎチャネル差動対２０３、２０４の閾値電圧（Ｖｔｎ）よりも低い低電位電源ＶＳＳ付近の場合（ＶＳＳ≦Ｖｉｎ＜Ｖｔｎ）には、ｎチャネル差動対２０３、２０４がオフとなるため、出力端子２を充電することはできない。また、放電用増幅回路３０は、入力電圧Ｖｉｎが、高電位電源ＶＤＤからｐチャネル差動対３０３、３０４の閾値電圧（Ｖｈｐ）の範囲内（ＶＤＤ−｜Ｖｈｐ｜＜Ｖｉｎ≦ＶＤＤ）の場合には、ｐチャネル差動対３０３、３０４がオフとなるため出力端子２を放電することはできない。
【００９８】
ここで、ｎチャネル差動対２０３、２０４、及びｐチャネル差動対３０３、３０４が、それぞれ、オフ状態からオン状態（動作可能状態）への変わり目となる電圧を、それぞれ、ＶＬ１及びＶＬ２とする。
【００９９】
充電用増幅回路２０の動作範囲は、電圧ＶＬ１から高電位電源電圧ＶＤＤまででの範囲であり、この範囲の入力電圧Ｖｉｎに対して、低電位状態にある出力端子２を、電圧Ｖｉｎに充電駆動することができる。
【０１００】
また放電用増幅回路３０の動作範囲は、電圧ＶＳＳから電圧ＶＬ２までの範囲であり、この範囲の入力電圧Ｖｉｎに対して高電位状態にある出力端子２を電圧Ｖｉｎに放電駆動することができる。
【０１０１】
以上のように、図７及び図８に示した充電用増幅回路２０及び放電用増幅回路３０の構成は、実施の形態で説明した充電用増幅回路２０及び放電用増幅回路３０の動作範囲や作用の性能を満たしている。したがって、図７及び図８に示した実施例の駆動回路は、前述したように、電源電圧範囲内の任意の電圧を駆動することができ、また高精度出力が実現できる。
【０１０２】
また、図７及び図８に示した充電用増幅回路２０及び放電用増幅回路３０の構成は、素子数の少ない非常に簡素な構成とされ、また電流パスの数が少なく低消費電力が可能な構成である。すなわち定電流源２０５、３０５の電流を十分小さく設定し、また出力電圧が安定している状態において、電源電圧ＶＤＤからＶＳＳへトランジスタ２０６とトランジスタ３０６を介して流れる電流が十分小さくなるように設定することにより、充電用増幅回路２０及び放電用増幅回路３０に流れる電流を制御することができ、消費電力を小さく抑えることが可能である。
【０１０３】
また入力制御回路１０は、電圧Ｖｉｎ、Ｖ１、Ｖ２をトランジスタ２０３や３０３の制御端に与える制御を行うだけであり、消費電力はほとんど生じない。したがって図７及び図８に示した駆動回路は、省面積及び低消費電力を実現することができる。
【０１０４】
［第２実施例］
図９及び図１０は、本発明の第２の実施例を示す図であり、それぞれ図７及び図８の充電用増幅回路２０と放電用増幅回路３０の変更例を示す図である。図９及び図１０の、充電用増幅回路２０’と放電用増幅回路３０’における図７及び図８との変更点は、充電用増幅回路２０’において出力端子２と低電位電源ＶＳＳとの間に、定電流源２０７とスイッチ２５３が直列形態で接続されており、放電用増幅回路３０’において、出力端子２と高電位電源ＶＤＤとの間に、定電流源３０７とスイッチ３５３が直列形態で接続される点である。定電流源２０７と定電流源３０７は十分小さな電流に設定する。充電用増幅回路２０’と放電用増幅回路３０’における，その他の構成は、入力制御回路１０を備えた図７、及び入力制御回路１０’を備えた図８と同様である。
【０１０５】
本実施例において、定電流源２０７及び３０７を設けることの作用効果は、出力端子２に駆動する所望の電圧の電圧精度を高めることができる点である。
【０１０６】
図７や図８に示した駆動回路では、所望の電圧（ターゲット電圧）が、電圧ＶＬ２よりも大きい（高い）場合、又は電圧ＶＬ１より小さい（低い）場合には、それぞれ充電用増幅回路２０又は放電用増幅回路３０の一方だけしか動作しない。第２期間Ｔ２での電圧変化を小さくして、オーバーシュートやアンダーシュートを十分小さく抑えることはできるが、充電用増幅回路２０は充電のみしかできず、放電用増幅回路３０は、放電のみしかできないため、わずかにオーバーシュートやアンダーシュートが生じても、図７や図８の駆動回路では、それを戻すことができない。
【０１０７】
そこで、本実施例では、出力端子２を、電圧ＶＬ２よりも大きい電圧に駆動する場合、及び、電圧ＶＬ１よりも小さい電圧に駆動する場合に、わずかに生じたオーバーシュートやアンダーシュートを戻すために、定電流源２０７、３０７を設けている。
【０１０８】
前述したとおり、本発明に係る構成の駆動回路では、オーバーシュートやアンダーシュートは十分小さく抑えられるので、定電流源２０７、３０７の電流は、十分小さく設定でき、消費電力の増加を最小限に抑えることができる。
【０１０９】
なお第２期間Ｔ２では、定電流源２０７、３０７を同時に動作させると、それぞれの作用が相殺されてしまうため、スイッチ２５３、３５３の一方だけがオンとなるように制御する。そのように制御するためには、入力電圧Ｖｉｎに応じたスイッチ２５３とスイッチ３５３の制御が必要であり、図１の入力制御回路１０の制御で設けた基準電圧Ｖｍを、図９及び図１０でも設定する。
【０１１０】
図１１は、図９、図１０に示した駆動回路におけるスイッチ２５３とスイッチ３５３の制御の具体例である。なお図９及び図１０のそれぞれの入力制御回路１０、１０’の各スイッチの制御については、それぞれ図２及び図５に従うものとし、図１１では省略している。図１１を参照すると、第１期間Ｔ１では、入力電圧Ｖｉｎに関係なく、スイッチ２５３とスイッチ３５３をオフとして、定電流源２０７と定電流源３０７を共に非活性とする。
【０１１１】
一方、第２期間Ｔ２では、入力電圧Ｖｉｎが基準電圧Ｖｍ以上の場合、スイッチ２５３のみをオンとする。ターゲット電圧（Ｖｉｎ）が電圧Ｖ２より高く、第２期間Ｔ２の駆動で、わずかにオーバーシュートが生じても、定電流源２０７の放電作用により、出力端子電圧をターゲット電圧まで戻すことができるので、高精度出力が可能である。
【０１１２】
またターゲット電圧（Ｖｉｎ）が基準電圧Ｖｍ以上電圧Ｖ２以下の場合、増幅トランジスタ２０６、３０６は共に動作可能であるため、放電能力の低い定電流源２０７の作用は影響せず、増幅トランジスタ２０６又は増幅トランジスタ３０６の動作により、出力端子２がターゲット電圧に駆動される。
【０１１３】
また第２期間Ｔ２において、入力電圧Ｖｉｎが基準電圧Ｖｍ未満の場合、スイッチ３５３のみをオンとする。ターゲット電圧（Ｖｉｎ）が電圧Ｖ１より低く、第２期間Ｔ２の駆動でわずかにアンダーシュートが生じても、定電流源３０７の充電作用により、ターゲット電圧まで戻すことができるので、高精度出力が可能である。
【０１１４】
また、ターゲット電圧（Ｖｉｎ）が電圧Ｖ１以上基準電圧Ｖｍ未満の場合、増幅トランジスタ２０６、３０６は共に動作可能であるため、充電能力の低い定電流源３０７の作用は影響せず、増幅トランジスタ２０６又は増幅トランジスタ３０６の動作により、出力端子２がターゲット電圧に駆動される。
【０１１５】
以上のように、スイッチ２５３とスイッチ３５３を、図１１に示すように、オン・オフ制御することにより、図９及び図１０の駆動回路は、さらに高精度出力が実現できる。
【０１１６】
［第３実施例］
図１２及び図１３は、本発明の第３の実施例を示す図である。図１２及び図１３を参照すると、入力端子１と出力端子２の間に信号Ｓ０で制御されるトランスファーゲートスイッチ４０が付加された構成である。図１２及び図１３の増幅回路２０、３０は、図７乃至図１０の構成を適用することができる。
【０１１７】
図１２及び図１３に示した駆動回路では、１データ駆動期間における、第１期間Ｔ１及び第２期間Ｔ２に引き続く期間Ｔ３を設け、そして第３期間Ｔ３において、図１２の駆動回路では、入力制御回路１０のスイッチ１３、１４をオフとし、図１３の駆動回路では、入力制御回路１０’のスイッチ１１Ａ、１１Ｂ、１３、１４をオフとし、トランスファーゲートスイッチ４０をオンとすることで、入力端子１に与えられた入力電圧Ｖｉｎの電流供給能力により、直接、出力端子２に接続された容量性負荷５を駆動することができる。また第３期間Ｔ３では、充電用増幅回路２０及び放電用増幅回路３０も非活性（停止）とするのが望ましい。
【０１１８】
［第４実施例］
図１４は、本発明の駆動回路の第４の実施例を示す図であり、表示装置のデータドライバの構成を示している。図１４を参照すると、このデータドライバは、電圧源ＶＡと電圧源ＶＢ間に接続された抵抗ストリング２００と、デコーダ３００と、出力端子群４００と、バッファ回路１００と、を備えて構成される。抵抗ストリング２００の各端子（タップ）から生成した複数の階調電圧の中から、各出力ごとに映像デジタル信号に応じてデコーダ３００で階調電圧を選択し、バッファ回路１００で電流増幅して出力端子４００に接続されたデータ線を駆動する。また電圧Ｖ１及びＶ２はバイアス発生回路５００で生成され、各出力のバッファ回路１００に供給される。図１４ではバイアス発生回路５００は、電圧源ＶＣと電圧源ＶＤ間に接続された抵抗ストリングの端子（タップ）から生成する構成を示す。なお、抵抗ストリングの代用として、電圧源ＶＣと電圧源ＶＤ間に複数のトランジスタを直列形態で接続し、それぞれのトランジスタのオン抵抗を利用して、トランジスタ間の接続端子から電圧Ｖ１、Ｖ２を取り出す構成としても良い。また各出力のデコーダ３００に入力される映像デジタル信号は、その一部がバッファ回路１００にも入力される。
【０１１９】
バッファ回路１００として、図１、図４、図７〜図１０、図１２、図１３を参照して説明した各回路を適用することができる。制御信号Ｓ１は、バッファ回路１００の各スイッチのオン・オフを制御する。
【０１２０】
バッファ回路１００に入力されるデジタル信号の一部は、バッファ回路１００として図１、図７、図９、図１０及び図１２の駆動回路が適用された場合に、デコーダ３００で選択された階調電圧と基準電圧Ｖｍとの大小の判別に用いることができる。より具体的には、例えば８階調の映像デジタル信号（Ｄ２、Ｄ１、Ｄ０）が階調電圧Ｖ０〜Ｖ７（Ｖ０＜Ｖ１＜…＜Ｖ７）に対応し、Ｖ０＝（０、０、０）、Ｖ１＝（０、０、１）、…、Ｖ７＝（１、１、１）である場合、基準電圧Ｖｍを、Ｖ４＝（１、０、０）に割り当てるとする。そしてデジタル信号Ｄ２をバッファ回路１００に入力すれば、バッファ回路１００へ入力される階調電圧は、Ｄ２＝１のとき、Ｖ４〜Ｖ７のＶｍ以上の階調電圧であり、Ｄ２＝０のとき、Ｖ０〜Ｖ３のＶｍ未満の階調電圧であることが判別できる。
【０１２１】
なお、バッファ回路１００に入力される階調電圧と基準電圧Ｖｍとの関係に依存しない図４、図８の駆動回路の場合は、デジタル信号の一部をバッファ回路１００に入力しなくてもよい。図１３に示した駆動回路において、図９の増幅回路２０’、３０’を用いる場合には、デジタル信号の一部をバッファ回路１００に入力する。
【０１２２】
また、バッファ回路１００に図１２、図１３を適用した場合には、トランスファーゲートスイッチ４０がオンとなるとき、抵抗ストリング２００から直接電荷を供給してデータ線を駆動する構成となる。
【０１２３】
本発明の駆動回路を、図１４のバッファ回路１００に用いることにより、簡単に低消費電力で省面積のデータドライバを構成することができる。
【０１２４】
なお図１４に示すデータドライバは、図１５に示す液晶表示装置のデータ線駆動回路８０３に適用できることは勿論である。
【０１２５】
また、上記実施例で説明した駆動回路は、ＭＯＳトランジスタで構成されており、表示装置の駆動回路では、例えば多結晶シリコンからなるＭＯＳトランジスタ（ＴＦＴ）で構成してもよい。また、上記実施例で説明した増幅回路は、バイポーラトランジスタにも適用できることは勿論である。この場合、カレントミラー回路、差動対等のＰチャネルトランジスタは、ｐｎｐトランジスタよりなり、ｎチャネルトランジスタはｎｐｎトランジスタよりなる。上記実施例では、集積回路に適用した例を示したが、ディスクリート素子構成にも適用できることは勿論である。
【０１２６】
以上本発明を上記実施例に即して説明したが、本発明は、上記実施例にのみ限定されるものではなく、本願特許請求の範囲の各請求項の発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【０１２７】
【発明の効果】
以上説明したように、本発明によれば、第１の動作範囲を有し出力端子を充電駆動する第１の増幅回路と、第２の動作範囲を有し前記出力端子を放電駆動する第２の増幅回路と、第１及び第２の動作範囲の共有範囲の上限側電圧（Ｖ２）及び下限側電圧（Ｖ１）、及び所望の電圧（Ｖｉｎ）のいずれかを選択し、第１の増幅回路又は第２の増幅回路の入力端に供給する入力制御回路とから、駆動回路を構成し、出力端子を所望の電圧に駆動する１データ駆動期間において、第１の期間（Ｔ１）と第２の期間（Ｔ２）を設けて、第１の期間（Ｔ１）では、入力制御回路が上限側電圧（Ｖ２）又は下限側電圧（Ｖ１）を第１の増幅回路及び第２の増幅回路の入力端に与え、第２の期間（Ｔ２）では、入力制御回路が所望の電圧を、第１の増幅回路及び第２の増幅回路の入力端に与える。これにより、１データ駆動期間開始時の出力端子の電位状態に関係なく、電源電圧範囲内の任意の所望の電圧に出力端子を駆動することができ、高精度な出力も可能となる、という効果を奏する。
【０１２８】
また、本発明によれば、第１の増幅回路及び第２の増幅回路を、非反転入力端子と反転入力端子からの入力信号電圧を差動入力する差動対と、その出力を、制御端に入力した増幅トランジスタからなる簡素な増幅回路で構成することにより、省面積及び低消費電力も実現できる、という効果を奏する。
【０１２９】
本発明の表示装置によれば、データ線駆動回路は、素子数の増大を抑止しながら、電源電圧範囲の全領域における、任意の電圧を任意の順番で出力端子に駆動させることができ、低い電源電圧の表示装置等に適用した場合にも、高い精度で高速に表示することができ、携帯端末等の液晶表示装置としても好適である、という効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の構成を示す図であり、（Ａ）は回路構成、（Ｂ）は実施の形態に含まれる増幅回路の動作範囲を示す図である。
【図２】本発明の第１の実施の形態の入力制御回路に含まれるスイッチの制御を示す図である。
【図３】本発明の第１の実施の形態の動作を説明するための電圧波形例である。
【図４】本発明の第２の実施の形態の構成を示す図で、（Ａ）は回路構成、（Ｂ）は実施の形態に含まれる増幅回路の動作範囲を示す図である。
【図５】本発明の第２の実施の形態の入力制御回路に含まれるスイッチの制御を示す図である。
【図６】本発明の第２の実施の形態の動作を説明するための電圧波形例である。
【図７】本発明の第１の実施例の構成を示す図で、図１の増幅回路の具体例を示す図である。
【図８】本発明の第１の実施例の構成を示す図で、図４の増幅回路の具体例を示す図である。
【図９】本発明の第２の実施例の構成を示す図で、図７の変更例を示す図である。
【図１０】本発明の第２の実施例の構成を示す図で、図８の変更例を示す図である。
【図１１】本発明の第２の実施例の増幅回路に含まれるスイッチの制御を示す図である。
【図１２】本発明の第３の実施例の構成を示す図で、図１の増幅回路の別の具体例を示す図である。
【図１３】本発明の第３の実施例の構成を示す図で、図４の増幅回路の別の具体例を示す図である。
【図１４】表示装置のデータドライバの構成を示す図である。
【図１５】液晶表示装置の構成を示す図である。
【図１６】従来の増幅回路の構成を示す図である。
【図１７】従来の別の増幅回路の構成を示す図である。
【図１８】従来の増幅回路の動作を説明するための電圧波形例である。
【符号の説明】
１入力端子
２出力端子
３、４端子
５容量性負荷
１０入力制御回路
２０、３０、６２、６３増幅回路
４０トランスファーゲートスイッチ
１００バッファ回路
２０１、２０２、２０６、３０３、３０４、２０６ｐチャネルトランジスタ
３０１、３０２、３０６、２０３、２０４、３０６ｎチャネルトランジスタ
２０５、２０７、３０５、３０７定電流源
１１、１３、１４、２５３、３５３スイッチ
２００抵抗ストリング
２０９負荷
３００デコーダ
３０９負荷
４００出力端子群
５００バイアス電圧発生回路
８０１液晶表示パネル
８０２ゲートドライバ
８０３データドライバ
８１１ゲート線
８１２データ線
８１４ＴＦＴ
８１５画素電極
８１６液晶容量
８１７対向基板電極

Claims

第１の動作範囲を有し出力端子を充電駆動する第１の増幅回路と、
第２の動作範囲を有し前記出力端子を放電駆動する第２の増幅回路と、
を備え、前記第１及び第２の増幅回路の出力端同士が共通接続され前記出力端子に接続されており、
前記第１の動作範囲と前記第２の動作範囲とが重なる範囲の下限側の第１の電圧と、前記第１の電圧とは異なる電圧であって前記範囲の上限側の第２の電圧と、所望の電圧とを入力し、これらの電圧のうちの少なくとも１つを選択して、前記第１の増幅回路の入力端、及び、前記第２の増幅回路の入力端に供給する制御を行う入力制御回路を備え、
前記出力端子を所望の電圧に駆動する駆動期間が、前記駆動期間のはじめに位置し前記第１及び第２の増幅回路が共に動作可能状態とされ前記出力端子を駆動する第１の期間と、前記第１の期間の後に続く第２の期間とを少なくとも含み、
前記入力制御回路は、前記第１の期間において、前記第１の電圧と前記第２の電圧のいずれか一方を、前記第１の増幅回路の入力端と前記第２の増幅回路の入力端とに対して、共通に供給し、
前記第２の期間において、前記所望の電圧を、前記第１の増幅回路の入力端及び前記第２の増幅回路の入力端に共通に供給する、ように制御する、ことを特徴とする駆動回路。
第１の動作範囲を有し出力端子を充電駆動する第１の増幅回路と、
第２の動作範囲を有し前記出力端子を放電駆動する第２の増幅回路と、
を備え、前記第１及び第２の増幅回路の出力端同士が共通接続され前記出力端子に接続されており、
前記第１の動作範囲と前記第２の動作範囲とが重なる範囲の下限側の第１の電圧と、前記第１の電圧とは異なる電圧であって前記範囲の上限側の第２の電圧と、所望の電圧とを入力し、これらの電圧のうちの少なくとも１つを選択して、前記第１の増幅回路の入力端、及び、前記第２の増幅回路の入力端に供給する制御を行う入力制御回路を備え、
前記出力端子を所望の電圧に駆動する駆動期間が、前記駆動期間のはじめに位置し前記第１及び第２の増幅回路が共に動作可能状態とされ前記出力端子を駆動する第１の期間と、前記第１の期間の後に続く第２の期間とを少なくとも含み、
前記入力制御回路は、前記第１の期間において、前記第１の電圧を前記第１の増幅回路の入力端に供給し、前記第２の電圧を前記第２の増幅回路の入力端に供給し、
前記第２の期間において、前記所望の電圧を、前記第１の増幅回路の入力端及び前記第２の増幅回路の入力端に共通に供給する、ように制御する、ことを特徴とする駆動回路。
前記第１の増幅回路と前記第２の増幅回路がともにボルテージフォロワ構成とされ、
前記入力制御回路は、前記第１の期間において、前記所望の電圧が、前記第１の動作範囲と前記第２の動作範囲とが重なる範囲内の予め定められた基準電圧以上である場合、前記第２の電圧を、前記第１の増幅回路の入力端と前記第２の増幅回路の入力端とに対して共通に供給し、
前記所望の電圧が、前記基準電圧未満である場合には、前記第１の電圧を、前記第１の増幅回路の入力端と前記第２の増幅回路の入力端とに対して共通に供給する、ことを特徴とする請求項１記載の駆動回路。
所望の電圧が入力される前記入力制御回路の入力端子と、前記出力端子との間に接続されているスイッチを備えている、ことを特徴とする請求項１又は２に記載の駆動回路。
前記第１の増幅回路が、
第１及び第２の入力端を有し、該第１及び第２の入力端からの入力信号電圧を差動入力する、第１極性の第１の差動対と、
第１の電源と、前記出力端子との間に接続され、前記第１の差動対の出力に制御端が接続されている第１のトランジスタと、
を含み、
前記第２の増幅回路が、
第１及び第２の入力端を有し、該第１及び第２の入力端からの入力信号電圧を差動入力する、第２極性の第２の差動対と、
第２の電源と、前記出力端子との間に接続され、前記第２の差動対の出力に制御端が接続されている第２のトランジスタと、
を含み、
前記第１及び第２の差動対の前記第１の入力端同士は共通接続され、
前記入力制御回路が、
前記第１の電圧と、前記第２の電圧と、前記所望の電圧とをそれぞれ一端に入力する第１乃至第３のスイッチを備え、
前記第１乃至第３のスイッチの他端同士は、共通接続されて、前記第１及び第２の差動対の共通接続されている前記第１の入力端に接続されている、ことを特徴とする請求項１記載の駆動回路。
前記第１の増幅回路が、
第１及び第２の入力端を有し、該第１及び第２の入力端からの入力信号電圧を差動入力する、第１極性の第１の差動対と、
第１の電源と、前記出力端子との間に接続され、前記第１の差動対の出力に制御端が接続されている第１のトランジスタと、
を含み、
前記第２の増幅回路が、
第１及び第２の入力端を有し、該第１及び第２の入力端からの入力信号電圧を差動入力する、第２極性の第２の差動対と、
第２の電源と、前記出力端子との間に接続され、前記第２の差動対の出力に制御端が接続されている第２のトランジスタと、
を含み、
前記入力制御回路が、
前記第１の電圧と、前記第２の電圧とを一端にそれぞれ入力する第１及び第２のスイッチと、
前記所望の電圧を一端に共通に入力する第３及び第４のスイッチと、
を備え、
前記第１のスイッチの他端と前記第３のスイッチの他端同士は共通接続されて、前記第１の差動対の前記第１の入力端に接続され、
前記第２のスイッチの他端と前記第４のスイッチの他端同士は共通接続されて、前記第２の差動対の前記第１の入力端に接続されている、ことを特徴とする請求項２記載の駆動回路。
前記第１及び第２の増幅回路のそれぞれにおいて、
前記第１及び第２の差動対の前記第１の入力端は非反転入力端子をなし、
前記第１及び第２の差動対の前記第２の入力端は反転入力端子をなし、前記出力端子に接続されている、ことを特徴とする請求項５又は６に記載の駆動回路。
前記第１乃至第３のスイッチは、制御信号によってそれぞれオン・オフ制御され
前記第１期間では、前記第１又は第２のスイッチがオン状態とされ、前記第３のスイッチはオフ状態とされ、
前記第２の期間では、前記第３のスイッチがオン状態とされ、前記第１及び第２のスイッチはオフ状態とされる、ことを特徴とする請求項５記載の駆動回路。
前記第１乃至第４のスイッチは、制御信号によってそれぞれオン・オフ制御され、
前記第１期間では、前記第１及び第２のスイッチがオン状態とされ、前記第３及び第４のスイッチはオフ状態とされ、
前記第２の期間では、前記第３及び第４のスイッチがオン状態とされ、前記第１及び第２のスイッチはオフ状態とされる、ことを特徴とする請求項６記載の駆動回路。
前記第１の増幅回路が、
第２の電源に接続される第１の電流源と、
前記第１の電流源で駆動され、非反転入力端子と反転入力端子を有し前記非反転入力端子と前記反転入力端子からの入力信号電圧を差動入力する、第１極性の第１の差動対と、
前記第１の差動対の出力対と第１の電源との間に接続されている第１の負荷回路と、
前記第１の電源と前記出力端子との間に接続され、前記第１の差動対の出力に制御端が接続されている第１のトランジスタと、
を含み、
前記第２の増幅回路が、
前記第１の電源に接続される第２の電流源と、
前記第２の電流源で駆動され、非反転入力端子と反転入力端子を有し前記非反転入力端子と前記反転入力端子からの入力信号電圧を差動入力する、第２極性の第２の差動対と、
前記第２の差動対の出力対と前記第２の電源との間に接続されている第２の負荷回路と、
前記第２の電源と前記出力端子との間に接続され、前記第２の差動対の出力に制御端が接続されている第２のトランジスタと、
を含み、
前記第１及び第２の差動回路においてそれぞれの前記反転入力端子は前記出力端子に接続され、
前記入力制御回路が、前記第１の電圧と、前記第２の電圧と、前記所望の電圧をそれぞれ一端に入力する第１乃至第３のスイッチを備え、
前記第１乃至第３のスイッチの他端同士は、共通接続されて、前記第１及び第２の増幅回路の共通接続された前記非反転入力端子に接続され、
前記第１の増幅回路が、
前記第２の電源と前記出力端子との間に直列形態に接続されている、第３の電流源と第４のスイッチをさらに含み、
前記第２の増幅回路が、
前記第１の電源と前記出力端子との間に直列形態に接続されている、第４の電流源と第５のスイッチをさらに含む、ことを特徴とする請求項１記載の駆動回路。
前記第１の増幅回路が、
第２の電源に接続される第１の電流源と、
前記第１の電流源で駆動され、非反転入力端子と反転入力端子を有し前記非反転入力端子と前記反転入力端子からの入力信号電圧を差動入力する、第１極性の第１の差動対と、
前記第１の差動対の出力対と第１の電源との間に接続される第１の負荷回路と、
前記第１の電源と前記出力端子との間に接続され、前記第１の差動対の出力に制御端が接続されている第１のトランジスタと、
を含み、
前記第２の増幅回路が、
前記第１の電源に接続される第２の電流源と、
前記第２の電流源で駆動され、非反転入力端子と反転入力端子を有し前記非反転入力端子と前記反転入力端子からの入力信号電圧を差動入力する、第２極性の第２の差動対と、
前記第２の差動対の出力対と前記第２の電源との間に接続される第２の負荷回路と、
前記第２の電源と前記出力端子との間に接続され、前記第２の差動対の出力に制御端が接続されている第２のトランジスタと、
を含み、
前記第１及び第２の差動回路においてそれぞれの前記反転入力端子は前記出力端子に接続され、
前記入力制御回路が、前記第１の電圧と、前記第２の電圧とを一端に入力する第１及び第２のスイッチを備え、
前記所望の電圧を一端に共通に入力する第３及び第４のスイッチを備え、
前記第１のスイッチの他端と前記第３のスイッチの他端同士は共通接続されて、前記第１の増幅回路の前記非反転入力端子に接続され、
前記第２のスイッチの他端と前記第４のスイッチの他端同士は共通接続されて、前記第２の増幅回路の前記非反転入力端子に接続され
前記第１の増幅回路が、
前記第２の電源と前記出力端子との間に直列形態に接続されている、第３の電流源及び第５のスイッチをさらに含み、
前記第２の増幅回路が、
前記第１の電源と前記出力端子との間に直列形態に接続されている、第４の電流源及び第６のスイッチをさらに含む、ことを特徴とする請求項２記載の駆動回路。
前記第１乃至第５のスイッチは、制御信号によってそれぞれオン・オフ制御され
前記第１期間では、前記第１又は第２のスイッチがオン状態とされ、前記第３のスイッチはオフ状態とされ、前記第４及び第５のスイッチはオフ状態とされ、
前記第２の期間では、前記第３のスイッチがオン状態とされ、前記第１及び第２のスイッチはオフ状態とされ、前記第４及び第５のスイッチの一方がオン状態とされる、ことを特徴とする請求項１０記載の駆動回路。
前記第１乃至第６のスイッチは、制御信号によってそれぞれオン・オフ制御され、
前記第１期間では、前記第１及び第２のスイッチがオン状態とされ、前記第３及び第４のスイッチはオフ状態とされ、前記第５及び第６のスイッチはオフ状態とされ、
前記第２の期間では、前記第３及び第４のスイッチがオン状態とされ、前記第１及び第２のスイッチはオフ状態とされ、前記第５及び第６のスイッチの一方がオン状態とされる、ことを特徴とする請求項１１記載の駆動回路。
前記第１及び第２の増幅回路が、ボルテージフォロワ構成とされている、ことを特徴とする請求項１又は２に記載の駆動回路。
所望の電圧が入力される前記入力制御回路の入力端子と前記出力端子の間に接続されているスイッチを備え、
前記出力端子を所望の電圧に駆動する駆動期間が、前記第１の期間と前記第２の期間のあとに第３の期間を備え、
前記第３の期間において、前記入力端子と前記出力端子の間に接続されている前記スイッチはオン状態とされる、ことを特徴とする請求項１又は２に記載の駆動回路。
前記第１の動作範囲の下限と上限は、前記第１の増幅回路の動作範囲の下限を規定する第１の閾値電圧と、高位側の電源電圧とで、それぞれ規定され、
前記第２の動作範囲の上限と下限は、前記第２の増幅回路の動作範囲の上限を規定する第２の閾値電圧と、低位側の電源電圧とで、それぞれ規定され、
前記第１の電圧は、前記第１の閾値電圧以上の値とされ、
前記第２の電圧は、前記第１の電圧よりも高電圧であり、且つ、前記高電位側の電源電圧から前記第２の閾値電圧を差し引いた電圧以下の値とされる、ことを特徴とする請求項１又は２に記載の駆動回路。
表示部の画素に映像信号を供給する複数のデータ線を備え、
請求項１乃至１６のいずれか一に記載の駆動回路を、前記データ線を駆動する回路として備えている表示装置。