JP3700558B2 - 駆動回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、容量性負荷を所定の期間、所定の電圧に駆動する駆動回路に関し、特に、アクティブマトリクス駆動方式を用いた液晶表示装置の駆動回路の出力段であるドライバ（バッファ）部等に用いて好適な駆動回路に関する。
【０００２】
【従来の技術】
近時、情報通信技術の発展に伴い携帯電話や携帯情報端末など表示部を有する携帯機器の需要が高まっている。携帯機器は、連続使用時間が十分長いことが重要とされており、液晶表示装置は低消費電力であることから、携帯機器の表示部に広く使われている。
【０００３】
また液晶表示装置は、従来バックライトを用いた透過型であったが、外光を利用してバックライトを用いない反射型も開発され、更に低電力化が図られている。
【０００４】
さらに近時、液晶表示装置は、高精細化とともに鮮明な画像表示が求められるようになり、従来の単純マトリクス方式よりも鮮明表示可能なアクティブマトリクス駆動方式の液晶表示装置の需要が高まっている。
【０００５】
液晶表示装置の低消費電力化の要求は、その駆動回路にも求められており、低消費電力の駆動回路の研究・開発が盛んに行われている。以下、アクティブマトリクス駆動方式の液晶表示装置の駆動回路について説明する。
【０００６】
一般に、アクティブマトリクス駆動方式を用いた液晶表示装置の表示部は、透明な画素電極及び薄膜トランジスタ（ＴＦＴ）を配置した半導体基板（ＴＦＴ基板）と、面全体に１つの透明な電極を形成した対向基板と、これら２枚の基板を対向させて間に液晶を封入した構造からなり、スイッチング機能を持つＴＦＴを制御することにより、各画素電極に所定の電圧を印加し、各画素電極と対向基板電極との間の電位差により液晶の透過率を変化させて画像を表示するものである。
【０００７】
半導体基板上には、各画素電極へ印加する複数のレベル電圧（階調電圧）を送るデータ線と、ＴＦＴ素子へのスイッチング制御信号を送る走査線とが配線され、データ線は、対向基板電極との間に挟まれる液晶容量や各走査線との交差部に生じる容量などにより、比較的大きな容量性負荷となっている。
【０００８】
各画素電極への階調電圧の印加はデータ線を介して行われ、１フレーム期間（１／６０秒程度）にデータ線につながる全ての画素へ階調電圧の書込みが行われるため、データ線駆動回路は、容量性負荷であるデータ線を、高い電圧精度で高速に駆動しなければならない。
【０００９】
このように、データ線駆動回路は、容量性負荷であるデータ線を、高い電圧精度で高速に駆動する必要があり、さらに、携帯機器用途については、低消費電力であることが求められている。このため、上記要求（出力電圧の高精度化、高速化、及び、低消費電力化）を満たすために、様々なデータ線駆動回路の開発が行われている。
【００１０】
複数のレベル電圧を出力する駆動回路としては、図２０のような抵抗ストリング２００の接続端子から取り出した電圧を、デコーダ３００で選択して、出力端子群４００に接続される液晶表示パネルのデータ線に直接出力するのが簡単である。なおデコーダ３００における各データ線に対応したレベル電圧の選択は、デジタル信号により行うことができる。
【００１１】
図２０の駆動回路の消費電力は、抵抗ストリング２００に流す電流によって決まり、この電流を小さく抑えれば消費電力を抑えることができる。しかし、データ線へのレベル電圧の駆動期間（１出力期間）は、一般に表示パネルの走査線数によって決まり、画素数が多いパネルでは、１出力期間も短くなり、高速駆動が必要となる。
【００１２】
図２０に示した駆動回路の駆動速度は、抵抗ストリング２００に流れる電流の大きさに依存し、データ線に供給される電荷は抵抗ストリング２００より供給される。このため、インピーダンスが高く、図２０に示した駆動回路において、高速駆動を行うためには、抵抗ストリング２００の電流を十分大きくする必要があり、その場合、消費電力が大きくなる。
【００１３】
これを改善する駆動回路として、例えば特開平１０−３０１５３９号公報には、図２１に示すような構成の駆動回路が提案されている。図２１を参照すると、この駆動回路は、図２０に示した駆動回路の各出力に、出力回路９００を設けたものである。出力回路９００は、デコーダ３００の出力と出力端子４００間に接続されたスイッチ９０１と、ドレインが高位側電源ＶＤＤに接続され、ソースが出力端子４００に接続され、ゲートがデコーダ３００の出力に接続されたＮＭＯＳトランジスタ９０２と、ソースが出力端子４００に接続され、ドレインが低位側電源ＶＳＳに接続され、ゲートがデコーダ３００の出力に接続されたＰＭＯＳトランジスタ９０３とを備えて構成されている。
【００１４】
そして、出力期間の前半に、予備充放電期間を設けて、予備充放電期間にスイッチ９０１をオフとすると、トランジスタ９０２または９０３のソースフォロワ動作により、選択されたレベル電圧からトランジスタの閾値電圧ずれた電圧付近まで、高速に近づけることができる。
【００１５】
予備充放電期間終了後は、スイッチ９０１をオンとし、図２０に示した駆動回路と同様に、抵抗ストリング２００から、直接、データ線に電荷を供給し、選択されたレベル電圧に駆動する。
【００１６】
図２１に示した駆動回路は、予備充放電期間は、トランジスタのソースフォロワ動作におけるインピーダンス変換により、トランジスタのドレインに接続された電源からデータ線へ電荷が供給されるため、高速駆動が可能となる。
【００１７】
このため図２１に示した駆動回路は、図２０に示した駆動回路よりも、高速に所定のレベル電圧に駆動することができる。
【００１８】
一方、抵抗ストリング２００から各データ線へ電荷を供給することなく、完全なインピーダンス変換によって高速駆動を実現する駆動回路も知られている。その代表的な駆動回路の一例を図２２に示す。
【００１９】
図２２を参照すると、駆動回路は、オペアンプよりなり、差動増幅段８１、８２と出力増幅段８４で構成したものである。図２２において、オペアンプの出力電圧Ｖｏｕｔを差動増幅段８１、８２のＶｉｎ−（反転入力端）に戻した（負帰還をかけた）ボルテージフォロワ構成とすると、出力電圧Ｖｏｕｔは、Ｖｉｎ＋（非反転入力端）に入力された電圧と等しい電圧が電流増幅されて出力される。
したがって、レベル電圧を、Ｖｉｎ＋に入力すれば、高い電流供給能力で高速にデータ線を駆動することができる。
【００２０】
ボルテージフォロワ構成とした図２２のオペアンプの動作は、Ｖｉｎ＋＝Ｖｉｎ−では、出力電圧Ｖｏｕｔは安定しているが、Ｖｉｎ＋＞Ｖｉｎ−に変化すると、出力増幅段８４のＰＭＯＳトランジスタ８４１のみが動作して、出力電圧Ｖｏｕｔは、Ｖｉｎ＋（非反転入力端の電圧）まで引き上げられる。一方、Ｖｉｎ＋＜Ｖｉｎ−に変化すると、出力増幅段８４のＮＭＯＳトランジスタ８４２のみが動作して、出力電圧Ｖｏｕｔは、Ｖｉｎ−（反転入力端の電圧）まで引き下げられる。
【００２１】
帰還をかけた構成では、出力電圧Ｖｏｕｔの変化に対する差動増幅段８１、８２および出力増幅段８４の応答に遅延が生じるため発振が起きやすくなる。そのため位相補償手段として、容量素子８４３、８４４を設け、応答遅延のタイミングの調整（位相補償）を行い、発振を防いで安定した出力電圧を得られるようにしている。このようなオペアンプを用いることにより、データ線を高速に駆動することができる。なお、図２２に示したオペアンプを、図２１の出力回路９００として用いる場合には、Ｖｉｎ＋を与える回路は十分小さな電流供給能力でよいため、抵抗ストリング２００の電流を十分小さくすることができる。
【００２２】
しかしながら、図２２に示したオペアンプは、容量性負荷の充放電電力と、オペアンプの動作を維持するためのアイドリング電流による消費電力が生じる。また、Ｖｉｎ＋に入力されるレベル電圧が変化すると、出力電圧が安定するまで充電作用と放電作用が高速に切り替わることにより、短い時間に、極めて大きな電力を消費する場合がある。このため、図２２に示したオペアンプは、高い電圧精度および高速駆動は可能であるが、消費電力は大きくなる。
【００２３】
これを改善する駆動回路として、例えば特公平１１−２９９００８２号には、図２３に示すような駆動回路が提案されている。図２３を参照すると、この駆動回路は、差動増幅段８１と出力増幅段８３からなるオペアンプと、予備放電制御スイッチ８３４とを備えて構成されている。
【００２４】
出力増幅段８３は、ＰＭＯＳトランジスタ８３１により充電作用は高速に行うことができるが、放電作用の速度は、定電流回路８３２の電流に制限される。そのため、出力期間の前半に、予備放電期間を設け、予備放電期間に、スイッチ８３４によりデータ線を一旦電源電圧ＶＳＳに引き下げ、予備放電期間以後に、オペアンプにより高速に所定のレベル電圧に駆動する。これにより、差動増幅段８１と出力増幅段８３の定電流回路８１５、８３２の電流を小さくし、アイドリング電流を小さく抑えても高速駆動が実現できる。
【００２５】
すなわち、図２３に示した駆動回路は、データ線を一旦電源電圧ＶＳＳに予備放電することにより、アイドリング電流を抑えた低消費電力のオペアンプで高速駆動を可能とするとともに、さらに、オペアンプによる高い電圧精度で駆動することができる。
【００２６】
また、予備放電を必要とせずに、図２３の差動増幅段８１と出力増幅段８３のような簡単なオペアンプを用いても高速駆動が可能で、さらに低消費電力を実現できる駆動回路として、例えば特開平１０−１９７８４８号公報には、図２４に示すような構成が提案されている。
【００２７】
図２４を参照すると、入力電圧Ｖｉｎを反転入力端（−）に入力するオペアンプ８６０と、高位側電源ＶＤＤにスイッチ８７１を介してソースが接続されたＰＭＯＳトランジスタ８６１と、低位側電源ＶＳＳにスイッチ８７２を介してソースが接続されたＮＭＯＳトランジスタ８６２と、を備え、ＰＭＯＳトランジスタ８６１とＮＭＯＳトランジスタ８６２のドレインは出力端子に共通接続され、ＰＭＯＳトランジスタ８６１とＮＭＯＳトランジスタ８６２のゲートに、オペアンプ８６０の出力が共通接続され、出力端子の電圧Ｖｏｕｔを、オペアンプ８６０の非反転入力端（＋）に戻す帰還型の構成としている。
【００２８】
オペアンプ８６０はトランジスタ８６１、８６２のそれぞれのゲートのみを駆動する構成であるため、オペアンプ８６０が電流供給能力を抑えた低消費電力型の構成でも、トランジスタ８６１、８６２のゲートを高速に駆動することができる。またトランジスタ８６１、８６２は高い電流供給能力で容量性負荷を高速に充電または放電することができ、オペアンプ８６０の入力と等しい電圧となったところで安定する。
【００２９】
したがって、図２３に示した駆動回路は、高速駆動が可能である。またスイッチ８７１、８７２は、充電作用と放電作用の切り替わりによる貫通電流を防ぐために設けられており、ＰＭＯＳトランジスタ８６１による充電作用を生じるときに、スイッチ８７１をオンとし、ＮＭＯＳトランジスタ８６２による放電作用を生じるときに、スイッチ８７２をオンとする。これにより、高速駆動を可能とし、消費電力を容量性負荷の充放電電力とオペアンプ８６０のアイドリング電流による消費電力だけに抑えることができる。
【００３０】
【発明が解決しようとする課題】
前述したように、携帯機器用途の液晶表示装置の駆動回路には、何よりも低消費電力であることが求められている。それと同時に高い電圧精度での高速駆動が必要である。
【００３１】
図２１に示した駆動回路は、データ線を所定のレベル電圧からトランジスタの閾値電圧程度ずれた電圧まで高速に予備充放電し、その後抵抗ストリング２００から直接電荷を供給して所定のレベル電圧に駆動することにより、図２０に示した駆動回路よりも高速駆動を可能にしている。しかしながら、図２１においても、トランジスタの閾値電圧程度の電圧変動分は、抵抗ストリング２００から直接電荷を供給して駆動しなければならないため、トランジスタの閾値電圧が十分小さくない限り、抵抗ストリング２００の電流を十分小さく抑えることはできない。もし、予備充放電によってレベル電圧付近まで高速に駆動することができる予備充放電回路があれば、抵抗ストリング２００の電流を十分小さく抑えることができることは、容易に理解できよう。
【００３２】
一方、図２３や図２４の示したような、帰還型の構成の駆動回路は、高速駆動は容易に実現できるが、高い電圧精度で安定にデータ線を駆動するためには、発振を防ぐための位相補償手段を必ず設けなければならない。
【００３３】
図２３に示したオペアンプのように、定電流回路によってアイドリング電流を抑える場合でも、位相補償容量を高速に充放電させる大きさのアイドリング電流（静消費電流）は流さなければならない。
【００３４】
また、図２３に示したオペアンプの場合は、出力期間ごとに電源電圧に予備放電を行う構成とされており、同じレベル電圧で連続駆動する場合にも、データ線を毎出力期間ごと予備放電しなければならないため、余分な充放電電力を消費する。
【００３５】
また、図２４に示した駆動回路の場合は、１データ出力期間にデータ線を駆動するときに充電作用または放電作用のいずれか一方しか行われないので、容量が比較的小さいデータ線の場合には、駆動電圧が所定のレベル電圧から大きくずれてしまう場合がある。
【００３６】
また図２３、図２４に示した構成以外でも、オペアンプを用いた駆動回路において、アイドリング電流による消費電力を抑えるためにオペアンプを一時的に非動作とする方法等も提案されているが、オペアンプの動作開始時に、位相補償容量の充放電が安定するまでは出力電圧が不安定になるため、頻繁にオペアンプの動作、非動作の切替を行うと高い電圧精度の出力が難しくなり、出力不安定となる期間の充放電により消費電力も増加する。
【００３７】
したがって、本発明は、上記問題点に鑑みてなされたものであって、その目的は、高速動作、及び低消費電力化を実現し、容量性負荷を駆動に好適とされる、予備充放電回路を備えた駆動回路を提供することにある。
【００３８】
本発明の他の目的は、出力電圧の高精度化、高速動作、及び低消費電力化を図る駆動回路を提供することにある。
【００３９】
【課題を解決するための手段】
上記目的を達成するため本発明の駆動回路は、放電作用を有する第１定電流回路と充電手段とを含む第１出力段と、充電作用を有する第２定電流回路と放電手段とを含む第２出力段と、前記第１出力段または前記第２出力段に作用を与える差動回路を少なくとも１つ含んで構成され、さらに前記第１出力段および前記第２出力段および前記差動回路をそれぞれ個別に制御する動作制御信号とを含むことを特徴とする予備充放電回路を有する。
【００４０】
本発明において、前記第１出力段および前記第２出力段および前記差動回路は、それぞれ内部に流れる電流を遮断する複数のスイッチを含み、前記動作制御信号による前記複数のスイッチの制御により、前記第１出力段および前記第２出力段および前記差動回路の制御が行われてもよい。
【００４１】
また、本発明において、前記差動回路は、前記予備充放電回路に入力される２つの電圧の電圧差に応じて動作し、前記２つの電圧の一方が前記予備充放電回路から出力される電圧であってもよい。さらに前記差動回路は、定電流回路を含み、前記定電流回路により前記差動回路内部に流れる電流が全て制御されているのが好ましい。また、前記第１出力段および前記第２出力段は、前記動作制御信号により少なくともどちらか一方が動作している間は、他方は非動作とされてもよい。また、前記予備充放電回路を動作させる予備充放電期間において、前記予備充放電期間の前半に少なくとも前記第１出力段または前記第２出力段のいずれか一方を動作させ、前記予備充放電期間の後半に他方を動作させてもよい。
【００４２】
なお、前記予備充放電回路は、位相補償手段を含まない。
【００４３】
また、本発明の駆動回路は、前記予備充放電回路と出力回路とで構成される駆動回路で、前記動作制御信号は前記出力回路も制御し、所望の電圧を出力する出力期間において、前記出力期間の前半に少なくとも前記予備充放電回路は動作させ、前記出力期間の後半に前記出力回路だけを動作させてもよい。
【００４４】
また、本発明の他の駆動回路は、前記予備充放電回路と２つの出力回路とで構成される駆動回路で、前記予備充放電回路は、前記第１出力段に作用を与える第１差動回路と前記第２出力段に作用を与える第２差動回路とを含み、更に前記２つの出力回路それぞれと前記第１差動回路および前記第１出力段または前記第２差動回路および前記第２出力段との接続を行う切替スイッチ群とを含み、前記動作制御信号は前記２つの出力回路および前記切替スイッチ群も制御し、所望の電圧を出力する出力期間において、前記出力期間の前半に少なくとも前記予備充放電回路は動作させ、前記出力期間の後半に前記２つの出力回路だけを動作させてもよい。
【００４５】
本発明の駆動回路の具体例は、前記出力回路の入力電圧が、抵抗ストリングの接続端子より取り出した複数の電圧の中から選択された電圧であって、また前記出力回路が、前記入力電圧をそのまま出力したり又は遮断したりするスイッチを含んで構成されることを特徴とする。
【００４６】
また、本発明の駆動回路の応用例として、前記出力回路が、オペアンプと、前記オペアンプの出力を遮断するスイッチとを含んで構成してもよい。
【００４７】
本発明の予備充放電回路は、電圧精度はオペアンプに劣るものの、所望のレベル電圧付近まで高速に予備充放電を行うことができるので、抵抗ストリングの電流を十分小さく抑えても高速駆動が可能で、しかも最終的には抵抗ストリングによって駆動することにより高い電圧精度を実現することができる。
【００４８】
【発明の実施の形態】
本発明の駆動回路の原理・作用について以下に説明する。なお、以下では、液晶表示装置のデータ線などの容量性負荷を所定の期間内に所望の電圧に駆動する駆動回路に本発明を適用した実施の形態について説明する。
【００４９】
はじめに、予備充放電回路について説明する。予備充放電回路の動作は、動作制御信号により制御する。予備充放電回路は、オペアンプと同様の帰還型の構成とされている。このため、出力電圧を所望の電圧付近まで高速駆動が可能である（本発明の第１の特徴）。
【００５０】
オペアンプ構成の駆動回路の場合には、安定な動作を維持するために位相補償容量を含み、また位相補償容量を十分高速に充放電させるための大きなアイドリング電流が必要とされているが、本発明において、予備充放電回路には、位相補償容量のような位相補償手段は設けない。これにより、位相補償容量の充放電が必要なく、アイドリング電流を十分小さく抑えることができる。
【００５１】
さらに、本発明においては、位相補償容量を持たないことから、わずかなアイドリング電流でトランジスタのゲート電圧を速やかに変動させることができるため、オペアンプのような位相補償容量を含む駆動回路よりも、高速動作が可能である。
【００５２】
しかしながら、帰還型の構成において、位相補償手段を持たなければ、発振を生じ、安定な出力を行うことができない。
【００５３】
そこで、本発明においては、予備充放電回路は、放電作用を有する第１定電流回路と充電手段とを含む第１出力段と、充電作用を有する第２定電流回路と放電手段とを含む第２出力段を備えている（本発明の第２の特徴）。
【００５４】
そして、第１出力段と第２出力段は、どちらか一方が動作するときは他方が非動作となるように制御される。
【００５５】
このため第１出力段が動作するときは、充電手段により高速充電作用が生じるが、放電作用を生じる第１定電流回路の電流値を十分小さく設定すると、発振を生じても、所望の電圧付近での小さいレベルの振動に抑えられる。
【００５６】
また、第２出力段が動作するときは、放電手段により高速放電作用が生じるが、充電作用を生じる第２定電流回路の電流値を十分小さく設定すると、発振を生じても所望の電圧付近での小さいレベルの振動に抑えられる。
【００５７】
これにより、容量性負荷の容量が比較的小さい場合でも、所望の電圧付近に駆動することができる。
【００５８】
さらに本発明において、予備充放電回路は、差動回路および第１出力段および第２出力段それぞれが定電流回路を備えている（本発明の第３の特徴）。これにより、予備充放電回路のアイドリング電流は、各定電流回路で制御され、各定電流回路を十分小さく設定することにより、低消費電力を実現することができる。
【００５９】
なお、アイドリング電流を十分小さく抑えても高速動作が可能であることは、上記に説明した通りである。また、差動回路および第１出力段および第２出力段それぞれにアイドリング電流を遮断するスイッチを設け、動作制御信号によって各スイッチをオフ制御することにより、予備充放電回路の動作を停止させることもできる。
【００６０】
そして、予備充放電回路の動作、非動作を頻繁に切り替える場合も、速やかに動作させることができ、動作、非動作の切り替えによる消費電力の増加も生じない。
【００６１】
以上のように、本発明において、予備充放電回路は、上記特徴により、所望の電圧付近までの高速駆動と低消費電力を実現することができる。
【００６２】
次に、本発明における、予備充放電回路と出力回路を含む駆動回路について説明する。予備充放電回路は、所望の電圧付近までの高速駆動が可能であるため、高精度な電圧出力が可能な出力回路と組み合わせることで、出力電圧の高精度化、高速化、低消費電力の駆動回路を実現することができる。
【００６３】
任意の１出力期間において、容量性負荷を所望の電圧に駆動する場合、出力期間の前半に予備充放電期間を設け、予備充放電期間に、予備充放電回路を動作させて、所望の電圧付近まで高速に駆動し、出力期間の後半は、予備充放電回路を非動作（非活性化状態）とし、出力回路の動作によって、高い電圧精度で所望の電圧に駆動する。
【００６４】
なお予備充放電回路は、第１出力段による高速充電作用と、第２出力段による高速放電作用を同時には動作させないため、予備充放電期間を、更に２段階に分けて、第１出力段を動作させる予備充電期間と、第２出力段を動作させる予備放電期間を設けても良い。
【００６５】
また、出力回路は、予備充放電回路を動作させる出力期間の前半において、回路特性に応じて動作または非動作とする。または、非動作とする代わりに、出力回路を容量性負荷の駆動から一時的に切り離してもよい。
【００６６】
以上のような駆動を行うことにより、前記出力回路は、高精度な電圧出力が可能であれば、電流供給能力を抑えた駆動回路を用いることができる。
【００６７】
以上のように、本発明の駆動回路は、前述した従来技術の課題を解決し、高い電圧精度で高速駆動および低消費電力を実現することができる。具体例としては、抵抗ストリングから直接電荷を供給してデータ線を駆動する駆動回路に適用すれば、抵抗ストリングの電流を十分小さく抑えても、高い電圧精度で高速駆動および低消費電力を実現することができる。また応用例としては、前記出力回路にオペアンプを用いれば、オペアンプのアイドリング電流を増やすことなく高速化を実現することもできる。
【００６８】
以上、アクティブマトリクス駆動方式の液晶表示装置の駆動回路の場合について説明したが、これは、容量性負荷の駆動回路の代表例の一例として説明したものであり、本発明は液晶表示装置以外の、任意の容量性負荷の駆動回路としても用いることができる。
【００６９】
次に、本発明の実施の形態について、図面を参照して説明する。なお説明を簡単にするため、以下では、トランジスタとしてＭＯＳトランジスタを用いた場合について説明する。ＭＯＳトランジスタ以外のトランジスタについても、ＭＯＳトランジスタの場合と同様の作用を得られるので説明は省略する。なお、以下の説明において参照する各図においては、他の図と同等の機能または回路には同一符号が付されている。なお、実施の形態および以下の全ての実施の形態において、出力端子２には容量性負荷が接続されているものとし、各実施例における駆動回路は容量性負荷を所望の電圧に駆動するための駆動回路であるとする。
【００７０】
［第１の実施の形態］
図１は、本発明の駆動回路の第１の実施の形態の構成を示す図である。図１を参照すると、この駆動回路は、入力端子１および出力端子２と、入力端子１の電圧Ｖｉｎを受け、出力端子２に所望の電圧を出力する出力回路１０と、出力端子２の電圧Ｖｏｕｔを所望の電圧付近まで高速に変動させることのできる予備充放電回路２０と、を備え、動作制御信号は、予備充放電回路２０および出力回路１０の動作、非動作を制御する信号である。
【００７１】
予備充放電回路２０は、第１差動回路２１と、第２差動回路２２と、第１出力段３０と、第２出力段４０とを備えている。
【００７２】
第１出力段３０は、充電手段３１と第１定電流回路３２とを備え、第２出力段４０は、放電手段４１と第２定電流回路４２とを備えている。
【００７３】
第１差動回路２１と第１出力段３０、第２差動回路２２と第２出力段４０は、それぞれ出力段３０、４０の出力電圧を、差動回路２１、２２の入力に戻す帰還型の構成とされており、第１差動回路２１および第２差動回路２２は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの電圧差の変動に応じて動作し、それぞれの出力を受けて、充電手段３１および放電手段４１も動作し、出力電圧Ｖｏｕｔを変化させる。
【００７４】
充電手段３１は、高い電流供給能力で出力端子２を充電して、出力電圧Ｖｏｕｔを、高位側（電源電圧ＶＤＤ側とする）に引き上げるように作用し、放電手段４１は、高い電流供給能力で出力端子２の蓄積電荷を放電して出力電圧Ｖｏｕｔを、低位側（電源電圧ＶＳＳ側とする）に引き下げるように作用する。
【００７５】
また第１定電流回路３２は、一定の電流供給能力で出力端子２の蓄積電荷を放電して、出力電圧Ｖｏｕｔを、電源電圧ＶＳＳ側に引き下げるように作用し、第２定電流回路４２は一定の電流供給能力で出力端子２を充電して、出力電圧Ｖｏｕｔを、電源電圧ＶＤＤ側に引き上げるように作用する。
【００７６】
なお第１差動回路２１と第１出力段３０、第２差動回路２２と第２出力段４０のそれぞれは、帰還型の構成であるが、本発明の実施の形態においては、位相補償手段は設けていない。
【００７７】
以下に、図１に示した本発明の第１の実施の形態の駆動回路の動作について説明する。
【００７８】
はじめに、第１差動回路２１と第１出力段３０（充電手段３１、第１定電流回路３２）の動作について説明する。
【００７９】
第１差動回路２１の電圧出力は、入力端子１の電圧Ｖｉｎおよび出力端子２の電圧Ｖｏｕｔの電圧差の変動に応じて変動し、その変動により、電圧Ｖｏｕｔが所望の電圧よりも低い電圧のときに、充電手段３１を動作させ、電圧Ｖｏｕｔが所望の電圧よりも高い電圧のときには、充電手段３１を停止させる。
【００８０】
したがって、出力電圧Ｖｏｕｔは、所望の電圧よりも低い電圧のときには、充電手段３１によって、高速に、電源電圧ＶＤＤ側に引き上げられ、所望の電圧よりも高い電圧のときには，第１定電流回路３２によって緩やかに引き下げられ、そして所望の電圧付近でほぼ安定する。第１差動回路２１と第１出力段３０は帰還型の構成であるが、位相補償手段は設けない。位相補償手段は発振を抑え、出力電圧Ｖｏｕｔを安定させる作用があるが、一方で、動作速度の低下や消費電力の増加を招く。
【００８１】
本発明の第１の実施の形態においては、第１差動回路２１と第１出力段３０には、位相補償手段を設けず、高速応答させることによって、出力電圧Ｖｏｕｔを所望の電圧付近まで高速に変動させる。
【００８２】
しかしながら、位相補償手段を設けない場合でも、回路素子に付帯する寄生容量等により、出力電圧Ｖｏｕｔの変動に対する第１差動回路２１と充電手段３１のそれぞれの応答にわずかながら遅延が生じる。
【００８３】
このため、出力電圧Ｖｏｕｔが電源電圧ＶＤＤ側に引き上げられる場合に、充電手段３１の応答遅延により、過充電が生じて、出力電圧Ｖｏｕｔは所望の電圧よりも高い電圧となる場合がある。しかしながら、本発明の第１の実施の形態では、第１差動回路２１と充電手段３１の高速応答により、過充電も十分小さいレベルに抑えることができる。
【００８４】
また、充電作用と放電作用の繰り返しにより、出力電圧Ｖｏｕｔは、発振（振動）を生じるが、この発振（振動）を十分小さいレベルに抑えるため、第１定電流回路３２を十分小さいレベルの電流に設定する。
【００８５】
充電手段３１によって、充電作用が高速に行われても、第１定電流回路３２による放電作用が緩やかであるため、発振（振動）は、所望の電圧付近で緩やかな変動で小さいレベルに抑えられる。
【００８６】
すなわち、本発明の第１の実施の形態においては、位相補償手段を設けないことにより、出力電圧Ｖｏｕｔの変動に対する第１差動回路２１と、充電手段３１の応答を速めて過充電を小さく抑え、第１定電流回路３２を十分小さいレベルの電流に設定することにより、発振（振動）を、緩やかな変動の小さいレベルに抑えることができる。
【００８７】
さらに、第１定電流回路３２の電流値を十分小さな電流レベルに抑えたことにより消費電力も抑えることができる。
【００８８】
なお第１差動回路２１と第１出力段３０は、出力電圧Ｖｏｕｔを所望の電圧に十分近いレベルまで速やかに予備充電できればよく、十分小さいレベルの発振（振動）が残っても、差し支えない。
【００８９】
次に、第２差動回路２２と第２出力段４０（放電手段４１、第２定電流回路４２）について説明する。基本的な動作原理は、第１差動回路２１と第１出力段３０と同様である。
【００９０】
第２差動回路２２の電圧出力は、入力端子１の電圧Ｖｉｎおよび出力端子２の電圧Ｖｏｕｔの電圧差に応じて変動し、電圧Ｖｏｕｔが所望の電圧よりも高い電圧のときに放電手段４１を動作させ、電圧Ｖｏｕｔが所望の電圧よりも低い電圧のときには放電手段４１を停止させる。
【００９１】
したがって、出力電圧Ｖｏｕｔが、所望の電圧より高い電圧のときには、放電手段４１によって、高速に、電源電圧ＶＳＳ側に引き下げられ、所望の電圧よりも低い電圧のときには、第２定電流回路４２によって緩やかに引き上げられ、所望の電圧付近でほぼ安定する。
【００９２】
第２差動回路２２と第２出力段４０も帰還型の構成であるが、第１差動回路２１と第１出力段３０の構成と同様に、位相補償手段は設けず、第２定電流回路を十分小さいレベルの電流に設定する。これにより、出力電圧Ｖｏｕｔの変動に対する第２差動回路２２と放電手段４１の応答を速めて過放電を小さく抑え、発振（振動）を緩やかな変動の小さいレベルに抑えることができる。
【００９３】
さらに、第２定電流回路４２を十分小さな電流レベルに抑えたことにより、消費電力も抑えることができる。
【００９４】
なお、第２差動回路２２と第２出力段４０は、出力電圧Ｖｏｕｔを所望の電圧に十分近いレベルまで速やかに予備放電できればよく、十分小さいレベルの発振（振動）が残っても差し支えない。
【００９５】
第１定電流回路３２および第２定電流回路４２は、特に、負荷容量（出力端子２の負荷容量）が小さい場合に、有効な作用を生じる。
【００９６】
出力負荷容量が小さい場合には、充電手段３１または放電手段４１による過充電または過放電が生じると、出力電圧Ｖｏｕｔが所望の電圧から大きくずれやすくなるが、本発明の第１の実施の形態においては、第１定電流回路３２および第２定電流回路４２を設けることにより、過充電または過放電を抑制し、予備充放電回路２０の作用により到達する電圧と、所望の電圧とのずれを抑えることができる。
【００９７】
また第１差動回路２１および第２差動回路２２は、それぞれアイドリング電流を制御する定電流回路を備えている。これにより、第１差動回路２１、第２差動回路２２、第１出力段３０、第２出力段４０に流れる電流は、それぞれ各定電流回路により制御され、それぞれのアイドリング電流を十分小さく設定することにより予備充放電回路２０の低消費電力を実現することができる。
【００９８】
本発明の第１の実施の形態において、アイドリング電流を十分小さく抑えながら、高速動作が可能であることは、上記した通りである。また、アイドリング電流を遮断することにより、予備充放電回路２０の動作を停止させることができる。
【００９９】
そして予備充放電回路２０の動作、非動作を頻繁に切り替える場合も、速やかに動作させることができ、動作、非動作の切り替えによる消費電力の増加も生じない。
【０１００】
次に、本発明の第１の実施の形態において、動作制御信号による予備充放電回路２０の動作の制御について説明する。予備充放電回路２０の第１差動回路２１、第１出力段３０（充電手段３１、第１定電流回路３２）および第２差動回路２２、第２出力段４０（放電手段４１、第２定電流回路４２）は、それぞれ電流を遮断するスイッチを含み、動作制御信号により、各スイッチのオン、オフを制御して、予備充放電回路２０の動作、非動作を制御する。
【０１０１】
予備充放電回路２０を非動作とした場合に、電力は消費されない。また動作制御信号は、予備充放電回路２０の動作時においても、第１差動回路２１と第１出力段３０（充電手段３１、第１定電流回路３２）を動作させるときは、第２差動回路２２と第２出力段４０（放電手段４１、第２定電流回路４２）を非動作とし、第２差動回路２２と第２出力段４０（放電手段４１、第２定電流回路４２）を動作させるときは、第１差動回路２１と第１出力段３０（充電手段３１、第１定電流回路３２）を非動作とする。
【０１０２】
本発明の第１の実施の形態において、このような制御を行う理由は、充電手段３１と放電手段４１が同時に動作可能であると、それぞれが高い電流供給能力をもっているため、大きなレベルで発振が生じる、ためである。
【０１０３】
そこで、第１出力段３０と第２出力段４０の少なくともいずれか一方が動作している間は、他方を非動作とすることにより、出力電圧Ｖｏｕｔを所望の電圧付近まで速やかに予備充放電することができる。
【０１０４】
次に、本発明の第１の実施の形態における、動作制御信号による予備充放電回路２０と出力回路１０を含む駆動回路の動作について説明する。
【０１０５】
予備充放電回路２０は、所望の電圧付近まで出力端子２の電圧Ｖｏｕｔを高速に変化させることができるが、高精度な電圧出力を、安定に供給することはできない。
【０１０６】
そこで、高精度な電圧出力が可能な出力回路１０と組み合わせて用いる。出力回路１０には、公知の任意の駆動回路を用いることができる。
【０１０７】
任意の１出力期間において、容量性負荷を所望の電圧に駆動する場合、動作制御信号により、出力期間の前半に、予備充放電回路２０を動作させて所望の電圧付近まで高速に駆動し、出力期間の後半は、予備充放電回路２０を非動作として、出力回路１０の動作によって、高い電圧精度で所望の電圧に駆動する。
【０１０８】
出力回路１０は、予備充放電回路２０を動作させる出力期間の前半において、回路特性に応じて動作または非動作とする。または非動作とする代わりに、出力回路１０を入力端子１および出力端子２から遮断する手段を設けてもよい。
【０１０９】
以上のような駆動を行うことにより、出力回路１０は、高精度な電圧出力が可能であれば、電流供給能力を抑えた駆動回路を用いることができる。
【０１１０】
以上のように、本発明の第１の実施の形態の駆動回路は、予備充放電回路２０により、所望の電圧付近まで高速に駆動することができ、電流供給能力を抑えた高精度な電圧出力が可能な出力回路１０を用いることにより、高精度出力、高速駆動および低消費電力を実現することができる。
【０１１１】
［第２の実施の形態］
図２は、本発明の駆動回路の第２の実施の形態の構成を示す図である。図２には、図１の駆動回路における予備充放電回路２０の具体的な回路の一例が示されている。
【０１１２】
図２において、予備充放電回路２０は、入力端子１に電圧Ｖｉｎが与えられたとき、出力電圧Ｖｏｕｔを電圧Ｖｉｎに十分近い電圧レベルまで高速に予備充放電する回路である。また出力回路１０は、出力端子２を高い電圧精度で電圧Ｖｉｎに駆動できる回路である。予備充放電回路２０は、第１差動回路２１と第１出力段３０と、第２差動回路２２と第２出力段４０とを備えている。
【０１１３】
第１出力段３０は、充電手段（３１１）と第１定電流回路（３２１）を含み、第２出力段４０は放電手段（４１１）と第２定電流回路（４２１）を含む。上記構成を更に詳しく説明する。
【０１１４】
第１差動回路２１は、ＰＭＯＳトランジスタ２１１、２１２よりなるカレントミラー回路を負荷に備えた差動対ＮＭＯＳトランジスタ２１３、２１４から構成されている。より詳細には、ソースが共通接続され、定電流源２１５の一端に接続され、ゲートが、入力端子１（Ｖｉｎ）、出力端子２（Ｖｏｕｔ）にそれぞれ接続されたＮＭＯＳトランジスタ２１３、２１４と、ソースがＶＤＤに接続され、ゲートがＰＭＯＳトランジスタ２１２のゲートに接続され、ドレインがＮＭＯＳトランジスタ２１３のドレインに接続されたＰＭＯＳトランジスタ２１１（カレントミラー回路の電流出力側トランジスタ）と、ソースが高位側電源ＶＤＤに接続され、ドレインとゲートが接続されてＮＭＯＳトランジスタ２１４のドレインに接続されたＰＭＯＳトランジスタ２１２（カレントミラー回路の電流入力側トランジスタ）と、定電流源２１５の他端と低位側電源ＶＳＳとの間に接続されるスイッチ５２１と、を備えている。差動ＮＭＯＳトランジスタ２１３、２１４は、サイズが等しい。ＮＭＯＳトランジスタ２１３のドレイン電圧を第１差動回路２１の出力とする。
【０１１５】
また第１出力段３０では、充電手段として、ドレインが出力端子２に接続され、第１差動回路２１の出力電圧がゲートに入力され、ソースがスイッチ５３１を介して、高位側電源ＶＤＤに接続されるＰＭＯＳトランジスタ３１１を備え、第１定電流回路（図１の３１）として、一端が出力端子２に接続され、他端がスイッチ５３２を介して低位側電源ＶＳＳに接続された定電流回路３２１を設け、出力端子２と電源ＶＳＳの間に流れる電流を制御する。
【０１１６】
スイッチ５２１、５３１、５３２は、制御端子が動作制御信号に接続されてオン、オフ制御され、スイッチがオフのときに電流が遮断され動作が停止される。各スイッチは電流を遮断する配置であれば図２と異なる配置でも構わない。前述したように、第１差動回路２１と第１出力段３０は帰還型の構成であるが位相補償容量は持たない。
【０１１７】
第２差動回路２２は、第１差動回路２１とは極性を逆とし、ＮＭＯＳトランジスタ２２１、２２２よりなるカレントミラー回路と、互いにサイズが等しいＰＭＯＳトランジスタよりなる差動対２２３、２２４と、定電流回路２２５とを備えて構成されている。
【０１１８】
カレントミラー回路において、ＮＭＯＳトランジスタ２２２のゲートとドレインが共通接続される。ＰＭＯＳトランジスタ２２３、２２４のゲートにはそれぞれ入力端子１の電圧Ｖｉｎおよび出力端子２の電圧Ｖｏｕｔが入力される。そして差動ＰＭＯＳトランジスタ２２３のドレイン電圧を第２差動回路２２の出力とする。
【０１１９】
第２出力段４０では、放電手段４１として、ＮＭＯＳトランジスタ４１１を設け、ＮＭＯＳトランジスタ４１１のドレインは出力端子２に接続され、ゲートには第２差動回路２２の出力電圧が入力され、ソースが低位側電源ＶＳＳに接続されている。また第２定電流回路４２１を設け、出力端子２と高位側電源ＶＤＤとの間に流れる電流を制御する。
【０１２０】
さらに第２差動回路２２および第２出力段４０は、動作制御信号により制御されるスイッチ５２２、５４１、５４２を含み、スイッチがオフのときに電流が遮断され動作が停止される。各スイッチは電流を遮断する配置であれば図２と異なる配置でも構わない。なお第２差動回路２２と第２出力段４０は帰還型の構成であるが位相補償容量は持たない。
【０１２１】
また、ＰＭＯＳトランジスタ３１１、ＮＭＯＳトランジスタ４１１の閾値電圧は、それぞれカレントミラー回路（２１１、２１２）、（２２１、２２２）を構成するトランジスタの閾値電圧と十分近い大きさであることが好ましい。
【０１２２】
次に、図２を参照して、本発明の第２の実施の形態における予備充放電回路２０の動作について説明する。予備充放電回路２０は、動作制御信号により、その動作が制御され、第１差動回路２１と第１出力段３０または第２差動回路２２と第２出力段４０のいずれか一方が動作しているときには、少なくとも他方は停止するように制御される。
【０１２３】
まず、第１差動回路２１と第１出力段３０が動作する場合について説明する。
なお、以下では、電圧Ｖｉｎと電圧Ｖｏｕｔが等しいときを初期状態として説明する。
【０１２４】
スイッチ５２１、５３１、５３２がオンしている状態の第１差動回路２１と第１出力段３０は、以下のような動作を行う。
【０１２５】
初期状態から、電圧Ｖｉｎが高電圧側に変化した場合、差動対ＮＭＯＳトランジスタ２１３、２１４のうちＮＭＯＳトランジスタ２１３のドレイン電流が増大し、第１差動回路２１の出力電圧（ＮＭＯＳトランジスタ２１３のドレイン端子電圧）は急速に低下して、ＰＭＯＳトランジスタ３１１のゲート電圧を、引き下げ、ＰＭＯＳトランジスタ３１１の充電作用（電源ＶＤＤ側から出力端子２への電流の供給）により、出力端子２の電圧Ｖｏｕｔを引き上げる。
【０１２６】
そして、出力電圧Ｖｏｕｔが上昇し始めると、差動対ＮＭＯＳトランジスタ２１３、２１４のうちＮＭＯＳトランジスタ２１４のドレイン電流が増大し、ＮＭＯＳトランジスタ２１３のドレイン電流が減少し、第１差動回路２１の出力電圧（ＮＭＯＳトランジスタ２１３のドレイン電圧）も、一旦低下したレベルから上昇を始める。
【０１２７】
これによって、ＰＭＯＳトランジスタ３１１のゲート・ソース間電圧が小さくなるので、ＰＭＯＳトランジスタ３１１に流れる電流が減少し、充電作用も速やかに低下していく。
【０１２８】
出力電圧Ｖｏｕｔが、入力電圧Ｖｉｎ付近まで上昇すると、ＰＭＯＳトランジスタ３１１のゲート・ソース間電圧は、その閾値電圧レベルに到達して、ＰＭＯＳトランジスタ３１１がオフし、充電作用が停止する。
【０１２９】
第１差動回路２１の出力電圧が更に上昇しても、ＰＭＯＳトランジスタ３１１のゲート・ソース間電圧が閾値電圧以下となっていることから、充電作用は停止したままとなる。
【０１３０】
定電流回路３２１は、出力端子２から低位側電源ＶＳＳへ一定の電流で放電するので、過充電により、出力電圧Ｖｏｕｔが電圧Ｖｉｎより高い電圧になった場合には、ＰＭＯＳトランジスタ３１１はオフしており充電作用は停止しているため、定電流回路３２１によって、出力電圧Ｖｏｕｔは引き下げられる。
【０１３１】
そして、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ付近まで下がると、ＰＭＯＳトランジスタ３１１が再びオンとなって充電作用を生じる。このとき、出力電圧Ｖｏｕｔの変動に対して、第１差動回路２１と第１出力段３０の応答遅延があるため、充電作用と放電作用が交互に繰り返され、出力電圧Ｖｏｕｔは、最終的には収束するものの、電圧Ｖｉｎ付近で発振（振動）が長く続く場合もある。
【０１３２】
この発振（振動）を十分小さいレベルに抑えるためには、定電流回路３２１は十分小さいレベルの電流に設定する。これにより、ＰＭＯＳトランジスタ３１１によって充電作用が高速に行われても、定電流回路３２１による放電作用が緩やかであるため、発振（振動）は、電圧Ｖｉｎ付近で緩やかな変動の小さいレベルに抑えることができる。
【０１３３】
一方、初期状態から電圧Ｖｉｎが電圧Ｖｏｕｔより低電圧側に変化した場合には、第１差動回路２１の出力電圧は上昇してＰＭＯＳトランジスタ３１１のゲートの電圧を第１電源電位ＶＤＤ側に引き上げ、ＰＭＯＳトランジスタ３１１はオフとなって充電作用を停止する。
【０１３４】
そのため、定電流回路３２１は、出力電圧Ｖｏｕｔを引き下げるように作用するが、十分小さいレベルの電流に設定した場合には、出力電圧Ｖｏｕｔを速やかに変動させることはできない。
【０１３５】
このように、第１差動回路２１と第１出力段３０は、電圧Ｖｉｎが電圧Ｖｏｕｔよりも高電圧側に変化した場合に、出力電圧Ｖｏｕｔを電圧Ｖｉｎに十分近いレベルまで近づけることができる。
【０１３６】
なお、第１差動回路２１と第１出力段３０は、位相補償容量を持たないため、定電流回路２１５の電流レベルを十分小さく設定しても、ＰＭＯＳトランジスタ３１１を速やかに動作させることができる。
【０１３７】
したがって、出力電圧Ｖｏｕｔの変動に対して、ＰＭＯＳトランジスタ３１１の応答が速く、過充電も十分小さいレベルに抑えることができる。すなわち位相補償容量を設けないことにより、出力電圧Ｖｏｕｔの変動に対する第１差動回路２１とＰＭＯＳトランジスタ３１１の応答を速めて過充電を小さく抑え、定電流回路３２１を十分小さいレベルの電流に設定することにより、発振（振動）を緩やかな変動の小さいレベルに抑えることができる。
【０１３８】
さらに定電流回路３２１、２１５を十分小さな電流レベルに抑えることにより、消費電力も抑えることができる。
【０１３９】
なお、第１差動回路２１と第１出力段３０は、出力電圧Ｖｏｕｔを電圧Ｖｉｎに十分近いレベルまで速やかに予備充電できればよく、十分小さいレベルの発振（振動）が残っても差し支えない。
【０１４０】
次に、本発明の第２の実施の形態において、第２差動回路２２と第２出力段４０が動作する場合について説明する。なお、以下では、電圧Ｖｉｎと電圧Ｖｏｕｔが等しいときを初期状態として説明する。
【０１４１】
スイッチ５２２、５４１、５４２がオンしている状態の第２差動回路２２と第２出力段４０は、以下のような動作を行う。
【０１４２】
初期状態から電圧Ｖｉｎが低電圧側に変化した場合、第２差動回路２２の出力電圧は急速に上昇して、ＮＭＯＳトランジスタ４１１のゲート電圧を第１電源ＶＤＤ側に引き上げ、ＮＭＯＳトランジスタ４１１がオンし、放電作用により、出力端子２の電圧Ｖｏｕｔを第２電源ＶＳＳ側に引き下げるように作用する。
【０１４３】
そして電圧Ｖｏｕｔが低下し始めると、第２差動回路２２の出力電圧も一旦上昇したレベルから低下を始める。これによって、ＮＭＯＳトランジスタ４１１のゲート・ソース間電圧が小さくなるので、ＮＭＯＳトランジスタ４１１に流れる電流が減少し、放電作用も速やかに低下していく。
【０１４４】
電圧Ｖｏｕｔが電圧Ｖｉｎ付近まで低下すると、ＮＭＯＳトランジスタ４１１のゲート・ソース間電圧は閾値電圧レベルに到達して、ＮＭＯＳトランジスタ４１１がオフし、放電作用が停止する。第２差動回路２２の出力電圧が更に低下しても、ＮＭＯＳトランジスタ４１１のゲート・ソース間電圧が閾値電圧以下となっているので、放電作用は停止したままとなる。
【０１４５】
定電流回路４２１は、第１の電源ＶＤＤから出力端子２へ一定の電流で充電するので過放電により出力電圧Ｖｏｕｔが電圧Ｖｉｎより低い電圧になった場合には、ＮＭＯＳトランジスタ４１１がオフしており、放電作用は停止しているため、定電流回路４２１によって、出力電圧Ｖｏｕｔは引き上げられる。
【０１４６】
そして出力電圧Ｖｏｕｔが電圧Ｖｉｎ付近まで上昇すると、ＮＭＯＳトランジスタ４１１が再びオンとなって放電作用を生じる。ここでも、出力電圧Ｖｏｕｔの変動に対して、第２差動回路２２と第２出力段４０の応答遅延があるため、充電作用と放電作用が交互に繰り返され、出力電圧Ｖｏｕｔは、最終的には収束するものの、電圧Ｖｉｎ付近で発振（振動）が長く続く場合もある。
【０１４７】
この振動を十分小さいレベルに抑えるためには、定電流回路４２１を十分小さいレベルの電流に設定する。これによりＮＭＯＳトランジスタ４１１によって放電作用が高速に行われても、定電流回路４２１による充電作用が緩やかであるため、振動を電圧Ｖｉｎ付近で緩やかな変動の小さいレベルに抑えることができる。
【０１４８】
一方、初期状態から、入力電圧Ｖｉｎが、出力電圧Ｖｏｕｔより高電圧側に変化した場合には、第２差動回路２２の出力電圧は低下し、ＮＭＯＳトランジスタ４１１のゲート電圧を引き下げ、ＮＭＯＳトランジスタ４１１はオフとなって、放電作用を停止する。
【０１４９】
そのため、定電流回路４２１は、出力電圧Ｖｏｕｔを引き上げるように作用するが、十分小さいレベルの電流に設定された場合には、出力電圧Ｖｏｕｔを速やかに変動させることはできない。
【０１５０】
このように、第２差動回路２２と第２出力段４０は、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも低電圧側に変化した場合に、出力電圧Ｖｏｕｔを入力電圧Ｖｉｎに十分近いレベルまで近づけることができる。
【０１５１】
なお、第２差動回路２２と第２出力段４０は、位相補償容量を持たないため、定電流回路２２５の電流レベルを十分小さく設定しても、ＮＭＯＳトランジスタ４１１を速やかに動作させることができる。
【０１５２】
したがって、出力電圧Ｖｏｕｔの変動に対して、ＮＭＯＳトランジスタ４１１の応答が速く、過充電も十分小さいレベルに抑えることができる。すなわち位相補償容量を設けないことにより、出力電圧Ｖｏｕｔの変動に対する第２差動回路２２とＮＭＯＳトランジスタ４１１の応答を速めて過放電を小さく抑え、定電流回路４２１を十分小さいレベルの電流に設定することにより、発振（振動）を緩やかな変動の小さいレベルに抑えることができる。
【０１５３】
さらに、定電流回路４２１、２２５を十分小さな電流レベルに抑えることにより消費電力も抑えることができる。なお第２差動回路２２と第２出力段４０は、出力電圧Ｖｏｕｔを電圧Ｖｉｎに十分近いレベルまで速やかに予備放電できればよく、十分小さいレベルの発振（振動）が残っても差し支えない。
【０１５４】
次に、本発明の第２の実施の形態における動作制御信号による予備充放電回路２０の動作について説明する。
【０１５５】
予備充放電回路２０の第１差動回路２１、第１出力段３０および第２差動回路２２、第２出力段４０はそれぞれ電流を遮断するスイッチ５２１、５３１、５３２およびスイッチ５２２、５４１、５４２を含み、動作制御信号により、各スイッチのオン、オフを制御して、予備充放電回路２０の動作、非動作を制御する。
【０１５６】
予備充放電回路２０を非動作とする場合に、アイドリング電流が全て遮断され、電力を消費しないようにさせることができる。その際、電圧Ｖｉｎおよび電圧Ｖｏｕｔに影響を与えることはない。
【０１５７】
また、動作制御信号によって、予備充放電回路２０の動作時においても、第１差動回路２１と第１出力段３０または第２差動回路２２と第２出力段４０のどちらか一方が動作しているときには、少なくとも他方は停止するように制御する。
【０１５８】
本発明の第２の実施の形態において、このように制御する理由は、ＰＭＯＳトランジスタ３１１とＮＭＯＳトランジスタ４１１が同時に動作可能であると、それぞれが高い電流供給能力で動作可能であるため、大きなレベルで発振が生じ、消費電力も増加するからである。
【０１５９】
第１出力段３０と第２出力段４０の少なくともどちらか一方が動作している間は、他方を非動作とすることにより、出力電圧Ｖｏｕｔを電圧Ｖｉｎ付近まで速やかに予備充放電することができる。
【０１６０】
次に、本発明の第２の実施の形態において、動作制御信号による予備充放電回路２０と出力回路１０を含む駆動回路の動作について説明する。
【０１６１】
予備充放電回路２０は、電圧Ｖｉｎ付近まで出力端子２の電圧Ｖｏｕｔを高速に変化させることができるが、高精度な電圧出力を安定に供給することはできない。そこで高精度な電圧出力が可能な出力回路１０と組み合わせて用いる。出力回路１０には任意の従来駆動回路を用いることができる。任意の１出力期間において容量性負荷を任意の電圧Ｖｉｎに駆動する場合、動作制御信号により出力期間の前半に予備充放電回路２０を動作させて電圧Ｖｉｎ付近まで高速に駆動し、出力期間の後半は予備充放電回路２０を非動作とし出力回路１０の動作によって高い電圧精度で電圧Ｖｉｎに駆動する。
【０１６２】
出力回路１０は、予備充放電回路２０を動作させる出力期間の前半において、回路特性に応じて動作または非動作とする。あるいは、非動作とする代わりに、出力回路１０を入力端子１および出力端子２から遮断する手段を設けてもよい。
以上のような駆動を行うことにより、前記出力回路は高精度な電圧出力が可能であれば電流供給能力を抑えた駆動回路を用いることができる。
【０１６３】
なお、予備充放電回路２０は、出力電圧Ｖｏｕｔを電圧Ｖｉｎに十分近いレベルにまで予備充放電する回路であり、高精度な電圧出力は必ずしも求められないので、厳密な設計は必要なく設計も容易に行うことができる。したがって、各トランジスタの閾値電圧が多少ばらつきをもつ場合でも設計が可能である。この場合、予備充放電によって駆動される電圧が多少ばらつくが、高い電圧精度で駆動できる出力回路１０と組み合わせて用いることにより高い電圧精度で高速駆動が可能である。また、ＰＭＯＳトランジスタ３１１またはＮＭＯＳトランジスタ４１１は、チャネル長Ｌに対するチャネル幅Ｗの比率（Ｗ／Ｌ比）を高くすることにより、充電作用または放電作用をより高速にすることができる。
【０１６４】
また、予備充放電回路２０の動作、非動作の切替を短い期間に行っても、第１差動回路２１と第１出力段３０、第２差動回路２２と第２出力段４０は小さいレベルの電流で高速動作可能であるため、動作開始も速やかに行うことができ、それによる消費電力の増加も生じない。したがって予備充放電回路２０は、低消費電力で高速動作が可能である。
【０１６５】
以上説明したように、図２の駆動回路は、予備充放電回路２０により所望の電圧付近まで高速に駆動することができ、電流供給能力を抑えた高精度な電圧出力が可能な出力回路１０を用いることにより、高精度出力、高速駆動および低消費電力を実現することができる。
【０１６６】
［第３の実施の形態］
図３は、本発明の駆動回路の第３の実施の形態の構成を示す図である。本発明の第３の実施の形態は、図１の第１の実施の形態の予備充放電回路２０の構成を変更したものである。
【０１６７】
前記第１の実施の形態における予備充放電回路２０が、２つの出力段に対してそれぞれ個別の差動回路を備えた構成とされているのに対し、本発明の第３の実施の形態においては、予備充放電回路２０では、２つの出力段に対して、それぞれに作用を与える差動回路を備えた構成としている。
【０１６８】
図３を参照すると、本発明の第３の実施の形態において、駆動回路は、入力端子１および出力端子２と、入力端子１の電圧Ｖｉｎを受け、出力端子２に所望の電圧を出力する出力回路１０と、出力端子２の電圧Ｖｏｕｔを所望の電圧付近まで高速に変動させることのできる予備充放電回路２０と、予備充放電回路２０および出力回路１０の動作、非動作を制御する動作制御信号とを備えている。
【０１６９】
予備充放電回路２０は、差動回路２３と、第１出力段３０と、第２出力段４０とを備えている。
【０１７０】
第１出力段３０は、充電手段３１と、第１定電流回路３２とを備え、第２出力段４０は、放電手段４１と第２定電流回路４２とを備えて構成されている。
【０１７１】
予備充放電回路２０は帰還型の構成とされ、差動回路２３は、電圧Ｖｉｎと電圧Ｖｏｕｔの電圧差の変動に応じて動作し、その出力を受けて充電手段３１および放電手段４１も動作し、出力電圧Ｖｏｕｔを変化させる。差動回路２３は、充電手段３１および放電手段４１それぞれに作用を与える出力を少なくとも１つ備え、異なる複数の出力を備えていてもよい。
【０１７２】
充電手段３１は、高い電流供給能力で出力電圧Ｖｏｕｔを引き上げるように作用し、放電手段４１は、高い電流供給能力で出力電圧Ｖｏｕｔを引き下げるように作用する。
【０１７３】
また第１定電流回路３２は、一定の電流供給能力で、出力電圧Ｖｏｕｔを引き下げるように作用し、第２定電流回路４２は、一定の電流供給能力で出力電圧Ｖｏｕｔを引き上げるように作用する。本発明の第３の実施の形態においても、予備充放電回路２０は、帰還型の構成であるが、位相補償手段は設けない。
【０１７４】
次に、本発明の第３の実施の形態における、動作制御信号による予備充放電回路２０の動作について説明する。
【０１７５】
予備充放電回路２０の差動回路２３、第１出力段３０（充電手段３１、第１定電流回路３２）および第２出力段４０（放電手段４１、第２定電流回路４２）は、それぞれ電流を遮断するスイッチを含み、動作制御信号により、各スイッチのオン、オフを制御して予備充放電回路２０の動作、非動作を制御する。これにより、予備充放電回路２０を非動作とする場合に電力を消費しないようにさせることができる。
【０１７６】
また動作制御信号は、予備充放電回路２０の動作時において、第１出力段３０（充電手段３１、第１定電流回路３２）、または第２出力段４０（放電手段４１、第２定電流回路４２）のどちらか一方を動作させるときは、他方を非動作とする。
【０１７７】
このため、予備充放電回路２０の動作は、差動回路２３と第１出力段３０が動作する場合または差動回路２３と第２出力段４０が動作する場合のいずれかである。
【０１７８】
これは、図１を参照して説明した前記第１の実施の形態において予備充放電回路２０の第１差動回路２１と第１出力段３０が動作する場合、または第２差動回路２２と第２出力段４０が動作する場合と同じである。
【０１７９】
したがって、本発明の第３の実施の形態の予備充放電回路２０は、図１の前記第１の実施の形態の予備充放電回路２０と同様の作用効果を有する。すなわち、本発明の第３の実施の形態において、予備充放電回路２０は、差動回路２３と第１出力段３０が動作するときは、電圧Ｖｏｕｔが所望の電圧より低い電圧のときに充電手段３１により出力電圧Ｖｏｕｔが高い電流供給能力で所望の電圧付近まで引き上げられる。
【０１８０】
また、差動回路２３と第２出力段４０が動作するときは、電圧Ｖｏｕｔが所望の電圧より高い電圧のときに放電手段４１により出力電圧Ｖｏｕｔが高い電流供給能力で所望の電圧付近まで引き下げられる。
【０１８１】
本発明の第３の実施の形態は、位相補償手段を設けないことにより、出力電圧Ｖｏｕｔの変動に対する帰還応答を速めて出力電圧Ｖｏｕｔを速やかに所望の電圧付近まで近づけることができ、さらに過充電または過放電も小さく抑えることができる。また第１定電流回路３２および第２定電流回路４２を十分小さいレベルの電流に設定することにより、発振（振動）を緩やかな変動の小さいレベルに抑えることができる。
【０１８２】
さらに、第１定電流回路３２および第２定電流回路４２を十分小さな電流レベルに抑えたことにより消費電力も抑えることができる。なお予備充放電回路２０は、出力電圧Ｖｏｕｔを所望の電圧に十分近いレベルまで速やかに予備充放電できればよく、十分小さいレベルの発振（振動）が残っても差し支えない。
【０１８３】
また、差動回路２３もアイドリング電流を制御する定電流回路を含んで構成する。これにより差動回路２３、第１出力段３０、第２出力段４０に流れる電流はそれぞれ各定電流回路により制御され、それぞれのアイドリング電流を十分小さく設定することにより予備充放電回路２０の低消費電力を実現することができる。なお、アイドリング電流を十分小さく抑えても高速動作が可能であることは上記に説明した通りである。また、差動回路２３、第１出力段３０、第２出力段４０はそれぞれ動作制御信号により制御されるスイッチを含み、スイッチの制御によってアイドリング電流を遮断することにより、前記予備充放電回路の動作を停止させることができる。そして前記予備充放電回路の動作、非動作を頻繁に切り替える場合も、速やかに動作させることができ、動作、非動作の切り替えによる消費電力の増加も生じない。
【０１８４】
次に、本発明の第３の実施の形態における、動作制御信号による予備充放電回路２０と出力回路１０を含む駆動回路の動作について説明する。
【０１８５】
予備充放電回路２０は、所望の電圧付近まで出力端子２の電圧Ｖｏｕｔを高速に変化させることができるが、高精度な電圧出力を安定に供給することはできない。そこで高精度な電圧出力が可能な出力回路１０と組み合わせて用いる。なお、出力回路１０は、任意の公知の駆動回路を用いることができる。
【０１８６】
任意の１出力期間において容量性負荷を所望の電圧に駆動する場合、動作制御信号により出力期間の前半に、予備充放電回路２０を動作させて所望の電圧付近まで高速に駆動し、出力期間の後半は、予備充放電回路２０を非動作とし、出力回路１０の動作によって高い電圧精度で所望の電圧に駆動する。
【０１８７】
出力回路１０は、予備充放電回路２０を動作させる出力期間の前半において、回路特性に応じて動作または非動作とする。または、非動作とする代わりに、出力回路１０を入力端子１および出力端子２から遮断する手段を設けてもよい。
【０１８８】
以上のような駆動を行うことにより、出力回路１０は高精度な電圧出力が可能であれば電流供給能力を抑えた駆動回路を用いることができる。
【０１８９】
以上のように、図３に示した本発明の第３の実施の形態の駆動回路は、予備充放電回路２０により、所望の電圧付近まで高速に駆動することができ、電流供給能力を抑えた高精度な電圧出力が可能な出力回路１０を用いることにより、高精度出力、高速駆動および低消費電力を実現することができる。
【０１９０】
［第４の実施の形態］
図４は、本発明の駆動回路の第４の実施の形態の構成を示す図であり、図３の駆動回路における予備充放電回路２０の具体的な回路の一例を示す図である。図４を参照すると、予備充放電回路２０は、入力端子１に電圧Ｖｉｎが与えられたとき、出力電圧Ｖｏｕｔを電圧Ｖｉｎに十分近い電圧レベルまで高速に予備充放電する回路である。
【０１９１】
図４において、予備充放電回路２０は、差動回路２３と、第１出力段３０と第２出力段４０と、を備えて構成される。さらに、第１出力段３０は、充電手段（３１１）と第１定電流回路（３２１）を含み、第２出力段４０は、放電手段（４１１）と、第２定電流回路（４２１）と、を備えている。上記構成を更に詳しく説明する。
【０１９２】
差動回路２３は、ＰＭＯＳトランジスタ２１１、２１２よりなるカレントミラー回路と、互いにサイズが等しいＮＭＯＳトランジスタよりなる差動対２１３、２１４と、定電流回路２１５とを備えて構成されている。
【０１９３】
カレントミラー回路において、ＰＭＯＳトランジスタ２１２のゲートとドレインが共通接続される。ＮＭＯＳトランジスタ２１３、２１４のゲートにはそれぞれ入力端子１の電圧Ｖｉｎおよび出力端子２の電圧Ｖｏｕｔが入力される。そして差動ＮＭＯＳトランジスタ２１３のドレイン電圧を差動回路２３の出力とする。この差動回路２３は、図２に示した差動回路２１と同じ構成であり、差動回路２３の出力は充電手段３１と放電手段４１に対して同じ出力となっている。
【０１９４】
また第１出力段３０は、充電手段３１として、ＰＭＯＳトランジスタ３１１を備え、ＰＭＯＳトランジスタ３１１のドレインは出力端子２に接続され、ゲートは差動回路２３の出力電圧が入力され、ソースはスイッチ５３１を介して電源電圧ＶＤＤが供給される。第１定電流回路３２（図３参照）として、第１定電流回路３２１を備えており、出力端子２と電源ＶＳＳ（ＶＳＳ＜ＶＤＤ）の間に流れる電流を制御する。
【０１９５】
第２出力段４０は、放電手段４１としてＮＭＯＳトランジスタ４１１を設け、ＮＭＯＳトランジスタ４１１のドレインは出力端子２に接続され、ゲートに第２差動回路２２の出力電圧が入力され、ソースは第２の電源電ＶＳＳに接続される。また第２定電流回路４２（図３）として、定電流回路４２１を設け、出力端子２と電源電圧ＶＤＤとの間に流れる電流を制御する。この第１出力段３０および第２出力段４０も、図２に示したものと、同じ構成である。
【０１９６】
さらに差動回路２３、第１出力段３０、第２出力段４０は、動作制御信号により制御されるスイッチ５２２、５３１、５３２、５４１、５４２を含み、スイッチがオフのときに電流が遮断され動作が停止される。なお予備充放電回路２０は帰還型の構成であるが位相補償容量は持たない。
【０１９７】
また、ＰＭＯＳトランジスタ３１１の閾値電圧は、カレントミラー回路（２１１、２１２）を構成するトランジスタの閾値電圧と十分近い大きさであることが好ましい。一方、ＮＭＯＳトランジスタ４１１は、電圧Ｖｉｎと電圧Ｖｏｕｔが等しいときの差動回路の出力電圧のときにゲート・ソース間電圧が閾値電圧に十分近い大きさであることが好ましい。
【０１９８】
次に、本発明の第４の実施の形態における予備充放電回路２０の動作について説明する。予備充放電回路２０の動作は、動作制御信号により制御され、差動回路２３は予備充放電回路２０の動作時に常に動作するが、第１出力段３０および第２出力段４０はどちらか一方が動作しているときに他方は停止するように制御される。まず差動回路２３と第１出力段３０が動作する場合について説明する。
以下では、電圧Ｖｉｎと電圧Ｖｏｕｔが等しいときを初期状態として説明する。
【０１９９】
差動回路２３と第１出力段３０は、以下のような動作を行う。差動回路２３は、図２の差動回路２１と同じ動作を行い、初期状態から電圧Ｖｉｎが高電圧側に変化した場合、差動回路２３の出力電圧は急速に低下し、第１出力段３０のＰＭＯＳトランジスタ３１１のゲート電圧を引き下げる。これによりＰＭＯＳトランジスタ３１１は充電作用を生じ、電圧Ｖｏｕｔは第１の電源ＶＤＤ側に引き上げられる。そして電圧Ｖｏｕｔが上昇し始めると、差動回路２３の出力電圧も一旦低下したレベルから上昇を始める。
【０２００】
これによってＰＭＯＳトランジスタ３１１のゲート・ソース間電圧が小さくなるので、充電作用も速やかに低下していく。
【０２０１】
出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ付近まで上昇すると、ＰＭＯＳトランジスタ３１１のゲート・ソース間電圧は閾値電圧レベルに到達して、充電作用が停止する。
【０２０２】
差動回路２３の出力電圧が更に上昇しても、ＰＭＯＳトランジスタ３１１のゲート・ソース間電圧が閾値電圧以下となっているので、充電作用は停止したままとなる。
【０２０３】
定電流回路３２１は、出力端子２から第２の電源ＶＳＳへ、一定の電流で放電するので、過充電により出力電圧Ｖｏｕｔが電圧Ｖｉｎより高い電圧になった場合には、充電作用は停止しているため、定電流回路３２１によって、出力電圧Ｖｏｕｔは引き下げられる。
【０２０４】
そして、出力電圧Ｖｏｕｔが電圧Ｖｉｎ付近まで下がると、ＰＭＯＳトランジスタ３１１が再びオンとなって、充電作用を生じる。このとき、出力電圧Ｖｏｕｔの変動に対して差動回路２３と第１出力段３０の応答遅延があるため、充電作用と放電作用が交互に繰り返され、出力電圧Ｖｏｕｔは、最終的には収束するものの、電圧Ｖｉｎ付近で発振（振動）が長く続く場合もある。
【０２０５】
この発振（振動）を十分小さいレベルに抑えるためには、定電流回路３２１を十分小さいレベルの電流に設定する。これによりＰＭＯＳトランジスタ３１１によって充電作用が高速に行われても、定電流回路３２１による放電作用が緩やかであるため、発振（振動）は電圧Ｖｉｎ付近で緩やかな変動の小さいレベルに抑えることができる。
【０２０６】
一方、初期状態から電圧Ｖｉｎが電圧Ｖｏｕｔより低電圧側に変化した場合、差動回路２３の出力電圧は上昇し、第１出力段３０のＰＭＯＳトランジスタ３１１のゲート電圧を引き上げる。これにより第１出力段３０のＰＭＯＳトランジスタ３１１はオフとなって充電作用を停止する。そのため定電流回路３２１は出力電圧Ｖｏｕｔを引き下げるように作用するが、十分小さいレベルの電流に設定した場合には、出力電圧Ｖｏｕｔを速やかに変動させることはできない。
【０２０７】
このように、差動回路２３と第１出力段３０は、電圧Ｖｉｎが電圧Ｖｏｕｔより高電圧側に変化した場合に、出力電圧Ｖｏｕｔを、電圧Ｖｉｎに十分近いレベルまで近づけることができる。
【０２０８】
なお、差動回路２３と第１出力段３０とも位相補償容量を持たないため、定電流回路２１５の電流レベルを十分小さく設定しても、ＰＭＯＳトランジスタ３１１を速やかに動作させることができる。
【０２０９】
したがって、出力電圧Ｖｏｕｔの変動に対して、ＰＭＯＳトランジスタ３１１の応答が速く、過充電も十分小さいレベルに抑えることができる。すなわち位相補償容量を設けないことにより出力電圧Ｖｏｕｔの変動に対する差動回路２３とＰＭＯＳトランジスタ３１１の応答を速めて過充電を小さく抑え、定電流回路３２１を十分小さいレベルの電流に設定することにより、発振（振動）を緩やかな変動の小さいレベルに抑えることができる。
【０２１０】
さらに、定電流回路２１５、３２１を十分小さな電流レベルに抑えることにより、消費電力も抑えることができる。
【０２１１】
なお予備充放電回路２０は、出力電圧Ｖｏｕｔを電圧Ｖｉｎに十分近いレベルまで速やかに予備充電できればよく、差動回路２３と第１出力段３０による出力電圧Ｖｏｕｔに十分小さいレベルの発振（振動）が残っても差し支えない。
【０２１２】
次に、本発明の第４の実施の形態における差動回路２３と第２出力段４０が動作する場合について説明する。
【０２１３】
初期状態から電圧Ｖｉｎが低電圧側に変化した場合、差動回路２３の出力電圧は上昇する。これにより、第２出力段４０のＮＭＯＳトランジスタ４１１のゲート電圧は上昇し、ＮＭＯＳトランジスタ４１１の放電作用により電圧Ｖｏｕｔを引き下げるように作用する。
【０２１４】
そして出力電圧Ｖｏｕｔが低下し始めると、差動回路２３の出力電圧も一旦上昇したレベルから低下を始める。これによって、ＮＭＯＳトランジスタ４１１のゲート・ソース間電圧が小さくなるので、放電作用も速やかに低下していく。
【０２１５】
出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ付近まで低下すると、ＮＭＯＳトランジスタ４１１のゲート・ソース間電圧は閾値電圧レベルに到達して、放電作用が停止する。
【０２１６】
差動回路２３の出力電圧が更に低下しても、ＮＭＯＳトランジスタ４１１のゲート・ソース間電圧が閾値電圧以下となっているので、放電作用は停止したままとなる。定電流回路４２１は、電源電圧ＶＤＤから出力端子へ一定の電流で充電するので、過放電により出力電圧Ｖｏｕｔが電圧Ｖｉｎより低い電圧になった場合には、放電作用は停止しているため、定電流回路４２１によって出力電圧Ｖｏｕｔは引き上げられる。
【０２１７】
そして、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ付近まで上昇すると、ＮＭＯＳトランジスタ４１１が再びオンとなって放電作用を生じる。ここでも、出力電圧Ｖｏｕｔの変動に対して、差動回路２３と第２出力段４０の応答遅延があるため、充電作用と放電作用が交互に繰り返され、出力電圧Ｖｏｕｔは、最終的に収束するものの、電圧Ｖｉｎ付近で発振（振動）が長く続く場合もある。この振動を十分小さいレベルに抑えるためには、定電流回路４２１を十分小さいレベルの電流に設定する。これにより、ＮＭＯＳトランジスタ４１１によって放電作用が高速に行われても、定電流回路４２１による充電作用が緩やかであるため、発振（振動）を電圧Ｖｉｎ付近で緩やかな変動の小さいレベルに抑えることができる。
【０２１８】
一方、初期状態から電圧Ｖｉｎが電圧Ｖｏｕｔより高電圧側に変化した場合、差動回路２３の出力電圧は低下する。これにより、第２出力段４０のＮＭＯＳトランジスタ４１１はオフとなって放電作用を停止する。
【０２１９】
そのため、定電流回路４２１は、出力電圧Ｖｏｕｔを第１の電源ＶＤＤ側に引き上げるように作用するが、十分小さいレベルの電流に設定された場合には、出力電圧Ｖｏｕｔを速やかに変動させることはできない。
【０２２０】
このように、差動回路２３と第１出力段４０は、電圧Ｖｉｎが電圧Ｖｏｕｔより低電圧側に変化した場合に、出力電圧Ｖｏｕｔを電圧Ｖｉｎに十分近いレベルまで近づけることができる。
【０２２１】
なお、差動回路２３と第２出力段４０は位相補償容量を持たないため、定電流回路２１５の電流レベルを十分小さく設定しても、ＮＭＯＳトランジスタ４１１を速やかに動作させることができる。
【０２２２】
したがって出力電圧Ｖｏｕｔの変動に対して、ＮＭＯＳトランジスタ４１１の応答が速く、過放電も十分小さいレベルに抑えることができる。すなわち、本発明の第４の実施の形態においては、位相補償容量を設けないことにより出力電圧Ｖｏｕｔの変動に対する差動回路２３とＮＭＯＳトランジスタ４１１の応答を速めて過放電を小さく抑え、定電流回路４２１を十分小さいレベルの電流に設定することにより、発振（振動）を緩やかな変動の小さいレベルに抑えることができる。
【０２２３】
さらに定電流回路２１５、４２１を十分小さな電流レベルに抑えることにより、消費電力も抑えることができる。
【０２２４】
なお、予備充放電回路２０は、出力電圧Ｖｏｕｔを電圧Ｖｉｎに十分近いレベルまで速やかに予備放電できればよく、差動回路２３と第２出力段４０による出力電圧Ｖｏｕｔに十分小さいレベルの発振（振動）が残っても差し支えない。
【０２２５】
次に、本発明の第４の実施の形態における動作制御信号による予備充放電回路２０の動作について説明する。予備充放電回路２０の差動回路２３、第１出力段３０、第２出力段４０はそれぞれ電流を遮断するスイッチ５２１、５３１、５３２、５４１、５４２を含み、動作制御信号により各スイッチのオン、オフを制御して予備充放電回路２０の動作、非動作を制御する。これにより予備充放電回路２０を非動作とする場合に、アイドリング電流が全て遮断され、電力を消費しないようにさせることができる。これにより入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔに影響を与えることはない。
【０２２６】
動作制御信号は、予備充放電回路２０の動作時においても、第１出力段３０または第２出力段４０のどちらか一方が動作しているときには、少なくとも他方は停止するように制御される。これにより、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ付近に至るまで、大きな発振を生じることなく、速やかに予備充放電することができる。
【０２２７】
次に、本発明の第４の実施の形態において、動作制御信号による予備充放電回路２０と出力回路１０を含む駆動回路について説明する。
【０２２８】
予備充放電回路２０は、電圧Ｖｉｎ付近まで出力端子２の出力電圧Ｖｏｕｔを高速に変化させることができるが、高精度な電圧出力を安定に供給することはできない。そこで高精度な電圧出力が可能な出力回路１０と組み合わせて用いる。なお、出力回路１０には任意の公知の駆動回路を用いることができる。
【０２２９】
任意の１出力期間において、容量性負荷を任意の電圧Ｖｉｎに駆動する場合、動作制御信号により出力期間の前半に、予備充放電回路２０を動作させて電圧Ｖｉｎ付近まで高速に駆動し、出力期間の後半は、予備充放電回路２０を非動作とし、出力回路１０の動作によって高い電圧精度で電圧Ｖｉｎに駆動する。
【０２３０】
なお出力回路１０は、予備充放電回路２０を動作させる出力期間の前半において、回路特性に応じて動作または非動作とする。または非動作とする代わりに出力回路１０を入力端子１および出力端子２から遮断する手段を設けてもよい。
【０２３１】
以上のような駆動を行うことにより、前記出力回路は高精度な電圧出力が可能であれば電流供給能力を抑えた駆動回路を用いることができる。
【０２３２】
予備充放電回路２０は、出力電圧Ｖｏｕｔを入力電圧Ｖｉｎに十分近いレベルにまで予備充放電する回路であり、高精度な電圧出力は、必ずしも求められないので、厳密な設計は必要なく設計も容易に行うことができる。したがって各トランジスタの閾値電圧が多少ばらつきをもつ場合でも設計が可能である。
【０２３３】
この場合、予備充放電によって駆動される電圧が多少ばらつくが、高い電圧精度で駆動できる出力回路１０と組み合わせて用いることにより、高い電圧精度で高速駆動が可能である。
【０２３４】
また、トランジスタ３１１または４１１は、チャネル長Ｌに対するチャネル幅Ｗの比率（Ｗ／Ｌ比）を高くすることにより、充電作用または放電作用をより高速にすることができる。
【０２３５】
また、予備充放電回路２０の動作、非動作の切替を短い期間に行っても、差動回路２３、第１出力段３０、第２出力段４０は小さいレベルの電流で高速動作可能であるため、動作開始も速やかに行うことができ、それによる消費電力の増加も生じない。したがって予備充放電回路２０は、低消費電力で高速動作が可能である。
【０２３６】
以上のように、図４に示した本発明の第４の実施の形態の駆動回路は、予備充放電回路２０により所望の電圧付近まで高速に駆動することができ、電流供給能力を抑えた高精度な電圧出力が可能な出力回路１０を用いることにより、高精度出力、高速駆動および低消費電力を実現することができる。
【０２３７】
差動回路２３は、図２に示す差動回路２２と同じ構成でも、同様の作用と効果を生じることは、明らかである。また図４では、充電手段３１および放電手段４１に作用を与える差動回路２３の出力電圧が共通の例を示したが、差動回路２３が、充電手段３１および放電手段４１に個別に作用を与える複数の異なる出力電圧をもつような構成でもよい。
【０２３８】
［第５の実施の形態］
図５は、本発明の駆動回路の第５の実施の形態を説明するための図である。図５には、図２に示した駆動回路の駆動方法の具体例が示されている。
【０２３９】
この実施の形態では、奇数番目の出力期間において、任意の中間電圧Ｖｍ以上電圧ＶＤＤ以下の電圧を駆動し、偶数番目の出力期間において、電圧Ｖｍ未満電圧ＶＳＳ以上の電圧を駆動する駆動方法について説明する。
【０２４０】
図５（ａ）は、図２における予備充放電回路２０の各スイッチと出力回路１０の制御方法を示す。
【０２４１】
図５（ｂ）は、入力端子１に与えられる電圧が任意の奇数番目の出力期間のとき電圧Ｖｉｎ１、次の偶数番目の出力期間のとき電圧Ｖｉｎ２であるときの、同図５（ａ）の制御による２出力期間の出力電圧Ｖｏｕｔの電圧波形を示す。
【０２４２】
図５の駆動方法では、奇数番目および偶数番目出力期間（時間ｔ０−ｔ２および時間ｔ２−ｔ４）それぞれの前半に予備充放電期間（時間ｔ０−ｔ１および時間ｔ２−ｔ３）を設ける。
【０２４３】
奇数番目出力期間の予備充電期間（時間ｔ０−ｔ１）では、電圧Ｖｏｕｔを引き上げるので、スイッチ５２１、５３１、５３２をオンとして、第１差動回路２１および第１出力段３０を動作させ、スイッチ５２２、５４１、５４２をオフとして第２差動回路２２および第２出力段４０は停止させる。これにより電圧Ｖｏｕｔは電圧Ｖｉｎ１付近まで高速に引き上げられる。
【０２４４】
予備充電期間終了後は、スイッチ５２１、５３１、５３２をオフとして、第１差動回路２１および第１出力段３０も停止させる。
【０２４５】
そして、電圧Ｖｉｎ１付近まで予備充電された電圧Ｖｏｕｔを、出力回路１０により、高い電圧精度で電圧Ｖｉｎ１に駆動する。
【０２４６】
一方、偶数番目出力期間の予備放電期間（時間ｔ２−ｔ３）では、出力電圧Ｖｏｕｔを引き下げるので、スイッチ５２２、５４１、５４２をオンとして、第２差動回路２２および第２出力段４０を動作させ、スイッチ５２１、５３１、５３２をオフとして、第１差動回路２１および第１出力段３０は停止させる。これにより、出力電圧Ｖｏｕｔは、電圧Ｖｉｎ２付近まで高速に引き下げられる。
【０２４７】
予備放電期間終了後は、スイッチ５２２、５４１、５４２をオフとして、第２差動回路２２および第２出力段４０も停止させる。そして、電圧Ｖｉｎ２付近まで予備放電された電圧Ｖｏｕｔを、出力回路１０により、高い電圧精度で電圧Ｖｉｎ２に駆動する。
【０２４８】
なお、それぞれの予備充放電期間における出力回路１０の制御は、回路特性に応じて動作または非動作とする。または非動作とする代わりに出力回路１０を入力端子１および出力端子２から遮断してもよい。
【０２４９】
以上のような駆動方法により、それぞれの出力期間において電圧Ｖｏｕｔを電圧Ｖｉｎ１または電圧Ｖｉｎ２に高い電圧精度で高速に駆動することができる。なおそれぞれの予備充放電期間において予備充放電回路２０は高速に動作するので、予備充放電期間を短くすることができる。
【０２５０】
また予備充放電回路２０の消費電力は十分小さく、しかも予備充放電期間だけしか電力を消費しない。
【０２５１】
一方、出力回路１０は、予備充放電期間に電圧Ｖｉｎ（Ｖｉｎ１、Ｖｉｎ２）付近まで駆動された電圧を、予備充放電期間終了後に高い電圧精度で、電圧Ｖｉｎ（Ｖｉｎ１、Ｖｉｎ２）に駆動するだけでよいことから、高い電流供給能力は必要ない。そのため、出力回路１０には、低消費電力の駆動回路を用いることができる。
【０２５２】
以上のように、図２に示した駆動回路を、図５に示した駆動方法に従って動作させることにより、高精度出力、高速駆動および低消費電力を実現することができる。
【０２５３】
また、同様の駆動方法を、図４の駆動回路で行う場合の、予備充放電回路２０の各スイッチと出力回路１０の制御方法を、図６に示す。
【０２５４】
図４に示した差動回路２３と第１出力段３０の制御動作は、図２の第１差動回路２１と第１出力段３０と同様であり、図４の差動回路２３と第２出力段４０の制御動作は図２の第２差動回路２２と第２出力段４０と同様である。
【０２５５】
図６では、図２の第１差動回路２１と第１出力段３０の動作と同じ制御方法で図４の差動回路２３と第１出力段３０を動作させ、図２の第２差動回路２２と第２出力段４０の動作と同じ制御方法で図４の差動回路２３と第２出力段４０を動作させる。
【０２５６】
すなわち、差動回路２３のスイッチ５２１は奇数番目および偶数番目出力期間の予備充放電期間ともオンとし、第１出力段３０のスイッチ５３１、５３２は奇数番目出力期間の予備充放電期間のみオンとし、第２出力段４０のスイッチ５４１、５４２は偶数番目出力期間の予備充放電期間のみオンとする。
【０２５７】
出力回路１０は、図５（ａ）と同様の制御を行う。これにより、出力電圧Ｖｏｕｔは、図５（ｂ）と同様の電圧波形となる。すなわち図６の制御方法で図４の駆動回路を動作させると、図５の制御方法で図２の駆動回路を動作させるのと同様の駆動を行うことができる。
【０２５８】
［第６の実施の形態］
図７は、本発明の駆動回路の第６の実施の形態を示す図である。図７には、図２の駆動回路の駆動方法の別の具体例が示されている。この実施の形態では、連続する出力期間において任意の電圧を任意の順番で駆動する駆動方法について説明する。
【０２５９】
図７（ａ）は、図２の駆動回路における予備充放電回路２０の各スイッチと出力回路１０の制御方法を示す図である。図７（ｂ）は、入力端子１に与えられる電圧が電圧Ｖｉｎ２から電圧Ｖｉｎ１（但し、Ｖｉｎ１＞Ｖｉｎ２）に切り替わった直後の出力期間において、図７（ａ）の制御を行う場合の電圧Ｖｏｕｔの電圧波形（電圧波形１）を示す図である。図７（ｂ）には、電圧Ｖｉｎ１から電圧Ｖｉｎ２に切り替わった直後の出力期間において、図７（ａ）の制御を行う場合の、出力端子２の電圧Ｖｏｕｔの電圧波形（電圧波形２）も併せて示す。
【０２６０】
図７を参照すると、この駆動方法では、任意の電圧を任意の順番で駆動できるように、１出力期間（時間ｔ０−ｔ３）の前半に、予備充電期間（時間ｔ０−ｔ１）と予備放電期間（時間ｔ１−ｔ２）を連続して設ける。
【０２６１】
予備充電期間では、スイッチ５２１、５３１、５３２をオンとして第１差動回路２１と第１出力段３０を動作させ、スイッチ５２２、５４１、５４２をオフとして第２差動回路２２と第２出力段４０は停止させる。
【０２６２】
予備放電期間では、スイッチ５２２、５４１、５４２をオンとして第２差動回路２２と第２出力段４０を動作させ、スイッチ５２１、５３１、５３２をオフとして第１差動回路２１と第１出力段３０は停止させる。
【０２６３】
予備充放電期間（時間ｔ０−ｔ２）終了後は、スイッチ５２１、５２２、５３１、５３２、５４１、５４２を全てオフとして、予備充放電回路２０を停止させる。
【０２６４】
出力回路１０は、少なくとも予備充放電期間終了後は動作させ、予備充放電期間では、出力回路１０の回路特性に応じて動作または非動作とする。または非動作とする代わりに、出力回路１０を入力端子１および出力端子２から遮断してもよい。
【０２６５】
図７において、入力端子１に与えられる電圧が、電圧Ｖｉｎ２から電圧Ｖｉｎ１に切り替わる場合、予備充電期間では、第１差動回路２１と第１出力段３０の作用により、電圧Ｖｏｕｔは電圧Ｖｉｎ２から電圧Ｖｉｎ１付近まで高速に引き上げられる。予備放電期間では、既に電圧Ｖｏｕｔが電圧Ｖｉｎ１に十分近い電圧となっているので、第２差動回路２２と第２出力段４０が動作しても電圧Ｖｏｕｔはほとんど変動しない。
【０２６６】
予備充放電期間終了後は、出力回路１０により、電圧Ｖｏｕｔは高い電圧精度で電圧Ｖｉｎ１に駆動される。
【０２６７】
一方、入力端子１に与えられる電圧が電圧Ｖｉｎ１から電圧Ｖｉｎ２に切り替わる場合には、低電圧側への変動であるため、予備充電期間において第１出力段３０は定電流回路３２１が動作するが、十分小さい電流に設定されているため放電作用は小さく、電圧Ｖｏｕｔは前の出力期間の電圧Ｖｉｎ１からあまり大きく変化しない。
【０２６８】
予備放電期間では、第２差動回路２２と第２出力段４０の作用により、電圧Ｖｏｕｔは電圧Ｖｉｎ１付近から電圧Ｖｉｎ２付近まで高速に引き下げられる。
【０２６９】
予備放電期間終了後は、出力回路１０により、電圧Ｖｏｕｔは高い電圧精度で電圧Ｖｉｎ２に駆動される。
【０２７０】
なお、予備充電期間および予備放電期間の順番を入れ替えても、予備充放電回路２０は適切な駆動を行うことができる。
【０２７１】
以上のような駆動方法により、任意の出力期間において、電圧Ｖｏｕｔを電圧Ｖｉｎ１または電圧Ｖｉｎ２に、高い電圧精度で高速に駆動することができる。
すなわち、連続する出力期間において任意の電圧を任意の順番で駆動することができる。
【０２７２】
なお、予備充放電回路２０は高速に動作するので、予備充放電期間も短くすることができる。また予備充放電回路２０の消費電力は十分小さく、しかも予備充放電期間だけしか電力を消費しない。
【０２７３】
一方、出力回路１０は、予備充放電期間に電圧Ｖｉｎ（Ｖｉｎ１、Ｖｉｎ２）付近まで駆動された電圧を、予備充放電期間終了後に高い電圧精度で電圧Ｖｉｎ（Ｖｉｎ１、Ｖｉｎ２）に駆動するだけであるため、高い電流供給能力は必要ない。そのため出力回路１０には低消費電力の駆動回路を用いることができる。
【０２７４】
以上のように、図２に示した駆動回路を、図７に示した方法で駆動制御することにより、高精度出力、高速駆動および低消費電力を実現することができる。
【０２７５】
また図８には、同様の駆動方法を、図４に示した駆動回路で行う場合の予備充放電回路２０の各スイッチと出力回路１０の制御方法が示されている。
【０２７６】
図４に示した差動回路２３と第１出力段３０の動作は、図２に示した第１差動回路２１と第１出力段３０と同様であり、図４に示した差動回路２３と第２出力段４０の動作は、図２に示した第２差動回路２２と第２出力段４０と同様である。
【０２７７】
図８では、図２に示した第１差動回路２１と第１出力段３０の動作と同じ制御方法で、図４に示した差動回路２３と第１出力段３０を動作させ、図２に示した第２差動回路２２と第２出力段４０の動作と同じ制御方法で、図４に示した差動回路２３と第２出力段４０を動作させる。
【０２７８】
すなわち差動回路２３のスイッチ５２１は予備充電期間、予備放電期間ともオンとし、第１出力段３０のスイッチ５３１、５３２は予備充電期間のみオンとし、第２出力段４０のスイッチ５４１、５４２は予備放電期間のみオンとする。
【０２７９】
出力回路１０は、図７（ａ）と同様の制御を行う。これにより出力電圧Ｖｏｕｔは、図７（ｂ）と同様の電圧波形となる。
【０２８０】
すなわち図８に示した制御方法で、図４に示した駆動回路を動作させると、図７（ａ）に示した制御方法で、図２の駆動回路を動作させる場合と同様の駆動を行うことができる。
【０２８１】
［第７の実施の形態］
図９は、本発明の駆動回路の第７の実施の形態の構成を示す図である。本発明の第７の実施の形態は、図１の駆動回路の構成を変更したものである。
【０２８２】
図９を参照すると、本発明の第９の実施の形態の駆動回路は、入力端子１Ａの電圧ＶｉｎＡを受け、出力端子２Ａに所望の電圧を出力する第１出力回路１０Ａと、入力端子１Ｂの電圧ＶｉｎＢを受け、出力端子２Ｂに所望の電圧を出力する第２出力回路１０Ｂと、出力端子２Ａおよび２Ｂの電圧ＶｏｕｔＡおよびＶｏｕｔＢをそれぞれ所望の電圧付近まで高速に変動させることのできる予備充放電回路２０と、予備充放電回路２０および第１出力回路１０Ａ、第２出力回路１０Ｂの動作、非動作を制御する動作制御信号とを備えて構成されている。
【０２８３】
すなわち、前記第１の実施の形態が、１つの出力回路に対して１つの予備充放電回路２０を持つ構成とされているのに対して、本発明の第９の実施の形態において、予備充放電回路２０は、２つの出力回路（第１出力回路１０Ａ、第２出力回路１０Ｂ）に対して、１つの予備充放電回路２０を共有する。
【０２８４】
本発明の第９の実施の形態において、予備充放電回路２０は、図１に示した前記第１の実施の形態の予備充放電回路２０に２つの出力回路との接続を切り替えるスイッチ６１１、６１２、６１３、６１４、６１５、６１６を加えた構成である。
【０２８５】
予備充放電回路２０の動作時において、動作制御信号によるスイッチ６１１、６１２、６１３、６１４、６１５、６１６の制御は以下のように行われる。
【０２８６】
スイッチ６１１、６１３がオンとされるときは、スイッチ６１２、６１４はオフとされる。
【０２８７】
またスイッチ６２１、６２３がオンとされるときは、スイッチ６２２、６２４はオフとされる。
【０２８８】
さらにスイッチ６１１、６１３またはスイッチ６２１、６２３の一方がオンとされるときは、他方はオフとされ、スイッチ６１２、６１４またはスイッチ６２１、６２３の一方がオンとされるときは、他方はオフとされる。
【０２８９】
このように、各スイッチを制御することにより、第１出力回路１０Ａおよび第２出力回路１０Ｂそれぞれに対する予備充放電回路２０の関係は、図１に示した出力回路１０に対する予備充放電回路２０の関係と同じとなる。
【０２９０】
したがって、図９に示した駆動回路は、２つの出力に対して、図１と同様の作用および効果を得ることができる。
【０２９１】
そして、２出力の駆動回路を構成する場合、図１に示した駆動回路を２つ設けるよりも、図９に示した駆動回路の方が、素子数が少なく、所要面積を小さくすることができる。
【０２９２】
［第８の実施の形態］
図１０は、本発明の駆動回路の第８の実施の形態を示す図であり、図９の駆動回路における予備充放電回路２０の具体的な回路構成を示している。図１０を参照すると、予備充放電回路２０は、入力端子１Ａ、１Ｂに電圧ＶｉｎＡ、ＶｉｎＢがそれぞれ与えられたとき、出力端子２Ａ、２Ｂの電圧ＶｏｕｔＡ、ＶｏｕｔＢをそれぞれ電圧ＶｉｎＡおよびＶｉｎＢに十分近い電圧レベルまで高速に予備充放電する回路である。本発明の第８の実施の形態において、予備充放電回路２０は、図２に示した予備充放電回路２０に２つの出力回路との接続を切り替えるスイッチ６１１、６１２、６１３、６１４、６１５、６１６を加えた構成とされている。
【０２９３】
図９と同様に、予備充放電回路２０の動作時において、動作制御信号により各スイッチは以下のように制御される。スイッチ６１１、６１３がオンとされるときは、スイッチ６１２、６１４はオフとされる。またスイッチ６２１、６２３がオンとされるときは、スイッチ６２２、６２４はオフとされる。さらにスイッチ６１１、６１３またはスイッチ６２１、６２３の一方がオンとされるときは、他方はオフとされ、スイッチ６１２、６１４またはスイッチ６２１、６２３の一方がオンとされるときは、他方はオフとされる。このように各スイッチを制御することにより、第１出力回路１０Ａおよび第２出力回路１０Ｂそれぞれに対する予備充放電回路２０の関係は、図１に示した出力回路１０に対する予備充放電回路２０の関係と同じとなる。
【０２９４】
したがって、図１０に示した駆動回路は２つの出力に対して、図２と同様の作用および効果を得ることができる。
【０２９５】
そして２出力の駆動回路を構成する場合、図２の駆動回路を２つ設けるよりも、図１０の駆動回路の方が素子数が少なく所要面積を小さくすることができる。
【０２９６】
［第９の実施の形態］
図１１は、本発明の駆動回路の第９の実施の形態を説明するための図である。
図１１には、図１０に示した駆動回路の駆動方法の具体例が示されている。
【０２９７】
本発明の第９の実施の形態では、出力端子２Ａの出力電圧ＶｏｕｔＡを奇数番目の出力期間において、任意の中間電圧Ｖｍ以上、高位側の電源電圧ＶＤＤ以下の電圧に駆動し、偶数番目の出力期間において、電圧Ｖｍ未満、低位側の電源電圧ＶＳＳ以上の電圧に駆動し、出力端子２Ｂの出力電圧ＶｏｕｔＢを奇数番目の出力期間において任意の中間電圧Ｖｍ未満電源電圧ＶＳＳ以上の電圧に駆動し、偶数番目の出力期間において電圧Ｖｍ以上電源電圧ＶＤＤ以下の電圧に駆動する駆動方法について説明する。
【０２９８】
このような駆動方法は、液晶表示装置においてドット反転駆動を行う場合などに用いることができる。
【０２９９】
図１１（ａ）は、図１０における予備充放電回路２０の各スイッチと出力回路１０の制御方法を示す。
【０３００】
図１１（ｂ）は、図１１（ａ）の制御により、入力端子１Ａ、１Ｂに与えられる電圧が任意の奇数番目の出力期間のときそれぞれ電圧Ｖｉｎ１およびＶｉｎ２、次の偶数番目の出力期間のときそれぞれ電圧Ｖｉｎ２およびＶｉｎ１とするときの、出力端子２Ａ、２Ｂの出力電圧ＶｏｕｔＡ、ＶｏｕｔＢの２出力期間の電圧波形を示す。以下、図１０、図１１を参照して説明する。
【０３０１】
図１１に示した駆動方法では、奇数番目および偶数番目出力期間（時間ｔ０−ｔ２および時間ｔ２−ｔ４）のそれぞれの前半に、予備充放電期間（時間ｔ０−ｔ１および時間ｔ２−ｔ３）を設ける。
【０３０２】
奇数番目出力期間の予備充放電期間では、スイッチ６１１、６１３、およびスイッチ６２２、６２４をオンとし、またスイッチ５２１、５３１、５３２および、スイッチ５２２、５４１、５４２をオンとして、第１差動回路２１と、第１出力段３０、および第２差動回路２２と、第２出力段４０とを共に動作させる。これにより、電圧ＶｏｕｔＡは第１差動回路２１と第１出力段３０の動作により電圧Ｖｉｎ１付近まで高速に引き上げられ、電圧ＶｏｕｔＢは第２差動回路２２と第２出力段４０の動作により電圧Ｖｉｎ２付近まで高速に引き下げられる。
【０３０３】
予備充放電期間終了後は、全てのスイッチをオフとして、予備充放電回路２０を停止させ、第１出力回路１０Ａおよび第２出力回路１０Ｂにより、出力電圧ＶｏｕｔＡ、ＶｏｕｔＢをそれぞれ高い電圧精度で電圧Ｖｉｎ１およびＶｉｎ２に駆動する。
【０３０４】
一方、偶数番目出力期間の予備充放電期間では、スイッチ６１２、６１４およびスイッチ６２１、６２３をオンとし、またスイッチ５２１、５３１、５３２およびスイッチ５２２、５４１、５４２をオンとする。
【０３０５】
これにより、電圧ＶｏｕｔＡは、第２差動回路２２と第２出力段４０の動作により、電圧Ｖｉｎ２付近まで高速に引き下げられ、電圧ＶｏｕｔＢは、第１差動回路２１と第１出力段３０の動作により電圧Ｖｉｎ１付近まで高速に引き上げられる。予備充放電期間終了後は、全てのスイッチをオフとして予備充放電回路２０を停止させ、第１出力回路１０Ａおよび第２出力回路１０Ｂにより、出力電圧ＶｏｕｔＡ、ＶｏｕｔＢをそれぞれ高い電圧精度で電圧Ｖｉｎ２およびＶｉｎ１に駆動する。なお、それぞれの予備充放電期間における出力回路１０の動作は、回路特性に応じて動作または非動作とする。または非動作とする代わりに第１出力回路１０Ａ、第２出力回路１０Ｂをそれぞれ入力端子１Ａおよび出力端子２Ａ、入力端子１Ｂおよび出力端子２Ｂから遮断してもよい。
【０３０６】
以上のような駆動方法により、それぞれの出力期間において、電圧ＶｏｕｔＡ、ＶｏｕｔＢを、入力端子１Ａ、１Ｂに与えられた電圧と等しい電圧に高い電圧精度で高速に駆動することができる。
【０３０７】
また２つの出力に対して１つの予備充放電回路２０を共有して用いることにより、各出力ごとに予備充放電回路２０を設ける場合より回路規模を小さくすることができる。なお、それぞれの予備充放電期間において予備充放電回路２０は高速に動作するので、予備充放電期間を短くすることができる。
【０３０８】
また予備充放電回路２０の消費電力は十分小さく、しかも予備充放電期間だけしか電力を消費しない。
【０３０９】
一方、第１出力回路１０Ａおよび第２出力回路１０Ｂは、予備充放電期間に所望の電圧付近まで駆動された電圧を予備充放電期間終了後に高い電圧精度で所望の電圧に駆動するだけでよいことから、高い電流供給能力は必要ない。そのため第１出力回路１０Ａおよび第２出力回路１０Ｂには低消費電力の駆動回路を用いることができる。
【０３１０】
以上のように、図１０に示した駆動回路に対して、図１１に示した駆動方法を行うことにより、高精度出力、高速駆動および低消費電力を実現することができる。
【０３１１】
［第１０の実施の形態］
図１２は、本発明の駆動回路の第１０の実施の形態を示す図であり、図１０の駆動回路の駆動方法の別の具体例を示す。
【０３１２】
本実施の形態では、２つの出力それぞれに対して、連続する出力期間において任意の電圧を任意の順番で駆動する駆動方法について説明する。図１２（ａ）は図１０における予備充放電回路２０の各スイッチと出力回路１０の制御方法を示す。
【０３１３】
図１２（ｂ）は、入力端子１Ａに与えられる電圧が、電圧Ｖｉｎ２Ａから電圧Ｖｉｎ１Ａ（但し、Ｖｉｎ１Ａ＞Ｖｉｎ２Ａ）に切り替わった直後の出力期間において、図１２（ａ）の制御を行う場合の、電圧ＶｏｕｔＡの電圧波形（電圧波形１Ａ）を示したものである。
【０３１４】
また、入力端子１Ａに与えられる電圧が電圧Ｖｉｎ１Ａから電圧Ｖｉｎ２Ａに切り替わった直後の出力期間の電圧ＶｏｕｔＡの電圧波形（電圧波形２Ａ）についても併せて示す。
【０３１５】
図１２（ｃ）は、入力端子１Ｂに与えられる電圧が、電圧Ｖｉｎ２Ｂから電圧Ｖｉｎ１Ｂ（但し、Ｖｉｎ１Ｂ＞Ｖｉｎ２Ｂ）に切り替わった直後の出力期間において、図１２（ａ）の制御を行う場合の電圧ＶｏｕｔＢの電圧波形（電圧波形１Ｂ）を示す。また、入力端子１Ｂに与えられる電圧が、電圧Ｖｉｎ１Ｂから電圧Ｖｉｎ２Ｂに切り替わった直後の出力期間の電圧ＶｏｕｔＢの電圧波形（電圧波形２Ｂ）についても併せて示す。
【０３１６】
以下、図１０および図１２を参照して説明する。
【０３１７】
図１２の駆動方法では、任意の電圧を任意の順番で駆動できるように、１出力期間（時間ｔ０−ｔ３）の前半に、第１予備充放電期間（時間ｔ０−ｔ１）と第２予備充放電期間（時間ｔ１−ｔ２）を設ける。
【０３１８】
第１予備充放電期間では、スイッチ６１１、６１３およびスイッチ６２２、６２４をオンとし、スイッチ６１２、６１４およびスイッチ６２１、６２３をオフとする。
【０３１９】
第２予備充放電期間では、スイッチ６１１、６１３およびスイッチ６２２、６２４をオフとし、スイッチ６１２、６１４およびスイッチ６２１、６２３をオンとする。またスイッチ５２１、５３１、５３２およびスイッチ５２２、５４１、５４２は第１予備充放電期間および第２予備充放電期間ともオンとして第１差動回路２１と第１出力段３０および第２差動回路２２と第２出力段４０を共に動作させる。
【０３２０】
第１および第２予備充放電期間の終了後は、全てのスイッチをオフとして、予備充放電回路２０を停止させる。
【０３２１】
第１出力回路１０Ａおよび第２出力回路１０Ｂは、少なくとも第１、第２予備充放電期間の終了後は動作させ、第１、第２予備充放電期間では、それぞれの出力回路の回路特性に応じて動作または非動作とする。または非動作とする代わりに第１出力回路１０Ａ、第２出力回路１０Ｂをそれぞれ入力端子１Ａおよび出力端子２Ａ、入力端子１Ｂおよび出力端子２Ｂから遮断してもよい。
【０３２２】
図１２において、入力端子１Ａに与えられる電圧が、電圧Ｖｉｎ２Ａから電圧Ｖｉｎ１Ａに切り替わる場合、第１予備充放電期間では、第１差動回路２１と第１出力段３０の作用により、電圧ＶｏｕｔＡは、電圧Ｖｉｎ２Ａから電圧Ｖｉｎ１Ａ付近まで高速に引き上げられる。
【０３２３】
第２予備充放電期間では、既に電圧ＶｏｕｔＡが電圧Ｖｉｎ１Ａに十分近い電圧となっているので、第２差動回路２２と第２出力段４０が動作しても電圧ＶｏｕｔＡはほとんど変動しない。
【０３２４】
第１、第２予備充放電期間の終了後は、第１出力回路１０Ａにより、電圧ＶｏｕｔＡは、高い電圧精度で電圧Ｖｉｎ１Ａに駆動される。
【０３２５】
また、入力端子１Ａに与えられる電圧が電圧Ｖｉｎ１Ａから電圧Ｖｉｎ２Ａに切り替わる場合には、低電圧側への変動であることから、第１予備充放電期間において、第１出力段３０は定電流回路３２１が動作するが、十分小さい電流に設定されているため放電作用は小さく、電圧ＶｏｕｔＡは、前の出力期間の電圧Ｖｉｎ１Ａから、あまり大きく変化しない。
【０３２６】
第２予備充放電期間では、第２差動回路２２と第２出力段４０の作用により、電圧ＶｏｕｔＡは電圧Ｖｉｎ１Ａ付近から電圧Ｖｉｎ２Ａ付近まで高速に引き下げられる。第１、第２予備充放電期間終了後は、第１出力回路１０Ａにより、電圧ＶｏｕｔＡは高い電圧精度で電圧Ｖｉｎ２Ａに駆動される。
【０３２７】
一方、入力端子１Ｂに与えられる電圧が、電圧Ｖｉｎ１Ｂから電圧Ｖｉｎ２Ｂに切り替わる場合、第１予備充放電期間では、第２差動回路２２と第２出力段４０の作用により、電圧ＶｏｕｔＢは電圧Ｖｉｎ１Ｂから電圧Ｖｉｎ２Ｂ付近まで高速に引き下げられる。
【０３２８】
第２予備充放電期間では、既に電圧ＶｏｕｔＢが電圧Ｖｉｎ２Ｂに十分近い電圧となっているので、第１差動回路２１と第１出力段３０が動作しても電圧ＶｏｕｔＢはほとんど変動しない。
【０３２９】
第１、第２予備充放電期間終了後は、第２出力回路１０Ｂにより、電圧ＶｏｕｔＢは高い電圧精度で電圧Ｖｉｎ２Ｂに駆動される。
【０３３０】
また、入力端子１Ｂに与えられる電圧が、電圧Ｖｉｎ２Ｂから電圧Ｖｉｎ１Ｂに切り替わる場合には、第１予備充放電期間において、第２出力段４０は定電流回路４２１が動作するが、十分小さい電流に設定されているため充電作用は小さく、電圧ＶｏｕｔＢは前の出力期間の電圧Ｖｉｎ２Ｂからあまり大きく変化しない。
【０３３１】
第２予備充放電期間では、第１差動回路２１と第１出力段３０の作用により、電圧ＶｏｕｔＢは電圧Ｖｉｎ２Ｂ付近から電圧Ｖｉｎ１Ｂ付近まで高速に引き下げられる。
【０３３２】
第１、第２予備充放電期間終了後は、第２出力回路１０Ｂにより、電圧ＶｏｕｔＢは高い電圧精度で電圧Ｖｉｎ１Ｂに駆動される。
【０３３３】
なお、第１予備充放電期間および第２予備充放電期間のそれぞれにおける予備充放電回路２０の制御を入れ替えても適切な駆動を行うことができる。
【０３３４】
以上のような駆動方法により、任意の出力期間において電圧ＶｏｕｔＡ、ＶｏｕｔＢを入力端子１Ａ、１Ｂに与えられた電圧と等しい電圧に高い電圧精度で高速に駆動することができる。
【０３３５】
すなわち２つの出力それぞれに対し、連続する出力期間において、任意の電圧を任意の順番で駆動することができる。
【０３３６】
また２つの出力に対して１つの予備充放電回路２０を共有して用いることにより、各出力ごとに予備充放電回路２０を設ける場合より回路規模を小さくすることができる。
【０３３７】
なお予備充放電回路２０は高速に動作するので、第１、第２予備充放電期間それぞれも短くすることができる。また予備充放電回路２０の消費電力は十分小さく、しかも予備充放電期間だけしか電力を消費しない。一方、第１出力回路１０Ａおよび第２出力回路１０Ｂは、２段階の予備充放電期間に所望の電圧付近まで駆動された電圧を予備充放電期間終了後に高い電圧精度で所望の電圧に駆動するだけなので、高い電流供給能力は必要ない。そのため第１出力回路１０Ａおよび第２出力回路１０Ｂには低消費電力の駆動回路を用いることができる。
【０３３８】
以上のように、図１０の駆動回路を、図１２の駆動方法を行うことにより、高精度出力、高速駆動および低消費電力を実現することができる。
【０３３９】
［第１１の実施の形態］
図１３は、本発明の駆動回路の第１３の実施の形態を示す図であり、液晶表示装置のデータドライバの構成を示している。図１３を参照すると、このドライバは、抵抗ストリング２００と、選択回路３００と、出力端子群４００と、出力段１００と、を備えて構成される。
【０３４０】
抵抗ストリング２００の各接続端子（タップ）において、階調に対応したレベル電圧を生成し、各出力期間ごとに、選択回路３００で、任意のレベル電圧を選択し、出力段１００により、各出力端子に出力する。
【０３４１】
出力段１００は、上記各実施の形態の駆動回路（予備充放電回路２０と出力回路１０を備えた駆動回路）を用いることができる。
【０３４２】
各出力の出力段１００には、動作制御信号が送られ、上記各実施の形態における各予備充放電回路２０および出力回路１０の動作を制御する。
【０３４３】
なお、図９および図１０の駆動回路を、図１３の出力段１００に用いる場合には、出力段１００の２出力分を、図９および図１０の駆動回路に置きかえる。
【０３４４】
本発明の駆動回路を、出力段１００に用いることにより、簡単に低消費電力で高速駆動のデータドライバを構成することができる。
【０３４５】
【実施例】
次に、本発明の実施例について図面を参照して説明する。上記実施の形態で説明した駆動回路について、シミュレーションにより得られた結果に基づき具体例について説明する。
【０３４６】
上記各駆動回路において、出力回路は、電流供給能力を低く抑えた高精度出力が可能な回路を用いることができる。したがって、図１３において、所望の電圧付近まで予備充放電された状態であれば、抵抗ストリング２００から直接電荷を供給して出力端子に接続された容量性負荷を駆動することも可能である。この場合、抵抗ストリング２００の電流を十分小さく抑えても高速駆動が可能で、高精度出力および低消費電力を実現することができる。
【０３４７】
これを実現する出力段１００の具体例の一例を図１４に示す。
【０３４８】
図１４は、図２に示した駆動回路の実施例を示す図であり、出力回路１０をＣＭＯＳスイッチ１１１、１１２（相補型トランスファゲート）と、スイッチを制御するインバータ１１０で構成した駆動回路である。予備充放電回路２０は、図２に示した構成と同様とされる。
【０３４９】
出力回路１０の動作、非動作は、動作制御信号により制御することができる。
【０３５０】
本実施例では、図１３の出力段１００に、図１４の駆動回路を用い、また図５の駆動方法で、図１４の駆動回路を動作させたときのシミュレーション結果を示す。
【０３５１】
シミュレーションは、簡単のため、多出力ではなく１出力の構成で行った。
【０３５２】
予備充放電期間は２μｓとし、ＣＭＯＳスイッチ（１１１、１１２）は、予備充放電期間は、オフ、予備充放電期間終了後にオンとする。
【０３５３】
また図１４の予備充放電回路２０の定電流回路２１５、２２５、３２１、４２１は、それぞれ０．５μＡの定電流に設定する。
【０３５４】
出力端子２には、２ｋΩの抵抗素子を介して２０ｐＦの容量素子を接続し、容量素子の他端は、ＧＮＤ電位（０Ｖ）に接続した。またデータドライバの抵抗ストリング２００には、両端に、高位側電源ＶＤＤと低位側電源ＶＳＳの２つの電源電圧を供給し、５μＡの電流が流れるように設定した。なお、電源電圧ＶＤＤ、ＶＳＳはそれぞれ５Ｖ、０Ｖとした。
【０３５５】
図１５に、上記条件における、予備充電期間を含む出力期間のシミュレーション結果を示す。図１５は、抵抗ストリング２００で生成されるレベル電圧が、選択回路３００によって０Ｖから４Ｖに切り替わったときの上記負荷容量の電圧変化を示している。
【０３５６】
比較のため、図１３と出力段の構成が異なる図２１の駆動回路の電圧波形も図１５に示した。図２１の駆動回路のシミュレーションは、図１４を用いた図１３の駆動回路と同じ条件とし、図２１のスイッチ９０１は、図１４の出力回路１０と同じスイッチを用いて同じ制御を行った。
【０３５７】
図１５において、電圧波形Ｃは、図２１に示した駆動回路で駆動したときの波形であり、電圧波形Ｄは、図１３における出力段１００として図１４に示した駆動回路で駆動したときの波形である。
【０３５８】
図１５より、図２１に示した駆動回路で駆動した場合には、出力期間の前半２μｓ（予備充電期間）において、ＮＭＯＳトランジスタ９０２のソースフォロワ動作によって、２．５Ｖ付近まで高速に駆動することができる。しかしながら、ソースフォロワ動作では、選択された階調電圧からおよそ閾値電圧分だけ低い電圧レベルまでしか駆動することができないため、後半は、スイッチ９０１をオンとして、抵抗ストリング２００から直接電流を供給して駆動する。
【０３５９】
図２１の駆動回路では、トランジスタのおよそ閾値電圧差分を抵抗ストリング２００により駆動しなければならないが、上記シミュレーション条件での電流供給能力はやや低いため、予備充電期間終了後に所定の電圧（４Ｖ）まで到達するが遅く、高速駆動が実現できていない。
【０３６０】
一方、図１３に示した駆動回路（出力段として図１４に示した駆動回路を備える）で駆動した場合には、電圧波形Ｄとなり、２μｓの予備充電期間に予備充放電回路２０により、選択されたレベル電圧である４Ｖ付近まで高速に引き上げられているため、予備充電期間終了後は抵抗ストリング２００からの電流供給能力が低くても容易に選択された階調電圧を高い電圧精度で駆動することができ、高速駆動を実現している。
【０３６１】
なお図１４に示した構成は、予備充電期間において、第１差動回路２１と第１出力段３０だけが動作し、予備充放電回路２０のアイドリング電流は合計１μＡと十分小さく、しかも予備充電期間が短いため、予備充放電回路２０の動作による消費電力は十分小さい。
【０３６２】
図１３に示した駆動回路（出力段１００として図１４に示した駆動回路を備える）の消費電力は、抵抗ストリング２００の電流による消費電力と予備充放電回路２０のアイドリング電流による消費電力と容量性負荷の充放電電力である。
【０３６３】
抵抗ストリング２００と予備充放電回路２０の消費電力を小さく抑えることができるため、図１３に示した駆動回路（出力段として図１４に示した駆動回路を備える）は、低消費電力を実現することができる。
【０３６４】
なお図２１に示した駆動回路において、図１３に示した駆動回路（出力段１００として図１４に示した駆動回路を備える）と同等の駆動速度を実現するためには、抵抗ストリング２００に流す電流を相当大きくする必要があり、消費電力が極めて大きくなる。
【０３６５】
したがって、図１３に示した駆動回路（出力段１００として図１４に示した駆動回路を備える）は、図２１に示した駆動回路よりも高速駆動可能とされ、消費電力も十分小さい。
【０３６６】
図１５には、高電圧側に変化する場合（予備充電期間を含む出力期間）が示されているが、低電圧側に変化する場合（予備放電期間を含む出力期間）も同様に、図１３に示した駆動回路（出力段１００として図１４に示した駆動回路を備える）は高速駆動を実現することできる。また、図６に示した駆動方法で動作させたときも同様の効果を得ることができる。
【０３６７】
以上より、図１３に示した駆動回路（出力段１００として図１４に示した駆動回路を備える）の高速駆動と低消費電力の性能が示された。また、電圧精度は、抵抗ストリング２００から直接出力することから、高い電圧精度を実現できる。
【０３６８】
さらに図１４に示した予備充放電回路２０は、所望の電圧付近まで予備充放電できればよいため、厳密な設計は必要なく、カレントミラー回路および差動トランジスタ対はそれぞれ最小サイズから設計することができ、回路の所要面積を小さくすることができる。
【０３６９】
また、各トランジスタの閾値電圧が多少ばらつきをもつ場合でも、予備充放電回路２０によって駆動される電圧が所望の電圧から多少ずれるが、抵抗ストリング２００から直接出力することにより高い電圧精度を実現できる。
【０３７０】
したがって、図１３の出力段１００に図１４の駆動回路を用いたデータドライバは、閾値電圧が多少ばらつきをもつようなプロセスにおいても高精度な電圧出力、高速駆動、低消費電力を実現することができる。
【０３７１】
また、図１０に示した第１出力回路１０Ａおよび第２出力回路１０Ｂに、図１４の出力回路１０と同様のＣＭＯＳスイッチを用いて、図１１または図１２の駆動方法を行う場合も、図１３に示した駆動回路（出力段１００として図１４に示した駆動回路を備える）と同様の効果を得ることができる。
【０３７２】
［第２実施例］
図１６は、図１３に示した出力段１００の別の実施例を示す図である。図１６を参照すると、この実施例は、図４に示した駆動回路において、出力回路１０を図１４と同様のＣＭＯＳスイッチ（１１１、１１２）と、インバータ１１０で構成したものである。出力回路１０の動作、非動作は動作制御信号により制御することができる。
【０３７３】
本実施例において、図１６に示した構成を、図１３に示した構成の出力段１００に適用し、また図６に示した駆動方法に従って、図１６に示した駆動回路を動作させたところ、図１５の電圧波形Ｄと同様のシミュレーション結果を得ることができた。なおシミュレーション条件は、前記第１実施例の場合と同じとし、差動回路２３、第１出力段３０、第２出力段４０の各定電流回路２１５、３２１、４２１は、それぞれ０．５μＡとした。
【０３７４】
このため、予備充放電期間における予備充放電回路２０のアイドリング電流は、差動回路２３と第１出力段３０の合計で１μＡとなり、十分小さい電流となっている。
【０３７５】
図１４および図１６の予備充放電回路２０は、同様の作用を行うため、図１６に示した構成を備えた図１３の駆動回路においても、図１４に示した構成を備えた図１３の駆動回路と同様に、高精度出力、高速駆動、低消費電力を実現できる。
【０３７６】
［第３実施例］
本発明の駆動回路は、一般的な駆動回路に対しても応用することができ、本発明の駆動回路の出力回路に従来の駆動回路を適用した場合、低消費電力または高速駆動の性能を向上させることができる。図１７は、その具体例の一例を示す図である。
【０３７７】
図１７は、図２に示した駆動回路の実施例であり、出力回路１０を、オペアンプ１２０（ボルテージフォロワ）と、オペアンプ１２０の出力と出力端子２との接続を制御するスイッチ１２１で構成したものである。図１７に示した出力回路１０は、図１３の出力段１００にも適用できる。
【０３７８】
また、図１３と異なる駆動回路であっても、図１７における入力端子１に複数のレベル電圧を与える駆動回路であれば、図１７に示した構成を適用することができる。
【０３７９】
本実施例では、図５に示した駆動方法で、図１７に示した駆動回路を動作させたときのシミュレーション結果を示す。図１７の駆動回路のシミュレーションにおいて、予備充放電回路２０を動作させる予備充放電期間を５μｓとし、予備充放電期間においてスイッチ１２１をオフとしてオペアンプ１２０の出力を遮断する。
【０３８０】
これは、オペアンプ１２０を頻繁に動作、非動作を切り替えると、オペアンプ１２０の出力が不安定になり、かえってオペアンプの消費電力が増加するので、予備充放電期間においても、オペアンプ１２０を動作させている。
【０３８１】
予備充放電期間終了後は、スイッチ１２１をオンとして、オペアンプ１２０により高い電圧精度で駆動を行う。なおオペアンプ１２０のアイドリング電流は約１０μＡとし、予備充放電回路２０の定電流回路２１５、２２５、３２１、４２１の電流はどちらも０．５μＡとし、十分小さい電流に設定した。
【０３８２】
出力端子２には、１０ｋΩの抵抗素子を介して１００ｐＦの容量素子を接続し、容量素子の他端は、ＧＮＤ（０Ｖ）に接続した。なお、電源電圧ＶＤＤ、ＶＳＳはそれぞれ５Ｖ、０Ｖとした。
【０３８３】
図１８は、上記条件における予備充電期間を含む出力期間のシミュレーション結果を示す図である。図１８には、電圧Ｖｉｎを０Ｖから４．９Ｖに変化させたときの上記負荷容量の電圧変化が示されている。図１８には、比較のため、予備充放電回路２０およびスイッチ１２１を持たないオペアンプ１２０単独で駆動したときの電圧波形も示されている。電圧波形Ａはオペアンプ１２０単独で駆動したときの電圧波形で、電圧波形Ｂは図１７の駆動回路で駆動したときの電圧波形である。
【０３８４】
図１８から、予備充放電回路２０を設けたことにより、駆動速度が大幅に向上していることがわかる。これは、予備充放電回路２０が、位相補償手段を有するオペアンプに比べて、出力電圧Ｖｏｕｔの変動に対する充電作用の応答が速いためである。
【０３８５】
また、予備充放電回路２０の各定電流回路に流す電流は小さく、予備充電期間も短いため、予備充放電回路２０の動作による消費電力の増加は十分小さい。
【０３８６】
したがって、図１７に示した駆動回路の消費電力は、オペアンプ１２０単独で駆動する場合と同程度の消費電力である。
【０３８７】
一方、オペアンプ１２０単独で、図１７に示した駆動回路と同等の駆動速度を実現する場合、アイドリング電流を十分大きくしなければならず、消費電力が大幅に増加する。
【０３８８】
図１８には、高電圧側に変化する場合（予備充電期間を含む出力期間）だけが示されているが、低電圧側に変化する場合（予備放電期間を含む出力期間）も同様に、図１７に示した駆動回路によって、高速駆動を実現することできる。また、図６に示した駆動方法で動作させたときも、同様の効果を得ることができる。
【０３８９】
以上より、図１７に示した駆動回路は、オペアンプ単独駆動よりも高速駆動または低消費電力が実現できることが明らかにされた。
【０３９０】
また、図１０における第１出力回路１０Ａおよび第２出力回路１０Ｂに、図１７に示した出力回路１０と同様の、オペアンプ１２０とスイッチ１２１を用いて、図１１または図１２に示した方法で駆動する場合も、図１７に示した駆動回路と同様の効果を得ることができる。
【０３９１】
［第４実施例］
図１９は、図１７に示した構成とは別の具体例の一例を示す図である。図１９は、図４に示した駆動回路の実施例であり、図１７と同様に、出力回路１０をオペアンプ１２０とスイッチで構成したものである。
【０３９２】
本実施例においても、図６に示した駆動方法で、図１９に示した駆動回路を動作させたとき、図１８に電圧波形Ｂとして示したものと同様のシミュレーション結果を得ることができた。なおシミュレーション条件は、図１７の場合と同じとし、予備充放電回路２０の定電流回路２１５、３２１、４２１については、それぞれ０．５μＡとした。
【０３９３】
このため、予備充放電期間における予備充放電回路２０のアイドリング電流は、差動回路２３と第１出力段３０の１μＡとなり、十分小さい電流となっている。
【０３９４】
図１９において、予備充放電回路２０は，図１７における予備充放電回路２０と同様の作用を行うため、図１９に示した駆動回路においても、オペアンプ単独駆動よりも高速駆動または低消費電力化が可能である。
【０３９５】
【発明の効果】
以上説明したように、本発明によれば、充電手段と第１定電流回路からなる第１出力段と、放電手段と第２定電流回路からなる第２出力段と、第１および第２差動回路とで構成した位相補償手段を持たない予備充放電回路により、出力端子に接続された容量性負荷を所望の電圧付近まで高速に駆動することができる、という効果を奏する。
【０３９６】
このため、本発明によれば、予備充放電に伴う余計な充放電電力や駆動速度の低下を十分小さく抑えることができ、予備充放電回路のアイドリング電流を小さく抑えても高速動作を実現できる。
【０３９７】
また、本発明によれば、電流供給能力を抑えた低消費電力の出力回路と組み合わせることができ、出力期間の前半に予備充放電回路により所望の電圧付近まで高速に駆動し、後半は出力回路により高い電圧精度で所望の電圧に駆動することにより、高精度出力、高速駆動、低消費電力を実現することができる。
【図面の簡単な説明】
【図１】本発明の駆動回路の第１の実施の形態の構成を示す図である。
【図２】本発明の駆動回路の第２の実施の形態の構成を示す図であり、図１における予備充放電回路２０の具体的な回路構成を示す図である。
【図３】本発明の駆動回路の第３の実施の形態の構成を示す図である。
【図４】本発明の駆動回路の第４の実施の形態の構成を示す図であり、図２における予備充放電回路２０の別の具体的な回路構成を示す図である。
【図５】本発明の駆動回路の第５の実施の形態を説明するための図であり、（ａ）は図２の駆動回路の制御方法、（ｂ）はそのときの出力電圧波形図である。
【図６】図４の駆動回路の制御方法を説明するための図である。
【図７】本発明の駆動回路の第６の実施の形態を説明するための図であり、（ａ）は図２の駆動回路の別の制御方法、（ｂ）はそのときの出力電圧波形図である。
【図８】図４の駆動回路の別の制御方法を説明するための図である。
【図９】本発明の駆動回路の第７の実施の形態の構成を示す図である。
【図１０】本発明の駆動回路の第８の実施の形態の構成を示す図であり、図９における予備充放電回路２０の具体的な回路構成を示す図である。
【図１１】本発明の駆動回路の第９の実施の形態を示す図であり、図（ａ）は図１０の駆動回路の制御方法、（ｂ）は出力電圧波形図である。
【図１２】本発明の駆動回路の第１０の実施の形態を示す図であり、（ａ）は図１０の駆動回路の別の制御方法、（ｂ）は出力端子２Ａの出力電圧波形図、（ｃ）は出力端子２Ｂの出力電圧波形図である。
【図１３】本発明の駆動回路の第１１の実施の形態の構成を示す図であり、液晶表示装置のデータドライバの構成のの一例を示す図である。
【図１４】本発明の駆動回路の第１実施例を示す図であり、図１３の出力段１００に用いることのできる具体的な回路構成を示す図である。
【図１５】第１実施例における出力電圧波形のシミュレーション結果を示す図である。
【図１６】本発明の駆動回路の第２実施例を示す図であり、図１３の出力段１００に用いることのできる別の具体的な回路構成を示す図である。
【図１７】本発明の駆動回路の第３実施例の構成を示す図である。
【図１８】第３実施例における出力電圧波形のシミュレーション結果を示す図である。
【図１９】本発明の駆動回路の第３実施例の構成を示す図である。
【図２０】抵抗ストリングから直接容量性負荷へ電荷を供給する従来の駆動回路の構成を示す図である。
【図２１】図２０よりも高速駆動が可能な従来の別の駆動回路の構成を示す図である。
【図２２】従来のオペアンプの構成を示す図である。
【図２３】低消費電力が可能な従来の別のオペアンプの構成を示す図である。
【図２４】低消費電力が可能な従来のオペアンプを含む駆動回路の構成を示す図である。
【符号の説明】
１、１Ａ、１Ｂ 入力端子
２、２Ａ、２Ｂ 出力端子
１０、１０Ａ、１０Ｂ 出力回路
２０ 予備充放電回路
２１、２２、２３ 差動回路
３０ 第１出力段
３１ 充電手段
３２ 第１定電流回路
４０ 第２出力段
４１ 放電手段
４２ 第２定電流回

Claims (19)

1. 入力端子からの入力信号電圧を入力して出力端子を駆動する出力回路と、前記出力端子を予備充放電する予備充放電回路とを備えた駆動回路であって、
   前記予備充放電回路が、
   前記入力端子からの入力信号電圧と前記出力端子の出力信号電圧を差動入力する第１、及び第２の差動回路と、
   前記第１の差動回路からの出力信号を制御端子に入力し前記第１の差動回路からの出力信号に応じて高位側電源から前記出力端子を充電する第１のトランジスタと、前記出力端子に接続され前記出力端子を低位側電源に放電する第１電流源回路とを含む第１出力段と、
   前記第２の差動回路からの出力信号を制御端子に入力し前記第２の差動回路からの出力信号に応じて前記出力端子を低位側電源に放電する第２のトランジスタと、前記出力端子に接続され前記出力端子を高位側電源に充電する第２電流源回路とを含む第２出力段と、
   を備え、
   前記第１出力段及び前記第１の差動回路の動作と、前記第２出力段及び前記第２の差動回路の動作をそれぞれ個別に制御する動作制御信号を含むことを特徴とする駆動回路。
2. 入力端子からの入力信号電圧を入力して出力端子を駆動する出力回路と、前記出力端子を予備充放電する予備充放電回路とを備えた駆動回路であって、
   前記予備充放電回路が、
   前記入力端子からの入力信号電圧と前記出力端子の出力信号電圧を差動入力する少なくとも１つの差動回路と、
   前記差動回路からの出力信号を制御端子に入力し前記差動回路からの出力信号に応じて高位側電源から前記出力端子を充電する第１のトランジスタと、前記出力端子に接続され前記出力端子を低位側電源に放電する第１電流源回路とを含む第１出力段と、
   前記差動回路からの出力信号を制御端子に入力し前記差動回路からの出力信号に応じて前記出力端子を低位側電源に放電する第２のトランジスタと、前記出力端子に接続され前記出力端子を高位側電源に充電する第２電流源回路とを含む第２出力段と、
   を備え、
   前記第１出力段および前記第２出力段および前記差動回路をそれぞれ個別に制御する動作制御信号を含み、
   前記予備充放電回路を動作させる予備充放電期間において、前記予備充放電期間の前半に少なくとも前記第１出力段または前記第２出力段のいずれか一方を動作させ、前記予備充放電期間の後半に他方を動作させる、ことを特徴とする駆動回路。
3. 前記予備充放電回路を動作させる予備充放電期間において、前記予備充放電期間の前半に少なくとも前記第１出力段または前記第２出力段のいずれか一方を動作させ、前記予備充放電期間の後半に他方を動作させることを特徴とする請求項１記載の駆動回路。
4. 前記動作制御信号は、前記予備充放電回路と前記出力回路とを制御し、所望の電圧を出力する出力期間において、前記出力期間の前半に少なくとも前記予備充放電回路は動作させ、前記出力期間の後半に前記出力回路だけを動作させることを特徴とする請求項１記載の駆動回路
5. 前記予備充放電回路と、２つの前記出力回路と、を備え、
   前記予備充放電回路は、前記入力端子からの入力信号電圧と前記出力端子の出力信号電圧を差動入力する前記差動回路として、出力がそれぞれ第１及び第２のトランジスタの制御端子に接続された第１および第２の差動回路とを含み、２つの前記出力回路それぞれと前記第１差動回路および前記第１出力段または前記第２差動回路および前記第２出力段との接続を行う切替スイッチ群とを含み、
   前記動作制御信号は２つの前記出力回路および前記切替スイッチ群も制御し、所望の電圧を出力する出力期間において、前記出力期間の前半に少なくとも前記予備充放電回路は動作させ、前記出力期間の後半に２つの前記出力回路だけを動作させることを特徴とする請求項２記載の駆動回路。
6. 前記出力回路の入力信号電圧が、抵抗ストリングの接続端子より取り出した複数の電圧の中から選択された電圧であり、
   前記出力回路が、前記入力信号電圧をそのまま出力するか、遮断するスイッチを含む、ことを特徴とする請求項１又は２に記載の駆動回路。
7. 前記出力回路が、オペアンプと、前記オペアンプの出力を遮断するスイッチとを含んで構成されることを特徴とする請求項１乃至５のいずれか一に記載の駆動回路。
8. 入力端子からの入力信号電圧を入力して出力端子を駆動する出力回路と、
   前記出力端子を予備充放電する予備充放電回路とを備えた駆動回路であって、
   前記予備充放電回路が、
   前記入力端子からの入力信号電圧と前記出力端子の出力信号電圧を差動入力する第１、及び第２の差動回路と、
   前記第１の差動回路の出力電圧が制御端子に接続されてオン及びオフされオン時には前記出力電圧により流れる電流が制御され高位側電源から前記出力端子を充電する第１導電型のトランジスタと、動作制御信号でオン及びオフ制御される第１のスイッチとが、前記高位側電源と前記出力端子との間に直列に接続されるとともに、
   前記出力端子から低位側電源に放電する第１の定電流源回路と、前記動作制御信号でオン及びオフ制御される第２のスイッチとが、前記出力端子と前記低位側電源との間に直列に接続されてなる第１の出力段と、
   前記第２の差動回路の出力電圧が制御端子に接続されてオン及びオフされオン時には前記出力電圧により流れる電流が制御され前記出力端子から前記低位側電源に放電する第２導電型のトランジスタと、前記動作制御信号でオン及びオフ制御される第３のスイッチとが、前記出力端子と前記低位側電源との間に直列に接続されるとともに、
   前記高側電源側から前記出力端子を充電する第２の定電流源回路と、前記動作制御信号でオン及びオフ制御される第４のスイッチとが、前記高位側電源と前記出力端子との間に直列に接続されてなる第２の出力段と、
   を備えたことを特徴とする駆動回路。
9. 前記第１、第２の差動回路が、前記入力端子と前記出力端子の信号電圧を差動入力し、極性が互いに逆の第１、第２の差動対トランジスタと、前記第１、及び第２の差動対トランジスタにそれぞれ接続される第１、及び第２の負荷回路と、前記第１、第２の差動対トランジスタにそれぞれ電流を供給する第１、第２の定電流源と、をそれぞれ備え、
   前記第１、第２の定電流源から、前記第１、第２の差動対トランジスタにそれぞれ定電流を供給するパスを前記動作制御信号に基づきオン及びオフ制御する第５、第６のスイッチをそれぞれ備えたことを特徴とする請求項８に記載の駆動回路。
10. 入力端子からの入力信号電圧を入力して出力端子を駆動する出力回路と、
    前記出力端子を予備充放電する予備充放電回路とを備えた駆動回路であって、
    前記予備充放電回路が、
    前記入力端子からの入力信号電圧と前記出力端子の出力信号電圧を差動入力する第１の差動回路と、
    前記第１の差動回路の第１の出力電圧が制御端子に接続されてオン及びオフされオン時には前記第１の出力電圧により流れる電流が制御され高位側電源から前記出力端子を充電する第１導電型のトランジスタと、動作制御信号でオン及びオフ制御される第１のスイッチとが、前記高位側電源と前記出力端子との間に直列に接続されるとともに、
    前記出力端子から低位側電源に放電する第１の定電流源回路と、前記動作制御信号でオン及びオフ制御される第２のスイッチとが、前記出力端子と前記低位側電源との間に直列に接続されてなる第１の出力段と、
    前記第１の差動回路の第２の出力電圧が制御端子に接続されてオン及びオフされオン時には前記第２の出力電圧により流れる電流が制御され前記出力端子から前記低位側電源に放電する第２導電型のトランジスタと、前記動作制御信号でオン及びオフ制御される第３のスイッチとが、前記出力端子と前記低位側電源との間に直列に接続されるとともに、
    前記高側電源側から前記出力端子を充電する第２の定電流源回路と、前記動作制御信号でオン及びオフ制御される第４のスイッチとが、前記高位側電源と前記出力端子と間に直列に接続されてなる第２の出力段と、
    を備え、
    前記第１の差動回路が、前記入力端子と前記出力端子の電圧を差動入力する差動対トランジスタと、差動対トランジスタの負荷回路と、前記差動対トランジスタに電流を供給する定電流源と、前記定電流源から、前記差動対トランジスタに定電流を供給するパスを前記動作制御信号に基づきオン及びオフ制御する第５のスイッチと、を備えたことを特徴とする駆動回路。
11. 前記出力端子の出力電圧の立ち上がりの予備充電期間には、前記第１の差動回路の前記第５のスイッチと前記第１の出力段の前記第１、及び第２のスイッチをオンとし、前記出力回路をオフ状態とし、前記予備充電期間終了後、前記第１の差動回路の前記第５のスイッチと前記第１の出力段の前記第１、及び第２のスイッチをオフとし、前記出力回路をオン状態とし、
    前記出力端子の出力電圧の立ち下がりの予備放電期間には、前記第２の差動回路の前記第６のスイッチと前記第２の出力段の前記第３、及び第４のスイッチをオンとし、前記出力回路をオフ状態とし、前記予備放電期間終了後、前記第２の差動回路の前記第６のスイッチと前記第２の出力段の前記第３、及び第４のスイッチをオフとし、前記出力回路をオン状態とする、ことを特徴とする請求項９に記載の駆動回路。
12. 前記出力端子の予備充電期間には、前記第１の差動回路の前記第５のスイッチと前記第１の出力段の前記第１、及び第２のスイッチをオンとし、前記予備充電期間につづく前記出力端子の予備放電期間には、前記第１の差動回路の第５のスイッチと前記第１の出力段の前記第１、及び第２のスイッチをオフとし、前記第２の差動回路の前記第６のスイッチと前記第２の出力段の前記第３、及び第４のスイッチをオンとし、
    前記予備放電期間終了後、前記第２の差動回路の前記第６のスイッチと前記第２の出力段の前記第３、及び第４のスイッチをオフとし、前記出力回路をオン状態とする、ことを特徴とする請求項９に記載の駆動回路。
13. 前記出力端子の出力電圧の立ち上がりの予備充電期間には、前記第１の差動回路の各スイッチと前記第１の出力段の前記第１、及び第２のスイッチをオンとし、前記出力回路をオフ状態とし、予備充電期間終了後、前記第１の差動回路の前記スイッチと前記第１の出力段の前記第１、及び第２のスイッチをオフとし、前記出力回路をオン状態とし、
    前記出力端子の出力電圧の立ち下がりの予備放電期間には、前記第１の差動回路の各スイッチと前記第２の出力段の前記第３、及び第４のスイッチをオンとし、前記出力回路をオフ状態とし、前記予備放電期間終了後、前記第１の差動回路の前記スイッチと前記第２の出力段の前記第３、及び第４のスイッチをオフとし、前記出力回路をオン状態とする、ことを特徴とする請求項１０に記載の駆動回路。
14. 前記出力端子の予備充電期間には、前記第１の差動回路の各スイッチと前記第１の出力段の前記第１、及び第２のスイッチをオンとし、前記予備充電期間につづく前記出力端子の予備放電期間には前記第１の出力段の前記第１、及び第２のスイッチをオフとし、前記第２の出力段の前記第３、及び第４のスイッチをオンとし、
    前記第２の予備放電期間終了後、前記第１の差動回路の各スイッチ、及び、前記第２の出力段の前記第３、及び第４のスイッチをオフとし、前記出力回路をオン状態とする、ことを特徴とする請求項１０に記載の駆動回路。
15. 第１、及び第２の入力端子と、
    前記第１、及び第２の入力端子を入力とする第１、及び第２の出力回路と、
    第１、及び第２の出力回路の出力に接続された第１、及び第２の出力端子と、
    前記予備充放電回路と、
    を備え、
    前記予備充放電回路の前記第１、第２の差動回路において、差動入力端の一方は、前記第１の入力端子と前記第２の入力端子の一方にそれぞれ第１、第２のセレクタを介して接続され、差動入力端の他方は、前記第１の出力端子と前記第２の出力端子の一方にそれぞれ第３、第４のセレクタを介して接続され、
    前記第３、第４のセレクタで選択された出力端子が、前記予備充放電回路の前記第１、及び第２の出力段により充放電される、ことを特徴とする請求項８又は９に記載の駆動回路。
16. 前記出力回路が、前記入力端子と前記出力端子間に接続され、前記動作制御信号でオン及びオフ制御されるトランスファゲートを含む、ことを特徴とする請求項１乃至１５のいずれか一に記載の駆動回路。
17. 前記出力回路が、前記入力端子が非反転入力端に接続され、出力端が反転入力端に接続されボルテージフォロワとして機能するオペアンプと、
    前記オペアンプの出力端と前記出力端子との間に接続され、前記動作制御信号でオン及びオフ制御されるトランスファゲートと、を含む、ことを特徴とする請求項１乃至１５のいずれか一に記載の駆動回路。
18. 前記出力端子に接続される容量性負荷を駆動する、ことを特徴とする請求項１乃至１７のいずれか一に記載の駆動回路。
19. 液晶表示装置の駆動回路が、請求項１乃至１７のいずれか一に記載の駆動回路を備えた、ことを特徴とする液晶表示装置。

Images