JP4024458B2 - 半導体装置の実装方法および半導体装置実装体の製造方法 - Google Patents
半導体装置の実装方法および半導体装置実装体の製造方法 Download PDFInfo
- Publication number
- JP4024458B2 JP4024458B2 JP2000192920A JP2000192920A JP4024458B2 JP 4024458 B2 JP4024458 B2 JP 4024458B2 JP 2000192920 A JP2000192920 A JP 2000192920A JP 2000192920 A JP2000192920 A JP 2000192920A JP 4024458 B2 JP4024458 B2 JP 4024458B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- layer
- insulating resin
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、基板上に半導体装置をフリップチップ接続する半導体装置の実装方法および半導体装置実装体の製造方法に係り、特に、生産性を向上する半導体装置の実装方法および半導体装置実装体の製造方法に関する。
【０００２】
【従来の技術】
携帯機器等で用いられる半導体装置を含む基板（半導体装置実装体）には、一層の小型・軽量化が要求されている。また、そのような機器の性能向上のため、半導体装置実装体には優れた電気特性が要求される。これらの要求を同時に満足する半導体装置と基板との接続技術として、フリップチップ方式が採用されるようになってきている。
【０００３】
フリップチップ技術は、半導体装置（半導体チップ）の電極パッド上に突起電極（バンプ）を形成し、基板側に設けられたパッドと位置を合わせて接合する技術である。これにより、基本的に実装面積は半導体チップの面積と等しくなる。また、ボンディングワイヤのようなワイヤを用いていないため、配線長が短く動作周波数が高い場合でも優れた電気特性を確保することができる。
【０００４】
ここで、従来のフリップチップ接続の一例について図７を参照して説明する。図７は、従来のフリップチップ接続のプロセスフローを説明する図である。
【０００５】
まず、同図（ａ）に示すように、パッド１１２が設けられた基板１１１に導電性粒子１１４を含む絶縁層１１３を形成する。次に、同図（ｂ）に示すように、バンプ１１６の形成された半導体チップ１１５を基板１１１上のパッド１１２に位置合わせして、加熱・加圧機構のついたボンディングヘッド１１７でバキューム吸着して基板１１１上に搭載する。
【０００６】
このとき、同図（ｃ）に示すように、加重を加えることによりバンプ１１６とパッド１１２との間に導電性粒子１１４の一部を固定させそれらの間の電気的接続を確立する。また、同時に加熱することにより絶縁層１１３を硬化させる。これらにより、半導体チップ１１５と基板１１１との接続がなされる。
【０００７】
半導体チップ１１５と基板１１１との接続がなされたあと、同図（ｄ）に示すように、絶縁樹脂層１１８を半導体チップ１１５を覆うように形成し硬化させる。これにより、絶縁樹脂層１４２で半導体チップ１１５が封止された基板１１１を得る。
【０００８】
次に、上記とは異なる従来のフリップチップ接続の一例について図８を参照して説明する。図８は、上記とは異なる従来のフリップチップ接続のプロセスフローを説明する図である。
【０００９】
まず、同図（ａ）に示すように、パッド１１２が設けられた基板１１１に絶縁層１１３を形成する。ここで、パッド１１２の上面側には低融点金属層１２１が形成されている。次に、同図（ｂ）に示すように、バンプ１１６の形成された半導体チップ１１５を基板１１１上のパッド１１２に位置合わせして、加熱・加圧機構のついたボンディングヘッド１１７でバキューム吸着して基板１１１上に搭載する。
【００１０】
このとき、同図（ｃ）に示すように、加重を加えることにより低融点金属層１２１の表面に存在する酸化膜を破壊しつつ、パッド１１２の上面側の低融点金属層１２１にバンプ１１６をめり込ませる。さらに、加熱することにより低融点金属層１２１の金属とバンプ１１６との合金１２２をその接合部に生じさせ、それらの間の電気的接続を確立する。また、同時に加熱により絶縁層１１３を硬化させる。これらにより、半導体チップ１１５と基板１１１との接続がなされる。
【００１１】
半導体チップ１１５と基板１１１との接続がなされたあと、同図（ｄ）に示すように、絶縁樹脂層１１８を半導体チップ１１５を覆うように形成し硬化させる。これにより、絶縁樹脂層１４２で半導体チップ１１５が封止された基板１１１を得る。
【００１２】
【発明が解決しようとする課題】
上記で説明した従来のフリップチップ技術は、半導体チップ１１５を基板１１１に搭載するに際し、絶縁層１１３を硬化させて半導体チップ１１５と基板１１１との固着的な接続を行う。この工程には、絶縁層１１３に用いる樹脂の硬化のため、それぞれの半導体チップに対して、通常、２０秒程度以上の時間を要する。そのため、生産性を向上することへの障害になっていた。
【００１３】
本発明は、上記した事情を考慮してなされたもので、基板上に半導体装置をフリップチップ接続する半導体装置の実装方法および半導体装置実装体の製造方法において、半導体装置を基板に搭載するに際し必要となる時間を削減し生産性を向上する半導体装置の実装方法および半導体装置実装体の製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記の課題を解決するため、本発明に係る半導体装置の実装方法または半導体装置実装体の製造方法は、すず層またはすずを含む合金層を上面上に有するパッドを備えた基板上に第１の絶縁樹脂層を形成する工程と、前記第１の絶縁樹脂層が形成された前記基板において、半導体装置に加重を加えて該半導体装置の突起電極を前記基板の前記パッドに接触させる工程と、加熱、加圧を伴うトランスファーモールドを用いて、前記半導体装置を覆うように第２の絶縁樹脂層を形成・硬化し、同時に、該加熱で前記第１の絶縁樹脂層を硬化しかつ前記すず層または前記合金層と前記突起電極との接合部に該すず層または該合金層と該突起電極との合金を生じさせる工程とを有することを特徴とする。
【００１５】
実装される半導体装置の突起電極に接続されるべきパッドを有する基板上に第１の絶縁樹脂層を形成したあと、半導体装置に加重を加えてその突起電極をパッドに接触させる。パッド上には、すず層またはすずを含む合金層が存在する。その後、加熱、加圧を伴うトランスファーモールドを用いて、半導体装置を覆うように第２の絶縁樹脂層を形成・硬化し、同時に、該加熱で第１の絶縁樹脂層を硬化しかつすず層または合金層と突起電極との接合部に該すず層または該合金層と該突起電極との合金を生じさせる。
【００１６】
これにより、第２の絶縁樹脂層を形成・硬化しつつ第１の絶縁樹脂層を硬化させることができるので、したがって、半導体装置を基板に搭載するに際し必要となる第１の絶縁樹脂層の硬化に要する時間を大幅に削減し生産性を向上することができる。
【００１８】
低融点金属には、すず（Ｓｎ）、すずをベースとする合金（Ｓｎ−Ｐｂ、Ｓｎ−Ｂｉ、Ｓｎ−Ａｇ、Ｓｎ−Ｉｎなど）を例示することができる。
【００２１】
基板の大きさは、半導体装置（チップ）の大きさと匹敵するほどの大きさであってもよく、半導体装置が複数実装されるほどの大きさであってもよい。半導体装置の大きさと匹敵するほどの大きさの場合は、半導体装置を封止する一種の半導体パッケージとして位置付けられ、半導体装置が複数実装されるほどの大きさの場合は、電子部品の実装される基板への半導体装置の高密度実装が実現される。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照しながら説明する。
【００２３】
まず図１は、本発明の参考例であるフリップチップ接続のプロセスフローを模式的に説明する図である。同図は、（ａ）、（ｂ）、（ｃ）の順に工程が進行する。図２は、図１の続図であって、本発明の参考例であるフリップチップ接続のプロセスフローを模式的に説明する図である。図２は、図１（ｃ）に続き、（ａ）、（ｂ）、（ｃ）の順に工程が進行する。
【００２４】
まず、図１（ａ）に示すように、パッド１２が設けられた基板１１に導電性粒子１４を含む絶縁層１３を形成する。このような絶縁層１３としては、フィルムタイプのもの、ペーストタイプのものいずれも用いることができる。パッド１２は、例えば、銅膜をパターニングして得ることができ、その厚さは数μｍから数十μｍであり、その直径は例えば１００μｍ程度である。パッド１２の表面には金メッキを施してもよい。
【００２５】
次に、同図（ｂ）に示すように、バンプ（突起電極）１６の形成された半導体チップ１５を基板１１上のパッド１２に位置合わせして、加熱・加圧機構のついたボンディングヘッド１７でバキューム吸着して基板１１上に搭載する。ここで、バンプ１６の直径は、基板１１側のパッド１２よりやや小さく数十μｍ程度であり、バンプ１６の高さは例えば数十μｍである。
【００２６】
基板１１としては、ポリイミドフィルムのようなフレキシブルな材質のものであっても、ガラスエポキシのようにリジッドな材質のものであってもよい。ポリイミド基板では数十μｍ程度の薄さものも使用可能であり、ガラスエポキシ基板では、１ｍｍ程度の厚さのものも用いることができる。また、基板１１には、スルーホール基板のほか、ビルドアップ基板のような多層基板を用いることもできる。
【００２７】
基板１１の大きさは、半導体チップ１５の大きさと匹敵するほどの大きさであってもよく、半導体装置が複数実装されるほどの大きさであってもよい。半導体装置が複数実装されるほどの大きさの場合は、電子部品の実装される基板への半導体チップ１５の高密度実装が実現される。
【００２８】
半導体チップ１５をボンディングヘッド１７でバキューム吸着して基板１１上に搭載するとき、同図（ｃ）に示すように、加重を加えることによりバンプ１６とパッド１２との間に導電性粒子１４の一部を固定させそれらの間の電気的接続を確立する。また、同時に補助的に加熱するがごく短い時間（例えば５秒）とし、絶縁層１３の硬化が完了しないままとする。これらにより、半導体チップ１５と基板１１との仮接続がなされる。そして次工程に移行する。
【００２９】
半導体チップ１５と基板１１との仮接続がなされたあと、半導体チップ１５から基板１１表面までを覆い封止するように絶縁樹脂層を形成する。このため、図２（ａ）に示すように、絶縁樹脂４３を導入するための上側金型４２を、半導体チップ１５に樹脂導入および空気排除のための間隙をもってかぶせ、基板１１の下側には下側金型４１をかぶせる。そして、上記間隙の一方から絶縁樹脂４３を導入する。
【００３０】
このような絶縁樹脂層の形成方法はトランスファモールドと呼ばれているが、上記の間隙から絶縁樹脂を導入するには、通常、上記の金型４２の間隙に連続して樹脂を圧入するための導入路が金型４２に一体として設けられる。導入路の先には、ポットがありこのポットにペレット（固形の絶縁樹脂）が投入され、ペレットはプランジャによりポット内で加圧され導入路に押し出される。
【００３１】
上側金型４２内に絶縁樹脂４３が満たされたら、絶縁樹脂４３に熱を加えるなどして硬化させ、図２（ｂ）に示すように、絶縁樹脂４３を固定する。最後に、図２（ｃ）に示すように、金型４１、４２をはずし絶縁樹脂層の形成された基板１１を得る。なお、ここで、基板１１の上面から絶縁樹脂４２の上面までの高さは、例えば数百μｍである。また、図２（ａ）、（ｂ）において、絶縁樹脂４３は、半導体チップ１５の側面より注入されているいるが上面より注入されてもよいことは言うまでない。
【００３２】
絶縁樹脂層は、このようなトランスファモールドにより形成する以外にポッティングまたは印刷により形成することもできる。
【００３３】
ポッティング、印刷の場合は、絶縁樹脂層を形成したあと加熱してこれを硬化させ、加えて熱伝導により絶縁層１３も同時に加熱して基板１１と半導体チップ１５とを完全に接続することができる。
【００３４】
トランスファモールドによる場合は、絶縁樹脂層を形成する際に熱および圧力（例えば、１８０℃、１０ＭＰａ）が加わり、絶縁層１３も硬化する。これにより、基板１１と半導体チップ１５とを完全に接続することができる。また、この場合は、ポッティング、印刷の場合より圧力が加わる分だけ確実性が増す基板１１と半導体チップ１５との接続を実現する。なお、トランスファモールドで圧力を保持する時間は、例えば、９０秒程度である。したがって、この場合絶縁層１３の材料としてこの９０秒以内に硬化するものであれば用いることができる。
【００３５】
次に、本発明の実施形態について図３、図４を参照して説明する。図３は、本発明の実施形態であるフリップチップ接続のプロセスフローを模式的に説明する図である。同図は、（ａ）、（ｂ）、（ｃ）の順に工程が進行する。図４は、図３の続図であって、本発明の実施形態であるフリップチップ接続のプロセスフローを模式的に説明する図である。図４は、図３（ｃ）に続き、（ａ）、（ｂ）、（ｃ）の順に工程が進行し、また、すでに説明した構成には同一番号を付してある。
【００３６】
まず、同図（ａ）に示すように、パッド１２が設けられた基板１１に絶縁層１３を形成する。ここで、パッド１２の上面側には低融点金属層２１が形成されている。低融点金属としては、すず（Ｓｎ）、すずをベースとする合金（Ｓｎ−Ｐｂ、Ｓｎ−Ｂｉ、Ｓｎ−Ａｇ、Ｓｎ−Ｉｎなど）を例示できる。次に、同図（ｂ）に示すように、バンプ１６の形成された半導体チップ１５を基板１１上のパッド１２に位置合わせして、加熱・加圧機構のついたボンディングヘッド１７でバキューム吸着により基板１１上に搭載する。
【００３７】
このとき、同図（ｃ）に示すように、加重を加えることによりパッド１２の上面側の低融点金属層２１にバンプ１６を接触させる。このとき、補助的に加熱するがごく短時間（例えば５秒）とし、低融点金属層２１の金属とバンプ１６との合金２２のその接合部における発生が未だ完全ではない状態でそれらの間の電気的接続を得る。また、このとき絶縁層１３の硬化も完了していない状態であるが、これらにより、半導体チップ１５と基板１１との仮接続とする。
【００３８】
半導体チップ１５と基板１１との仮接続がなされたあと、図４（ａ）〜（ｃ）に示すように、半導体チップ１５から基板１１表面までを覆い封止するように絶縁樹脂４３の層を形成する。
【００３９】
絶縁樹脂４３の形成については、上記で説明した参考例と同様であるが、参考までにこれを、ポッティング、印刷で行う場合は、絶縁樹脂４３を形成したあと加熱してこれを硬化させ、加えて熱伝導により絶縁層１３も同時に加熱しかつ低融点金属層２１の金属とバンプ１６との合金２２をその接合部に十分生じさせ、基板１１と半導体チップ１５とを完全に接続することができる。
【００４０】
トランスファモールドによる場合は、絶縁樹脂４３の層を形成する際に熱および圧力（例えば、１８０℃、１０ＭＰａ）が加わり、絶縁層１３を硬化しかつ低融点金属層２１の金属とバンプ１６との合金２２をその接合部に十分生じさせる。これにより、基板１１と半導体チップ１５とを完全に接続することができる。なお、トランスファモールドで圧力を保持する時間は、例えば、９０秒程度である。したがって、この場合絶縁層１３の材料としてこの９０秒以内に硬化するものであれば用いることができる。
【００４１】
次に、上記とは異なる参考例について図５、図６を参照して説明する。図５は、上記とは異なる参考例であるフリップチップ接続のプロセスフローを模式的に説明する図である。同図は、（ａ）、（ｂ）、（ｃ）の順に工程が進行する。図６は、図５の続図であって、上記とは異なる参考例であるフリップチップ接続のプロセスフローを模式的に説明する図である。図６は、図５（ｃ）に続き、（ａ）、（ｂ）、（ｃ）の順に工程が進行し、また、すでに説明した構成には同一番号を付してある。
【００４２】
まず、同図（ａ）に示すように、パッド１２が設けられた基板１１に絶縁層１３を形成する。次に、同図（ｂ）に示すように、バンプ１６の形成された半導体チップ１５を基板１１上のパッド１２に位置合わせして、加熱・加圧機構のついたボンディングヘッド１７でバキューム吸着により基板１１上に搭載する。なお、このパッド１２の表面には、金、すず等のメッキがなされていてもよい。
【００４３】
このとき、同図（ｃ）に示すように、加重を加えることによりパッド１２の上面側にバンプ１６を圧接させる。このとき、補助的に加熱するがごく短時間（例えば５秒）とする。また、このとき絶縁層１３の硬化は完了していない状態であるが、これらにより、半導体チップ１５と基板１１との仮接続とする。
【００４４】
半導体チップ１５と基板１１との仮接続がなされたあと、図６（ａ）〜（ｃ）に示すように、半導体チップ１５から基板１１表面までを覆い封止するように絶縁樹脂４３の層を形成する。
【００４５】
絶縁樹脂４３の形成については、上記にすでに説明した参考例、実施形態と同様であるが、これを、ポッティング、印刷で行う場合は、絶縁樹脂４３を形成したあと加熱してこれを硬化させ、加えて熱伝導により絶縁層１３も同時に加熱し基板１１と半導体チップ１５とを完全に接続することができる。
【００４６】
トランスファモールドによる場合は、絶縁樹脂４３の層を形成する際に熱および圧力（例えば、１８０℃、１０ＭＰａ）が加わり、これにより、絶縁層１３が硬化し、基板１１と半導体チップ１５とを完全に接続することができる。なお、トランスファモールドで圧力を保持する時間は、例えば、９０秒程度である。したがって、この場合絶縁層１３の材料としてこの９０秒以内に硬化するものであれば用いることができる。
【００４７】
また、上記のそれぞれの参考例、実施形態において、モールド終了後にポストキュアを施すこともできる。ポストキュアにより絶縁層１３および絶縁樹脂４３の層の硬化をより進めることができ、さらに信頼性が高い半導体装置実装体を得ることができる。ポストキュアとは、絶縁樹脂４３の層を形成した後、高温で放置することを言うが、例えば１８０℃、４時間程度の放置を行うことを採用することができる。
【００４８】
【発明の効果】
以上詳述したように、本発明によれば、半導体装置の実装方法および半導体装置実装体の製造方法において、生産性を向上することができる。
【図面の簡単な説明】
【図１】 本発明の参考例であるフリップチップ接続のプロセスフローを模式的に説明する図。
【図２】 図１の続図であって、本発明の参考例であるフリップチップ接続のプロセスフローを模式的に説明する図。
【図３】 本発明の実施形態であるフリップチップ接続のプロセスフローを模式的に説明する図。
【図４】 図３の続図であって、本発明の実施形態であるフリップチップ接続のプロセスフローを模式的に説明する図。
【図５】 上記とは異なる参考例であるフリップチップ接続のプロセスフローを模式的に説明する図。
【図６】 図５の続図であって、上記とは異なる参考例であるフリップチップ接続のプロセスフローを模式的に説明する図。
【図７】 従来のフリップチップ接続のプロセスフローを説明する図。
【図８】 上記とは異なる従来のフリップチップ接続のプロセスフローを説明する図。
【符号の説明】
１１ 基板
１２ パッド
１３ 絶縁層
１４ 導電性粒子
１５ 半導体チップ
１６ バンプ
１７ ボンディングヘッド
２１ 低融点金属層
２２ 合金
４１ 下側金型
４２ 上側金型
４３ 絶縁樹脂
【発明の属する技術分野】
本発明は、基板上に半導体装置をフリップチップ接続する半導体装置の実装方法および半導体装置実装体の製造方法に係り、特に、生産性を向上する半導体装置の実装方法および半導体装置実装体の製造方法に関する。
【０００２】
【従来の技術】
携帯機器等で用いられる半導体装置を含む基板（半導体装置実装体）には、一層の小型・軽量化が要求されている。また、そのような機器の性能向上のため、半導体装置実装体には優れた電気特性が要求される。これらの要求を同時に満足する半導体装置と基板との接続技術として、フリップチップ方式が採用されるようになってきている。
【０００３】
フリップチップ技術は、半導体装置（半導体チップ）の電極パッド上に突起電極（バンプ）を形成し、基板側に設けられたパッドと位置を合わせて接合する技術である。これにより、基本的に実装面積は半導体チップの面積と等しくなる。また、ボンディングワイヤのようなワイヤを用いていないため、配線長が短く動作周波数が高い場合でも優れた電気特性を確保することができる。
【０００４】
ここで、従来のフリップチップ接続の一例について図７を参照して説明する。図７は、従来のフリップチップ接続のプロセスフローを説明する図である。
【０００５】
まず、同図（ａ）に示すように、パッド１１２が設けられた基板１１１に導電性粒子１１４を含む絶縁層１１３を形成する。次に、同図（ｂ）に示すように、バンプ１１６の形成された半導体チップ１１５を基板１１１上のパッド１１２に位置合わせして、加熱・加圧機構のついたボンディングヘッド１１７でバキューム吸着して基板１１１上に搭載する。
【０００６】
このとき、同図（ｃ）に示すように、加重を加えることによりバンプ１１６とパッド１１２との間に導電性粒子１１４の一部を固定させそれらの間の電気的接続を確立する。また、同時に加熱することにより絶縁層１１３を硬化させる。これらにより、半導体チップ１１５と基板１１１との接続がなされる。
【０００７】
半導体チップ１１５と基板１１１との接続がなされたあと、同図（ｄ）に示すように、絶縁樹脂層１１８を半導体チップ１１５を覆うように形成し硬化させる。これにより、絶縁樹脂層１４２で半導体チップ１１５が封止された基板１１１を得る。
【０００８】
次に、上記とは異なる従来のフリップチップ接続の一例について図８を参照して説明する。図８は、上記とは異なる従来のフリップチップ接続のプロセスフローを説明する図である。
【０００９】
まず、同図（ａ）に示すように、パッド１１２が設けられた基板１１１に絶縁層１１３を形成する。ここで、パッド１１２の上面側には低融点金属層１２１が形成されている。次に、同図（ｂ）に示すように、バンプ１１６の形成された半導体チップ１１５を基板１１１上のパッド１１２に位置合わせして、加熱・加圧機構のついたボンディングヘッド１１７でバキューム吸着して基板１１１上に搭載する。
【００１０】
このとき、同図（ｃ）に示すように、加重を加えることにより低融点金属層１２１の表面に存在する酸化膜を破壊しつつ、パッド１１２の上面側の低融点金属層１２１にバンプ１１６をめり込ませる。さらに、加熱することにより低融点金属層１２１の金属とバンプ１１６との合金１２２をその接合部に生じさせ、それらの間の電気的接続を確立する。また、同時に加熱により絶縁層１１３を硬化させる。これらにより、半導体チップ１１５と基板１１１との接続がなされる。
【００１１】
半導体チップ１１５と基板１１１との接続がなされたあと、同図（ｄ）に示すように、絶縁樹脂層１１８を半導体チップ１１５を覆うように形成し硬化させる。これにより、絶縁樹脂層１４２で半導体チップ１１５が封止された基板１１１を得る。
【００１２】
【発明が解決しようとする課題】
上記で説明した従来のフリップチップ技術は、半導体チップ１１５を基板１１１に搭載するに際し、絶縁層１１３を硬化させて半導体チップ１１５と基板１１１との固着的な接続を行う。この工程には、絶縁層１１３に用いる樹脂の硬化のため、それぞれの半導体チップに対して、通常、２０秒程度以上の時間を要する。そのため、生産性を向上することへの障害になっていた。
【００１３】
本発明は、上記した事情を考慮してなされたもので、基板上に半導体装置をフリップチップ接続する半導体装置の実装方法および半導体装置実装体の製造方法において、半導体装置を基板に搭載するに際し必要となる時間を削減し生産性を向上する半導体装置の実装方法および半導体装置実装体の製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記の課題を解決するため、本発明に係る半導体装置の実装方法または半導体装置実装体の製造方法は、すず層またはすずを含む合金層を上面上に有するパッドを備えた基板上に第１の絶縁樹脂層を形成する工程と、前記第１の絶縁樹脂層が形成された前記基板において、半導体装置に加重を加えて該半導体装置の突起電極を前記基板の前記パッドに接触させる工程と、加熱、加圧を伴うトランスファーモールドを用いて、前記半導体装置を覆うように第２の絶縁樹脂層を形成・硬化し、同時に、該加熱で前記第１の絶縁樹脂層を硬化しかつ前記すず層または前記合金層と前記突起電極との接合部に該すず層または該合金層と該突起電極との合金を生じさせる工程とを有することを特徴とする。
【００１５】
実装される半導体装置の突起電極に接続されるべきパッドを有する基板上に第１の絶縁樹脂層を形成したあと、半導体装置に加重を加えてその突起電極をパッドに接触させる。パッド上には、すず層またはすずを含む合金層が存在する。その後、加熱、加圧を伴うトランスファーモールドを用いて、半導体装置を覆うように第２の絶縁樹脂層を形成・硬化し、同時に、該加熱で第１の絶縁樹脂層を硬化しかつすず層または合金層と突起電極との接合部に該すず層または該合金層と該突起電極との合金を生じさせる。
【００１６】
これにより、第２の絶縁樹脂層を形成・硬化しつつ第１の絶縁樹脂層を硬化させることができるので、したがって、半導体装置を基板に搭載するに際し必要となる第１の絶縁樹脂層の硬化に要する時間を大幅に削減し生産性を向上することができる。
【００１８】
低融点金属には、すず（Ｓｎ）、すずをベースとする合金（Ｓｎ−Ｐｂ、Ｓｎ−Ｂｉ、Ｓｎ−Ａｇ、Ｓｎ−Ｉｎなど）を例示することができる。
【００２１】
基板の大きさは、半導体装置（チップ）の大きさと匹敵するほどの大きさであってもよく、半導体装置が複数実装されるほどの大きさであってもよい。半導体装置の大きさと匹敵するほどの大きさの場合は、半導体装置を封止する一種の半導体パッケージとして位置付けられ、半導体装置が複数実装されるほどの大きさの場合は、電子部品の実装される基板への半導体装置の高密度実装が実現される。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照しながら説明する。
【００２３】
まず図１は、本発明の参考例であるフリップチップ接続のプロセスフローを模式的に説明する図である。同図は、（ａ）、（ｂ）、（ｃ）の順に工程が進行する。図２は、図１の続図であって、本発明の参考例であるフリップチップ接続のプロセスフローを模式的に説明する図である。図２は、図１（ｃ）に続き、（ａ）、（ｂ）、（ｃ）の順に工程が進行する。
【００２４】
まず、図１（ａ）に示すように、パッド１２が設けられた基板１１に導電性粒子１４を含む絶縁層１３を形成する。このような絶縁層１３としては、フィルムタイプのもの、ペーストタイプのものいずれも用いることができる。パッド１２は、例えば、銅膜をパターニングして得ることができ、その厚さは数μｍから数十μｍであり、その直径は例えば１００μｍ程度である。パッド１２の表面には金メッキを施してもよい。
【００２５】
次に、同図（ｂ）に示すように、バンプ（突起電極）１６の形成された半導体チップ１５を基板１１上のパッド１２に位置合わせして、加熱・加圧機構のついたボンディングヘッド１７でバキューム吸着して基板１１上に搭載する。ここで、バンプ１６の直径は、基板１１側のパッド１２よりやや小さく数十μｍ程度であり、バンプ１６の高さは例えば数十μｍである。
【００２６】
基板１１としては、ポリイミドフィルムのようなフレキシブルな材質のものであっても、ガラスエポキシのようにリジッドな材質のものであってもよい。ポリイミド基板では数十μｍ程度の薄さものも使用可能であり、ガラスエポキシ基板では、１ｍｍ程度の厚さのものも用いることができる。また、基板１１には、スルーホール基板のほか、ビルドアップ基板のような多層基板を用いることもできる。
【００２７】
基板１１の大きさは、半導体チップ１５の大きさと匹敵するほどの大きさであってもよく、半導体装置が複数実装されるほどの大きさであってもよい。半導体装置が複数実装されるほどの大きさの場合は、電子部品の実装される基板への半導体チップ１５の高密度実装が実現される。
【００２８】
半導体チップ１５をボンディングヘッド１７でバキューム吸着して基板１１上に搭載するとき、同図（ｃ）に示すように、加重を加えることによりバンプ１６とパッド１２との間に導電性粒子１４の一部を固定させそれらの間の電気的接続を確立する。また、同時に補助的に加熱するがごく短い時間（例えば５秒）とし、絶縁層１３の硬化が完了しないままとする。これらにより、半導体チップ１５と基板１１との仮接続がなされる。そして次工程に移行する。
【００２９】
半導体チップ１５と基板１１との仮接続がなされたあと、半導体チップ１５から基板１１表面までを覆い封止するように絶縁樹脂層を形成する。このため、図２（ａ）に示すように、絶縁樹脂４３を導入するための上側金型４２を、半導体チップ１５に樹脂導入および空気排除のための間隙をもってかぶせ、基板１１の下側には下側金型４１をかぶせる。そして、上記間隙の一方から絶縁樹脂４３を導入する。
【００３０】
このような絶縁樹脂層の形成方法はトランスファモールドと呼ばれているが、上記の間隙から絶縁樹脂を導入するには、通常、上記の金型４２の間隙に連続して樹脂を圧入するための導入路が金型４２に一体として設けられる。導入路の先には、ポットがありこのポットにペレット（固形の絶縁樹脂）が投入され、ペレットはプランジャによりポット内で加圧され導入路に押し出される。
【００３１】
上側金型４２内に絶縁樹脂４３が満たされたら、絶縁樹脂４３に熱を加えるなどして硬化させ、図２（ｂ）に示すように、絶縁樹脂４３を固定する。最後に、図２（ｃ）に示すように、金型４１、４２をはずし絶縁樹脂層の形成された基板１１を得る。なお、ここで、基板１１の上面から絶縁樹脂４２の上面までの高さは、例えば数百μｍである。また、図２（ａ）、（ｂ）において、絶縁樹脂４３は、半導体チップ１５の側面より注入されているいるが上面より注入されてもよいことは言うまでない。
【００３２】
絶縁樹脂層は、このようなトランスファモールドにより形成する以外にポッティングまたは印刷により形成することもできる。
【００３３】
ポッティング、印刷の場合は、絶縁樹脂層を形成したあと加熱してこれを硬化させ、加えて熱伝導により絶縁層１３も同時に加熱して基板１１と半導体チップ１５とを完全に接続することができる。
【００３４】
トランスファモールドによる場合は、絶縁樹脂層を形成する際に熱および圧力（例えば、１８０℃、１０ＭＰａ）が加わり、絶縁層１３も硬化する。これにより、基板１１と半導体チップ１５とを完全に接続することができる。また、この場合は、ポッティング、印刷の場合より圧力が加わる分だけ確実性が増す基板１１と半導体チップ１５との接続を実現する。なお、トランスファモールドで圧力を保持する時間は、例えば、９０秒程度である。したがって、この場合絶縁層１３の材料としてこの９０秒以内に硬化するものであれば用いることができる。
【００３５】
次に、本発明の実施形態について図３、図４を参照して説明する。図３は、本発明の実施形態であるフリップチップ接続のプロセスフローを模式的に説明する図である。同図は、（ａ）、（ｂ）、（ｃ）の順に工程が進行する。図４は、図３の続図であって、本発明の実施形態であるフリップチップ接続のプロセスフローを模式的に説明する図である。図４は、図３（ｃ）に続き、（ａ）、（ｂ）、（ｃ）の順に工程が進行し、また、すでに説明した構成には同一番号を付してある。
【００３６】
まず、同図（ａ）に示すように、パッド１２が設けられた基板１１に絶縁層１３を形成する。ここで、パッド１２の上面側には低融点金属層２１が形成されている。低融点金属としては、すず（Ｓｎ）、すずをベースとする合金（Ｓｎ−Ｐｂ、Ｓｎ−Ｂｉ、Ｓｎ−Ａｇ、Ｓｎ−Ｉｎなど）を例示できる。次に、同図（ｂ）に示すように、バンプ１６の形成された半導体チップ１５を基板１１上のパッド１２に位置合わせして、加熱・加圧機構のついたボンディングヘッド１７でバキューム吸着により基板１１上に搭載する。
【００３７】
このとき、同図（ｃ）に示すように、加重を加えることによりパッド１２の上面側の低融点金属層２１にバンプ１６を接触させる。このとき、補助的に加熱するがごく短時間（例えば５秒）とし、低融点金属層２１の金属とバンプ１６との合金２２のその接合部における発生が未だ完全ではない状態でそれらの間の電気的接続を得る。また、このとき絶縁層１３の硬化も完了していない状態であるが、これらにより、半導体チップ１５と基板１１との仮接続とする。
【００３８】
半導体チップ１５と基板１１との仮接続がなされたあと、図４（ａ）〜（ｃ）に示すように、半導体チップ１５から基板１１表面までを覆い封止するように絶縁樹脂４３の層を形成する。
【００３９】
絶縁樹脂４３の形成については、上記で説明した参考例と同様であるが、参考までにこれを、ポッティング、印刷で行う場合は、絶縁樹脂４３を形成したあと加熱してこれを硬化させ、加えて熱伝導により絶縁層１３も同時に加熱しかつ低融点金属層２１の金属とバンプ１６との合金２２をその接合部に十分生じさせ、基板１１と半導体チップ１５とを完全に接続することができる。
【００４０】
トランスファモールドによる場合は、絶縁樹脂４３の層を形成する際に熱および圧力（例えば、１８０℃、１０ＭＰａ）が加わり、絶縁層１３を硬化しかつ低融点金属層２１の金属とバンプ１６との合金２２をその接合部に十分生じさせる。これにより、基板１１と半導体チップ１５とを完全に接続することができる。なお、トランスファモールドで圧力を保持する時間は、例えば、９０秒程度である。したがって、この場合絶縁層１３の材料としてこの９０秒以内に硬化するものであれば用いることができる。
【００４１】
次に、上記とは異なる参考例について図５、図６を参照して説明する。図５は、上記とは異なる参考例であるフリップチップ接続のプロセスフローを模式的に説明する図である。同図は、（ａ）、（ｂ）、（ｃ）の順に工程が進行する。図６は、図５の続図であって、上記とは異なる参考例であるフリップチップ接続のプロセスフローを模式的に説明する図である。図６は、図５（ｃ）に続き、（ａ）、（ｂ）、（ｃ）の順に工程が進行し、また、すでに説明した構成には同一番号を付してある。
【００４２】
まず、同図（ａ）に示すように、パッド１２が設けられた基板１１に絶縁層１３を形成する。次に、同図（ｂ）に示すように、バンプ１６の形成された半導体チップ１５を基板１１上のパッド１２に位置合わせして、加熱・加圧機構のついたボンディングヘッド１７でバキューム吸着により基板１１上に搭載する。なお、このパッド１２の表面には、金、すず等のメッキがなされていてもよい。
【００４３】
このとき、同図（ｃ）に示すように、加重を加えることによりパッド１２の上面側にバンプ１６を圧接させる。このとき、補助的に加熱するがごく短時間（例えば５秒）とする。また、このとき絶縁層１３の硬化は完了していない状態であるが、これらにより、半導体チップ１５と基板１１との仮接続とする。
【００４４】
半導体チップ１５と基板１１との仮接続がなされたあと、図６（ａ）〜（ｃ）に示すように、半導体チップ１５から基板１１表面までを覆い封止するように絶縁樹脂４３の層を形成する。
【００４５】
絶縁樹脂４３の形成については、上記にすでに説明した参考例、実施形態と同様であるが、これを、ポッティング、印刷で行う場合は、絶縁樹脂４３を形成したあと加熱してこれを硬化させ、加えて熱伝導により絶縁層１３も同時に加熱し基板１１と半導体チップ１５とを完全に接続することができる。
【００４６】
トランスファモールドによる場合は、絶縁樹脂４３の層を形成する際に熱および圧力（例えば、１８０℃、１０ＭＰａ）が加わり、これにより、絶縁層１３が硬化し、基板１１と半導体チップ１５とを完全に接続することができる。なお、トランスファモールドで圧力を保持する時間は、例えば、９０秒程度である。したがって、この場合絶縁層１３の材料としてこの９０秒以内に硬化するものであれば用いることができる。
【００４７】
また、上記のそれぞれの参考例、実施形態において、モールド終了後にポストキュアを施すこともできる。ポストキュアにより絶縁層１３および絶縁樹脂４３の層の硬化をより進めることができ、さらに信頼性が高い半導体装置実装体を得ることができる。ポストキュアとは、絶縁樹脂４３の層を形成した後、高温で放置することを言うが、例えば１８０℃、４時間程度の放置を行うことを採用することができる。
【００４８】
【発明の効果】
以上詳述したように、本発明によれば、半導体装置の実装方法および半導体装置実装体の製造方法において、生産性を向上することができる。
【図面の簡単な説明】
【図１】 本発明の参考例であるフリップチップ接続のプロセスフローを模式的に説明する図。
【図２】 図１の続図であって、本発明の参考例であるフリップチップ接続のプロセスフローを模式的に説明する図。
【図３】 本発明の実施形態であるフリップチップ接続のプロセスフローを模式的に説明する図。
【図４】 図３の続図であって、本発明の実施形態であるフリップチップ接続のプロセスフローを模式的に説明する図。
【図５】 上記とは異なる参考例であるフリップチップ接続のプロセスフローを模式的に説明する図。
【図６】 図５の続図であって、上記とは異なる参考例であるフリップチップ接続のプロセスフローを模式的に説明する図。
【図７】 従来のフリップチップ接続のプロセスフローを説明する図。
【図８】 上記とは異なる従来のフリップチップ接続のプロセスフローを説明する図。
【符号の説明】
１１ 基板
１２ パッド
１３ 絶縁層
１４ 導電性粒子
１５ 半導体チップ
１６ バンプ
１７ ボンディングヘッド
２１ 低融点金属層
２２ 合金
４１ 下側金型
４２ 上側金型
４３ 絶縁樹脂
Claims (2)
- すず層またはすずを含む合金層を上面上に有するパッドを備えた基板上に第１の絶縁樹脂層を形成する工程と、
前記第１の絶縁樹脂層が形成された前記基板において、半導体装置に加重を加えて該半導体装置の突起電極を前記基板の前記パッドに接触させる工程と、
加熱、加圧を伴うトランスファーモールドを用いて、前記半導体装置を覆うように第２の絶縁樹脂層を形成・硬化し、同時に、該加熱で前記第１の絶縁樹脂層を硬化しかつ前記すず層または前記合金層と前記突起電極との接合部に該すず層または該合金層と該突起電極との合金を生じさせる工程と
を有することを特徴とする半導体装置の実装方法。 - すず層またはすずを含む合金層を上面上に有するパッドを備えた基板上に第１の絶縁樹脂層を形成する工程と、
前記第１の絶縁樹脂層が形成された前記基板において、半導体装置に加重を加えて該半導体装置の突起電極を前記基板の前記パッドに接触させる工程と、
加熱、加圧を伴うトランスファーモールドを用いて、前記半導体装置を覆うように第２の絶縁樹脂層を形成・硬化し、同時に、該加熱で前記第１の絶縁樹脂層を硬化しかつ前記すず層または前記合金層と前記突起電極との接合部に該すず層または該合金層と該突起電極との合金を生じさせる工程と
を有することを特徴とする半導体装置実装体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000192920A JP4024458B2 (ja) | 2000-06-27 | 2000-06-27 | 半導体装置の実装方法および半導体装置実装体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000192920A JP4024458B2 (ja) | 2000-06-27 | 2000-06-27 | 半導体装置の実装方法および半導体装置実装体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002016104A JP2002016104A (ja) | 2002-01-18 |
| JP4024458B2 true JP4024458B2 (ja) | 2007-12-19 |
Family
ID=18691990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000192920A Expired - Fee Related JP4024458B2 (ja) | 2000-06-27 | 2000-06-27 | 半導体装置の実装方法および半導体装置実装体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4024458B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088351A (ja) | 2007-10-01 | 2009-04-23 | Denso Corp | 電子回路装置の製造方法および電子回路装置 |
| CN102047404B (zh) * | 2008-12-16 | 2013-07-10 | 松下电器产业株式会社 | 半导体装置和倒装芯片安装方法及倒装芯片安装装置 |
| JP5830847B2 (ja) * | 2010-10-21 | 2015-12-09 | 富士通株式会社 | 半導体装置の製造方法及び接合方法 |
| US10669454B2 (en) | 2015-10-29 | 2020-06-02 | Hitachi Chemical Company, Ltd. | Method for manufacturing semiconductor device including heating and pressuring a laminate having an adhesive layer |
| SG11201809734RA (en) * | 2016-05-09 | 2018-12-28 | Hitachi Chemical Co Ltd | Method for manufacturing semiconductor device |
-
2000
- 2000-06-27 JP JP2000192920A patent/JP4024458B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002016104A (ja) | 2002-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3610999B2 (ja) | 半導体素子の実装方法 | |
| EP1445995B1 (en) | Method of mounting an electronic component on a circuit board and system for carrying out the method | |
| JP3297254B2 (ja) | 半導体パッケージおよびその製造方法 | |
| KR100352865B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US7053494B2 (en) | Semiconductor device and production method therefor | |
| KR100288035B1 (ko) | 플립칩 접속방법, 플립칩 접속 구조체 및 그것을 사용한 전자기기 | |
| JP2004031607A (ja) | 半導体装置及びその製造方法 | |
| JP3660275B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08306738A (ja) | 半導体装置およびその製造方法 | |
| JP4024458B2 (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JPH10125734A (ja) | 半導体ユニットおよびその製造方法 | |
| JP3564980B2 (ja) | 半導体チップの実装方法 | |
| JP3509642B2 (ja) | 半導体装置の実装方法および実装構造 | |
| JP3014577B2 (ja) | 半導体装置の製造方法 | |
| JP3482840B2 (ja) | 半導体装置の製造方法 | |
| JPH09246318A (ja) | 半導体装置およびその製造方法 | |
| JP3495913B2 (ja) | 半導体装置実装用樹脂シート | |
| JP2967080B1 (ja) | 半導体装置の実装体の製造方法 | |
| JP2002134558A (ja) | 半導体装置及びその製造方法 | |
| JP2002009111A (ja) | 半導体フリップ・チップの実装方法 | |
| JP2001257229A (ja) | バンプを有する電子部品及びその実装方法 | |
| JP2001135662A (ja) | 半導体素子および半導体装置の製造方法 | |
| JP3419398B2 (ja) | 半導体装置の製造方法 | |
| JP2000058597A (ja) | 電子部品実装方法 | |
| JP3398580B2 (ja) | 半導体装置の製造方法及び基板フレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040623 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071003 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |