JP2002134558A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002134558A JP2002134558A JP2000326106A JP2000326106A JP2002134558A JP 2002134558 A JP2002134558 A JP 2002134558A JP 2000326106 A JP2000326106 A JP 2000326106A JP 2000326106 A JP2000326106 A JP 2000326106A JP 2002134558 A JP2002134558 A JP 2002134558A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive film
- anisotropic conductive
- semiconductor chip
- reinforcing member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29016—Shape in side view
- H01L2224/29018—Shape in side view comprising protrusions or indentations
- H01L2224/29019—Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
- H01L2224/32058—Shape in side view being non uniform along the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体チップのサイズを大きくしてもチップ
と基板との間で剥離したり、チップと基板との間での電
気的な接続不良が生じることのない半導体装置やそのよ
うな半導体装置の製造方法を提供する。 【解決手段】 配線基板１１上に異方性導電フィルム
（ＡＣＦ）３を介して半導体チップ４を圧着した後に、
異方性導電フィルム（ＡＣＦ）３上面と、この上面に配
設された半導体チップ４のハウジング４１のコーナー部
との間にわたって補強部材７を配設した。この補強部材
７はフィレット形状に代表される応力分散型形状を備え
ているため、半導体装置に曲げ応力が作用しても、この
応力は前記補強部材により分散されるため、半導体チッ
プ４のコーナー部に応力が集中するのが防止され、半導
体チップ４と配線基板１１との間で接続不良が生じるこ
とが未然に防止される。
と基板との間で剥離したり、チップと基板との間での電
気的な接続不良が生じることのない半導体装置やそのよ
うな半導体装置の製造方法を提供する。 【解決手段】 配線基板１１上に異方性導電フィルム
（ＡＣＦ）３を介して半導体チップ４を圧着した後に、
異方性導電フィルム（ＡＣＦ）３上面と、この上面に配
設された半導体チップ４のハウジング４１のコーナー部
との間にわたって補強部材７を配設した。この補強部材
７はフィレット形状に代表される応力分散型形状を備え
ているため、半導体装置に曲げ応力が作用しても、この
応力は前記補強部材により分散されるため、半導体チッ
プ４のコーナー部に応力が集中するのが防止され、半導
体チップ４と配線基板１１との間で接続不良が生じるこ
とが未然に防止される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
更に詳細にはフリップチップ実装工法で製造されるフリ
ップチップ型半導体装置とその製造方法に関する。
更に詳細にはフリップチップ実装工法で製造されるフリ
ップチップ型半導体装置とその製造方法に関する。
【０００２】
【従来の技術】従来より、半導体装置の一つとして異方
性導電フィルム（以下、「ＡＣＦ」と略すことがあ
る。）を介して半導体チップを基板上に直接接続して配
設したフリップチップ型半導体装置が広く製造されてい
る。
性導電フィルム（以下、「ＡＣＦ」と略すことがあ
る。）を介して半導体チップを基板上に直接接続して配
設したフリップチップ型半導体装置が広く製造されてい
る。
【０００３】図１２は代表的なフリップチップ型半導体
装置の製造工程を表わした図である。この製造工程で
は、まず、図１２（ａ）のように半導体ベアチップ１０
１の電極上に金ボールバンプ１０２を形成する。その一
方で回路基板１０４の電極１０５を含む一面に直径３〜
５μｍの導電粒子、即ちプラスチック製粒子表面にニッ
ケルや金などの金属をメッキしたものを含有する樹脂フ
ィルム１０３を仮圧着して固定し、上記金ボールバンプ
１０２と回路基板１０４の電極１０５の位置合わせを行
なう。
装置の製造工程を表わした図である。この製造工程で
は、まず、図１２（ａ）のように半導体ベアチップ１０
１の電極上に金ボールバンプ１０２を形成する。その一
方で回路基板１０４の電極１０５を含む一面に直径３〜
５μｍの導電粒子、即ちプラスチック製粒子表面にニッ
ケルや金などの金属をメッキしたものを含有する樹脂フ
ィルム１０３を仮圧着して固定し、上記金ボールバンプ
１０２と回路基板１０４の電極１０５の位置合わせを行
なう。
【０００４】次いで半導体ベアチップ１０１を回路基板
１０４側に加圧加熱して前記ＡＣＦ１０３を硬化させる
ことにより金ボールバンプ１０２を介して回路基板１０
４と電極１０５との間が電気的に接続された半導体装置
が得られる。
１０４側に加圧加熱して前記ＡＣＦ１０３を硬化させる
ことにより金ボールバンプ１０２を介して回路基板１０
４と電極１０５との間が電気的に接続された半導体装置
が得られる。
【０００５】
【発明が解決しようとする課題】しかし、このＡＣＦ１
０３は高温高湿の環境下で吸湿させても樹脂の密着強度
や硬化後の硬度が大きく劣化することはないが、例え
ば、マイナス５５℃、と１２５℃との間を３００サイク
ル行き来させる温度サイクルテストを行なうと、各部材
の線熱膨張係数の差により反りが生じ、図１２（ｄ）の
ように半導体ベアチップ１０１とＡＣＦ１０３との間で
剥離が生じ、金ボールバンプ１０２と回路基板１０４の
電極１０５との接続が破壊されるという問題が生じた。
０３は高温高湿の環境下で吸湿させても樹脂の密着強度
や硬化後の硬度が大きく劣化することはないが、例え
ば、マイナス５５℃、と１２５℃との間を３００サイク
ル行き来させる温度サイクルテストを行なうと、各部材
の線熱膨張係数の差により反りが生じ、図１２（ｄ）の
ように半導体ベアチップ１０１とＡＣＦ１０３との間で
剥離が生じ、金ボールバンプ１０２と回路基板１０４の
電極１０５との接続が破壊されるという問題が生じた。
【０００６】また縦×横寸法が８ｍｍ×８ｍｍの比較的
小型の半導体ベアチップ試験片を用いた温度サイクルテ
ストでは不具合は生じないが、大型の試験片、例えば１
６ｍｍ×１６ｍｍの半導体ベアチップ試験片を用いた場
合には図１２（ｄ）に示すように半導体ベアチップ１０
１とＡＣＦ１０３との間で剥離が生じ、金ボールバンプ
１０２と回路基板１０４の電極１０５との間の接続が破
壊される現象が１００％の確率で発生するという問題が
ある。
小型の半導体ベアチップ試験片を用いた温度サイクルテ
ストでは不具合は生じないが、大型の試験片、例えば１
６ｍｍ×１６ｍｍの半導体ベアチップ試験片を用いた場
合には図１２（ｄ）に示すように半導体ベアチップ１０
１とＡＣＦ１０３との間で剥離が生じ、金ボールバンプ
１０２と回路基板１０４の電極１０５との間の接続が破
壊される現象が１００％の確率で発生するという問題が
ある。
【０００７】この接続破壊は反りによる変形が最大とな
る半導体チップのコーナー部で生じることが分かってい
る。そこでこの現象を防止するために半導体ベアチップ
に形成する金ボールバンプをコーナー部の端から２ｍｍ
以上内側の位置に形成する提案も成されているが、この
ように金ボールバンプの形成位置を制限すると使用でき
る半導体が制約されたり、集積度の向上が妨げられると
いう問題があった。
る半導体チップのコーナー部で生じることが分かってい
る。そこでこの現象を防止するために半導体ベアチップ
に形成する金ボールバンプをコーナー部の端から２ｍｍ
以上内側の位置に形成する提案も成されているが、この
ように金ボールバンプの形成位置を制限すると使用でき
る半導体が制約されたり、集積度の向上が妨げられると
いう問題があった。
【０００８】本発明は上記従来の問題を解決するために
なされた発明である。即ち、本発明は、半導体チップの
サイズを大きくしてもチップと基板との間で剥離した
り、チップと基板との間での電気的な接続不良が生じる
ことのない半導体装置やそのような半導体装置の製造方
法を提供することを目的とする。
なされた発明である。即ち、本発明は、半導体チップの
サイズを大きくしてもチップと基板との間で剥離した
り、チップと基板との間での電気的な接続不良が生じる
ことのない半導体装置やそのような半導体装置の製造方
法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
絶縁性基板と、前記絶縁性基板上に配設された配線層
と、前記配線層上に配設された異方性導電フィルム層
と、前記異方性導電フィルム層上に配設された半導体チ
ップと、前記半導体チップ上に配設された電極板と、前
記異方性導電フィルム層内において前記配線層と前記電
極板とを導通させる金ボールバンプと、前記異方性導電
フィルム層と前記半導体チップのコーナー部との間に配
設され、応力分散型形状を備えた補強部材とを具備す
る。
絶縁性基板と、前記絶縁性基板上に配設された配線層
と、前記配線層上に配設された異方性導電フィルム層
と、前記異方性導電フィルム層上に配設された半導体チ
ップと、前記半導体チップ上に配設された電極板と、前
記異方性導電フィルム層内において前記配線層と前記電
極板とを導通させる金ボールバンプと、前記異方性導電
フィルム層と前記半導体チップのコーナー部との間に配
設され、応力分散型形状を備えた補強部材とを具備す
る。
【００１０】また本発明の半導体装置製造方法は、絶縁
性基板上に配線層を形成する工程と、前記配線層上に異
方性導電性フィルム層を形成する工程と、半導体チップ
上に電極板を形成する工程と、前記電極板上に金ボール
バンプを形成する工程と、前記絶縁性基板上の配線層と
半導体チップ上の前記電極板とを位置合わせする工程
と、前記絶縁性基板と前記半導体チップとを加圧下に加
熱して前記金ボールバンプを前記異方性導電フィルムを
貫通させ、前記配線層と前記電極板とを接続する工程
と、前記半導体チップのコーナー部と前記異方性導電フ
ィルムとの間に補強部材を塗布する工程と、前記補強部
材を硬化させる工程とを具備する。
性基板上に配線層を形成する工程と、前記配線層上に異
方性導電性フィルム層を形成する工程と、半導体チップ
上に電極板を形成する工程と、前記電極板上に金ボール
バンプを形成する工程と、前記絶縁性基板上の配線層と
半導体チップ上の前記電極板とを位置合わせする工程
と、前記絶縁性基板と前記半導体チップとを加圧下に加
熱して前記金ボールバンプを前記異方性導電フィルムを
貫通させ、前記配線層と前記電極板とを接続する工程
と、前記半導体チップのコーナー部と前記異方性導電フ
ィルムとの間に補強部材を塗布する工程と、前記補強部
材を硬化させる工程とを具備する。
【００１１】上記発明において、前記応力分散型形状と
は、前記異方性導電フィルムと前記半導体チップとの間
に作用する応力を分散することができる形状をいい、具
体的にはフィレット型の垂直断面を示す形状が挙げられ
る。
は、前記異方性導電フィルムと前記半導体チップとの間
に作用する応力を分散することができる形状をいい、具
体的にはフィレット型の垂直断面を示す形状が挙げられ
る。
【００１２】ここで「フィレット型」とは直交する二本
の直線を滑らかに結ぶ凹型に窪んだ曲線、例えば弧や放
物線状に窪んだ形状をいう。
の直線を滑らかに結ぶ凹型に窪んだ曲線、例えば弧や放
物線状に窪んだ形状をいう。
【００１３】上記発明において、前記応力分散型形状の
例として、真上から見たときの平面形状が、前記異方性
導電フィルム層のコーナー部を中心とする中心角２７０
度の扇型形状が挙げられる。
例として、真上から見たときの平面形状が、前記異方性
導電フィルム層のコーナー部を中心とする中心角２７０
度の扇型形状が挙げられる。
【００１４】上記発明において、前記補強部材は、前記
異方性導電フィルムと同じ物性値を有する材料で形成さ
れていることが好ましい。
異方性導電フィルムと同じ物性値を有する材料で形成さ
れていることが好ましい。
【００１５】上記発明において、前記補強部材が、前記
異方性導電フィルムと一体化されていてもよい。
異方性導電フィルムと一体化されていてもよい。
【００１６】上記発明において、前記補強部材が、前記
異方性導電フィルムの上部に形成された枠状の凹部によ
り構成されていてもよい。
異方性導電フィルムの上部に形成された枠状の凹部によ
り構成されていてもよい。
【００１７】上記発明において、前記補強部材が、前記
異方性導電フィルム上面と前記半導体チップ側面との間
にわたって配設された部材であってもよい。
異方性導電フィルム上面と前記半導体チップ側面との間
にわたって配設された部材であってもよい。
【００１８】上記発明において、前記補強部材が、前記
異方性導電フィルムと一体的に成形されていてもよい。
異方性導電フィルムと一体的に成形されていてもよい。
【００１９】上記発明において、前記異方性導電部材
が、前記半導体チップと嵌合する凹部を備えており、前
記補強部材が、前記異方性導電フィルムと前記半導体チ
ップとの隙間に配設されていてもよい。
が、前記半導体チップと嵌合する凹部を備えており、前
記補強部材が、前記異方性導電フィルムと前記半導体チ
ップとの隙間に配設されていてもよい。
【００２０】本発明では、前記異方性導電フィルムと前
記半導体チップのコーナー部との間に応力分散型形状を
備えた補強部材を配設したので、半導体チップや異方性
導電フィルムに曲げ応力が作用した場合にも応力がセラ
ミックのコーナー部に集中するのが防止され、曳いては
配線層と電極板との間の電気的接続が破壊するのが防止
される。
記半導体チップのコーナー部との間に応力分散型形状を
備えた補強部材を配設したので、半導体チップや異方性
導電フィルムに曲げ応力が作用した場合にも応力がセラ
ミックのコーナー部に集中するのが防止され、曳いては
配線層と電極板との間の電気的接続が破壊するのが防止
される。
【００２１】前記補強部材が、フィレット型の垂直断面
を示す形状や、前記半導体チップのコーナー部を中心と
する中心角２７０度の扇型平面形状を備える場合には、
半導体チップのコーナー部に集中し易い応力を分散させ
ることができるので、半導体チップのコーナー部への応
力の集中を効果的に防止することができ、曳いては配線
層と電極板との間の電気的接続が破壊するのが防止され
る。
を示す形状や、前記半導体チップのコーナー部を中心と
する中心角２７０度の扇型平面形状を備える場合には、
半導体チップのコーナー部に集中し易い応力を分散させ
ることができるので、半導体チップのコーナー部への応
力の集中を効果的に防止することができ、曳いては配線
層と電極板との間の電気的接続が破壊するのが防止され
る。
【００２２】前記補強部材が、前記異方性導電フィルム
と同じ物性値を有する材料で形成したり、前記異方性導
電フィルムと一体化されている場合には、前記異方性導
電フィルムと補強部材との間に応力が作用しにくいの
で、より効果的に半導体チップのコーナー部に集中し易
い応力を分散させることができる。
と同じ物性値を有する材料で形成したり、前記異方性導
電フィルムと一体化されている場合には、前記異方性導
電フィルムと補強部材との間に応力が作用しにくいの
で、より効果的に半導体チップのコーナー部に集中し易
い応力を分散させることができる。
【００２３】前記補強部材が、前記異方性導電フィルム
の上部に形成された枠状の凹部により構成されている場
合には補強部材を形成する手間を省くことができる。
の上部に形成された枠状の凹部により構成されている場
合には補強部材を形成する手間を省くことができる。
【００２４】前記補強部材が、前記異方性導電フィルム
と一体的に成形されている場合には補強部材を形成する
手間を省くことができる。
と一体的に成形されている場合には補強部材を形成する
手間を省くことができる。
【００２５】前記異方性導電部材が前記半導体チップと
嵌合する枠状の凹部を備えており、前記補強部材が、前
記異方性導電フィルムと前記半導体チップとの隙間に配
設されている場合には、容易に加工することができる。
嵌合する枠状の凹部を備えており、前記補強部材が、前
記異方性導電フィルムと前記半導体チップとの隙間に配
設されている場合には、容易に加工することができる。
【００２６】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る半導体装置について説明する。
の第１の実施形態に係る半導体装置について説明する。
【００２７】図１は本実施形態に係る半導体装置の製造
工程を示したフローチャートであり、図２〜図４は製造
途中の本実施形態に係る半導体装置の垂直断面図であ
る。
工程を示したフローチャートであり、図２〜図４は製造
途中の本実施形態に係る半導体装置の垂直断面図であ
る。
【００２８】本実施形態に係る半導体装置を製造するに
は、まず図２（ａ）に示すように絶縁性基板１の上に銅
箔２が積層された銅張基板１０を用意し、この銅張基板
１０の銅箔２上に図示しないマスキングを施した後、エ
ッチング処理などによりパターンニングを行ない（ステ
ップ１）、絶縁性基板１の上に配線層２１が形成された
配線基板１１を形成する。
は、まず図２（ａ）に示すように絶縁性基板１の上に銅
箔２が積層された銅張基板１０を用意し、この銅張基板
１０の銅箔２上に図示しないマスキングを施した後、エ
ッチング処理などによりパターンニングを行ない（ステ
ップ１）、絶縁性基板１の上に配線層２１が形成された
配線基板１１を形成する。
【００２９】次にこの配線基板１１の配線層２１を形成
した面の上に異方性導電フィルム（ＡＣＦ）３を仮圧着
して（ステップ２）、積層体１２を得る。この異方性導
電フィルム（ＡＣＦ）３は、例えばエポキシ樹脂などの
熱硬化性の絶縁性樹脂中に導電性微粒子を分散させたも
のである。
した面の上に異方性導電フィルム（ＡＣＦ）３を仮圧着
して（ステップ２）、積層体１２を得る。この異方性導
電フィルム（ＡＣＦ）３は、例えばエポキシ樹脂などの
熱硬化性の絶縁性樹脂中に導電性微粒子を分散させたも
のである。
【００３０】この異方性導電フィルムの例としては、例
えばソニーケミカル株式会社製のＴＪ１０７−５０（商
品名）や日立化成株式会社製のＦＣ−２６２Ｂ（商品
名）やＦＣ−２１２Ｂ（商品名）等のようなものが挙げ
られる。
えばソニーケミカル株式会社製のＴＪ１０７−５０（商
品名）や日立化成株式会社製のＦＣ−２６２Ｂ（商品
名）やＦＣ−２１２Ｂ（商品名）等のようなものが挙げ
られる。
【００３１】次いでこの積層体１２に対して半導体チッ
プ４を位置合わせする（ステップ３）。
プ４を位置合わせする（ステップ３）。
【００３２】この半導体チップ４はセラミック製のハウ
ジング４１内に集積回路（図示省略）が組み込まれてお
り、ハウジング４１の下面側に配設された電極板５，
５，…と集積回路とが内部で結線されている。また、こ
の半導体チップ４の電極板５，５，…上にはそれぞれ金
ボールバンプ６，６，…が形成去れている。
ジング４１内に集積回路（図示省略）が組み込まれてお
り、ハウジング４１の下面側に配設された電極板５，
５，…と集積回路とが内部で結線されている。また、こ
の半導体チップ４の電極板５，５，…上にはそれぞれ金
ボールバンプ６，６，…が形成去れている。
【００３３】半導体チップ４の電極板５，５，…が配線
層２１の配線パターンと対向するように位置合わせが完
了したら、加熱したプレスにて加圧して加熱と加圧とを
同時に行なう（ステップ４）。
層２１の配線パターンと対向するように位置合わせが完
了したら、加熱したプレスにて加圧して加熱と加圧とを
同時に行なう（ステップ４）。
【００３４】このプレス時の熱により、ＡＣＦ３が軟化
する。この状態で金ボールバンプ６，６，…が加圧され
るので、この金ボールバンプ６，６，…がＡＣＦ３を貫
通する。ＡＣＦ３を貫通した金ボールバンプ６，６，…
の幾つかは直接配線層２１に当接し、金ボールバンプ
６，６，…の他の幾つかはＡＣＦ３導電性粒子３１，３
１，…を介して間接的に配線層２１に当接する。このよ
うにして得られた積層体１３では金ボールバンプ６，
６，…や更に導電性粒子３１，３１，…を介して電極板
５，５，…と配線層２１，２１，…との間を電気的に接
続させる。更にプレス時の熱によりＡＣＦ３は硬化し、
硬化した積層体１３が得られる。
する。この状態で金ボールバンプ６，６，…が加圧され
るので、この金ボールバンプ６，６，…がＡＣＦ３を貫
通する。ＡＣＦ３を貫通した金ボールバンプ６，６，…
の幾つかは直接配線層２１に当接し、金ボールバンプ
６，６，…の他の幾つかはＡＣＦ３導電性粒子３１，３
１，…を介して間接的に配線層２１に当接する。このよ
うにして得られた積層体１３では金ボールバンプ６，
６，…や更に導電性粒子３１，３１，…を介して電極板
５，５，…と配線層２１，２１，…との間を電気的に接
続させる。更にプレス時の熱によりＡＣＦ３は硬化し、
硬化した積層体１３が得られる。
【００３５】次いで、この積層体１３のうち、半導体チ
ップ４のコーナー部とＡＣＦ３の上面との間にわたって
補強部材７を塗布する（ステップ５）。このとき塗布す
る補強部材７は最終的に硬化後のＡＣＦ３を構成する樹
脂と同じ物性値を有するものであることが好ましい。最
終的な物性値が補強部材７とＡＣＦ３とで異なると、補
強部材７とＡＣＦ３との界面で応力が作用するからであ
る。
ップ４のコーナー部とＡＣＦ３の上面との間にわたって
補強部材７を塗布する（ステップ５）。このとき塗布す
る補強部材７は最終的に硬化後のＡＣＦ３を構成する樹
脂と同じ物性値を有するものであることが好ましい。最
終的な物性値が補強部材７とＡＣＦ３とで異なると、補
強部材７とＡＣＦ３との界面で応力が作用するからであ
る。
【００３６】補強部材７は応力分散型形状になるように
形成する。ここで「応力分散型形状」とは、前記異方性
導電フィルムと前記半導体チップとの間に作用する応力
を分散することができる形状をいう。具体的には図３に
示したようなフィレット型の垂直断面を示す形状が挙げ
られる。ここで「フィレット型」とは直交する二本の直
線を滑らかに結ぶ凹型に窪んだ曲線、例えば弧や放物線
状に窪んだ形状をいう。
形成する。ここで「応力分散型形状」とは、前記異方性
導電フィルムと前記半導体チップとの間に作用する応力
を分散することができる形状をいう。具体的には図３に
示したようなフィレット型の垂直断面を示す形状が挙げ
られる。ここで「フィレット型」とは直交する二本の直
線を滑らかに結ぶ凹型に窪んだ曲線、例えば弧や放物線
状に窪んだ形状をいう。
【００３７】補強部材７をこのフィレット型形状に形成
するには、例えば、液状タイプの未硬化の樹脂ペースト
を補強部材７として、積層体１３のチップコーナー部分
（図４に示したような位置）にディスペンサーを用い
て、手作業で塗布し、しかる後、１２５℃のオーブン中
で樹脂ペースト内のエポキシ主材を硬化剤が反応して硬
化する方法が挙げられる。この方法では、フィレット形
状は樹脂の粘性流動により自然に形成される。
するには、例えば、液状タイプの未硬化の樹脂ペースト
を補強部材７として、積層体１３のチップコーナー部分
（図４に示したような位置）にディスペンサーを用い
て、手作業で塗布し、しかる後、１２５℃のオーブン中
で樹脂ペースト内のエポキシ主材を硬化剤が反応して硬
化する方法が挙げられる。この方法では、フィレット形
状は樹脂の粘性流動により自然に形成される。
【００３８】また、この補強部材７を形成するには、例
えば、東芝ケミカル株式会社製の異方性導電ペースト
（型番：ＴＡＰ−０２１１Ｃ）を使用するのが好まし
い。この補強部材７を形成する材料としては、線膨張
率、ヤング率、ガラス転移温度（Ｔｇ）など、その物性
値ができるだけＡＣＦ３と近いものが望ましい。
えば、東芝ケミカル株式会社製の異方性導電ペースト
（型番：ＴＡＰ−０２１１Ｃ）を使用するのが好まし
い。この補強部材７を形成する材料としては、線膨張
率、ヤング率、ガラス転移温度（Ｔｇ）など、その物性
値ができるだけＡＣＦ３と近いものが望ましい。
【００３９】以上説明したように、本実施形態に係る半
導体装置では、半導体チップのセラミックハウジング４
１のコーナー部とＡＣＦ３上面との間にフィレット型の
断面形状を有する補強部材７を配設したので、半導体装
置に曲げ応力が作用したときでも応力がセラミックハウ
ジング４１のコーナー部とこれに隣接するＡＣＦ３上面
との間に集中するのが防止される。そしてその結果、半
導体チップ４とＡＣＦ３との剥離が防止され、電極板
５，５，…と配線層２１，２１，…との接続信頼性が保
たれる。
導体装置では、半導体チップのセラミックハウジング４
１のコーナー部とＡＣＦ３上面との間にフィレット型の
断面形状を有する補強部材７を配設したので、半導体装
置に曲げ応力が作用したときでも応力がセラミックハウ
ジング４１のコーナー部とこれに隣接するＡＣＦ３上面
との間に集中するのが防止される。そしてその結果、半
導体チップ４とＡＣＦ３との剥離が防止され、電極板
５，５，…と配線層２１，２１，…との接続信頼性が保
たれる。
【００４０】フィレット形状を備えた補強部材７が半導
体チップ４のコーナー部分の導電粒子を含んだ異方性導
電フィルム（ＡＣＦ）３に集中する応力を分散させて半
導体チップ４と異方性導電フィルム（ＡＣＦ）３との界
面の剥離を防止できた。
体チップ４のコーナー部分の導電粒子を含んだ異方性導
電フィルム（ＡＣＦ）３に集中する応力を分散させて半
導体チップ４と異方性導電フィルム（ＡＣＦ）３との界
面の剥離を防止できた。
【００４１】また、半導体チップのサイズが縦×横＝１
６ｍｍ×１６ｍｍ以上の大きさであり、かつ、半導体チ
ップのコーナー部分に配置されている電極板が半導体チ
ップのコーナー部から２ｍｍ以内の距離に配設されてい
る半導体チップを用いたフリップチップ実装のバンプ接
続の信頼性が向上し、実用可能にすることができる。
６ｍｍ×１６ｍｍ以上の大きさであり、かつ、半導体チ
ップのコーナー部分に配置されている電極板が半導体チ
ップのコーナー部から２ｍｍ以内の距離に配設されてい
る半導体チップを用いたフリップチップ実装のバンプ接
続の信頼性が向上し、実用可能にすることができる。
【００４２】（実施例）図２のように、縦×横＝１６ｍ
ｍ×１６ｍｍ、厚さ６２５μｍの半導体ベアチップ４の
電極板５上に直径６５μｍ、高さ８０μｍの金ボールバ
ンプ６を形成した。
ｍ×１６ｍｍ、厚さ６２５μｍの半導体ベアチップ４の
電極板５上に直径６５μｍ、高さ８０μｍの金ボールバ
ンプ６を形成した。
【００４３】その一方、ＢＴレジン材（Ｔｇ＝１８０
℃、線膨張係数＝１．５×１０−５／℃、ヤング率＝
２．４×１０４ＭＰａ）からなる絶縁性基板１のニッケ
ル金メッキされた銅からなる配線層２１を含む一面に導
電粒子を含有した異方性導電フィルム（ＡＣＦ）３（型
番：ＴＪ１０７、ソニーケミカル製、Ｔｇ＝１４４℃、
線膨張係数＝２．８×１０−５／℃、ヤング率＝４×１
０３ＭＰａ）を仮圧着して固定し、上記金ボールバンプ
６と絶縁性基板１の配線層２１との位置合わせを行な
い、次に半導体ベアチップ４を絶縁性基板１側に加熱し
ながら加圧して導電粒子を含有した異方性導電フィルム
（ＡＣＦ）３を硬化させることにより図２（ｅ）に示す
ような金ボールバンプ６によるフリップチップ接続を形
成した。
℃、線膨張係数＝１．５×１０−５／℃、ヤング率＝
２．４×１０４ＭＰａ）からなる絶縁性基板１のニッケ
ル金メッキされた銅からなる配線層２１を含む一面に導
電粒子を含有した異方性導電フィルム（ＡＣＦ）３（型
番：ＴＪ１０７、ソニーケミカル製、Ｔｇ＝１４４℃、
線膨張係数＝２．８×１０−５／℃、ヤング率＝４×１
０３ＭＰａ）を仮圧着して固定し、上記金ボールバンプ
６と絶縁性基板１の配線層２１との位置合わせを行な
い、次に半導体ベアチップ４を絶縁性基板１側に加熱し
ながら加圧して導電粒子を含有した異方性導電フィルム
（ＡＣＦ）３を硬化させることにより図２（ｅ）に示す
ような金ボールバンプ６によるフリップチップ接続を形
成した。
【００４４】図２（ｅ）のＡＣＦ３を用いたフリップチ
ップ接続を行なった後に図３及び図４のように半導体チ
ップ４のコーナー部分に液状の樹脂（型番：ＴＡＰ−０
２１１Ｃ、東芝ケミカル社製、Ｔｇ＝１４５℃、線膨張
係数３．７×１０−５／℃、ヤング率＝８．５×１０３
ＭＰａ、粘度＝８０Ｐａｓ）を塗布し、１２５℃で１５
時間加熱して樹脂を硬化させてフィレット状の補強部材
７を形成した。図４は半導体装置を上から見た図であ
る。この補強部材７を形成した後に試験片を温度サイク
ル試験に投入したところ、接続が維持できることが判明
した。初期での接続抵抗の平均値（Ｎ＝６４）は１バン
プ当り２．５ｍΩであったが、試験後は７．９ｍΩであ
り、良好な結果が得られた。
ップ接続を行なった後に図３及び図４のように半導体チ
ップ４のコーナー部分に液状の樹脂（型番：ＴＡＰ−０
２１１Ｃ、東芝ケミカル社製、Ｔｇ＝１４５℃、線膨張
係数３．７×１０−５／℃、ヤング率＝８．５×１０３
ＭＰａ、粘度＝８０Ｐａｓ）を塗布し、１２５℃で１５
時間加熱して樹脂を硬化させてフィレット状の補強部材
７を形成した。図４は半導体装置を上から見た図であ
る。この補強部材７を形成した後に試験片を温度サイク
ル試験に投入したところ、接続が維持できることが判明
した。初期での接続抵抗の平均値（Ｎ＝６４）は１バン
プ当り２．５ｍΩであったが、試験後は７．９ｍΩであ
り、良好な結果が得られた。
【００４５】（比較例）一方、前述のように条件が１２
５℃／−５５℃／３００サイクルの温度サイクル試験に
投入すると図１２（ｄ）のように反りが生じ、縦×横＝
１６ｍｍ×１６ｍｍの半導体ベアチップに対しては試験
終了後に接続不良が生じた。また、接続不良は反りによ
る形状変化の最も大きい半導体チップのコーナー部分で
生じていた。このため、半導体ベアチップのコーナー部
分に金ボールバンプを形成しない制限領域を設けること
が必要となり、その長さＬは２ｍｍ以上必要であり、使
用できる半導体の種類や大きさが大幅に制限されること
が判明した。
５℃／−５５℃／３００サイクルの温度サイクル試験に
投入すると図１２（ｄ）のように反りが生じ、縦×横＝
１６ｍｍ×１６ｍｍの半導体ベアチップに対しては試験
終了後に接続不良が生じた。また、接続不良は反りによ
る形状変化の最も大きい半導体チップのコーナー部分で
生じていた。このため、半導体ベアチップのコーナー部
分に金ボールバンプを形成しない制限領域を設けること
が必要となり、その長さＬは２ｍｍ以上必要であり、使
用できる半導体の種類や大きさが大幅に制限されること
が判明した。
【００４６】なお、本発明は上記実施形態に制限される
ものではない。例えば、上記実施形態では、補強部材７
はＡＣＦ３の上に半導体チップ４を固着した後に形成す
る構成としたが、この補強部材７は、ＡＣＦ３上面の半
導体チップ４コーナー部に相当する位置に予め形成して
おいても良い。その形成のし方はＡＣＦ３の上面に補強
部材７を後から取り付ける方法でもよく、また、ＡＣＦ
３の一部として一体的に形成しておいても良い。
ものではない。例えば、上記実施形態では、補強部材７
はＡＣＦ３の上に半導体チップ４を固着した後に形成す
る構成としたが、この補強部材７は、ＡＣＦ３上面の半
導体チップ４コーナー部に相当する位置に予め形成して
おいても良い。その形成のし方はＡＣＦ３の上面に補強
部材７を後から取り付ける方法でもよく、また、ＡＣＦ
３の一部として一体的に形成しておいても良い。
【００４７】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置について説明する。なお、本
実施形態に係る半導体装置のうち、上記第１の実施形態
と重複する内容については説明を省略する。
実施形態に係る半導体装置について説明する。なお、本
実施形態に係る半導体装置のうち、上記第１の実施形態
と重複する内容については説明を省略する。
【００４８】図５は本実施形態に係る半導体装置の垂直
断面図であり、図６は本実施形態に係る半導体装置の平
面図である。
断面図であり、図６は本実施形態に係る半導体装置の平
面図である。
【００４９】本実施形態に係る半導体装置では、補強部
材７１として、平面図で表わしたときに中心角２７０度
の扇型を示す形状に形成した。この扇型の中心は半導体
チップ４のコーナー部に一致させる。またこの補強部材
７１の垂直断面は図５に示すようにフィレット形状を示
す。
材７１として、平面図で表わしたときに中心角２７０度
の扇型を示す形状に形成した。この扇型の中心は半導体
チップ４のコーナー部に一致させる。またこの補強部材
７１の垂直断面は図５に示すようにフィレット形状を示
す。
【００５０】本実施形態に係る半導体装置では、図５及
び図６に示した形状の補強部材７１を備えているので、
半導体装置に曲げ応力が作用したときにも、応力が半導
体チップ４のコーナー部に集中するのが防止される。そ
のため、半導体チップとＡＣＦ３、曳いては電極板５と
配線層２１との間の電気的接続が維持され、信頼性の高
い半導体装置が得られる。
び図６に示した形状の補強部材７１を備えているので、
半導体装置に曲げ応力が作用したときにも、応力が半導
体チップ４のコーナー部に集中するのが防止される。そ
のため、半導体チップとＡＣＦ３、曳いては電極板５と
配線層２１との間の電気的接続が維持され、信頼性の高
い半導体装置が得られる。
【００５１】（第３の実施形態）本実施形態に係る半導
体装置では、補強部材をＡＣＦ３の上面に後から形成す
るのではなく、ＡＣＦ３の一部を利用して補強部材を形
成する構成とした。
体装置では、補強部材をＡＣＦ３の上面に後から形成す
るのではなく、ＡＣＦ３の一部を利用して補強部材を形
成する構成とした。
【００５２】図７は本実施形態に係る半導体装置の製造
工程を示すフローチャートであり、図８は製造途中の半
導体装置を示す垂直断面図である。
工程を示すフローチャートであり、図８は製造途中の半
導体装置を示す垂直断面図である。
【００５３】本実施形態に係る半導体装置を製造するに
は、銅張基板１０をパターニングして（ステップ１ａ）
配線基板１１を形成し、この配線基板１１の配線層２１
を形成した面の上に異方性導電フィルム（ＡＣＦ）３を
仮圧着して（ステップ２ａ）積層体１２を得る。
は、銅張基板１０をパターニングして（ステップ１ａ）
配線基板１１を形成し、この配線基板１１の配線層２１
を形成した面の上に異方性導電フィルム（ＡＣＦ）３を
仮圧着して（ステップ２ａ）積層体１２を得る。
【００５４】次に積層体１２のＡＣＦ３の上面を切削な
どを施して加工し、半導体チップ４のハウジング４１の
外形に嵌合する形状の凹部３１を形成する（ステップ３
ａ）次いで凹部３１を形成したＡＣＦ３の上部で、金ボ
ールバンプ６，６，…を電極５，５，…上に形成した半
導体チップ４を位置合わせし（ステップ４ａ）、加熱下
に加圧する（ステップ５ａ）。
どを施して加工し、半導体チップ４のハウジング４１の
外形に嵌合する形状の凹部３１を形成する（ステップ３
ａ）次いで凹部３１を形成したＡＣＦ３の上部で、金ボ
ールバンプ６，６，…を電極５，５，…上に形成した半
導体チップ４を位置合わせし（ステップ４ａ）、加熱下
に加圧する（ステップ５ａ）。
【００５５】この加圧により金ボールバンプ６，６，…
がＡＣＦ３を貫通して電極５，５，…と配線層２１，２
１，…との間を電気的に接続する。また、この加圧によ
り半導体チップ４のハウジング４１がＡＣＦ３上部に形
成した凹部３１に嵌合してハウジング４１の側面がＡＣ
Ｆ３の凹部３１と接触し、図８（ｆ）に示すようにハウ
ジング４１の下部がＡＣＦ３内に埋没した状態となる。
この状態で熱が作用してＡＣＦ３を構成する樹脂が硬化
することにより、ハウジング４１のコーナー部を含む下
部がＡＣＦ３と固着される。そのため、ハウジング４１
のコーナー部に上記第１及び第２の実施形態で説明した
補強部材７を配設したのと同様の状態となる。
がＡＣＦ３を貫通して電極５，５，…と配線層２１，２
１，…との間を電気的に接続する。また、この加圧によ
り半導体チップ４のハウジング４１がＡＣＦ３上部に形
成した凹部３１に嵌合してハウジング４１の側面がＡＣ
Ｆ３の凹部３１と接触し、図８（ｆ）に示すようにハウ
ジング４１の下部がＡＣＦ３内に埋没した状態となる。
この状態で熱が作用してＡＣＦ３を構成する樹脂が硬化
することにより、ハウジング４１のコーナー部を含む下
部がＡＣＦ３と固着される。そのため、ハウジング４１
のコーナー部に上記第１及び第２の実施形態で説明した
補強部材７を配設したのと同様の状態となる。
【００５６】その結果、半導体装置に曲げ応力が作用し
ても、応力が半導体チップ４のコーナー部に集中するこ
とが防止され、ハウジング４１とＡＣＦ３との剥離が防
がれ、曳いては電極板５，５，…と配線層２１，２１，
…との間の接続信頼性が向上する。
ても、応力が半導体チップ４のコーナー部に集中するこ
とが防止され、ハウジング４１とＡＣＦ３との剥離が防
がれ、曳いては電極板５，５，…と配線層２１，２１，
…との間の接続信頼性が向上する。
【００５７】本実施形態によれば、補強部材７を形成し
たり、硬化したりする工程が不要となるので、工数の削
減が図られるという特有の効果が得られる。
たり、硬化したりする工程が不要となるので、工数の削
減が図られるという特有の効果が得られる。
【００５８】（第４の実施形態）本実施形態に係る半導
体装置では、ＡＣＦ３を配線基板１１上に圧着した後に
凹部３１を形成するのではなく、ＡＣＦ３の仮圧着と同
時に凹部を形成する構成とした。
体装置では、ＡＣＦ３を配線基板１１上に圧着した後に
凹部３１を形成するのではなく、ＡＣＦ３の仮圧着と同
時に凹部を形成する構成とした。
【００５９】図９は本実施形態に係る半導体装置の製造
工程を示すフローチャートであり、図１０は製造途中の
半導体装置を示す垂直断面図である。
工程を示すフローチャートであり、図１０は製造途中の
半導体装置を示す垂直断面図である。
【００６０】本実施形態に係る半導体装置を製造するに
は、銅張基板１０をパターニングして（ステップ１ｂ）
配線基板１１を形成した後、図１０（ａ）に示すよう
に、配線基板１１の上にＡＣＦ３と更にその上に断面凸
型の押し型８を配設する。
は、銅張基板１０をパターニングして（ステップ１ｂ）
配線基板１１を形成した後、図１０（ａ）に示すよう
に、配線基板１１の上にＡＣＦ３と更にその上に断面凸
型の押し型８を配設する。
【００６１】ここで用いる押し型８は垂直断面が凸型に
形成されており、この突出した部分８１の大きさ及び形
状は半導体チップ４のハウジング４１と同じ大きさ及び
形状に形成されている。
形成されており、この突出した部分８１の大きさ及び形
状は半導体チップ４のハウジング４１と同じ大きさ及び
形状に形成されている。
【００６２】次に、一番下に配線基板１１を配置し、そ
の上にＡＣＦ３、更にその上に押し型８を配置した状態
で押し型８でＡＣＦ３を押圧する（ステップ２ｂ）。こ
の押圧によりＡＣＦ３の下面側が配線基板１１上に仮圧
着される。それと同時に押し型８の突出部８１はＡＣＦ
３の上面から内部にめり込み、図１０（ｂ）に示した状
態となる。
の上にＡＣＦ３、更にその上に押し型８を配置した状態
で押し型８でＡＣＦ３を押圧する（ステップ２ｂ）。こ
の押圧によりＡＣＦ３の下面側が配線基板１１上に仮圧
着される。それと同時に押し型８の突出部８１はＡＣＦ
３の上面から内部にめり込み、図１０（ｂ）に示した状
態となる。
【００６３】次いで押し型８を取り除くと、図１０
（ｃ）に示したように、半導体チップ４のハウジング４
１の外形に嵌合する形状の凹部３１がＡＣＦ３の上部に
形成される。
（ｃ）に示したように、半導体チップ４のハウジング４
１の外形に嵌合する形状の凹部３１がＡＣＦ３の上部に
形成される。
【００６４】次いで凹部３１を形成したＡＣＦ３の上部
で、金ボールバンプ６，６，…を電極５，５，…上に形
成した半導体チップ４を位置合わせし（ステップ３
ｂ）、加熱下に加圧する（ステップ４ｂ）。
で、金ボールバンプ６，６，…を電極５，５，…上に形
成した半導体チップ４を位置合わせし（ステップ３
ｂ）、加熱下に加圧する（ステップ４ｂ）。
【００６５】この加圧により金ボールバンプ６，６，…
がＡＣＦ３を貫通して電極５，５，…と配線層２１，２
１，…との間を電気的に接続する。また、この加圧によ
り半導体チップ４のハウジング４１がＡＣＦ３上部に形
成した凹部３１に嵌合してハウジング４１の側面がＡＣ
Ｆ３の凹部３１と接触し、図８（ｆ）に示すようにハウ
ジング４１の下部がＡＣＦ３内に埋没した状態となる。
この状態で熱が作用してＡＣＦ３を構成する樹脂が硬化
することにより、ハウジング４１のコーナー部を含む下
部がＡＣＦ３と固着される。
がＡＣＦ３を貫通して電極５，５，…と配線層２１，２
１，…との間を電気的に接続する。また、この加圧によ
り半導体チップ４のハウジング４１がＡＣＦ３上部に形
成した凹部３１に嵌合してハウジング４１の側面がＡＣ
Ｆ３の凹部３１と接触し、図８（ｆ）に示すようにハウ
ジング４１の下部がＡＣＦ３内に埋没した状態となる。
この状態で熱が作用してＡＣＦ３を構成する樹脂が硬化
することにより、ハウジング４１のコーナー部を含む下
部がＡＣＦ３と固着される。
【００６６】そのため、ハウジング４１のコーナー部に
上記第１及び第２の実施形態で説明した補強部材７を配
設したのと同様の状態となる。
上記第１及び第２の実施形態で説明した補強部材７を配
設したのと同様の状態となる。
【００６７】その結果、半導体装置に曲げ応力が作用し
ても、応力が半導体チップ４のコーナー部に集中するこ
とが防止され、ハウジング４１とＡＣＦ３との剥離が防
がれ、曳いては電極板５，５，…と配線層２１，２１，
…との間の接続信頼性が向上する。
ても、応力が半導体チップ４のコーナー部に集中するこ
とが防止され、ハウジング４１とＡＣＦ３との剥離が防
がれ、曳いては電極板５，５，…と配線層２１，２１，
…との間の接続信頼性が向上する。
【００６８】本実施形態によれば、押し型８を用いてＡ
ＣＦ３を仮圧着すると同時に凹部３１を形成する。その
ため、仮圧着後に凹部３１を形成する工程が不用となる
ので、工数の削減が図られるという特有の効果が得られ
る。
ＣＦ３を仮圧着すると同時に凹部３１を形成する。その
ため、仮圧着後に凹部３１を形成する工程が不用となる
ので、工数の削減が図られるという特有の効果が得られ
る。
【００６９】（第５の実施形態）本実施形態では、ＡＣ
Ｆ３の上面に形成する凹部を二段型の形状に構成した。
図１１は実施形態に係る半導体装置の製造途中のものの
垂直断面図を示した図である。
Ｆ３の上面に形成する凹部を二段型の形状に構成した。
図１１は実施形態に係る半導体装置の製造途中のものの
垂直断面図を示した図である。
【００７０】図１１（ａ）に示すように、本実施形態に
係る半導体装置では、ＡＣＦ３の上部に二段構造の凹部
３２が形成されている。即ち、凹部の下部３３の開口部
の寸法ｗ１は上部３４の開口部の寸法ｗ２より一段狭く
なっている。この下部３３の寸法ｗ１は半導体チップ４
のハウジング４１の外形寸法に対応している。そのた
め、このＡＣＦ３の凹部３２に半導体チップ４を位置合
わせした後にプレスして圧入すると、図１１（ｃ）に示
したように半導体チップ４は凹部３２の底部でＡＣＦ３
と嵌合し、凹部３２の上部３４との間には幅ｄの隙間が
形成される。
係る半導体装置では、ＡＣＦ３の上部に二段構造の凹部
３２が形成されている。即ち、凹部の下部３３の開口部
の寸法ｗ１は上部３４の開口部の寸法ｗ２より一段狭く
なっている。この下部３３の寸法ｗ１は半導体チップ４
のハウジング４１の外形寸法に対応している。そのた
め、このＡＣＦ３の凹部３２に半導体チップ４を位置合
わせした後にプレスして圧入すると、図１１（ｃ）に示
したように半導体チップ４は凹部３２の底部でＡＣＦ３
と嵌合し、凹部３２の上部３４との間には幅ｄの隙間が
形成される。
【００７１】図１１（ｄ）に示すように、この隙間に補
強材９を充填することにより半導体チップ４とＡＣＦ３
とが密着し、半導体チップ４が固定される。
強材９を充填することにより半導体チップ４とＡＣＦ３
とが密着し、半導体チップ４が固定される。
【００７２】本実施形態では、半導体チップより寸法の
大きい凹部をＡＣＦに設けてここに半導体チップを圧入
するので、凹部を形成したり、半導体チップを圧入する
作業を容易に行なうことができるという特有の効果が得
られる。
大きい凹部をＡＣＦに設けてここに半導体チップを圧入
するので、凹部を形成したり、半導体チップを圧入する
作業を容易に行なうことができるという特有の効果が得
られる。
【００７３】
【発明の効果】本発明によれば、前記異方性導電フィル
ムと前記半導体チップのコーナー部との間に応力分散型
形状を備えた補強部材を配設したので、半導体チップや
異方性導電フィルムに曲げ応力が作用した場合にも応力
がセラミックのコーナー部に集中するのが防止され、曳
いては配線層と電極板との間の電気的接続が破壊するの
が防止される。
ムと前記半導体チップのコーナー部との間に応力分散型
形状を備えた補強部材を配設したので、半導体チップや
異方性導電フィルムに曲げ応力が作用した場合にも応力
がセラミックのコーナー部に集中するのが防止され、曳
いては配線層と電極板との間の電気的接続が破壊するの
が防止される。
【図１】第１の実施形態に係る半導体装置の製造工程の
フローチャートである。
フローチャートである。
【図２】製造途中の第１の実施形態に係る半導体装置の
垂直断面図である。
垂直断面図である。
【図３】製造途中の第１の実施形態に係る半導体装置の
垂直断面図である。
垂直断面図である。
【図４】製造途中の第１の実施形態に係る半導体装置の
垂直断面図である。
垂直断面図である。
【図５】第２の実施形態に係る半導体装置の垂直断面図
である。
である。
【図６】第２の実施形態に係る半導体装置の平面図であ
る。
る。
【図７】第３の実施形態に係る半導体装置の製造工程を
示すフローチャートである。
示すフローチャートである。
【図８】製造途中の第３の実施形態に係る半導体装置を
示す垂直断面図である。
示す垂直断面図である。
【図９】第４の実施形態に係る半導体装置の製造工程を
示すフローチャートである。
示すフローチャートである。
【図１０】製造途中の第４の実施形態に係る半導体装置
を示す垂直断面図である。
を示す垂直断面図である。
【図１１】製造途中の第５の実施形態に係る半導体装置
を示す垂直断面図である。
を示す垂直断面図である。
【図１２】従来の半導体装置の製造工程を示す図であ
る。
る。
１…絶縁性基板、２１…配線層、３…異方性導電フィル
ム（ＡＣＦ）、４…半導体チップ、５…電極板（電極
板）、６…金ボールバンプ、７…補強部材、８…押し
型、９…隙間。
ム（ＡＣＦ）、４…半導体チップ、５…電極板（電極
板）、６…金ボールバンプ、７…補強部材、８…押し
型、９…隙間。
Claims (10)
- 【請求項１】 絶縁性基板と、 前記絶縁性基板上に配設された配線層と、 前記配線層上に配設された異方性導電フィルム層と、 前記異方性導電フィルム層上に配設された半導体チップ
と、 前記半導体チップ上に配設された電極板と、 前記異方性導電フィルム層内において前記配線層と前記
電極板とを導通させる金ボールバンプと、 前記異方性導電フィルム層と前記半導体チップのコーナ
ー部との間に配設され、応力分散型形状を備えた補強部
材とを具備する半導体装置。 - 【請求項２】 請求項１に記載の半導体装置であって、
前記応力分散型形状が、フィレット型の垂直断面を示す
形状であることを特徴とする半導体装置。 - 【請求項３】 請求項１又は２に記載の半導体装置であ
って、前記応力分散型形状が、前記半導体チップのコー
ナー部を中心とする中心角２７０度の扇型平面形状であ
ることを特徴とする半導体装置。 - 【請求項４】 請求項１〜３の何れか１項に記載の半導
体装置であって、前記補強部材が、前記異方性導電フィ
ルムと同じ物性値を有する材料で形成されていることを
特徴とする半導体装置。 - 【請求項５】 請求項１〜４の何れか１項に記載の半導
体装置であって、前記補強部材が、前記異方性導電フィ
ルムと一体化されていることを特徴とする半導体装置。 - 【請求項６】 請求項３〜５の何れか１項に記載の半導
体装置であって、前記補強部材が、前記異方性導電フィ
ルムの上部に形成された枠状の凹部により構成されてい
ることを特徴とする半導体装置。 - 【請求項７】 請求項１〜６の何れか１項に記載の半導
体装置であって、前記補強部材が、前記異方性導電フィ
ルム上面と前記半導体チップ側面との間にわたって配設
された部材であることを特徴とする半導体装置。 - 【請求項８】 請求項１〜７の何れか１項に記載の半導
体装置であって、前記補強部材が、前記異方性導電フィ
ルムと一体的に成形されていることを特徴とする半導体
装置。 - 【請求項９】 請求項８に記載の半導体装置であって、
前記異方性導電部材が前記半導体チップと嵌合する枠状
の凹部を備えており、前記補強部材が、前記異方性導電
フィルムと前記半導体チップとの隙間に配設されている
ことを特徴とする半導体装置。 - 【請求項１０】 絶縁性基板上に配線層を形成する工程
と、 前記配線層上に異方性導電性フィルム層を形成する工程
と、 半導体チップ上に電極板を形成する工程と、 前記電極板上に金ボールバンプを形成する工程と、 前記絶縁性基板上の配線層と半導体チップ上の前記電極
板とを位置合わせする工程と、 前記絶縁性基板と前記半導体チップとを加圧下に加熱し
て前記金ボールバンプを前記異方性導電フィルムを貫通
させ、前記配線層と前記電極板とを接続する工程と、 前記半導体チップのコーナー部と前記異方性導電フィル
ムとの間に補強部材を塗布する工程と、 前記補強部材を硬化させる工程と、 を具備する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326106A JP2002134558A (ja) | 2000-10-25 | 2000-10-25 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000326106A JP2002134558A (ja) | 2000-10-25 | 2000-10-25 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002134558A true JP2002134558A (ja) | 2002-05-10 |
Family
ID=18803355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000326106A Pending JP2002134558A (ja) | 2000-10-25 | 2000-10-25 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002134558A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004146655A (ja) * | 2002-10-25 | 2004-05-20 | Taiyo Yuden Co Ltd | コイル部品及びそれを利用した回路装置 |
| KR100641564B1 (ko) | 2004-12-30 | 2006-10-31 | 동부일렉트로닉스 주식회사 | 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법 |
| WO2010134230A1 (ja) * | 2009-05-20 | 2010-11-25 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US8110933B2 (en) | 2006-12-26 | 2012-02-07 | Panasonic Corporation | Semiconductor device mounted structure and semiconductor device mounted method |
| JP2012204570A (ja) * | 2011-03-25 | 2012-10-22 | Hitachi Plant Technologies Ltd | プリント基板の製造装置および製造方法 |
| WO2020182361A1 (en) * | 2019-03-13 | 2020-09-17 | Danfoss Silicon Power Gmbh | Method for making a cohesive connection by fluxless chip- or element soldering, gluing or sintering using a material preform |
-
2000
- 2000-10-25 JP JP2000326106A patent/JP2002134558A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004146655A (ja) * | 2002-10-25 | 2004-05-20 | Taiyo Yuden Co Ltd | コイル部品及びそれを利用した回路装置 |
| KR100641564B1 (ko) | 2004-12-30 | 2006-10-31 | 동부일렉트로닉스 주식회사 | 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법 |
| US8110933B2 (en) | 2006-12-26 | 2012-02-07 | Panasonic Corporation | Semiconductor device mounted structure and semiconductor device mounted method |
| WO2010134230A1 (ja) * | 2009-05-20 | 2010-11-25 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP2012204570A (ja) * | 2011-03-25 | 2012-10-22 | Hitachi Plant Technologies Ltd | プリント基板の製造装置および製造方法 |
| WO2020182361A1 (en) * | 2019-03-13 | 2020-09-17 | Danfoss Silicon Power Gmbh | Method for making a cohesive connection by fluxless chip- or element soldering, gluing or sintering using a material preform |
| DE102019106394B4 (de) | 2019-03-13 | 2023-06-01 | Danfoss Silicon Power Gmbh | Verfahren zum Herstellen einer kohäsiven Verbindung und Bondmaterialvorform dafür |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100384314B1 (ko) | 회로기판에의 전자부품 실장방법 및 장치 | |
| US6544428B1 (en) | Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer | |
| KR100352865B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2000137785A (ja) | 非接触型ｉｃカードの製造方法および非接触型ｉｃカード | |
| JP2000113919A (ja) | 電気的接続装置と電気的接続方法 | |
| US6207550B1 (en) | Method for fabricating bump electrodes with a leveling step for uniform heights | |
| JP2000286297A (ja) | 電子部品の実装方法及びその装置 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP2002134558A (ja) | 半導体装置及びその製造方法 | |
| JP3509642B2 (ja) | 半導体装置の実装方法および実装構造 | |
| KR100705529B1 (ko) | Ｒｆｉｄ 태그 | |
| JP3897278B2 (ja) | フレキシブル配線基板の製造方法 | |
| JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003188212A (ja) | 半導体装置及びその製造方法 | |
| JP4024458B2 (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JPH0951018A (ja) | 半導体装置およびその製造方法 | |
| JP4030220B2 (ja) | 半導体チップの実装構造 | |
| JPH10270499A (ja) | Ｉｃチップ搭載基板 | |
| JP2002170848A (ja) | 回路基板 | |
| JP3446608B2 (ja) | 半導体ユニット | |
| JP2959215B2 (ja) | 電子部品およびその実装方法 | |
| JP2009032948A (ja) | Ｉｃチップ及びｉｃチップの実装方法 | |
| JPH0714966A (ja) | 多端子複合リードフレームとその製造方法 | |
| JP2002252326A (ja) | 半導体装置の製造方法 | |
| JP3598058B2 (ja) | 回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040623 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050803 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050906 |