Nothing Special   »   [go: up one dir, main page]

JP3014577B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3014577B2
JP3014577B2 JP6015071A JP1507194A JP3014577B2 JP 3014577 B2 JP3014577 B2 JP 3014577B2 JP 6015071 A JP6015071 A JP 6015071A JP 1507194 A JP1507194 A JP 1507194A JP 3014577 B2 JP3014577 B2 JP 3014577B2
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor chip
resin
main surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6015071A
Other languages
English (en)
Other versions
JPH07226420A (ja
Inventor
信逸 竹橋
賢造 畑田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP6015071A priority Critical patent/JP3014577B2/ja
Publication of JPH07226420A publication Critical patent/JPH07226420A/ja
Application granted granted Critical
Publication of JP3014577B2 publication Critical patent/JP3014577B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、回路基板に半導体チッ
プをフリップチップ方式で直接実装するようにした半導
体装置の製造方法の改良に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型軽量化・高機能化
・高付加価値化の手段として、機器の回路基板上に直接
半導体チップを実装する種々の手法が用いられており、
その一つとして、フリップチップ方式がある。このフリ
ップチップ方式は、回路基板の主面に対し、半導体チッ
プの主面をフェースダウンで対向させて、両者の電極同
士をハンダまたはＡｕからなるバンプで接続させるもの
である。
【０００３】以下、図６（ａ）〜（ｆ）に基づき、フリ
ップチップ方式におけるＡｕボールボンディング法でバ
ンプを形成する方法について説明する。
【０００４】まず、図６（ａ）に示すように、半導体チ
ップ３０の電極上３１にバンプを形成する。バンプ形成
には一般的なＡｕボールボンディングボンダを使用して
行い、キャピラリ３２より導出したＡｕワイヤ３４に高
電圧を印加し、溶融させてＡｕボール３３を形成する。
そして、キャピラリ３２を移動させて、Ａｕワイヤ３４
の先端に形成された球状のＡｕボール３３を半導体チッ
プ３０の電極３１に位置合わせしてから、降下させて、
Ａｕボール３３を半導体チップ３０の電極３１に熱圧着
する。
【０００５】次に、同図（ｂ）に示すように、キャピラ
リ３２を引き上げると同時にＡｕボール３３の付け根か
らＡｕワイヤ３４を切断し、半導体チップ３０の電極３
１にＡｕボール３３のみ残し、Ａｕボールバンプ３５を
形成させる。半導体チップ３０の電極の数だけ上記工程
を繰り返すことで半導体チップ３０のすべての電極３１
にＡｕボールバンプ３５を形成させる。
【０００６】次に、同図（ｃ）に示すように、電極３１
にＡｕボールバンプ３５が形成された半導体チップ３０
のＡｕボールバンプ３５上に回路基板とＡｕボールバン
プの接続を保持するための導電性接着樹脂３６を塗布す
る。
【０００７】次に、同図（ｄ）に示すように、Ａｕボー
ルバンプ３５の上に導電性接着樹脂３６を塗布した半導
体チップ３０を吸着治具３８で吸着保持しながら、フェ
ースダウンで回路基板３７の上に降ろす。回路基板３７
には、実装する半導体チップ３０の電極３１と相対する
位置関係で接続電極３９とそこから延びる配線４０が設
けられ、回路が形成されている。通常、回路基板３７の
材料にはガラス、セラミック、シリコンが用いられ、回
路基板３７の接続電極３９には金、アルミ、ＩＴＯ等の
薄膜電極が用いられる。そして、半導体チップ３０の電
極３１と回路基板３７の接続電極３９とを位置合わせし
た状態で、半導体チップ３０を吸着保持した吸着治具３
８を降下させて、半導体チップ３０のＡｕボールバンプ
３５と回路基板３７の接続電極３９とを圧着接続する。
【０００８】次に、同図（ｅ）に示すように、吸着治具
３８の保持を解除し、導電性接着樹脂３６を熱硬化させ
て、回路基板３７の接続電極３９と半導体チップ３０の
Ａｕボールバンプ３５との接続部の接続固定を行う。
【０００９】次に、同図（ｆ）に示すように、半導体チ
ップ３０を外部環境から保護する目的で、半導体チップ
３０の周囲に液状の保護用樹脂４１を塗布し半導体チッ
プ３０と回路基板３７の間隔へ毛細管現象によって保護
用樹脂４１を注入、硬化させて半導体装置を得るように
している。
【００１０】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、下記のような問題があった。
【００１１】（１）半導体チップと配線基板間への樹脂
の注入は専ら毛細管現象によって行われるが、特に大面
積な半導体チップでは樹脂が完全に注入されるまでの注
入時間が著しく長くなり、半導体装置の生産性が低下、
コスト高となる。
【００１２】（２）また、大面積の半導体チップにおい
ては半導体チップと配線基板に残留気泡が生じ、加熱硬
化あるいは信頼性試験での熱で残留気泡が膨張，電極の
接続不良を発生させ半導体装置の信頼性を低下させる。
【００１３】本発明は斯かる点に鑑みてなされたもので
あり、その第１の目的は、半導体チップと回路基板間の
樹脂注入工程において、樹脂の残留気泡の発生を防止す
ることにより、信頼性の高い半導体装置を提供すること
にある。また、第２の目的は、樹脂注入工程の簡素化、
迅速化をはかることにより、低コストの半導体装置を提
供することにある。
【００１４】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明の講じた手段は、半導体装置の製造
方法として、半導体チップを搭載しようとする領域内に
開孔部が設けられ、かつ主面に半導体チップの電極と相
対する位置に接続電極と突起電極とが設けられた回路基
板を準備する工程と、半導体チップをフェースダウンで
回路基板の主面に対向させて、上記半導体チップの電極
と上記回路基板の接続電極とを位置合わせする工程と、
上記半導体チップを回路基板に熱圧着する工程と、上記
半導体チップ周囲の回路基板に接する部位に沿って樹脂
を塗布する工程と、上記回路基板の主面側の半導体チッ
プ−回路基板の接合部と回路基板の開孔部側とを減圧さ
せる工程と、上記樹脂の硬化を行う工程とを設ける方法
である。
【００１５】請求項２の発明の講じた手段は、請求項１
の発明において、上記減圧工程を、回路基板の開孔部側
の圧力を回路基板の主面側の圧力よりも低くするように
行う方法である。
【００１６】請求項３の発明の講じた手段は、半導体装
置の製造方法として、半導体チップを搭載しようとする
領域に開孔部が設けられ、かつ主面に半導体チップの電
極と相対する位置に接続電極と突起電極とが設けられた
回路基板を準備する工程と、上記半導体チップをフェー
スダウンで回路基板の主面に対向させて、上記半導体チ
ップの電極と上記回路基板の接続電極とを位置合わせす
る工程と、上記半導体チップを回路基板に熱圧着する工
程と、上記半導体チップ周囲の回路基板に接する部位に
沿って樹脂を塗布する工程と、上記回路基板の回路基板
の開孔部側を減圧させる工程と、上記樹脂の硬化を行う
工程とを設ける方法である。
【００１７】請求項４の発明の講じた手段は、請求項
１，２又は３の発明において、上記減圧工程と樹脂の硬
化工程とを、同時に行う方法である。
【００１８】
【作用】以上の方法により、請求項１の発明では、半導
体チップ周囲に樹脂が塗布された後、回路基板及び半導
体チップ周囲の空間が減圧状態におかれるので、広い表
面積を介して樹脂が迅速に脱泡されるとともに、樹脂内
の気泡の減少により毛細管作用が促進され、半導体チッ
プ−回路基板間の空間への樹脂の注入時間が短縮され
る。したがって、製造される半導体装置の信頼性が向上
するとともに、製造コストも低減することになる。
【００１９】請求項２の発明では、半導体チップの周囲
に塗布された樹脂が減圧状態で迅速に脱泡されるととも
に、回路基板の主面側と開孔部側との圧力差によって、
樹脂が半導体チップ−回路基板間の空間に極めて速やか
に注入される。したがって、気泡の低減により製造され
る半導体装置の信頼性が向上するとともに、注入時間の
短縮によって製造コストが大幅に低減する。
【００２０】請求項３の発明では、樹脂が塗布された状
態で、回路基板の開孔部を介して半導体チップ−回路基
板間の空間が減圧される一方、回路基板の主面側は常圧
状態となっているので、圧力差によって樹脂が極めて速
やかに半導体チップ−回路基板間の空間に注入される。
したがって、製造コストが大幅に低減することになる。
【００２１】請求項４の発明では、減圧状態で樹脂が硬
化するので、減圧状態から常圧への変動に伴う樹脂の再
流動がなく、樹脂の再流動に起因する気泡の混入や接着
強度の不足等が確実に防止されることになる。
【００２２】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。
【００２３】（第１実施例）図１（ａ）〜（ｄ）及び図
２（ａ）〜（ｅ）は、本発明の第１実施例に係る半導体
装置の製造工程を示したものである。１は回路基板、２
は開孔部、３は接続電極、４はバンプ、５は半導体チッ
プ、７は電極を示す。
【００２４】まず、同図（ａ）に示すように、本実施例
で使用する回路基板１には半導体チップを実装しようと
する領域Ｒeaに開孔部２が設けられている。また、回路
基板１には半導体チップの電極と相対する位置に接続電
極３とバンプ４が形成されている。回路基板１を構成す
る材料としてはガラス、セラミック、シリコン等が使用
でき、バンプ４を構成する材料としてはＡｕ、ハンダ等
が使用できる。バンプ４は蒸着、めっき、転写法により
形成することができる。なお、本実施例は、Ａｕバンプ
を用いた例であるが、他のバンプを用いた場合において
も同様に適用することができる。
【００２５】次に、同図（ｂ）に示すように、回路基板
上１に半導体チップ５を圧接治具６によりフェースダウ
ン状態で吸着保持し、半導体チップ５の電極７と回路基
板１の接続電極３上のバンプ４との位置合わせを行う。
【００２６】次に、同図（ｃ）に示すように、圧接治具
６で加熱・吸着保持された半導体チップ５を降下させ
て、半導体チップ５を回路基板１に密着させて加圧し、
半導体チップ５の電極７と回路基板１の接続電極３のバ
ンプ４とを熱圧着接合する。
【００２７】次に、同図（ｄ）に示すように、半導体チ
ップ５の吸着を解除した圧接治具（図示せず）を上昇さ
せる。
【００２８】次に、図２（ａ）に示すように、半導体チ
ップ５の周囲つまり回路基板１に接する部位に沿って、
半導体チップ５の機械的保護と半導体チップ−回路基板
間の電極接続の保持との機能を果たすための光硬化性樹
脂８を塗布する。その際、用いる樹脂には、主に光硬化
性樹脂が使用されるが、他に加熱硬化性樹脂等も使用で
きる。その場合の樹脂硬化は回路基板を加熱させること
で硬化を行う。光硬化性樹脂８の塗布は、半導体チップ
５の周囲に光硬化性樹脂８を適量滴下して行われる。な
お、樹脂の滴下はディスペンサを用いることで容易に行
うことができる。
【００２９】次に、同図（ｂ）に示すように、回路基板
１を減圧装置内９に入れ、減圧室１０内を大気圧よりも
圧力が低い減圧状態にする。これにより、光硬化樹脂８
が迅速に脱泡されるとともに、樹脂内の気泡の減少によ
り毛細管作用が促進され、速やかに光硬化樹脂８が半導
体チップ−回路基板間の空間Ｈに浸透する。
【００３０】そして、同図（ｃ）に示すように、開孔部
２付近まで光硬化性樹脂８で満たされると同時に減圧を
解除する。これにより、半導体チップ−回路基板間の空
間Ｈが光硬化性樹脂８でほぼ満たされることになる次
に、同図（ｄ）に示すように、回路基板１を減圧装置９
から取り出し、回路基板１に紫外線を照射して半導体チ
ップ−回路基板間の空間Ｈの光硬化性樹脂８を光硬化さ
せる。なお、紫外線の照射は回路基板１が透明な場合は
回路基板１の裏面より、また、不透明基板の場合は半導
体チップ５の側面および回路基板１の開孔部２からはみ
出した光硬化性樹脂８に照射を行い、その後加熱するこ
とで半導体チップ５と回路基板１の間の空間Ｈに注入さ
れた光硬化性樹脂８の硬化を行うことができる。
【００３１】上記実施例では、半導体チップ５の周囲に
樹脂を塗布した状態で、樹脂の広い表面積を介して減圧
されるので、光硬化性樹脂８内の気泡が迅速に減少し、
半導体チップ−回路基板間に注入された光硬化性樹脂８
中には残留気泡がほとんどなくなる。したがって、半導
体装置の信頼性は著しく向上する。また、この気泡の減
少によって毛細管作用が促進され、半導体チップ−回路
基板間の空間Ｈへの樹脂注入時間が短縮される。したが
って、半導体装置の生産性を高め製造コストを大幅に引
き下げることができる。
【００３２】（第２実施例）次に、図３は第２実施例に
係る半導体装置の製造工程中の１工程における半導体装
置の状態を示す。同図に示すように、回路基板１を減圧
装置内９に入れて減圧を行い、開孔部２より光硬化性樹
脂８が排出されると同時に減圧を停止させ、同時に回路
基板１に紫外線を照射して半導体チップ−回路基板間の
空間Ｈの光硬化性樹脂８を光硬化させるようにしてい
る。その場合、紫外線の照射は上記と同様に回路基板１
が透明な場合は回路基板１の裏面より、また、回路基板
１が不透明の場合は半導体チップ５の側面および回路基
板１の開孔部２からはみ出した光硬化性樹脂８に照射を
行い、その後、減圧装置９より取り出し加熱させること
で半導体チップ−回路基板間の空間Ｈに注入された光硬
化性樹脂８の硬化を行うことができる。
【００３３】特に、本題２実施例では、減圧装置９の減
圧室１０の減圧が停止した際における圧力変動による半
導体チップ−回路基板間の空間Ｈに注入された光硬化性
樹脂８の再流動が生じない。したがって、光硬化性樹脂
８の再流動に起因する気泡の混入・発生が抑制され、再
現性の良い樹脂の注入状態を得ることができる。
【００３４】（第３実施例）次に、図４は第３実施例に
係る半導体装置の製造工程中の１工程における半導体装
置の状態を示す。同図に示すように、大掛かりな減圧装
置を用いない極めて簡便な方法として、半導体チップ５
の周辺に光硬化性樹脂８を適量滴下後回路基板１の開孔
部２に減圧（真空）チューブ１２を接続して半導体チッ
プ−回路基板間の空間Ｈを減圧して行うようにしてい
る。
【００３５】本第３実施例では、回路基板１の主面側は
常圧である一方、開口部２を介して半導体チップ−回路
基板間の空間Ｈが減圧されることで、光硬化性樹脂８が
極めて速く空間品Ｈ内に注入される。したがって、大幅
な製造コストの低減を図ることができる。なお、光硬化
性樹脂８の硬化方法は、上記第１実施例と同様にして行
うことができる。
【００３６】（第４実施例）次に、図５は第４実施例に
係る半導体装置の製造工程中の１工程における半導体装
置の状態を示す。同図に示すように、上記図４の構成に
加え、基板全体を別途減圧装置９にいれて、回路基板１
の主面側つまり半導体チップ−回路基板の接合部側より
も回路基板１の開孔部２側の圧力が低くなるようにつま
り減圧度が高くなるようにしている。
【００３７】本第４実施例では、回路基板１の開孔部２
側の圧力を主面側の圧力よりも低くすることで、半導体
チップ５の周囲における光硬化性樹脂８の脱泡作用と半
導体チップ−回路基板間の空間Ｈへの樹脂注入時間の短
縮効果とを顕著に発揮することができる。
【００３８】なお、上記第４実施例のごとく、回路基板
１の主面側と開孔部２側とで減圧度を異ならせる場合、
真空ポンプを一台とし、回路基板１の主面側の空間と開
孔部２側の空間との間を仕切り、かつその間を細管で接
続することで、両空間の減圧度を変えるようにしてもよ
い。
【００３９】
【発明の効果】以上説明したように、請求項１の発明に
よれば、半導体装置の製造方法として、開孔部を有する
回路基板の上に半導体チップをフェースダウンで対向さ
せて半導体チップを回路基板に熱圧着し、半導体チップ
周囲の回路基板に接する部位に沿って樹脂を塗布した
後、回路基板の主面側と回路基板の開孔部側とを減圧さ
せ、樹脂を硬化させるようにしたので、樹脂内の気泡の
迅速な減少による半導体装置の信頼性の向上と樹脂注入
時間の短縮による製造コストの低減とを図ることができ
る。
【００４０】請求項２の発明によれば、請求項１の発明
において、回路基板の開孔部側の圧力を回路基板の主面
側の圧力よりも低くするようにしたので、上記請求項１
の効果に加え、樹脂注入時間の大幅な短縮によって製造
コストの低減効果を顕著に発揮することができる。
【００４１】請求項３の発明によれば、半導体装置の製
造方法として、開孔部を有する回路基板の上に半導体チ
ップをフェースダウンで対向させて半導体チップを回路
基板に熱圧着し、半導体チップ周囲の回路基板に接する
部位に沿って樹脂を塗布した後、回路基板の開孔部側を
減圧させ、樹脂を硬化させるようにしたので、特に、製
造コストの大幅な低減を図ることができる。
【００４２】請求項４の発明によれば、上記請求項１，
２又は３の発明において、減圧工程と樹脂の硬化工程と
を同時に行うようにしたので、減圧状態から常圧への変
動に伴う樹脂の再流動の防止により、樹脂の流動に起因
する気泡の混入や接着強度の不足等を確実に防止するこ
とができる。
【図面の簡単な説明】
【図１】第１実施例に係る半導体装置の製造工程中の熱
圧着までの工程における半導体装置の状態の変化を示す
断面図である。
【図２】第１実施例に係る半導体装置の製造工程中の樹
脂塗布後の工程における半導体装置の状態の変化を示す
断面図である。
【図３】第２実施例に係る半導体装置の製造工程中の１
工程における半導体装置の状態を示す断面図である。
【図４】第３実施例に係る半導体装置の製造工程中の１
工程における半導体装置の状態を示す断面図である。
【図５】第４実施例に係る半導体装置の製造工程中の１
工程における半導体装置の状態を示す断面図である。
【図６】従来の半導体装置の製造工程中における半導体
装置の状態の変化を示す断面図である。
【符号の説明】
１ 回路基板 ２ 開孔部 ３ 接続電極 ４ バンプ ５ 半導体チップ ６ 圧接治具 ７ 電極 ８ 光硬化性樹脂 ９ 減圧装置 １２ 減圧チューブ

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップを搭載しようとする領域内
    に開孔部が設けられ、かつ主面に半導体チップの電極と
    相対する位置に接続電極と突起電極とが設けられた回路
    基板を準備する工程と、 半導体チップをフェースダウンで回路基板の主面に対向
    させて、上記半導体チップの電極と上記回路基板の接続
    電極とを位置合わせする工程と、 上記半導体チップを回路基板に熱圧着する工程と、 上記半導体チップ周囲の回路基板に接する部位に沿って
    樹脂を塗布する工程と、 上記回路基板の主面側の半導体チップ−回路基板の接合
    部と回路基板の開孔部側とを減圧させる工程と、 上記樹脂の硬化を行う工程とを備えたことを特徴とする
    半導体装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体の製造方法におい
    て、 上記減圧工程は、回路基板の開孔部側の圧力を回路基板
    の主面側の圧力よりも低くするように行われることを特
    徴とする半導体の製造方法。
  3. 【請求項３】 半導体チップを搭載しようとする領域に
    開孔部が設けられ、かつ主面に半導体チップの電極と相
    対する位置に接続電極と突起電極とが設けられた回路基
    板を準備する工程と、 上記半導体チップをフェースダウンで回路基板の主面に
    対向させて、上記半導体チップの電極と上記回路基板の
    接続電極とを位置合わせする工程と、 上記半導体チップを回路基板に熱圧着する工程と、 上記半導体チップ周囲の回路基板に接する部位に沿って
    樹脂を塗布する工程と、 上記回路基板の回路基板の開孔部側を減圧させる工程
    と、 上記樹脂の硬化を行う工程とを備えたことを特徴とする
    半導体装置の製造方法。
  4. 【請求項４】 請求項１，２又は３記載の半導体装置の
    製造方法において、 上記減圧工程と樹脂の硬化工程とは、同時に行われるこ
    とを特徴とする半導体装置の製造方法。
JP6015071A 1994-02-09 1994-02-09 半導体装置の製造方法 Expired - Fee Related JP3014577B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6015071A JP3014577B2 (ja) 1994-02-09 1994-02-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6015071A JP3014577B2 (ja) 1994-02-09 1994-02-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07226420A JPH07226420A (ja) 1995-08-22
JP3014577B2 true JP3014577B2 (ja) 2000-02-28

Family

ID=11878629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6015071A Expired - Fee Related JP3014577B2 (ja) 1994-02-09 1994-02-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3014577B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100342809B1 (ko) * 1996-12-06 2002-11-11 앰코 테크놀로지 코리아 주식회사 플립칩본딩용기판구조
JP2001044137A (ja) * 1999-08-04 2001-02-16 Hitachi Ltd 電子装置及びその製造方法
JP4489137B1 (ja) * 2009-01-20 2010-06-23 パナソニック株式会社 回路モジュール及び電子機器
KR101977203B1 (ko) * 2017-04-19 2019-05-13 에이엠티 주식회사 반도체 패키지의 언더필 방법
CN110289219B (zh) * 2019-06-28 2021-07-06 广东工业大学 扇出型模块高压封装工艺、结构以及设备

Also Published As

Publication number Publication date
JPH07226420A (ja) 1995-08-22

Similar Documents

Publication Publication Date Title
CN1147928C (zh) 具有亚芯片规模封装构造的半导体器件制造方法
US6214642B1 (en) Area array stud bump flip chip device and assembly process
JP4757398B2 (ja) 半導体装置の製造方法
US20020043721A1 (en) Chip package with molded underfill
JP2003332521A (ja) 半導体装置及びその製造方法
US20050040541A1 (en) Flip-chip type semiconductor device, production process for manufacturing such flip-chip type semiconductor device, and production process for manufacturing electronic product using such flip-chip type semiconductor device
JPH11312712A (ja) 半導体装置及びその製造方法
KR20020077650A (ko) 반도체 장치 및 그 제조 방법
US6002171A (en) Integrated heat spreader/stiffener assembly and method of assembly for semiconductor package
CN110473796A (zh) 用于倒装芯片封装件的多个底部填充剂
JP3262728B2 (ja) 半導体装置及びその製造方法
JPH08306738A (ja) 半導体装置およびその製造方法
JPH10335527A (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JPH06204272A (ja) 半導体装置の製造方法
JP3014577B2 (ja) 半導体装置の製造方法
JPS616833A (ja) 実装体の製造方法
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
JPH10154726A (ja) 半導体装置及びその製造方法
JP4024458B2 (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
KR940027134A (ko) 반도체집적회로장치의 제조방법
JP2001007238A (ja) ウエハーレベルの集積回路装置のパッケージ方法
JP3495913B2 (ja) 半導体装置実装用樹脂シート
JP2967080B1 (ja) 半導体装置の実装体の製造方法
JPH11204572A (ja) 半導体装置の実装構造体及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991130

LAPS Cancellation because of no payment of annual fees