JP4003767B2 - 半導体装置、及び印刷配線板の製造方法 - Google Patents
半導体装置、及び印刷配線板の製造方法 Download PDFInfo
- Publication number
- JP4003767B2 JP4003767B2 JP2004255101A JP2004255101A JP4003767B2 JP 4003767 B2 JP4003767 B2 JP 4003767B2 JP 2004255101 A JP2004255101 A JP 2004255101A JP 2004255101 A JP2004255101 A JP 2004255101A JP 4003767 B2 JP4003767 B2 JP 4003767B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- core substrate
- hole
- via hole
- metal plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明の実施形態1に係る半導体装置及び印刷配線板について図面を用いて説明する。図1は、本発明の実施形態1に係る半導体装置の構成を模式的に示した(A)表面側からの斜視図、(B)裏面側からの斜視図、及び(C)部分断面図である。実施形態1に係る半導体装置は、フリップチップボールグリッドアレイ(FCBGA)を適用したものである。
次に、本発明の実施形態2に係る半導体装置及び印刷配線板について図面を用いて説明する。図7は、本発明の実施形態2に係る半導体装置の構成を模式的に示した(A)表面側からの斜視図、(B)裏面側からの斜視図、及び(C)部分断面図である。実施形態2に係る半導体装置は、スティフナーとなる金属板21を有する点について、実施形態1に係る半導体装置の構成と異なる。
次に、本発明の実施形態3に係る半導体装置及び印刷配線板について図面を用いて説明する。図11は、本発明の実施形態3に係る半導体装置の構成を模式的に示した部分断面図である。実施形態3に係る半導体装置は、実施形態1に係る半導体装置における第2の導電性パッド及び第5の絶縁層(図1(C)の44、45参照)の代わりに、第2のビルドアップ層90をコア基板40に貼り合わせたものである。
10 印刷配線板
20 ビルドアップ層
21 金属板
21a 開口部
22 第1の導電性パッド
23 第1の絶縁層
23a 開口部
24 第1のビアホール
25 第2の絶縁層
26 第2のビアホール
27 第3の絶縁層
28 第3のビアホール
29 接合用金属材料層
30 接合接着層
31 めっきレジスト
31a 開口部
32 エッチングレジスト
33 ソルダーレジスト層
40 コア基板
41 スルーホール
42 第4の絶縁層
43 充填材
44 第2の導電性パッド
45 第5の絶縁層
45a 開口部
50 半導体素子
60 封止樹脂
70 第1のバンプ
80 第2のバンプ
90 第2のビルドアップ層
91 金属板
92 第3の導電性パッド
93 第6の絶縁層
93a 開口部
94 第6のビアホール
95 第7の絶縁層
96 第7のビアホール
97 第8の絶縁層
98 第8のビアホール
99 接合用金属材料層
100 接合接着層
101 めっきレジスト
101a 開口部
110 プリプレグ
111 導電性ペースト
Claims (7)
- 半導体素子と、
前記半導体素子の電極端子に接続されるバンプと、
前記バンプに接続される導電性パッドと、
複数の配線層及び絶縁層が交互に積層されるとともに、前記配線層間がビアホールによって接続され、前記ビアホールの径は前記半導体素子が配される前記絶縁層の第1の面側の径が前記第1の面の反対側の前記絶縁層の第2の面側の径より狭くなるように構成され、かつ、前記ビアホールのうち最も前記半導体素子に近いビアホールが前記導電性パッドと接続されたビルドアップ層と、
スルーホールを有するコア基板と、
を有し、
前記コア基板と前記ビルドアップ層とを貼り合わせて印刷配線板とし、前記コア基板のスルーホールと前記ビルドアップ層の前記ビアホールが接合用金属材料層により接合され、
前記ビアホールは、前記第2の面側の部分にて隣接する前記配線層と一体に構成されていることを特徴とする半導体装置。 - 前記接合用金属材料層が溶融後固化した金属材料で構成されることを特徴とする請求項1記載の半導体装置。
- 前記ビルドアップ層が貼り合わされたコア基板の反対面側に、複数の配線層及び絶縁層が交互に積層されるとともに、前記配線層間がビアホールによって接続された第2のビルドアップ層が貼り合わされ、前記第2のビルドアップ層のビアホールの径はコア基板面側の径がコア基板と反対面側の径より狭くなるように構成されていることを特徴とする請求項1又は2記載の半導体装置。
- 前記ビアホールが、前記絶縁層の第2の面側に突出部を有し、前記スルーホールが、前記ビルドアップ層側に突出部を有し、前記ビアホールの前記突出部が、前記スルーホールの前記突出部に接するか5μm以内の間隙で近接し、前記ビアホールの前記突出部と前記スルーホールの前記突出部の接触部の周囲の前記突起部間の間隔を前記接合用金属材料層が充填する構造を有することを特徴とする請求項1乃至3のいずれか一に記載の半導体装置。
- 1枚の金属板に、複数の配線層及び絶縁層が交互に積層されるとともに、前記配線層間がビアホールによって接続され、前記ビアホールが前記絶縁層の前記金属板側の面と反対面側からのレーザ穴あけ加工によって形成された開口部に充填され、前記ビアホールのうち最も前記金属板に近いビアホールが導電性パッドと接続され、かつ、前記ビアホールが前記金属板と反対側の部分にて隣接する前記配線層と一体に構成されたビルドアップ層、半田からなる接続用金属材料層、及び熱可塑性樹脂からなる接合接着層を形成する工程と、
形成物を含め前記金属板を複数の個片に断裁分割する工程と、
スルーホールを有するコア基板を形成する工程と、
各前記個片を前記金属板を外側にして前記コア基板に重ね合せることで各前記個片の前記接続用金属材料層を、前記コア基板の前記スルーホールに重ね合わせ設置する工程と、
加熱により前記接続用金属材料層の前記半田を溶融させ、かつ、前記接合接着層の前記熱可塑性樹脂を液状とした状態で、溶融した前記半田の表面張力によるセルフアライメント効果で各前記ビルドアップ層のユニットの個片を一括して所定の前記コア基板の所定の位置に自動的に位置合せした後、前記接合用金属材料層及び前記接合接着層を硬化させる工程と、
前記コア基板を複数の個片に断裁する工程と、
を含むことを特徴とする印刷配線板の製造方法。 - 1枚の金属板に、複数の配線層及び絶縁層が交互に積層されるとともに、前記配線層間がビアホールによって接続され、前記ビアホールが前記絶縁層の前記金属板側の面と反対面側からのレーザ穴あけ加工によって形成された開口部に充填され、前記ビアホールのうち最も前記金属板に近いビアホールが導電性パッドと接続され、かつ、前記ビアホールが前記金属板と反対側の部分にて隣接する前記配線層と一体に構成されたビルドアップ層、半田からなる接続用金属材料層を積層形成する工程と、
形成物を含め金属板を複数の個片に断裁分割する工程と、
スルーホールを有するコア基板を形成する工程と、
前記コア基板上の所定位置に液体状の接合接着層を形成する工程と、
各前記個片を前記金属板を外側にして前記コア基板に重ね合せることで各前記個片の前記接続用金属材料層を、前記コア基板の前記スルーホールに重ね合わせ設置する工程と、
加熱により前記接続用金属材料層の半田を溶融させ、溶融した前記半田の表面張力によるセルフアライメント効果で各前記ビルドアップ層のユニットの個片を一括して所定の前記コア基板の所定の位置に自動的に位置合せした後、前記接合用金属材料層及び前記接合接着層を硬化させ、かつ、前記液体状の接合接着層を硬化させる工程と、
前記コア基板を複数の個片に断裁する工程と、
を含むことを特徴とする印刷配線板の製造方法。 - 1枚の金属板に、複数の配線層及び絶縁層が交互に積層されるとともに、前記配線層間がビアホールによって接続され、前記ビアホールが前記絶縁層の前記金属板側の面と反対面側からのレーザ穴あけ加工によって形成された開口部に充填され、前記ビアホールのうち最も前記金属板に近いビアホールが導電性パッドと接続され、かつ、前記ビアホールが前記金属板と反対側の部分にて隣接する前記配線層と一体に構成されたビルドアップ層、半田からなる接続用金属材料層を形成する工程と、
形成物を含め金属板を複数の個片に断裁分割する工程と、
スルーホールを有するコア基板を形成する工程と、
プリプレグの、前記コア基板のスルーホール位置に対応する所定位置に孔を形成し、該孔に接続用金属材料層を設置する工程と、
各前記個片を前記金属板を外側にして、前記プリプレグを設置した前記コア基板上に重ね合せることで各前記個片のビアホールと前記プリプレグの前記接続用金属材料層と前記コア基板の前記スルーホールを重ね合わせ設置する工程と、
加熱・加圧により、前記プリプレグを熱硬化させるとともに、各前記個片の前記ビアホールと前記コア基板の前記スルーホールを近接させた状態で前記接合用金属材料層により接合させる工程と、
前記コア基板を複数の個片に断裁する工程と、
を含むことを特徴とする印刷配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004255101A JP4003767B2 (ja) | 2004-09-02 | 2004-09-02 | 半導体装置、及び印刷配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004255101A JP4003767B2 (ja) | 2004-09-02 | 2004-09-02 | 半導体装置、及び印刷配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006073777A JP2006073777A (ja) | 2006-03-16 |
JP4003767B2 true JP4003767B2 (ja) | 2007-11-07 |
Family
ID=36154070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004255101A Expired - Fee Related JP4003767B2 (ja) | 2004-09-02 | 2004-09-02 | 半導体装置、及び印刷配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4003767B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI308385B (en) | 2006-08-09 | 2009-04-01 | Unimicron Technology Corp | Package substrate |
JP2008091638A (ja) | 2006-10-02 | 2008-04-17 | Nec Electronics Corp | 電子装置およびその製造方法 |
GB0800709D0 (en) | 2008-01-16 | 2008-02-20 | Dunne Stephen T | Double jet impinging nozzle |
JP5210839B2 (ja) * | 2008-12-10 | 2013-06-12 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
US20110110061A1 (en) * | 2009-11-12 | 2011-05-12 | Leung Andrew Kw | Circuit Board with Offset Via |
JP2017228647A (ja) * | 2016-06-22 | 2017-12-28 | 富士通株式会社 | 樹脂インターポーザ及びそれを用いた半導体装置及び樹脂インターポーザの製造方法 |
JP6335265B2 (ja) * | 2016-12-21 | 2018-05-30 | ルネサスエレクトロニクス株式会社 | 電子装置 |
TW201947722A (zh) * | 2018-05-07 | 2019-12-16 | 恆勁科技股份有限公司 | 覆晶封裝基板 |
JP2021176166A (ja) * | 2020-05-01 | 2021-11-04 | 株式会社村田製作所 | インダクタ部品及びインダクタ構造体 |
JP7287343B2 (ja) * | 2020-05-13 | 2023-06-06 | 株式会社村田製作所 | インダクタ部品及びインダクタ構造体 |
CN117279218B (zh) * | 2023-10-16 | 2024-05-24 | 江苏皓越真空设备有限公司 | 一种多层覆铜陶瓷基板的制备方法 |
-
2004
- 2004-09-02 JP JP2004255101A patent/JP4003767B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006073777A (ja) | 2006-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7282787B2 (en) | Laminated multiple substrates | |
JP5326281B2 (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
JP4073945B1 (ja) | 多層配線基板の製造方法 | |
JPWO2007046459A1 (ja) | 多層プリント配線基板及びその製造方法 | |
JP4003767B2 (ja) | 半導体装置、及び印刷配線板の製造方法 | |
US7325301B2 (en) | Method of manufacturing a wiring board | |
TWI463582B (zh) | 具有焊接凸塊之配線基板的製造方法 | |
US11516910B1 (en) | Circuit board structure and manufacturing method thereof | |
JP2008270633A (ja) | 半導体素子内蔵基板 | |
JP4835629B2 (ja) | 半導体装置の製造方法 | |
JP4918780B2 (ja) | 多層配線基板の製造方法、ならびに半導体装置 | |
JP2010258019A (ja) | 樹脂多層モジュール及び樹脂多層モジュールの製造方法 | |
KR101003640B1 (ko) | 칩 내장 인쇄회로기판 및 그 제조방법 | |
JP3918828B2 (ja) | 半導体装置 | |
JP2003229513A (ja) | 素子内蔵基板および素子内蔵基板の製造方法 | |
TWI454201B (zh) | 用於製造印刷線路板之方法、印刷線路板及電子裝置 | |
JP2007081437A (ja) | 印刷配線板の製造方法 | |
JP5245756B2 (ja) | 回路基板、多層回路基板および多層回路基板の製造方法 | |
JP2011238843A (ja) | 突起電極付き配線基板及び突起電極付き配線基板の製造方法 | |
JP3922350B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP2004214227A (ja) | 層間接続部及び多層配線板 | |
JP2001144211A (ja) | 半導体チップ及びその製造方法 | |
JP2005109188A (ja) | 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法 | |
JP4239641B2 (ja) | 電子部品の製造方法及びその方法で得られた電子部品 | |
JP4398550B2 (ja) | バンプ付き多層基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070731 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070813 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4003767 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |