Nothing Special   »   [go: up one dir, main page]

JP5210839B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP5210839B2
JP5210839B2 JP2008314434A JP2008314434A JP5210839B2 JP 5210839 B2 JP5210839 B2 JP 5210839B2 JP 2008314434 A JP2008314434 A JP 2008314434A JP 2008314434 A JP2008314434 A JP 2008314434A JP 5210839 B2 JP5210839 B2 JP 5210839B2
Authority
JP
Japan
Prior art keywords
layer
forming
pad
wiring board
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008314434A
Other languages
English (en)
Other versions
JP2010141018A5 (ja
JP2010141018A (ja
Inventor
健太郎 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008314434A priority Critical patent/JP5210839B2/ja
Priority to US12/628,284 priority patent/US20100139962A1/en
Publication of JP2010141018A publication Critical patent/JP2010141018A/ja
Publication of JP2010141018A5 publication Critical patent/JP2010141018A5/ja
Application granted granted Critical
Publication of JP5210839B2 publication Critical patent/JP5210839B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、半導体素子等の電子部品（チップ）をフリップチップ実装するのに用いられる配線基板及びその製造方法に関する。
かかる配線基板は、半導体チップを搭載するパッケージとしての機能を果たすという点で、以下の記述では便宜上、「半導体パッケージ」ともいう。
配線基板上に半導体チップをフリップチップ接続した構造では、チップと基板との接続信頼性を確保するために、チップと基板との間隙にアンダーフィル樹脂を充填して補強するのが一般的である。この補強効果を奏するためには、アンダーフィル樹脂をチップと基板の間隙からわずかに周囲へ溢れさせ、断面的に見たときにチップを頂上として広がる山裾を形成するように充填を行う。つまり、チップ・基板間から溢れ出た樹脂がチップ側壁部を這い上がってフィレット部が形成されるように樹脂充填を行う必要がある。
チップ・基板間に充填されるアンダーフィル樹脂は、その粘性に応じて、充填後の樹脂の流動性が低くなったり（粘性が高い場合）、あるいは高くなったりする（粘性が低い場合）。このため、チップ・基板間のエリア内での樹脂の流れ方（挙動）や、チップ・基板間から溢れ出た樹脂の周囲への広がり範囲に影響が及ぼされる。
アンダーフィル樹脂は、チップ・基板間の小さな隙間（現状の技術では５０μｍ程度）に毛細管現象によって浸透させるものであるが、その流動性が低いと、樹脂は流れにくくなるため、チップ・基板間の開口部のチップ外周に沿った部分（樹脂の注入口）から開口部の内側に樹脂が流動する過程で、内側に充填された樹脂内にボイド（気泡）が形成されてしまう可能性が高い。ボイドが形成されると、十分な接合強度が得られないので、チップと配線基板との接続信頼性が低下する。また、樹脂充填後の加熱（硬化）処理によりボイド内の空気が膨張し、樹脂にクラックが生じたりするおそれもある。
このようなボイドが発生しないようにするには、粘性の低いアンダーフィル樹脂を使用すればよい。しかし、流動性が高いと樹脂は流れやすくなるため、チップ・基板間から溢れ出た樹脂の「流れ出し」の範囲が必要以上に拡大されるおそれがある。その場合、チップ周辺に配置されている配線や回路素子等に悪影響を及ぼすことになる。特に、昨今のように高密度実装が一般化されている配線基板についてはその影響は一層顕著である。そこで、チップ・基板間から溢れ出た樹脂の流れ出しの範囲を制限するために種々の技術が提案されている。
その技術の一例は、特許文献１に記載されている。ここに記載されている技術では、樹脂基板上のチップ搭載エリアを囲むようにして配線パターンを覆う保護レジスト層が設けられた配線基板において、保護レジスト層上に枠状樹脂ダムを設け、チップ搭載エリア内に実装された半導体チップと樹脂基板との隙間にアンダーフィル樹脂を充填し、チップ・基板間から保護レジスト層上に流れ出たアンダーフィル樹脂を枠状樹脂ダムによって堰き止めるようにしている。
また、これに関連する他の技術として、特許文献２に記載されるように、配線基板の表面に半導体チップがフリップチップ接続された半導体装置において、基板表面に、半導体チップの全周を取り囲むようにアンダーフィル流出範囲制限用の枠状ダムを設け、この枠状ダムの外側に半導体チップ用のはんだボール（外部接続端子）を配設するとともに、フリップチップ接続箇所とはんだボール配設箇所とを除く基板表面をソルダレジスト層で覆い、半導体チップのコーナー部とこれに対面する枠状ダムのコーナー部との間の領域内において、ソルダレジスト層に掘り込みを設けたものがある。
特開２００６−３５１５５９号公報 特開２００７−５９５９６号公報
上述したように、配線基板とこれに実装された半導体チップとの間隙にアンダーフィル樹脂を充填した後にチップ・基板間から溢れ出た樹脂が周囲に流れ出す範囲を制限するための技術（特許文献１、２）が提案されている。しかし、いずれの技術においても、樹脂が流動する基板表面は平坦とはなっておらず、基板上のチップ搭載エリアの周囲に保護レジスト層（ソルダレジスト層）が設けられている。この保護レジスト層（ソルダレジスト層）は、配線パターンを保護する役割の他に、チップ・基板間から溢れ出た樹脂の流れ出し防止にも寄与している。つまり、この保護レジスト層（ソルダレジスト層）とその上に設けられたダム部材との協働作用により、アンダーフィル樹脂の周囲への流れ出しを制限しており、それにより、樹脂の流動性の管理をラフに行えるようにしている。
しかしながら、これらの技術では、アンダーフィル樹脂が流動する基板表面が平坦となっている形態の配線基板、例えば、チップ搭載面側の最外層の樹脂層（絶縁層）からパッドが露出し、該樹脂層の表面が平坦となっている「コアレス基板」と呼ばれている形態の半導体パッケージについては、特に考慮されていない。
本発明は、かかる従来技術における課題に鑑み創作されたもので、アンダーフィル樹脂が流動する基板表面が平坦となっている配線基板に対し、当該樹脂の流れ出しの範囲を制限し、その流動性の管理をラフに行えるようにした配線基板及びその製造方法を提供することを目的とする。
上記の従来技術の課題を解決するため、本発明の一形態に係る配線基板の製造方法は、支持基材上に、電子部品の搭載エリアに対応する部分を囲んで環状の開口部を有するようパターン形成された第１のレジスト層を形成する工程と、前記第１のレジスト層の開口部から露出している前記支持基材上に、犠牲導体層を形成する工程と、前記第１のレジスト層を除去後、前記支持基材及び前記犠牲導体層上に、前記電子部品の搭載エリア内に対応する部分に所要の形状の開口部を有するようパターン形成された第２のレジスト層を形成する工程と、前記第２のレジスト層の開口部から露出している前記支持基材上に、パッドを形成する工程と、前記第２のレジスト層を除去後、前記支持基材及び前記犠牲導体層上に、前記パッドを露出させて絶縁層を形成する工程と、前記絶縁層上に、前記パッドに接続されるビアを含む配線層を形成する工程と、以降、所要の層数となるまで絶縁層と配線層を交互に積層した後、前記支持基材及び前記犠牲導体層を除去する工程とを含むことを特徴とする。
この形態に係る配線基板の製造方法によれば、電子部品が搭載される面側の最外層の絶縁層からパッドが露出した構造を有し、当該絶縁層上でパッドが形成されている領域（電子部品搭載エリア）を囲んで環状に、かつ、犠牲導体層の厚さに相当する分の深さに凹部が形成された形態の配線基板が製造される。この配線基板の構造では、その最外層の絶縁層の表面は、凹部の領域を除いて平坦となっている。
この電子部品搭載エリアの周囲に環状に形成された凹部は、本配線基板にチップ等の電子部品を搭載してその間隙にアンダーフィル樹脂を充填したときに、その間隙から周囲に流れ出した樹脂を堰き止める「ダム」として機能する。つまり、凹部において当該樹脂の周囲への流れ出しを制限しているので、この凹部の深さを適宜選定することで、基板表面上での樹脂の流動性の管理をラフに行うことができる。
また、本発明の他の形態に係る配線基板の製造方法は、支持基材上に、電子部品の搭載エリアを囲んで環状の部分のみが残存するようパターン形成された第１のレジスト層を形成する工程と、前記第１のレジスト層から露出している前記支持基材上に、犠牲導体層を形成する工程と、前記第１のレジスト層を除去後、前記支持基材及び前記犠牲導体層上に、前記電子部品の搭載エリア内に対応する部分に所要の形状の開口部を有するようパターン形成された第２のレジスト層を形成する工程と、前記第２のレジスト層の開口部から露出している前記犠牲導体層上に、パッドを形成する工程と、前記第２のレジスト層を除去後、前記支持基材及び前記犠牲導体層上に、前記パッドを露出させて絶縁層を形成する工程と、前記絶縁層上に、前記パッドに接続されるビアを含む配線層を形成する工程と、以降、所要の層数となるまで絶縁層と配線層を交互に積層した後、前記支持基材及び前記犠牲導体層を除去する工程とを含むことを特徴とする。
この形態に係る配線基板の製造方法によれば、電子部品が搭載される面側の最外層の絶縁層からパッドが露出した構造を有し、当該絶縁層上でパッドが形成されている領域（電子部品搭載エリア）を囲んで環状に、かつ、犠牲導体層の厚さに相当する分の高さに凸部が形成された形態の配線基板が製造される。この配線基板の構造においても同様に、その最外層の絶縁層の表面は、凸部の領域を除いて平坦となっている。この凸部は、上記の形態の場合と同様に、電子部品の搭載時に充填されるアンダーフィル樹脂の周囲への流れ出しを制限する「ダム」として機能する。これにより、基板表面上での樹脂の流動性の管理をラフに行うことができる。
また、本発明のさらに他の形態によれば、上記の各形態に係る配線基板の製造方法によって製造される配線基板が提供される。
本発明に係る配線基板及びその製造方法の他の構成上の特徴及びそれに基づく有利な利点等については、以下に記述する発明の実施の形態を参照しながら詳細に説明する。
以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。
（第１の実施形態…図１〜図５参照）
図１は本発明の第１の実施形態に係る配線基板（半導体パッケージ）の構成を示したものであり、（ａ）はその配線基板を断面的に見たときの構成を示し、（ｂ）はその配線基板を上面から見たときの構成を模式的に示している。
本実施形態に係る配線基板（半導体パッケージ）１０は、図示のように、複数の配線層１１，１４，１７，２０が絶縁層（具体的には、樹脂層）１２，１５，１８を介在させて積層され、各絶縁層１２，１５，１８にそれぞれ形成されたビアホールＶＨ１，ＶＨ２，ＶＨ３に充填された導体（ビア１３，１６，１９）を介して層間接続された構造を有している。つまり、一般的なビルドアップ法を用いて作製される配線基板（支持基材としてのコア基板の両面もしくは片面に所要数のビルドアップ層を順次形成して積み上げていくもの）とは違い、支持基材を含まない「コアレス基板」の形態を有している。
このコアレス基板の一方の面（図示の例では下側）には、保護膜として機能するソルダレジスト層（絶縁層）２１が、最外層の配線層（図示の例では配線層２０）の所要の箇所に画定されたパッド２０Ｐを除いてその表面を覆うように形成されている。また、このソルダレジスト層２１が形成されている側と反対側の面（図示の例では上側）には、パッド１１Ｐ（配線層１１の所要の箇所に画定された部分）が露出しており、このパッド１１Ｐは、図示のようにその上面が樹脂層（絶縁層１２）の上面と同一面となるように形成されている。
本実施形態では、上側の樹脂層１２から露出するパッド１１Ｐには、本パッケージ１０に搭載される半導体素子（チップ）等の電極端子がはんだバンプ等を介してフリップチップ接続され、下側のソルダレジスト層２１から露出するパッド２０Ｐには、本パッケージ１０をマザーボード等に実装する際に使用されるはんだボール等の外部接続端子が接合されるようになっている。つまり、上側の面は「チップ搭載面」、下側の面は「外部接続端子接合面」となっている。
ただし、本パッケージ１０が使用される条件や環境等によっては、チップ搭載面と外部接続端子接合面を上下反対の使用形態としてもよい。この場合、上側のパッド１１Ｐに外部接続端子が接合され、下側のパッド２０Ｐに半導体素子等の電極端子が接続される。
なお、配線基板１０の一方の面に形成されるソルダレジスト層２１は、保護膜としての機能の他に、補強層としての役割も果たす。すなわち、本配線基板１０は剛性の小さいコアレス基板であってその厚さも薄いため、基板の強度が少なからず低下することは否めないが、図示のように基板の片面にソルダレジスト層２１を形成することで基板の補強を図ることができる。
また、チップ搭載面側の最外層の樹脂層１２には、本発明を特徴付ける凹部ＤＭ１が形成されている。この凹部ＤＭ１は、図示のように樹脂層１２上でパッド１１Ｐが配列されている領域（チップ搭載エリアＣＭ）を囲んで環状に（図１（ｂ）参照）、かつ、所要の深さに形成されている。つまり、チップ搭載エリアＣＭの周囲に環状に凹部ＤＭ１を形成しておくことで、本パッケージ１０にチップを搭載してその間隙にアンダーフィル樹脂を充填したときに、その間隙から周囲に流れ出した樹脂を堰き止めるための「ダム」として機能させることができる。
本実施形態に係る配線基板（半導体パッケージ）１０を構成する各部材の具体的な材料や大きさ、厚さ等については、後述するプロセスに関連させて具体的に説明する。
本実施形態の配線基板（半導体パッケージ）１０には、上述したように一方の面から露出するパッド１１Ｐに半導体素子（チップ）等の電極端子が接続され、他方の面から露出するパッド２０Ｐにはんだボール等の外部接続端子が接合される。図２はその一構成例を示したものである。
図２の例では、配線基板１０に電子部品としての半導体素子（チップ）３１を搭載した状態、すなわち、半導体装置３０を構成した場合の断面構造を示している。半導体チップ３１は、図示のようにその電極端子３２（はんだバンプ等）を介してパッド１１Ｐにフリップチップ接続されている。さらに、その搭載されたチップ３１と配線基板１０との間隙にアンダーフィル樹脂３３（熱硬化性のエポキシ樹脂など）を充填し、熱硬化させて、チップ３１と配線基板１０との接続信頼性を高めている。
図示のように、チップ３１と配線基板１０との間隙から周囲に流れ出した樹脂は、凹部ＤＭ１で堰き止められている。つまり、樹脂充填後にチップ・基板間から溢れ出たアンダーフィル樹脂３３の周囲への「流れ出し」を所定の範囲内に止め、これにより、チップ周辺に配置されている配線や回路素子等に悪影響が及ぼされるのを防いでいる。
一方、チップ搭載面と反対側の面（外部接続端子接合面）のパッド２０Ｐには、はんだボール３５がリフローにより接合されている。図示の例では、パッド２０Ｐにはんだボール３５を接合したＢＧＡ（ボール・グリッド・アレイ）の形態としているが、当該パッドにピンを接合したＰＧＡ（ピン・グリッド・アレイ）や、当該パッド自体を外部接続端子として利用したＬＧＡ（ランド・グリッド・アレイ）の形態としてもよい。また、配線基板１０の設置態様を図示の場合とは上下逆にして、パッド２０Ｐが形成されている側の面にチップ３１を搭載し、これと反対側の面のパッド１１Ｐにはんだボール３５を接合してもよい。
次に、本実施形態に係る配線基板（半導体パッケージ）１０を製造する方法について、その製造工程の一例を示す図３〜図５を参照しながら説明する。
先ず最初の工程では（図３（ａ）参照）、仮基板の一部としての支持基材４０ａを用意する。この支持基材４０ａの材料としては、後述するように最終的にはエッチングされることを考慮して、エッチング液で溶解可能な金属（典型的には、銅（Ｃｕ））が用いられる。また、支持基材４０ａの形態としては、基本的には金属板もしくは金属箔で十分である。具体的には、例えば、プリプレグ（補強材のガラス布にエポキシ系樹脂、ポリイミド系樹脂等の熱硬化性樹脂を含浸させ、半硬化のＢステージ状態にした接着シート）上に下地層及び銅箔を配置して加熱・加圧することにより得られた構造体（例えば、特開２００７−１５８１７４号公報に開示された支持基材）を、支持基材４０ａとして好適に使用することができる。
次の工程では（図３（ｂ）参照）、支持基材４０ａ上に、パターニング材料を使用してめっきレジストを形成し、その所要の箇所を開口する（開口部ＯＰ１を備えたレジスト層４１の形成）。この開口部ＯＰ１は、最終的にチップ搭載面側の最外層の樹脂層１２に形成される凹部ＤＭ１の形状（図１（ｂ））に従って、チップ搭載エリアＣＭに対応する部分を囲むように環状にパターニング形成される。
パターニング材料としては、感光性のドライフィルム（レジスト材料をポリエステルのカバーシートとポリエチレンのセパレータシートの間に挟んだ構造のもの）、又は液状のフォトレジスト（ノボラック系樹脂、エポキシ系樹脂等の液状レジスト）を用いることができる。例えば、ドライフィルムを使用する場合には、支持基材４０ａの表面を洗浄した後、ドライフィルムを熱圧着により貼り付け、このドライフィルムを、所要の形状にパターニングされたマスク（図示せず）を用いて紫外線（ＵＶ）照射による露光を施して硬化させ、さらに所定の現像液を用いて当該部分をエッチング除去し（開口部ＯＰ１）、所要の凹部ＤＭ１の形状に応じたレジスト層４１を形成する。液状のフォトレジストを用いた場合にも、同様の工程を経て、レジスト層４１を形成することができる。
次の工程では（図３（ｃ）参照）、レジスト層４１の開口部ＯＰ１から露出している支持基材４０ａ上に、この支持基材４０ａを給電層として利用した電解めっきにより、犠牲導体層４０ｂを所要の厚さに形成する。犠牲導体層４０ｂを構成する材料としては、これに接触する支持基材４０ａと共に最終的にエッチングされることを考慮して、そのエッチング液で溶解され得る金属種を選定する。本実施形態では、支持基材４０ａの材料として銅（Ｃｕ）を用いているので、この支持基材４０ａ上に電解Ｃｕめっきを施して犠牲導体層（Ｃｕ）４０ｂを形成する。
このように犠牲導体層４０ｂの材料を支持基材４０ａの材料と同じものに選定することで、１回のエッチングにより各部材４０ａ，４０ｂを同時に除去することができ、工程の簡素化に寄与する。
また、形成される犠牲導体層４０ｂの所要の厚さは、形成すべきダム（凹部ＤＭ１）の深さを規定するので、搭載すべきチップの大きさやチップ搭載時にアンダーフィル樹脂を充填したときにその間隙から周囲に流れ出す樹脂の量などを適宜考慮して選定される。
次の工程では（図３（ｄ）参照）、めっきレジスト（図３（ｃ）のレジスト層４１）を除去する。例えば、めっきレジストとしてドライフィルムを使用した場合には、水酸化ナトリウムやモノエタノールアミン系などのアルカリ性の薬液を用いて除去することができる。また、めっきレジストとしてノボラック系樹脂、エポキシ系樹脂等の液状レジストを使用した場合には、アセトンやアルコール等を用いて除去することができる。これによって、図示のように支持基材４０ａ上の所定の箇所に犠牲導体層４０ｂが形成された構造体４０（便宜上、「仮基板」ともいう）が作製されたことになる。
次の工程では（図３（ｅ）参照）、図３（ｂ）の工程で行った処理と同様にして、仮基板４０上の犠牲導体層４０ｂが形成されている側の面に、パターニング材料を使用してめっきレジストを形成し、その所要の箇所を開口する（開口部ＯＰ２を備えたレジスト層４２の形成）。この開口部ＯＰ２は、チップ搭載エリアＣＭ内に対応する部分において、形成すべき所要のパッド１１Ｐ（配線層１１）の形状に従ってパターニング形成される。パターニング材料としては、上記の場合と同様に、感光性のドライフィルム又は液状のフォトレジストを用いることができる。
次の工程では（図４（ａ）参照）、図３（ｃ）の工程で行った処理と同様にして、レジスト層４２の開口部ＯＰ２（図３（ｅ））から露出している仮基板４０上（特定的には支持基材４０ａ上）に、この仮基板４０を給電層として利用した電解めっきにより、配線層１１を形成する。この配線層１１の一部（所定の箇所に画定された部分）は、半導体素子を搭載するためのパッド１１Ｐ（もしくは外部接続端子を接合するためのパッド）として機能する。
形成すべきパッド１１Ｐは円形であり（図１（ｂ）参照）、その大きさ（直径）は５０〜１５０μｍ程度に選定されている。また、パッド１１Ｐは、複数の金属層が積層された構造からなり、その最下層の金属層（最終的に露出する側の金属層）を構成する材料としては、これに接触する仮基板４０が最終的にエッチングされることを考慮して、そのエッチング液で溶解されない金属種を選定する。本実施形態では、仮基板４０の材料として銅（Ｃｕ）を用いているので、これとは異なる金属として、良好なコンタクト性（はんだ付け性）を確保できるという点を考慮し、金（Ａｕ）を使用している。
具体的には、先ず仮基板（Ｃｕ）４０上にＡｕフラッシュめっきを施して厚さ４０ｎｍ程度のＡｕ層を形成し、さらにパラジウム（Ｐｄ）フラッシュめっきを施して厚さ２０ｎｍ程度のＰｄ層を形成して、Ａｕ／Ｐｄ層を形成する。次いで、このＡｕ／Ｐｄ層上にニッケル（Ｎｉ）めっきを施して厚さ５μｍ程度のＮｉ層を形成し、さらにＮｉ層上にＣｕめっきを施して厚さ１５μｍ程度のＣｕ層を形成する。ここに、Ｎｉ層は、その上層の金属層に含まれる銅（Ｃｕ）が下層のＡｕ／Ｐｄ層に拡散するのを防止するために形成されている。
つまり、この工程では、Ａｕ／Ｐｄ層とＮｉ層とＣｕ層の３層（厳密には４層）構造からなるパッド１１Ｐを形成している。なお、本工程では最下層の金属層としてＡｕ／Ｐｄ層を形成しているが、Ｐｄ層については必ずしも形成する必要はなく、Ａｕ層のみからなる金属層としてもよい。
次の工程では（図４（ｂ）参照）、図３（ｄ）の工程で行った処理と同様にして、めっきレジスト（図４（ａ）のレジスト層４２）を除去する。これによって、図示のように仮基板４０上の所定の箇所にパッド１１Ｐ（配線層１１）が形成された構造体が作製されたことになる。
次の工程では（図４（ｃ）参照）、仮基板４０上のパッド１１Ｐ（配線層１１）が形成されている側の面に、エポキシ系樹脂やポリイミド系樹脂等からなる絶縁層１２を形成する。例えば、エポキシ系樹脂フィルムを仮基板４０及びパッド１１Ｐ（配線層１１）上にラミネートし、この樹脂フィルムをプレスしながら１３０〜１５０℃の温度で熱処理して硬化させることにより、樹脂層（絶縁層１２）を形成することができる。
次の工程では（図４（ｄ）参照）、この絶縁層１２の所定の箇所（パッド１１Ｐに対応する部分）に、ＣＯ２ レーザ、エキシマレーザ等による穴明け処理により、パッド１１Ｐに達する開口部（ビアホールＶＨ１）を形成する。なお、本工程ではレーザ等によりビアホールＶＨ１を形成しているが、絶縁層１２が感光性樹脂を用いて形成されている場合には、フォトリソグラフィにより所要のビアホールＶＨ１を形成することも可能である。
次の工程では（図５（ａ）参照）、ビアホールＶＨ１が形成された絶縁層１２上に、ビアホールＶＨ１を充填して（ビア１３の形成）パッド１１Ｐに接続される所要パターンの配線層１４を形成する。この配線層１４は、例えば、セミアディティブ法により形成される。
具体的には、先ず、無電解めっきやスパッタリング等により、ビアホールＶＨ１の内部を含めて絶縁層１２上に銅（Ｃｕ）のシード層（図示せず）を形成した後、形成すべき配線層１４の形状に応じた開口部を備えたレジスト膜（図示せず）を形成する。次に、このレジスト膜の開口部から露出しているシード層（Ｃｕ）上に、このシード層を給電層として利用した電解Ｃｕめっきにより、導体（Ｃｕ）パターン（図示せず）を形成する。さらに、レジスト膜を除去した後に、導体（Ｃｕ）パターンをマスクにしてシード層をエッチングすることで、所要の配線層１４が得られる。
なお、セミアディティブ法以外に、サブトラクティブ法など各種の配線形成方法を用いてもよい。また、ビア１３の形成については、無電解めっき等に限らず、スクリーン印刷法を用いた導電性ペースト（銀ペースト、銅ペースト等）の充填によって形成することも可能である。
次の工程では（図５（ｂ）参照）、図４（ｃ）〜図５（ａ）の工程で行った処理と同様にして、絶縁層と配線層を交互に積層する。図示の例では、簡単化のため、２層の絶縁層と２層の配線層が積層されている。すなわち、絶縁層１２及び配線層１４上に樹脂層（絶縁層１５）を形成し、この絶縁層１５に、配線層１４のパッド（図示せず）に達するビアホールＶＨ２を形成した後、このビアホールＶＨ２を充填して（ビア１６の形成）当該パッドに接続される所要パターンの配線層１７を形成する。さらに、絶縁層１５及び配線層１７上に樹脂層（絶縁層１８）を形成し、この絶縁層１８に、配線層１７のパッド（図示せず）に達するビアホールＶＨ３を形成した後、このビアホールＶＨ３を充填して（ビア１９の形成）当該パッドに接続される所要パターンの配線層２０を形成する。この配線層２０は、本実施形態では最外層の配線層を構成する。
さらに、この配線層２０の所定の箇所に画定されるパッド２０Ｐを除いてその表面（絶縁層１８及び配線層２０）を覆うようにソルダレジスト層２１を形成する。このソルダレジスト層２１は、例えば、ソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることで形成することができる。これによって、ソルダレジスト層２１の開口部からパッド２０Ｐが露出する。
このパッド２０Ｐには、本配線基板１０をマザーボード等に実装する際に使用されるはんだボールやピン等の外部接続端子（もしくは本配線基板１０に搭載される半導体チップ等の電極端子）が接合されるので、反対側の面のパッド１１Ｐと同様に、コンタクト性を良くするためにＡｕめっきを施しておくのが望ましい。その際、パッド（Ｃｕ）２０Ｐ上にＮｉめっきを施してからＡｕめっきを施す。つまり、Ｎｉ層とＡｕ層の２層構造からなる導体層（図示せず）をパッド２０Ｐ上に形成する。
最後の工程では（図５（ｃ）参照）、仮基板４０（支持基材４０ａ（図３（ｄ））上の所定の箇所に犠牲導体層４０ｂが形成された構造体）を、パッド１１Ｐ、樹脂層１２、パッド２０Ｐ及びソルダレジスト層２１に対して選択的に除去する。例えば、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液などを用いたウェットエッチングにより、パッド１１Ｐ（その表層部にＡｕ層が形成されている）、樹脂層１２、パッド２０Ｐ（その表層部にＡｕ層が形成されている）及びソルダレジスト層２１に対して、Ｃｕからなる仮基板４０を選択的にエッチングして除去することができる。
以上の工程により、本実施形態の配線基板１０（図１）が製造されたことになる。
以上説明したように、第１の実施形態（図１〜図５）によれば、チップ搭載面側の最外層の樹脂層１２からパッド１１Ｐが露出した構造を有し、そのパッド１１Ｐが配列されている領域（チップ搭載エリアＣＭ）を囲んで環状に、かつ、所要の深さに凹部ＤＭ１が形成された配線基板（半導体パッケージ）１０が提供される。このパッケージ１０の構造では、その最外層の樹脂層１２の表面は、凹部ＤＭ１が形成されている領域を除いて平坦となっている。
このチップ搭載エリアＣＭの周囲に環状に形成された凹部ＤＭ１は、上述したように本パッケージ１０にチップ３１を搭載してその間隙にアンダーフィル樹脂３３を充填したときに、その間隙から周囲に流れ出した樹脂３３を堰き止める「ダム」として機能する。つまり、この凹部ＤＭ１において当該樹脂の周囲への流れ出しを制限しているので、この凹部ＤＭ１の深さを適宜選定する（つまり、図３（ｃ）の工程において形成される犠牲導体層４０ｂの厚さを適宜選定する）ことで、基板表面（樹脂層１２）上での樹脂の流動性の管理をラフに行うことが可能となる。
上述した第１の実施形態に係るプロセス（配線基板の製造方法）では、本発明を特徴付ける凹部ＤＭ１をめっきにより形成する場合を例にとって説明したが、凹部ＤＭ１を形成する方法がこれに限定されないことはもちろんである。例えば、ハーフエッチングにより形成することも可能である。この場合のプロセスは、ハーフエッチングに関連する処理を除いて、基本的には第１の実施形態に係るプロセス（図３〜図５）で行った処理と同様である。特に図示はしないが、相違する処理について説明すると以下の通りである。
先ず、図３（ａ）の工程で行った処理と同様にして、仮基板として利用される支持基材を用意し、この支持基材上に、感光性のドライフィルム等を使用してエッチングレジストを形成し、所要の形状にパターニングしてレジスト層を形成する。このレジスト層は、図３（ｂ）に示したレジスト層４１のパターンとは逆のパターン、すなわち、最終的に最外層の樹脂層１２に形成される凹部ＤＭ１の形状（図１（ｂ））に従って、チップ搭載エリアＣＭを囲んで環状のレジスト部分のみが残存するようにパターニング形成される。
次に、このパターニングされたレジスト層をマスクにして、支持基材の露出している部分にハーフエッチングを施し、当該部分を所要の深さ（形成すべき凹部ＤＭ１の深さに相当する分）まで除去して薄くする。そして、このレジスト層（エッチングレジスト）を除去後、上述した図３（ｅ）の工程以降の各工程で行った処理と同様の処理を経て、図１の配線基板１０を得ることができる。
このようにハーフエッチングにより凹部ＤＭ１を形成することも可能であるが、さらに他の方法として、ハーフエッチングの代わりにサンドブラストやウェットブラスト等の方法を用いてもよい。
また、第１の実施形態に係るプロセスでは、仮基板（支持基材４０ａ）に凹部ＤＭ１の深さに応じた凸部（犠牲導体層４０ｂ）を形成した後に（図３（ｂ）〜（ｄ））、チップ搭載エリアＣＭ内の所要部分にパッド１１Ｐを形成した場合（図３（ｅ）〜図４（ｂ））を例にとって説明したが、必ずしもこの順序に限定されるわけではなく、各工程で行うパターニング（仮基板上への凸部の形成と、パッドの形成）の順番を入れ替えてもよい。すなわち、チップ搭載エリアＣＭ内の所要部分にパッド１１Ｐを形成した後に、仮基板に凹部ＤＭ１の深さに応じた凸部を形成しても、最終的に同じ構造の配線基板１０（図１）を得ることができる。
（第２の実施形態…図６〜図１０参照）
図６は本発明の第２の実施形態に係る配線基板（半導体パッケージ）の構成を示したものであり、（ａ）はその配線基板を断面的に見たときの構成を示し、（ｂ）はその配線基板を上面から見たときの構成を模式的に示している。
本実施形態に係る配線基板（半導体パッケージ）１０ａは、第１の実施形態に係る配線基板１０（図１）の構成と比べて、チップ搭載面側の最外層の樹脂層１２ａに、これと一体的に（当該樹脂の一部からなる）凸部ＤＭ２を設け、この凸部ＤＭ２を、図示のように樹脂層１２ａ上でパッド１１Ｐが配列されている領域（チップ搭載エリアＣＭ）を囲んで環状に（図６（ｂ）参照）、かつ、所要の高さに形成した点で相違している。他の構成については、第１の実施形態の配線基板１０の構成と基本的に同じであるのでその説明は省略する。
本実施形態においても同様に、チップ搭載エリアＣＭの周囲に環状に凸部ＤＭ２を形成しておくことで、本パッケージ１０ａにチップを搭載してその間隙にアンダーフィル樹脂を充填したときに、その間隙から周囲に流れ出した樹脂を堰き止めるための「ダム」として機能させることができる。
また、本実施形態の配線基板（半導体パッケージ）１０ａについても同様に、一方の面から露出するパッド１１Ｐに半導体素子（チップ）等の電極端子が接続され、他方の面から露出するパッド２０Ｐにはんだボール等の外部接続端子が接合される。図７はその一構成例を示したものである。
図７に例示する半導体装置３０ａ（配線基板１０ａに半導体素子（チップ）３１を搭載したもの）は、ダムとして機能する部材（上記の凹部ＤＭ１に代わる凸部ＤＭ２）の形状が相違している点を除き、基本的に図２に示した半導体装置３０の構成と同じである。
この半導体装置３０ａにおいても、図示のようにチップ３１と配線基板１０ａとの間隙から周囲に流れ出した樹脂は、ダム（凸部ＤＭ２）で堰き止められ、これより外方への流れ出しが制限されている。これにより、チップ周辺に配置されている配線や回路素子等に悪影響が及ぼされるのを防いでいる。
本実施形態に係る配線基板１０ａは、一例として示す図８〜図１０に示す製造方法により製造することができる。図８〜図１０の各工程で行う処理は、基本的には、第１の実施形態に係る製造方法の各工程（図３〜図５）で行った処理と同様である。重複的な説明を避けるため、相違する処理についてのみ重点的に説明する。
先ず、図３（ａ）の工程で行った処理と同様にして、仮基板の一部として利用される支持基材５０ａを用意し（図８（ａ））、この支持基材５０ａ上に、感光性のドライフィルム又は液状のフォトレジストを使用してめっきレジストを形成し、所要の形状にパターニングしてレジスト層５１を形成する（図８（ｂ））。このレジスト層５１は、最終的にチップ搭載面側の最外層の樹脂層１２ａに形成される凸部ＤＭ２の形状（図６（ｂ））に従って、チップ搭載エリアＣＭを囲んで環状の部分のみが残存するようにパターニング形成される。
次の工程では（図８（ｃ）参照）、レジスト層５１から露出している支持基材５０ａ上に、この支持基材５０ａを給電層として利用した電解めっきにより、犠牲導体層５０ｂを所要の厚さに形成する。図３（ｃ）の工程で行った処理と同様にして、支持基材（Ｃｕ）５０ａ上に電解Ｃｕめっきを施して犠牲導体層（Ｃｕ）５０ｂを形成する。これにより、最終的に１回のエッチングで各部材５０ａ，５０ｂを同時に除去することができる。
さらに、めっきレジスト（レジスト層５１）を除去し（図８（ｄ））、図３（ｅ）の工程で行った処理と同様にして、仮基板５０上の犠牲導体層５０ｂが形成されている側の面に、感光性のドライフィルム又は液状のフォトレジストを使用してめっきレジストを形成し、所要の箇所に開口部ＯＰ２を備えたレジスト層５２を形成する（図８（ｅ））。この開口部ＯＰ２は、チップ搭載エリアＣＭ内に対応する部分において、形成すべき所要のパッド１１Ｐの形状に従ってパターニング形成される。
次の工程では（図９（ａ）参照）、図４（ａ）の工程で行った処理と同様にして、レジスト層５２の開口部ＯＰ２（図８（ｅ））から露出している仮基板５０上（特定的には犠牲導体層５０ｂ上）に、この仮基板５０を給電層として利用した電解めっきにより、Ａｕ／Ｐｄ層（又はＡｕ層）、Ｎｉ層及びＣｕ層を順次積層してパッド１１Ｐを形成する。パッド１１Ｐの大きさ（直径）については、第１の実施形態の場合と同じである。
さらに、めっきレジスト（レジスト層５２）を除去した後（図９（ｂ））、図９（ｃ）〜図１０（ｂ）の各工程において、上述した図４（ｃ）〜図５（ｂ）の各工程で行った処理と同様の処理を行う。
最後の工程では（図１０（ｃ）参照）、図５（ｃ）の工程で行った処理と同様の手法を用いて、仮基板５０（支持基材５０ａ（図８（ｄ））上の所定の箇所に犠牲導体層５０ｂが形成された構造体）を、パッド１１Ｐ（その表層部にＡｕ層が形成されている）、樹脂層１２ａ、パッド２０Ｐ（その表層部にＡｕ層が形成されている）及びソルダレジスト層２１に対して選択的にエッチングし、除去する。
以上の工程により、本実施形態の配線基板１０ａ（図６）が製造されたことになる。
この第２の実施形態（図６〜図１０）においても、上述した第１の実施形態（図１〜図５）の場合と比べて、ダムとして機能する部材（凸部ＤＭ２）の形状が上記の凹部ＤＭ１とは相違しているものの、その基本的な構成及びプロセスは第１の実施形態の場合と同じであるので、同様の作用効果を奏することができる。
また、この第２の実施形態においても同様に、本発明を特徴付ける凸部ＤＭ２をめっきにより形成しているが、このめっき法に代えて、ハーフエッチングにより凸部ＤＭ２を形成することも可能である。この場合のプロセスは、上述した第１の実施形態においてハーフエッチングに関連して説明した記載内容から容易に推察され得るので、その説明はここでは省略する。また、このハーフエッチングの代わりにサンドブラストやウェットブラスト等の方法を用いてもよい。
（他の実施形態…図１１、図１２参照）
図１１は第１の実施形態の一変形例に係る配線基板（半導体パッケージ）の構成を示したものであり、（ａ）はその配線基板を断面的に見たときの構成を示し、（ｂ）はその配線基板を上面から見たときの要部の構成を模式的に示している。
本実施形態に係る配線基板（半導体パッケージ）１０ｂの構成では、第１の実施形態の配線基板１０（図１）をベースにし、チップ搭載面側の最外層の樹脂層１２上でパッド１１Ｐが配列されている領域（チップ搭載エリアＣＭ）内に、図１１（ｂ）に示すように各パッド１１Ｐ間を分断する形態で格子状に凹部（溝ＧＲ）を形成している。この格子状に配設された溝ＧＲは、配線基板１０ｂの反りを調整（防止）するためのものである。
つまり、この配線基板１０ｂは、上述した各実施形態に係る配線基板１０，１０ａと同様に支持基材を含まない「コアレス基板」の形態を有している。従って、剛性が小さく、その厚さも薄いため、反りが発生することが想定される。特に、半導体（素子）チップをフリップチップ接続する際に行うリフロー等の熱処理や、チップ実装後に充填されるアンダーフィル樹脂の熱硬化等の熱履歴に晒されると、配線層と樹脂層の熱膨張係数の違い、さらにアンダーフィル樹脂とチップ材料の熱膨張係数の違いに起因して、配線基板１０ｂに反りが発生する可能性が高い。
かかる事態を想定して、あらかじめチップ搭載面側の樹脂層１２に格子状に溝ＧＲを形成しておけば、熱膨張係数の違いに起因して起こり得る配線基板１０ｂの反りを溝ＧＲの部分で効果的に吸収することができる。このような溝ＧＲは、その機能（作用）を考慮すると、チップ搭載面側に限らず、これとは反対側の外部接続端子接合面側に形成してもよい。
ただし、プロセスの面で、図示のようにチップ搭載面側に溝ＧＲを形成する方が望ましい。つまり、この溝ＧＲは、同じチップ搭載面側の樹脂層１２に形成される凹部ＤＭ１とともに同時に形成することができるからである。具体的には、上述した図３（ｂ）の工程において、支持基材４０ａ上に形成されためっきレジスト（レジスト層４１）のパターニングを行う際に、凹部ＤＭ１の形状に応じた開口部ＯＰ１とともに、格子状の溝ＧＲの形状に応じた開口部も併せてパターニングを行う。他の工程については、上述した第１の実施形態に係る製造方法の各工程（図３〜図５）と基本的に同じである。
なお、図１１の実施形態では、第１の実施形態の配線基板１０をベースにして溝ＧＲを形成しているが、かかる溝ＧＲは、図６に示した第２の実施形態の配線基板１０ａ（チップ搭載エリアＣＭの周囲に凸部ＤＭ２が形成されたパッケージ）についても同様に形成することができる。
図１２は、チップ搭載面と外部接続端子接合面を上下反対にして使用した場合の他の実施形態に係る配線基板（半導体パッケージ）の構成（断面図）を示したものである。
図中、（ａ）に示す配線基板（半導体パッケージ）１０ｃの構成では、上述した各実施形態に係る配線基板１０（１０ａ，１０ｂ）の使用形態とは違い、ソルダレジスト層が形成されている側の面にチップ搭載エリアＣＭ（このエリア内にパッド２０Ｐが配列されている）が画定され、これと反対側の面のパッド１１Ｐに外部接続端子が接合されるようになっている。そして、この外部接続端子接合面側の樹脂層上でパッド１１Ｐが配列されている領域内に、図示のように凹部（溝ＧＲ１）が形成されている。この溝ＧＲ１は、図１１（ｂ）に示した溝ＧＲと同様に、各パッド１１Ｐ間を分断する形態で格子状に形成されており、配線基板１０ｃの反りを調整（防止）するためのものである。
一方、図１２（ｂ）に示す配線基板（半導体パッケージ）１０ｄの構成では、同様にソルダレジスト層が形成されている側の面にチップ搭載エリアＣＭが画定され、これと反対側の面のパッド１１Ｐに外部接続端子が接合されるようになっている。ただし、この実施形態では、外部接続端子接合面側の樹脂層上でパッド１１Ｐが配列されている領域の周囲に、図示のように凹部（溝ＧＲ２）が形成されている。この溝ＧＲ２についても、上記の場合と同様に、配線基板１０ｄの反りを調整（防止）するためのものである。
なお、上述した各実施形態に係るプロセス（配線基板の製造方法）では、その最終段階でエッチングされる支持基材４０ａ，５０ａ及び犠牲導体層４０ｂ，５０ｂを構成する材料としてそれぞれ同じ金属材（Ｃｕ）を用いた場合を例にとって説明したが、両者は必ずしも同じ材料から形成される必要がないことはもちろんである。要は、支持基材と犠牲導体層をそれぞれエッチングする際に、露出している他の構成部材に対して「選択的に」除去することができる材料で形成されていれば十分である。この場合、支持基材と犠牲導体層は互いに異なる材料から形成されることになるので、エッチング工程は２段階で行われる。
また、上述した各実施形態では、配線基板１０（１０ａ〜１０ｄ）の形態として支持基材を含まない「コアレス基板」を使用した場合を例にとって説明したが、本発明の要旨からも明らかなように、コアレス基板に限定されないことはもちろんである。要は、チップ搭載面側の最外層の樹脂層（絶縁層）からパッドが露出し、該樹脂層の表面（つまり、アンダーフィル樹脂が流動する表面）が平坦となっている配線基板であれば、一般的なビルドアップ法を用いて作製されるコア基板を有した配線基板についても、本発明は同様に適用することが可能である。
本発明の第１の実施形態に係る配線基板（半導体パッケージ）の構成を示す図である。 図１の配線基板に半導体素子（電子部品）を搭載した場合の構成例（半導体装置）を示す断面図である。 図１の配線基板の製造方法の工程（その１）を示す断面図である。 図３の製造工程に続く工程（その２）を示す断面図である。 図４の製造工程に続く工程（その３）を示す断面図である。 本発明の第２の実施形態に係る配線基板（半導体パッケージ）の構成を示す図である。 図６の配線基板に半導体素子（電子部品）を搭載した場合の構成例（半導体装置）を示す断面図である。 図６の配線基板の製造方法の工程（その１）を示す断面図である。 図８の製造工程に続く工程（その２）を示す断面図である。 図９の製造工程に続く工程（その３）を示す断面図である。 第１の実施形態の一変形例に係る配線基板（半導体パッケージ）の構成を示す図である。 チップ搭載面と外部接続端子接合面を上下反対にして使用した場合の他の実施形態に係る配線基板（半導体パッケージ）の構成を示す断面図である。
符号の説明
１０，１０ａ，１０ｂ，１０ｃ，１０ｄ…配線基板（半導体パッケージ）、
１１，１４，１７，２０…配線層、
１１Ｐ，２０Ｐ…パッド、
１２，１２ａ，１５，１８…樹脂層（絶縁層）、
１３，１６，１９…ビア、
２１…ソルダレジスト層、
３０，３０ａ…半導体装置、
３１…半導体素子（チップ／電子部品）、
３３…アンダーフィル樹脂、
４０ａ，５０ａ…支持基材、
４０ｂ，５０ｂ…犠牲導体層、
４１，４２，５１，５２…レジスト層、
ＣＭ…チップ搭載エリア、
ＤＭ１…（ダム形成用の）凹部、
ＤＭ２…（ダム形成用の）凸部、
ＧＲ，ＧＲ１，ＧＲ２…溝、
ＶＨ１，ＶＨ２，ＶＨ３…ビアホール。

Claims (10)

  1. 支持基材上に、電子部品の搭載エリアに対応する部分を囲んで環状の開口部を有するようパターン形成された第１のレジスト層を形成する工程と、
    前記第１のレジスト層の開口部から露出している前記支持基材上に、犠牲導体層を形成する工程と、
    前記第１のレジスト層を除去後、前記支持基材及び前記犠牲導体層上に、前記電子部品の搭載エリア内に対応する部分に所要の形状の開口部を有するようパターン形成された第２のレジスト層を形成する工程と、
    前記第２のレジスト層の開口部から露出している前記支持基材上に、パッドを形成する工程と、
    前記第２のレジスト層を除去後、前記支持基材及び前記犠牲導体層上に、前記パッドを露出させて絶縁層を形成する工程と、
    前記絶縁層上に、前記パッドに接続されるビアを含む配線層を形成する工程と、
    以降、所要の層数となるまで絶縁層と配線層を交互に積層した後、前記支持基材及び前記犠牲導体層を除去する工程とを含むことを特徴とする配線基板の製造方法。
  2. 前記犠牲導体層を形成する工程において、前記支持基材を構成する材料と同じ材料を用いて当該犠牲導体層を形成し、
    前記パッドを形成する工程において、めっき法により、当該支持基材上に複数の金属層を順次積層してパッドを形成するに際し、その最下層の金属層を、前記支持基材及び犠牲導体層を構成する材料と異なる材料を用いて形成することを特徴とする請求項１に記載の配線基板の製造方法。
  3. 支持基材上に、電子部品の搭載エリアを囲んで環状の部分のみが残存するようパターン形成された第１のレジスト層を形成する工程と、
    前記第１のレジスト層から露出している前記支持基材上に、犠牲導体層を形成する工程と、
    前記第１のレジスト層を除去後、前記支持基材及び前記犠牲導体層上に、前記電子部品の搭載エリア内に対応する部分に所要の形状の開口部を有するようパターン形成された第２のレジスト層を形成する工程と、
    前記第２のレジスト層の開口部から露出している前記犠牲導体層上に、パッドを形成する工程と、
    前記第２のレジスト層を除去後、前記支持基材及び前記犠牲導体層上に、前記パッドを露出させて絶縁層を形成する工程と、
    前記絶縁層上に、前記パッドに接続されるビアを含む配線層を形成する工程と、
    以降、所要の層数となるまで絶縁層と配線層を交互に積層した後、前記支持基材及び前記犠牲導体層を除去する工程とを含むことを特徴とする配線基板の製造方法。
  4. 前記犠牲導体層を形成する工程において、前記支持基材を構成する材料と同じ材料を用いて当該犠牲導体層を形成し、
    前記パッドを形成する工程において、めっき法により、当該犠牲導体層上に複数の金属層を順次積層してパッドを形成するに際し、その最下層の金属層を、前記支持基材及び犠牲導体層を構成する材料と異なる材料を用いて形成することを特徴とする請求項３に記載の配線基板の製造方法。
  5. 前記第１のレジスト層を形成する工程において、さらに前記電子部品の搭載エリア内で各パッド間を分断する格子状の開口部も有するようにパターン形成された第１のレジスト層を形成し、
    前記犠牲導体層を形成する工程において、前記第１のレジスト層の各開口部から露出している前記支持基材上に当該犠牲導体層を形成することを特徴とする請求項１に記載の配線基板の製造方法。
  6. 支持基材上に、電子部品の搭載エリアに対応する部分を囲んで環状の凹部又は凸部を形成する工程と、
    前記支持基材の前記凹部又は凸部が形成されている側の面に、前記電子部品の搭載エリア内に対応する部分に所要の形状の開口部を有するようパターン形成されたレジスト層を形成する工程と、
    前記レジスト層の開口部から露出している支持基材上に、パッドを形成する工程と、
    前記レジスト層を除去後、前記支持基材上に、前記パッドを露出させて絶縁層を形成する工程と、
    前記絶縁層上に、前記パッドに接続されるビアを含む配線層を形成する工程と、
    以降、所要の層数となるまで絶縁層と配線層を交互に積層した後、前記支持基材を除去する工程とを含むことを特徴とする配線基板の製造方法。
  7. 前記支持基材上に前記凹部又は凸部を形成する工程において、凸部を形成する際に、前記支持基材上の凸部形成領域を除いた部分にエッチングを施して当該部分を所要の厚さに薄くすることを特徴とする請求項６に記載の配線基板の製造方法。
  8. 複数の配線層が絶縁層を介在させて積層され、各絶縁層に形成されたビアを介して層間接続された構造を有した配線基板において、
    電子部品を搭載する面側の最外層の絶縁層の表面と同一面に露出し、前記電子部品の搭載エリア内に配列されたパッドと、
    前記最外層の絶縁層上で前記電子部品の搭載エリアを囲んで環状に形成されると共に、内底面が前記最外層の絶縁層の上面と下面との途中に形成された凹部とを有し、
    前記最外層の絶縁層の表面は、前記凹部が形成されている領域を除いて平坦となっていることを特徴とする配線基板。
  9. 複数の配線層が絶縁層を介在させて積層され、各絶縁層に形成されたビアを介して層間接続された構造を有した配線基板において、
    電子部品を搭載する面側の最外層の絶縁層の表面と同一面に露出し、前記電子部品の搭載エリア内に配列されたパッドと、
    前記最外層の絶縁層上で前記電子部品の搭載エリアを囲んで環状に形成された凸部とを有し、
    前記最外層の絶縁層の表面は、前記凸部が形成されている領域を除いて平坦となっており、前記凸部は前記最外層の絶縁層と一体に形成されていることを特徴とする配線基板。
  10. さらに、前記最外層の絶縁層の、前記電子部品の搭載エリア内に配列されている各パッド間を分断する形態で格子状に凹部が設けられていることを特徴とする請求項８に記載の配線基板。
JP2008314434A 2008-12-10 2008-12-10 配線基板及びその製造方法 Active JP5210839B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008314434A JP5210839B2 (ja) 2008-12-10 2008-12-10 配線基板及びその製造方法
US12/628,284 US20100139962A1 (en) 2008-12-10 2009-12-01 Wiring board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008314434A JP5210839B2 (ja) 2008-12-10 2008-12-10 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2010141018A JP2010141018A (ja) 2010-06-24
JP2010141018A5 JP2010141018A5 (ja) 2011-10-06
JP5210839B2 true JP5210839B2 (ja) 2013-06-12

Family

ID=42229810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008314434A Active JP5210839B2 (ja) 2008-12-10 2008-12-10 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US20100139962A1 (ja)
JP (1) JP5210839B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5147677B2 (ja) * 2008-12-24 2013-02-20 新光電気工業株式会社 樹脂封止パッケージの製造方法
KR101089956B1 (ko) * 2009-10-28 2011-12-05 삼성전기주식회사 플립칩 패키지 및 그의 제조방법
JP5638269B2 (ja) * 2010-03-26 2014-12-10 日本特殊陶業株式会社 多層配線基板
JP5701550B2 (ja) * 2010-09-17 2015-04-15 オリンパス株式会社 撮像装置および撮像装置の製造方法
US8399300B2 (en) * 2010-04-27 2013-03-19 Stats Chippac, Ltd. Semiconductor device and method of forming adjacent channel and DAM material around die attach area of substrate to control outward flow of underfill material
JP2012109307A (ja) * 2010-11-15 2012-06-07 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP5886617B2 (ja) * 2011-12-02 2016-03-16 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
JP2014063844A (ja) * 2012-09-20 2014-04-10 Sony Corp 半導体装置、半導体装置の製造方法及び電子機器
JP2014072372A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板の製造方法及びプリント配線板
US9627229B2 (en) * 2013-06-27 2017-04-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming trench and disposing semiconductor die over substrate to control outward flow of underfill material
JP6161437B2 (ja) * 2013-07-03 2017-07-12 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
JP5918809B2 (ja) * 2014-07-04 2016-05-18 株式会社イースタン 配線基板の製造方法および配線基板
TWI551207B (zh) * 2014-09-12 2016-09-21 矽品精密工業股份有限公司 基板結構及其製法
JP6058051B2 (ja) * 2015-03-05 2017-01-11 ルネサスエレクトロニクス株式会社 半導体装置
US20170179042A1 (en) * 2015-12-17 2017-06-22 International Business Machines Corporation Protection of elements on a laminate surface
JP2017152484A (ja) * 2016-02-23 2017-08-31 京セラ株式会社 配線基板
FR3056073B1 (fr) * 2016-09-09 2018-08-17 Valeo Systemes De Controle Moteur Unite electronique, convertisseur de tension la comprenant et equipement electrique comprenant un tel convertisseur de tension
US20200060025A1 (en) * 2017-05-03 2020-02-20 Huawei Technologies Co., Ltd. Pcb, package structure, terminal, and pcb processing method
US10586716B2 (en) * 2017-06-09 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US11282717B2 (en) * 2018-03-30 2022-03-22 Intel Corporation Micro-electronic package with substrate protrusion to facilitate dispense of underfill between a narrow die-to-die gap
JP7366578B2 (ja) * 2018-06-18 2023-10-23 キヤノン株式会社 電子モジュール及び電子機器
JP2020053563A (ja) * 2018-09-27 2020-04-02 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
WO2020132019A1 (en) * 2018-12-18 2020-06-25 Octavo Systems Llc Molded packages in a molded device
JP7365801B2 (ja) * 2019-07-11 2023-10-20 キヤノンメディカルシステムズ株式会社 基板、ｘ線検出器用の基板、及び、ｘ線検出器の製造方法
JP2021093435A (ja) * 2019-12-10 2021-06-17 イビデン株式会社 プリント配線板
FR3109466B1 (fr) * 2020-04-16 2024-05-17 St Microelectronics Grenoble 2 Dispositif de support d’une puce électronique et procédé de fabrication correspondant
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
CN113035831A (zh) * 2021-05-25 2021-06-25 甬矽电子(宁波)股份有限公司 晶圆级芯片封装结构及其制作方法和电子设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5336931A (en) * 1993-09-03 1994-08-09 Motorola, Inc. Anchoring method for flow formed integrated circuit covers
JP2865072B2 (ja) * 1996-09-12 1999-03-08 日本電気株式会社 半導体ベアチップ実装基板
JP2000012615A (ja) * 1998-06-19 2000-01-14 Toshiba Corp プリント基板
US6288451B1 (en) * 1998-06-24 2001-09-11 Vanguard International Semiconductor Corporation Flip-chip package utilizing a printed circuit board having a roughened surface for increasing bond strength
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
SG107584A1 (en) * 2002-04-02 2004-12-29 Micron Technology Inc Solder masks for use on carrier substrates, carrier substrates and semiconductor device assemblies including such masks
JP2004266016A (ja) * 2003-02-28 2004-09-24 Seiko Epson Corp 半導体装置、半導体装置の製造方法、及び半導体基板
TWI273680B (en) * 2003-03-27 2007-02-11 Siliconware Precision Industries Co Ltd Semiconductor package with embedded heat spreader abstract of the disclosure
JP2007096337A (ja) * 2004-07-07 2007-04-12 Nec Corp 半導体搭載用配線基板、半導体パッケージ、及びその製造方法
US7179683B2 (en) * 2004-08-25 2007-02-20 Intel Corporation Substrate grooves to reduce underfill fillet bridging
JP4003767B2 (ja) * 2004-09-02 2007-11-07 株式会社トッパンＮｅｃサーキットソリューションズ 半導体装置、及び印刷配線板の製造方法
JP4535969B2 (ja) * 2005-08-24 2010-09-01 新光電気工業株式会社 半導体装置
JP2007266042A (ja) * 2006-03-27 2007-10-11 Kyocera Corp 積層構造体の製造方法
JP2007312107A (ja) * 2006-05-18 2007-11-29 Alps Electric Co Ltd 表面弾性波装置
CN101578695B (zh) * 2006-12-26 2012-06-13 松下电器产业株式会社 半导体元件的安装结构体及半导体元件的安装方法

Also Published As

Publication number Publication date
US20100139962A1 (en) 2010-06-10
JP2010141018A (ja) 2010-06-24

Similar Documents

Publication Publication Date Title
JP5210839B2 (ja) 配線基板及びその製造方法
JP5026400B2 (ja) 配線基板及びその製造方法
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
JP5711472B2 (ja) 配線基板及びその製造方法並びに半導体装置
JP6076653B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP5221315B2 (ja) 配線基板及びその製造方法
JP5649490B2 (ja) 配線基板及びその製造方法
JP4361826B2 (ja) 半導体装置
JP3865989B2 (ja) 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
JP4055717B2 (ja) 半導体装置およびその製造方法
JP5339928B2 (ja) 配線基板及びその製造方法
JP5951414B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
KR20090056824A (ko) 배선 기판 및 전자 부품 장치
WO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2016046418A (ja) 電子部品装置及びその製造方法
JP4182144B2 (ja) チップ内蔵基板の製造方法
JP2017050310A (ja) 電子部品装置及びその製造方法
JP2010226075A (ja) 配線板及びその製造方法
JP2008270633A (ja) 半導体素子内蔵基板
TW201901889A (zh) 佈線基板和製造佈線基板的方法
JP3879724B2 (ja) 印刷配線板、半導体装置、及びそれらの製造方法
JP5315447B2 (ja) 配線基板及びその製造方法
JP2010067888A (ja) 配線基板及びその製造方法
JP3979404B2 (ja) 半導体装置
JP5053003B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110819

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120501

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5210839

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150