JP4081604B2 - スイッチング素子の駆動装置 - Google Patents
スイッチング素子の駆動装置 Download PDFInfo
- Publication number
- JP4081604B2 JP4081604B2 JP2002186466A JP2002186466A JP4081604B2 JP 4081604 B2 JP4081604 B2 JP 4081604B2 JP 2002186466 A JP2002186466 A JP 2002186466A JP 2002186466 A JP2002186466 A JP 2002186466A JP 4081604 B2 JP4081604 B2 JP 4081604B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching element
- control
- drive
- push
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチング素子の駆動装置に関するものである。
【０００２】
【従来の技術】
スイッチング素子を駆動させる駆動装置は、制御回路の信号によりＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）やバイポーラトランジスタ、ＩＧＢＴといったスイッチング素子を駆動させ、インバータ装置やスイッチング電源などに広く利用されている。例えば図６に示すようなスイッチング回路においては、駆動装置１０がスイッチング素子１１の制御端子（ゲート）１１ｇに電荷を供給し制御電圧Ｖｇｓをある値以上にするとドレイン１１ｄ〜ソース１１ｓ間で電流Ｉｄが流れる。また駆動装置１０が制御端子１１ｇから電荷を引き抜き、制御電圧Ｖｇｓを別のある値以下にすると、電流Ｉｄが止まる。このように制御電圧Ｖｇｓを制御することで、電流Ｉｄをコントロールすることができる。
【０００３】
ここで制御電圧Ｖｇｓの変化速度が急激であると、主として負荷回路のインダクタンス成分Ｌの影響でドレイン１１ｄ〜ソース１１ｓ間にサージが発生し、素子そのものを破壊したり外部の電子機器へ悪影響を及ぼす放射ノイズが発生したりする。
【０００４】
従来はサージ電圧を抑えるために、制御端子１１ｇに適当な抵抗値を持った抵抗Ｒを接続し、スイッチング時の制御電圧Ｖｇｓの変化速度を緩やかにする対策がとられてきた。ここで、抵抗Ｒの抵抗値が大きいほど制御電圧Ｖｇｓの変化速度は緩やかになる。
【０００５】
【発明が解決しようとする課題】
ところが、制御端子１１ｇに接続される抵抗Ｒの抵抗値を大きくすると、サージ電圧の抑制効果は大きくなるが、スイッチング素子１１における損失が大きくなり発熱が問題となる。つまりサージ電圧と発熱は、トレードオフの関係がある。
【０００６】
一方で、スイッチング素子の使用用途によっては、発熱はある程度許容してでも放射ノイズを抑えたい動作モードと、放射ノイズはある程度許容してでも発熱を抑えたい動作モードとが混在するような場合があった。このような場合には、どちらの動作モードにおいても放射ノイズと発熱の両方が許容範囲に入るように抵抗Ｒの抵抗値を設定していた。このため、設計の自由度が小さく、抵抗値の設定が困難である上、本来のスイッチング性能を引き出せないという問題があった。
【０００７】
本発明は以上の問題に鑑みてなされたものであって、その目的は、設計の自由度を大きくすることができるスイッチング素子の駆動装置を提供する事である。
【０００８】
【課題を解決するための手段】
前記の目的を達成するため、請求項１に記載の発明は、スイッチング素子を駆動させる駆動回路を備え、前記駆動回路は電圧の異なる複数の電源に接続され、あらかじめ決められた制御周波数によって前記電源を１つ選択して前記駆動回路を動作させる制御回路を備え、前記スイッチング素子は複数の制御周波数で駆動され、前記制御周波数に応じて前記電源を切り換えるよう構成され、前記制御周波数を高くした場合に、前記電源を高い電圧の電源に切り換える。
【０００９】
高い電圧の電源を選択した場合、低い電圧を選択した場合よりも単位時間あたりの電荷通過量が多く、スイッチング素子の制御電圧の変化速度が急激になる。これは抵抗値の小さい抵抗を接続したのと同じである。低い電圧の電源を選択した場合、高い電圧を選択した場合よりも単位時間あたりの電荷通過量が少なく、スイッチング素子の制御電圧の変化速度が緩やかになる。これは抵抗値の大きな抵抗を接続したのと同じである。従って制御周波数に適した制御電圧の変化速度でスイッチングをすることができる。
【００１０】
請求項２に記載の発明は、請求項１に記載の発明において、前記駆動回路が１つのプッシュプル回路と、抵抗と、電源選択回路とを有し、前記電源が前記プッシュプル回路の両端に前記電源選択回路を介して接続され、前記抵抗の一端が前記スイッチング素子の制御端子に接続され、他端が前記プッシュプル回路の出力端子に接続されている。従って駆動回路のＩＣ化が容易である。
【００１１】
請求項３に記載の発明は、請求項１に記載の発明において、前記駆動回路が抵抗と、前記複数の電源と同数のプッシュプル回路とを有し、前記複数の電源が前記プッシュプル回路の両端に１つの該プッシュプル回路に対してそれぞれ１つずつ接続され、前記抵抗の一端が前記スイッチング素子の制御端子に接続され、他端が前記プッシュプル回路の出力端子に接続されている。従って回路が単純である。
【００１２】
請求項４に記載の発明は、請求項１から請求項３のうちいずれか一項に記載の発明において、前記制御回路は、前記スイッチング素子を駆動させる制御周波数に応じて切り換えられる複数の駆動モードを備え、該制御周波数に応じて切り換えられた駆動モードによって前記電源を１つ選択して前記駆動回路を動作させる。従って駆動モードに適した制御電圧の変化速度でスイッチングすることができる。
【００１３】
請求項５に記載の発明は、請求項４に記載の発明において、前記スイッチング素子はＨブリッジ回路を構成するスイッチング素子であって、前記制御回路は、前記駆動モードとして、通常モードと、前記Ｈブリッジ回路が有する出力部に流れる電流を制限する電流制限モードとを備える。従ってＨブリッジ回路の使用モードに応じた制御電圧の変化速度でスイッチングすることができる。
【００１４】
請求項６に記載の発明は、請求項５に記載の発明において、前記通常モードでは前記電源を第１の電圧の電源に切り換え、前記電流制限モードでは前記電源を前記第１の電圧より高い第２の電圧の電源に切り換える。
請求項７に記載の発明は、請求項５又は請求項６に記載の発明において、前記スイッチング素子が前記Ｈブリッジ回路を構成するスイッチング素子のうち接地側に接続されている２つのスイッチング素子である。従って使用モードに応じた制御電圧の変化速度でスイッチングすることができるＨブリッジ回路が組み易い。
【００１５】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明をＡＣインバータのＨブリッジ回路を駆動させる駆動装置として具体化した一実施の形態を図１〜図３に従って説明する。
【００１６】
図１に示すように、ＡＣインバータ１はスイッチング素子ＳＷ１〜ＳＷ４及び出力部３を有するＨブリッジ回路２と、駆動装置４と、過電流検出装置７とを備えている。Ｈブリッジ回路２は直流電源Ｅに接続されている。各スイッチング素子ＳＷ１〜ＳＷ４にはｎチャンネルのＭＯＳＦＥＴが使用されている。スイッチング素子ＳＷ１，ＳＷ２はＨブリッジ回路２のスイッチング素子のうち直流電源Ｅ側に接続されている２つのスイッチング素子であり、それぞれドレインが直流電源Ｅの正極に接続され、ソースが出力部３に接続されている。スイッチング素子ＳＷ３，ＳＷ４はＨブリッジ回路２のスイッチング素子のうち接地側に接続されている２つのスイッチング素子であり、それぞれドレインが出力部３に接続され、ソースが過電流検出装置７を介して直流電源Ｅの負極（接地側）に接続されている。出力部３にはフィルターを構成するコンデンサとリアクトルとが接続されている。Ｈブリッジ回路２の基本動作は、スイッチング素子ＳＷ１，ＳＷ３の組とスイッチング素子ＳＷ２，ＳＷ４の組とを交互にオン・オフすることにより、出力部３から交流電圧を出力することである。
【００１７】
駆動装置４は、スイッチング素子ＳＷ１，ＳＷ２の制御端子であるゲートにそれぞれ接続された駆動回路Ｄ１と、スイッチング素子ＳＷ３，ＳＷ４の制御端子であるゲートにそれぞれ接続された駆動回路Ｄ２と、駆動回路Ｄ１，Ｄ２に接続された制御回路５とから構成されている。
【００１８】
制御回路５は図示しないマイコンを備え、スイッチング素子ＳＷ３，ＳＷ４に対する駆動モードとして通常モードと電流制限モードの２つが記憶されている。一方、スイッチング素子ＳＷ１，ＳＷ２に対する駆動モードとしては通常モードのみが記憶されている。制御回路５は過電流検出装置７と接続されている。
【００１９】
図２に示すように、駆動回路Ｄ１はプッシュプル回路Ｐ１と抵抗Ｒ１から構成されている。電源Ｖ０の正の電源端子Ｖ０＋と負の電源端子Ｖ０−との間にプッシュプル回路Ｐ１の両端が接続されている。つまり電源Ｖ０がプッシュプル回路Ｐ１の両端に接続されている。抵抗Ｒ１の一端はスイッチング素子ＳＷ１又はスイッチング素子ＳＷ２の制御端子（ゲート）に接続され、他端がプッシュプル回路Ｐ１の出力端子に接続されている。一方、図３に示すように、駆動回路Ｄ２はプッシュプル回路Ｐ２と抵抗Ｒ１と電源選択回路６から構成されている。電源Ｖ１の正の電源端子Ｖ１＋と負の電源端子Ｖ１−、および電源Ｖ２の正の電源端子Ｖ２＋と負の電源端子Ｖ２−との間にプッシュプル回路Ｐ２の両端が電源選択回路６を介して接続されている。つまり電源Ｖ１および電源Ｖ２がプッシュプル回路Ｐ２の両端に電源選択回路６を介して接続されている。抵抗Ｒ１の一端はスイッチング素子ＳＷ３又はスイッチング素子ＳＷ４の制御端子に接続され、他端がプッシュプル回路Ｐ２の出力端子に接続されている。
【００２０】
ここで電源Ｖ１，Ｖ２の電圧は電源Ｖ２の方が高く、電源端子Ｖ１＋は電源端子Ｖ２＋より電位が低く、電源端子Ｖ１−は電源端子Ｖ２−より電位が高く設定されている。また、電源Ｖ１の電圧は制御周波数が５０〜６０Ｈｚである通常モードにおいて、発熱が許容される範囲で放射ノイズを最低にするように設定されている。電源Ｖ２の電圧は制御周波数が４０ｋＨｚ程度である電流制限モードにおいて、放射ノイズが許容される範囲で発熱を最低にするように設定されている。
【００２１】
プッシュプル回路とは一般に２つのトランジスタ等から構成され、スイッチング素子の駆動回路として使用する場合、２つのトランジスタ等のうちどちらか一方を動作させることにより、スイッチング素子の制御端子に電荷を供給したり又は制御端子から電荷を引き抜いたりする。本実施の形態においてプッシュプル回路Ｐ１はｎｐｎ型トランジスタＴｒ１１とｐｎｐ型トランジスタＴｒ１２から構成されている。同様にプッシュプル回路Ｐ２はｎｐｎ型トランジスタＴｒ２１とｐｎｐ型トランジスタＴｒ２２から構成されている。
【００２２】
電源選択回路６はダイオードＤｉ１，Ｄｉ２とトランジスタＴｒ２３，Ｔｒ２４から構成されている。ダイオードＤｉ１はアノードが電源端子Ｖ１＋に接続され、カソードがトランジスタＴｒ２１のコレクタに接続されている。ｐｎｐ型トランジスタＴｒ２３はエミッタが電源端子Ｖ２＋に接続され、ベースが制御回路５に接続され、コレクタがトランジスタＴｒ２１のコレクタに接続されている。またダイオードＤｉ２はカソードが電源端子Ｖ１−に接続され、アノードがトランジスタＴｒ２２のコレクタに接続されている。ｎｐｎ型トランジスタＴｒ２４はエミッタが電源端子Ｖ２−に接続され、ベースが制御回路５に接続され、コレクタがトランジスタＴｒ２２のコレクタに接続されている。
【００２３】
次に上記のように構成された実施の形態の作用について説明する。
本実施の形態では、制御回路５はスイッチング素子ＳＷ３，ＳＷ４に対する駆動モードとして通常モードと電流制限モードを備え、制御周波数に応じて切り換える。制御周波数とは、スイッチング素子ＳＷ１〜ＳＷ４を駆動させる周波数のことである。通常モードとは、基本動作を行う駆動モードである。電流制限モードとは、大電流による回路破壊を防ぎ、かつ出力を完全に止めずに予め定められた値の電流を供給する駆動モードである。本実施例では、通常モードの制御周波数は商用交流と同じく５０〜６０Ｈｚであり、電流制限モードの制御周波数は４０ｋＨｚ程度である。使用頻度は通常モードが圧倒的に多く、電流制限モードは緊急時のみであるため使用頻度は少ない。
【００２４】
はじめに通常モードについて説明する。過電流検出装置７から制御回路５に過電流検出信号の出力がないと、制御回路５は駆動回路Ｄ１，Ｄ２を通常モードで動作させる。即ちスイッチング素子ＳＷ３，ＳＷ４の制御周波数は５０〜６０Ｈｚである。なおスイッチング素子ＳＷ１，ＳＷ２の制御周波数も同じく５０〜６０Ｈｚである。
【００２５】
通常モードでは制御回路５はスイッチング素子ＳＷ３，ＳＷ４の駆動回路Ｄ２のプッシュプル回路Ｐ２にはオン・オフ制御信号を送り、電源選択回路６のトランジスタＴｒ２３，Ｔｒ２４にはオフ状態を保持する制御信号を送ることで電源Ｖ１を選択している。また、スイッチング素子ＳＷ１，ＳＷ２の駆動回路Ｄ１にはオン・オフ制御信号を送る。
【００２６】
ここでオン・オフ信号について説明する。制御回路５は制御周波数に合わせてスイッチング素子ＳＷ１とスイッチング素子ＳＷ４を同時にオン状態にし、スイッチング素子ＳＷ２とスイッチング素子ＳＷ３は同時にオフ状態にする。また制御回路５は次の周期でスイッチング素子ＳＷ１とスイッチング素子ＳＷ４を同時にオフ状態にし、スイッチング素子ＳＷ２とスイッチング素子ＳＷ３は同時にオン状態にする。つまりスイッチング素子ＳＷ１，ＳＷ４の組と、スイッチング素子ＳＷ２，ＳＷ３の組が交互にオン・オフされる。その結果、直流電源Ｅの直流が交流に変換され、出力部３のフィルターを介して出力される。
【００２７】
スイッチング素子ＳＷ１，ＳＷ２の駆動回路Ｄ１のトランジスタＴｒ１１，Ｔｒ１２の制御マトリックスを表１に示す。
【００２８】
【表１】
スイッチング素子ＳＷ１をオンにする時はトランジスタＴｒ１１をオンしてトランジスタＴｒ１２をオフして、スイッチング素子ＳＷ１の制御端子に電源端子Ｖ０＋から電荷を供給する。スイッチング素子ＳＷ１をオフにする時はトランジスタＴｒ１１をオフしてトランジスタＴｒ１２をオンして、スイッチング素子ＳＷ１の制御端子から電源端子Ｖ０−へ電荷を引き抜く。スイッチング素子ＳＷ２も同様に、表１に従って作動するので説明を省略する。
【００２９】
スイッチング素子ＳＷ３，ＳＷ４の駆動回路Ｄ２のトランジスタＴｒ２１，Ｔｒ２２，Ｔｒ２３，Ｔｒ２４の制御マトリックスを表２に示す。
【００３０】
【表２】
スイッチング素子ＳＷ３をオンにする時はトランジスタＴｒ２１をオンしてトランジスタＴｒ２２をオフして、スイッチング素子ＳＷ３の制御端子に電源端子Ｖ１＋から電荷を供給する。スイッチング素子ＳＷ３をオフにする時はトランジスタＴｒ２１をオフしてトランジスタＴｒ２２をオンして、スイッチング素子ＳＷ３の制御端子から電源端子Ｖ１−へ電荷を引き抜く。通常モードではトランジスタＴｒ２３，Ｔｒ２４はオフ状態で保持される。
【００３１】
なお、電源Ｖ１の電圧は電源端子Ｖ１＋は電源端子Ｖ２＋より電位が低く、電源端子Ｖ１−は電源端子Ｖ２−より電位が高く、発熱が許容される範囲で放射ノイズを最低にするように設定されている。よって電源Ｖ２を用いた場合より、制御電圧の変化速度は緩やかである。従って１回のスイッチングでの損失は大きいが、放射ノイズが低く抑えられる。なお、通常モードの制御周波数は電流制限モードに比較して非常に低い、つまりスイッチング回数が非常に少ないので、全体として発熱は少ない。スイッチング素子ＳＷ４も同様に、表２に従って作動するので説明を省略する。
【００３２】
次に電流制限モードについて説明する。出力部３に定格以上の負荷回路が接続されると、Ｈブリッジ回路２の出力部３に大電流が流れようとする。その場合、過電流検出装置７から制御回路５へ過電流検出信号が出力されて、スイッチング素子ＳＷ３，ＳＷ４に対する駆動モードが電流制限モードに切り換えられる。即ちスイッチング素子ＳＷ３，ＳＷ４の制御周波数は４０ｋＨｚ程度になり、スイッチング素子ＳＷ１，ＳＷ２の制御周波数は５０〜６０Ｈｚのままである。
【００３３】
電流制限モードでは制御回路５はスイッチング素子ＳＷ３，ＳＷ４の駆動回路Ｄ２のプッシュプル回路Ｐ２にはオン・オフ制御信号を送り、電源選択回路６のトランジスタＴｒ２３，Ｔｒ２４へもオン・オフ制御信号を送ることで電源Ｖ２を選択している。また、スイッチング素子ＳＷ１，ＳＷ２の駆動回路Ｄ１にはオン・オフ制御信号を送る。
【００３４】
ここでオン・オフ信号について説明する。制御回路５は通常モードの制御周波数に合わせてスイッチング素子ＳＷ１をオン状態にし、同時に電流制限モードの制御周波数でスイッチング素子ＳＷ４をオン・オフする。その時スイッチング素子ＳＷ２とスイッチング素子ＳＷ３は同時にオフ状態にする。また制御回路５は通常モードの制御周波数の次の周期でスイッチング素子ＳＷ１とスイッチング素子ＳＷ４を同時にオフ状態にする。その時スイッチング素子ＳＷ２をオン状態にし、同時に電流制限モードの制御周波数でスイッチング素子ＳＷ３をオン・オフする。
【００３５】
つまりスイッチング素子ＳＷ１とスイッチング素子ＳＷ２を５０〜６０Ｈｚで交互にオン・オフする。一方、スイッチング素子ＳＷ４をスイッチング素子ＳＷ１がオンの時に４０ｋＨｚ程度でオン・オフし、スイッチング素子ＳＷ１がオフの時にオフする。また、スイッチング素子ＳＷ３をスイッチング素子ＳＷ２がオンの時に４０ｋＨｚ程度でオン・オフし、スイッチング素子ＳＷ２がオフの時にオフする。
【００３６】
よって、電流制限モードのスイッチング素子ＳＷ３，ＳＷ４の制御周波数に応じて、フィルターを構成するリアクトルのインダクタンスを適当に選ぶことにより、当該リアクトルにより出力電流が制限され、回路破壊を防ぐことが可能となる。
【００３７】
スイッチング素子ＳＷ３，ＳＷ４の駆動回路Ｄ２のトランジスタＴｒ２１，Ｔｒ２２，Ｔｒ２３，Ｔｒ２４の制御マトリックスを表３に示す。
【００３８】
【表３】
スイッチング素子ＳＷ３をオンにする時は、トランジスタＴｒ２１，Ｔｒ２３をオンしてトランジスタＴｒ２２，Ｔｒ２４をオフして、スイッチング素子ＳＷ３の制御端子に電源端子Ｖ２＋から電荷を供給する。スイッチング素子ＳＷ３をオフにする時はトランジスタＴｒ２１，Ｔｒ２３をオフしてトランジスタＴｒ２２，Ｔｒ２４をオンして、スイッチング素子ＳＷ３の制御端子から電源端子Ｖ２−へ電荷を引き抜く。
【００３９】
なお、電源Ｖ２の電圧は電源端子Ｖ２＋は電源端子Ｖ１＋より電位が高く、電源端子Ｖ２−は電源端子Ｖ１−より電位低く、放射ノイズが許容される範囲で発熱を最低にするように設定されている。よって電源Ｖ１を用いた場合より、制御電圧の変化速度は急激である。従ってスイッチングでの放射ノイズは大きいが、発熱が低く抑えられる。なお、電流制限モードの使用頻度は通常モードに比較して非常に低いので、全体として放射ノイズは少ない。スイッチング素子ＳＷ４も同様に、表３に従って作動するので説明を省略する。スイッチング素子ＳＷ１，ＳＷ２の駆動回路Ｄ１については通常モードと同様に作動するので説明を省略する。
【００４０】
この実施の形態では以下の効果を有する。
（１） スイッチング素子ＳＷ３，ＳＷ４の駆動は、通常モードでは電圧の低い電源Ｖ１を選択して行われ、電流制限モードでは電圧の高い電源Ｖ２を選択して行われる。つまり低い電圧の電源Ｖ１を選択した場合、高い電圧の電源Ｖ２を選択した場合よりも単位時間あたりの電荷通過量が少なく、スイッチング素子ＳＷ３，ＳＷ４の制御電圧の変化速度が緩やかになる。高い電圧の電源Ｖ２を選択した場合、低い電圧の電源Ｖ１を選択した場合よりも単位時間あたりの電荷通過量が多く、スイッチング素子ＳＷ３，ＳＷ４の制御電圧の変化速度が急激になる。従って、駆動モードに適した制御電圧の変化速度でスイッチングができ放射ノイズ又は発熱を抑制できる。又、設計の自由度が大きくなる。
【００４１】
（２） プッシュプル回路Ｐ１，Ｐ２はそれぞれトランジスタＴｒ１１，Ｔｒ１２及びトランジスタＴｒ２１，Ｔｒ２２から構成されている。また、駆動回路Ｄ１はプッシュプル回路Ｐ１と抵抗Ｒ１から構成されている。抵抗Ｒ１の一端はスイッチング素子ＳＷ１又はスイッチング素子ＳＷ２の制御端子（ゲート）に接続され、他端がプッシュプル回路Ｐ１の出力端子に接続されている。また、駆動回路Ｄ２はプッシュプル回路Ｐ２と抵抗Ｒ１と電源選択回路６から構成されている。抵抗Ｒ１の一端はスイッチング素子ＳＷ３又はスイッチング素子ＳＷ４の制御端子に接続され、他端がプッシュプル回路Ｐ２の出力端子に接続されている。さらに駆動回路Ｄ２を構成する電源選択回路６はトランジスタＴｒ２３，Ｔｒ２４とダイオードＤｉ１，Ｄｉ２から構成されている。従ってＩＣ化が容易である。
【００４２】
（３） 制御回路５は制御周波数に応じて駆動モードを切り換えている。つまり、制御周波数が５０〜６０Ｈｚでは通常モードを適用し、スイッチング素子ＳＷ３，ＳＷ４の駆動は低い電圧の電源Ｖ１を選択している。つまり高い電圧の電源Ｖ２を選択した場合よりも単位時間あたりの電荷通過量が少なく、スイッチング素子ＳＷ３，ＳＷ４の制御電圧の変化速度が緩やかになり、放射ノイズを抑制している。制御周波数４０ｋＨｚ程度では電流制限モードを適用し、スイッチング素子ＳＷ３，ＳＷ４の駆動は高い電圧の電源Ｖ２を選択している。つまり低い電圧の電源Ｖ１を選択した場合よりも単位時間あたりの電荷通過量が多く、スイッチング素子ＳＷ３，ＳＷ４の制御電圧の変化速度が急激になり、発熱を抑制している。従って、制御周波数に適した制御電圧の変化速度でスイッチングすることができ放射ノイズ又は発熱を抑制できる。
【００４３】
（４） スイッチング素子ＳＷ３，ＳＷ４はＨブリッジ回路２の接地側に設けられている。従って、ＡＣインバータ１の回路が組み易い。
（第２の実施の形態）
次に第２の実施の形態を図４に従って説明する。この実施の形態においては、駆動回路Ｄ２の構成が大きく異なっている。前記の実施の形態と同様な部分は同一符号を付して詳しい説明を省略する。
【００４４】
図４に示すように、駆動回路Ｄ２は２つの電源Ｖ１，Ｖ２と同数の２つのプッシュプル回路Ｐ３，Ｐ４と抵抗Ｒ１から構成されている。プッシュプル回路Ｐ３の両端には電源端子Ｖ１＋，Ｖ１−が接続されている。プッシュプル回路Ｐ４の両端には電源端子Ｖ２＋，Ｖ２−が接続されている。抵抗Ｒ１の一端がスイッチング素子ＳＷ３又はスイッチング素子ＳＷ４の制御端子に接続され、他端がプッシュプル回路Ｐ３の出力端子とプッシュプル回路Ｐ４の出力端子との交点に接続されている。つまりプッシュプル回路Ｐ３とプッシュプル回路Ｐ４は並列に接続されている。
【００４５】
プッシュプル回路Ｐ３はｎｐｎ型トランジスタＴｒ３１と、ｐｎｐ型トランジスタＴｒ３２と、トランジスタＴｒ３１のコレクタにカソードが接続されたダイオードＤｉ３と、トランジスタＴｒ３２のコレクタにアノードが接続されたダイオードＤｉ４とから構成されている。プッシュプル回路Ｐ４はｎｐｎ型トランジスタＴｒ４１とｐｎｐ型トランジスタＴｒ４２から構成されている。
【００４６】
ダイオードＤｉ３，Ｄｉ４は、プッシュプル回路Ｐ４の動作時に、電源Ｖ１と電源Ｖ２の電圧差が大きいときに、トランジスタＴｒ３１，Ｔｒ３２のコレクタ−エミッタ間の逆耐圧を超えて電流が電源Ｖ２から電源Ｖ１へ流れ込むのを防止する。
【００４７】
次に上記のように構成された実施の形態の作用について説明する。駆動回路Ｄ１は第１の実施の形態と同様であるので説明を省略する。
はじめに通常モードについて説明する。制御回路５はスイッチング素子ＳＷ３，ＳＷ４の駆動回路Ｄ２のプッシュプル回路Ｐ３にはオン・オフ制御信号を送り、プッシュプル回路Ｐ４にはオフ状態を保持する制御信号を送ることで電源Ｖ１を選択している。
【００４８】
スイッチング素子ＳＷ３，ＳＷ４の駆動回路Ｄ２のトランジスタＴｒ３１，Ｔｒ３２，Ｔｒ４１，Ｔｒ４２の制御マトリックスを表４に示す。
【００４９】
【表４】
スイッチング素子ＳＷ３をオンにする時はトランジスタＴｒ３１をオンしてトランジスタＴｒ３２をオフして、スイッチング素子ＳＷ３の制御端子に電源端子Ｖ１＋から電荷を供給する。スイッチング素子ＳＷ３をオフにする時はトランジスタＴｒ３１をオフしてトランジスタＴｒ３２をオンして、スイッチング素子ＳＷ３の制御端子から電源端子Ｖ１−へ電荷を引き抜く。通常モードではトランジスタＴｒ４１，Ｔｒ４２はオフ状態で保持される。スイッチング素子ＳＷ４も同様に、表４に従って作動するので説明を省略する。
【００５０】
次に電流制限モードについて説明する。電流制限モードでは制御回路５はスイッチング素子ＳＷ３，ＳＷ４の駆動回路Ｄ２のプッシュプル回路Ｐ３にはオフ状態を保持する制御信号を送り、プッシュプル回路Ｐ４にはオン・オフ制御信号を送ることで電源Ｖ２を選択している。
【００５１】
スイッチング素子ＳＷ３，ＳＷ４の駆動回路Ｄ２のトランジスタＴｒ３１，Ｔｒ３２，Ｔｒ４１，Ｔｒ４２の制御マトリックスを表５に示す。
【００５２】
【表５】
スイッチング素子ＳＷ３をオンにする時はトランジスタＴｒ４１をオンしてトランジスタＴｒ４２をオフして、スイッチング素子ＳＷ３の制御端子に電源端子Ｖ２＋から電荷を供給する。スイッチング素子ＳＷ３をオフにする時はトランジスタＴｒ４１をオフしてトランジスタＴｒ４２をオンして、スイッチング素子ＳＷ３の制御端子から電源端子Ｖ２−へ電荷を引き抜く。電流制限モードではトランジスタＴｒ３１，Ｔｒ３２はオフ状態で保持される。スイッチング素子ＳＷ４も同様に、表５に従って作動するので説明を省略する。
【００５３】
この実施の形態では前記実施の形態の（１），（３），（４）と同様な効果を有する他に、以下の効果を有する。
（５） プッシュプル回路Ｐ３とプッシュプル回路Ｐ４が並列に接続されている。従って、回路がより単純である。
【００５４】
実施の形態は前記に限らず、例えば次のように構成してもよい。
○ 駆動回路Ｄ１の抵抗Ｒ１と駆動回路Ｄ２の抵抗Ｒ１は抵抗値が同じでなくてもよい。通常モードで発熱が許容される範囲で放射ノイズを抑えられる抵抗値であればよい。
【００５５】
○ 通常モードでしか駆動しないスイッチング素子ＳＷ１，ＳＷ２を駆動させるのはプッシュプル回路でなくてもよい。
○ １つのスイッチング素子に対して抵抗は１つに限らない。例えば図５（ａ）に示すように抵抗値の違う２つの抵抗Ｒａ，ＲｂをそれぞれダイオードＤｉを介して並列に接続してもよい。即ち、スイッチング素子をオンする時に使用する抵抗ＲａにはダイオードＤｉのアノードをプッシュプル回路側にして接続し、スイッチング素子をオフする時に使用する抵抗ＲｂにはダイオードＤｉのカソードをプッシュプル回路側にして接続する。また、図５（ｂ）に示すように並列に接続された２つの抵抗Ｒａ，Ｒｂのうち、一方の抵抗ＲａにだけダイオードＤｉを接続してもよい。また、制御回路５を工夫することで図５（ｃ）に示すように抵抗Ｒａ，Ｒｂを接続してもよい。
【００５６】
○ 第１の実施の形態において電流制限モードでトランジスタＴｒ２３，Ｔｒ２４にはオン状態を保持する制御信号を送ってもよい。つまり表３に替えて表６のように制御してもよい。
【００５７】
【表６】
○ 駆動モードは２種類でなくてもよい。例えば３種類とした場合、電圧の異なる３つの電源を駆動回路Ｄ２に接続して駆動モードにより電源を１つ選択して駆動させてもよい。４種類以上でも、駆動モードの数に応じて電源の数、電源選択回路又はプッシュプル回路の数、制御マトリックスを変更すればよい。従って、回路設計の自由度がさらに大きくなる。
【００５８】
○ スイッチング素子はＭＯＳＦＥＴに限らない。例えばＩＧＢＴ、バイポーラトランジスタでもよい。
○ 駆動装置としてＡＣインバータのＨブリッジ回路に用いられるものに限らない。例えばスイッチング素子を用いた電源装置に用いてもよい。また、モータのチョッピング制御を行うスイッチング素子の駆動装置に用いてもよい。
【００５９】
○ 駆動モードは制御周波数に応じて切り換えられるものに限らない。例えば任意にモータ回転数を変更する様なチョッピング制御を行うスイッチング素子に用いた場合、モーターの回転数に応じて手動で適した駆動モードに切り換えてもよい。
【００６０】
○ 電圧の異なる複数の電源に接続されたスイッチング素子ＳＷ３，ＳＷ４はＨブリッジ回路２のスイッチング素子のうち接地側に接続されているものに限らない。例えば直流電源Ｅの正極側に接続されたスイッチング素子ＳＷ１，ＳＷ２に複数の電源を備えた駆動回路Ｄ２を接続し、スイッチング素子ＳＷ３，ＳＷ４にそれぞれ１個の電源を備えた駆動回路Ｄ１を接続してもよい。また、全てのスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４に複数の電源を備えた駆動回路Ｄ２を接続してもよい。
【００６１】
前記実施の形態から把握できる技術的思想（発明）について以下に記載する。（１） 前記駆動回路が、前記電源の２倍の数のトランジスタと、前記トランジスタの数より２つ少ないダイオードと、抵抗とから構成される請求項１から請求項３のいずれか一項に記載のスイッチング素子の駆動装置。
【００６２】
（２） 前記プッシュプル回路のうち、最も電圧が高い電源に接続されたプッシュプル回路を除いたプッシュプル回路がそれぞれ２つのダイオードを備え、前記ダイオードが該プッシュプル回路の両端に接続されている請求項３に記載のスイッチング素子の駆動装置
（３） 前記通常モードが商用交流周波数であり、前記電流制限モードは通常モードの百倍以上の周波数である。
【００６３】
【発明の効果】
以上詳述したように、各請求項に記載の発明によれば、設計の自由度を大きくすることができる。
【図面の簡単な説明】
【図１】 第１の実施の形態におけるＡＣインバータの回路図。
【図２】 スイッチング素子ＳＷ１，ＳＷ２の駆動回路図。
【図３】 スイッチング素子ＳＷ３，ＳＷ４の駆動回路図。
【図４】 第２の実施の形態におけるスイッチング素子ＳＷ３，ＳＷ４の駆動回路図。
【図５】 （ａ）〜（ｃ）は別の実施形態における駆動回路の抵抗の接続を示す回路図。
【図６】 従来の駆動回路図。
【符号の説明】
１…ＡＣインバータ、２…Ｈブリッジ回路、４…駆動装置、５…制御回路、６…電源選択回路、７…過電流検出装置、Ｄ１，Ｄ２…駆動回路、Ｐ１〜Ｐ４…プッシュプル回路、Ｒ１，Ｒａ，Ｒｂ…抵抗、ＳＷ１〜ＳＷ４…スイッチング素子、Ｖ０＋，Ｖ１＋，Ｖ２＋…電源の正の電源端子、Ｖ０−，Ｖ１−，Ｖ２−…電源の負の電源端子。
【発明の属する技術分野】
本発明は、スイッチング素子の駆動装置に関するものである。
【０００２】
【従来の技術】
スイッチング素子を駆動させる駆動装置は、制御回路の信号によりＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）やバイポーラトランジスタ、ＩＧＢＴといったスイッチング素子を駆動させ、インバータ装置やスイッチング電源などに広く利用されている。例えば図６に示すようなスイッチング回路においては、駆動装置１０がスイッチング素子１１の制御端子（ゲート）１１ｇに電荷を供給し制御電圧Ｖｇｓをある値以上にするとドレイン１１ｄ〜ソース１１ｓ間で電流Ｉｄが流れる。また駆動装置１０が制御端子１１ｇから電荷を引き抜き、制御電圧Ｖｇｓを別のある値以下にすると、電流Ｉｄが止まる。このように制御電圧Ｖｇｓを制御することで、電流Ｉｄをコントロールすることができる。
【０００３】
ここで制御電圧Ｖｇｓの変化速度が急激であると、主として負荷回路のインダクタンス成分Ｌの影響でドレイン１１ｄ〜ソース１１ｓ間にサージが発生し、素子そのものを破壊したり外部の電子機器へ悪影響を及ぼす放射ノイズが発生したりする。
【０００４】
従来はサージ電圧を抑えるために、制御端子１１ｇに適当な抵抗値を持った抵抗Ｒを接続し、スイッチング時の制御電圧Ｖｇｓの変化速度を緩やかにする対策がとられてきた。ここで、抵抗Ｒの抵抗値が大きいほど制御電圧Ｖｇｓの変化速度は緩やかになる。
【０００５】
【発明が解決しようとする課題】
ところが、制御端子１１ｇに接続される抵抗Ｒの抵抗値を大きくすると、サージ電圧の抑制効果は大きくなるが、スイッチング素子１１における損失が大きくなり発熱が問題となる。つまりサージ電圧と発熱は、トレードオフの関係がある。
【０００６】
一方で、スイッチング素子の使用用途によっては、発熱はある程度許容してでも放射ノイズを抑えたい動作モードと、放射ノイズはある程度許容してでも発熱を抑えたい動作モードとが混在するような場合があった。このような場合には、どちらの動作モードにおいても放射ノイズと発熱の両方が許容範囲に入るように抵抗Ｒの抵抗値を設定していた。このため、設計の自由度が小さく、抵抗値の設定が困難である上、本来のスイッチング性能を引き出せないという問題があった。
【０００７】
本発明は以上の問題に鑑みてなされたものであって、その目的は、設計の自由度を大きくすることができるスイッチング素子の駆動装置を提供する事である。
【０００８】
【課題を解決するための手段】
前記の目的を達成するため、請求項１に記載の発明は、スイッチング素子を駆動させる駆動回路を備え、前記駆動回路は電圧の異なる複数の電源に接続され、あらかじめ決められた制御周波数によって前記電源を１つ選択して前記駆動回路を動作させる制御回路を備え、前記スイッチング素子は複数の制御周波数で駆動され、前記制御周波数に応じて前記電源を切り換えるよう構成され、前記制御周波数を高くした場合に、前記電源を高い電圧の電源に切り換える。
【０００９】
高い電圧の電源を選択した場合、低い電圧を選択した場合よりも単位時間あたりの電荷通過量が多く、スイッチング素子の制御電圧の変化速度が急激になる。これは抵抗値の小さい抵抗を接続したのと同じである。低い電圧の電源を選択した場合、高い電圧を選択した場合よりも単位時間あたりの電荷通過量が少なく、スイッチング素子の制御電圧の変化速度が緩やかになる。これは抵抗値の大きな抵抗を接続したのと同じである。従って制御周波数に適した制御電圧の変化速度でスイッチングをすることができる。
【００１０】
請求項２に記載の発明は、請求項１に記載の発明において、前記駆動回路が１つのプッシュプル回路と、抵抗と、電源選択回路とを有し、前記電源が前記プッシュプル回路の両端に前記電源選択回路を介して接続され、前記抵抗の一端が前記スイッチング素子の制御端子に接続され、他端が前記プッシュプル回路の出力端子に接続されている。従って駆動回路のＩＣ化が容易である。
【００１１】
請求項３に記載の発明は、請求項１に記載の発明において、前記駆動回路が抵抗と、前記複数の電源と同数のプッシュプル回路とを有し、前記複数の電源が前記プッシュプル回路の両端に１つの該プッシュプル回路に対してそれぞれ１つずつ接続され、前記抵抗の一端が前記スイッチング素子の制御端子に接続され、他端が前記プッシュプル回路の出力端子に接続されている。従って回路が単純である。
【００１２】
請求項４に記載の発明は、請求項１から請求項３のうちいずれか一項に記載の発明において、前記制御回路は、前記スイッチング素子を駆動させる制御周波数に応じて切り換えられる複数の駆動モードを備え、該制御周波数に応じて切り換えられた駆動モードによって前記電源を１つ選択して前記駆動回路を動作させる。従って駆動モードに適した制御電圧の変化速度でスイッチングすることができる。
【００１３】
請求項５に記載の発明は、請求項４に記載の発明において、前記スイッチング素子はＨブリッジ回路を構成するスイッチング素子であって、前記制御回路は、前記駆動モードとして、通常モードと、前記Ｈブリッジ回路が有する出力部に流れる電流を制限する電流制限モードとを備える。従ってＨブリッジ回路の使用モードに応じた制御電圧の変化速度でスイッチングすることができる。
【００１４】
請求項６に記載の発明は、請求項５に記載の発明において、前記通常モードでは前記電源を第１の電圧の電源に切り換え、前記電流制限モードでは前記電源を前記第１の電圧より高い第２の電圧の電源に切り換える。
請求項７に記載の発明は、請求項５又は請求項６に記載の発明において、前記スイッチング素子が前記Ｈブリッジ回路を構成するスイッチング素子のうち接地側に接続されている２つのスイッチング素子である。従って使用モードに応じた制御電圧の変化速度でスイッチングすることができるＨブリッジ回路が組み易い。
【００１５】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明をＡＣインバータのＨブリッジ回路を駆動させる駆動装置として具体化した一実施の形態を図１〜図３に従って説明する。
【００１６】
図１に示すように、ＡＣインバータ１はスイッチング素子ＳＷ１〜ＳＷ４及び出力部３を有するＨブリッジ回路２と、駆動装置４と、過電流検出装置７とを備えている。Ｈブリッジ回路２は直流電源Ｅに接続されている。各スイッチング素子ＳＷ１〜ＳＷ４にはｎチャンネルのＭＯＳＦＥＴが使用されている。スイッチング素子ＳＷ１，ＳＷ２はＨブリッジ回路２のスイッチング素子のうち直流電源Ｅ側に接続されている２つのスイッチング素子であり、それぞれドレインが直流電源Ｅの正極に接続され、ソースが出力部３に接続されている。スイッチング素子ＳＷ３，ＳＷ４はＨブリッジ回路２のスイッチング素子のうち接地側に接続されている２つのスイッチング素子であり、それぞれドレインが出力部３に接続され、ソースが過電流検出装置７を介して直流電源Ｅの負極（接地側）に接続されている。出力部３にはフィルターを構成するコンデンサとリアクトルとが接続されている。Ｈブリッジ回路２の基本動作は、スイッチング素子ＳＷ１，ＳＷ３の組とスイッチング素子ＳＷ２，ＳＷ４の組とを交互にオン・オフすることにより、出力部３から交流電圧を出力することである。
【００１７】
駆動装置４は、スイッチング素子ＳＷ１，ＳＷ２の制御端子であるゲートにそれぞれ接続された駆動回路Ｄ１と、スイッチング素子ＳＷ３，ＳＷ４の制御端子であるゲートにそれぞれ接続された駆動回路Ｄ２と、駆動回路Ｄ１，Ｄ２に接続された制御回路５とから構成されている。
【００１８】
制御回路５は図示しないマイコンを備え、スイッチング素子ＳＷ３，ＳＷ４に対する駆動モードとして通常モードと電流制限モードの２つが記憶されている。一方、スイッチング素子ＳＷ１，ＳＷ２に対する駆動モードとしては通常モードのみが記憶されている。制御回路５は過電流検出装置７と接続されている。
【００１９】
図２に示すように、駆動回路Ｄ１はプッシュプル回路Ｐ１と抵抗Ｒ１から構成されている。電源Ｖ０の正の電源端子Ｖ０＋と負の電源端子Ｖ０−との間にプッシュプル回路Ｐ１の両端が接続されている。つまり電源Ｖ０がプッシュプル回路Ｐ１の両端に接続されている。抵抗Ｒ１の一端はスイッチング素子ＳＷ１又はスイッチング素子ＳＷ２の制御端子（ゲート）に接続され、他端がプッシュプル回路Ｐ１の出力端子に接続されている。一方、図３に示すように、駆動回路Ｄ２はプッシュプル回路Ｐ２と抵抗Ｒ１と電源選択回路６から構成されている。電源Ｖ１の正の電源端子Ｖ１＋と負の電源端子Ｖ１−、および電源Ｖ２の正の電源端子Ｖ２＋と負の電源端子Ｖ２−との間にプッシュプル回路Ｐ２の両端が電源選択回路６を介して接続されている。つまり電源Ｖ１および電源Ｖ２がプッシュプル回路Ｐ２の両端に電源選択回路６を介して接続されている。抵抗Ｒ１の一端はスイッチング素子ＳＷ３又はスイッチング素子ＳＷ４の制御端子に接続され、他端がプッシュプル回路Ｐ２の出力端子に接続されている。
【００２０】
ここで電源Ｖ１，Ｖ２の電圧は電源Ｖ２の方が高く、電源端子Ｖ１＋は電源端子Ｖ２＋より電位が低く、電源端子Ｖ１−は電源端子Ｖ２−より電位が高く設定されている。また、電源Ｖ１の電圧は制御周波数が５０〜６０Ｈｚである通常モードにおいて、発熱が許容される範囲で放射ノイズを最低にするように設定されている。電源Ｖ２の電圧は制御周波数が４０ｋＨｚ程度である電流制限モードにおいて、放射ノイズが許容される範囲で発熱を最低にするように設定されている。
【００２１】
プッシュプル回路とは一般に２つのトランジスタ等から構成され、スイッチング素子の駆動回路として使用する場合、２つのトランジスタ等のうちどちらか一方を動作させることにより、スイッチング素子の制御端子に電荷を供給したり又は制御端子から電荷を引き抜いたりする。本実施の形態においてプッシュプル回路Ｐ１はｎｐｎ型トランジスタＴｒ１１とｐｎｐ型トランジスタＴｒ１２から構成されている。同様にプッシュプル回路Ｐ２はｎｐｎ型トランジスタＴｒ２１とｐｎｐ型トランジスタＴｒ２２から構成されている。
【００２２】
電源選択回路６はダイオードＤｉ１，Ｄｉ２とトランジスタＴｒ２３，Ｔｒ２４から構成されている。ダイオードＤｉ１はアノードが電源端子Ｖ１＋に接続され、カソードがトランジスタＴｒ２１のコレクタに接続されている。ｐｎｐ型トランジスタＴｒ２３はエミッタが電源端子Ｖ２＋に接続され、ベースが制御回路５に接続され、コレクタがトランジスタＴｒ２１のコレクタに接続されている。またダイオードＤｉ２はカソードが電源端子Ｖ１−に接続され、アノードがトランジスタＴｒ２２のコレクタに接続されている。ｎｐｎ型トランジスタＴｒ２４はエミッタが電源端子Ｖ２−に接続され、ベースが制御回路５に接続され、コレクタがトランジスタＴｒ２２のコレクタに接続されている。
【００２３】
次に上記のように構成された実施の形態の作用について説明する。
本実施の形態では、制御回路５はスイッチング素子ＳＷ３，ＳＷ４に対する駆動モードとして通常モードと電流制限モードを備え、制御周波数に応じて切り換える。制御周波数とは、スイッチング素子ＳＷ１〜ＳＷ４を駆動させる周波数のことである。通常モードとは、基本動作を行う駆動モードである。電流制限モードとは、大電流による回路破壊を防ぎ、かつ出力を完全に止めずに予め定められた値の電流を供給する駆動モードである。本実施例では、通常モードの制御周波数は商用交流と同じく５０〜６０Ｈｚであり、電流制限モードの制御周波数は４０ｋＨｚ程度である。使用頻度は通常モードが圧倒的に多く、電流制限モードは緊急時のみであるため使用頻度は少ない。
【００２４】
はじめに通常モードについて説明する。過電流検出装置７から制御回路５に過電流検出信号の出力がないと、制御回路５は駆動回路Ｄ１，Ｄ２を通常モードで動作させる。即ちスイッチング素子ＳＷ３，ＳＷ４の制御周波数は５０〜６０Ｈｚである。なおスイッチング素子ＳＷ１，ＳＷ２の制御周波数も同じく５０〜６０Ｈｚである。
【００２５】
通常モードでは制御回路５はスイッチング素子ＳＷ３，ＳＷ４の駆動回路Ｄ２のプッシュプル回路Ｐ２にはオン・オフ制御信号を送り、電源選択回路６のトランジスタＴｒ２３，Ｔｒ２４にはオフ状態を保持する制御信号を送ることで電源Ｖ１を選択している。また、スイッチング素子ＳＷ１，ＳＷ２の駆動回路Ｄ１にはオン・オフ制御信号を送る。
【００２６】
ここでオン・オフ信号について説明する。制御回路５は制御周波数に合わせてスイッチング素子ＳＷ１とスイッチング素子ＳＷ４を同時にオン状態にし、スイッチング素子ＳＷ２とスイッチング素子ＳＷ３は同時にオフ状態にする。また制御回路５は次の周期でスイッチング素子ＳＷ１とスイッチング素子ＳＷ４を同時にオフ状態にし、スイッチング素子ＳＷ２とスイッチング素子ＳＷ３は同時にオン状態にする。つまりスイッチング素子ＳＷ１，ＳＷ４の組と、スイッチング素子ＳＷ２，ＳＷ３の組が交互にオン・オフされる。その結果、直流電源Ｅの直流が交流に変換され、出力部３のフィルターを介して出力される。
【００２７】
スイッチング素子ＳＷ１，ＳＷ２の駆動回路Ｄ１のトランジスタＴｒ１１，Ｔｒ１２の制御マトリックスを表１に示す。
【００２８】
【表１】
【００２９】
スイッチング素子ＳＷ３，ＳＷ４の駆動回路Ｄ２のトランジスタＴｒ２１，Ｔｒ２２，Ｔｒ２３，Ｔｒ２４の制御マトリックスを表２に示す。
【００３０】
【表２】
【００３１】
なお、電源Ｖ１の電圧は電源端子Ｖ１＋は電源端子Ｖ２＋より電位が低く、電源端子Ｖ１−は電源端子Ｖ２−より電位が高く、発熱が許容される範囲で放射ノイズを最低にするように設定されている。よって電源Ｖ２を用いた場合より、制御電圧の変化速度は緩やかである。従って１回のスイッチングでの損失は大きいが、放射ノイズが低く抑えられる。なお、通常モードの制御周波数は電流制限モードに比較して非常に低い、つまりスイッチング回数が非常に少ないので、全体として発熱は少ない。スイッチング素子ＳＷ４も同様に、表２に従って作動するので説明を省略する。
【００３２】
次に電流制限モードについて説明する。出力部３に定格以上の負荷回路が接続されると、Ｈブリッジ回路２の出力部３に大電流が流れようとする。その場合、過電流検出装置７から制御回路５へ過電流検出信号が出力されて、スイッチング素子ＳＷ３，ＳＷ４に対する駆動モードが電流制限モードに切り換えられる。即ちスイッチング素子ＳＷ３，ＳＷ４の制御周波数は４０ｋＨｚ程度になり、スイッチング素子ＳＷ１，ＳＷ２の制御周波数は５０〜６０Ｈｚのままである。
【００３３】
電流制限モードでは制御回路５はスイッチング素子ＳＷ３，ＳＷ４の駆動回路Ｄ２のプッシュプル回路Ｐ２にはオン・オフ制御信号を送り、電源選択回路６のトランジスタＴｒ２３，Ｔｒ２４へもオン・オフ制御信号を送ることで電源Ｖ２を選択している。また、スイッチング素子ＳＷ１，ＳＷ２の駆動回路Ｄ１にはオン・オフ制御信号を送る。
【００３４】
ここでオン・オフ信号について説明する。制御回路５は通常モードの制御周波数に合わせてスイッチング素子ＳＷ１をオン状態にし、同時に電流制限モードの制御周波数でスイッチング素子ＳＷ４をオン・オフする。その時スイッチング素子ＳＷ２とスイッチング素子ＳＷ３は同時にオフ状態にする。また制御回路５は通常モードの制御周波数の次の周期でスイッチング素子ＳＷ１とスイッチング素子ＳＷ４を同時にオフ状態にする。その時スイッチング素子ＳＷ２をオン状態にし、同時に電流制限モードの制御周波数でスイッチング素子ＳＷ３をオン・オフする。
【００３５】
つまりスイッチング素子ＳＷ１とスイッチング素子ＳＷ２を５０〜６０Ｈｚで交互にオン・オフする。一方、スイッチング素子ＳＷ４をスイッチング素子ＳＷ１がオンの時に４０ｋＨｚ程度でオン・オフし、スイッチング素子ＳＷ１がオフの時にオフする。また、スイッチング素子ＳＷ３をスイッチング素子ＳＷ２がオンの時に４０ｋＨｚ程度でオン・オフし、スイッチング素子ＳＷ２がオフの時にオフする。
【００３６】
よって、電流制限モードのスイッチング素子ＳＷ３，ＳＷ４の制御周波数に応じて、フィルターを構成するリアクトルのインダクタンスを適当に選ぶことにより、当該リアクトルにより出力電流が制限され、回路破壊を防ぐことが可能となる。
【００３７】
スイッチング素子ＳＷ３，ＳＷ４の駆動回路Ｄ２のトランジスタＴｒ２１，Ｔｒ２２，Ｔｒ２３，Ｔｒ２４の制御マトリックスを表３に示す。
【００３８】
【表３】
【００３９】
なお、電源Ｖ２の電圧は電源端子Ｖ２＋は電源端子Ｖ１＋より電位が高く、電源端子Ｖ２−は電源端子Ｖ１−より電位低く、放射ノイズが許容される範囲で発熱を最低にするように設定されている。よって電源Ｖ１を用いた場合より、制御電圧の変化速度は急激である。従ってスイッチングでの放射ノイズは大きいが、発熱が低く抑えられる。なお、電流制限モードの使用頻度は通常モードに比較して非常に低いので、全体として放射ノイズは少ない。スイッチング素子ＳＷ４も同様に、表３に従って作動するので説明を省略する。スイッチング素子ＳＷ１，ＳＷ２の駆動回路Ｄ１については通常モードと同様に作動するので説明を省略する。
【００４０】
この実施の形態では以下の効果を有する。
（１） スイッチング素子ＳＷ３，ＳＷ４の駆動は、通常モードでは電圧の低い電源Ｖ１を選択して行われ、電流制限モードでは電圧の高い電源Ｖ２を選択して行われる。つまり低い電圧の電源Ｖ１を選択した場合、高い電圧の電源Ｖ２を選択した場合よりも単位時間あたりの電荷通過量が少なく、スイッチング素子ＳＷ３，ＳＷ４の制御電圧の変化速度が緩やかになる。高い電圧の電源Ｖ２を選択した場合、低い電圧の電源Ｖ１を選択した場合よりも単位時間あたりの電荷通過量が多く、スイッチング素子ＳＷ３，ＳＷ４の制御電圧の変化速度が急激になる。従って、駆動モードに適した制御電圧の変化速度でスイッチングができ放射ノイズ又は発熱を抑制できる。又、設計の自由度が大きくなる。
【００４１】
（２） プッシュプル回路Ｐ１，Ｐ２はそれぞれトランジスタＴｒ１１，Ｔｒ１２及びトランジスタＴｒ２１，Ｔｒ２２から構成されている。また、駆動回路Ｄ１はプッシュプル回路Ｐ１と抵抗Ｒ１から構成されている。抵抗Ｒ１の一端はスイッチング素子ＳＷ１又はスイッチング素子ＳＷ２の制御端子（ゲート）に接続され、他端がプッシュプル回路Ｐ１の出力端子に接続されている。また、駆動回路Ｄ２はプッシュプル回路Ｐ２と抵抗Ｒ１と電源選択回路６から構成されている。抵抗Ｒ１の一端はスイッチング素子ＳＷ３又はスイッチング素子ＳＷ４の制御端子に接続され、他端がプッシュプル回路Ｐ２の出力端子に接続されている。さらに駆動回路Ｄ２を構成する電源選択回路６はトランジスタＴｒ２３，Ｔｒ２４とダイオードＤｉ１，Ｄｉ２から構成されている。従ってＩＣ化が容易である。
【００４２】
（３） 制御回路５は制御周波数に応じて駆動モードを切り換えている。つまり、制御周波数が５０〜６０Ｈｚでは通常モードを適用し、スイッチング素子ＳＷ３，ＳＷ４の駆動は低い電圧の電源Ｖ１を選択している。つまり高い電圧の電源Ｖ２を選択した場合よりも単位時間あたりの電荷通過量が少なく、スイッチング素子ＳＷ３，ＳＷ４の制御電圧の変化速度が緩やかになり、放射ノイズを抑制している。制御周波数４０ｋＨｚ程度では電流制限モードを適用し、スイッチング素子ＳＷ３，ＳＷ４の駆動は高い電圧の電源Ｖ２を選択している。つまり低い電圧の電源Ｖ１を選択した場合よりも単位時間あたりの電荷通過量が多く、スイッチング素子ＳＷ３，ＳＷ４の制御電圧の変化速度が急激になり、発熱を抑制している。従って、制御周波数に適した制御電圧の変化速度でスイッチングすることができ放射ノイズ又は発熱を抑制できる。
【００４３】
（４） スイッチング素子ＳＷ３，ＳＷ４はＨブリッジ回路２の接地側に設けられている。従って、ＡＣインバータ１の回路が組み易い。
（第２の実施の形態）
次に第２の実施の形態を図４に従って説明する。この実施の形態においては、駆動回路Ｄ２の構成が大きく異なっている。前記の実施の形態と同様な部分は同一符号を付して詳しい説明を省略する。
【００４４】
図４に示すように、駆動回路Ｄ２は２つの電源Ｖ１，Ｖ２と同数の２つのプッシュプル回路Ｐ３，Ｐ４と抵抗Ｒ１から構成されている。プッシュプル回路Ｐ３の両端には電源端子Ｖ１＋，Ｖ１−が接続されている。プッシュプル回路Ｐ４の両端には電源端子Ｖ２＋，Ｖ２−が接続されている。抵抗Ｒ１の一端がスイッチング素子ＳＷ３又はスイッチング素子ＳＷ４の制御端子に接続され、他端がプッシュプル回路Ｐ３の出力端子とプッシュプル回路Ｐ４の出力端子との交点に接続されている。つまりプッシュプル回路Ｐ３とプッシュプル回路Ｐ４は並列に接続されている。
【００４５】
プッシュプル回路Ｐ３はｎｐｎ型トランジスタＴｒ３１と、ｐｎｐ型トランジスタＴｒ３２と、トランジスタＴｒ３１のコレクタにカソードが接続されたダイオードＤｉ３と、トランジスタＴｒ３２のコレクタにアノードが接続されたダイオードＤｉ４とから構成されている。プッシュプル回路Ｐ４はｎｐｎ型トランジスタＴｒ４１とｐｎｐ型トランジスタＴｒ４２から構成されている。
【００４６】
ダイオードＤｉ３，Ｄｉ４は、プッシュプル回路Ｐ４の動作時に、電源Ｖ１と電源Ｖ２の電圧差が大きいときに、トランジスタＴｒ３１，Ｔｒ３２のコレクタ−エミッタ間の逆耐圧を超えて電流が電源Ｖ２から電源Ｖ１へ流れ込むのを防止する。
【００４７】
次に上記のように構成された実施の形態の作用について説明する。駆動回路Ｄ１は第１の実施の形態と同様であるので説明を省略する。
はじめに通常モードについて説明する。制御回路５はスイッチング素子ＳＷ３，ＳＷ４の駆動回路Ｄ２のプッシュプル回路Ｐ３にはオン・オフ制御信号を送り、プッシュプル回路Ｐ４にはオフ状態を保持する制御信号を送ることで電源Ｖ１を選択している。
【００４８】
スイッチング素子ＳＷ３，ＳＷ４の駆動回路Ｄ２のトランジスタＴｒ３１，Ｔｒ３２，Ｔｒ４１，Ｔｒ４２の制御マトリックスを表４に示す。
【００４９】
【表４】
【００５０】
次に電流制限モードについて説明する。電流制限モードでは制御回路５はスイッチング素子ＳＷ３，ＳＷ４の駆動回路Ｄ２のプッシュプル回路Ｐ３にはオフ状態を保持する制御信号を送り、プッシュプル回路Ｐ４にはオン・オフ制御信号を送ることで電源Ｖ２を選択している。
【００５１】
スイッチング素子ＳＷ３，ＳＷ４の駆動回路Ｄ２のトランジスタＴｒ３１，Ｔｒ３２，Ｔｒ４１，Ｔｒ４２の制御マトリックスを表５に示す。
【００５２】
【表５】
【００５３】
この実施の形態では前記実施の形態の（１），（３），（４）と同様な効果を有する他に、以下の効果を有する。
（５） プッシュプル回路Ｐ３とプッシュプル回路Ｐ４が並列に接続されている。従って、回路がより単純である。
【００５４】
実施の形態は前記に限らず、例えば次のように構成してもよい。
○ 駆動回路Ｄ１の抵抗Ｒ１と駆動回路Ｄ２の抵抗Ｒ１は抵抗値が同じでなくてもよい。通常モードで発熱が許容される範囲で放射ノイズを抑えられる抵抗値であればよい。
【００５５】
○ 通常モードでしか駆動しないスイッチング素子ＳＷ１，ＳＷ２を駆動させるのはプッシュプル回路でなくてもよい。
○ １つのスイッチング素子に対して抵抗は１つに限らない。例えば図５（ａ）に示すように抵抗値の違う２つの抵抗Ｒａ，ＲｂをそれぞれダイオードＤｉを介して並列に接続してもよい。即ち、スイッチング素子をオンする時に使用する抵抗ＲａにはダイオードＤｉのアノードをプッシュプル回路側にして接続し、スイッチング素子をオフする時に使用する抵抗ＲｂにはダイオードＤｉのカソードをプッシュプル回路側にして接続する。また、図５（ｂ）に示すように並列に接続された２つの抵抗Ｒａ，Ｒｂのうち、一方の抵抗ＲａにだけダイオードＤｉを接続してもよい。また、制御回路５を工夫することで図５（ｃ）に示すように抵抗Ｒａ，Ｒｂを接続してもよい。
【００５６】
○ 第１の実施の形態において電流制限モードでトランジスタＴｒ２３，Ｔｒ２４にはオン状態を保持する制御信号を送ってもよい。つまり表３に替えて表６のように制御してもよい。
【００５７】
【表６】
【００５８】
○ スイッチング素子はＭＯＳＦＥＴに限らない。例えばＩＧＢＴ、バイポーラトランジスタでもよい。
○ 駆動装置としてＡＣインバータのＨブリッジ回路に用いられるものに限らない。例えばスイッチング素子を用いた電源装置に用いてもよい。また、モータのチョッピング制御を行うスイッチング素子の駆動装置に用いてもよい。
【００５９】
○ 駆動モードは制御周波数に応じて切り換えられるものに限らない。例えば任意にモータ回転数を変更する様なチョッピング制御を行うスイッチング素子に用いた場合、モーターの回転数に応じて手動で適した駆動モードに切り換えてもよい。
【００６０】
○ 電圧の異なる複数の電源に接続されたスイッチング素子ＳＷ３，ＳＷ４はＨブリッジ回路２のスイッチング素子のうち接地側に接続されているものに限らない。例えば直流電源Ｅの正極側に接続されたスイッチング素子ＳＷ１，ＳＷ２に複数の電源を備えた駆動回路Ｄ２を接続し、スイッチング素子ＳＷ３，ＳＷ４にそれぞれ１個の電源を備えた駆動回路Ｄ１を接続してもよい。また、全てのスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４に複数の電源を備えた駆動回路Ｄ２を接続してもよい。
【００６１】
前記実施の形態から把握できる技術的思想（発明）について以下に記載する。（１） 前記駆動回路が、前記電源の２倍の数のトランジスタと、前記トランジスタの数より２つ少ないダイオードと、抵抗とから構成される請求項１から請求項３のいずれか一項に記載のスイッチング素子の駆動装置。
【００６２】
（２） 前記プッシュプル回路のうち、最も電圧が高い電源に接続されたプッシュプル回路を除いたプッシュプル回路がそれぞれ２つのダイオードを備え、前記ダイオードが該プッシュプル回路の両端に接続されている請求項３に記載のスイッチング素子の駆動装置
（３） 前記通常モードが商用交流周波数であり、前記電流制限モードは通常モードの百倍以上の周波数である。
【００６３】
【発明の効果】
以上詳述したように、各請求項に記載の発明によれば、設計の自由度を大きくすることができる。
【図面の簡単な説明】
【図１】 第１の実施の形態におけるＡＣインバータの回路図。
【図２】 スイッチング素子ＳＷ１，ＳＷ２の駆動回路図。
【図３】 スイッチング素子ＳＷ３，ＳＷ４の駆動回路図。
【図４】 第２の実施の形態におけるスイッチング素子ＳＷ３，ＳＷ４の駆動回路図。
【図５】 （ａ）〜（ｃ）は別の実施形態における駆動回路の抵抗の接続を示す回路図。
【図６】 従来の駆動回路図。
【符号の説明】
１…ＡＣインバータ、２…Ｈブリッジ回路、４…駆動装置、５…制御回路、６…電源選択回路、７…過電流検出装置、Ｄ１，Ｄ２…駆動回路、Ｐ１〜Ｐ４…プッシュプル回路、Ｒ１，Ｒａ，Ｒｂ…抵抗、ＳＷ１〜ＳＷ４…スイッチング素子、Ｖ０＋，Ｖ１＋，Ｖ２＋…電源の正の電源端子、Ｖ０−，Ｖ１−，Ｖ２−…電源の負の電源端子。
Claims (7)
- スイッチング素子を駆動させる駆動回路を備え、前記駆動回路は電圧の異なる複数の電源に接続され、あらかじめ決められた制御周波数によって前記電源を１つ選択して前記駆動回路を動作させる制御回路を備え、
前記スイッチング素子は複数の制御周波数で駆動され、
前記制御周波数に応じて前記電源を切り換えるよう構成され、
前記制御周波数を高くした場合に、前記電源を高い電圧の電源に切り換えるスイッチング素子の駆動装置。 - 前記駆動回路が１つのプッシュプル回路と、抵抗と、電源選択回路とを有し、前記電源が前記プッシュプル回路の両端に前記電源選択回路を介して接続され、前記抵抗の一端が前記スイッチング素子の制御端子に接続され、他端が前記プッシュプル回路の出力端子に接続されている請求項１に記載のスイッチング素子の駆動装置。
- 前記駆動回路が抵抗と、前記複数の電源と同数のプッシュプル回路とを有し、前記複数の電源が前記プッシュプル回路の両端に１つの該プッシュプル回路に対してそれぞれ１つずつ接続され、前記抵抗の一端が前記スイッチング素子の制御端子に接続され、他端が前記プッシュプル回路の出力端子に接続されている請求項１に記載のスイッチング素子の駆動装置。
- 前記制御回路は、前記スイッチング素子を駆動させる制御周波数に応じて切り換えられる複数の駆動モードを備え、該制御周波数に応じて切り換えられた駆動モードによって前記電源を１つ選択して前記駆動回路を動作させる請求項１から請求項３のうちいずれか一項に記載のスイッチング素子の駆動装置。
- 前記スイッチング素子はＨブリッジ回路を構成するスイッチング素子であって、前記制御回路は、前記駆動モードとして、通常モードと、前記Ｈブリッジ回路が有する出力部に流れる電流を制限する電流制限モードとを備える請求項４に記載のスイッチング素子の駆動装置。
- 前記通常モードでは前記電源を第１の電圧の電源に切り換え、
前記電流制限モードでは前記電源を前記第１の電圧より高い第２の電圧の電源に切り換える請求項５に記載のスイッチング素子の駆動装置。 - 前記スイッチング素子が前記Ｈブリッジ回路を構成するスイッチング素子のうち接地側に接続されている２つのスイッチング素子である請求項５又は請求項６に記載のスイッチング素子の駆動装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002186466A JP4081604B2 (ja) | 2002-06-26 | 2002-06-26 | スイッチング素子の駆動装置 |
| US10/607,481 US7276954B2 (en) | 2002-06-26 | 2003-06-25 | Driver for switching device |
| US11/773,608 US20070252635A1 (en) | 2002-06-26 | 2007-07-05 | Driver for switching device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002186466A JP4081604B2 (ja) | 2002-06-26 | 2002-06-26 | スイッチング素子の駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004032410A JP2004032410A (ja) | 2004-01-29 |
| JP4081604B2 true JP4081604B2 (ja) | 2008-04-30 |
Family
ID=31181811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002186466A Expired - Fee Related JP4081604B2 (ja) | 2002-06-26 | 2002-06-26 | スイッチング素子の駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4081604B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| HUE052197T2 (hu) * | 2017-12-22 | 2021-04-28 | Valeo Siemens Eautomotive Germany Gmbh | Meghajtóegység, elektromos teljesítményátalakító, jármû és eljárás elektromos teljesítményátalakító mûködtetésére |
| US10797579B2 (en) * | 2018-11-02 | 2020-10-06 | Texas Instruments Incorporated | Dual supply low-side gate driver |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07288456A (ja) * | 1994-02-23 | 1995-10-31 | Fuji Electric Co Ltd | 半導体装置の過電圧クランプ回路 |
| JPH08204526A (ja) * | 1995-01-23 | 1996-08-09 | Toshiba Corp | スイッチング素子のゲート駆動回路 |
| JP3577807B2 (ja) * | 1995-05-23 | 2004-10-20 | 富士電機デバイステクノロジー株式会社 | 自己消弧形半導体素子の駆動回路 |
| JP3614519B2 (ja) * | 1995-07-25 | 2005-01-26 | 株式会社日立製作所 | 絶縁ゲート型半導体装置の駆動方法及び装置 |
| JP3486037B2 (ja) * | 1996-01-19 | 2004-01-13 | 株式会社東芝 | インバータ装置 |
| JP3421507B2 (ja) * | 1996-07-05 | 2003-06-30 | 三菱電機株式会社 | 半導体素子の駆動回路 |
| JP2000022511A (ja) * | 1998-07-01 | 2000-01-21 | Mitsubishi Electric Corp | パワートランジスタ制御回路 |
| JP3322217B2 (ja) * | 1998-07-21 | 2002-09-09 | 株式会社豊田自動織機 | インバータ |
| JP2000083371A (ja) * | 1998-09-02 | 2000-03-21 | Fuji Electric Co Ltd | 電力変換器におけるゲート駆動回路 |
-
2002
- 2002-06-26 JP JP2002186466A patent/JP4081604B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004032410A (ja) | 2004-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070252635A1 (en) | Driver for switching device | |
| US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
| US7236041B2 (en) | Isolated gate driver circuit for power switching devices | |
| US9979298B2 (en) | Rectifier bridge circuit, corresponding apparatus and method | |
| JPH08107340A (ja) | ３端子絶縁ゲート型電力電子装置 | |
| JP7331440B2 (ja) | 半導体スイッチング素子駆動回路及びマルチレベル電力変換器 | |
| JP2014515198A (ja) | 半導体電力スイッチ用ドライバ回路 | |
| JP2010154715A (ja) | 電力変換装置およびそれを用いた電気掃除機 | |
| US20020175719A1 (en) | Transistor drive circuits and methods using selective discharge of terminal capacitance | |
| JP4081604B2 (ja) | スイッチング素子の駆動装置 | |
| JP4081603B2 (ja) | スイッチング素子の駆動装置 | |
| CN111082736B (zh) | 用于交流电机的驱动电路和家电设备 | |
| EP2525492A1 (en) | Electronic switching device | |
| JP3990421B2 (ja) | 突入電流低減回路および電気機器 | |
| JP6023551B2 (ja) | アナログスイッチ回路およびそれを備える電気機器 | |
| JP2018093638A (ja) | 保護回路、及びモータユニット | |
| JP2002111463A (ja) | Ｆｅｔの駆動回路およびスイッチング装置 | |
| CN113394954A (zh) | 驱动电路、功率电路以及投影设备 | |
| JP2005506030A (ja) | モーター制御回路およびそれに組み合わせるフルブリッジ・スイッチング | |
| CN212543691U (zh) | 用于交流电机的驱动电路和家电设备 | |
| JP2007318873A (ja) | Ｐｗｍモータ駆動回路 | |
| JP3602079B2 (ja) | スイッチング電源回路 | |
| JP2004153882A (ja) | スイッチング回路の駆動回路 | |
| JP2007214634A (ja) | 交流スイッチ | |
| JP4640680B2 (ja) | トランジスタブリッジの駆動方法及びその回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080128 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4081604 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |