Nothing Special   »   [go: up one dir, main page]

JP3976745B2 - 窒化ガリウム系化合物半導体の製造方法 - Google Patents

窒化ガリウム系化合物半導体の製造方法 Download PDF

Info

Publication number
JP3976745B2
JP3976745B2 JP2004064817A JP2004064817A JP3976745B2 JP 3976745 B2 JP3976745 B2 JP 3976745B2 JP 2004064817 A JP2004064817 A JP 2004064817A JP 2004064817 A JP2004064817 A JP 2004064817A JP 3976745 B2 JP3976745 B2 JP 3976745B2
Authority
JP
Japan
Prior art keywords
gan
layer
buffer
compound semiconductor
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004064817A
Other languages
English (en)
Other versions
JP2004172645A (ja
Inventor
士郎 酒井
Original Assignee
士郎 酒井
ナイトライド・セミコンダクター株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 士郎 酒井, ナイトライド・セミコンダクター株式会社 filed Critical 士郎 酒井
Priority to JP2004064817A priority Critical patent/JP3976745B2/ja
Publication of JP2004172645A publication Critical patent/JP2004172645A/ja
Application granted granted Critical
Publication of JP3976745B2 publication Critical patent/JP3976745B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は、基板上に窒化ガリウム系化合物半導体を製造する方法に関する。
窒化ガリウム(GaN)系化合物半導体は、LED等の発光デバイスその他に広く応用されている。例えば、サファイア基板上にELO(Epitaxially Laterally Overgrown)法を用いてGaNを成長させた場合、室温で10,000時間以上連続動作可能な青色レーザも報告されている。ELO法においては、サファイア基板上に数ミクロンのGaN層を形成し、GaNの<1100>方向に沿ってストライプ状のマスクSiO2を形成し、マスクSiO2の開口から垂直方向にGaNを再成長させる。
しかしながら、このELO法においては、マスクSiO2が存在する部分におけるGaN層で転位密度が減じているにすぎず、GaN層の一部しか良好な特性が得られないことになる。
一方、サファイアとGaNの格子不整合に鑑みて、サファイア基板上に低温でGaNあるいはAlNのバッファ層を成長させ、さらにこのバッファ層の上にGaN層を成長させることも提案されている。例えば、下記の文献には、サファイア基板上に低温でGaAlNのバッファ層を成長させ、さらにGaNなどの半導体層を形成することが記載されている。
特開平4−297023号公報
しかし、この方法においても、低温バッファ層に高密度の転位が生じるため、その上に形成されるGaNあるいはGaAlN層にも高密度の転位が生じてしまい、長時間の連続動作可能な発光デバイスを得るには十分でない。
そこで、本願出願人は、先に特願平11−376842号にて以下のような製造方法を提案した。すなわち、サファイア基板上に低温バッファ層を形成する前に、サファイア基板上に離散的に、あるいは複数の孔を有するバッファ体を形成し、このバッファ体の上に低温バッファ層を形成し、さらに低温バッファ層上にGaN等の半導体を形成するのである。
図6及び図7には、本願出願人が先に提案した製造方法により製造されるGaN系化合物半導体の構成が示されている。サファイア等の基板10上にSiNバッファ体12が形成されている。SiNバッファ体12は図7に示されるように基板10を覆うよう層状に形成されるのではなく、離散的あるいは複数の孔12aを有するように形成されている。孔12aの部分はSiNバッファ体12が形成されておらず、基板10が露出している。基板10上に形成されたSiNバッファ体12は非晶質状態あるいは結晶状態のいずれでもよく、その上に形成される低温のGaNバッファ層14の結晶成長を阻害する機能を有する。SiNバッファ体12の上には低温(例えば500度)でGaNバッファ層14が約20nm形成され、さらにGaNバッファ層14上に高温(例えば1075度)でGaN半導体層16が約2μm形成される。このような構成とすることで、離散的に形成されたSiNバッファ体12の孔12aから面内に垂直な方向に低温バッファ層14が成長し、やがてバッファ体12を覆うように面内方向に成長していく。孔から垂直方向に成長する際には転位が生じやすいが、面内方向に成長する場合には下地層の影響を受けないため転位の発生を抑制することができ、結局GaN半導体層16の転位も抑制することができる。
ところが、この方法でもある程度の転位が生じてしまう問題があった。すなわち、低温GaNバッファ層14上に高温でGaN半導体層16を成長させる際に、図8に示されるように基板の温度上昇に伴って低温GaNバッファ層14の一部が蒸発してしまい(図中符号14a)、低温GaNバッファ層14の残存部分からGaNの成長が始まるため、残存部分がぶつかる部分で図9に示されるように転位16aが発生してしまうのである。また、蒸発の程度は昇温時間に依存するため、再現性を確保するためには高速で昇温する必要もある。
本発明は、上記の問題点に鑑みなされたものであり、その目的は、GaN系半導体のより一層の転位密度低減を図ることが可能な製造方法を提供することにある。
上記目的を達成するために、本発明は、基板上にバッファ層を低温で成長させ、さらに前記バッファ層上にGaN系化合物半導体を形成する窒化ガリウム系化合物半導体の製造方法において、前記バッファ層の形成に先立ち、前記基板上に第1バッファ体を離散的に形成し、前記GaN系化合物半導体の形成に先立ち、前記バッファ層上に前記GaN系化合物半導体形成時の昇温に伴う前記バッファ層の蒸発を防止する第2バッファ体を離散的に形成し、前記第2バッファ体はシリコンあるいはシリコン化合物であり、前記バッファ層及び前記GaN系化合物半導体の形成と同一装置内における一連のステップとして形成されることを特徴とする。
本発明において、前記第1及び第2バッファ体はいずれもシリコンあるいはシリコン化合物であり、前記バッファ層及び前記GaN系化合物半導体の形成と同一装置内における一連のステップとして形成され、前記第1及び第2バッファ体は、複数の孔を有するように離散的に形成されることが好適である。
本発明では、低温で形成されるバッファ層上に離散的にバッファ体を形成し、このバッファ体によりGaN系化合物半導体形成時の昇温に伴う低温バッファ層の蒸発を防ぐことができる。低温バッファ層は昇温過程において結晶化し、GaN系化合物半導体は結晶化したバッファ層表面のうちバッファ体が形成されていない部分から核発生してバッファ体上を面内方向に成長していく。そして、隣の核から発生したものと融合して一つの連続層となる。隣の核までの距離はバッファ体の離散度によるが例えば10〜100nmであり、高温で成長されるGaN系化合物半導体の膜厚(例えば2μm)と比べて格段に小さく転位の発生を抑制できる。なお、隣の核との境界領域で発生する可能性がある転位は、成長中に隣の転位と会合してループ状となるためそれ以上膜厚方向に伝搬することはない。
本発明によれば、バッファ層上にGaN系半導体を形成する場合に、GaN系半導体の転位密度低減を図ることができる。
以下、図面に基づき本発明の実施形態について説明する。
図1には、本実施形態に係るGaN系化合物半導体の構成が示されている。(a)に示されるように、サファイア等の基板10上にSiNバッファ体12が離散的に形成され、その上に低温(例えば500度)でGaNバッファ層14が約20nm形成される。SiNバッファ体12は図7に示されるように複数の孔12aを有しており、ここから低温GaNバッファ層14が垂直方向に成長していく。
本願出願人が先に提案した方法では、低温GaNバッファ層14上に直ちに高温(例えば1075度)でGaN半導体層16を成長させていたが、本実施形態では低温GaNバッファ層14上にSiNバッファ体12と同様な第2のSiNバッファ体15が形成される。この第2のSiNバッファ体15も離散的に形成され、複数の孔を有する。
そして、第2のSiNバッファ体15で低温GaNバッファ層14の大部分(全部ではないことに注意されたい)を被覆した後、(b)に示されるように高温でGaN半導体層16が形成される。低温GaNバッファ層14の表面の大部分がSiNバッファ体15で覆われているため、基板の温度を上昇させても低温GaNバッファ層14は蒸発せず、昇温の過程で固相エピタキシーを起こし結晶化する。したがって、その上に形成されるGaN半導体層16はSiNバッファ体15の孔が核発生源となって転位の発生を防ぐことができる。
図2には、MOCVD法を用いた本実施形態に係る製造方法のフローチャートが示されており、図3には本実施形態で用いられる製造装置が示されている。まず、反応管20内にサファイア基板10をサセプタ21上に載置し、H2雰囲気下でヒータ22を用いてサファイア基板10を1150度まで加熱して熱処理する。熱処理した後、温度を500度まで下げ、ガス導入部24から通気性を有する微多孔質部材25を介してH2とN2の混合ガスを導入し、ガス導入部23からシランガス(SiH4)、アンモニアガス(NH3)及びH2を供給してSiNバッファ体12を形成する(S101)。SiH4の流量は20sccm、NH3の流量は5slm程度である。
次に、SiH4の供給を停止し、ガス導入部23からトリメチルガリウム(TMG)、NH3、H2を供給して基板温度を450度に維持しながらGaNバッファ層14を成長させる(S102)。GaNバッファ層14の成長時間は約75secであり、約20nm成長させる。
次に、TMGの供給を停止し、ガス導入部23から再びSiH4、NH3、H2を供給して第2のSiNバッファ体15を形成する(S103)。第2のSiNバッファ体15の形成条件は、第1のSiNバッファ体12の形成条件と同一とすることができる。
第2のSiNバッファ体15を形成した後、ヒータ22で基板10を1075度まで加熱し、ガス導入部23からTMG、NH3、H2を供給してGaN半導体層16を成長させる(S104)。
このように、第2のSiNバッファ体15でGaNバッファ層14の蒸発を防ぐことで、GaN半導体層16の転位を効果的に抑制することができる。
以下の条件で、常圧MOCVD法によりGaN系半導体を作成した。
(1)従来例
サファイア基板/低温成長GaNバッファ層/高温成長GaN層
(2)本願出願人先提案(比較例)
サファイア基板/SiNバッファ体/低温成長GaNバッファ層/高温成長GaN層
(3)実施例
サファイア基板/第1SiNバッファ体/低温成長GaNバッファ層/第2SiNバッファ体/高温成長GaN層
いずれの例においても、原料には10ppm水素希釈SiH4、NH3、TMGを用いた。全ての例において、低温成長GaNバッファ層及び高温成長GaN層の成長条件は同一である。低温成長GaNバッファ層の成長温度は500度、成長時間は75secである。この成長温度は450度〜600度の範囲であればほぼ同じ効果が得られる。高温成長GaN層の成長温度は1075度である。第1及び第2のSiNバッファ体の形成温度は500度(低温成長GaNバッファ層と同一)で、水素希釈SiH4とNH3の流量はそれぞれ20sccm、5slmである。形成時間は50sec〜150secの範囲で変化させたが、本願出願人先提案にあるように125secのときに最も良好な結果が得られる。いずれの例においても、低温成長GaNバッファ層の成長終了後、7分で高温成長GaN層の成長温度である1075度まで昇温し、転位密度を平面TEM(透過型電子顕微鏡)を用いて計測した。以下にその結果を示す。
Figure 0003976745
このように、転位密度は従来例>比較例>実施例の順であり、実施例の方法により転位密度を減少させることができた。なお、実施例の場合には観測面積が小さいため0.1×108cm-2以下の測定は困難であった。
また、昇温時間を7分から10分、15分と増大させた場合には、従来例では表面が次第に荒れてくることが確認された。また、比較例ではウエハの一部で転位密度の低減が観測された。すなわち、転位密度低減の再現性を確保するためには昇温時間を正確に制御する必要がある。一方、実施例では多少の転位密度の増加と表面の荒れが見られるものの、従来例及び比較例と比べると格段に影響は小さかった。したがって、実施例において転位密度低減の再現性確保は極めて容易である。
以上、本発明の実施形態について説明したが、本発明はこれに限定されるものではなく種々の変更が可能である。
例えば、本実施形態ではGaN半導体層16の転位密度が減じるが、GaN半導体層16に歪みが残存してしまう場合も考えられる。そこで、本願出願人が先に特願2000−143826号で提案したように、第1のSiNバッファ体12を形成する前に、基板10上に結晶核発生阻害層を離散的に形成することもできる。結晶核発生阻害層はSiO2やSiN、Siなど結晶の核発生がない、あるいは少ない材料を用いることができ、例えばSiO2を幅2〜50μmのストライプ状に離散的に形成することができる。
図4には、このように形成されるGaN系半導体の構成が示されている。図1(b)と異なる点は、基板10と第1のバッファ体12との間に、ストライプ状のSiO211が形成されていることである。このようにSiO211を形成してその上に第1のSiNバッファ体12、GaNバッファ層14、第2のSiNバッファ体15、GaN半導体層16を形成すると、これらの層はSiO211の開口部から成長し、やがて面内方向に成長してSiO2を覆うようになり、他の開口部から成長してきた層と会合してGaN半導体層16の歪みが緩和される。これにより、転位密度と歪みが共に小さいGaN系半導体を得ることができる。
また、図1(b)に示すようにGaN半導体層16を形成した後に、GaN半導体層16上にInGaN層を形成し、さらにAlGaN層を形成することでGaN半導体層16の歪みを緩和することもできる。
図5には、この場合のGaN系半導体の構成が示されている。図1(b)と異なる点は、GaN半導体層16上にInGaN層18及びAlGaN層20が形成されていることである。InGaN層18は例えば0.001〜1μmとすることができ、In組成は例えば0.02〜0.5重量%とすることができる。InGaN層18の硬度はGaN半導体層16よりも小さいため、GaN半導体層16の歪みはInGaN層18で吸収され、デバイス構造としてもクラックのないものを得ることができる。
なお、InGaN層18の代わりに量子井戸構造の超格子層(あるいは多層量子井戸MQW)を形成してもよい。超格子層は、2〜3nm厚のInGaNとGaNを交互に積層して構成することができる。
また、本実施形態では第1バッファ体12を形成することを前提としているが、第1バッファ体12を形成することなく基板上にGaNバッファ層14を形成し、GaNバッファ層14上に第2のバッファ体15を形成し、その後GaN半導体層16を形成する際に、GaN半導体層16の成長を途中で中断して離散的に形成された第3バッファ体を介在させ、その後成長を再開してGaN半導体層16を形成してもよい。この方法でも第2バッファ体15により低温のGaNバッファ層14の蒸発を防止しつつ、第3バッファ体によりGaN半導体層16の転位密度を低減することができる。もちろん、第1バッファ体12、第2バッファ体15及び第3バッファ体の全てを形成することもできる。
また、本実施形態においてバッファ体はSiN以外にSiやSiO2を用いることができる。
実施形態のGaN系化合物半導体の構成図である。 実施形態の製造処理フローチャートである。 実施形態の製造装置の概念構成図である。 他の実施形態のGaN系化合物半導体の構成図である。 さらに他の実施形態のGaN系化合物半導体の構成図である。 関連技術のGaN系化合物半導体の構成図である。 バッファ体の平面図である。 図6に示された関連技術の説明図(その1)である。 図6に示された関連技術の説明図(その2)である。
符号の説明
10 基板、12 第1バッファ体、14 GaNバッファ層、15 第2バッファ体、16 GaN半導体層。

Claims (2)

  1. 基板上にバッファ層を低温で成長させ、さらに前記バッファ層上にGaN系化合物半導体を形成する窒化ガリウム系化合物半導体の製造方法において、
    前記バッファ層の形成に先立ち、前記基板上に第1バッファ体を離散的に形成し、前記GaN系化合物半導体の形成に先立ち、前記バッファ層上に前記GaN系化合物半導体形成時の昇温に伴う前記バッファ層の蒸発を防止する第2バッファ体を離散的に形成し、前記第2バッファ体はシリコンあるいはシリコン化合物であり、前記バッファ層及び前記GaN系化合物半導体の形成と同一装置内における一連のステップとして形成されることを特徴とする窒化ガリウム系化合物半導体の製造方法。
  2. 請求項1記載の方法において、
    前記第1及び第2バッファ体はいずれもシリコンあるいはシリコン化合物であり、前記バッファ層及び前記GaN系化合物半導体の形成と同一装置内における一連のステップとして形成され、前記第1及び第2バッファ体は、複数の孔を有するように離散的に形成されることを特徴とする窒化ガリウム系化合物半導体の製造方法。
JP2004064817A 2004-03-08 2004-03-08 窒化ガリウム系化合物半導体の製造方法 Expired - Lifetime JP3976745B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004064817A JP3976745B2 (ja) 2004-03-08 2004-03-08 窒化ガリウム系化合物半導体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004064817A JP3976745B2 (ja) 2004-03-08 2004-03-08 窒化ガリウム系化合物半導体の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001194060A Division JP3544958B2 (ja) 2001-06-27 2001-06-27 窒化ガリウム系化合物半導体の製造方法

Publications (2)

Publication Number Publication Date
JP2004172645A JP2004172645A (ja) 2004-06-17
JP3976745B2 true JP3976745B2 (ja) 2007-09-19

Family

ID=32709576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004064817A Expired - Lifetime JP3976745B2 (ja) 2004-03-08 2004-03-08 窒化ガリウム系化合物半導体の製造方法

Country Status (1)

Country Link
JP (1) JP3976745B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047756B1 (ko) 2005-06-16 2011-07-07 엘지이노텍 주식회사 질화규소(SiN)층을 이용한 발광 다이오드 제조방법
KR101316117B1 (ko) * 2006-09-19 2013-10-11 서울바이오시스 주식회사 질화물 반도체 발광 다이오드 및 그 제조방법
KR101321935B1 (ko) * 2006-12-01 2013-10-25 서울바이오시스 주식회사 질화물 반도체 발광 다이오드 및 그 제조방법
KR100999684B1 (ko) * 2009-10-21 2010-12-08 엘지이노텍 주식회사 발광 소자 및 그 제조방법
CN103498193B (zh) * 2013-09-26 2016-05-18 西安神光皓瑞光电科技有限公司 一种提高材料晶体质量的外延生长方法
CN104409586B (zh) * 2014-11-13 2017-02-15 湘能华磊光电股份有限公司 GaN基Ⅲ‑Ⅴ族化合物半导体LED外延片及生长方法
US10490732B2 (en) 2016-03-11 2019-11-26 Toshiba Memory Corporation Magnetic memory device with sidewall layer containing boron and manufacturing method thereof
TWI688001B (zh) 2016-09-14 2020-03-11 東芝記憶體股份有限公司 半導體裝置及其製造方法
KR102680861B1 (ko) * 2016-12-15 2024-07-03 삼성전자주식회사 질화 갈륨 기판의 제조 방법

Also Published As

Publication number Publication date
JP2004172645A (ja) 2004-06-17

Similar Documents

Publication Publication Date Title
JP5276852B2 (ja) Iii族窒化物半導体エピタキシャル基板の製造方法
KR100453210B1 (ko) GaN계 화합물 반도체의 제조 방법과 GaN계 화합물반도체 디바이스
JP4055304B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにiii族窒化物半導体基板の製造方法
US20040079958A1 (en) Method for manufacturing gallium nitride compound semiconductor
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
JP3476754B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP2006237582A (ja) 結晶窒化ガリウムベースの化合物の成長方法及び窒化ガリウムベース化合物を含む半導体デバイス
JP3976745B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP2006060164A (ja) 窒化物半導体デバイスおよび窒化物半導体結晶成長方法
JP3274674B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP3544958B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP2006278477A (ja) 半導体成長用基板、エピタキシャル基板とそれを用いた半導体装置、および、エピタキシャル基板の製造方法
JP3982788B2 (ja) 半導体層の形成方法
JP3946976B2 (ja) 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法
US20050132950A1 (en) Method of growing aluminum-containing nitride semiconductor single crystal
JP4055303B2 (ja) 窒化ガリウム系化合物半導体及び半導体素子
JP4140595B2 (ja) 窒化ガリウム系化合物半導体
JP4172444B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP4055763B2 (ja) 窒化ガリウム系化合物半導体及び半導体基板
JP4748925B2 (ja) エピタキシャル基板、半導体積層構造及びiii族窒化物層群の転位低減方法
JP4545389B2 (ja) エピタキシャル基板およびiii族窒化物層群の転位低減方法
JP2005057064A (ja) Iii族窒化物半導体層およびその成長方法
JP4425871B2 (ja) Iii族窒化物膜の製造用下地膜の製造方法
JP4524630B2 (ja) Hemt用エピタキシャルウェハの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070619

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 3976745

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term