JP3976745B2 - Method for producing gallium nitride compound semiconductor - Google Patents
Method for producing gallium nitride compound semiconductor Download PDFInfo
- Publication number
- JP3976745B2 JP3976745B2 JP2004064817A JP2004064817A JP3976745B2 JP 3976745 B2 JP3976745 B2 JP 3976745B2 JP 2004064817 A JP2004064817 A JP 2004064817A JP 2004064817 A JP2004064817 A JP 2004064817A JP 3976745 B2 JP3976745 B2 JP 3976745B2
- Authority
- JP
- Japan
- Prior art keywords
- gan
- layer
- buffer
- compound semiconductor
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Led Devices (AREA)
Description
本発明は、基板上に窒化ガリウム系化合物半導体を製造する方法に関する。 The present invention relates to a method of manufacturing a gallium nitride compound semiconductor on a substrate.
窒化ガリウム(GaN)系化合物半導体は、LED等の発光デバイスその他に広く応用されている。例えば、サファイア基板上にELO(Epitaxially Laterally Overgrown)法を用いてGaNを成長させた場合、室温で10,000時間以上連続動作可能な青色レーザも報告されている。ELO法においては、サファイア基板上に数ミクロンのGaN層を形成し、GaNの<1100>方向に沿ってストライプ状のマスクSiO2を形成し、マスクSiO2の開口から垂直方向にGaNを再成長させる。 Gallium nitride (GaN) -based compound semiconductors are widely applied to light emitting devices such as LEDs and others. For example, when GaN is grown on a sapphire substrate by using the ELO (Epitaxially Laterally Overgrown) method, a blue laser capable of continuous operation for 10,000 hours or more at room temperature has been reported. In the ELO method, a GaN layer of several microns is formed on a sapphire substrate, a striped mask SiO 2 is formed along the <1100> direction of GaN, and GaN is regrown vertically from the opening of the mask SiO 2. Let
しかしながら、このELO法においては、マスクSiO2が存在する部分におけるGaN層で転位密度が減じているにすぎず、GaN層の一部しか良好な特性が得られないことになる。 However, in this ELO method, only the dislocation density is reduced in the GaN layer in the portion where the mask SiO 2 exists, and only a part of the GaN layer can obtain good characteristics.
一方、サファイアとGaNの格子不整合に鑑みて、サファイア基板上に低温でGaNあるいはAlNのバッファ層を成長させ、さらにこのバッファ層の上にGaN層を成長させることも提案されている。例えば、下記の文献には、サファイア基板上に低温でGaAlNのバッファ層を成長させ、さらにGaNなどの半導体層を形成することが記載されている。 On the other hand, in view of lattice mismatch between sapphire and GaN, it has also been proposed to grow a GaN or AlN buffer layer on a sapphire substrate at a low temperature and further grow a GaN layer on the buffer layer. For example, the following document describes that a GaAlN buffer layer is grown on a sapphire substrate at a low temperature, and further a semiconductor layer such as GaN is formed.
しかし、この方法においても、低温バッファ層に高密度の転位が生じるため、その上に形成されるGaNあるいはGaAlN層にも高密度の転位が生じてしまい、長時間の連続動作可能な発光デバイスを得るには十分でない。 However, even in this method, high-density dislocations are generated in the low-temperature buffer layer, so that high-density dislocations are also generated in the GaN or GaAlN layer formed on the low-temperature buffer layer. Not enough to get.
そこで、本願出願人は、先に特願平11−376842号にて以下のような製造方法を提案した。すなわち、サファイア基板上に低温バッファ層を形成する前に、サファイア基板上に離散的に、あるいは複数の孔を有するバッファ体を形成し、このバッファ体の上に低温バッファ層を形成し、さらに低温バッファ層上にGaN等の半導体を形成するのである。 Therefore, the applicant of the present application previously proposed the following manufacturing method in Japanese Patent Application No. 11-376842. That is, before forming the low-temperature buffer layer on the sapphire substrate, a buffer body having discrete or multiple holes is formed on the sapphire substrate, and the low-temperature buffer layer is formed on the buffer body. A semiconductor such as GaN is formed on the buffer layer.
図6及び図7には、本願出願人が先に提案した製造方法により製造されるGaN系化合物半導体の構成が示されている。サファイア等の基板10上にSiNバッファ体12が形成されている。SiNバッファ体12は図7に示されるように基板10を覆うよう層状に形成されるのではなく、離散的あるいは複数の孔12aを有するように形成されている。孔12aの部分はSiNバッファ体12が形成されておらず、基板10が露出している。基板10上に形成されたSiNバッファ体12は非晶質状態あるいは結晶状態のいずれでもよく、その上に形成される低温のGaNバッファ層14の結晶成長を阻害する機能を有する。SiNバッファ体12の上には低温(例えば500度)でGaNバッファ層14が約20nm形成され、さらにGaNバッファ層14上に高温(例えば1075度)でGaN半導体層16が約2μm形成される。このような構成とすることで、離散的に形成されたSiNバッファ体12の孔12aから面内に垂直な方向に低温バッファ層14が成長し、やがてバッファ体12を覆うように面内方向に成長していく。孔から垂直方向に成長する際には転位が生じやすいが、面内方向に成長する場合には下地層の影響を受けないため転位の発生を抑制することができ、結局GaN半導体層16の転位も抑制することができる。
6 and 7 show the configuration of a GaN-based compound semiconductor manufactured by the manufacturing method previously proposed by the applicant of the present application. A
ところが、この方法でもある程度の転位が生じてしまう問題があった。すなわち、低温GaNバッファ層14上に高温でGaN半導体層16を成長させる際に、図8に示されるように基板の温度上昇に伴って低温GaNバッファ層14の一部が蒸発してしまい(図中符号14a)、低温GaNバッファ層14の残存部分からGaNの成長が始まるため、残存部分がぶつかる部分で図9に示されるように転位16aが発生してしまうのである。また、蒸発の程度は昇温時間に依存するため、再現性を確保するためには高速で昇温する必要もある。
However, even this method has a problem that a certain amount of dislocation occurs. That is, when the GaN
本発明は、上記の問題点に鑑みなされたものであり、その目的は、GaN系半導体のより一層の転位密度低減を図ることが可能な製造方法を提供することにある。 The present invention has been made in view of the above problems, and an object thereof is to provide a manufacturing method capable of further reducing the dislocation density of a GaN-based semiconductor.
上記目的を達成するために、本発明は、基板上にバッファ層を低温で成長させ、さらに前記バッファ層上にGaN系化合物半導体を形成する窒化ガリウム系化合物半導体の製造方法において、前記バッファ層の形成に先立ち、前記基板上に第1バッファ体を離散的に形成し、前記GaN系化合物半導体の形成に先立ち、前記バッファ層上に前記GaN系化合物半導体形成時の昇温に伴う前記バッファ層の蒸発を防止する第2バッファ体を離散的に形成し、前記第2バッファ体はシリコンあるいはシリコン化合物であり、前記バッファ層及び前記GaN系化合物半導体の形成と同一装置内における一連のステップとして形成されることを特徴とする。 In order to achieve the above object, the present invention provides a method for producing a gallium nitride-based compound semiconductor in which a buffer layer is grown on a substrate at a low temperature, and a GaN-based compound semiconductor is further formed on the buffer layer. Prior to the formation, first buffer bodies are discretely formed on the substrate, and prior to the formation of the GaN-based compound semiconductor, the buffer layer is formed on the buffer layer along with the temperature rise during the formation of the GaN-based compound semiconductor. A second buffer body for preventing evaporation is formed discretely, and the second buffer body is made of silicon or a silicon compound, and is formed as a series of steps in the same apparatus as the formation of the buffer layer and the GaN-based compound semiconductor. characterized in that that.
本発明において、前記第1及び第2バッファ体はいずれもシリコンあるいはシリコン化合物であり、前記バッファ層及び前記GaN系化合物半導体の形成と同一装置内における一連のステップとして形成され、前記第1及び第2バッファ体は、複数の孔を有するように離散的に形成されることが好適である。 In the present invention, each of the first and second buffer bodies is silicon or a silicon compound, and is formed as a series of steps in the same apparatus as the formation of the buffer layer and the GaN-based compound semiconductor . The two buffer bodies are preferably formed discretely so as to have a plurality of holes .
本発明では、低温で形成されるバッファ層上に離散的にバッファ体を形成し、このバッファ体によりGaN系化合物半導体形成時の昇温に伴う低温バッファ層の蒸発を防ぐことができる。低温バッファ層は昇温過程において結晶化し、GaN系化合物半導体は結晶化したバッファ層表面のうちバッファ体が形成されていない部分から核発生してバッファ体上を面内方向に成長していく。そして、隣の核から発生したものと融合して一つの連続層となる。隣の核までの距離はバッファ体の離散度によるが例えば10〜100nmであり、高温で成長されるGaN系化合物半導体の膜厚(例えば2μm)と比べて格段に小さく転位の発生を抑制できる。なお、隣の核との境界領域で発生する可能性がある転位は、成長中に隣の転位と会合してループ状となるためそれ以上膜厚方向に伝搬することはない。 In the present invention, a buffer body is discretely formed on a buffer layer formed at a low temperature, and this buffer body can prevent evaporation of the low-temperature buffer layer accompanying a temperature rise when forming a GaN-based compound semiconductor. The low-temperature buffer layer is crystallized during the temperature rising process, and the GaN-based compound semiconductor is nucleated from the portion of the crystallized buffer layer surface where the buffer body is not formed and grows on the buffer body in the in-plane direction. And it merges with the one generated from the adjacent nucleus to become one continuous layer. The distance to the adjacent nucleus depends on the degree of discreteness of the buffer body, but is, for example, 10 to 100 nm, which is much smaller than the film thickness (for example, 2 μm) of a GaN-based compound semiconductor grown at a high temperature and can suppress the occurrence of dislocations. It should be noted that dislocations that may occur in the boundary region with adjacent nuclei associate with adjacent dislocations during growth to form a loop, and therefore do not propagate further in the film thickness direction.
本発明によれば、バッファ層上にGaN系半導体を形成する場合に、GaN系半導体の転位密度低減を図ることができる。 According to the present invention, when a GaN-based semiconductor is formed on the buffer layer, the dislocation density of the GaN-based semiconductor can be reduced.
以下、図面に基づき本発明の実施形態について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1には、本実施形態に係るGaN系化合物半導体の構成が示されている。(a)に示されるように、サファイア等の基板10上にSiNバッファ体12が離散的に形成され、その上に低温(例えば500度)でGaNバッファ層14が約20nm形成される。SiNバッファ体12は図7に示されるように複数の孔12aを有しており、ここから低温GaNバッファ層14が垂直方向に成長していく。
FIG. 1 shows the configuration of a GaN-based compound semiconductor according to this embodiment. As shown in (a),
本願出願人が先に提案した方法では、低温GaNバッファ層14上に直ちに高温(例えば1075度)でGaN半導体層16を成長させていたが、本実施形態では低温GaNバッファ層14上にSiNバッファ体12と同様な第2のSiNバッファ体15が形成される。この第2のSiNバッファ体15も離散的に形成され、複数の孔を有する。
In the method previously proposed by the applicant of the present application, the GaN
そして、第2のSiNバッファ体15で低温GaNバッファ層14の大部分(全部ではないことに注意されたい)を被覆した後、(b)に示されるように高温でGaN半導体層16が形成される。低温GaNバッファ層14の表面の大部分がSiNバッファ体15で覆われているため、基板の温度を上昇させても低温GaNバッファ層14は蒸発せず、昇温の過程で固相エピタキシーを起こし結晶化する。したがって、その上に形成されるGaN半導体層16はSiNバッファ体15の孔が核発生源となって転位の発生を防ぐことができる。
Then, after covering most (but not all) of the low-temperature
図2には、MOCVD法を用いた本実施形態に係る製造方法のフローチャートが示されており、図3には本実施形態で用いられる製造装置が示されている。まず、反応管20内にサファイア基板10をサセプタ21上に載置し、H2雰囲気下でヒータ22を用いてサファイア基板10を1150度まで加熱して熱処理する。熱処理した後、温度を500度まで下げ、ガス導入部24から通気性を有する微多孔質部材25を介してH2とN2の混合ガスを導入し、ガス導入部23からシランガス(SiH4)、アンモニアガス(NH3)及びH2を供給してSiNバッファ体12を形成する(S101)。SiH4の流量は20sccm、NH3の流量は5slm程度である。
FIG. 2 shows a flowchart of the manufacturing method according to this embodiment using the MOCVD method, and FIG. 3 shows a manufacturing apparatus used in this embodiment. First, the
次に、SiH4の供給を停止し、ガス導入部23からトリメチルガリウム(TMG)、NH3、H2を供給して基板温度を450度に維持しながらGaNバッファ層14を成長させる(S102)。GaNバッファ層14の成長時間は約75secであり、約20nm成長させる。
Next, the supply of SiH 4 is stopped, and trimethyl gallium (TMG), NH 3 , and H 2 are supplied from the
次に、TMGの供給を停止し、ガス導入部23から再びSiH4、NH3、H2を供給して第2のSiNバッファ体15を形成する(S103)。第2のSiNバッファ体15の形成条件は、第1のSiNバッファ体12の形成条件と同一とすることができる。
Next, the supply of TMG is stopped, and SiH 4 , NH 3 , and H 2 are supplied again from the
第2のSiNバッファ体15を形成した後、ヒータ22で基板10を1075度まで加熱し、ガス導入部23からTMG、NH3、H2を供給してGaN半導体層16を成長させる(S104)。
After forming the second
このように、第2のSiNバッファ体15でGaNバッファ層14の蒸発を防ぐことで、GaN半導体層16の転位を効果的に抑制することができる。
Thus, dislocation of the
以下の条件で、常圧MOCVD法によりGaN系半導体を作成した。 A GaN-based semiconductor was prepared by atmospheric pressure MOCVD under the following conditions.
(1)従来例
サファイア基板/低温成長GaNバッファ層/高温成長GaN層
(1) Conventional example Sapphire substrate / low temperature growth GaN buffer layer / high temperature growth GaN layer
(2)本願出願人先提案(比較例)
サファイア基板/SiNバッファ体/低温成長GaNバッファ層/高温成長GaN層
(2) Applicant's proposal (comparative example)
Sapphire substrate / SiN buffer body / low temperature growth GaN buffer layer / high temperature growth GaN layer
(3)実施例
サファイア基板/第1SiNバッファ体/低温成長GaNバッファ層/第2SiNバッファ体/高温成長GaN層
いずれの例においても、原料には10ppm水素希釈SiH4、NH3、TMGを用いた。全ての例において、低温成長GaNバッファ層及び高温成長GaN層の成長条件は同一である。低温成長GaNバッファ層の成長温度は500度、成長時間は75secである。この成長温度は450度〜600度の範囲であればほぼ同じ効果が得られる。高温成長GaN層の成長温度は1075度である。第1及び第2のSiNバッファ体の形成温度は500度(低温成長GaNバッファ層と同一)で、水素希釈SiH4とNH3の流量はそれぞれ20sccm、5slmである。形成時間は50sec〜150secの範囲で変化させたが、本願出願人先提案にあるように125secのときに最も良好な結果が得られる。いずれの例においても、低温成長GaNバッファ層の成長終了後、7分で高温成長GaN層の成長温度である1075度まで昇温し、転位密度を平面TEM(透過型電子顕微鏡)を用いて計測した。以下にその結果を示す。
このように、転位密度は従来例>比較例>実施例の順であり、実施例の方法により転位密度を減少させることができた。なお、実施例の場合には観測面積が小さいため0.1×108cm-2以下の測定は困難であった。 Thus, the dislocation density was in the order of conventional example> comparative example> example, and the dislocation density could be reduced by the method of the example. The measurement of 0.1 × 10 8 cm -2 or less for observation area is small in the case of Example was difficult.
また、昇温時間を7分から10分、15分と増大させた場合には、従来例では表面が次第に荒れてくることが確認された。また、比較例ではウエハの一部で転位密度の低減が観測された。すなわち、転位密度低減の再現性を確保するためには昇温時間を正確に制御する必要がある。一方、実施例では多少の転位密度の増加と表面の荒れが見られるものの、従来例及び比較例と比べると格段に影響は小さかった。したがって、実施例において転位密度低減の再現性確保は極めて容易である。 Further, it was confirmed that when the temperature raising time was increased from 7 minutes to 10 minutes and 15 minutes, the surface gradually became rough in the conventional example. In the comparative example, a reduction in dislocation density was observed in a part of the wafer. That is, in order to ensure the reproducibility of the dislocation density reduction, it is necessary to accurately control the temperature raising time. On the other hand, in the examples, although a slight increase in dislocation density and surface roughness were observed, the influence was remarkably small as compared with the conventional example and the comparative example. Therefore, it is very easy to ensure the reproducibility of reducing the dislocation density in the examples.
以上、本発明の実施形態について説明したが、本発明はこれに限定されるものではなく種々の変更が可能である。 As mentioned above, although embodiment of this invention was described, this invention is not limited to this, A various change is possible.
例えば、本実施形態ではGaN半導体層16の転位密度が減じるが、GaN半導体層16に歪みが残存してしまう場合も考えられる。そこで、本願出願人が先に特願2000−143826号で提案したように、第1のSiNバッファ体12を形成する前に、基板10上に結晶核発生阻害層を離散的に形成することもできる。結晶核発生阻害層はSiO2やSiN、Siなど結晶の核発生がない、あるいは少ない材料を用いることができ、例えばSiO2を幅2〜50μmのストライプ状に離散的に形成することができる。
For example, in this embodiment, the dislocation density of the
図4には、このように形成されるGaN系半導体の構成が示されている。図1(b)と異なる点は、基板10と第1のバッファ体12との間に、ストライプ状のSiO211が形成されていることである。このようにSiO211を形成してその上に第1のSiNバッファ体12、GaNバッファ層14、第2のSiNバッファ体15、GaN半導体層16を形成すると、これらの層はSiO211の開口部から成長し、やがて面内方向に成長してSiO2を覆うようになり、他の開口部から成長してきた層と会合してGaN半導体層16の歪みが緩和される。これにより、転位密度と歪みが共に小さいGaN系半導体を得ることができる。
FIG. 4 shows the configuration of the GaN-based semiconductor formed in this way. The difference from FIG. 1B is that stripe-
また、図1(b)に示すようにGaN半導体層16を形成した後に、GaN半導体層16上にInGaN層を形成し、さらにAlGaN層を形成することでGaN半導体層16の歪みを緩和することもできる。
In addition, after the
図5には、この場合のGaN系半導体の構成が示されている。図1(b)と異なる点は、GaN半導体層16上にInGaN層18及びAlGaN層20が形成されていることである。InGaN層18は例えば0.001〜1μmとすることができ、In組成は例えば0.02〜0.5重量%とすることができる。InGaN層18の硬度はGaN半導体層16よりも小さいため、GaN半導体層16の歪みはInGaN層18で吸収され、デバイス構造としてもクラックのないものを得ることができる。
FIG. 5 shows the configuration of the GaN-based semiconductor in this case. The difference from FIG. 1B is that an
なお、InGaN層18の代わりに量子井戸構造の超格子層(あるいは多層量子井戸MQW)を形成してもよい。超格子層は、2〜3nm厚のInGaNとGaNを交互に積層して構成することができる。
Instead of the
また、本実施形態では第1バッファ体12を形成することを前提としているが、第1バッファ体12を形成することなく基板上にGaNバッファ層14を形成し、GaNバッファ層14上に第2のバッファ体15を形成し、その後GaN半導体層16を形成する際に、GaN半導体層16の成長を途中で中断して離散的に形成された第3バッファ体を介在させ、その後成長を再開してGaN半導体層16を形成してもよい。この方法でも第2バッファ体15により低温のGaNバッファ層14の蒸発を防止しつつ、第3バッファ体によりGaN半導体層16の転位密度を低減することができる。もちろん、第1バッファ体12、第2バッファ体15及び第3バッファ体の全てを形成することもできる。
Further, in the present embodiment, it is assumed that the
また、本実施形態においてバッファ体はSiN以外にSiやSiO2を用いることができる。 In the present embodiment, the buffer body can use Si or SiO 2 in addition to SiN.
10 基板、12 第1バッファ体、14 GaNバッファ層、15 第2バッファ体、16 GaN半導体層。 10 substrate, 12 first buffer body, 14 GaN buffer layer, 15 second buffer body, 16 GaN semiconductor layer.
Claims (2)
前記バッファ層の形成に先立ち、前記基板上に第1バッファ体を離散的に形成し、前記GaN系化合物半導体の形成に先立ち、前記バッファ層上に前記GaN系化合物半導体形成時の昇温に伴う前記バッファ層の蒸発を防止する第2バッファ体を離散的に形成し、前記第2バッファ体はシリコンあるいはシリコン化合物であり、前記バッファ層及び前記GaN系化合物半導体の形成と同一装置内における一連のステップとして形成されることを特徴とする窒化ガリウム系化合物半導体の製造方法。 In the method for producing a gallium nitride compound semiconductor, a buffer layer is grown on the substrate at a low temperature, and a GaN compound semiconductor is further formed on the buffer layer.
Prior to the formation of the buffer layer, first buffer bodies are discretely formed on the substrate, and prior to the formation of the GaN-based compound semiconductor, the temperature rises when the GaN-based compound semiconductor is formed on the buffer layer. A second buffer body for preventing evaporation of the buffer layer is formed discretely, and the second buffer body is silicon or a silicon compound, and a series of steps in the same apparatus as the formation of the buffer layer and the GaN-based compound semiconductor are provided. A method of manufacturing a gallium nitride-based compound semiconductor, characterized by being formed as a step .
前記第1及び第2バッファ体はいずれもシリコンあるいはシリコン化合物であり、前記バッファ層及び前記GaN系化合物半導体の形成と同一装置内における一連のステップとして形成され、前記第1及び第2バッファ体は、複数の孔を有するように離散的に形成されることを特徴とする窒化ガリウム系化合物半導体の製造方法。 The method of claim 1, wherein
Each of the first and second buffer bodies is silicon or a silicon compound, and is formed as a series of steps in the same apparatus as the formation of the buffer layer and the GaN-based compound semiconductor, and the first and second buffer bodies are A method of manufacturing a gallium nitride compound semiconductor, wherein the gallium nitride compound semiconductor is discretely formed so as to have a plurality of holes .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004064817A JP3976745B2 (en) | 2004-03-08 | 2004-03-08 | Method for producing gallium nitride compound semiconductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004064817A JP3976745B2 (en) | 2004-03-08 | 2004-03-08 | Method for producing gallium nitride compound semiconductor |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001194060A Division JP3544958B2 (en) | 2001-06-27 | 2001-06-27 | Method of manufacturing gallium nitride based compound semiconductor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004172645A JP2004172645A (en) | 2004-06-17 |
JP3976745B2 true JP3976745B2 (en) | 2007-09-19 |
Family
ID=32709576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004064817A Expired - Lifetime JP3976745B2 (en) | 2004-03-08 | 2004-03-08 | Method for producing gallium nitride compound semiconductor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3976745B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101047756B1 (en) | 2005-06-16 | 2011-07-07 | 엘지이노텍 주식회사 | Method of manufacturing light emitting diode using silicon nitride (SiN) layer |
KR101316117B1 (en) * | 2006-09-19 | 2013-10-11 | 서울바이오시스 주식회사 | A light emitting diode of a nitride compound and fabricating method therefor |
KR101321935B1 (en) * | 2006-12-01 | 2013-10-25 | 서울바이오시스 주식회사 | A light emitting diode of a nitride compound and fabricating method therefor |
KR100999684B1 (en) * | 2009-10-21 | 2010-12-08 | 엘지이노텍 주식회사 | Light emitting device and method for fabricating the same |
CN103498193B (en) * | 2013-09-26 | 2016-05-18 | 西安神光皓瑞光电科技有限公司 | A kind of epitaxial growth method that improves material crystals quality |
CN104409586B (en) * | 2014-11-13 | 2017-02-15 | 湘能华磊光电股份有限公司 | GaN-based III-V compound semiconductor LED (light emitting diode) epitaxial wafer and production method thereof |
US10490732B2 (en) | 2016-03-11 | 2019-11-26 | Toshiba Memory Corporation | Magnetic memory device with sidewall layer containing boron and manufacturing method thereof |
TWI688001B (en) | 2016-09-14 | 2020-03-11 | 東芝記憶體股份有限公司 | Semiconductor device and its manufacturing method |
KR102680861B1 (en) * | 2016-12-15 | 2024-07-03 | 삼성전자주식회사 | Manufacturing method of ganllium nitride substrate |
-
2004
- 2004-03-08 JP JP2004064817A patent/JP3976745B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004172645A (en) | 2004-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5276852B2 (en) | Method for manufacturing group III nitride semiconductor epitaxial substrate | |
KR100453210B1 (en) | METHOD FOR PRODUCING GaN-BASED COMPOUND SEMICONDUCTOR AND GaN-BASED COMPOUND SEMICONDUCTOR DEVICE | |
JP4055304B2 (en) | Method for producing gallium nitride compound semiconductor | |
JP3821232B2 (en) | Porous substrate for epitaxial growth, method for producing the same, and method for producing group III nitride semiconductor substrate | |
US20040079958A1 (en) | Method for manufacturing gallium nitride compound semiconductor | |
JP4860736B2 (en) | Semiconductor structure and method of manufacturing the same | |
JP3476754B2 (en) | Method for manufacturing gallium nitride-based compound semiconductor | |
JP2006237582A (en) | Method of growing crystalline gallium nitride-based compound and semiconductor device including gallium nitride-based compound | |
JP3976745B2 (en) | Method for producing gallium nitride compound semiconductor | |
JP2006060164A (en) | Nitride semiconductor device and method of growing nitride semiconductor crystal | |
JP3274674B2 (en) | Method for manufacturing gallium nitride-based compound semiconductor | |
JP3544958B2 (en) | Method of manufacturing gallium nitride based compound semiconductor | |
JP2006278477A (en) | Substrate for semiconductor growth, epitaxial substrate and semiconductor device using it, and method of manufacturing epitaxial substrate | |
JP3982788B2 (en) | Method for forming semiconductor layer | |
JP3946976B2 (en) | Semiconductor device, epitaxial substrate, semiconductor device manufacturing method, and epitaxial substrate manufacturing method | |
US20050132950A1 (en) | Method of growing aluminum-containing nitride semiconductor single crystal | |
JP4055303B2 (en) | Gallium nitride compound semiconductor and semiconductor device | |
JP4140595B2 (en) | Gallium nitride compound semiconductor | |
JP4172444B2 (en) | Method for producing gallium nitride compound semiconductor | |
JP4055763B2 (en) | Gallium nitride compound semiconductor and semiconductor substrate | |
JP4748925B2 (en) | Epitaxial substrate, semiconductor multilayer structure, and method for reducing dislocations in group III nitride layer | |
JP4545389B2 (en) | Dislocation reduction method for epitaxial substrate and group III nitride layer group | |
JP2005057064A (en) | Group iii nitride semiconductor layer and growth method thereof | |
JP4425871B2 (en) | Manufacturing method of base film for manufacturing group III nitride film | |
JP4524630B2 (en) | Manufacturing method of HEMT epitaxial wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070619 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3976745 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |