KR101316117B1 - 질화물 반도체 발광 다이오드 및 그 제조방법 - Google Patents

Abstract

질화물 반도체 발광 다이오드 및 그 제조방법이 개시된다. 이 방법은 기판 상에 버퍼층을 형성하고, 버퍼층 상에 Al_XIn_YGa_(1-X-Y)N(단, 0≤X, Y≤1 및 0≤X + Y≤1) 물질막의 제1 도전형 하부 반도체층을 형성한다. 이어서, 하부 반도체층 상에 SiN 물질의 불연속층을 형성하고, 불연속층이 형성된 기판 상에 Al_XIn_YGa_(1-X-Y)N(단, 0≤X, Y≤1 및 0≤X + Y≤1) 물질막의 제1 도전형 상부 반도체층을 형성한다. 또한, 상부 반도체층 상에 활성층을 형성하고, 활성층 상에 Al_XIn_YGa_(1-X-Y)N(단, 0≤X, Y≤1 및 0≤X + Y≤1) 물질막의 제2 도전형 반도체층을 형성한다. 상기 불연속층은 상기 하부 반도체층 내의 결정결함이 상부 반도체층으로 전사되는 것을 방지하며, 그 결과 활성층 내의 결정결함 밀도를 감소시킬 수 있다.

발광 다이오드, 질화물 반도체, 버퍼층, 불연속층, 금속유기화학기상증착법

Description

질화물 반도체 발광 다이오드 및 그 제조방법{A LIGHT EMITTING DIODE OF A NITRIDE COMPOUND AND FABRICATING METHOD THEREFOR}

도 1은 종래의 질화물 반도체 발광 다이오드 제조방법을 설명하기 위한 단면도이다.

도 2 내지 도 5는 본 발명의 일 실시예에 따른 질화물 반도체 발광 다이오드 및 그 제조방법을 설명하기 위한 단면도들이다.

본 발명은 질화물 반도체 발광 다이오드 및 그 제조방법에 관한 것으로, 더욱 상세하게는, 활성층 내의 결정결함밀도를 감소시킬 수 있는 질화물 반도체 발광 다이오드 및 그 제조방법에 관한 것이다.

일반적으로 질화갈륨(GaN), 질화알루미늄(AlN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 갖고 있어, 최근 청색 및 자외선 영역의 발광 다이오드용 물질로 많은 각광을 받고 있다. 특히, 질화갈륨(GaN)을 이용한 청색 및 녹색 발광 다이오드는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양 한 응용 분야에 활용되고 있다.

이러한 III족 원소의 질화물 반도체층은 육방 정계의 구조를 갖는 사파이어(Sapphire)나 실리콘 카바이드(SiC) 등의 이종 기판에서 금속유기화학기상증착법(MOCVD) 등의 공정을 통해 성장된다. 그러나, III족 원소의 질화물 반도체층이 이종기판 상에 형성될 경우, 반도체층과 기판 사이의 격자상수 및 열팽창 계수의 차이에 기인하여 반도체층 내에 크랙(crack) 또는 뒤틀림(warpage)이 발생하고, 전위(dislocation)가 생성된다. 반도체층 내의 크랙, 뒤틀림 및 전위는 발광 다이오드의 특성을 악화시킨다. 따라서, 기판과 반도체층 사이의 격자 상수 및 열팽창 계수 차이에 기인한 스트레스를 완화하기 위해 버퍼층이 일반적으로 사용된다.

도 1은 종래의 질화물 반도체 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도이다.

도 1을 참조하면, 기판(11) 상에 버퍼층(13)이 형성된다. 버퍼층(13)은 일반적으로 Al_xGa_1-xN(0≤x≤1)로 MOCVD 공정 등을 사용하여 형성된다. 이어서, 버퍼층(13) 상에 n형 GaN층(15)이 형성되고, 그 위에 활성층(17) 및 p형 GaN층이 형성된다.

종래기술에 따르면, n형 GaN층(15)과 기판(11) 사이에 버퍼층(13)을 형성하여, 기판(11)과 반도체층(15) 사이의 격자상수 및 열팽창 계수 차이에 기인한 크랙 및 전위 등의 발생을 감소시킬 수 있다.

그러나, 버퍼층(13)의 채택에도 불구하고, 활성층 내의 결정결함밀도는 여전 히 높은 편이다. 활성층 내의 결정결함은 n형 GaN층(15)의 결정결함이 전사되어 생성되며, 이러한 결정결함은 발광 효율을 감소시킨다.

본 발명이 이루고자 하는 기술적 과제는, 활성층 내의 결정결함을 감소시킬 수 있는 질화물 반도체 발광 다이오드 제조방법을 제공하는 데 있다.

본 발명이 이루고자 하는 다른 기술적 과제는, 활성층의 결정결함이 적은 질화물 반도체 발광 다이오드를 제공하는 데 있다.

상기 기술적 과제들을 달성하기 위하여, 본 발명은 질화물 반도체 발광 다이오드 및 그 제조방법을 제공한다. 본 발명의 일 태양에 따른 발광 다이오드 제조방법은 기판 상에 버퍼층을 형성하고, 상기 버퍼층 상에 Al_XIn_YGa_(1-X-Y)N(단, 0≤X, Y≤1 및 0≤X + Y≤1) 물질막의 제1 도전형 하부 반도체층을 형성한다. 이어서, 상기 하부 반도체층 상에 SiN 물질의 불연속층을 형성하고, 상기 불연속층이 형성된 기판 상에 Al_XIn_YGa_(1-X-Y)N(단, 0≤X, Y≤1 및 0≤X + Y≤1) 물질막의 제1 도전형 상부 반도체층을 형성한다. 또한, 상기 상부 반도체층 상에 활성층을 형성하고, 상기 활성층 상에 Al_XIn_YGa_(1-X-Y)N(단, 0≤X, Y≤1 및 0≤X + Y≤1) 물질막의 제2 도전형 반도체층을 형성하는 것을 포함한다.

또한, 상기 하부 반도체층, 불연속층 및 상부 반도체층은 동일한 공정챔버내에서 연속적으로 형성되는 것이 바람직하다.

그리고, 상기 버퍼층 상에 상기 하부 반도체층 내의 결정결함 밀도를 감소시키기 위한 언도프트 질화물 반도체층을 더 형성하는 것이 바람직하다.

본 발명의 또 다른 태양에 따른 질화물 반도체 발광 다이오드는 기판 상에 위치하는 버퍼층, 상기 버퍼층 상에 위치하는 Al_XIn_YGa_(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막의 제1 도전형 하부 반도체층, 상기 하부 반도체층 상에 위치하는 SiN 물질의 불연속층, 상기 하부 반도체층 및 불연속층을 덮는 Al_XIn_YGa_(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막의 제1 도전형 상부 반도체층, 상기 상부 반도체층 상에 위치하는 활성층, 및 상기 활성층 상에 위치하는 Al_XIn_YGa_(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막의 제2 도전형 반도체층을 포함한다.

또한, 상기 버퍼층 상에 위치하되, 상기 하부 반도체층 내의 결정결함 밀도를 감소시키기 위한 언도프트 질화물 반도체층을 더 포함하는 것이 바람직하다.

이에 따라, 결정결함이 적은 상부 반도체층을 제공할 수 있으며, 그 결과 상기 상부 반도체층 상에 형성되는 활성층 내의 결정결함 밀도를 감소시켜 발광 다이오드의 발광 효율을 향상시킬 수 있다.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 2 내지 도 5는 본 발명의 일 실시예에 따른 질화물 반도체 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.

도 2를 참조하면, 기판(21) 상에 버퍼층(23)이 형성된다. 상기 기판은 사파이어, 탄화실리콘(SiC), 산화아연(ZnO), 갈륨비소(GaAs), 질화갈륨(GaN), 실리콘(Si), 산화리튬알루미늄(LiAlO₂) 또는 산화리튬갈륨(LiGaO₂) 등일 수 있으며, 바람직하게는 사파이어 또는 SiC 기판일 수 있다. 버퍼층(23)은 Al_XIn_YGa_(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막으로 형성될 수 있으며, 통상적으로 AlN, GaN 또는 AlGaN 등이 사용된다.

버퍼층(23)은 MOCVD 공정을 사용하여 형성될 수 있다. 즉, 상기 버퍼층(23)은 400~800℃의 챔버내에 소오스 물질로 TMA, TMI, TMG, TEA 및/또는 TEG를 공급하고, 반응가스로 암모니아 및/또는 디메틸 하이드라진(이하, DMHy)을 공급하여 기판(21) 상에 20Å ~ 1㎛의 두께로 형성될 수 있다. 버퍼층(23)을 AlN으로 형성하는 경우, 소오스 물질로 TMA 또는 TEA가 사용될 수 있으며, 버퍼층을 GaN로 형성하는 경우, 소오스 물질로 TMG 또는 TEG가 사용될 수 있다.

상기 버퍼층(23) 상에 Al_XIn_YGa_(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막의 제1 도전형 하부 반도체층(25)이 형성된다. 상기 하부 반도체층(25)은 900~1200℃의 챔버온도에서 MOCVD 공정을 사용하여 형성될 수 있으며, 하부 반도체층(25)은 900~1200℃ 온도의 챔버 내에 소오스 물질로 TMA, TMI, TMG, TEA, TMAA, DMEAA 및/ 또는 TEG를 공급하고, 반응가스로 암모니아 및/또는 DMHy를 공급하고, 실리콘(Si) 등을 도핑하여 형성된다. 상기 하부 반도체층(25)은 상기 버퍼층(23)과 동일한 공정챔버에서 챔버온도를 상승시켜 형성될 수 있다.

한편, 상기 하부 반도체층(25) 내의 결정결함 밀도를 감소시키기 위해, 하부 반도체층(25)을 형성하기 전 언도프트 질화물 반도체층(도시하지 않음)을 추가로 형성할 수 있다.

도 3을 참조하면, 상기 하부 반도체층(25) 상에 질화규소(SiN) 물질의 불연속층(27)이 형성된다.

상기 불연속층(27)은 MOCVD 공정을 사용하여 900~1200℃의 온도범위에서 형성될 수 있다. 따라서, 상기 하부 반도체층(25)을 형성한 후, 동일 챔버 내에서 연속적으로 불연속층(27)을 형성할 수 있다. 불연속층(27)은 고온에서 형성됨에 따라 질화규소(SiN) 물질이 하부 반도체층(25) 상에서 섬들(islands) 형태로 분산되어, 하부 반도체층(27)의 표면을 부분적으로 노출시킨다.

한편, 상기 불연속층(27)은 상기 하부 반도체층(25) 형성시 사용된 소오스 물질인 TMA, TMG, TEA 또는 TEG 등을 차단하고, 소오스 물질로 암모니아와 실란(SiH4) 등을 사용하여 형성할 수 있다.

도 4를 참조하면, 상기 불연속층(27)이 형성된 기판 상에 Al_XIn_YGa_(1-X-Y)N(단, 0≤X, Y≤1 및 0≤X + Y≤1) 물질막의 상부 반도체층(29)을 형성한다. 따라서, 상기 상부 반도체층(29)은 상기 불연속층(27) 및 상기 하부 반도체층(25)을 덮는다.

상부 반도체층(29)은, 하부 반도체층(25)과 같이 MOCVD 공정을 사용하여 형성될 수 있다. 즉, 상부 반도체층(29)은 900~1200℃ 온도의 챔버 내에 소오스 물질로 TMA, TMI, TMG, TEA, TMAA, DMEAA 및/또는 TEG를 공급하고, 반응가스로 암모니아 및/또는 DMHy를 공급하여 형성될 수 있다.

또한, 상부 반도체층(29)은 하부 반도체층(25)과 동일한 제1 도전형인 것이 바람직하다.

한편, 상부 반도체층(29)은 불연속층(27)의 표면보다는 노출된 하부 반도체층(25)의 표면에서 더 빨리 성장된다. 즉, 상기 노출된 하부 반도체층(25)의 표면이 상부 반도체층(29)의 씨드(seed) 역할을 한다. 따라서, 상부 반도체층(27)은 불연속층(27)의 높이 이상으로 성장된 후, 기판(21)에 대해 수평적으로 성장하게 된다.

결과적으로, 불연속층(27)이 하부 반도체층(25)의 결정결함 위치에 주로 형성되어, 결정결함이 상부 반도체층(29)으로 전사되는 것을 차단하며, 또는 상부 반도체층(29)이 수평적으로 성장하므로, 상부 반도체층(29) 내의 결정결함 밀도는 상기 하부 반도체층(29) 내의 결정결함 밀도에 비해 상당히 감소된다.

도 5를 참조하면, 상기 상부 반도체층(29) 상에 활성층(31)이 형성된다. 상기 활성층(31)은 600~900℃의 챔버온도에서 MOCVD 공정을 사용하여 형성될 수 있으며, 단일 양자웰 또는 다중 양자웰 구조를 갖도록 형성될 수 있다. 상기 활성층(31)은 상부 반도체층(29) 형성 챔버와 동일한 공정챔버에서 연속적으로 형성될 수 있다.

활성층(31)은 Al_XIn_YGa_(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막으로 형성될 수 있으며, 요구되는 발광 파장에 따라 각 금속원소의 조성비가 결정된다.

한편, 상기 활성층(31) 상에 Al_XIn_YGa_(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막의 제2 도전형 반도체층(33)이 형성된다. 상기 제1 도전형이 n형인 경우, 제2 도전형 반도체층(33)은 p형이며, 마그네슘(Mg)을 도핑하여 형성될 수 있다. 또한, 상기 제1 도전형이 p형인 경우, 제2 도전형 반도체층(33)은 n형이며, 실리콘(Si)을 도핑하여 형성될 수 있다.

본 발명의 실시예들에 따르면, 하부 반도체층 상에 질화규소(SiN) 물질의 불연속층을 형성하여 결정결함이 적은 상부 반도체층을 제공할 수 있으며, 그 결과 상기 상부 반도체층 상에 형성되는 활성층 내의 결정결함 밀도를 감소시켜 발광 다이오드의 발광 효율을 향상시킬 수 있다.

Claims (8)

1. 기판 상에 버퍼층을 형성하고,

   상기 버퍼층 상에 Al_XIn_YGa_(1-X-Y)N(단, 0≤X, Y≤1 및 0≤X + Y≤1) 물질막의 제1 도전형 하부 반도체층을 형성하고,

   900~1200℃의 온도 범위에서, 상기 하부 반도체층 상에 섬들(island) 형태로 분산되어 위치하는 SiN 물질의 불연속층을 형성하고,

   상기 불연속층이 형성된 상기 하부 반도체층 상에 Al_XIn_YGa_(1-X-Y)N(단, 0≤X, Y≤1 및 0≤X + Y≤1) 물질막의 제1 도전형 상부 반도체층을 형성하고,

   상기 상부 반도체층 상에 활성층을 형성하고,

   상기 활성층 상에 Al_XIn_YGa_(1-X-Y)N(단, 0≤X, Y≤1 및 0≤X + Y≤1) 물질막의 제2 도전형 반도체층을 형성하는 것을 포함하고,

   상기 SiN 물질의 불연속층은 상기 하부 반도체층의 결정결함 위치에 형성되며, 상기 하부 반도체층, 불연속층 및 상부 반도체층은 동일한 공정챔버내에서 연속적으로 형성되는 질화물 반도체 발광 다이오드 제조방법.
2. 삭제
3. 청구항1에 있어서,

   상기 버퍼층 상에 상기 하부 반도체층 내의 결정결함 밀도를 감소시키기 위 한 언도프트 질화물 반도체층을 형성하는 것을 더 포함하는 질화물 반도체 발광 다이오드 제조방법.
4. 기판 상에 위치하는 버퍼층;

   상기 버퍼층 상에 위치하는 언도프트 질화물 반도체층;

   상기 언도프트 질화물 반도체층 상에 위치하는 Al_XIn_YGa_(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막의 제1 도전형 하부 반도체층;

   상기 하부 반도체층 상에 위치하며, 섬들(island) 형태로 분산되어 위치하는 SiN 물질의 불연속층;

   상기 하부 반도체층 및 불연속층을 덮는 Al_XIn_YGa_(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막의 제1 도전형 상부 반도체층;

   상기 상부 반도체층 상에 위치하는 활성층; 및

   상기 활성층 상에 위치하는 Al_XIn_YGa_(1-X-Y)N(단, 0≤X,Y≤1 및 0≤X+Y≤1) 물질막의 제2 도전형 반도체층을 포함하고,

   상기 언도프트 질화물 반도체층은 상기 하부 반도체층 내의 결정결함 밀도를 감소시키며,

   상기 SiN 물질의 불연속층은 상기 하부 반도체층의 결정결함 위치에 형성되는 질화물 반도체 발광 다이오드.
5. 삭제
6. 삭제
7. 삭제
8. 삭제

Images