JP3818050B2 - 電気光学装置の駆動回路及び駆動方法 - Google Patents
電気光学装置の駆動回路及び駆動方法 Download PDFInfo
- Publication number
- JP3818050B2 JP3818050B2 JP2000345404A JP2000345404A JP3818050B2 JP 3818050 B2 JP3818050 B2 JP 3818050B2 JP 2000345404 A JP2000345404 A JP 2000345404A JP 2000345404 A JP2000345404 A JP 2000345404A JP 3818050 B2 JP3818050 B2 JP 3818050B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pixel
- data
- signal
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画素のオン／オフの時間軸上の変調，または画素に印加する電圧により階調表示制御を行う電気光学装置の駆動回路，駆動方法および電気光学装置ならびに電子機器に関する。
【０００２】
【従来の技術】
電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に変わるディスプレイデバイスとして、各種情報処理機器の表示部や液晶テレビなどに広く用いられている。
【０００３】
ここで、従来の電気光学装置は、例えば、次のように構成されている。すなわち、従来の電気光学装置は、マトリクス状に配列した画素電極と、この画素電極に接続されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）のようなスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板の間に充填された電気光学材料たる液晶とから構成される。そして、このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して画素電極に、階調に応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素毎に液晶の配向状態が変化するので、画素毎に濃度が変化することとなる。このため、階調表示することが可能となるのである。
【０００４】
上記の方法以外の階調表示方式として、蓄積させる電荷量を一定にし、階調に応じて電荷が蓄積されている時間を制御する方法もある。この方法において、液晶に印加される電圧の大きさを信号電圧と同じ大きさに設定しておけば、画素の駆動を周辺回路と同じデジタル信号のみによって行えるという利点がある。
【０００５】
【発明が解決しようとする課題】
しかしながら、液晶表示装置においては、階調を表現する電圧が常に同一方向、極性であると液晶のオン／オフ特性が劣化してしまう欠点がある。
このため、一般的に、液晶表示装置は、液晶の寿命を延ばす目的で、液晶に印加される電界の向きを変更するための交流駆動が必須要素となっている。
画素における画素電極に対して、画素をオン／オフする電圧の印加の制御を行うスイッチング素子にＴＦＴを用いた液晶表示装置の場合、画素に対する交流駆動を実現するためには、以下に示す方法がある。
【０００６】
まず、従来例として、図１８に示す様に、駆動電圧ＶDDと接地電圧ＶSSとの間、例えば、これらの電圧の中間の値を対向電極の基準電位Ｖcomとし、フィールド毎に交互に、上記基準電位に対して正方向または負方向へ電圧を上記画素電極側へ印加する交流駆動がある。
しかしながら、必要なコントラストを得るためには、ある程度の大きさの画素電極及び対向電極との間の電圧差が必要である（正方向の電圧差ＶPW，負方向の電圧差ＶNW）。
このため、上記構成でコントラストを得るためには、駆動電圧を大きくする必要があるが、スイッチング素子を高耐圧にし、走査線及びデータ線の駆動回路を高耐圧用に変更するため、駆動素子が大型化する。
また、携帯機器の表示装置として使用する場合、ロジック回路の電源電圧と、液晶表示装置の駆動電圧との２電源を持つことが小型化された携帯機器においては不利であり、ロジック回路の電源電圧を液晶表示装置の駆動電圧として利用することが求められている。
したがって、上述した駆動電圧と接地電圧との中間値を対向電極に印加する基準電位とした交流駆動は、今後の液晶表示装置の利用形態にはそぐわない。
【０００７】
上記欠点を改善する画素の交流駆動の方法として、図１９に示す様に、対向電極に印加する共通電位を、例えば、１フィールド毎に、図１９（ａ）及び図１９（ｂ）に示す電圧へ変更することが考えられる。
すなわち、基準電位が接地電圧の場合、駆動電圧方向に対して接地電圧から駆動電圧までの電圧ＶPWの印加が可能となり、かつ、基準電位が駆動電圧の場合、接地電圧方向に対して駆動電圧から接地電圧までの電圧ＶNWの印加が可能となり、液晶表示装置に供給する電圧があまり高くなくても、十分なコントラストが取れ、また、電圧による階調制御においては階調度を高く設定することが可能となる。
また、上記交流駆動方法においては、ロジック回路の電源電圧を駆動電圧として用いることができ、高耐圧用の回路を必要としないため、回路構成が単純となる。
【０００８】
しかしながら、上述した画素の交流駆動の方法においては、対向電極の電圧を変更するときに、画素電極と対向電極との間の液晶の容量成分を通り電流がながれ、この余分な電流が全ての画素において発生するため、電気光学装置の駆動における消費電力が大幅に増加してしまう。
このため、上述した画素の交流駆動の方法においては、対向電極の基準電圧を変更するために、電極に大量の電流を供給するための能力を持つドライバを設ける必要があり、そのドライバ面積のために、光学表示装置が大型化してしまう問題がある。
また、電圧の変更過程において、表示内容が不定となり、表示品質が著しく損なわれる結果となる。
このような理由から、上述した画素の交流駆動の方法においては、消費電力が増加し、かつ光学表示装置のサイズが大型化してしまうため、携帯情報機器の光学表示装置として用いることが困難である。
【０００９】
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、低電圧駆動においても、高コントラスト・高品質な階調表示が可能な電気光学装置、その駆動方法、その駆動回路、さらには、この電気光学装置を用いた電子雑器を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、第１の発明は、フィールド毎に１画面分の各画素の階調データを受け取り、これらの階調データに従い、複数のデータ線と複数の走査線との各交差に対応して配設され、画素電極と、当該画素電極に対向し、基準電圧が印加される対向電極と、記憶部とを各々備えた複数の画素を駆動する電気光学装置の駆動回路であって、データ線から画素への電圧の印加を可能にする走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、前記階調信号に基づき、画素をオン状態またはオフ状態とするデータ信号を順次生成し、前記走査信号が供給されている間に、当該データ信号を各画素の記憶部に書き込むべく、各データ線に供給するデータ線駆動回路と、前記対向電極の基準電圧を第１の電圧と第２の電圧とに交互に変更する極性反転回路と、対向電極の基準電圧を、第１の電圧及び第２の電圧における一方の電圧から他方の電圧に変更するとき、画素電極の電圧を前記一方の電圧に変更する第１の変更処理の後に、同期を取り、画素電極の電圧及び対向電極の基準電圧を一方の電圧から他方の電圧に変更させる第２の変更処理を行うコントローラとを具備することを特徴とする電気光学装置の駆動回路を提供するものである。
【００１１】
この発明によれば、画素表示における交流駆動において、前記対向電極の電圧を変更する場合、当該対向電極の電圧を変更する直前に、前記画素電極の電圧を対向電極の一方のと同一にした後、対向電極及び画素電極の電圧を同期させて同一の前記他方の電圧へ変更させるため、対向電極の電圧を変更する時点において、両電極間に挟まれた部分の液晶に加わっている電位差が一定になり、液晶による容量成分に対して電流が流れ込まないため、電圧変更に対する対向電極への電荷の充電のために余分な電流を流すことなく、電圧変更における消費電流を削減することができ、極性反転回路の規模を縮小を可能とし、かつ、高速に対向電極の電圧を変更することが可能となる効果が得られる。
また、この発明によれば、前記対向電極に対して変更のための電圧を供給するための極性反転回路や配線などに接続された各周辺回路が、当該対向電極に流れる電流の影響を受けることにより誤動作を起こす問題に対しては、対向電極と画素電極との間にほとんど電流が流れないため、各周辺回路が誤動作を起こす現象を防止する効果がある。
【００１２】
第２の発明は、前記コントローラが、前記画素電極の電圧を一方の電圧への変更を、次のフィールドの開始される前に行うことを特徴とする電気光学装置の駆動回路を提供するものである。
この発明によれば、画素表示における交流駆動において、前記対向電極の電圧を変更する場合、当該対向電極の電圧を変更する直前に、前記画素電極の電圧を対向電極の一方のと同一にした後、対向電極及び画素電極の電圧を同期させて同一の前記他方の電圧へ変更させるため、対向電極の電圧を変更する時点において、画素電極の電圧が不定でなく、対向電極と画素電極とによる容量に対して電流が流れ込まないため、電圧変更に対する対向電極への電荷の充電のために余分な電流を流すことなく、電圧変更における消費電流を削減することができ、極性反転回路の規模を縮小を可能とし、かつ、高速に対向電極の電圧を変更することが可能となる効果が得られる。
【００１３】
第３の発明は、前記コントローラが、前記第１の変更処理のとき、前記走査線駆動回路に、前記走査線の各々に対して順次に処理を行わせ、前記第２の変更処理を行うとき、前記走査線駆動回路に全ての走査線へ走査信号を供給させたまま、全てのデータ線へ他方の電圧をデータ線駆動回路から出力させることを特徴とする電気光学装置の駆動回路を提供するものである。
この発明によれば、全ての走査線へ同時に走査信号を供給させて、電気光学装置の全ての画素電極の電圧を一括してデータ線に出力される前記一方の電圧とすることができるので、対向電極と画素電極との電圧を同期させて同一の前記他方の電圧へ変更させることができる。よって、階調制御に影響を与えないばかりでなく、対向電極の電圧を変更する時点において、液晶による容量成分に対して電流が流れ込まないため、電圧変更に対する対向電極への電荷の充電のための電流のみの消費で済み、余分な電流を流すことなく、電圧変更における消費電流を削減することができ、極性反転回路の規模を縮小を可能とし、かつ、高速に対向電極の電圧を変更することが可能となる効果が得られる。
【００１４】
第４の発明は、前記走査線駆動回路が、１フィールドを分割した複数のサブフィールドの各々において、データ線から画素への電圧の印加を可能にする走査信号を、前記走査線の各々に順次供給し、
前記データ線駆動回路が、画素をオンまたはオフする電圧の印加を指示するデータ信号を前記階調データに応じて順次生成し、当該データ信号を各画素の記憶部に書き込むべく、各データ線に供給することを特徴とする電気光学装置の駆動回路を提供するものである。
【００１５】
この発明によれば、１フィールドにおいて、画素をオン／オフする電圧の印加時間が当該画素の階調に応じてパルス幅変調される結果、実行値制御による階調制御が行われることになる。この際、各サブフィールドにおいては、画素のオン／オフを指示するだけで済むので、画素への指示信号として、２値信号（すなわち、「Ｈ」レベルか「Ｌ」レベルかしか取り得ないデジタル信号）を用いることができる。したがって、この発明では、画素への印加信号がデジタル信号となるので、素子特性や配線抵抗など不均一性に起因する表示ムラが防止される結果、高品質かつ高精細な階調制御が可能となる。
なお、本発明において、１フィールドとは、水平同期信号及び垂直走査信号に同期して、水平走査及び垂直走査することにより、１枚のラスタ画像を形成するのに要する期間という意味合いで使用している。
【００１６】
第５の発明は、前記走査線駆動回路が、１フィールド毎に、データ線から画素への電圧の印加を可能にする走査信号を、前記走査線の各々に順次供給し、
前記データ線駆動回路が、画素を前記階調データに応じた電圧のデータ信号を、当該階調データに応じて順次生成し、当該データ信号を各画素の記憶部に書き込むべく、各データ線に供給することを特徴とする電気光学装置の駆動回路を提供するものである。
この発明によれば、階調を電圧値で表現しているため、階調を微妙な画素の透過率の変化で表すことができ、高精細な階調制御が可能となる。
【００１７】
第６の発明は、フィールド毎に１画面分の各画素の階調データを受け取り、これらの階調データに従い、複数のデータ線と複数の走査線との各交差に対応して配設され、画素電極と、当該画素電極に対向し、基準電圧が印加される対向電極と、記憶部とを各々備えた複数の画素を駆動する電気光学装置の駆動方法であって、データ線駆動回路が、前記階調信号に基づき、画素をオン状態またはオフ状態とするデータ信号を順次生成し、当該データ信号を各画素の記憶部に書き込むべく、各データ線に供給する過程と、走査線駆動回路が、前記データ信号がデータ線に供給される毎に、当該データ線から画素への電圧の印加を可能にする走査信号を、前記走査線の各々に順次供給する過程と、対向電極電圧制御回路が、前記対向電極の基準電圧を第１の電圧と第２の電圧とに交互に変更する過程と、コントローラが、対向電極の基準電圧を、第１の電圧及び第２の電圧における一方の電圧から他方の電圧に変更するとき、画素電極の電圧を前記一方の電圧に変更する第１の変更処理の後に、同期を取り、画素電極の電圧及び対向電極の基準電圧を一方の電圧から他方の電圧に変更させる第２の変更処理を行う過程とを有することを特徴とする電気光学装置の駆動方法を提供するものである。
【００１８】
この第６の発明は、上記第１の発明を電気光学装置の駆動方法として具現したものであり、上記第１の効果と同様な効果を奏する。
【００１９】
第７の発明は、前記コントローラが、前記画素電極の電圧を一方の電圧への変更を、次のフィールドの開始される前に行うことを特徴とする電気光学装置の駆動方法を提供するものである。
この第７の発明は、上記第２の発明を電気光学装置の駆動方法として具現したものであり、上記第２の効果と同様な効果を奏する。
【００２０】
第８の発明は、前記コントローラが、前記第１の処理のとき、前記走査線駆動回路に、前記走査線の各々に対して順次に処理を行わせ、前記第２の変更処理をおこなうとき、前記走査線駆動回路に全て走査線へ走査信号を供給させたまま、全てのデータ線へ他方の電圧をデータ線駆動回路から出力させることを特徴とする請求項６または請求項７に記載の電気光学装置の駆動方法を提供するものである。
【００２１】
この第８の発明は、上記第３の発明を電気光学装置の駆動方法として具現したものであり、上記第３の効果と同様な効果を奏する。
【００２２】
第９の発明は、フィールド毎に１画面分の各画素の階調データを受け取り、これらの階調データに従い、複数のデータ線と複数の走査線との各交差に対応して配設され、画素電極と、当該画素電極に対向し、基準電圧が印加される対向電極と、記憶部とを各々備えた複数の画素を有する電気光学装置であって、データ線から画素への電圧の印加を可能にする走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、前記階調信号に基づき、画素をオン状態またはオフ状態とするデータ信号を順次生成し、前記走査信号が供給されている間に、当該データ信号を各画素の記憶部に書き込むべく、各データ線に供給するデータ線駆動回路と、前記対向電極の基準電圧を第１の電圧と第２の電圧とに交互に変更する対向電極電圧制御回路と、対向電極の基準電圧を、第１の電圧及び第２の電圧における一方の電圧から他方の電圧に変更するとき、画素電極の電圧を前記一方の電圧に変更する第１の変更処理の後に、同期を取り、画素電極の電圧及び対向電極の基準電圧を一方の電圧から他方の電圧に変更させる第２の変更処理を行うコントローラとを具備することを特徴とする電気光学装置を提供するものである。
【００２３】
この第９の発明は、上記第１の発明を電気光学装置として具現したものであり、上記第１の効果と同様な効果を奏する。
【００２４】
第１０の発明は、フフィールド毎に１画面分の各画素の階調データを受け取り、これらの階調データに従い、複数のデータ線と複数の走査線との各交差に対応して配設され、画素電極と、当該画素電極に対向し、基準電圧が印加される対向電極と、当該画素電極及び当該対向電極の間に挟持された電気光学材料と、記憶部とを各々備えた複数の画素を有する電気光学装置であって、１フィールドを分割した複数のサブフィールドの各々において、データ線から画素への電圧の印加を可能にする走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、前記複数のサブフィールドの各々において、前記階調信号に基づき、画素をオン状態またはオフ状態とする電圧の印加を指示するデータ信号を順次生成し、前記走査信号が供給されている間、当該データ信号を各画素の記憶部に書き込むべく、各データ線に供給するデータ線駆動回路と、前記対向電極の基準電圧を第１の電圧と第２の電圧とに交互に変更する対向電極電圧制御回路と、対向電極の基準電圧を、第１の電圧及び第２の電圧における一方の電圧から他方の電圧に変更するとき、画素電極の電圧を前記一方の電圧に変更する第１の変更処理の後に、同期を取り、画素電極の電圧及び対向電極の基準電圧を一方の電圧から他方の電圧に変更させる第２の変更処理を行うコントローラとを具備することを特徴とする電気光学装置を提供するものである。
【００２５】
この第１０の発明は、上記第１の発明を電気光学装置として具現したものであり、上記第１の効果と同様な効果を奏する。
【００２６】
この発明は、上記電気光学装置自体を単体で製造または製造する他、この電気光学装置を表示装置として備えた電気機器として製造または販売するという態様で実施することも可能である。
【００２７】
【発明の実施の形態】
Ａ：本発明に係る電気光学装置の駆動方法の原理
まず、本実施形態に係る装置の理解を容易にするため、本実施形態における電気光学装置の駆動方法について説明する。
【００２８】
本実施形態では、基準となる、対向電極の電圧を変更する場合、画素電極の電圧を、一旦、そのフィールドにおける対向電極と同一の電圧に設定しておき、次のフィールドに変化するとき、対向電極の電圧の変化と同期させて、全ての画素電極の電圧を対向電極が変更される電圧と同一の電圧へ変更させている。
これにより、本願発明は、対向電極の基準電位を変更するとき、画素電極と対向電極とを、同期をとって同電位に変化させることにより、画素電極及び対向電極間に電流が流れず、余分な消費電流を押さえることができ、対向電極の基準電位を変更する極性反転回路の駆動能力を小さく設計することが可能となり、かつ対向電極の電圧を変化させる時間を短縮でき、画素電極の電圧を適切に制御することが可能となるので、画素の表示品質の劣化を防止することができる。
【００２９】
本実施形態は、表示する画像の階調度を駆動信号のパルス幅変調により制御する方式にも、階調度を画素に供給する電圧の値により制御する方式のいずれにも使用することが可能であるが、パルス幅変調方式の場合には、フィールドを分割したサブフィールドにおける最終サブフィールドにおいて、画素電極の電圧を、そのフィールドにおける対向電極と同一の電圧に変更する処理が設定できるため、よりパルス幅変調方式における制御が容易である。
【００３０】
Ｂ：第１の実施形態
Ｂ−１：第１の実施形態の構成
図１は、本発明の第１実施形態に係る電気光学装置の電気的な構成を示すブロック図である。この電気光学装置は、電気光学材料としてツイステッドネマチック（ＴＮ）型液晶を用いた液晶装置であり、素子基板と対向基板とが互いに一定の間隙を保って貼付され、この間隙に電気光学材料たる液晶が挟まれた構成となっている。また、この電気光学装置では、素子基板としてガラスや石英などの透明基板が用いられており、この素子基板上に画素を駆動する薄膜トランジスタ（ＴＦＴ）とともに、周辺駆動回路を構成する相補型ＴＦＴなどが形成されている。
また、第１の実施形態は、表示する画像の階調度をパルス幅変調により制御する方式における構成に対応している。
【００３１】
図１に示すように、素子基板上の表示領域１０１ａには、複数本の走査線１１２がＸ（行）方向に延在して形成され、複数本のデータ線１１４がＹ（列）方向に延在して形成されている。そして、画素１１０は、走査線１１２とデータ線１１４との各交差に対応して設けられて、マトリクス状に配列している。本実施形態では、説明の便宜上、走査線の総本数をｍ本とし、データ線１１４の総本数をｎ本として（ｍ、ｎはそれぞれ２以上の整数）、ｍ行×ｎ列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。
【００３２】
次に、図２は、図１における画素１１０の構成を例示する図である。同図に示すように、本実施形態における画素１１０は、信号データを保持する記憶部としてラッチ１６０を有しており、画素電極１１８と対向電極１０８との間に電気光学材料たる液晶１０５が挟まれて液晶層が形成されている。
ラッチ１６０は、インバータ２０１及びインバータ２０２各々が一方の入力端子と他方の出力端子とが接続されて構成されており、トランジスタ（薄膜トランジスタ；ＴＦＴ）１１６及び１１７のゲートが走査線１１２に、トランジスタ１１６のソースがデータ線１１４に、トランジスタ１１７のソースがデータ線１１５に、トランジスタ１１７のドレインが画素電極１１８及びインバータ２０１の出力端子に、トランジスタ１１６のドレインがインバータ２０１の入力端子にそれぞれ接続されている。したがって、画素電極１１８には、データ線１１５から供給されるデータ信号が保持される。
【００３３】
対向電極１０８は、画素電極１１８と対向電極１０８との間の電位差の基準となる基準電位が供給される端子ＬＣＣＯＭに接続されている。
また、対向電極１０８は、画素電極１１８と対向するように対向基板に一面に形成される透明電極である。この対向電極１０８には、極性反転回路２４０（図１参照）により生成された基準電圧（以下、「対向電極電圧Ｖcom」という）が印加されている。
ここで、データ線１１４とデータ線１１５とは相補的な関係であり、データ線１１５には、データ線１１４のデータの反転された値が、データ線駆動回路１７０から出力される。
【００３４】
再び図１において、コントローラ１は、図示せぬ上位装置から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに従って、各種のタイミング信号やクロック信号などを生成するための装置である。このタイミング信号生成回路２によって生成される信号のうち主要なものを列挙すると次の通りである。
ａ．交流化駆動信号ＦＲ
この交流化駆動信号ＦＲは、データ線駆動回路１７０から出力されるデータ信号ｄ１、ｄ２、ｄ３、…、ｄｎの駆動極性を決定するための信号である。本実施形態における交流化駆動信号ＦＲは、「Ｈ」レベルから「Ｌ」レベルヘ、「Ｌ」レベルから「Ｈ」レベルヘ、という具合に反転を繰り返す。「Ｈ」レベルのとき、図示しない極性反転回路により、対向電極１０８に「Ｈ」レベル（電源電圧ＶDD）の電圧が印加され、「Ｌ」レベルのとき、上記極性反転回路により、対向電極１０８に「Ｌ」レベル（接地電圧Ｖss）の電圧が印加される。
交流化は、一般的にはフィールド単位で行うが、サブフィールドの間で行うことも、また複数のフィールドで１回行うことも可能である。
【００３５】
ｂ．スタートパルスＤＹ
このスタートパルスＤＹは、例えば、階調度が８階調とすると、１フィールドを８分割した各サブフィールドの最初に出力されるパルス信号である。
階調度を表示するためには、７分割で十分であるが、最終サブフィールドを画素電極１１８の電圧の値を変更する期間として設ける。このため、最終サブフィールド（Ｓｆ８）の期間は、階調制御に影響を与えず、画素電極１１８の電圧の変化が十分行える時間に、階調度に応じて適時設定される。
ｃ．クロック信号ＣＬＹ
このクロック信号ＣＬＹは、走査側（Ｙ側）の水平走査期間を規定する信号である。
【００３６】
ｄ．クロック信号ＣＬＸ
このクロック信号ＣＬＸは、いわゆるドットクロックを規定する信号である。
ｅ．書込制御信号ＷＲ
この書込制御信号ＷＲは、上記上位装置から供給される階調データを、フィールドメモリ回路２３０へ書き込むタイミングを規定する信号である。
ｆ．読込制御信号ＲＤ
この読込制御信号ＲＤは、フィールドメモリ回路２３０に記憶されている階調データを読み出すタイミングを規定する信号である
【００３７】
ｇ．イネーブル信号ＥＮＸ／ＥＮＸＢ／ＥＮＹ
イネーブル信号ＥＮＸ／ＥＮＸＢは、データ線駆動回路１７０の出力を制御する信号である。
ここで、イネーブル信号ＥＮＸＢは、イネーブル信号ＥＮＸと相補的な関係であり、イネーブル信号ＥＮＸの反転されたレベルの信号が出力される。
また、イネーブル信号ＥＮＹは、走査線駆動回路１３０の出力を制御する信号である。
ｈ．イネーブル信号ＥＮＳ／ＥＮＳＢ
このイネーブル信号ＥＮＳ／ＥＮＳＢは、極性反転データ回路２４０の出力を制御する信号である。
ここで、イネーブル信号ＥＮＳＢは、イネーブル信号ＥＮＳと相補的な関係であり、イネーブル信号ＥＮＳの反転されたレベルの信号が出力される。
以上がコントローラ１におけるタイミング信号生成回路２００によって生成される主要な信号の概要である。
【００３８】
走査線駆動回路１３０は、いわゆるＹシフトレジスタと呼ばれるものであり、各サブフィールドの最初に供給されるスタートパルスＤＹをクロック信号ＣＬＹに従って転送し、走査線１１２の各々に走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍとして順次出力するものである。この走査線駆動回路１３０の具体的な構成は、図３に示される通りである。
ＹシフトレジスタのスタートパルスＤＹのシフト部分は、ラッチ１３２1〜１３２mが、各々の間にクロックドインバータ１３１1，１３１2，１３１3，…，１３１mを介して、直列に接続して構成されている。ここで、ラッチ１３２1〜１３２mは、各々２つのクロックドインバータが、それぞれの出力端子を他方の出力端子に接続して構成されている。
【００３９】
このＹシフトレジスタの構成において、走査タイミング生成回路２から出力されるスタートパルスＤＹを、クロック信号ＣＬＹ及びＣＬＹＢが入力される毎に、走査線１１２の行方向（Ｙ方向）に順次シフトさせ、走査信号Ｇ1〜Ｇmを出力する。
本願発明において用いるクロックドインバータは、制御信号としての各クロック信号が「Ｈ」レベルのとき活性化され、入力信号を反転した出力信号を出力し、クロック信号が「Ｌ」レベルのとき非活性となり、入力信号のレベルに関わらず、出力がハイインピーダンスとなる。
ここで、クロック信号ＣＬＹＢは、クロック信号ＣＬＹと相補的な関係であり、クロック信号ＣＬＹの反転されたレベルとして出力される。
また、アンド回路１３３1〜１３３mは、イネーブル信号ＥＮＹが「Ｈ」レベルの場合に、各々、ラッチ１３２1，１３２2，…，１３２mにラッチ（記憶）された２値信号のデータを出力し、イネーブル信号ＥＮＹが「Ｌ」レベルの場合に、ラッチ１３２1，１３２2，…，１３２mにラッチされているデータに無関係に「Ｌ」レベルを出力する。
【００４０】
さらに、オア回路１３４1〜１３４mは、制御信号ＳＥＴが「Ｌ」レベルの場合、通常処理として上述したように走査信号Ｇ１〜Ｇｍを出力するが、制御信号ＳＥＴが「Ｈ」レベルで入力される場合、すなわち、画素電極１１８の電圧を対向電極１０８の対向電極電圧と同一電圧に調整（変更）する場合、電気光学装置の全ての画素のトランジスタ１１６及び１１７（図２）のゲートに接続されている走査線１１２に「Ｈ」レベルの走査線信号を出力し、トランジスタ１１６及び１１７をオン状態とする。
【００４１】
フィールドメモリ回路２３０は、上位装置から入力される階調データを記憶するためのフィールドメモリが２組用意されている。
このため、コントローラ１は、片方のフィールドメモリに読込制御信号ＲＤを出力し、書き込まれている階調データを読み出しているとき、他方のフィールドメモリに書込制御信号ＷＲを出力し、上位装置からの新しい階調データを書き込む処理を行うことができる。
すなわち、読み出し及び書き込みは、１フィールドの画面の制御を行っている間に、次のフィールドの階調データを書き込めるようにするため、コントローラ１の制御により、２つのフィールドメモリにおいて交互に行われる。
【００４２】
次に、デコード回路２１０について説明する。本実施形態では、１フィールドを８個のサブフィールドＳｆ１〜Ｓｆ８に分割し、これらの各サブフィールドＳｆ１〜Ｓｆ７において、フィールドメモリ回路２３０から読み出された３ビットの階調データに応じた画素１１０のオンオフ駆動を行い、８階調の画像表示を行う。デコード回路２１０は、各サブフィールドにおいて、各画素１１０に対応した階調データに基づいて当該画素１１０のオンオフ駆動を指示する２値信号Ｄｓを生成するものである。図４及び図５はデコード回路２１０の階調データを２値信号Ｄｓに変換する機能を示す真理値表である。
【００４３】
画素１１０（図２参照）の構成により、画素電極１１８に与えられるデータの電圧が、２値信号Ｄｓの電圧の反転された電圧レベルとなる。このため、交流化信号ＦＲが「Ｈ」レベル（対向電極１０８が電源電圧ＶDD）のとき、図４においては、「Ｈ」レベルの２値信号Ｄｓが画素１１０をオン状態とする作用を呈し、「Ｌ」レベルの２値信号Ｄｓは画素１１０をオフ状態とする作用を呈するようになっている。例えば階調データが（０００）である場合には、すべてのサブフィールドＳｆ０〜Ｓｆ６において画素１１０をオフ状態とする「Ｌ」レベルの２値信号Ｄｓが出力される。また、階調データが（００１）である場合には、サブフィールドＳｆ０において画素１１０をオン状態とする「Ｈ」レベルの２値信号Ｄｓが出力され、それ以外のサブフィールドＳｆ１〜Ｓｆ６においては画素１１０をオフ状態とする「Ｌ」レベルの２値信号Ｄｓが出力される。
【００４４】
デコード回路２１０において生成された２値信号Ｄｓは、走査線駆動回路１３０からの走査信号に同期して、データ線駆動回路１７０から出力される必要がある。このため、走査タイミング生成回路２（図１）は、水平走査に同期するクロック信号ＣＬＹのレベル遷移（すなわち、立ち上がり及び立ち下がり）時に出力されるラッチパルスＬＰ（走査タイミング生成回路２の内部信号、図８参照）に同期して、ドットクロック信号に相当するクロック信号ＣＬＸを、時系列にデータ線駆動回路１７０に対して供給している。
ここで、図４に示されている階調度と２値信号Ｄｓとの関係は、交流化駆動信号ＦＲが「Ｈ」レベル、すなわち対向電極１１８の電圧Ｖcomが電源電圧ＶDDの場合である。
一方、交流化駆動信号ＦＲが「Ｌ」レベル、すなわち対向電極１１８の電圧Ｖcomが接地電圧Ｖssの場合に、デコード回路２１０は、図５に示す真理値表に基づき階調データに対応した２値信号Ｄｓの値を出力する。
すなわち、交流化駆動信号ＦＲが「Ｈ」レベルのときの階調度の場合に対して、交流化駆動信号ＦＲが「Ｌ」レベルの場合には、２値信号Ｄｓのデータが反転した関係となる。
【００４５】
次に、データ線駆動回路１７０は、上述した２値信号Ｄｓに基づいて、「Ｈ」レベルまたは「Ｌ」レベルのいずれかの電圧レベルを選択し、選択した電圧のデータ信号ｄ１、ｄ２、ｄ３、…、ｄｎを一斉に各データ線１１４に供給するためのものである。このデータ線駆動回路１７０の具体的な構成は、図６に示される通りである。
このとき、データ線駆動回路１７０は、各データ線１１４に供給されたデータ信号ｄ１、ｄ２、ｄ３、…、ｄｎの反転したレベルのデータ信号を、各々対応するデータ線１１５に供給する。
【００４６】
図６に示すように、このデータ線駆動回路１７０は、Ｘシフトレジスタ１８０、トランスファーゲート１９１1〜１９１nにより構成されている。
Ｘシフトレジスタ１８０は、入力される２値信号を反転するインバータ５００を有しており、ラッチ１８２1〜１８２nが、各々の間にクロックドインバータ１８１1，１８１2，１８１3，…，１８１nを介して、直列に接続して構成されている。ここで、ラッチ１８２1〜１８２nは、各々２つのクロックドインバータが、それぞれの出力端子を他方の出力端子に接続して構成されている。
ここで、Ｘシフトレジスタ１８０は、サブフィールドにおける走査信号が出力された後、次の走査信号が出力されるまでの期間に、デコード回路２１０から順次入力される２値信号Ｄｓを、インバータ５００により反転した後、タイミング信号生成回路２から供給されるクロック信号ＣＬＸ，ＣＬＸＢに従って転送する。
【００４７】
このとき、クロック信号ＣＬＸＢは、クロック信号ＣＬＸと相補的な関係であり、クロック信号ＣＬＸの反転されたレベルの信号が出力される。
そして、Ｘシフトレジスタ１８０は、１走査線分の２値信号Ｄｓが転送された後、走査信号が入力される時点で同期して、イネーブル信号ＥＮＸが「Ｈ」レベル，イネーブル信号ＥＮＸＢが「Ｌ」レベルとなり、トランスファーゲート１９１1〜１９１n及びトランスファーゲート１９２1〜１９２nがオン状態となり、転送されて保持されている２値信号ＤｓがＸシフトレジスタ１８０の各ノードから、各データ線へ各々データ信号ｄ１，ｄ２，…，ｄｎ、データ信号ｄ１Ｂ，ｄ２Ｂ，…，ｄｎＢとして出力される。
【００４８】
一方、イネーブル信号ＥＮＸが「Ｌ」レベル，イネーブル信号ＥＮＸＢが「Ｈ」レベルの場合、各トランスファーゲート１９１〜１９４がオフ状態（出力がハイインピーダンス状態）となり、Ｘシフトレジスタ１８０の各ノードのデータは、信号線へ出力されない。
このとき、データ信号ｄ１Ｂは、データ信号ｄ１と相補的な関係であり、データ信号ｄ１の反転されたデータが出力される。
例えば、データ信号ｄ１／ｄ１Ｂは、各々、図２の画素におけるデータ線１１４，１１５に出力される。他のデータ信号も、データ信号ｄ１／ｄ１Ｂと同様な関係を有する。
【００４９】
次に、極性反転データ回路２４０は、極性反転信号ＦＲに基づき、一斉に、画素電極１１８の電圧が対向電極１０８の対向電極電圧と同一の電圧となるデータ信号を、図１における全てのデータ線１１４及び全てのデータ線１１５に対して供給するためのものである。
すなわち、極性反転データ回路２４０は、極性反転信号ＦＲが「Ｈ」レベルの場合、対向電極１０８が「Ｈ」レベルであるので、画素電極１１８を「Ｈ」レベルとするため、画面操作の間、全てのデータ線１１４へ「Ｌ」レベルの制御信号を、また全てのデータ線１１５に対して「Ｈ」レベルのデータ信号を供給する。その後、対向電極の電圧を変更するタイミングに合わせて（交流化駆動信号ＦＲに同期して）、それぞれのデータ線に出力しているデータ信号の極性を反転する。
この極性反転データ回路２４０の具体的な構成は、図７に示される通りである。
【００５０】
図７に示すように、極性反転データ回路２４０は、入力される極性反転信号ＦＲをインバータ２４１により反転させ、トランスファゲート２４３1〜２４３n，及びインバータ２４２へ出力する。
インバータ２４２は、インバータ２４１から入力される信号を反転し、すなわち極性反転信号ＦＲと同レベルへ戻し、トランスファゲート２４４1〜２４４nへ出力する。
トランスファーゲート２４３1〜２４３n及びトランスファーゲート２４４1〜２４４nは、イネーブル信号ＥＮＳが「Ｈ」レベルであり、イネーブル信号ＥＮＳＢが「Ｌ」レベルのとき、各々オン状態となり、インバータ２４１及びインバータ２４２から入力されるデータ信号を、各々全てのデータ線１１４，全てのデータ線１１５へ各々出力する。
【００５１】
これにより、極性反転データ回路２４０は、極性反転信号ＦＲに基づき、一斉に、画素電極１１８の電圧が対向電極１０８の対向電極電圧と同一の電圧となるデータ信号を、全てのデータ線１１４及び全てのデータ線１１５に対して供給することが可能となる。
一方、トランスファーゲート２４３1〜２４３n，及びトランスファーゲート２４４1〜２４４nは、イネーブル信号ＥＮＳが「Ｈ」レベルであり、イネーブル信号ＥＮＳＢが「Ｌ」レベルのとき、出力がハイインピーダンス状態となる。
【００５２】
なお、上述した走査線駆動回路１３０およびデータ線駆動回路１７０を構成するトランジスタは、素子基板上に形成されたＴＦＴにより構成することができる。
【００５３】
Ｂ−２：第１実施形態の動作
次に、上述した実施形態に係る電気光学装置の動作について説明する。図８および図９は、この電気光学装置の動作を示すタイミングチャートである。
図８に示すように、スタートパルスＤＹは、１フィールドを分割した８個の、各サブフィールドの開始タイミングにおいてタイミング信号生成回路２から出力される。
【００５４】
ここで、サブフィールドＳｆ１の開始を規定するスタートパルスＤＹが供給されると、走査線駆動回路１３０（図１参照）は、このスタートパルスＤＹをクロック信号ＣＬＹに従って転送し、この結果、データ転送期間（１Ｖａ）の間に、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍが順次出力される。なお、図８に示すデータ転送期間（１Ｖａ）は、各サブフィールドと同じかそれよりもさらに短い期間に設定されている（すなわち、１Ｖａ≦Ｓｆｋ（ｋは、１≦ｋ≦８を満たす整数）が成り立つようになっている）。ここで、データ転送期間（１Ｖａ）とは、上から数えて１本目の走査線１１２に対して走査信号Ｇ１の供給が開始されてから、ｍ本目の走査線１１２に対して走査信号Ｇｍの供給が終了するまでの期間である。
【００５５】
さて、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍは、それぞれクロック信号ＣＬＹの半周期に相当するパルス幅を有し、また、上から数えて１本目の走査線１１２に対応する走査信号Ｇ１は、スタートパルスＤＹが供給されたあと、クロック信号ＣＬＹが最初に立ち上がってから、少なくともクロック信号ＣＬＹの半周期だけ遅延して出力される。従って、サブフィールドの最初にスタートパルスＤＹが供給されてから、走査信号Ｇ１が出力されるまでに、ラッチパルスＬＰの１ショット（図８においては「ＬＰ１」と表記されている）が出力される。
【００５６】
そこで、このラッチパルスＬＰの１ショット（ＬＰ１）が出力された場合について検討してみる。まず、走査タイミング生成回路２は、このラッチパルスＬＰの１ショット（ＬＰ１）に同期させて、データ線駆動回路１７０へ、クロック信号ＣＬＸ及びクロック信号ＣＬＸＢをパルス列として供給する。そいて、Ｘシフトレジスタ１８０は、時系列に入力されるこのクロック信号ＣＬＸ及びクロック信号ＣＬＸＢに従って、デコード回路２１０から入力される２値信号Ｄｓを（図において右方向に）順次シフトさせる。そして、水平走査期間（１Ｈ）において、走査線１行分の画素に対する２値信号Ｄｓが、Ｘシフトレジスタ１８０の各ラッチ（ラッチ１８２1〜１８２n）に転送されて保持される。
【００５７】
すなわち、図６におけるＸシフトレジスタ１８０は、クロック信号ＣＬＸの１つ目のパルスの立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて１本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓを１つ目のラッチ１８２1にラッチし、次に２つ目のクロック信号ＣＬＸの立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて２本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチ１８２1にラッチするとともに、ラッチ１８２1にラッチしていたデータをラッチ１８２2へシフトさせる。以下、同様に、Ｘシフトレジスタ１８０は、上から数えて１本目の走査線１１２と、左から数えてｎ本目までの各データ線１１４との各交差に対応する各画素１１０への、デコード回路２１０から入力される２値信号Ｄｓを順次シフトさせていく。
【００５８】
これにより、まず、図１において上から１本目の走査線１１２との交差に対応する画素１行分の２値信号Ｄｓが、クロック信号ＣＬＸ及びクロック信号ＣＬＸＢに基づき、Ｘシフトレジスタ１８０の各ラッチ１８２1〜１８２nにより順次ラッチされることとなる。なお、デコーダ回路２１０は、Ｘシフトレジスタ１８０におけるシフトのタイミングに合わせて、各画素の階調データを２値信号Ｄｓに変換して出力することは言うまでもない。
【００５９】
次に、クロック信号ＣＬＹが立ち下がって、走査信号Ｇ１が出力されると、図１において上から数えて１本目の走査線１１２が選択される結果、当該走査線１１２との交差に対応する画素１１０のトランジスタ１１６及び１１７がすべてオン状態となる。一方、当該クロック信号ＣＬＹの立下りによってラッチパルスＬＰが出力される。そして、このラッチパルスＬＰの立ち下がりタイミングにおいて、イネーブル信号ＥＮＸを「Ｈ」レベルとし、データ線駆動回路１７０のトランスファーゲートをオン状態として、Ｘシフトレジスタ１８０によって順次ラッチされた２値信号Ｄｓを、各ノードから対応するデータ線１１４に、データｄ1，ｄ2，…，ｄnとして、またデータ線１１５に、データｄ1Ｂ，ｄ2Ｂ，…，ｄnＢとして一斉に供給する。
【００６０】
各データ線へのデータの供給が終了して、イネーブル信号ＥＮＸが「Ｌ」レベルとなった後、図１において上から２本目の走査線１１２との交差に対応する画素１行分の２値信号Ｄｓが、Ｘシフトレジスタ１８０により順次ラッチされる。
【００６１】
そして、以降同様の動作が、ｍ本目の走査線１１２に対応する走査信号Ｇｍが出力されるまで繰り返される。なお、画素１１０に書き込まれたデータ信号は、次のサブフィールドＳｆ２における書き込みまで保持される。
【００６２】
以後、同様の動作が、サブフィールドの開始を規定するスタートパルスＤＹが供給される毎に繰り返される。
さらに、フィールドが切り換わり、交流化駆動信号ＦＲが「Ｈ」レベルから「Ｌ」レベルに反転した場合においても、各サブフィールドにおいて同様な動作が繰り返される。ただし、この場合、デコード回路２１０は、フィールドメモリ回路２３０から入力される階調データを、図４に示す真理値表ではなく図５に示す真理値表に基づいて、階調データを変換してデータＤｓとして出力する。
【００６３】
例えば、交流化駆動信号ＦＲが「Ｈ」レベルであるフィールドにおいて（Ｖcom＝ＶDD）、ある画素の階調データが（０００）であるとき、図４に示した真理値表に従う結果、当該画素１１０の画素電極１１８には、２値信号Ｄｓの電圧の反転された電圧レベルが印加されるため、１フィールド（１ｆ）にわたって「Ｈ」レベルが印加される。ここで、この「Ｈ」レベルの電圧と対向電極の電圧Ｖcomとは等しいから、１フィールドにおいて当該画素１１０の液晶層に印加される実効電圧値は「０Ｖ」となる。この結果、当該画素１１０の透過率は、階調データ（０００）に対応して０％となる。一方、次のフィールドにおいて交流化駆動信号ＦＲが「Ｌ」レベルに反転した場合（Ｖcom＝Ｖss）にも、当該画素１１０の画素電極１１８には、２値信号Ｄｓの電圧の反転された電圧レベルである「Ｌ」レベルの電圧が１フィールドにわたって印加されるため、当該画素１１０の透過率は０％となる。
【００６４】
次に、交流化駆動信号ＦＲが「Ｌ」レベルであるフィールドにおいて（Ｖcom＝Ｖss）、ある画索１１０の階調データが（００１）である場合、図４に示した真理値表に従う結果、当該画素１１０の画素電極１１８には、サブフィールドＳｆ１においては「Ｈ」レベル（電源電圧ＶDD）が、他のサブフィールドＳｆ２〜Ｓｆ７においては「Ｌ」レベル（接地電圧Ｖss）が、それぞれ印加される。すなわち、サブフィールドＳｆ１においては、対向電極１０８に印加される対向電極電圧Ｖcomと画素電極１１８に印加される電圧との差電圧である∨DDが、当該画素１１０の液晶層に対して印加される。一方、サブフィールドＳｆ２〜Ｓｆ７においては、液晶層に対して印加される電圧は０Ｖとなる。ここで、サブフィールドＳｆ１の期間が１フィールド（１ｆ）において占める割合は、Ｓｆ８を無視した場合、約１／７である。その結果、「Ｌ」レベル：「Ｈ」レベル＝６：１であり、この比により階調度が決定されることになる。
【００６５】
一方、フィールドが切換わり、交流化駆動信号ＦＲが「Ｈ」レベルとなると、１フィールドのうちのサブフィールドＳｆ１においては「Ｌ」レベル（電源電圧Ｖss）が、他のサブフィールドＳｆ２〜Ｓｆ７においては「Ｈ」レベル（接地電圧ＶDD）が、それぞれ画素電極１１８に印加される結果、上記の交流化駆動信号ＦＲが「Ｌ」レベルである場合と同様に、当該画素１１０の透過率は、階調データ（００１）に対応して１４．３％となる。ただし、上記からも明らかなように、交流化駆動信号ＦＲが「Ｈ」レベルであるフィールドにおいて液晶層に印加される電圧は、交流化駆動信号ＦＲが「Ｌ」レベルであるフィールドにおいて液晶層に印加される電圧とは極性が逆であり、かつ、その絶対値は等しくなる。ここで、交流化駆動信号ＦＲは周期的に反転を繰り返すから、液晶層に印加される電圧の極性も周期的に反転することとなる。そしてこの結果、液晶層に直流成分が印加される事態が回避されるから、液晶１０５の劣化を防止できるという効果が得られる。かかる効果は、他の階調データが与えられた場合も同様に得られることはいうまでもない。
【００６６】
次に、交流化駆動信号ＦＲが「Ｌ」レベルであるフィールドにおいて、ある画素１１０の階調データが（０１０）である場合、サブフィールドＳｆ１およびＳｆ２においては「Ｈ」レベル（電源電圧ＶDD）が、他のサブフィールドＳｆ３〜Ｓｆ７においては「Ｌ」レベル（接地電圧Ｖss）が、当該画素１１０の液晶層に印加される。ここで、サブフィールドＳｆ１〜Ｓｆ２の期間が１フィールド（１ｆ）において占める割合は、「Ｌ」レベル：「Ｈ」レベル＝５：２であり、この比により階調度が決定されることになる。交流化駆動信号ＦＲがＬレベルとなるフィールドにおいても同様である。
【００６７】
他の階調データが与えられた場合も同様である。すなわち、階調データに応じて画素をオン状態にするサブフィールドと画素１１０をオフ状態にするサブフィールドとが決定され、画素１１０をオン状態にするサブフィールドにおいては、交流化駆動信号ＦＲが「Ｈ」レベルの場合には「Ｈ」レベルの電圧が、交流化駆動信号ＦＲが「Ｌ」レベルの場合には「Ｌ」レベルの電圧が、それぞれ画素電極１１８に印加される。そしてこの結果、階調データに応じた透過率を得るための実効電圧値が液晶層に対して与えられ、当該階調データに応じた階調表示が可能となるのである。
【００６８】
このように、本実施形態によれば、１フィールドが複数のサブフィールドＳｆ１〜Ｓｆ８に分割され、各サブフィールドＳｆ１〜Ｓｆ７毎に各画素の液晶層に対して電源電圧ＶDDまたは接地電圧Ｖssが印加されて、１フィールドにおける実効電圧値が制御される。従って、駆動回路などの周辺回路においては、従来の技術の下では不可欠であった高精度のＤ／Ａ変換回路やオペアンプ等のアナログ信号を処理するための回路は不要となる。このため、回路構成が大幅に簡略化されるので、装置全体のコストを低く抑えることができる。さらに、画素の液晶層に与えられる電圧は「Ｌ」レベル（接地電圧Ｖss＝０Ｖ）または「Ｈ」レベル（電源電圧ＶDD）のいずれかであり、２値的であるとともに、そのレベルはラッチ回路１００により直接に液晶に供給されるので、素子特性や配線抵抗などの不均一性に起因する表示ムラが原理的に発生しない。このため、本実施形態に係る電気光学装置によれば、高品質かつ高精細な階調表示が可能となる。
【００６９】
次に、階調データを表現するサブフィールドＳｆ１〜サブフィールドＳｆ７の後のサブフィールドＳｆ８近傍における動作について図９のタイミングチャートを用いて説明する。図９は、特定の走査線に接続された画素について、対向電極１０８と画素電極１１８とに印加される電圧の関係を示すタイミングチャートである。
サブフィールドＳｆ８の期間は時間Ｔｓに対応しており、この時間Ｔｓは画素の階調制御には寄与しない。
走査タイミング生成回路２により、時刻ｔ1において注目している画素が属する走査線を選択する。この過程において、イネーブル信号ＥＮＳは、「Ｈ」レベルに設定されており、また極性反転データ回路２４０の出力は対向電極１０８と同じレベル（この場合は「Ｈ」レベル）に設定されているので画素電極１１８の電圧も「Ｈ」レベルに設定（セット）される。このとき液晶は、電界が印加されない状態となる。
【００７０】
次に、全ての走査線にわたり、上記の書込み処理が終了した後、時刻ｔ2において、走査タイミング生成回路２が極性反転信号ＦＲを「Ｈ」レベルから「Ｌ」レベルに遷移したとき、画素電極１１８と対向電極１０８とは同期した状態で、「Ｈ」レベルから「Ｌ」レベルへ遷移させる。
このとき、走査タイミング生成回路２は、イネーブル信号ＥＮＳを「Ｈ」レベルに保ち、また、制御信号ＳＥＴを「Ｈ」レベルに遷移させる。この状態のまま、極性反転データ回路２４０の出力を、対向電極１０８の電圧変化と同期させて変化することにより、極性反転が行われる。この処理の後、制御信号ＳＥＴは「Ｌ」レベルに、またイネーブル信号ＥＮＳも「Ｌ」レベルに遷移させ、全ての画素１１０のトランジスタ１１６及び１１７をオフ状態とする。この過程は、全ての画素に対して同時に行われ、また液晶に電界が印加されない状態が維持されている。
次に、時刻ｔ2〜時刻ｔ3の間の期間は、図８で説明した処理が行われ、サブフィールドＳｆ１〜サブフィールドＳｆ７において画素の階調制御が行われる。
ここで、時刻ｔ2〜時刻ｔ4のフィールドにおいて、対向電極１０８が「Ｌ」レベルであるため、液晶１０５に印加される電圧は、電源電圧ＶDDとなる。このとき、イネーブル信号ＥＮＳが「Ｌ」レベルのままであり、極性反転データ回路２４０の出力はハイインピーダンスとされている。
【００７１】
次に、時刻ｔ3において、走査タイミング生成回路２により、注目している画素が属する走査線が再び選択される。この過程において、イネーブル信号ＥＮＳは「Ｈ」レベルに設定されており、また極性反転データ回路２４０の出力は対向電極１０８と同じレベル（この場合は「Ｌ」レベル）に設定されているので、画素電極１１８の電圧も「Ｌ」レベルに設定（セット）される。このとき液晶は、電界が印加されない状態となる。
【００７２】
次に、全ての走査線にわたり、上記の書込処理が終了した後、時刻ｔ4において、走査タイミング生成回路２が極性反転信号ＦＲを「Ｌ」レベルから「Ｈ」レベルに遷移したとき、画素電極１１８と対向電極１０８とは同期した状態で、「Ｌ」レベルから「Ｈ」レベルへ遷移させる。
このとき、走査タイミング生成回路２は、イネーブル信号ＥＮＳを「Ｈ」レベルに保ち、また、制御信号ＳＥＴを「Ｈ」レベルにする。この状態のまま、極性反転データ回路２４０の出力を、対向電極１０８の電圧変化と同期させて変化することにより、再び極性反転が行われる。この処理の後、制御信号ＳＥＴは「Ｌ」レベルに、またイネーブル信号ＥＮＳも「Ｌ」レベルに遷移させ、全ての画素１１０のトランジスタ１１６及び１１７をオフ状態とする。この過程は、すべての画素に対して同時に行われ、また液晶に電界が印加されない状態が維持されている。
次に、時刻ｔ4〜時刻ｔ5の間の期間は、図８で説明した処理が行われ、サブフィールドＳｆ１〜サブフィールドＳｆ７において画素の階調制御が行われる。ここで、時刻ｔ4〜時刻ｔ6のフィールドにおいて、対向電極１０８が「Ｈ」レベルであるため、液晶１０５に印加される電圧は、電源電圧ＶDDの極性が反転した「−ＶDD」となる。このとき、イネーブル信号ＥＮＳが「Ｌ」レベルのままであり、極性反転データ回路２４０の出力はハイインピーダンスとされている。
【００７３】
上記図９は、走査線１１２の１本について示したものであり、図１０にｍ本の走査線に対応する画素電極の電圧変化のタイミングチャートが示されている。
走査線１行目に対応する画素電極の電圧変化と、走査線２行目に対応する画素電極の電圧変化とは、極性反転データ回路２４０による画素へのデータ書込みに要する時間dだけずれている。そして、最後の走査線ｎ行目に対応する画素電極の電圧が変化するのは、走査線１行目の画素電極から時間(n-1)・dだけ遅れている。実際に、１フィールド（時間Ｔ）において、図８において説明した階調制御を行う時間は、「Ｔ−（(n-1)・d）」となる。
しかしながら、時間d自体は１サブフィールドの時間に対して、非常に短く、この時間(n-1)・dは階調制御に対して影響を与えない時間にする必要がある。また、図９における時間Ｔsは、サブフィールドＳｆ８としているが、階調制御に寄与させる必要がないので、できるだけ短い時間にしたほうが良い（例えば、１０ナノ秒程度）。
【００７４】
上述したように、本実施形態によれば、交流駆動において、対向電極１０８の電圧を変更する場合、対向電極１０８の電圧を変更する前に、画素電極１１８の電圧を、一旦、対向電極１０８と同一にし、対向電極１０８及び画素電極１１８の電圧を同期させて同一電圧へ変更させるため、対向電極１０８の電圧を変更する時点において、対向電極１０８と画素電極１１８とに挟まれた液晶に印加されている電圧に変化がなく、よって液晶による容量成分に対して電流が流れ込まない。そのため、電圧変更時に電荷の充電のために余分な電流を流すことなく、消費電流を削減することができ、極性反転回路の規模を縮小を可能とし、かつ、高速に対向電極１０８の電圧を変更することが可能となる効果が得られる。
【００７５】
また、本実施形態によれば、対向電極１０８の電圧変化に必要な電圧を供給するための極性反転回路や配線などに接続された各周辺回路が、この対向電極１０８に流れる電流の影響を受けることにより誤動作を起こす問題に対しては、対向電極１０８と画素電極１１８との間にほとんど電流が流れないため、各周辺回路が誤動作を起こす現象を防止する効果がある。
【００７６】
ここで、上記のような駆動を行う際に、用いる液晶表示方式としては、電圧を印加しない状態で黒表示となるもの（ノーマリーブラック方式のもの）を用いる方が表示特性上有利である。なぜならば、極性反転を行うため、一旦、画素電極を対向電極と同じ極性にする際、必ず、液晶に電圧が印可されない期間が出来てしまうが、この状態で白表示になる液晶表示方式では、この期間のために黒が十分黒くならず、コントラストの低下を招くからである。ノーマリーブラック方式との組み合わせにおいては、多少、明るさが低下するものの、表示品質に与える影響は軽微である。
【００７７】
Ｃ：第２の実施形態
Ｃ−１：第２の実施形態の構成
次に、第２の実施形態に係る電気光学装置の構成について説明する。第２の実施形態の第１の実施形態の構成と異なる部分は、画素におけるラッチの構成のみであり、図２のラッチ１６０の構成に換え、図１１のラッチ１５０の構成としたものである。
図１１のラッチ１５０は、ｐチャネル型ＭＯＳのトランジスタ１２１，１２２及びｎチャネル型ＭＯＳのトランジスタ１２３，１２４で構成されたクロックドインバータのタイプであり、走査線１１２に走査線信号が「Ｈ」で入力され、走査線１２０に走査線信号が「Ｌ」レベルで入力されると、各々トランジスタ１２４，トランジスタ１２１がオン状態となり、ラッチ１５０が活性化されて、ラッチ１５０へのデータの書込状態となる。ここで、走査線１２０の信号は、走査線１１２の信号と相補的な関係であり、走査線１２０の信号の反転されたレベルである。
【００７８】
トランジスタ１２４，トランジスタ１２１がオン状態のとき、データ線１１４にデータ線駆動回路１７０から２値化信号Ｄｓが出力されると、トランジスタ１２２とトランジスタ１２３とが２値化信号Ｄｓの反転信号を出力する。
そして、走査線１１２に走査線信号が「Ｌ」で入力され、走査線１２０に走査線信号が「Ｈ」レベルで入力されると、トランジスタ１２１とトランジスタ１２４がオフ状態となり、ラッチ１５０は２値化信号Ｄｓの反転信号を保持する。また、走査線駆動回路１３０には、走査線１１２に加えて、走査線１２０に走査線１１２の走査信号の相補的なレベルの走査信号を出力する反転機能を必要とする。電気光学装置としての動作については、上述したラッチ１５０の構成以外に、第１の実施形態の動作と異なった部分がないため説明を省略する。また、第２の実施形態の効果についても第１の実施形態と同様である。
【００７９】
Ｄ：第３の実施形態
Ｄ−１：第３の実施形態の構成
次に、第３の実施形態に係る電気光学装置の構成について説明する。第３の実施形態の第１の実施形態の構成と異なる部分は、画素におけるラッチの構成のみであり、図２のラッチ１６０の構成に換え、図１２のトランスファゲート１５１の構成としたものである。
【００８０】
図１２のトランスファゲート１５１は、走査線１１２に走査線信号が「Ｈ」で入力され、走査線１２０に走査線信号が「Ｌ」レベルで入力されると、オン状態となり、データ線１１４の２値化信号Ｄｓの信号レベルが対向電極１１８に与えられ、対向電極１１８に電荷が蓄積または放電されて、対向電極１１８の電圧が２値化信号Ｄｓの信号レベルとなる。ここで、走査線１２０の信号は、第２の実施形態と同様に、走査線１１２の信号と相補的な関係であり、走査線１２０の信号の反転されたレベルである。
【００８１】
上述したように、トランスファーゲート１５１がオン状態のとき、データ線１１４にデータ線駆動回路１７０から２値化信号Ｄｓが出力されると、対向電極１１８の電圧が２値化信号Ｄｓの信号レベルとなる。
そして、走査線１１２に走査線信号が「Ｌ」で入力され、走査線１２０に走査線信号が「Ｈ」レベルで入力されると、トランスファゲート１５１がオフ状態となり、画素電極１１８の容量により２値化信号Ｄｓの電圧レベルを保持する。このため、第１の実施形態及び第２の実施形態と異なり、図４の真理値表における２値信号Ｄｓの値は、極性反転信号ＦＲが「Ｌ」レベルのとき、すなわち対向電極の電圧Ｖcomが接地電圧Ｖssのときの場合を示している。一方、極性反転信号ＦＲが「Ｈ」レベルのとき、すなわち対向電極の電圧Ｖcomが電源電圧ＶDDのときには、図４の２値信号Ｄｓが反転された値となる。
【００８２】
また、走査線駆動回路１３０には、第２の実施形態と同様に、走査線１１２に加えて、走査線１２０に走査線１１２の走査信号の相補的なレベルの走査信号を出力する反転機能を必要とする。電気光学装置としての動作については、上述したトランスファゲート１５１の構成以外に、第１の実施形態の動作と異なった部分がないため説明を省略する。また、第３の実施形態の効果についても第１の実施形態と同様である。
【００８３】
Ｅ：第４の実施形態
Ｅ−１：第４の実施形態の構成
次に、第４の実施形態に係る電気光学装置の構成について説明する。第４の実施形態の第１の実施形態の構成と異なる部分は、第３の実施形態と同様に、画素１１０におけるラッチの構成のみであり、図２のラッチ１６０の構成に換え、図１２のトランスファゲート１５１の構成としたものである。
そして、図１２の画素構成は、上述してきたパルス幅変調による階調制御だけでなく、階調データに応じた電圧値を画素電極１１８に印加した階調制御にも対応可能である。この電圧値による階調制御においては、図１におけるデコード回路２１０が必要なく、フィールドメモリ回路２３０から読み出された階調データがデータ駆動回路１７０内のＤ／Ａ変換器などにより階調データの示す階調度に対応した電圧値に変換されて、データ線１１４に各々出力される。
【００８４】
このとき、走査線駆動回路１３０は、各フィールドがサブフィールドに分解されていないので、水平同期信号Ｈｓのタイミングにより、各々の走査線１１２に順次、走査線信号Ｇ1（Ｇ2〜Ｇm）を出力する。このとき、データ線駆動回路１７０がデータ線１１４に階調度に対応した電圧値を出力するタイミングと、走査線駆動回路１３０が走査線１１２に走査信号を出力するタイミングとは、同期が取れている。これにより、各画素には、画素電極１１８と対向電極１０８とに介挿された液晶の容量成分により、データ線１１４に与えられた電圧に対応した電荷が蓄積され、この蓄積された電荷量により画素の液晶の透過率が制御され、各々の画素において所望の階調度が得られる。
【００８５】
また、交流駆動において、対向電極１０８の対向電極電圧Ｖcomを変更する場合、この変更前に画素電極１１８の電圧を対向電極１０８の対向電極電圧Ｖcomと同一にする処理は、例えば、以下のように行う。
まず、コントローラ１内部のタイマ機能により、図９において、極性反転信号ＲＦの変化点から時間「Ｔ−Ｔｓ」経過した時点（時刻ｔ1，ｔ3，ｔ5，…）を検出し、検出信号を出力させる。この検出信号に基づき、走査タイミング生成回路２は、セット信号ＳＥＴを「Ｈ」レベルとし、走査線１１４の全てに走査線信号を出力するとともに、イネーブル信号ＥＮＳを「Ｌ」レベルから「Ｈ」レベルへ遷移させる。
【００８６】
これにより、画素電極１１８の電圧は対向電極１０８の対向電極電圧Ｖcomの電圧値と等しくなる。
そして、第１〜第３の実施形態と同様に、時刻ｔ2（またはｔ4，ｔ6，…）において、対向電極１０８（極性反転信号ＦＲ）が異なったレベルに変化するとき、対向電極１０８と画素電極１１８とが同期を取り（同時に）、異なった電圧レベル、例えば、極性反転信号ＦＲが「Ｈ」レベルから「Ｌ」レベルへ遷移したとすると、対向電極１０８と画素電極１１８とが同期を取り、「Ｈ」レベルから「Ｌ」レベルに電圧が変更される。
【００８７】
上述したように、本実施形態によれば、交流駆動において、対向電極１０８の電圧を変更する場合、対向電極１０８の電圧を変更する前に、画素電極１１８の電圧を、一旦、対向電極１０８と同一にし、対向電極１０８及び画素電極１１８の電圧を同期させて同一電圧へ変更させるため、対向電極１０８の電圧を変更する時点において、対向電極１０８と画素電極１１８とに挟まれた液晶に印加されている電圧に変化がなく、よって液晶による容量成分に対して電流が流れ込まない。そのため、電圧変更時に電荷の充電のために余分な電流を流すことなく、消費電流を削減することができ、極性反転回路の規模を縮小を可能とし、かつ、高速に対向電極１０８の電圧を変更することが可能となる効果が得られる。
【００８８】
また、本実施形態によれば、対向電極１０８の電圧変化に必要な電圧を供給するための極性反転回路や配線などに接続された各周辺回路が、この対向電極１０８に流れる電流の影響を受けることにより誤動作を起こす問題に対しては、対向電極１０８と画素電極１１８との間にほとんど電流が流れないため、各周辺回路が誤動作を起こす現象を防止する効果がある。
【００８９】
Ｆ：液晶装置の全体構成
次に、上述した実施形態や応用形態に係る電気光学装置の構造について、図１３および図１４を参照して説明する。ここで、図１３は、電気光学装置１００の構成を示す平面図であり、図１４は、図１３におけるＡ−Ａ’線の断面図である。
【００９０】
これらの図に示されるように、電気光学装置１００は、画素電極１１８などが形成された素子基板１０１と、対向電極１０８などが形成された対向基板１０２とが、互いにシール材１０４によって一定の間隙を保って貼り合わせられるとともに、この間隙に電気光学材料としての液晶（例えば、Twisted Nematic Type）１０５が挟持された構造となっている。なお、液晶材料はＴＮに限らず、Supper Twisted NematIc（ＳＴＮ）型液晶、垂直配向型液晶、ねじれの無い水平配向型液晶など各種ネマチック液晶、高分子分散型液晶、強誘電液晶や双安定型ＴN（Bi-stable Twisted Nematic）型液晶等、種々用いることができる。なお、実際には、シール材１０４には切欠部分があって、ここを介して液晶１０５が封入された後、封止材により封止されるが、これらの図においては省略されている。
【００９１】
ここで、上記各実施形態においては、素子基板１０１を、上述したようにガラスまたは石英等の透明基板とした。従って、画素電極１１８をアルミニウム等の反射性金属によって形成すれば反射型表示装置として用いることができる一方、画素電極１１８をＩＴＯ（Indium Tin 0xide）等の透明薄膜によって形成すれば透過型表示装置として用いることができる。
【００９２】
このように、上記各実施形態においては、素子基板１０１をガラスや石英等の透明な絶縁基板とし、ここに、画素電極１１８に接続されるトランジスタ１１６や、駆動回路の構成素子などを、基板上に堆積又は貼付けた半導体薄膜に形成したＴＦＴで構成したが、本発明を適用できるのは、かかる電気光学装置に限られない。例えば、素子基板１０１を半導体基板とし、この半導体基板にＭＯＳ型トランジスタ（ＭＯＳＦＥＴ）等を形成するようにしてもよい。ただし、この場合、素子基板は不透明であるから、画素電極１１Ｂはアルミニウム等の反射性金属によって形成され、反射型表示装置として用いられることとなる。
【００９３】
さて、素子基板１０１において、シール材１０４の内側かつ表示領域１０１ａの外側領域には、遮光膜１０６が設けられている。この遮光膜１０６が形成される領域内のうち、領域１３０ａには走査線駆動回路１３０が形成され、また、領域１４０ａにはデータ線駆動回路１４０が形成されている。すなわち、遮光膜１０６は、この領域に形成される駆動回路に光が入射するのを防止している。
【００９４】
また、素子基板１０１において、データ線駆動回路１４０が形成される領域１４０ａの外側であって、シール材１０４を隔てた領域１０７には、複数の接続端子が形成されて、外部からの制御信号や電源などが入力される構成となっている。
【００９５】
一方、対向基板１０２の対向電極１０８は、基板貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材（図示省略）によって、素子基板１０１における接続端子と電気的な導通が図られている。すなわち、対向電極電圧ＬＣＣＯＭは、素子基板１０１に設けられた接続端子と導通材とを介して対向電極１０８に印加される構成となっている。
【００９６】
ほかに、対向基板１０２には、電気光学装置１００の用途に応じて、例えば、直視型であれば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、金属材料や樹脂などからなる遮光膜（プラックマトリクス）が設けられる。なお、色光変調の用途の場合には、例えば、後述する３板式プロジェクタのライトバルブとして用いる場合には、カラーフィルタは形成されない。また、直視型の場合、電気光学装置１００に光を対向基板１０２側から照射するフロントライトなどが必要に応じて設けられる。くわえて、素子基板１０１および対向基板１０２の電極形成面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）などが設けられて、電圧無印加状態における液晶分子の配向方向を規定する一方、対向基板１０１の側には、配向方向に応じた偏光子（図示省略）が設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【００９７】
Ｇ：電子機器
次に、上述した液晶装置を具体的な電子機器に用いた例のいくつかについて説明する。
【００９８】
＜その１：プロジェクタ＞
まず、実施形態に係る電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図１５は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置されている。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクタ１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。これにより、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることとなる。
【００９９】
さて、偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、反射型の電気光学装置１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、反射型の液電気光学装置１００Ｒによって変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、反射型の電気光学装置１００Ｇによって変調される。
【０１００】
このようにして、電気光学装置１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッタ１１４０によって順次合成された後、投写光学系１１６０によって、スクリーン１１７０に投写されることとなる。なお、電気光学装置１００Ｒ、１００Ｂおよび１００Ｇには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは必要ない。
【０１０１】
＜その２：モバイル型コンピュータ＞
次に、上記電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１６は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、表示ユニット１２０６とから構成されている。この表示ユニット１２０６は、先に述べた電気光学装置１００の前面にフロントライトを付加することにより構成されている。
【０１０２】
なお、この構成では、電気光学装置１００を反射直視型として用いることになるので、画素電極１１８において、反射光が様々な方向に散乱するように、凹凸が形成される構成が望ましい。
【０１０３】
＜その３：携帯電話機＞
さらに、上記電気光学装置を、携帯電話機に適用した例について説明する。図１７は、この携帯電話機の構成を示す斜視図である。図において、携帯電話機１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６とともに、電気光学装置１００を備えるものである。この電気光学装置１００にも、必要に応じてその前面にフロントライトが設けられる。また、この構成でも、電気光学装置１００が反射直視型として用いられることになるので、画素電極１１８に凹凸が形成される構成が望ましい。
【０１０４】
なお、電子機器としては、図１３〜図１７を参照して説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、実施形態や応用形態に係る電気光学装置が適用可能なのは言うまでもない。
【図面の簡単な説明】
【図１】 本発明の第１，第２及び第３の実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】 本発明の第１の実施形態における図１の画素１１０の構成を示すブロック図である。
【図３】 図１における走査線駆動回路１３０の構成を示すブロック図である。
【図４】 図１におけるデコード回路２１０のデコード機能を示す真理値表である。
【図５】 図１におけるデコード回路２１０のデコード機能を示す真理値表である。
【図６】 図１におけるデータ線駆動回路１７０の構成を示すブロック図である。
【図７】 図１における極性反転データ回路２４０の構成を示すブロック図である。
【図８】 本発明の第１，第２及び第３の実施形態に係る電気光学装置の動作を示すタイミングチャートである。
【図９】 同電気光学装置における画素に印加される電圧を例示するタイミングチャートである。
【図１０】 同電気光学装置における画素に印加される電圧を例示するタイミングチャートである。
【図１１】 本発明の第２の実施形態における図１の画素１１０の構成を示すブロック図である。
【図１２】 本発明の第３の実施形態における図１の画素１１０の構成を示すブロック図である。
【図１３】 本発明の第１，第２及び第３の実施形態に係る電気光学装置の構造を示す平面図である。
【図１４】 同電気光学装置の構造を示す断面図である。
【図１５】 同電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図１６】 同電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１７】 同電気光学装置を適用した電子機器の一例たる携帯電話機の構成を示す斜視図である。
【図１８】 対向電極１０８に印加される対向電極電圧Ｖcomを電源電圧及び接地電圧の中央値とした場合の画素電極に印加される電圧の関係を示す図である。
【図１９】 （ａ）および（ｂ）は、交流駆動の場合の画素電極に印加される電圧の関係を示す図である。
【符号の説明】
１……コントローラ
２……走査タイミング生成回路
３……メモリ制御回路
１００……電気光学装置
１０１……素子基板
１０１ａ……表示領域
１０２……対向基板
１０５……液晶(電気光学材料)
１０８……対向電極
１６０，１３２1，１３２2，１３２m……ラッチ
１１０……画素
１１２，１２０……走査線
１１４，１１５……データ線
１１６，１１７，１２１，１２２，１２３，１２４……トランジスタ
１１８……画素電極
１３０……走査線駆動回路
１３１1，１３１2，１３１3，１３１m……クロックドインバータ
１３３1，１３３2，１３３m……アンド回路
１３４1，１３４2，１３４m……オア回路
１７０……データ線駆動回路
１８１1，１８１2，１８１3，１８１n……クロックドインバータ
１８２1，１８２2，１８２n……ラッチ
１９１1，１９１2，１９１3，１９１n……トランスファゲート
１９２1，１９２2，１９２3，１９２n……トランスファゲート
２０１，２０２，２４１，２４２……インバータ
２１０……デコード回路
２３０……フィールドメモリ回路
２４０……極性反転データ回路
２４３1，２４３2，２４３3，２４３n……トランスファゲート
２４４1，２４４2，２４４3，２４４n……トランスファゲート
【発明の属する技術分野】
本発明は、画素のオン／オフの時間軸上の変調，または画素に印加する電圧により階調表示制御を行う電気光学装置の駆動回路，駆動方法および電気光学装置ならびに電子機器に関する。
【０００２】
【従来の技術】
電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に変わるディスプレイデバイスとして、各種情報処理機器の表示部や液晶テレビなどに広く用いられている。
【０００３】
ここで、従来の電気光学装置は、例えば、次のように構成されている。すなわち、従来の電気光学装置は、マトリクス状に配列した画素電極と、この画素電極に接続されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）のようなスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板の間に充填された電気光学材料たる液晶とから構成される。そして、このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して画素電極に、階調に応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素毎に液晶の配向状態が変化するので、画素毎に濃度が変化することとなる。このため、階調表示することが可能となるのである。
【０００４】
上記の方法以外の階調表示方式として、蓄積させる電荷量を一定にし、階調に応じて電荷が蓄積されている時間を制御する方法もある。この方法において、液晶に印加される電圧の大きさを信号電圧と同じ大きさに設定しておけば、画素の駆動を周辺回路と同じデジタル信号のみによって行えるという利点がある。
【０００５】
【発明が解決しようとする課題】
しかしながら、液晶表示装置においては、階調を表現する電圧が常に同一方向、極性であると液晶のオン／オフ特性が劣化してしまう欠点がある。
このため、一般的に、液晶表示装置は、液晶の寿命を延ばす目的で、液晶に印加される電界の向きを変更するための交流駆動が必須要素となっている。
画素における画素電極に対して、画素をオン／オフする電圧の印加の制御を行うスイッチング素子にＴＦＴを用いた液晶表示装置の場合、画素に対する交流駆動を実現するためには、以下に示す方法がある。
【０００６】
まず、従来例として、図１８に示す様に、駆動電圧ＶDDと接地電圧ＶSSとの間、例えば、これらの電圧の中間の値を対向電極の基準電位Ｖcomとし、フィールド毎に交互に、上記基準電位に対して正方向または負方向へ電圧を上記画素電極側へ印加する交流駆動がある。
しかしながら、必要なコントラストを得るためには、ある程度の大きさの画素電極及び対向電極との間の電圧差が必要である（正方向の電圧差ＶPW，負方向の電圧差ＶNW）。
このため、上記構成でコントラストを得るためには、駆動電圧を大きくする必要があるが、スイッチング素子を高耐圧にし、走査線及びデータ線の駆動回路を高耐圧用に変更するため、駆動素子が大型化する。
また、携帯機器の表示装置として使用する場合、ロジック回路の電源電圧と、液晶表示装置の駆動電圧との２電源を持つことが小型化された携帯機器においては不利であり、ロジック回路の電源電圧を液晶表示装置の駆動電圧として利用することが求められている。
したがって、上述した駆動電圧と接地電圧との中間値を対向電極に印加する基準電位とした交流駆動は、今後の液晶表示装置の利用形態にはそぐわない。
【０００７】
上記欠点を改善する画素の交流駆動の方法として、図１９に示す様に、対向電極に印加する共通電位を、例えば、１フィールド毎に、図１９（ａ）及び図１９（ｂ）に示す電圧へ変更することが考えられる。
すなわち、基準電位が接地電圧の場合、駆動電圧方向に対して接地電圧から駆動電圧までの電圧ＶPWの印加が可能となり、かつ、基準電位が駆動電圧の場合、接地電圧方向に対して駆動電圧から接地電圧までの電圧ＶNWの印加が可能となり、液晶表示装置に供給する電圧があまり高くなくても、十分なコントラストが取れ、また、電圧による階調制御においては階調度を高く設定することが可能となる。
また、上記交流駆動方法においては、ロジック回路の電源電圧を駆動電圧として用いることができ、高耐圧用の回路を必要としないため、回路構成が単純となる。
【０００８】
しかしながら、上述した画素の交流駆動の方法においては、対向電極の電圧を変更するときに、画素電極と対向電極との間の液晶の容量成分を通り電流がながれ、この余分な電流が全ての画素において発生するため、電気光学装置の駆動における消費電力が大幅に増加してしまう。
このため、上述した画素の交流駆動の方法においては、対向電極の基準電圧を変更するために、電極に大量の電流を供給するための能力を持つドライバを設ける必要があり、そのドライバ面積のために、光学表示装置が大型化してしまう問題がある。
また、電圧の変更過程において、表示内容が不定となり、表示品質が著しく損なわれる結果となる。
このような理由から、上述した画素の交流駆動の方法においては、消費電力が増加し、かつ光学表示装置のサイズが大型化してしまうため、携帯情報機器の光学表示装置として用いることが困難である。
【０００９】
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、低電圧駆動においても、高コントラスト・高品質な階調表示が可能な電気光学装置、その駆動方法、その駆動回路、さらには、この電気光学装置を用いた電子雑器を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、第１の発明は、フィールド毎に１画面分の各画素の階調データを受け取り、これらの階調データに従い、複数のデータ線と複数の走査線との各交差に対応して配設され、画素電極と、当該画素電極に対向し、基準電圧が印加される対向電極と、記憶部とを各々備えた複数の画素を駆動する電気光学装置の駆動回路であって、データ線から画素への電圧の印加を可能にする走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、前記階調信号に基づき、画素をオン状態またはオフ状態とするデータ信号を順次生成し、前記走査信号が供給されている間に、当該データ信号を各画素の記憶部に書き込むべく、各データ線に供給するデータ線駆動回路と、前記対向電極の基準電圧を第１の電圧と第２の電圧とに交互に変更する極性反転回路と、対向電極の基準電圧を、第１の電圧及び第２の電圧における一方の電圧から他方の電圧に変更するとき、画素電極の電圧を前記一方の電圧に変更する第１の変更処理の後に、同期を取り、画素電極の電圧及び対向電極の基準電圧を一方の電圧から他方の電圧に変更させる第２の変更処理を行うコントローラとを具備することを特徴とする電気光学装置の駆動回路を提供するものである。
【００１１】
この発明によれば、画素表示における交流駆動において、前記対向電極の電圧を変更する場合、当該対向電極の電圧を変更する直前に、前記画素電極の電圧を対向電極の一方のと同一にした後、対向電極及び画素電極の電圧を同期させて同一の前記他方の電圧へ変更させるため、対向電極の電圧を変更する時点において、両電極間に挟まれた部分の液晶に加わっている電位差が一定になり、液晶による容量成分に対して電流が流れ込まないため、電圧変更に対する対向電極への電荷の充電のために余分な電流を流すことなく、電圧変更における消費電流を削減することができ、極性反転回路の規模を縮小を可能とし、かつ、高速に対向電極の電圧を変更することが可能となる効果が得られる。
また、この発明によれば、前記対向電極に対して変更のための電圧を供給するための極性反転回路や配線などに接続された各周辺回路が、当該対向電極に流れる電流の影響を受けることにより誤動作を起こす問題に対しては、対向電極と画素電極との間にほとんど電流が流れないため、各周辺回路が誤動作を起こす現象を防止する効果がある。
【００１２】
第２の発明は、前記コントローラが、前記画素電極の電圧を一方の電圧への変更を、次のフィールドの開始される前に行うことを特徴とする電気光学装置の駆動回路を提供するものである。
この発明によれば、画素表示における交流駆動において、前記対向電極の電圧を変更する場合、当該対向電極の電圧を変更する直前に、前記画素電極の電圧を対向電極の一方のと同一にした後、対向電極及び画素電極の電圧を同期させて同一の前記他方の電圧へ変更させるため、対向電極の電圧を変更する時点において、画素電極の電圧が不定でなく、対向電極と画素電極とによる容量に対して電流が流れ込まないため、電圧変更に対する対向電極への電荷の充電のために余分な電流を流すことなく、電圧変更における消費電流を削減することができ、極性反転回路の規模を縮小を可能とし、かつ、高速に対向電極の電圧を変更することが可能となる効果が得られる。
【００１３】
第３の発明は、前記コントローラが、前記第１の変更処理のとき、前記走査線駆動回路に、前記走査線の各々に対して順次に処理を行わせ、前記第２の変更処理を行うとき、前記走査線駆動回路に全ての走査線へ走査信号を供給させたまま、全てのデータ線へ他方の電圧をデータ線駆動回路から出力させることを特徴とする電気光学装置の駆動回路を提供するものである。
この発明によれば、全ての走査線へ同時に走査信号を供給させて、電気光学装置の全ての画素電極の電圧を一括してデータ線に出力される前記一方の電圧とすることができるので、対向電極と画素電極との電圧を同期させて同一の前記他方の電圧へ変更させることができる。よって、階調制御に影響を与えないばかりでなく、対向電極の電圧を変更する時点において、液晶による容量成分に対して電流が流れ込まないため、電圧変更に対する対向電極への電荷の充電のための電流のみの消費で済み、余分な電流を流すことなく、電圧変更における消費電流を削減することができ、極性反転回路の規模を縮小を可能とし、かつ、高速に対向電極の電圧を変更することが可能となる効果が得られる。
【００１４】
第４の発明は、前記走査線駆動回路が、１フィールドを分割した複数のサブフィールドの各々において、データ線から画素への電圧の印加を可能にする走査信号を、前記走査線の各々に順次供給し、
前記データ線駆動回路が、画素をオンまたはオフする電圧の印加を指示するデータ信号を前記階調データに応じて順次生成し、当該データ信号を各画素の記憶部に書き込むべく、各データ線に供給することを特徴とする電気光学装置の駆動回路を提供するものである。
【００１５】
この発明によれば、１フィールドにおいて、画素をオン／オフする電圧の印加時間が当該画素の階調に応じてパルス幅変調される結果、実行値制御による階調制御が行われることになる。この際、各サブフィールドにおいては、画素のオン／オフを指示するだけで済むので、画素への指示信号として、２値信号（すなわち、「Ｈ」レベルか「Ｌ」レベルかしか取り得ないデジタル信号）を用いることができる。したがって、この発明では、画素への印加信号がデジタル信号となるので、素子特性や配線抵抗など不均一性に起因する表示ムラが防止される結果、高品質かつ高精細な階調制御が可能となる。
なお、本発明において、１フィールドとは、水平同期信号及び垂直走査信号に同期して、水平走査及び垂直走査することにより、１枚のラスタ画像を形成するのに要する期間という意味合いで使用している。
【００１６】
第５の発明は、前記走査線駆動回路が、１フィールド毎に、データ線から画素への電圧の印加を可能にする走査信号を、前記走査線の各々に順次供給し、
前記データ線駆動回路が、画素を前記階調データに応じた電圧のデータ信号を、当該階調データに応じて順次生成し、当該データ信号を各画素の記憶部に書き込むべく、各データ線に供給することを特徴とする電気光学装置の駆動回路を提供するものである。
この発明によれば、階調を電圧値で表現しているため、階調を微妙な画素の透過率の変化で表すことができ、高精細な階調制御が可能となる。
【００１７】
第６の発明は、フィールド毎に１画面分の各画素の階調データを受け取り、これらの階調データに従い、複数のデータ線と複数の走査線との各交差に対応して配設され、画素電極と、当該画素電極に対向し、基準電圧が印加される対向電極と、記憶部とを各々備えた複数の画素を駆動する電気光学装置の駆動方法であって、データ線駆動回路が、前記階調信号に基づき、画素をオン状態またはオフ状態とするデータ信号を順次生成し、当該データ信号を各画素の記憶部に書き込むべく、各データ線に供給する過程と、走査線駆動回路が、前記データ信号がデータ線に供給される毎に、当該データ線から画素への電圧の印加を可能にする走査信号を、前記走査線の各々に順次供給する過程と、対向電極電圧制御回路が、前記対向電極の基準電圧を第１の電圧と第２の電圧とに交互に変更する過程と、コントローラが、対向電極の基準電圧を、第１の電圧及び第２の電圧における一方の電圧から他方の電圧に変更するとき、画素電極の電圧を前記一方の電圧に変更する第１の変更処理の後に、同期を取り、画素電極の電圧及び対向電極の基準電圧を一方の電圧から他方の電圧に変更させる第２の変更処理を行う過程とを有することを特徴とする電気光学装置の駆動方法を提供するものである。
【００１８】
この第６の発明は、上記第１の発明を電気光学装置の駆動方法として具現したものであり、上記第１の効果と同様な効果を奏する。
【００１９】
第７の発明は、前記コントローラが、前記画素電極の電圧を一方の電圧への変更を、次のフィールドの開始される前に行うことを特徴とする電気光学装置の駆動方法を提供するものである。
この第７の発明は、上記第２の発明を電気光学装置の駆動方法として具現したものであり、上記第２の効果と同様な効果を奏する。
【００２０】
第８の発明は、前記コントローラが、前記第１の処理のとき、前記走査線駆動回路に、前記走査線の各々に対して順次に処理を行わせ、前記第２の変更処理をおこなうとき、前記走査線駆動回路に全て走査線へ走査信号を供給させたまま、全てのデータ線へ他方の電圧をデータ線駆動回路から出力させることを特徴とする請求項６または請求項７に記載の電気光学装置の駆動方法を提供するものである。
【００２１】
この第８の発明は、上記第３の発明を電気光学装置の駆動方法として具現したものであり、上記第３の効果と同様な効果を奏する。
【００２２】
第９の発明は、フィールド毎に１画面分の各画素の階調データを受け取り、これらの階調データに従い、複数のデータ線と複数の走査線との各交差に対応して配設され、画素電極と、当該画素電極に対向し、基準電圧が印加される対向電極と、記憶部とを各々備えた複数の画素を有する電気光学装置であって、データ線から画素への電圧の印加を可能にする走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、前記階調信号に基づき、画素をオン状態またはオフ状態とするデータ信号を順次生成し、前記走査信号が供給されている間に、当該データ信号を各画素の記憶部に書き込むべく、各データ線に供給するデータ線駆動回路と、前記対向電極の基準電圧を第１の電圧と第２の電圧とに交互に変更する対向電極電圧制御回路と、対向電極の基準電圧を、第１の電圧及び第２の電圧における一方の電圧から他方の電圧に変更するとき、画素電極の電圧を前記一方の電圧に変更する第１の変更処理の後に、同期を取り、画素電極の電圧及び対向電極の基準電圧を一方の電圧から他方の電圧に変更させる第２の変更処理を行うコントローラとを具備することを特徴とする電気光学装置を提供するものである。
【００２３】
この第９の発明は、上記第１の発明を電気光学装置として具現したものであり、上記第１の効果と同様な効果を奏する。
【００２４】
第１０の発明は、フフィールド毎に１画面分の各画素の階調データを受け取り、これらの階調データに従い、複数のデータ線と複数の走査線との各交差に対応して配設され、画素電極と、当該画素電極に対向し、基準電圧が印加される対向電極と、当該画素電極及び当該対向電極の間に挟持された電気光学材料と、記憶部とを各々備えた複数の画素を有する電気光学装置であって、１フィールドを分割した複数のサブフィールドの各々において、データ線から画素への電圧の印加を可能にする走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、前記複数のサブフィールドの各々において、前記階調信号に基づき、画素をオン状態またはオフ状態とする電圧の印加を指示するデータ信号を順次生成し、前記走査信号が供給されている間、当該データ信号を各画素の記憶部に書き込むべく、各データ線に供給するデータ線駆動回路と、前記対向電極の基準電圧を第１の電圧と第２の電圧とに交互に変更する対向電極電圧制御回路と、対向電極の基準電圧を、第１の電圧及び第２の電圧における一方の電圧から他方の電圧に変更するとき、画素電極の電圧を前記一方の電圧に変更する第１の変更処理の後に、同期を取り、画素電極の電圧及び対向電極の基準電圧を一方の電圧から他方の電圧に変更させる第２の変更処理を行うコントローラとを具備することを特徴とする電気光学装置を提供するものである。
【００２５】
この第１０の発明は、上記第１の発明を電気光学装置として具現したものであり、上記第１の効果と同様な効果を奏する。
【００２６】
この発明は、上記電気光学装置自体を単体で製造または製造する他、この電気光学装置を表示装置として備えた電気機器として製造または販売するという態様で実施することも可能である。
【００２７】
【発明の実施の形態】
Ａ：本発明に係る電気光学装置の駆動方法の原理
まず、本実施形態に係る装置の理解を容易にするため、本実施形態における電気光学装置の駆動方法について説明する。
【００２８】
本実施形態では、基準となる、対向電極の電圧を変更する場合、画素電極の電圧を、一旦、そのフィールドにおける対向電極と同一の電圧に設定しておき、次のフィールドに変化するとき、対向電極の電圧の変化と同期させて、全ての画素電極の電圧を対向電極が変更される電圧と同一の電圧へ変更させている。
これにより、本願発明は、対向電極の基準電位を変更するとき、画素電極と対向電極とを、同期をとって同電位に変化させることにより、画素電極及び対向電極間に電流が流れず、余分な消費電流を押さえることができ、対向電極の基準電位を変更する極性反転回路の駆動能力を小さく設計することが可能となり、かつ対向電極の電圧を変化させる時間を短縮でき、画素電極の電圧を適切に制御することが可能となるので、画素の表示品質の劣化を防止することができる。
【００２９】
本実施形態は、表示する画像の階調度を駆動信号のパルス幅変調により制御する方式にも、階調度を画素に供給する電圧の値により制御する方式のいずれにも使用することが可能であるが、パルス幅変調方式の場合には、フィールドを分割したサブフィールドにおける最終サブフィールドにおいて、画素電極の電圧を、そのフィールドにおける対向電極と同一の電圧に変更する処理が設定できるため、よりパルス幅変調方式における制御が容易である。
【００３０】
Ｂ：第１の実施形態
Ｂ−１：第１の実施形態の構成
図１は、本発明の第１実施形態に係る電気光学装置の電気的な構成を示すブロック図である。この電気光学装置は、電気光学材料としてツイステッドネマチック（ＴＮ）型液晶を用いた液晶装置であり、素子基板と対向基板とが互いに一定の間隙を保って貼付され、この間隙に電気光学材料たる液晶が挟まれた構成となっている。また、この電気光学装置では、素子基板としてガラスや石英などの透明基板が用いられており、この素子基板上に画素を駆動する薄膜トランジスタ（ＴＦＴ）とともに、周辺駆動回路を構成する相補型ＴＦＴなどが形成されている。
また、第１の実施形態は、表示する画像の階調度をパルス幅変調により制御する方式における構成に対応している。
【００３１】
図１に示すように、素子基板上の表示領域１０１ａには、複数本の走査線１１２がＸ（行）方向に延在して形成され、複数本のデータ線１１４がＹ（列）方向に延在して形成されている。そして、画素１１０は、走査線１１２とデータ線１１４との各交差に対応して設けられて、マトリクス状に配列している。本実施形態では、説明の便宜上、走査線の総本数をｍ本とし、データ線１１４の総本数をｎ本として（ｍ、ｎはそれぞれ２以上の整数）、ｍ行×ｎ列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。
【００３２】
次に、図２は、図１における画素１１０の構成を例示する図である。同図に示すように、本実施形態における画素１１０は、信号データを保持する記憶部としてラッチ１６０を有しており、画素電極１１８と対向電極１０８との間に電気光学材料たる液晶１０５が挟まれて液晶層が形成されている。
ラッチ１６０は、インバータ２０１及びインバータ２０２各々が一方の入力端子と他方の出力端子とが接続されて構成されており、トランジスタ（薄膜トランジスタ；ＴＦＴ）１１６及び１１７のゲートが走査線１１２に、トランジスタ１１６のソースがデータ線１１４に、トランジスタ１１７のソースがデータ線１１５に、トランジスタ１１７のドレインが画素電極１１８及びインバータ２０１の出力端子に、トランジスタ１１６のドレインがインバータ２０１の入力端子にそれぞれ接続されている。したがって、画素電極１１８には、データ線１１５から供給されるデータ信号が保持される。
【００３３】
対向電極１０８は、画素電極１１８と対向電極１０８との間の電位差の基準となる基準電位が供給される端子ＬＣＣＯＭに接続されている。
また、対向電極１０８は、画素電極１１８と対向するように対向基板に一面に形成される透明電極である。この対向電極１０８には、極性反転回路２４０（図１参照）により生成された基準電圧（以下、「対向電極電圧Ｖcom」という）が印加されている。
ここで、データ線１１４とデータ線１１５とは相補的な関係であり、データ線１１５には、データ線１１４のデータの反転された値が、データ線駆動回路１７０から出力される。
【００３４】
再び図１において、コントローラ１は、図示せぬ上位装置から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに従って、各種のタイミング信号やクロック信号などを生成するための装置である。このタイミング信号生成回路２によって生成される信号のうち主要なものを列挙すると次の通りである。
ａ．交流化駆動信号ＦＲ
この交流化駆動信号ＦＲは、データ線駆動回路１７０から出力されるデータ信号ｄ１、ｄ２、ｄ３、…、ｄｎの駆動極性を決定するための信号である。本実施形態における交流化駆動信号ＦＲは、「Ｈ」レベルから「Ｌ」レベルヘ、「Ｌ」レベルから「Ｈ」レベルヘ、という具合に反転を繰り返す。「Ｈ」レベルのとき、図示しない極性反転回路により、対向電極１０８に「Ｈ」レベル（電源電圧ＶDD）の電圧が印加され、「Ｌ」レベルのとき、上記極性反転回路により、対向電極１０８に「Ｌ」レベル（接地電圧Ｖss）の電圧が印加される。
交流化は、一般的にはフィールド単位で行うが、サブフィールドの間で行うことも、また複数のフィールドで１回行うことも可能である。
【００３５】
ｂ．スタートパルスＤＹ
このスタートパルスＤＹは、例えば、階調度が８階調とすると、１フィールドを８分割した各サブフィールドの最初に出力されるパルス信号である。
階調度を表示するためには、７分割で十分であるが、最終サブフィールドを画素電極１１８の電圧の値を変更する期間として設ける。このため、最終サブフィールド（Ｓｆ８）の期間は、階調制御に影響を与えず、画素電極１１８の電圧の変化が十分行える時間に、階調度に応じて適時設定される。
ｃ．クロック信号ＣＬＹ
このクロック信号ＣＬＹは、走査側（Ｙ側）の水平走査期間を規定する信号である。
【００３６】
ｄ．クロック信号ＣＬＸ
このクロック信号ＣＬＸは、いわゆるドットクロックを規定する信号である。
ｅ．書込制御信号ＷＲ
この書込制御信号ＷＲは、上記上位装置から供給される階調データを、フィールドメモリ回路２３０へ書き込むタイミングを規定する信号である。
ｆ．読込制御信号ＲＤ
この読込制御信号ＲＤは、フィールドメモリ回路２３０に記憶されている階調データを読み出すタイミングを規定する信号である
【００３７】
ｇ．イネーブル信号ＥＮＸ／ＥＮＸＢ／ＥＮＹ
イネーブル信号ＥＮＸ／ＥＮＸＢは、データ線駆動回路１７０の出力を制御する信号である。
ここで、イネーブル信号ＥＮＸＢは、イネーブル信号ＥＮＸと相補的な関係であり、イネーブル信号ＥＮＸの反転されたレベルの信号が出力される。
また、イネーブル信号ＥＮＹは、走査線駆動回路１３０の出力を制御する信号である。
ｈ．イネーブル信号ＥＮＳ／ＥＮＳＢ
このイネーブル信号ＥＮＳ／ＥＮＳＢは、極性反転データ回路２４０の出力を制御する信号である。
ここで、イネーブル信号ＥＮＳＢは、イネーブル信号ＥＮＳと相補的な関係であり、イネーブル信号ＥＮＳの反転されたレベルの信号が出力される。
以上がコントローラ１におけるタイミング信号生成回路２００によって生成される主要な信号の概要である。
【００３８】
走査線駆動回路１３０は、いわゆるＹシフトレジスタと呼ばれるものであり、各サブフィールドの最初に供給されるスタートパルスＤＹをクロック信号ＣＬＹに従って転送し、走査線１１２の各々に走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍとして順次出力するものである。この走査線駆動回路１３０の具体的な構成は、図３に示される通りである。
ＹシフトレジスタのスタートパルスＤＹのシフト部分は、ラッチ１３２1〜１３２mが、各々の間にクロックドインバータ１３１1，１３１2，１３１3，…，１３１mを介して、直列に接続して構成されている。ここで、ラッチ１３２1〜１３２mは、各々２つのクロックドインバータが、それぞれの出力端子を他方の出力端子に接続して構成されている。
【００３９】
このＹシフトレジスタの構成において、走査タイミング生成回路２から出力されるスタートパルスＤＹを、クロック信号ＣＬＹ及びＣＬＹＢが入力される毎に、走査線１１２の行方向（Ｙ方向）に順次シフトさせ、走査信号Ｇ1〜Ｇmを出力する。
本願発明において用いるクロックドインバータは、制御信号としての各クロック信号が「Ｈ」レベルのとき活性化され、入力信号を反転した出力信号を出力し、クロック信号が「Ｌ」レベルのとき非活性となり、入力信号のレベルに関わらず、出力がハイインピーダンスとなる。
ここで、クロック信号ＣＬＹＢは、クロック信号ＣＬＹと相補的な関係であり、クロック信号ＣＬＹの反転されたレベルとして出力される。
また、アンド回路１３３1〜１３３mは、イネーブル信号ＥＮＹが「Ｈ」レベルの場合に、各々、ラッチ１３２1，１３２2，…，１３２mにラッチ（記憶）された２値信号のデータを出力し、イネーブル信号ＥＮＹが「Ｌ」レベルの場合に、ラッチ１３２1，１３２2，…，１３２mにラッチされているデータに無関係に「Ｌ」レベルを出力する。
【００４０】
さらに、オア回路１３４1〜１３４mは、制御信号ＳＥＴが「Ｌ」レベルの場合、通常処理として上述したように走査信号Ｇ１〜Ｇｍを出力するが、制御信号ＳＥＴが「Ｈ」レベルで入力される場合、すなわち、画素電極１１８の電圧を対向電極１０８の対向電極電圧と同一電圧に調整（変更）する場合、電気光学装置の全ての画素のトランジスタ１１６及び１１７（図２）のゲートに接続されている走査線１１２に「Ｈ」レベルの走査線信号を出力し、トランジスタ１１６及び１１７をオン状態とする。
【００４１】
フィールドメモリ回路２３０は、上位装置から入力される階調データを記憶するためのフィールドメモリが２組用意されている。
このため、コントローラ１は、片方のフィールドメモリに読込制御信号ＲＤを出力し、書き込まれている階調データを読み出しているとき、他方のフィールドメモリに書込制御信号ＷＲを出力し、上位装置からの新しい階調データを書き込む処理を行うことができる。
すなわち、読み出し及び書き込みは、１フィールドの画面の制御を行っている間に、次のフィールドの階調データを書き込めるようにするため、コントローラ１の制御により、２つのフィールドメモリにおいて交互に行われる。
【００４２】
次に、デコード回路２１０について説明する。本実施形態では、１フィールドを８個のサブフィールドＳｆ１〜Ｓｆ８に分割し、これらの各サブフィールドＳｆ１〜Ｓｆ７において、フィールドメモリ回路２３０から読み出された３ビットの階調データに応じた画素１１０のオンオフ駆動を行い、８階調の画像表示を行う。デコード回路２１０は、各サブフィールドにおいて、各画素１１０に対応した階調データに基づいて当該画素１１０のオンオフ駆動を指示する２値信号Ｄｓを生成するものである。図４及び図５はデコード回路２１０の階調データを２値信号Ｄｓに変換する機能を示す真理値表である。
【００４３】
画素１１０（図２参照）の構成により、画素電極１１８に与えられるデータの電圧が、２値信号Ｄｓの電圧の反転された電圧レベルとなる。このため、交流化信号ＦＲが「Ｈ」レベル（対向電極１０８が電源電圧ＶDD）のとき、図４においては、「Ｈ」レベルの２値信号Ｄｓが画素１１０をオン状態とする作用を呈し、「Ｌ」レベルの２値信号Ｄｓは画素１１０をオフ状態とする作用を呈するようになっている。例えば階調データが（０００）である場合には、すべてのサブフィールドＳｆ０〜Ｓｆ６において画素１１０をオフ状態とする「Ｌ」レベルの２値信号Ｄｓが出力される。また、階調データが（００１）である場合には、サブフィールドＳｆ０において画素１１０をオン状態とする「Ｈ」レベルの２値信号Ｄｓが出力され、それ以外のサブフィールドＳｆ１〜Ｓｆ６においては画素１１０をオフ状態とする「Ｌ」レベルの２値信号Ｄｓが出力される。
【００４４】
デコード回路２１０において生成された２値信号Ｄｓは、走査線駆動回路１３０からの走査信号に同期して、データ線駆動回路１７０から出力される必要がある。このため、走査タイミング生成回路２（図１）は、水平走査に同期するクロック信号ＣＬＹのレベル遷移（すなわち、立ち上がり及び立ち下がり）時に出力されるラッチパルスＬＰ（走査タイミング生成回路２の内部信号、図８参照）に同期して、ドットクロック信号に相当するクロック信号ＣＬＸを、時系列にデータ線駆動回路１７０に対して供給している。
ここで、図４に示されている階調度と２値信号Ｄｓとの関係は、交流化駆動信号ＦＲが「Ｈ」レベル、すなわち対向電極１１８の電圧Ｖcomが電源電圧ＶDDの場合である。
一方、交流化駆動信号ＦＲが「Ｌ」レベル、すなわち対向電極１１８の電圧Ｖcomが接地電圧Ｖssの場合に、デコード回路２１０は、図５に示す真理値表に基づき階調データに対応した２値信号Ｄｓの値を出力する。
すなわち、交流化駆動信号ＦＲが「Ｈ」レベルのときの階調度の場合に対して、交流化駆動信号ＦＲが「Ｌ」レベルの場合には、２値信号Ｄｓのデータが反転した関係となる。
【００４５】
次に、データ線駆動回路１７０は、上述した２値信号Ｄｓに基づいて、「Ｈ」レベルまたは「Ｌ」レベルのいずれかの電圧レベルを選択し、選択した電圧のデータ信号ｄ１、ｄ２、ｄ３、…、ｄｎを一斉に各データ線１１４に供給するためのものである。このデータ線駆動回路１７０の具体的な構成は、図６に示される通りである。
このとき、データ線駆動回路１７０は、各データ線１１４に供給されたデータ信号ｄ１、ｄ２、ｄ３、…、ｄｎの反転したレベルのデータ信号を、各々対応するデータ線１１５に供給する。
【００４６】
図６に示すように、このデータ線駆動回路１７０は、Ｘシフトレジスタ１８０、トランスファーゲート１９１1〜１９１nにより構成されている。
Ｘシフトレジスタ１８０は、入力される２値信号を反転するインバータ５００を有しており、ラッチ１８２1〜１８２nが、各々の間にクロックドインバータ１８１1，１８１2，１８１3，…，１８１nを介して、直列に接続して構成されている。ここで、ラッチ１８２1〜１８２nは、各々２つのクロックドインバータが、それぞれの出力端子を他方の出力端子に接続して構成されている。
ここで、Ｘシフトレジスタ１８０は、サブフィールドにおける走査信号が出力された後、次の走査信号が出力されるまでの期間に、デコード回路２１０から順次入力される２値信号Ｄｓを、インバータ５００により反転した後、タイミング信号生成回路２から供給されるクロック信号ＣＬＸ，ＣＬＸＢに従って転送する。
【００４７】
このとき、クロック信号ＣＬＸＢは、クロック信号ＣＬＸと相補的な関係であり、クロック信号ＣＬＸの反転されたレベルの信号が出力される。
そして、Ｘシフトレジスタ１８０は、１走査線分の２値信号Ｄｓが転送された後、走査信号が入力される時点で同期して、イネーブル信号ＥＮＸが「Ｈ」レベル，イネーブル信号ＥＮＸＢが「Ｌ」レベルとなり、トランスファーゲート１９１1〜１９１n及びトランスファーゲート１９２1〜１９２nがオン状態となり、転送されて保持されている２値信号ＤｓがＸシフトレジスタ１８０の各ノードから、各データ線へ各々データ信号ｄ１，ｄ２，…，ｄｎ、データ信号ｄ１Ｂ，ｄ２Ｂ，…，ｄｎＢとして出力される。
【００４８】
一方、イネーブル信号ＥＮＸが「Ｌ」レベル，イネーブル信号ＥＮＸＢが「Ｈ」レベルの場合、各トランスファーゲート１９１〜１９４がオフ状態（出力がハイインピーダンス状態）となり、Ｘシフトレジスタ１８０の各ノードのデータは、信号線へ出力されない。
このとき、データ信号ｄ１Ｂは、データ信号ｄ１と相補的な関係であり、データ信号ｄ１の反転されたデータが出力される。
例えば、データ信号ｄ１／ｄ１Ｂは、各々、図２の画素におけるデータ線１１４，１１５に出力される。他のデータ信号も、データ信号ｄ１／ｄ１Ｂと同様な関係を有する。
【００４９】
次に、極性反転データ回路２４０は、極性反転信号ＦＲに基づき、一斉に、画素電極１１８の電圧が対向電極１０８の対向電極電圧と同一の電圧となるデータ信号を、図１における全てのデータ線１１４及び全てのデータ線１１５に対して供給するためのものである。
すなわち、極性反転データ回路２４０は、極性反転信号ＦＲが「Ｈ」レベルの場合、対向電極１０８が「Ｈ」レベルであるので、画素電極１１８を「Ｈ」レベルとするため、画面操作の間、全てのデータ線１１４へ「Ｌ」レベルの制御信号を、また全てのデータ線１１５に対して「Ｈ」レベルのデータ信号を供給する。その後、対向電極の電圧を変更するタイミングに合わせて（交流化駆動信号ＦＲに同期して）、それぞれのデータ線に出力しているデータ信号の極性を反転する。
この極性反転データ回路２４０の具体的な構成は、図７に示される通りである。
【００５０】
図７に示すように、極性反転データ回路２４０は、入力される極性反転信号ＦＲをインバータ２４１により反転させ、トランスファゲート２４３1〜２４３n，及びインバータ２４２へ出力する。
インバータ２４２は、インバータ２４１から入力される信号を反転し、すなわち極性反転信号ＦＲと同レベルへ戻し、トランスファゲート２４４1〜２４４nへ出力する。
トランスファーゲート２４３1〜２４３n及びトランスファーゲート２４４1〜２４４nは、イネーブル信号ＥＮＳが「Ｈ」レベルであり、イネーブル信号ＥＮＳＢが「Ｌ」レベルのとき、各々オン状態となり、インバータ２４１及びインバータ２４２から入力されるデータ信号を、各々全てのデータ線１１４，全てのデータ線１１５へ各々出力する。
【００５１】
これにより、極性反転データ回路２４０は、極性反転信号ＦＲに基づき、一斉に、画素電極１１８の電圧が対向電極１０８の対向電極電圧と同一の電圧となるデータ信号を、全てのデータ線１１４及び全てのデータ線１１５に対して供給することが可能となる。
一方、トランスファーゲート２４３1〜２４３n，及びトランスファーゲート２４４1〜２４４nは、イネーブル信号ＥＮＳが「Ｈ」レベルであり、イネーブル信号ＥＮＳＢが「Ｌ」レベルのとき、出力がハイインピーダンス状態となる。
【００５２】
なお、上述した走査線駆動回路１３０およびデータ線駆動回路１７０を構成するトランジスタは、素子基板上に形成されたＴＦＴにより構成することができる。
【００５３】
Ｂ−２：第１実施形態の動作
次に、上述した実施形態に係る電気光学装置の動作について説明する。図８および図９は、この電気光学装置の動作を示すタイミングチャートである。
図８に示すように、スタートパルスＤＹは、１フィールドを分割した８個の、各サブフィールドの開始タイミングにおいてタイミング信号生成回路２から出力される。
【００５４】
ここで、サブフィールドＳｆ１の開始を規定するスタートパルスＤＹが供給されると、走査線駆動回路１３０（図１参照）は、このスタートパルスＤＹをクロック信号ＣＬＹに従って転送し、この結果、データ転送期間（１Ｖａ）の間に、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍが順次出力される。なお、図８に示すデータ転送期間（１Ｖａ）は、各サブフィールドと同じかそれよりもさらに短い期間に設定されている（すなわち、１Ｖａ≦Ｓｆｋ（ｋは、１≦ｋ≦８を満たす整数）が成り立つようになっている）。ここで、データ転送期間（１Ｖａ）とは、上から数えて１本目の走査線１１２に対して走査信号Ｇ１の供給が開始されてから、ｍ本目の走査線１１２に対して走査信号Ｇｍの供給が終了するまでの期間である。
【００５５】
さて、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍは、それぞれクロック信号ＣＬＹの半周期に相当するパルス幅を有し、また、上から数えて１本目の走査線１１２に対応する走査信号Ｇ１は、スタートパルスＤＹが供給されたあと、クロック信号ＣＬＹが最初に立ち上がってから、少なくともクロック信号ＣＬＹの半周期だけ遅延して出力される。従って、サブフィールドの最初にスタートパルスＤＹが供給されてから、走査信号Ｇ１が出力されるまでに、ラッチパルスＬＰの１ショット（図８においては「ＬＰ１」と表記されている）が出力される。
【００５６】
そこで、このラッチパルスＬＰの１ショット（ＬＰ１）が出力された場合について検討してみる。まず、走査タイミング生成回路２は、このラッチパルスＬＰの１ショット（ＬＰ１）に同期させて、データ線駆動回路１７０へ、クロック信号ＣＬＸ及びクロック信号ＣＬＸＢをパルス列として供給する。そいて、Ｘシフトレジスタ１８０は、時系列に入力されるこのクロック信号ＣＬＸ及びクロック信号ＣＬＸＢに従って、デコード回路２１０から入力される２値信号Ｄｓを（図において右方向に）順次シフトさせる。そして、水平走査期間（１Ｈ）において、走査線１行分の画素に対する２値信号Ｄｓが、Ｘシフトレジスタ１８０の各ラッチ（ラッチ１８２1〜１８２n）に転送されて保持される。
【００５７】
すなわち、図６におけるＸシフトレジスタ１８０は、クロック信号ＣＬＸの１つ目のパルスの立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて１本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓを１つ目のラッチ１８２1にラッチし、次に２つ目のクロック信号ＣＬＸの立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて２本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチ１８２1にラッチするとともに、ラッチ１８２1にラッチしていたデータをラッチ１８２2へシフトさせる。以下、同様に、Ｘシフトレジスタ１８０は、上から数えて１本目の走査線１１２と、左から数えてｎ本目までの各データ線１１４との各交差に対応する各画素１１０への、デコード回路２１０から入力される２値信号Ｄｓを順次シフトさせていく。
【００５８】
これにより、まず、図１において上から１本目の走査線１１２との交差に対応する画素１行分の２値信号Ｄｓが、クロック信号ＣＬＸ及びクロック信号ＣＬＸＢに基づき、Ｘシフトレジスタ１８０の各ラッチ１８２1〜１８２nにより順次ラッチされることとなる。なお、デコーダ回路２１０は、Ｘシフトレジスタ１８０におけるシフトのタイミングに合わせて、各画素の階調データを２値信号Ｄｓに変換して出力することは言うまでもない。
【００５９】
次に、クロック信号ＣＬＹが立ち下がって、走査信号Ｇ１が出力されると、図１において上から数えて１本目の走査線１１２が選択される結果、当該走査線１１２との交差に対応する画素１１０のトランジスタ１１６及び１１７がすべてオン状態となる。一方、当該クロック信号ＣＬＹの立下りによってラッチパルスＬＰが出力される。そして、このラッチパルスＬＰの立ち下がりタイミングにおいて、イネーブル信号ＥＮＸを「Ｈ」レベルとし、データ線駆動回路１７０のトランスファーゲートをオン状態として、Ｘシフトレジスタ１８０によって順次ラッチされた２値信号Ｄｓを、各ノードから対応するデータ線１１４に、データｄ1，ｄ2，…，ｄnとして、またデータ線１１５に、データｄ1Ｂ，ｄ2Ｂ，…，ｄnＢとして一斉に供給する。
【００６０】
各データ線へのデータの供給が終了して、イネーブル信号ＥＮＸが「Ｌ」レベルとなった後、図１において上から２本目の走査線１１２との交差に対応する画素１行分の２値信号Ｄｓが、Ｘシフトレジスタ１８０により順次ラッチされる。
【００６１】
そして、以降同様の動作が、ｍ本目の走査線１１２に対応する走査信号Ｇｍが出力されるまで繰り返される。なお、画素１１０に書き込まれたデータ信号は、次のサブフィールドＳｆ２における書き込みまで保持される。
【００６２】
以後、同様の動作が、サブフィールドの開始を規定するスタートパルスＤＹが供給される毎に繰り返される。
さらに、フィールドが切り換わり、交流化駆動信号ＦＲが「Ｈ」レベルから「Ｌ」レベルに反転した場合においても、各サブフィールドにおいて同様な動作が繰り返される。ただし、この場合、デコード回路２１０は、フィールドメモリ回路２３０から入力される階調データを、図４に示す真理値表ではなく図５に示す真理値表に基づいて、階調データを変換してデータＤｓとして出力する。
【００６３】
例えば、交流化駆動信号ＦＲが「Ｈ」レベルであるフィールドにおいて（Ｖcom＝ＶDD）、ある画素の階調データが（０００）であるとき、図４に示した真理値表に従う結果、当該画素１１０の画素電極１１８には、２値信号Ｄｓの電圧の反転された電圧レベルが印加されるため、１フィールド（１ｆ）にわたって「Ｈ」レベルが印加される。ここで、この「Ｈ」レベルの電圧と対向電極の電圧Ｖcomとは等しいから、１フィールドにおいて当該画素１１０の液晶層に印加される実効電圧値は「０Ｖ」となる。この結果、当該画素１１０の透過率は、階調データ（０００）に対応して０％となる。一方、次のフィールドにおいて交流化駆動信号ＦＲが「Ｌ」レベルに反転した場合（Ｖcom＝Ｖss）にも、当該画素１１０の画素電極１１８には、２値信号Ｄｓの電圧の反転された電圧レベルである「Ｌ」レベルの電圧が１フィールドにわたって印加されるため、当該画素１１０の透過率は０％となる。
【００６４】
次に、交流化駆動信号ＦＲが「Ｌ」レベルであるフィールドにおいて（Ｖcom＝Ｖss）、ある画索１１０の階調データが（００１）である場合、図４に示した真理値表に従う結果、当該画素１１０の画素電極１１８には、サブフィールドＳｆ１においては「Ｈ」レベル（電源電圧ＶDD）が、他のサブフィールドＳｆ２〜Ｓｆ７においては「Ｌ」レベル（接地電圧Ｖss）が、それぞれ印加される。すなわち、サブフィールドＳｆ１においては、対向電極１０８に印加される対向電極電圧Ｖcomと画素電極１１８に印加される電圧との差電圧である∨DDが、当該画素１１０の液晶層に対して印加される。一方、サブフィールドＳｆ２〜Ｓｆ７においては、液晶層に対して印加される電圧は０Ｖとなる。ここで、サブフィールドＳｆ１の期間が１フィールド（１ｆ）において占める割合は、Ｓｆ８を無視した場合、約１／７である。その結果、「Ｌ」レベル：「Ｈ」レベル＝６：１であり、この比により階調度が決定されることになる。
【００６５】
一方、フィールドが切換わり、交流化駆動信号ＦＲが「Ｈ」レベルとなると、１フィールドのうちのサブフィールドＳｆ１においては「Ｌ」レベル（電源電圧Ｖss）が、他のサブフィールドＳｆ２〜Ｓｆ７においては「Ｈ」レベル（接地電圧ＶDD）が、それぞれ画素電極１１８に印加される結果、上記の交流化駆動信号ＦＲが「Ｌ」レベルである場合と同様に、当該画素１１０の透過率は、階調データ（００１）に対応して１４．３％となる。ただし、上記からも明らかなように、交流化駆動信号ＦＲが「Ｈ」レベルであるフィールドにおいて液晶層に印加される電圧は、交流化駆動信号ＦＲが「Ｌ」レベルであるフィールドにおいて液晶層に印加される電圧とは極性が逆であり、かつ、その絶対値は等しくなる。ここで、交流化駆動信号ＦＲは周期的に反転を繰り返すから、液晶層に印加される電圧の極性も周期的に反転することとなる。そしてこの結果、液晶層に直流成分が印加される事態が回避されるから、液晶１０５の劣化を防止できるという効果が得られる。かかる効果は、他の階調データが与えられた場合も同様に得られることはいうまでもない。
【００６６】
次に、交流化駆動信号ＦＲが「Ｌ」レベルであるフィールドにおいて、ある画素１１０の階調データが（０１０）である場合、サブフィールドＳｆ１およびＳｆ２においては「Ｈ」レベル（電源電圧ＶDD）が、他のサブフィールドＳｆ３〜Ｓｆ７においては「Ｌ」レベル（接地電圧Ｖss）が、当該画素１１０の液晶層に印加される。ここで、サブフィールドＳｆ１〜Ｓｆ２の期間が１フィールド（１ｆ）において占める割合は、「Ｌ」レベル：「Ｈ」レベル＝５：２であり、この比により階調度が決定されることになる。交流化駆動信号ＦＲがＬレベルとなるフィールドにおいても同様である。
【００６７】
他の階調データが与えられた場合も同様である。すなわち、階調データに応じて画素をオン状態にするサブフィールドと画素１１０をオフ状態にするサブフィールドとが決定され、画素１１０をオン状態にするサブフィールドにおいては、交流化駆動信号ＦＲが「Ｈ」レベルの場合には「Ｈ」レベルの電圧が、交流化駆動信号ＦＲが「Ｌ」レベルの場合には「Ｌ」レベルの電圧が、それぞれ画素電極１１８に印加される。そしてこの結果、階調データに応じた透過率を得るための実効電圧値が液晶層に対して与えられ、当該階調データに応じた階調表示が可能となるのである。
【００６８】
このように、本実施形態によれば、１フィールドが複数のサブフィールドＳｆ１〜Ｓｆ８に分割され、各サブフィールドＳｆ１〜Ｓｆ７毎に各画素の液晶層に対して電源電圧ＶDDまたは接地電圧Ｖssが印加されて、１フィールドにおける実効電圧値が制御される。従って、駆動回路などの周辺回路においては、従来の技術の下では不可欠であった高精度のＤ／Ａ変換回路やオペアンプ等のアナログ信号を処理するための回路は不要となる。このため、回路構成が大幅に簡略化されるので、装置全体のコストを低く抑えることができる。さらに、画素の液晶層に与えられる電圧は「Ｌ」レベル（接地電圧Ｖss＝０Ｖ）または「Ｈ」レベル（電源電圧ＶDD）のいずれかであり、２値的であるとともに、そのレベルはラッチ回路１００により直接に液晶に供給されるので、素子特性や配線抵抗などの不均一性に起因する表示ムラが原理的に発生しない。このため、本実施形態に係る電気光学装置によれば、高品質かつ高精細な階調表示が可能となる。
【００６９】
次に、階調データを表現するサブフィールドＳｆ１〜サブフィールドＳｆ７の後のサブフィールドＳｆ８近傍における動作について図９のタイミングチャートを用いて説明する。図９は、特定の走査線に接続された画素について、対向電極１０８と画素電極１１８とに印加される電圧の関係を示すタイミングチャートである。
サブフィールドＳｆ８の期間は時間Ｔｓに対応しており、この時間Ｔｓは画素の階調制御には寄与しない。
走査タイミング生成回路２により、時刻ｔ1において注目している画素が属する走査線を選択する。この過程において、イネーブル信号ＥＮＳは、「Ｈ」レベルに設定されており、また極性反転データ回路２４０の出力は対向電極１０８と同じレベル（この場合は「Ｈ」レベル）に設定されているので画素電極１１８の電圧も「Ｈ」レベルに設定（セット）される。このとき液晶は、電界が印加されない状態となる。
【００７０】
次に、全ての走査線にわたり、上記の書込み処理が終了した後、時刻ｔ2において、走査タイミング生成回路２が極性反転信号ＦＲを「Ｈ」レベルから「Ｌ」レベルに遷移したとき、画素電極１１８と対向電極１０８とは同期した状態で、「Ｈ」レベルから「Ｌ」レベルへ遷移させる。
このとき、走査タイミング生成回路２は、イネーブル信号ＥＮＳを「Ｈ」レベルに保ち、また、制御信号ＳＥＴを「Ｈ」レベルに遷移させる。この状態のまま、極性反転データ回路２４０の出力を、対向電極１０８の電圧変化と同期させて変化することにより、極性反転が行われる。この処理の後、制御信号ＳＥＴは「Ｌ」レベルに、またイネーブル信号ＥＮＳも「Ｌ」レベルに遷移させ、全ての画素１１０のトランジスタ１１６及び１１７をオフ状態とする。この過程は、全ての画素に対して同時に行われ、また液晶に電界が印加されない状態が維持されている。
次に、時刻ｔ2〜時刻ｔ3の間の期間は、図８で説明した処理が行われ、サブフィールドＳｆ１〜サブフィールドＳｆ７において画素の階調制御が行われる。
ここで、時刻ｔ2〜時刻ｔ4のフィールドにおいて、対向電極１０８が「Ｌ」レベルであるため、液晶１０５に印加される電圧は、電源電圧ＶDDとなる。このとき、イネーブル信号ＥＮＳが「Ｌ」レベルのままであり、極性反転データ回路２４０の出力はハイインピーダンスとされている。
【００７１】
次に、時刻ｔ3において、走査タイミング生成回路２により、注目している画素が属する走査線が再び選択される。この過程において、イネーブル信号ＥＮＳは「Ｈ」レベルに設定されており、また極性反転データ回路２４０の出力は対向電極１０８と同じレベル（この場合は「Ｌ」レベル）に設定されているので、画素電極１１８の電圧も「Ｌ」レベルに設定（セット）される。このとき液晶は、電界が印加されない状態となる。
【００７２】
次に、全ての走査線にわたり、上記の書込処理が終了した後、時刻ｔ4において、走査タイミング生成回路２が極性反転信号ＦＲを「Ｌ」レベルから「Ｈ」レベルに遷移したとき、画素電極１１８と対向電極１０８とは同期した状態で、「Ｌ」レベルから「Ｈ」レベルへ遷移させる。
このとき、走査タイミング生成回路２は、イネーブル信号ＥＮＳを「Ｈ」レベルに保ち、また、制御信号ＳＥＴを「Ｈ」レベルにする。この状態のまま、極性反転データ回路２４０の出力を、対向電極１０８の電圧変化と同期させて変化することにより、再び極性反転が行われる。この処理の後、制御信号ＳＥＴは「Ｌ」レベルに、またイネーブル信号ＥＮＳも「Ｌ」レベルに遷移させ、全ての画素１１０のトランジスタ１１６及び１１７をオフ状態とする。この過程は、すべての画素に対して同時に行われ、また液晶に電界が印加されない状態が維持されている。
次に、時刻ｔ4〜時刻ｔ5の間の期間は、図８で説明した処理が行われ、サブフィールドＳｆ１〜サブフィールドＳｆ７において画素の階調制御が行われる。ここで、時刻ｔ4〜時刻ｔ6のフィールドにおいて、対向電極１０８が「Ｈ」レベルであるため、液晶１０５に印加される電圧は、電源電圧ＶDDの極性が反転した「−ＶDD」となる。このとき、イネーブル信号ＥＮＳが「Ｌ」レベルのままであり、極性反転データ回路２４０の出力はハイインピーダンスとされている。
【００７３】
上記図９は、走査線１１２の１本について示したものであり、図１０にｍ本の走査線に対応する画素電極の電圧変化のタイミングチャートが示されている。
走査線１行目に対応する画素電極の電圧変化と、走査線２行目に対応する画素電極の電圧変化とは、極性反転データ回路２４０による画素へのデータ書込みに要する時間dだけずれている。そして、最後の走査線ｎ行目に対応する画素電極の電圧が変化するのは、走査線１行目の画素電極から時間(n-1)・dだけ遅れている。実際に、１フィールド（時間Ｔ）において、図８において説明した階調制御を行う時間は、「Ｔ−（(n-1)・d）」となる。
しかしながら、時間d自体は１サブフィールドの時間に対して、非常に短く、この時間(n-1)・dは階調制御に対して影響を与えない時間にする必要がある。また、図９における時間Ｔsは、サブフィールドＳｆ８としているが、階調制御に寄与させる必要がないので、できるだけ短い時間にしたほうが良い（例えば、１０ナノ秒程度）。
【００７４】
上述したように、本実施形態によれば、交流駆動において、対向電極１０８の電圧を変更する場合、対向電極１０８の電圧を変更する前に、画素電極１１８の電圧を、一旦、対向電極１０８と同一にし、対向電極１０８及び画素電極１１８の電圧を同期させて同一電圧へ変更させるため、対向電極１０８の電圧を変更する時点において、対向電極１０８と画素電極１１８とに挟まれた液晶に印加されている電圧に変化がなく、よって液晶による容量成分に対して電流が流れ込まない。そのため、電圧変更時に電荷の充電のために余分な電流を流すことなく、消費電流を削減することができ、極性反転回路の規模を縮小を可能とし、かつ、高速に対向電極１０８の電圧を変更することが可能となる効果が得られる。
【００７５】
また、本実施形態によれば、対向電極１０８の電圧変化に必要な電圧を供給するための極性反転回路や配線などに接続された各周辺回路が、この対向電極１０８に流れる電流の影響を受けることにより誤動作を起こす問題に対しては、対向電極１０８と画素電極１１８との間にほとんど電流が流れないため、各周辺回路が誤動作を起こす現象を防止する効果がある。
【００７６】
ここで、上記のような駆動を行う際に、用いる液晶表示方式としては、電圧を印加しない状態で黒表示となるもの（ノーマリーブラック方式のもの）を用いる方が表示特性上有利である。なぜならば、極性反転を行うため、一旦、画素電極を対向電極と同じ極性にする際、必ず、液晶に電圧が印可されない期間が出来てしまうが、この状態で白表示になる液晶表示方式では、この期間のために黒が十分黒くならず、コントラストの低下を招くからである。ノーマリーブラック方式との組み合わせにおいては、多少、明るさが低下するものの、表示品質に与える影響は軽微である。
【００７７】
Ｃ：第２の実施形態
Ｃ−１：第２の実施形態の構成
次に、第２の実施形態に係る電気光学装置の構成について説明する。第２の実施形態の第１の実施形態の構成と異なる部分は、画素におけるラッチの構成のみであり、図２のラッチ１６０の構成に換え、図１１のラッチ１５０の構成としたものである。
図１１のラッチ１５０は、ｐチャネル型ＭＯＳのトランジスタ１２１，１２２及びｎチャネル型ＭＯＳのトランジスタ１２３，１２４で構成されたクロックドインバータのタイプであり、走査線１１２に走査線信号が「Ｈ」で入力され、走査線１２０に走査線信号が「Ｌ」レベルで入力されると、各々トランジスタ１２４，トランジスタ１２１がオン状態となり、ラッチ１５０が活性化されて、ラッチ１５０へのデータの書込状態となる。ここで、走査線１２０の信号は、走査線１１２の信号と相補的な関係であり、走査線１２０の信号の反転されたレベルである。
【００７８】
トランジスタ１２４，トランジスタ１２１がオン状態のとき、データ線１１４にデータ線駆動回路１７０から２値化信号Ｄｓが出力されると、トランジスタ１２２とトランジスタ１２３とが２値化信号Ｄｓの反転信号を出力する。
そして、走査線１１２に走査線信号が「Ｌ」で入力され、走査線１２０に走査線信号が「Ｈ」レベルで入力されると、トランジスタ１２１とトランジスタ１２４がオフ状態となり、ラッチ１５０は２値化信号Ｄｓの反転信号を保持する。また、走査線駆動回路１３０には、走査線１１２に加えて、走査線１２０に走査線１１２の走査信号の相補的なレベルの走査信号を出力する反転機能を必要とする。電気光学装置としての動作については、上述したラッチ１５０の構成以外に、第１の実施形態の動作と異なった部分がないため説明を省略する。また、第２の実施形態の効果についても第１の実施形態と同様である。
【００７９】
Ｄ：第３の実施形態
Ｄ−１：第３の実施形態の構成
次に、第３の実施形態に係る電気光学装置の構成について説明する。第３の実施形態の第１の実施形態の構成と異なる部分は、画素におけるラッチの構成のみであり、図２のラッチ１６０の構成に換え、図１２のトランスファゲート１５１の構成としたものである。
【００８０】
図１２のトランスファゲート１５１は、走査線１１２に走査線信号が「Ｈ」で入力され、走査線１２０に走査線信号が「Ｌ」レベルで入力されると、オン状態となり、データ線１１４の２値化信号Ｄｓの信号レベルが対向電極１１８に与えられ、対向電極１１８に電荷が蓄積または放電されて、対向電極１１８の電圧が２値化信号Ｄｓの信号レベルとなる。ここで、走査線１２０の信号は、第２の実施形態と同様に、走査線１１２の信号と相補的な関係であり、走査線１２０の信号の反転されたレベルである。
【００８１】
上述したように、トランスファーゲート１５１がオン状態のとき、データ線１１４にデータ線駆動回路１７０から２値化信号Ｄｓが出力されると、対向電極１１８の電圧が２値化信号Ｄｓの信号レベルとなる。
そして、走査線１１２に走査線信号が「Ｌ」で入力され、走査線１２０に走査線信号が「Ｈ」レベルで入力されると、トランスファゲート１５１がオフ状態となり、画素電極１１８の容量により２値化信号Ｄｓの電圧レベルを保持する。このため、第１の実施形態及び第２の実施形態と異なり、図４の真理値表における２値信号Ｄｓの値は、極性反転信号ＦＲが「Ｌ」レベルのとき、すなわち対向電極の電圧Ｖcomが接地電圧Ｖssのときの場合を示している。一方、極性反転信号ＦＲが「Ｈ」レベルのとき、すなわち対向電極の電圧Ｖcomが電源電圧ＶDDのときには、図４の２値信号Ｄｓが反転された値となる。
【００８２】
また、走査線駆動回路１３０には、第２の実施形態と同様に、走査線１１２に加えて、走査線１２０に走査線１１２の走査信号の相補的なレベルの走査信号を出力する反転機能を必要とする。電気光学装置としての動作については、上述したトランスファゲート１５１の構成以外に、第１の実施形態の動作と異なった部分がないため説明を省略する。また、第３の実施形態の効果についても第１の実施形態と同様である。
【００８３】
Ｅ：第４の実施形態
Ｅ−１：第４の実施形態の構成
次に、第４の実施形態に係る電気光学装置の構成について説明する。第４の実施形態の第１の実施形態の構成と異なる部分は、第３の実施形態と同様に、画素１１０におけるラッチの構成のみであり、図２のラッチ１６０の構成に換え、図１２のトランスファゲート１５１の構成としたものである。
そして、図１２の画素構成は、上述してきたパルス幅変調による階調制御だけでなく、階調データに応じた電圧値を画素電極１１８に印加した階調制御にも対応可能である。この電圧値による階調制御においては、図１におけるデコード回路２１０が必要なく、フィールドメモリ回路２３０から読み出された階調データがデータ駆動回路１７０内のＤ／Ａ変換器などにより階調データの示す階調度に対応した電圧値に変換されて、データ線１１４に各々出力される。
【００８４】
このとき、走査線駆動回路１３０は、各フィールドがサブフィールドに分解されていないので、水平同期信号Ｈｓのタイミングにより、各々の走査線１１２に順次、走査線信号Ｇ1（Ｇ2〜Ｇm）を出力する。このとき、データ線駆動回路１７０がデータ線１１４に階調度に対応した電圧値を出力するタイミングと、走査線駆動回路１３０が走査線１１２に走査信号を出力するタイミングとは、同期が取れている。これにより、各画素には、画素電極１１８と対向電極１０８とに介挿された液晶の容量成分により、データ線１１４に与えられた電圧に対応した電荷が蓄積され、この蓄積された電荷量により画素の液晶の透過率が制御され、各々の画素において所望の階調度が得られる。
【００８５】
また、交流駆動において、対向電極１０８の対向電極電圧Ｖcomを変更する場合、この変更前に画素電極１１８の電圧を対向電極１０８の対向電極電圧Ｖcomと同一にする処理は、例えば、以下のように行う。
まず、コントローラ１内部のタイマ機能により、図９において、極性反転信号ＲＦの変化点から時間「Ｔ−Ｔｓ」経過した時点（時刻ｔ1，ｔ3，ｔ5，…）を検出し、検出信号を出力させる。この検出信号に基づき、走査タイミング生成回路２は、セット信号ＳＥＴを「Ｈ」レベルとし、走査線１１４の全てに走査線信号を出力するとともに、イネーブル信号ＥＮＳを「Ｌ」レベルから「Ｈ」レベルへ遷移させる。
【００８６】
これにより、画素電極１１８の電圧は対向電極１０８の対向電極電圧Ｖcomの電圧値と等しくなる。
そして、第１〜第３の実施形態と同様に、時刻ｔ2（またはｔ4，ｔ6，…）において、対向電極１０８（極性反転信号ＦＲ）が異なったレベルに変化するとき、対向電極１０８と画素電極１１８とが同期を取り（同時に）、異なった電圧レベル、例えば、極性反転信号ＦＲが「Ｈ」レベルから「Ｌ」レベルへ遷移したとすると、対向電極１０８と画素電極１１８とが同期を取り、「Ｈ」レベルから「Ｌ」レベルに電圧が変更される。
【００８７】
上述したように、本実施形態によれば、交流駆動において、対向電極１０８の電圧を変更する場合、対向電極１０８の電圧を変更する前に、画素電極１１８の電圧を、一旦、対向電極１０８と同一にし、対向電極１０８及び画素電極１１８の電圧を同期させて同一電圧へ変更させるため、対向電極１０８の電圧を変更する時点において、対向電極１０８と画素電極１１８とに挟まれた液晶に印加されている電圧に変化がなく、よって液晶による容量成分に対して電流が流れ込まない。そのため、電圧変更時に電荷の充電のために余分な電流を流すことなく、消費電流を削減することができ、極性反転回路の規模を縮小を可能とし、かつ、高速に対向電極１０８の電圧を変更することが可能となる効果が得られる。
【００８８】
また、本実施形態によれば、対向電極１０８の電圧変化に必要な電圧を供給するための極性反転回路や配線などに接続された各周辺回路が、この対向電極１０８に流れる電流の影響を受けることにより誤動作を起こす問題に対しては、対向電極１０８と画素電極１１８との間にほとんど電流が流れないため、各周辺回路が誤動作を起こす現象を防止する効果がある。
【００８９】
Ｆ：液晶装置の全体構成
次に、上述した実施形態や応用形態に係る電気光学装置の構造について、図１３および図１４を参照して説明する。ここで、図１３は、電気光学装置１００の構成を示す平面図であり、図１４は、図１３におけるＡ−Ａ’線の断面図である。
【００９０】
これらの図に示されるように、電気光学装置１００は、画素電極１１８などが形成された素子基板１０１と、対向電極１０８などが形成された対向基板１０２とが、互いにシール材１０４によって一定の間隙を保って貼り合わせられるとともに、この間隙に電気光学材料としての液晶（例えば、Twisted Nematic Type）１０５が挟持された構造となっている。なお、液晶材料はＴＮに限らず、Supper Twisted NematIc（ＳＴＮ）型液晶、垂直配向型液晶、ねじれの無い水平配向型液晶など各種ネマチック液晶、高分子分散型液晶、強誘電液晶や双安定型ＴN（Bi-stable Twisted Nematic）型液晶等、種々用いることができる。なお、実際には、シール材１０４には切欠部分があって、ここを介して液晶１０５が封入された後、封止材により封止されるが、これらの図においては省略されている。
【００９１】
ここで、上記各実施形態においては、素子基板１０１を、上述したようにガラスまたは石英等の透明基板とした。従って、画素電極１１８をアルミニウム等の反射性金属によって形成すれば反射型表示装置として用いることができる一方、画素電極１１８をＩＴＯ（Indium Tin 0xide）等の透明薄膜によって形成すれば透過型表示装置として用いることができる。
【００９２】
このように、上記各実施形態においては、素子基板１０１をガラスや石英等の透明な絶縁基板とし、ここに、画素電極１１８に接続されるトランジスタ１１６や、駆動回路の構成素子などを、基板上に堆積又は貼付けた半導体薄膜に形成したＴＦＴで構成したが、本発明を適用できるのは、かかる電気光学装置に限られない。例えば、素子基板１０１を半導体基板とし、この半導体基板にＭＯＳ型トランジスタ（ＭＯＳＦＥＴ）等を形成するようにしてもよい。ただし、この場合、素子基板は不透明であるから、画素電極１１Ｂはアルミニウム等の反射性金属によって形成され、反射型表示装置として用いられることとなる。
【００９３】
さて、素子基板１０１において、シール材１０４の内側かつ表示領域１０１ａの外側領域には、遮光膜１０６が設けられている。この遮光膜１０６が形成される領域内のうち、領域１３０ａには走査線駆動回路１３０が形成され、また、領域１４０ａにはデータ線駆動回路１４０が形成されている。すなわち、遮光膜１０６は、この領域に形成される駆動回路に光が入射するのを防止している。
【００９４】
また、素子基板１０１において、データ線駆動回路１４０が形成される領域１４０ａの外側であって、シール材１０４を隔てた領域１０７には、複数の接続端子が形成されて、外部からの制御信号や電源などが入力される構成となっている。
【００９５】
一方、対向基板１０２の対向電極１０８は、基板貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材（図示省略）によって、素子基板１０１における接続端子と電気的な導通が図られている。すなわち、対向電極電圧ＬＣＣＯＭは、素子基板１０１に設けられた接続端子と導通材とを介して対向電極１０８に印加される構成となっている。
【００９６】
ほかに、対向基板１０２には、電気光学装置１００の用途に応じて、例えば、直視型であれば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、金属材料や樹脂などからなる遮光膜（プラックマトリクス）が設けられる。なお、色光変調の用途の場合には、例えば、後述する３板式プロジェクタのライトバルブとして用いる場合には、カラーフィルタは形成されない。また、直視型の場合、電気光学装置１００に光を対向基板１０２側から照射するフロントライトなどが必要に応じて設けられる。くわえて、素子基板１０１および対向基板１０２の電極形成面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）などが設けられて、電圧無印加状態における液晶分子の配向方向を規定する一方、対向基板１０１の側には、配向方向に応じた偏光子（図示省略）が設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【００９７】
Ｇ：電子機器
次に、上述した液晶装置を具体的な電子機器に用いた例のいくつかについて説明する。
【００９８】
＜その１：プロジェクタ＞
まず、実施形態に係る電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図１５は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置されている。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクタ１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。これにより、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることとなる。
【００９９】
さて、偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、反射型の電気光学装置１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、反射型の液電気光学装置１００Ｒによって変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、反射型の電気光学装置１００Ｇによって変調される。
【０１００】
このようにして、電気光学装置１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッタ１１４０によって順次合成された後、投写光学系１１６０によって、スクリーン１１７０に投写されることとなる。なお、電気光学装置１００Ｒ、１００Ｂおよび１００Ｇには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは必要ない。
【０１０１】
＜その２：モバイル型コンピュータ＞
次に、上記電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１６は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、表示ユニット１２０６とから構成されている。この表示ユニット１２０６は、先に述べた電気光学装置１００の前面にフロントライトを付加することにより構成されている。
【０１０２】
なお、この構成では、電気光学装置１００を反射直視型として用いることになるので、画素電極１１８において、反射光が様々な方向に散乱するように、凹凸が形成される構成が望ましい。
【０１０３】
＜その３：携帯電話機＞
さらに、上記電気光学装置を、携帯電話機に適用した例について説明する。図１７は、この携帯電話機の構成を示す斜視図である。図において、携帯電話機１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６とともに、電気光学装置１００を備えるものである。この電気光学装置１００にも、必要に応じてその前面にフロントライトが設けられる。また、この構成でも、電気光学装置１００が反射直視型として用いられることになるので、画素電極１１８に凹凸が形成される構成が望ましい。
【０１０４】
なお、電子機器としては、図１３〜図１７を参照して説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、実施形態や応用形態に係る電気光学装置が適用可能なのは言うまでもない。
【図面の簡単な説明】
【図１】 本発明の第１，第２及び第３の実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】 本発明の第１の実施形態における図１の画素１１０の構成を示すブロック図である。
【図３】 図１における走査線駆動回路１３０の構成を示すブロック図である。
【図４】 図１におけるデコード回路２１０のデコード機能を示す真理値表である。
【図５】 図１におけるデコード回路２１０のデコード機能を示す真理値表である。
【図６】 図１におけるデータ線駆動回路１７０の構成を示すブロック図である。
【図７】 図１における極性反転データ回路２４０の構成を示すブロック図である。
【図８】 本発明の第１，第２及び第３の実施形態に係る電気光学装置の動作を示すタイミングチャートである。
【図９】 同電気光学装置における画素に印加される電圧を例示するタイミングチャートである。
【図１０】 同電気光学装置における画素に印加される電圧を例示するタイミングチャートである。
【図１１】 本発明の第２の実施形態における図１の画素１１０の構成を示すブロック図である。
【図１２】 本発明の第３の実施形態における図１の画素１１０の構成を示すブロック図である。
【図１３】 本発明の第１，第２及び第３の実施形態に係る電気光学装置の構造を示す平面図である。
【図１４】 同電気光学装置の構造を示す断面図である。
【図１５】 同電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図１６】 同電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１７】 同電気光学装置を適用した電子機器の一例たる携帯電話機の構成を示す斜視図である。
【図１８】 対向電極１０８に印加される対向電極電圧Ｖcomを電源電圧及び接地電圧の中央値とした場合の画素電極に印加される電圧の関係を示す図である。
【図１９】 （ａ）および（ｂ）は、交流駆動の場合の画素電極に印加される電圧の関係を示す図である。
【符号の説明】
１……コントローラ
２……走査タイミング生成回路
３……メモリ制御回路
１００……電気光学装置
１０１……素子基板
１０１ａ……表示領域
１０２……対向基板
１０５……液晶(電気光学材料)
１０８……対向電極
１６０，１３２1，１３２2，１３２m……ラッチ
１１０……画素
１１２，１２０……走査線
１１４，１１５……データ線
１１６，１１７，１２１，１２２，１２３，１２４……トランジスタ
１１８……画素電極
１３０……走査線駆動回路
１３１1，１３１2，１３１3，１３１m……クロックドインバータ
１３３1，１３３2，１３３m……アンド回路
１３４1，１３４2，１３４m……オア回路
１７０……データ線駆動回路
１８１1，１８１2，１８１3，１８１n……クロックドインバータ
１８２1，１８２2，１８２n……ラッチ
１９１1，１９１2，１９１3，１９１n……トランスファゲート
１９２1，１９２2，１９２3，１９２n……トランスファゲート
２０１，２０２，２４１，２４２……インバータ
２１０……デコード回路
２３０……フィールドメモリ回路
２４０……極性反転データ回路
２４３1，２４３2，２４３3，２４３n……トランスファゲート
２４４1，２４４2，２４４3，２４４n……トランスファゲート
Claims (11)
- フィールド毎に１画面分の各画素の階調データを受け取り、これらの階調データに従い、複数のデータ線と複数の走査線との各交差に対応して配設され、画素電極と、当該画素電極に対向し、基準電圧が印加される対向電極と、記憶部とを各々備えた複数の画素を駆動する電気光学装置の駆動回路であって、
データ線から画素への電圧の印加を可能にする走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、
前記階調信号に基づき、画素をオン状態またはオフ状態とするデータ信号を順次生成し、前記走査信号が供給されている間に、当該データ信号を各画素の記憶部に書き込むべく、各データ線に供給するデータ線駆動回路と、
前記対向電極の基準電圧を第１の電圧と第２の電圧とに交互に変更する極性反転回路と、
対向電極の基準電圧を、第１の電圧及び第２の電圧における一方の電圧から他方の電圧に変更するとき、画素電極の電圧を前記一方の電圧に変更する第１の変更処理の後に、同期を取り、画素電極の電圧及び対向電極の基準電圧を一方の電圧から他方の電圧に変更させる第２の変更処理を行うコントローラと
を具備することを特徴とする電気光学装置の駆動回路。 - 前記コントローラが、前記画素電極の電圧を一方の電圧への変更を、次のフィールドの開始される前に行うことを特徴とする請求項１に記載の電気光学装置の駆動回路。
- 前記コントローラが、前記第１の変更処理のとき、前記走査線駆動回路に、前記走査線の各々に対して順次に処理を行わせ、前記第２の変更処理を行うとき、前記走査線駆動回路に全ての走査線へ走査信号を供給させたまま、全てのデータ線へ他方の電圧をデータ線駆動回路から出力させることを特徴とする請求項１または請求項２に記載の電気光学装置の駆動回路。
- 前記走査線駆動回路が、１フィールドを分割した複数のサブフィールドの各々において、データ線から画素への電圧の印加を可能にする走査信号を、前記走査線の各々に順次供給し、
前記データ線駆動回路が、画素をオンまたはオフする電圧の印加を指示するデータ信号を前記階調データに応じて順次生成し、当該データ信号を各画素の記憶部に書き込むべく、各データ線に供給することを特徴とする請求項１から請求項３のいずれか１項に記載の電気光学装置の駆動回路。 - 前記走査線駆動回路が、１フィールド毎に、データ線から画素への電圧の印加を可能にする走査信号を、前記走査線の各々に順次供給し、
前記データ線駆動回路が、画素を前記階調データに応じた電圧のデータ信号を、当該階調データに応じて順次生成し、当該データ信号を各画素の記憶部に書き込むべく、各データ線に供給することを特徴とする請求項１から請求項３のいずれか１項に記載の電気光学装置の駆動回路。 - フィールド毎に１画面分の各画素の階調データを受け取り、これらの階調データに従い、複数のデータ線と複数の走査線との各交差に対応して配設され、画素電極と、当該画素電極に対向し、基準電圧が印加される対向電極と、記憶部とを各々備えた複数の画素を駆動する電気光学装置の駆動方法であって、
データ線駆動回路が、前記階調信号に基づき、画素をオン状態またはオフ状態とするデータ信号を順次生成し、当該データ信号を各画素の記憶部に書き込むべく、各データ線に供給する過程と、
走査線駆動回路が、前記データ信号がデータ線に供給される毎に、当該データ線から画素への電圧の印加を可能にする走査信号を、前記走査線の各々に順次供給する過程と、
対向電極電圧制御回路が、前記対向電極の基準電圧を第１の電圧と第２の電圧とに交互に変更する過程と、
コントローラが、対向電極の基準電圧を、第１の電圧及び第２の電圧における一方の電圧から他方の電圧に変更するとき、画素電極の電圧を前記一方の電圧に変更する第１の変更処理の後に、同期を取り、画素電極の電圧及び対向電極の基準電圧を一方の電圧から他方の電圧に変更させる第２の変更処理を行う過程と
を有することを特徴とする電気光学装置の駆動方法。 - 前記コントローラが、前記画素電極の電圧を一方の電圧への変更を、次のフィールドの開始される前に行うことを特徴とする請求項６に記載の電気光学装置の駆動方法。
- 前記コントローラが、前記第１の処理のとき、前記走査線駆動回路に、前記走査線の各々に対して順次に処理を行わせ、前記第２の変更処理をおこなうとき、前記走査線駆動回路に全て走査線へ走査信号を供給させたまま、全てのデータ線へ他方の電圧をデータ線駆動回路から出力させることを特徴とする請求項６または請求項７に記載の電気光学装置の駆動方法。
- フィールド毎に１画面分の各画素の階調データを受け取り、これらの階調データに従い、複数のデータ線と複数の走査線との各交差に対応して配設され、画素電極と、当該画素電極に対向し、基準電圧が印加される対向電極と、記憶部とを各々備えた複数の画素を有する電気光学装置であって、
データ線から画素への電圧の印加を可能にする走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、
前記階調信号に基づき、画素をオン状態またはオフ状態とするデータ信号を順次生成し、前記走査信号が供給されている間に、当該データ信号を各画素の記憶部に書き込むべく、各データ線に供給するデータ線駆動回路と、
前記対向電極の基準電圧を第１の電圧と第２の電圧とに交互に変更する対向電極電圧制御回路と、
対向電極の基準電圧を、第１の電圧及び第２の電圧における一方の電圧から他方の電圧に変更するとき、画素電極の電圧を前記一方の電圧に変更する第１の変更処理の後に、同期を取り、画素電極の電圧及び対向電極の基準電圧を一方の電圧から他方の電圧に変更させる第２の変更処理を行うコントローラと
を具備することを特徴とする電気光学装置。 - フィールド毎に１画面分の各画素の階調データを受け取り、これらの階調データに従い、複数のデータ線と複数の走査線との各交差に対応して配設され、画素電極と、当該画素電極に対向し、基準電圧が印加される対向電極と、当該画素電極及び当該対向電極の間に挟持された電気光学材料と、記憶部とを各々備えた複数の画素を有する電気光学装置であって、
１フィールドを分割した複数のサブフィールドの各々において、データ線から画素への電圧の印加を可能にする走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、
前記複数のサブフィールドの各々において、前記階調信号に基づき、画素をオン状態またはオフ状態とする電圧の印加を指示するデータ信号を順次生成し、前記走査信号が供給されている間、当該データ信号を各画素の記憶部に書き込むべく、各データ線に供給するデータ線駆動回路と、
前記対向電極の基準電圧を第１の電圧と第２の電圧とに交互に変更する対向電極電圧制御回路と、
対向電極の基準電圧を、第１の電圧及び第２の電圧における一方の電圧から他方の電圧に変更するとき、画素電極の電圧を前記一方の電圧に変更する第１の変更処理の後に、同期を取り、画素電極の電圧及び対向電極の基準電圧を一方の電圧から他方の電圧に変更させる第２の変更処理を行うコントローラと
を具備することを特徴とする電気光学装置。 - 請求項１から請求項５，請求項９及び請求項１０の請求項のいずれか１項に記載の電気光学装置を表示装置として備えることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000345404A JP3818050B2 (ja) | 2000-11-13 | 2000-11-13 | 電気光学装置の駆動回路及び駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000345404A JP3818050B2 (ja) | 2000-11-13 | 2000-11-13 | 電気光学装置の駆動回路及び駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002149133A JP2002149133A (ja) | 2002-05-24 |
| JP3818050B2 true JP3818050B2 (ja) | 2006-09-06 |
Family
ID=18819442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000345404A Expired - Fee Related JP3818050B2 (ja) | 2000-11-13 | 2000-11-13 | 電気光学装置の駆動回路及び駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3818050B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3861860B2 (ja) | 2003-07-18 | 2006-12-27 | セイコーエプソン株式会社 | 電源回路、表示ドライバ及び電圧供給方法 |
| JP4296492B2 (ja) * | 2003-12-01 | 2009-07-15 | ソニー株式会社 | ラッチ回路、シフトレジスタ回路、表示装置の駆動回路、表示装置 |
| JP2006171084A (ja) * | 2004-12-13 | 2006-06-29 | Nippon Hoso Kyokai <Nhk> | 液晶表示装置および液晶表示装置の駆動方法 |
| JP4525796B2 (ja) * | 2007-11-28 | 2010-08-18 | セイコーエプソン株式会社 | 電気光学装置の駆動回路、電気光学装置、電子機器および電気光学装置の駆動方法 |
| JP2010266601A (ja) * | 2009-05-13 | 2010-11-25 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP5273382B2 (ja) * | 2009-06-12 | 2013-08-28 | セイコーエプソン株式会社 | 画素回路、及び電子機器 |
| JP5267432B2 (ja) * | 2009-11-19 | 2013-08-21 | セイコーエプソン株式会社 | 液晶装置、その駆動方法、及び電子機器 |
| JP2013068837A (ja) * | 2011-09-22 | 2013-04-18 | Sony Corp | 表示装置およびその駆動方法、ならびに電子機器 |
-
2000
- 2000-11-13 JP JP2000345404A patent/JP3818050B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002149133A (ja) | 2002-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7088325B2 (en) | Method and circuit for driving electro-optical device, electro-optical device, and electronic apparatus | |
| JP4196999B2 (ja) | 液晶表示装置の駆動回路、液晶表示装置、液晶表示装置の駆動方法、および電子機器 | |
| JP4013550B2 (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP3613180B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| US6940482B2 (en) | Electrooptic device and electronic apparatus | |
| US6788282B2 (en) | Driving method for electro-optical device, driving circuit therefor, electro-optical device, and electronic apparatus | |
| JP2001188519A (ja) | 電気光学装置、電気光学装置の駆動回路および駆動方法、電子機器 | |
| US7495650B2 (en) | Electro-optical device and electronic apparatus | |
| JP3818050B2 (ja) | 電気光学装置の駆動回路及び駆動方法 | |
| JP3661523B2 (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP3724301B2 (ja) | 電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器 | |
| JP4158441B2 (ja) | 電気光学装置および電子機器 | |
| JP2001159883A (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP2005189274A (ja) | 画素回路、電気光学装置および電子機器 | |
| JP2001249636A (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP3997727B2 (ja) | 電気光学パネルおよび電子機器 | |
| JP3812263B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP3775137B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP2004252307A (ja) | 電気光学パネル、その駆動回路及び駆動方法、並びに電子機器 | |
| JP3750501B2 (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP2002162944A (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP3832156B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP2002189455A (ja) | 電気光学装置の駆動回路及び駆動方法 | |
| JP4258501B2 (ja) | 電気光学装置及び電子機器並びに電気光学装置の駆動方法 | |
| JP4386608B2 (ja) | 電気光学装置及びその駆動方法並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060523 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060605 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |