JP3888013B2

JP3888013B2 - Manufacturing method of electro-optical device

Info

Publication number: JP3888013B2
Application number: JP35196199A
Authority: JP
Inventors: 正夫村出; 賢哉石井
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1999-12-10
Filing date: 1999-12-10
Publication date: 2007-02-28
Anticipated expiration: 2019-12-10
Also published as: JP2001166327A

Description

【０００１】
【発明の属する技術分野】
本発明は、マザー基板上に複数形成され電気的な特性の検査（以下適宜、電気特性検査と称す）後に分断されるアクティブマトリクス基板装置等の素子基板装置、そのような素子基板装置を一対の基板の一方として備えた液晶装置等の電気光学装置、及びそのような電気光学装置の製造方法の技術分野に属する。
【０００２】
【背景技術】
液晶装置等の電気光学装置は、複数の画素電極、これらを夫々スイッチング駆動するための薄膜トランジスタ（以下適宜、ＴＦＴと称す）、薄膜ダイオード（以下適宜、ＴＦＤと称す）等の複数のスイッチング素子、走査線、データ線、容量線等の複数の各種配線などが形成されたアクティブマトリクス基板装置等の素子基板装置と、対向電極等が形成された対向基板とを備える。そして、その周囲に沿ってシール材により貼り合わされた両基板間の空間に液晶等の電気光学物質が注入されて構成されている。
【０００３】
このような素子基板装置と対向基板とは、別々に製造される。特に小型の素子基板装置については、半導体装置の場合と同様に、例えば直径８インチ程度のマザー基板で多数個の素子基板装置が形成され、各素子基板装置に対する電気特性検査が行われる。
【０００４】
電気特性検査としては、複数の各種配線、スイッチング素子における断線検査、短絡検査、動作検査等が行われる。より具体的には、各素子基板装置の各種配線の端部に設けられた外部回路接続端子或いは検査用端子などにプローブが当てられて所定の電気信号が印加された際の電圧或いは電流測定等によりこれらの検査が行われる。そして、電気特性検査により不良品とされた素子基板装置については不良品として認識されて、その後の工程では良品と区別して扱われる（例えば、ダミーの対向基板が貼り合わされて、コスト増加が阻止される）。
【０００５】
この後、対向基板を貼り合わし、液晶を注入して封止した後、切断せんに沿ってマザー基板が各基板装置の周囲で分断し、個々の電気光学装置とされる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した素子基板装置によれば、分断前の電気特性検査は、仮にプローブの当てられる複数の端子間が短絡状態にあっては行うことができない。このため、この電気特性検査を行う時点では、複数の外部回路接続端子間は相互から絶縁された状態とされる。従って、その後の各種工程を行う時点でも、やはり複数の外部回路接続端子間は相互から絶縁された状態にある。よって、複数の外部回路接続端子に接続された各種配線、各種スイッチング素子及び各画素電極は、ラビング工程等で発生する静電気の蓄積により、上述した電気光学物質の注入工程の時点では、一般に相互に異なる不定電位を持つことになる。このため、前述の如く偏光板を介して観察される画像表示領域の色変化を観察することにより電気光学装置の電気光学物質注入口を封止する技術によれば、係る静電気の蓄積により各画素電極に対向する電気光学物質の配向状態は電圧無印加時と比べて不規則に変化しているため、実際には適時に封止することはできないという問題点がある。このため、基板間のセルギャップの均一性は一般に低下しており、これにより、明るさやコントラスト比といった当該電気光学装置に要求される基本的な光学特性が低下してしまう。以上の結果、この種の素子基板装置を用いて電気光学装置を製造したのでは、最終的に不良品率の増大や表示画像の品位低下を招くという問題点がある。
【０００７】
因みに、仮に全ての画素電極や配線を短絡しておけば、このような静電気の蓄積による各画素電極における不定電位を除去することは可能である。しかしながら、このような短絡を行うための短絡用配線の形成や完成前又は検査前におけるその切断除去は、製造工程の複雑化と工程数の増大を招いてしまう。特に、このような短絡用配線が電気特性検査を行う時点で存在していたのでは、係る電気特性検査を行うことができない。従って、このような短絡用配線は、本問題に対する実践的な意味での解決策とはならない。
【０００８】
本発明は上記問題点に鑑みなされたものであり、マザー基板に複数形成された状態で電気的特性検査を良好に行うことも可能であり、しかも電気光学物質の注入後の封止を適確に行えることを可能ならしめる素子基板装置、そのような素子基板装置を備えた電気光学装置、及びそのような電気光学装置の製造方法を提供することを課題とする。
【０００９】
【課題を解決するための手段】
本発明の電気光学装置の製造方法は上記課題を解決するために、一対の基板装置間に電気光学物質が挟持されてなる電気光学装置における該一対の基板装置の一方として用いられる素子基板装置と、前記一対の基板装置のうちの他方として前記素子基板装置に対向配置された対向基板と、該対向基板と前記素子基板装置との間に挟持された電気光学物質とを備えた電気光学装置を製造する電気光学装置の製造方法であって、前記素子基板装置は、マザー基板上に複数形成されると共に切断線に沿って分断されるものであり、基板上の中央側に位置する画像表示領域に配置された複数の画素電極と、前記基板上の周辺側に位置する周辺領域に前記基板の四辺のうち一辺に沿って並ぶように配置され、前記複数の画素電極を駆動するための信号配線又は電子素子と電気的に接続される複数の外部回路接続端子と、前記各外部回路接続端子群が形成される辺を除く三辺に沿って所定の幅で延在して形成され、前記外部回路接続端子群が形成される辺の端面に前記所定の幅分だけ露出する第１の配線と、前記各外部回路接続端子から、前記複数の外部回路接続端子が沿って並ぶ前記基板の一辺に達するまで形成される第２の配線とを備え、前記マザー基板上で前記複数の外部回路接続端子間が前記第１の配線及び前記第２の配線を介して接続されており、前記マザー基板に前記素子基板装置が複数形成されている時点で、前記外部回路接続端子に所定の検査信号を印加することで前記素子基板装置における電気的な特性の検査を行う検査工程と、該検査工程後に前記素子基板装置と前記対向基板とを貼り合せる工程と、該貼り合せ工程後に前記電気光学物質を注入する工程と、該注入工程後に前記素子基板装置及び前記対向基板を一対の偏光板で挟持した状態で、観察される光学状態の変化に基いて封止する工程と、該封止する工程後に、前記外部回路接続端子群が形成される辺において、前記外部回路接続端子群と前記第１の配線との間の前記第２の配線上で前記第１の配線の延在方向の前記切断線に沿って前記マザー基板を分断する分断工程とを備え、前記分断工程の後に、前記第１の配線が、前記各素子基板装置の前記外部回路接続端子群が形成される辺を除く三辺に形成されてなることを特徴とする。
【００１０】
本発明の電気光学装置の製造方法によれば、マザー基板に素子基板装置が複数形成されている時点で、検査工程が行われる。この際特に、複数の外部回路接続端子間が配線により接続されているため、外部回路接続端子に所定の検査信号を印加することで、素子基板装置における電気特性の検査を行える。次に、貼り合せ工程を経て、注入工程が行われる。そして、素子基板装置及び対向基板を一対の偏光板で挟持した状態で、この一対の偏光板を介して観察される光学状態の変化に基づいて封止が行われる。この際特に、複数の外部回路接続端子間が配線により接続されているため、各外部回路接続端子に夫々接続された信号配線や電子素子には、ラビング工程等で発生する静電気が局所的に蓄積することがなく、どの外部回路接続端子も例えば接地電位等の同電位に固定されている。このため、一対の偏光板を介して観察される光学状態の変化に基づいて、基板間のセルギャップを均一に保った状態で封止を行うことができる。次に、分断工程において、素子基板装置が切断線に沿って分断され、個々の電気光学装置とされる。
【００１３】
また、前記第１及び第２の配線は、前記マザー基板上で当該素子基板装置における前記複数の外部回路接続端子から前記第２の配線と交差する前記切断線を介して隣接する他の素子基板装置の周辺領域に設けられた前記第１の配線を経由して、当該素子基板装置における前記複数の外部回路接続端子間を高抵抗で接続することを特徴とする。
【００１４】
この態様によれば、その製造プロセスにおいて、マザー基板上に当該素子基板装置が複数形成された状態で、高抵抗配線により複数の外部回路接続端子間は高抵抗で接続されている。このため、マザー基板上に複数形成された状態で、各素子基板装置に対する電気特性検査を行うことができる。その後も、複数の外部回路接続端子間は高抵抗配線により接続されているため、各外部回路接続端子は同電位に固定される。従って、マザー基板上に当該素子基板装置が複数形成された状態で、上述の如く電気光学物質の封止を適確に行うことができる。
【００１５】
その後、切断線に沿ってマザー基板が各素子基板装置の周囲で分断されて、個々の素子基板装置とされる。この分断の際に、高抵抗配線による複数の外部回路接続端子間の相互接続を切断除去すれば、その後製造される各電気光学装置における動作が、高抵抗配線により妨害されることはなく、製造中における静電破壊を防止する効果も得られる。或いは、分断後も、高抵抗配線による接続を残す構成を採用すれば、製造後における静電破壊を防止することも可能となる。
【００１６】
このマザー基板上に複数形成される態様では、前記高抵抗配線は、前記マザー基板上で当該素子基板装置における前記複数の外部回路接続端子に前記切断線を介して隣接する他の素子基板装置の周辺領域を経由して、当該素子基板装置における前記複数の外部回路接続端子間を高抵抗で接続するように構成してもよい。
【００１７】
このように構成すれば、マザー基板上で切断線を介して隣接する他の素子基板装置の周辺領域を経由して、当該素子基板装置における複数の外部回路接続端子間を高抵抗配線で接続するので、分断の際に、高抵抗配線による複数の外部回路接続端子間の相互接続は、切断除去される。これにより、電気光学装置における動作が、高抵抗配線により妨害されることはない。また分断までの工程における静電破壊を防止する効果も得られる。
【００１８】
このように構成する場合には更に、前記高抵抗配線は、前記他の素子基板装置の周辺領域に前記切断線に沿って配線された短絡配線部と、前記複数の外部回路接続端子毎に設けられており、前記複数の外部回路接続端子を前記切断線を跨って前記短絡配線部に夫々接続する高抵抗配線部とを含むように構成してもよい。
【００１９】
このように構成すれば、マザー基板上で切断線を介して隣接する他の素子基板装置の周辺領域に配線された短絡配線部と外部回路接続端子毎に設けられた切断線を跨る高抵抗配線部とで、当該素子基板装置における複数の外部回路接続端子間は接続される。そして、分断の際に、複数の外部回路接続端子間の相互接続は、切断線を跨る高抵抗配線部において切断除去される。
【００２０】
或いは上述のマザー基板上に複数形成される態様では、前記高抵抗配線は、当該素子基板装置の周辺領域に前記切断線に沿って配線された短絡配線部と、前記複数の外部回路接続端子毎に設けられており、前記複数の外部回路接続端子を前記短絡配線部に夫々接続する高抵抗配線部とを含むように構成してもよい。
【００２１】
このように構成すれば、当該素子基板装置の周辺領域に配線された短絡配線部と外部回路接続端子毎に設けられた高抵抗配線部とで、当該素子基板装置における複数の外部回路接続端子間は接続される。そして、分断後も、複数の外部回路接続端子間の相互接続は、切断除去されない。このため、製造中にも製造後にも、複数の外部回路接続端子間が高抵抗配線により接続されているので、信号配線や電子素子、更には周辺回路等における静電破壊を防止する効果も得られる。尚、この場合には、電気光学装置における通常表示動作に影響を及ぼさない程度に高抵抗の配線で接続しておく。
【００２２】
また、前記第１の配線は、前記信号配線及び前記電子素子のうち少なくとも一方を構成する膜と同一膜からなる部分を含む。
【００２３】
この態様によれば、高抵抗配線の少なくとも一部は、ポリシリコン膜等の信号配線を構成する膜と同一膜や、半導体層等の電子素子を構成する膜と同一膜からなる。従って、素子基板装置の製造プロセスにおいて、高抵抗配線を形成するために付加的な工程を必要としない。即ち、積層構造及び製造工程の簡略化を図る上で大変有利である。尚、このように他の膜と同一膜から高抵抗配線の少なくとも一部を形成する場合には、その膜厚や比抵抗における選択の余地が狭められる。しかしながら、高抵抗配線の配線幅及び配線長さを調節することにより、所望の高抵抗を得るようにすれば実用上問題はない。
【００２４】
また、前記第２の配線は、前記電子素子を構成する半導体層と同一膜からなる部分を含むように構成してもよい。
【００２５】
このように構成すれば、例えば、ＴＦＴ等の半導体素子を製造する際に用いられる半導体層を用いることにより数百ｋΩ（キロオーム）から数ＭΩ（メガオーム）程度の高抵抗の高抵抗配線を小さい領域で形成できる。
【００２６】
また、前記第２の配線は、平面的に見て蛇行する形状を有する蛇行配線部を含む。
【００２７】
この態様によれば、高抵抗配線に含まれる蛇行配線部における平面的に蛇行する形状を利用して、その配線幅及び配線長さを調節することにより、限られた基板上領域で比較的容易に所望の高抵抗を得ることが可能となる。
【００２８】
また、前記電子素子は、前記複数の画素電極毎に設けられた複数の薄膜トランジスタを含み、前記信号配線は、前記複数の薄膜トランジスタに接続されると共に相交差する複数の走査線及び複数のデータ線とを含む。
【００２９】
この態様によれば、当該素子基板装置を、ＴＦＴアクティブマトリクス駆動方式の電気光学装置を構成する際に用いられるＴＦＴアレイ基板として構築できる。
【００３０】
この態様では、前記周辺領域に配置され且つ前記複数の走査線及び前記複数のデータ線を駆動する周辺回路を更に備えており、前記複数の外部回路接続端子は、前記周辺回路に接続された端子を含むように構成してもよい。
【００３１】
このように構成すれば、当該素子基板装置を、周辺回路内蔵型のＴＦＴアクティブマトリクス駆動方式の電気光学装置を構成する際に用いられる周辺回路内蔵型のＴＦＴアレイ基板として構築できる。
【００３４】
また本発明の電気光学装置の製造方法は、一対の基板装置間に電気光学物質が挟持されてなる電気光学装置の製造方法であって、マザー基板上において、複数の電気光学装置に対応する領域の中央側に位置する画像表示領域毎にそれぞれ画素電極群を複数形成する工程と、前記マザー基板上において、前記複数の電気光学装置に対応する領域の周辺側に位置する周辺領域のうち少なくとも一辺に沿った領域毎に、前記画素電極群を駆動するための信号配線又は電子素子と電気的に接続される外部回路接続端子群を前記一辺に沿って並ぶようにそれぞれ複数形成する工程と、前記マザー基板上において、前記各電気光学装置に対応する前記画素電極群及び前記外部回路接続端子群の周囲を取り囲むように前記各電気光学装置の四辺に沿って第１の配線を格子状に形成する工程と、前記マザー基板上において、前記第１の配線のうちの前記外部回路接続端子群と隣接する部分と前記外部回路接続端子群の個々の端子とを接続する第２の配線を形成する工程と、前記各電気光学装置に対応する領域毎の、前記外部回路接続端子群が形成される辺においては、前記外部回路接続端子群と前記第１の配線との間の前記第２の配線上で前記第１の配線の延在方向に沿って前記マザー基板を切断し、前記外部回路接続端子群が形成されない辺においては、前記第１の配線の外側で前記第１の配線の延在方向に沿って前記マザー基板を切断する工程とを備え、前記切断する工程の後に、前記第１の配線が、前記各電気光学装置の前記外部回路接続端子群が形成される辺を除く三辺に形成されてなることを特徴とする。
【００３５】
本発明の電気光学装置の製造方法によれば、マザー基板に素子基板装置が複数形成されている時点で、検査工程が行われる。この際特に、複数の外部回路接続端子間が高抵抗配線により高抵抗で接続されているため、外部回路接続端子に所定の検査信号を印加することで、素子基板装置における電気特性の検査を行える。次に、貼り合せ工程を経て、注入工程が行われる。そして、素子基板装置及び対向基板を一対の偏光板で挟持した状態で、この一対の偏光板を介して観察される光学状態の変化に基づいて封止が行われる。この際特に、複数の外部回路接続端子間が高抵抗配線により接続されているため、各外部回路接続端子に夫々接続された信号配線や電子素子には、ラビング工程等で発生する静電気が局所的に蓄積することがなく、どの外部回路接続端子も例えば接地電位等の同電位に固定されている。このため、一対の偏光板を介して観察される光学状態の変化に基づいて、基板間のセルギャップを均一に保った状態で封止を行うことができる。次に、分断工程において、素子基板装置が切断線に沿って分断され、個々の電気光学装置とされる。
【００３６】
加えて分断工程の前は、複数の外部回路接続端子間が高抵抗配線により接続されているため、信号配線や電子素子、更には周辺回路等における静電破壊を防止することも可能となる。また電気光学装置における通常表示動作に影響を及ぼさない程度に高抵抗の配線で接続しておけば、分断工程の前のみならずその後に信号配線や電子素子、更には周辺回路等における静電破壊を防止することも可能となる。即ち、製造途中の電気特性検査前に高抵抗配線を切断除去しないで済むため静電破壊が電気特性検査以降で起こることを防止でき、更に最終的に製品にまで高抵抗配線を残す構成を採用すれば、その切断除去工程を省略することが可能となると共に製品段階における静電破壊を防止することも可能となる。
【００３７】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００３８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００３９】
（素子基板装置の実施の形態）
先ず、本発明の素子基板装置の実施の形態として、液晶装置用のアクティブマトリクス基板装置について図１及び図２を参照して説明する。ここに図１は、マザー基板上に複数形成された切断前におけるアクティブマトリクス基板装置の平面図である。図２は、その上に設けられた外部回路接続端子、高抵抗配線及び短絡配線を示す、図１のＣ１部の拡大平面図である。
【００４０】
図１において、マザー基板上には、複数のアクティブマトリクス基板装置１がマトリクス状に形成されている。各アクティブマトリクス基板装置１に対しては、後に、図中破線で示された切断線９０に沿って切り離す基板切断工程が施され、更に必要に応じてパネル面取り工程が施されて、個々のアクティブマトリクス基板装置１とされる。８インチのマザー基板上に、複数個のアクティブマトリクス基板装置１が作り込まれる。そして、各アクティブマトリクス基板装置１には、例えば数個から数十個程度の外部回路接続端子１０２が設けられる。
【００４１】
各アクティブマトリクス基板装置１は、ガラス基板、石英基板、半導体基板等からなるＴＦＴアレイ基板１０を備えており、ＴＦＴアレイ基板１０上において中央側に位置する画像表示領域１０ａに、液晶等の電気光学物質を制御するための画素電極及びＴＦＴを夫々含む複数の画素部がマトリクス状に形成されている。アクティブマトリクス基板装置１は、後述のように複数の画素部におけるＴＦＴのゲートに接続されており図中Ｘ方向に夫々伸びる複数の走査線と、各ＴＦＴのソースに接続されており図中Ｙ方向に夫々伸びる複数のデータ線とを備える。アクティブマトリクス基板装置１は更に、画像表示領域１０ａの周囲に、走査線に走査信号を供給するための走査線駆動回路１０４と、データ線にデータ信号を供給するためのデータ線駆動回路１０１とを備える。走査線駆動回路１０４は、画像表示領域１０ａの両側に設けられている。尚、後述のように、画像信号をサンプリングしてデータ線に供給するサンプリング回路がデータ線駆動回路１０１と画像表示領域１０ａとの間の額縁領域に設けられている。
【００４２】
外部回路接続端子１０２には、アクティブマトリクス基板装置１が分断され更に電気光学装置に組み立てられた後に、外部ＩＣ回路から各駆動回路に至る信号配線や電源線、対向電極に至る電位を供給する配線等が接続される。
【００４３】
図１及び図２に示すように、アクティブマトリクス基板装置１は更に、製造工程の所定期間に亘って外部回路接続端子１０２を高抵抗で相互に接続するための、外部回路接続端子１０２毎に設けられた高抵抗配線部８０と、Ｘ方向に配列された全ての高抵抗配線部８０の端が接続されており切断線９０に沿って伸びる短絡配線９１（図中、斜線で示す）とを備える。これらの高抵抗配線部８０と短絡配線９１とにより、外部回路接続端子１０２は相互間で例えば５００ｋΩ〜５ＭΩの高抵抗を持つように接続される。従ってここでは、高抵抗配線部８０と短絡配線９１とを合わせて高抵抗配線８１と称する。
【００４４】
本実施形態では特に、高抵抗配線８１が例えば５００ｋΩ〜５ＭΩの高抵抗を持つように、高抵抗配線部８０及び短絡配線９１夫々についての、膜質、膜厚、配線幅及び配線長が設定される。このため、高抵抗配線部８０は、後述のように画素スイッチング用のＴＦＴや駆動回路用のＴＦＴを構成するＴＦＴの半導体層等の高抵抗膜と同一膜から形成される。他方、短絡配線９１は、データ線、画像信号線等を構成するＡｌ膜、導電性ポリシリコン膜等の導電膜と同一膜から形成される。
【００４５】
尚、短絡配線９１は、図１に示すように、マザー基板上に形成された複数のアクティブマトリクス基板装置１間の周囲に格子状に配置され、互いに接続されることで、静電気破壊を防ぐためのガードリングとして機能している。この短絡配線９１も、基板切断時に切断される。
【００４６】
以上の如く複数の外部回路接続端子１０２間が高抵抗配線８１により高抵抗で接続されているため、その製造プロセスにおいて対向基板と対向配置される前の段階で、各外部回路接続端子１０２に検査用プローブを当てて所定の電気信号を印加した際の電圧或いは電流測定等により、各外部回路接続端子１０２に接続された信号配線１１２（図２参照）における断線検査、短絡検査などの電気特性検査を行える。信号配線１１２としては、例えば、駆動方式に応じた画像信号線、その引き出し配線、電源配線、制御信号線、クロック信号線、走査線、データ線、対向電極に至る配線等がある。更に、各信号配線１１２に接続された電子素子（例えば、駆動方式に応じたデータ線駆動回路１０１、走査線駆動回路１０４、サンプリング回路等の周辺回路又は各画素部を構成するＴＦＴ、ＴＦＤ、容量、電極等）における断線検査、短絡検査、動作検査などの電気特性検査を行える。
【００４７】
更に、複数の外部回路接続端子１０２間が高抵抗配線８１により接続されているため、相互に高抵抗配線８１を介して接続されている各外部回路接続端子１０２に夫々接続された信号配線１１２や該信号配線１１２に接続された各電子素子には、ラビング工程等で発生する静電気が局所的に蓄積することがない即ち、各外部回路接続端子１０２間には電圧は殆ど生じない。このため、その後、他方の対向基板装置と対向配置された後における液晶注入後に、透過軸が直交配置された一対の偏光板間に空セルを挟持した状態で画像表示領域１０ａの色変化を観察することにより、セルギャップを均一に保った状態で封止を行うことができる。
【００４８】
仮に複数の外部回路接続端子１０２間がこのように高抵抗配線８１を介して接続されているのではなく、短絡されていたのでは、信号配線１１２や該信号配線１１２に接続された電子素子に対する電気特性検査を行うことはできない。逆に、仮に複数の外部回路接続端子１０２間が接続されていないのでは、液晶注入後の封止を適確に行うことができない。
【００４９】
加えて、複数の外部回路接続端子１０２間が高抵抗配線８１により接続されているため、切断線９０でアクティブマトリクス基板装置１を分断する工程に至るまでの間、信号配線１１２や該信号配線１１２に接続された電子素子、更には周辺回路等における静電破壊を防止することができる。
【００５０】
更に、本実施形態では、高抵抗配線８１は、マザー基板上でアクティブマトリクス基板装置１における複数の外部回路接続端子１０２に切断線９０を介して隣接する他のアクティブマトリクス基板装置の周辺領域を経由して、当該アクティブマトリクス基板装置１における複数の外部回路接続端子１０２間を高抵抗で接続している。このため、分断の際に、高抵抗配線８１による複数の外部回路接続端子１０２間の相互接続は、自動的に切断除去される。これにより、当該アクティブマトリクス基板装置１を備えた電気光学装置における動作が、高抵抗配線８１により妨害されることはない。しかも、分断までの工程における静電破壊は、高抵抗配線８１により防止可能である。
【００５１】
本実施形態では特に、高抵抗配線部８０は、画素部或いは駆動回路中に設けられるＴＦＴを構成する半導体層と同一膜からなる。従って、その製造プロセスにおいて、数百ｋΩから数ＭΩ程度の高抵抗の高抵抗配線部８０を比較的容易に形成できる。この際、高抵抗配線部８０を形成するために付加的な工程を必要としないので、積層構造及び製造工程の簡略化を図る上で大変有利である。
【００５２】
このように他の膜と同一膜から高抵抗配線部８０や短絡配線９１を形成する場合には、その膜厚や比抵抗における選択の余地が狭められる。しかしながら、高抵抗配線部８０や短絡配線９１の配線幅及び配線長さを調節することにより、所望の高抵抗が得られる。このため、図２に示した例では、高抵抗配線部８０は、配線幅の比較的細い配線が蛇行するように構成されている。尚、このような半導体層に対してＴＦＴの形成時に行われる複数種類の不純物ドープ（例えば、チャネル領域形成用のドープ、ソースドレイン領域形成用のドープ、Lightly Doped Drain領域形成用のドープ、ウエル領域形成用のドープなど）のうち、所望の高抵抗を得るのに最も適したものを、当該高抵抗配線部８０を形成する半導体層に対しても併せて行うようにすれば、製造工程上一層有利となる。
【００５３】
以上説明した実施形態では、切断線９０での分断後には、各アクティブマトリクス基板装置１から短絡配線９１が切り離される結果、高抵抗配線８１による外部回路接続端子１０２間の接続はなくなる。しかしながら、このような短絡配線９１を切断線９０よりも外部回路接続端子１０２に近い側に配線してもよい。このように構成すれば、切断線９０での分断後も、複数の外部回路接続端子１０２間の相互接続は、切断除去されない。このため、製造中のみならず、製造後にも、信号配線１１２や該信号配線１１２に接続された電子素子、更には周辺回路等における静電破壊を防止することも可能となる。但し、この場合には、電気光学装置における通常表示動作に影響を及ぼさない程度に高抵抗の高抵抗配線８１で接続しておく。
【００５４】
（電気光学装置の構成）
次に、以上の如き構成を持つアクティブマトリクス基板装置を備えて構成される電気光学装置の実施形態の構成について、図３から図５を参照して説明する。ここでは、駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。尚、図３は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図４は、図３のＨ−Ｈ’断面図である。また図５は、電気光学装置の全体的な回路構成を示すブロック図である。
【００５５】
図３及び図４において、電気光学装置は、分断後における１個のアクティブマトリクス基板装置１が作り込まれたＴＦＴアレイ基板１０を備えて構成されている。即ち、本実施形態の電気光学装置は、一対の基板であるＴＦＴアレイ基板１０と対向基板２０の間に液晶層５０が封入されてなり、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００５６】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、後述の製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材５２中には、当該電気光学装置がプロジェクタ用途のように小型で拡大表示を行う電気光学装置であれば、両基板間のセルギャップを所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されてもよい。或いは、当該電気光学装置が液晶ディスプレイや液晶テレビのように大型で等倍表示を行う電気光学装置であれば、このようなギャップ材は、液晶層５０中に含まれてよい。
【００５７】
液晶層５０は、液晶注入口６０の部分が欠落したシール材５２及びこの液晶注入口６０を後述する液晶の真空注入工程の後に封止する封止材５４により基板間に封入されている。
【００５８】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａを規定する遮光性の額縁５３が対向基板２０側に設けられている。但し、このような額縁５３を、ＴＦＴアレイ基板１０側に設けてもよい。
【００５９】
シール材５２が配置されたシール領域の外側の周辺領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも一個所において、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための上下導通材１０６が設けられている。
【００６０】
図４において、ＴＦＴアレイ基板１０上には、画素スイッチング用ＴＦＴや走査線、データ線、容量線等の配線が形成された後に形成される画素電極９ａ上に、ポリイミド系材料からなる配向膜１６が形成されている。他方、対向基板２０上には、対向電極２１の他、各画素毎に非開口領域を規定する遮光膜２３、カラーフィルタ等が形成された最上層部分に、ポリイミド系材料からなる配向膜２２が形成されている。これらの一対の配向膜１６及び２２は夫々、後述の製造プロセスにおいて、ポリイミド系材料を塗布し、焼成した後、液晶層５０中の液晶を所定方向に配向させると共に液晶に所定のプレチルト角を付与するように配向処理が施されている。尚、遮光膜２３は、表示画像におけるコントラストの向上、カラーフィルタを形成した場合の色材の混色防止などの機能を有する。このような遮光膜２３を対向基板２０の側ではなく、ＴＦＴアレイ基板１０上に形成してもよい。
【００６１】
また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、一対の配向膜１６及び２２の間で、所定の配向状態をとる。
【００６２】
次に、本実施形態の電気光学装置の回路構成について図５を参照して説明する。
【００６３】
図５において、本実施形態による電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９aを制御するためのＴＦＴ３０がマトリクス状に複数形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、画像信号Ｓ１、Ｓ２、…、Ｓｎを、Ｎ（但し、Ｎは２以上の自然数）個の信号にシリアル−パラレル変換し、信号配線１１２の一例を構成するＮ本の画像信号線１１５から相隣接するＮ本のデータ線６ａ同士に対してグループ毎に供給するようにしてもかまわない。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極（図４参照）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。
【００６４】
図５において、電気光学装置は、画像表示領域の周囲に、データ線６ａを駆動するデータ線駆動回路１０１及び走査線３ａを駆動する走査線駆動回路１０４の他に、画像信号線１１５から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎをサンプリングするサンプリング回路１０３を備えている。データ線駆動回路１０１は、走査線駆動回路１０４がパルス的に走査線３ａに順番にゲート電圧を送るのに合わせて、サンプリング回路駆動信号線１１４を介してサンプリング回路駆動信号をサンプリング回路１０３を構成する各サンプリングスイッチ１０３ａの制御端子に供給する。サンプリング回路１０３は、このサンプリング回路駆動信号に応じて、画像信号線１１５上の画像信号Ｓ１、Ｓ２、…、Ｓｎをサンプリングして、データ線６ａに供給する。
【００６５】
尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４、サンプリング回路１０３等に加えて、データ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００６６】
本実施形態の電気光学装置は特に、上述したアクティブマトリクス基板装置１を備えて構成されている。このため、図３及び図４に示した外部回路接続端子１０２は、ＴＦＴアレイ基板１０の分断前には高抵抗配線８１によって高抵抗で接続されているので、両基板の貼り合わせ前における走査線３ａ、データ線６ａ、容量線３ｂ、画素電極９ａ、ＴＦＴ３０、蓄積容量７０、データ線駆動回路１０１、走査線駆動回路１０４、サンプリング回路１０３、画像信号線１１５等の各種信号配線や電子素子における電気特性検査が良好に行われている。更に、外部回路接続端子１０２は、ＴＦＴアレイ基板１０の分断前には高抵抗配線８１によって接続されているため、両基板の貼り合わせ後であり且つ両基板の分断前における液晶注入及び封止が適確に行われており、基板間のセルギャップが精度良く制御されている。しかも製造中における各種信号配線や電子素子における静電破壊についても低減されている。
【００６７】
以上の結果、本実施形態の電気光学装置は、装置信頼性及び製造歩留まりが高く、基板間のセルギャップの均一性向上により高品位の画像表示を行える。
【００６８】
（電気光学装置の製造プロセス）
次に、本実施形態の電気光学装置の製造プロセスについて図６を参照して説明する。ここに、図６は、製造プロセスを順を追って示すプロセスフローチャートである。
【００６９】
一方で、ＴＦＴアレイ基板１０側のプロセスとしては、図１に示したようにマザー基板上にアクティブマトリクス基板装置として複数形成されており所定種類の電気特性検査が済まされたＴＦＴアレイ基板１０に対して、先ず、これに付着した汚れやゴミ、埃を除去するための受け入れ洗浄を行う（ステップＳ１）。次に、配向膜１６の形成を行う（ステップＳ２）。具体的には、例えばポリイミド系材料を基板の全面に塗布した後に焼成を行う。次に、形成された配向膜１６に対する配向処理を、その表面を一定方向に擦るラビング処理により行う（ステップＳ３）。次に、シール領域に対して、ギャップ材を添加・分散した後にシール材５２を印刷するか或いはギャップ材を混入したシール材５２を印刷し（ステップＳ４）、更に、上下導通材１０６をシール材５２より外側に塗布する（ステップＳ５）。
【００７０】
他方で、対向基板２０側のプロセスとしては、対向電極が形成されており所定種類の受入検査が済まされた対向基板２０に対して、先ず、これに付着した汚れやゴミ、埃を除去するための受け入れ洗浄を行う（ステップＳ６）。次に、配向膜２２の形成を行う（ステップＳ７）。具体的には、ポリイミド系材料を基板の全面に塗布した後に焼成を行う。次に、形成された配向膜２２に対する配向処理を、その表面を一定方向に擦るラビング処理により行う（ステップＳ８）。
【００７１】
ステップＳ１からＳ５を経たＴＦＴアレイ基板１０とステップＳ６からＳ８を経た対向基板２０とを、シール材５２により貼り合わせ（ステップＳ９）、精度良くアラインメントした後（ステップＳ１０）、基板間ギャップを所望の液晶セルギャップとなるまで加圧下で締め付けて圧着する（ステップＳ１１）。シール材５２中に添加・分散されたギャップ材により、このような所望の基板間ギャップが得られる。
【００７２】
次に、シール材５２に対して、紫外線照射、加熱或いはそれらの両者により、シール材５２を硬化させる（ステップＳ１２）。
【００７３】
次に、真空雰囲気下で液晶注入口６０付近の滴下領域に液晶を滴下することにより真空注入工程が行われる（ステップＳ１３）。
【００７４】
次に、封止材５４により液晶注入口を封止する（ステップＳ１４）。この際、本実施形態では特に、複数の外部回路接続端子１０２間が高抵抗配線８１により接続されているため、相互に高抵抗配線８１を介して接続されている各外部回路接続端子１０２に夫々接続された信号配線１１２や該信号配線１１２に接続された各電子素子には、ラビング工程等で発生する静電気が局所的に蓄積することがない。このため、当該封止工程を、透過軸が直交配置された一対の偏光板間に空セルを挟持した状態で行えば、画像表示領域１０ａにある複数の画素電極は同電位（好ましくは電圧無印加状態）に固定されているので、偏光板を介して画像表示領域の色変化を観察することにより、基板間のセルギャップを均一に保ったまま封止することができる。
【００７５】
次に、液晶を一旦等方相転移温度以上の高温度にして等方処理する（ステップＳ１５）。
【００７６】
次に、図１のようにマザー基板上に複数形成されているＴＦＴアレイ基板１０を図３及び図４に示したような電気光学装置に分断した後（ステップＳ１６）、再び洗浄し（ステップＳ１７）、更に、所定の配線や素子の導通・絶縁検査や表示むらの検査等を行った後（ステップＳ１８）、外部配線の接続、偏光板、位相差フィルム等の貼り付けなどの実装処理が行われて（ステップＳ１９）、電気光学装置が完成する。
【００７７】
以上、詳細に説明した本実施形態の製造方法によれば、特に電気特性検査が良好に行われた後に、ステップＳ９において両基板の貼り合わせを行うことができ、しかも、ステップＳ１３において液晶注入の封止を適確に行うことができるので、装置信頼性及び製造歩留まりが高く、基板間のセルギャップの均一性向上により高品位の画像表示を行える電気光学装置を比較的容易に製造できる。加えてステップＳ１６における分断工程の前は、複数の外部回路接続端子１０２間が高抵抗配線８１により接続されているため、ステップＳ３のラビング工程等で発生する静電気等による信号配線１１２等の静電破壊を防止することも可能となる。更に、このような高抵抗配線８１は、図２に示したように高抵抗配線部８０及び短絡配線９１からなるため、ステップＳ１６における分断工程で自動的に切断削除可能であり、専用の切断削除工程を要しないので有利である。
【００７８】
尚、本願発明を、ＴＦＴアクティブマトリクス駆動方式以外の、ＴＦＤアクティブマトリクス駆動方式、パッシブマトリクス駆動方式などいずれの方式の電気光学装置に適用しても、電気特性検査及び液晶注入及び封止が良好に行われ、更に静電破壊が有効に防止される結果、装置信頼性及び製造歩留まりを向上でき、基板間のセルギャップの均一性も向上できる。
【００７９】
以上説明した実施形態における電気光学装置では、対向基板２０の外面及びＴＦＴアレイ基板１０の外面には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ(Vertically Aligned)モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００８０】
本発明は、上述した各実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう素子基板装置、電気光学装置或いはその製造方法もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の実施形態におけるアクティブマトリクス基板装置の構成を示す平面図である。
【図２】図１のＣ１部分を拡大して示す拡大平面図である。
【図３】本発明の実施形態における電気光学装置の全体構成を示す平面図である。
【図４】図３のＨ−Ｈ’断面図である。
【図５】本発明の実施形態における電気光学装置の回路図である。
【図６】本実施形態の製造方法のプロセスフローチャートである。
【符号の説明】
１…アクティブマトリクス基板装置
１０…ＴＦＴアレイ基板
２０…対向基板
１６…配向膜
２２…配向膜
２３…遮光膜
３０…ＴＦＴ
５０…液晶層
５２…シール材
５３…額縁
５４…封止材
６０…液晶注入口
８０…高抵抗配線部
８１…高抵抗配線
９０…切断線
９１…短絡配線
１０１…データ線駆動回路
１０４…走査線駆動回路
１１２…信号配線[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an element substrate device such as an active matrix substrate device that is formed on a mother substrate and divided after inspection of electrical characteristics (hereinafter referred to as electrical characteristics inspection as appropriate), and a pair of such element substrate devices. The present invention belongs to the technical field of an electro-optical device such as a liquid crystal device provided as one of the substrates, and a method for manufacturing such an electro-optical device.
[0002]
[Background]
An electro-optical device such as a liquid crystal device includes a plurality of pixel electrodes, a plurality of switching elements such as a thin film transistor (hereinafter appropriately referred to as TFT) and a thin film diode (hereinafter appropriately referred to as TFD) for switching and driving these, An element substrate device such as an active matrix substrate device in which a plurality of various wirings such as a line, a data line, and a capacitor line are formed, and a counter substrate on which a counter electrode and the like are formed. Then, an electro-optical material such as liquid crystal is injected into the space between the two substrates bonded together by the sealing material along the periphery.
[0003]
Such an element substrate device and a counter substrate are manufactured separately. In particular, in the case of a small element substrate device, as in the case of a semiconductor device, for example, a large number of element substrate devices are formed on a mother substrate having a diameter of about 8 inches, and electrical characteristic inspection is performed on each element substrate device.
[0004]
As the electrical characteristic inspection, disconnection inspection, short-circuit inspection, operation inspection, and the like of a plurality of various wirings and switching elements are performed. More specifically, voltage or current measurement when a predetermined electric signal is applied by applying a probe to an external circuit connection terminal or an inspection terminal provided at the end of each wiring of each element substrate device, etc. These inspections are performed. An element substrate device that has been determined to be defective by the electrical characteristic inspection is recognized as a defective product, and is treated separately from non-defective products in subsequent processes (for example, a dummy counter substrate is bonded to prevent an increase in cost). )
[0005]
Thereafter, the counter substrate is bonded, liquid crystal is injected and sealed, and then the mother substrate is divided around each substrate device along the cutting plane to form individual electro-optical devices.
[0006]
[Problems to be solved by the invention]
However, according to the above-described element substrate device, the electrical property inspection before dividing cannot be performed if a plurality of terminals to which the probe is applied are short-circuited. For this reason, at the time of conducting this electrical characteristic test, the plurality of external circuit connection terminals are insulated from each other. Therefore, even when various subsequent processes are performed, the plurality of external circuit connection terminals are still insulated from each other. Therefore, various wirings, various switching elements, and pixel electrodes connected to a plurality of external circuit connection terminals are generally mutually connected at the time of the electro-optical material injection process described above due to the accumulation of static electricity generated in the rubbing process or the like. It will have a different indefinite potential. For this reason, according to the technique of sealing the electro-optical material injection port of the electro-optical device by observing the color change of the image display area observed through the polarizing plate as described above, each pixel is accumulated due to the accumulation of static electricity. Since the orientation state of the electro-optic material facing the electrode changes irregularly compared to when no voltage is applied, there is a problem that it cannot actually be sealed in a timely manner. For this reason, the uniformity of the cell gap between the substrates is generally lowered, and thereby the basic optical characteristics required for the electro-optical device such as brightness and contrast ratio are lowered. As a result, when an electro-optical device is manufactured using this type of element substrate device, there is a problem that the defective product rate is increased and the quality of the display image is ultimately lowered.
[0007]
Incidentally, if all the pixel electrodes and wirings are short-circuited, it is possible to remove the indefinite potential at each pixel electrode due to the accumulation of static electricity. However, the formation of the short-circuit wiring for performing such a short circuit and the removal of the cut before completion or before the inspection lead to a complicated manufacturing process and an increase in the number of processes. In particular, if such a short-circuit wiring exists at the time of conducting an electrical characteristic test, the electrical characteristic test cannot be performed. Therefore, such a short-circuit wiring is not a practical solution to this problem.
[0008]
The present invention has been made in view of the above problems, and it is also possible to satisfactorily perform electrical characteristic inspection in a state where a plurality of mother substrates are formed, and furthermore, sealing after injection of an electro-optical material is performed accurately. It is an object of the present invention to provide an element substrate device that can be performed easily, an electro-optical device including such an element substrate device, and a method for manufacturing such an electro-optical device.
[0009]
[Means for Solving the Problems]
  In order to solve the above problems, an electro-optical device manufacturing method of the present invention includes an element substrate device used as one of the pair of substrate devices in an electro-optical device in which an electro-optical material is sandwiched between the pair of substrate devices. An electro-optical device comprising: a counter substrate disposed opposite to the element substrate device as the other of the pair of substrate devices; and an electro-optical material sandwiched between the counter substrate and the element substrate device. A method of manufacturing an electro-optical device, wherein the element substrate device is formed in plural on a mother substrate and divided along a cutting line, and is an image display region located on a central side on the substrate A plurality of pixel electrodes arranged on the substrate and a peripheral region located on a peripheral side of the substrate so as to be arranged along one side of the four sides of the substrate, and a signal arrangement for driving the plurality of pixel electrodes. Or a plurality of external circuit connection terminals that are electrically connected to the electronic element, and the external circuit connection terminals that extend in a predetermined width along three sides excluding the side on which each of the external circuit connection terminal groups is formed. The first wiring exposed by the predetermined width on the end face of the side where the circuit connection terminal group is formed, and the one side of the substrate in which the plurality of external circuit connection terminals are arranged along the plurality of external circuit connection terminals A plurality of external circuit connection terminals connected to each other on the mother board via the first wiring and the second wiring. When a plurality of the element substrate devices are formed, an inspection process for inspecting electrical characteristics in the element substrate device by applying a predetermined inspection signal to the external circuit connection terminals, and after the inspection process, Opposite to the element substrate device A step of bonding a plate, a step of injecting the electro-optical material after the bonding step, and an optical observed in a state where the element substrate device and the counter substrate are sandwiched between a pair of polarizing plates after the injection step. A step of sealing based on a change in state, and a side between the external circuit connection terminal group and the first wiring on the side where the external circuit connection terminal group is formed after the sealing step. A dividing step of dividing the mother substrate along the cutting line in the extending direction of the first wiring on the second wiring, and after the dividing step, the first wiring is connected to each element substrate. It is formed on three sides excluding the side on which the external circuit connection terminal group of the device is formed.
[0010]
  According to the electro-optical device manufacturing method of the present invention, the inspection process is performed when a plurality of element substrate devices are formed on the mother substrate. At this time, in particular, since a plurality of external circuit connection terminals are connected by wiring, the electrical characteristics of the element substrate device can be inspected by applying a predetermined inspection signal to the external circuit connection terminals. Next, an injection process is performed through a bonding process. Then, sealing is performed based on a change in the optical state observed through the pair of polarizing plates in a state where the element substrate device and the counter substrate are sandwiched between the pair of polarizing plates. At this time, since a plurality of external circuit connection terminals are connected by wiring, static electricity generated in the rubbing process or the like is locally accumulated in the signal wiring and electronic elements connected to each external circuit connection terminal. The external circuit connection terminals are fixed at the same potential such as the ground potential. For this reason, based on the change of the optical state observed through a pair of polarizing plates, sealing can be performed with the cell gap between the substrates kept uniform. Next, in the dividing step, the element substrate device is divided along the cutting line to form individual electro-optical devices.
[0013]
  The first and second wirings are adjacent to another element substrate on the mother substrate via the cutting line that intersects the second wiring from the plurality of external circuit connection terminals in the element substrate device. The plurality of external circuit connection terminals in the element substrate device are connected with high resistance via the first wiring provided in a peripheral region of the device..
[0014]
According to this aspect, in the manufacturing process, a plurality of element substrate devices are formed on the mother substrate, and the plurality of external circuit connection terminals are connected with high resistance by the high resistance wiring. Therefore, it is possible to perform an electrical property inspection on each element substrate device in a state where a plurality of elements are formed on the mother substrate. After that, since the plurality of external circuit connection terminals are connected by the high resistance wiring, each external circuit connection terminal is fixed to the same potential. Accordingly, the electro-optical material can be properly sealed as described above in a state where a plurality of the element substrate devices are formed on the mother substrate.
[0015]
Thereafter, the mother substrate is divided around each element substrate device along the cutting line to form individual element substrate devices. If the interconnection between the plurality of external circuit connection terminals by the high resistance wiring is cut and removed at the time of the division, the operation in each electro-optical device manufactured thereafter is not hindered by the high resistance wiring, The effect of preventing electrostatic breakdown inside can also be obtained. Or if the structure which leaves the connection by a high resistance wiring is employ | adopted after parting, it also becomes possible to prevent the electrostatic breakdown after manufacture.
[0016]
In an embodiment in which a plurality of high resistance wirings are formed on the mother substrate, the high resistance wiring is connected to the plurality of external circuit connection terminals of the element substrate device on the mother substrate via the cutting line. The plurality of external circuit connection terminals in the element substrate device may be connected with high resistance via the peripheral region.
[0017]
With this configuration, a plurality of external circuit connection terminals in the element substrate device are connected by a high resistance wiring via a peripheral area of another adjacent element substrate device via a cutting line on the mother substrate. Therefore, at the time of division, the interconnection between the plurality of external circuit connection terminals by the high resistance wiring is cut off and removed. Accordingly, the operation in the electro-optical device is not hindered by the high resistance wiring. Moreover, the effect which prevents the electrostatic breakdown in the process until parting is also acquired.
[0018]
In the case of such a configuration, the high resistance wiring is further provided for each of the plurality of external circuit connection terminals and the short circuit wiring portion wired along the cutting line in the peripheral region of the other element substrate device. The plurality of external circuit connection terminals may be configured to include a high resistance wiring portion that connects to the short-circuit wiring portion across the cutting line.
[0019]
If comprised in this way, the high resistance wiring which straddles the short circuit wiring part wired to the peripheral region of the other element substrate apparatus which adjoins via a cutting line on a mother board | substrate, and the cutting line provided for every external circuit connection terminal The plurality of external circuit connection terminals in the element substrate device are connected with each other. Then, at the time of division, the interconnection between the plurality of external circuit connection terminals is cut and removed at the high resistance wiring portion across the cutting line.
[0020]
Or in the aspect formed in multiple numbers on the above-mentioned mother board | substrate, the said high resistance wiring is the short circuit wiring part wired along the said cutting line in the peripheral region of the said element substrate apparatus, and each said some external circuit connection terminal And a plurality of external circuit connection terminals connected to the short-circuit wiring part, respectively.
[0021]
If comprised in this way, between the some external circuit connection terminal in the said element substrate apparatus by the short-circuit wiring part wired by the peripheral region of the said element substrate apparatus and the high resistance wiring part provided for every external circuit connection terminal Are connected. Even after the division, the interconnections between the plurality of external circuit connection terminals are not cut and removed. For this reason, since a plurality of external circuit connection terminals are connected by high resistance wiring during and after manufacture, the effect of preventing electrostatic breakdown in signal wiring, electronic elements, and peripheral circuits is also obtained. It is done. In this case, the high-resistance wiring is connected to such an extent that the normal display operation in the electro-optical device is not affected.
[0022]
  In addition, the first wiring isIt includes a portion made of the same film as that constituting at least one of the signal wiring and the electronic element.
[0023]
According to this aspect, at least a part of the high resistance wiring is made of the same film as the film forming the signal wiring such as a polysilicon film or the same film as the film forming the electronic element such as the semiconductor layer. Therefore, in the manufacturing process of the element substrate device, no additional process is required to form the high resistance wiring. That is, it is very advantageous for simplifying the laminated structure and the manufacturing process. When forming at least a part of the high resistance wiring from the same film as the other films in this way, the room for selection in the film thickness and specific resistance is narrowed. However, there is no practical problem if a desired high resistance is obtained by adjusting the wiring width and length of the high resistance wiring.
[0024]
  In addition, the second wiring isYou may comprise so that the part which consists of the same film | membrane as the semiconductor layer which comprises the said electronic element may be included.
[0025]
With this configuration, for example, by using a semiconductor layer used when manufacturing a semiconductor element such as a TFT, a high resistance wiring having a high resistance of about several hundred kΩ (kiloohm) to several MΩ (megaohm) is formed in a small area. Can be formed.
[0026]
  In addition, the second wiring isA meandering wiring portion having a meandering shape when seen in a plan view is included.
[0027]
According to this aspect, it is relatively easy in a limited area on the substrate by adjusting the wiring width and the wiring length by using the planar meandering shape in the meandering wiring part included in the high resistance wiring. It is possible to obtain a desired high resistance.
[0028]
  Also,The electronic element includes a plurality of thin film transistors provided for the plurality of pixel electrodes, and the signal wiring includes a plurality of scanning lines and a plurality of data lines that are connected to the plurality of thin film transistors and intersect with each other. .
[0029]
According to this aspect, the element substrate device can be constructed as a TFT array substrate used when a TFT active matrix driving type electro-optical device is configured.
[0030]
In this aspect, the semiconductor device further includes a peripheral circuit disposed in the peripheral region and driving the plurality of scanning lines and the plurality of data lines, and the plurality of external circuit connection terminals are terminals connected to the peripheral circuit. You may comprise so that it may contain.
[0031]
With this configuration, the element substrate device can be constructed as a TFT array substrate with a built-in peripheral circuit used when forming a TFT active matrix driving type electro-optical device with a built-in peripheral circuit.
[0034]
  The electro-optical device manufacturing method according to the present invention is a method for manufacturing an electro-optical device in which an electro-optical material is sandwiched between a pair of substrate devices, and corresponds to a plurality of electro-optical devices on a mother substrate. Forming a plurality of pixel electrode groups for each image display region located on the center side of the substrate, and on the mother substrate, at least one side of the peripheral region located on the peripheral side of the region corresponding to the plurality of electro-optical devices Forming a plurality of external circuit connection terminal groups that are electrically connected to signal wirings or electronic elements for driving the pixel electrode groups for each region along the one side, and First, along the four sides of each electro-optical device, the pixel electrode group and the external circuit connection terminal group corresponding to each electro-optical device are surrounded on the mother substrate. A step of forming wirings in a grid pattern, and connecting a portion of the first wiring adjacent to the external circuit connection terminal group and individual terminals of the external circuit connection terminal group on the mother substrate. 2 and a side where the external circuit connection terminal group is formed for each region corresponding to each electro-optical device, between the external circuit connection terminal group and the first wiring. The mother substrate is cut along the extending direction of the first wiring on the second wiring, and the side where the external circuit connection terminal group is not formed is outside the first wiring. Cutting the mother substrate along the extending direction of one wiring, and after the cutting step, the first wiring is formed with the external circuit connection terminal group of each electro-optical device. Formed on three sides excluding The features.
[0035]
According to the electro-optical device manufacturing method of the present invention, the inspection process is performed when a plurality of element substrate devices are formed on the mother substrate. In particular, since a plurality of external circuit connection terminals are connected with high resistance via high resistance wiring, electrical characteristics in the element substrate device can be inspected by applying a predetermined inspection signal to the external circuit connection terminals. . Next, an injection process is performed through a bonding process. Then, sealing is performed based on a change in the optical state observed through the pair of polarizing plates in a state where the element substrate device and the counter substrate are sandwiched between the pair of polarizing plates. In particular, since a plurality of external circuit connection terminals are connected by high resistance wiring, static electricity generated in the rubbing process or the like is locally generated in the signal wiring or electronic element connected to each external circuit connection terminal. The external circuit connection terminals are fixed at the same potential such as the ground potential. For this reason, based on the change of the optical state observed through a pair of polarizing plates, sealing can be performed with the cell gap between the substrates kept uniform. Next, in the dividing step, the element substrate device is divided along the cutting line to form individual electro-optical devices.
[0036]
In addition, since the plurality of external circuit connection terminals are connected by high-resistance wiring before the dividing step, it is possible to prevent electrostatic breakdown in signal wiring, electronic elements, and peripheral circuits. In addition, if the wiring is connected with high resistance so as not to affect the normal display operation of the electro-optical device, electrostatic breakdown in signal wiring, electronic elements, and peripheral circuits, etc. will occur before and after the cutting process. Can also be prevented. In other words, it is not necessary to cut and remove the high-resistance wiring before the electrical characteristics inspection in the middle of manufacturing, so that it is possible to prevent electrostatic breakdown from occurring after the electrical characteristics inspection, and to leave the high-resistance wiring finally in the product. Then, the cutting and removing process can be omitted and electrostatic breakdown at the product stage can be prevented.
[0037]
Such an operation and other advantages of the present invention will become apparent from the embodiments described below.
[0038]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0039]
(Embodiment of element substrate device)
First, an active matrix substrate device for a liquid crystal device will be described with reference to FIGS. 1 and 2 as an embodiment of an element substrate device of the present invention. FIG. 1 is a plan view of the active matrix substrate device before cutting, which is formed in plural on the mother substrate. FIG. 2 is an enlarged plan view of a portion C1 in FIG. 1 showing an external circuit connection terminal, a high resistance wiring, and a short circuit wiring provided thereon.
[0040]
In FIG. 1, a plurality of active matrix substrate devices 1 are formed in a matrix on a mother substrate. Each active matrix substrate device 1 is subsequently subjected to a substrate cutting step for cutting along a cutting line 90 indicated by a broken line in the drawing, and further, a panel chamfering step is performed as necessary, so that each active matrix substrate is cut. The matrix substrate apparatus 1 is used. A plurality of active matrix substrate devices 1 are formed on an 8-inch mother substrate. Each active matrix substrate device 1 is provided with, for example, about several to several tens of external circuit connection terminals 102.
[0041]
Each active matrix substrate device 1 includes a TFT array substrate 10 made of a glass substrate, a quartz substrate, a semiconductor substrate, or the like, and an electro-optic such as a liquid crystal is provided in an image display region 10 a located on the center side on the TFT array substrate 10. A plurality of pixel portions each including a pixel electrode and a TFT for controlling the substance are formed in a matrix. As will be described later, the active matrix substrate device 1 is connected to TFT gates in a plurality of pixel portions, and is connected to a plurality of scanning lines extending in the X direction in the drawing and the sources of the respective TFTs in the Y direction in the drawing. And a plurality of data lines extending respectively. The active matrix substrate device 1 further includes a scanning line driving circuit 104 for supplying scanning signals to the scanning lines and a data line driving circuit 101 for supplying data signals to the data lines around the image display region 10a. Prepare. The scanning line driving circuit 104 is provided on both sides of the image display area 10a. As will be described later, a sampling circuit that samples an image signal and supplies it to a data line is provided in a frame area between the data line driving circuit 101 and the image display area 10a.
[0042]
The external circuit connection terminal 102 is a wiring that supplies a signal wiring, a power supply line, and a potential to the counter electrode from the external IC circuit to each drive circuit after the active matrix substrate device 1 is divided and further assembled into an electro-optical device. Etc. are connected.
[0043]
As shown in FIGS. 1 and 2, the active matrix substrate device 1 is further provided for each external circuit connection terminal 102 for mutually connecting the external circuit connection terminals 102 with a high resistance over a predetermined period of the manufacturing process. And the short-circuit wiring 91 (shown by hatching in the figure) that extends along the cutting line 90, to which the ends of all the high-resistance wiring sections 80 arranged in the X direction are connected. . The external circuit connection terminals 102 are connected to each other so as to have a high resistance of, for example, 500 kΩ to 5 MΩ by the high resistance wiring portion 80 and the short circuit wiring 91. Therefore, here, the high resistance wiring portion 80 and the short-circuit wiring 91 are collectively referred to as a high resistance wiring 81.
[0044]
Particularly in the present embodiment, the film quality, film thickness, wiring width, and wiring length are set for the high resistance wiring portion 80 and the short circuit wiring 91 so that the high resistance wiring 81 has a high resistance of, for example, 500 kΩ to 5 MΩ. . Therefore, the high resistance wiring portion 80 is formed of the same film as a high resistance film such as a semiconductor layer of a TFT constituting a pixel switching TFT or a driving circuit TFT as described later. On the other hand, the short-circuit wiring 91 is formed of the same film as a conductive film such as an Al film or a conductive polysilicon film constituting a data line, an image signal line or the like.
[0045]
As shown in FIG. 1, the short-circuit wiring 91 is arranged in a lattice shape around a plurality of active matrix substrate devices 1 formed on a mother substrate, and is connected to each other to prevent electrostatic breakdown. Functions as a guard ring. The short-circuit wiring 91 is also cut when the substrate is cut.
[0046]
As described above, the plurality of external circuit connection terminals 102 are connected to each other with high resistance by the high resistance wiring 81. Therefore, in the manufacturing process, each external circuit connection terminal 102 is inspected before being placed opposite to the counter substrate. Electrical characteristics inspection such as disconnection inspection and short-circuit inspection in the signal wiring 112 (see FIG. 2) connected to each external circuit connection terminal 102 by measuring voltage or current when a predetermined electrical signal is applied by applying a probe for use. Can be done. Examples of the signal wiring 112 include an image signal line corresponding to a driving method, a lead wiring thereof, a power supply wiring, a control signal line, a clock signal line, a scanning line, a data line, a wiring extending to a counter electrode, and the like. Further, electronic elements connected to each signal wiring 112 (for example, a data line driving circuit 101, a scanning line driving circuit 104, a peripheral circuit such as a sampling circuit according to a driving method, or TFTs, TFDs, and capacitors constituting each pixel unit) Electrical characteristics inspection such as disconnection inspection, short circuit inspection, operation inspection, etc. can be performed.
[0047]
Further, since the plurality of external circuit connection terminals 102 are connected by the high resistance wiring 81, the signal wiring 112 connected to each external circuit connection terminal 102 connected to each other via the high resistance wiring 81, In each electronic element connected to the signal wiring 112, static electricity generated in the rubbing process or the like does not accumulate locally, that is, almost no voltage is generated between the external circuit connection terminals 102. For this reason, after the liquid crystal is injected after being arranged opposite to the other counter substrate device, the color change of the image display area 10a is observed in a state where an empty cell is sandwiched between a pair of polarizing plates whose transmission axes are orthogonally arranged. By doing so, it is possible to perform sealing while keeping the cell gap uniform.
[0048]
If a plurality of external circuit connection terminals 102 are not connected through the high resistance wiring 81 in this way, but are short-circuited, the signal wiring 112 and the electronic device connected to the signal wiring 112 are not connected. Electrical property inspection cannot be performed. On the other hand, if the plurality of external circuit connection terminals 102 are not connected, sealing after liquid crystal injection cannot be performed accurately.
[0049]
In addition, since the plurality of external circuit connection terminals 102 are connected by the high resistance wiring 81, the signal wiring 112 and the signal wiring 112 are provided until the process of dividing the active matrix substrate device 1 by the cutting line 90. It is possible to prevent electrostatic breakdown in electronic devices connected to the peripheral circuit, and in peripheral circuits.
[0050]
Further, in the present embodiment, the high resistance wiring 81 passes through the peripheral region of another active matrix substrate device adjacent to the plurality of external circuit connection terminals 102 in the active matrix substrate device 1 via the cutting line 90 on the mother substrate. Thus, the plurality of external circuit connection terminals 102 in the active matrix substrate device 1 are connected with high resistance. For this reason, at the time of division, the interconnection between the plurality of external circuit connection terminals 102 by the high resistance wiring 81 is automatically cut and removed. Thereby, the operation in the electro-optical device including the active matrix substrate device 1 is not hindered by the high resistance wiring 81. In addition, electrostatic breakdown in the process up to the division can be prevented by the high resistance wiring 81.
[0051]
In the present embodiment, in particular, the high resistance wiring portion 80 is made of the same film as the semiconductor layer constituting the TFT provided in the pixel portion or the drive circuit. Accordingly, in the manufacturing process, the high resistance wiring portion 80 having a high resistance of about several hundred kΩ to several MΩ can be formed relatively easily. At this time, since an additional process is not required to form the high-resistance wiring portion 80, it is very advantageous for simplifying the laminated structure and the manufacturing process.
[0052]
In this way, when the high-resistance wiring portion 80 and the short-circuit wiring 91 are formed from the same film as other films, the room for selection in the film thickness and specific resistance is narrowed. However, a desired high resistance can be obtained by adjusting the wiring width and wiring length of the high resistance wiring portion 80 and the short circuit wiring 91. For this reason, in the example shown in FIG. 2, the high resistance wiring portion 80 is configured such that a relatively narrow wiring has a meandering shape. A plurality of types of impurity doping (for example, doping for forming a channel region, doping for forming a source / drain region, doping for forming a lightly doped drain region, and a well region) that are performed when forming a TFT on such a semiconductor layer. If the most suitable for obtaining a desired high resistance among the dopes for forming) is also applied to the semiconductor layer forming the high resistance wiring portion 80, the manufacturing process will be further improved. It will be advantageous.
[0053]
In the embodiment described above, after the cutting line 90 is divided, the short circuit wiring 91 is disconnected from each active matrix substrate device 1, so that there is no connection between the external circuit connection terminals 102 by the high resistance wiring 81. However, such a short-circuit wiring 91 may be wired closer to the external circuit connection terminal 102 than the cutting line 90. With this configuration, the interconnection between the plurality of external circuit connection terminals 102 is not cut and removed even after the cutting line 90 cuts off. For this reason, it is possible to prevent electrostatic breakdown in the signal wiring 112, the electronic device connected to the signal wiring 112, and the peripheral circuit, not only during the manufacturing but also after the manufacturing. However, in this case, the high resistance wiring 81 is connected so as not to affect the normal display operation in the electro-optical device.
[0054]
(Configuration of electro-optical device)
Next, a configuration of an embodiment of an electro-optical device configured by including the active matrix substrate device having the above configuration will be described with reference to FIGS. Here, a TFT active matrix driving type liquid crystal device with a built-in driving circuit is taken as an example. FIG. 3 is a plan view of the TFT array substrate as viewed from the side of the counter substrate together with each component formed thereon, and FIG. 4 is a cross-sectional view taken along the line H-H ′ of FIG. 3. FIG. 5 is a block diagram showing an overall circuit configuration of the electro-optical device.
[0055]
3 and 4, the electro-optical device includes a TFT array substrate 10 in which one active matrix substrate device 1 after being divided is formed. That is, in the electro-optical device of this embodiment, the liquid crystal layer 50 is sealed between the TFT array substrate 10 which is a pair of substrates and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 have an image display area. They are bonded to each other by a sealing material 52 provided in a sealing region located around 10a.
[0056]
The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates. It is a thing. Further, in the sealing material 52, if the electro-optical device is a small electro-optical device that performs enlarged display like a projector, glass fiber or glass beads for setting the cell gap between the two substrates to a predetermined value. A gap material such as Alternatively, such a gap material may be included in the liquid crystal layer 50 if the electro-optical device is a large-sized electro-optical device that performs the same size display as a liquid crystal display or a liquid crystal television.
[0057]
The liquid crystal layer 50 is sealed between the substrates by a sealing material 52 in which a portion of the liquid crystal injection port 60 is missing and a sealing material 54 that seals the liquid crystal injection port 60 after a liquid crystal vacuum injection process described later.
[0058]
A light-shielding frame 53 that defines the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area where the seal material 52 is disposed. However, such a frame 53 may be provided on the TFT array substrate 10 side.
[0059]
A data line driving circuit 101 and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 in a peripheral area outside the sealing area where the sealing material 52 is disposed. It is provided along two sides adjacent to this one side. Further, on the remaining side of the TFT array substrate 10, a plurality of wirings 105 are provided for connecting between the scanning line driving circuits 104 provided on both sides of the image display region 10a. In addition, at least one corner of the counter substrate 20 is provided with a vertical conductive material 106 for electrically conducting between the TFT array substrate 10 and the counter substrate 20.
[0060]
In FIG. 4, an alignment film 16 made of a polyimide material is formed on a pixel electrode 9 a formed after a pixel switching TFT, a scanning line, a data line, a capacitor line, and the like are formed on the TFT array substrate 10. Is formed. On the other hand, on the counter substrate 20, in addition to the counter electrode 21, an alignment film 22 made of a polyimide-based material is formed on the uppermost layer portion where a light shielding film 23 that defines a non-opening region for each pixel, a color filter, and the like is formed. Is formed. Each of the pair of alignment films 16 and 22 is applied with a polyimide material and baked in a manufacturing process described later, and then aligns the liquid crystal in the liquid crystal layer 50 in a predetermined direction and gives a predetermined pretilt angle to the liquid crystal. Thus, an orientation treatment is performed. The light shielding film 23 has a function of improving contrast in a display image and preventing color mixture of color materials when a color filter is formed. Such a light shielding film 23 may be formed not on the counter substrate 20 side but on the TFT array substrate 10.
[0061]
The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films 16 and 22.
[0062]
Next, a circuit configuration of the electro-optical device according to the present embodiment will be described with reference to FIG.
[0063]
In FIG. 5, a plurality of pixels formed in a matrix form that constitutes an image display area of the electro-optical device according to the present embodiment has a plurality of TFTs 30 for controlling the pixel electrodes 9a formed in a matrix form. Is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data line 6a may be supplied line-sequentially in this order, and the image signals S1, S2,..., Sn are N (where N is a natural number of 2 or more). The signals may be serial-parallel converted into N signals and supplied from the N image signal lines 115 constituting an example of the signal wiring 112 to the adjacent N data lines 6a for each group. . Further, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,..., Gm are applied to the scanning line 3a in a pulse-sequential manner in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,..., Sn supplied from the data line 6a is obtained by closing the switch of the TFT 30 as a switching element for a certain period. Write at a predetermined timing. Image signals S1, S2,..., Sn written to the liquid crystal via the pixel electrode 9a are held for a certain period with the counter electrode (see FIG. 4) formed on the counter substrate. The liquid crystal modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gradation display. Here, in order to prevent the held image signal from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode.
[0064]
In FIG. 5, the electro-optical device is supplied from an image signal line 115 in addition to the data line driving circuit 101 for driving the data line 6a and the scanning line driving circuit 104 for driving the scanning line 3a around the image display area. A sampling circuit 103 for sampling the image signals S1, S2,. The data line driving circuit 101 configures the sampling circuit 103 with the sampling circuit driving signal via the sampling circuit driving signal line 114 as the scanning line driving circuit 104 sequentially sends the gate voltage to the scanning line 3a in a pulse manner. Is supplied to the control terminal of each sampling switch 103a. The sampling circuit 103 samples the image signals S1, S2,..., Sn on the image signal line 115 according to the sampling circuit drive signal, and supplies them to the data line 6a.
[0065]
On the TFT array substrate 10, in addition to the data line driving circuit 101, the scanning line driving circuit 104, the sampling circuit 103, etc., a precharge signal of a predetermined voltage level is applied to the data line 6a in advance of the image signal. A precharge circuit to be supplied, an inspection circuit for inspecting the quality, defects, etc. of the electro-optical device during manufacture or at the time of shipment may be formed.
[0066]
In particular, the electro-optical device according to this embodiment includes the above-described active matrix substrate device 1. For this reason, since the external circuit connection terminals 102 shown in FIGS. 3 and 4 are connected with high resistance by the high resistance wiring 81 before the TFT array substrate 10 is divided, the scanning lines before the two substrates are bonded together. 3a, data line 6a, capacitor line 3b, pixel electrode 9a, TFT 30, storage capacitor 70, data line driving circuit 101, scanning line driving circuit 104, sampling circuit 103, image signal line 115, etc. Characteristic inspection is performed well. Furthermore, since the external circuit connection terminal 102 is connected by the high resistance wiring 81 before the TFT array substrate 10 is divided, liquid crystal injection and sealing are performed after the two substrates are bonded and before the two substrates are divided. It is performed accurately and the cell gap between the substrates is controlled with high accuracy. In addition, electrostatic breakdown in various signal wirings and electronic elements during manufacture is also reduced.
[0067]
As a result, the electro-optical device of this embodiment has high device reliability and manufacturing yield, and can display high-quality images by improving the uniformity of the cell gap between the substrates.
[0068]
(Manufacturing process of electro-optical device)
Next, a manufacturing process of the electro-optical device according to the present embodiment will be described with reference to FIG. FIG. 6 is a process flowchart showing the manufacturing process step by step.
[0069]
On the other hand, as the process on the TFT array substrate 10 side, as shown in FIG. 1, a plurality of active matrix substrate devices are formed on a mother substrate and a predetermined type of electrical characteristic inspection is completed. First, receiving cleaning is performed to remove dirt, dust, and dust adhering thereto (step S1). Next, the alignment film 16 is formed (step S2). Specifically, for example, a polyimide material is applied to the entire surface of the substrate and then baked. Next, an alignment process is performed on the formed alignment film 16 by a rubbing process in which the surface is rubbed in a certain direction (step S3). Next, the seal material 52 is printed on the seal region after the gap material is added and dispersed, or the seal material 52 mixed with the gap material is printed (step S4). It is applied outside 52 (step S5).
[0070]
On the other hand, as a process on the counter substrate 20 side, first, for the counter substrate 20 on which the counter electrode is formed and subjected to a predetermined type of acceptance inspection, dirt, dust, and dust attached thereto are removed. Is received and washed (step S6). Next, the alignment film 22 is formed (step S7). Specifically, the polyimide material is applied to the entire surface of the substrate and then baked. Next, an alignment process is performed on the formed alignment film 22 by a rubbing process in which the surface is rubbed in a certain direction (step S8).
[0071]
The TFT array substrate 10 that has undergone the steps S1 to S5 and the counter substrate 20 that has undergone the steps S6 to S8 are bonded together by the sealing material 52 (step S9), aligned with high accuracy (step S10), and then the gap between the substrates is set to a desired value. The liquid crystal cell gap is tightened under pressure and pressure bonded (step S11). Such a desired inter-substrate gap is obtained by the gap material added and dispersed in the sealing material 52.
[0072]
Next, the sealing material 52 is cured with respect to the sealing material 52 by ultraviolet irradiation, heating, or both (step S12).
[0073]
Next, a vacuum injection process is performed by dropping liquid crystal in a dropping region near the liquid crystal injection port 60 in a vacuum atmosphere (step S13).
[0074]
Next, the liquid crystal inlet is sealed with the sealing material 54 (step S14). At this time, in particular, in the present embodiment, since the plurality of external circuit connection terminals 102 are connected by the high resistance wiring 81, each external circuit connection terminal 102 connected to each other via the high resistance wiring 81 is used. Static electricity generated in a rubbing process or the like does not accumulate locally in the connected signal wiring 112 and each electronic element connected to the signal wiring 112. For this reason, if the sealing step is performed in a state where an empty cell is sandwiched between a pair of polarizing plates whose transmission axes are orthogonally arranged, the plurality of pixel electrodes in the image display region 10a have the same potential (preferably no voltage mark). Therefore, by observing the color change of the image display region through the polarizing plate, it is possible to perform sealing while keeping the cell gap between the substrates uniform.
[0075]
Next, the liquid crystal is once subjected to an isotropic treatment at a temperature higher than the isotropic phase transition temperature (step S15).
[0076]
Next, a plurality of TFT array substrates 10 formed on the mother substrate as shown in FIG. 1 are divided into electro-optical devices as shown in FIGS. 3 and 4 (step S16), and then washed again (step S17). ) Further, after conducting a continuity / insulation inspection of a predetermined wiring or element, a display unevenness inspection, and the like (step S18), a mounting process such as connection of an external wiring, adhesion of a polarizing plate, a retardation film, etc. is performed. In step S19, the electro-optical device is completed.
[0077]
As described above, according to the manufacturing method of the present embodiment described in detail, both substrates can be bonded together in step S9, particularly after the electrical property inspection is performed satisfactorily, and liquid crystal injection is performed in step S13. Since the sealing can be performed accurately, the device reliability and the manufacturing yield are high, and an electro-optical device capable of displaying a high-quality image by improving the uniformity of the cell gap between the substrates can be manufactured relatively easily. In addition, since the plurality of external circuit connection terminals 102 are connected to each other by the high resistance wiring 81 before the dividing process in step S16, the static electricity such as the signal wiring 112 due to static electricity generated in the rubbing process or the like in step S3. It is also possible to prevent destruction. Furthermore, since such a high resistance wiring 81 includes the high resistance wiring portion 80 and the short circuit wiring 91 as shown in FIG. 2, it can be automatically cut and deleted in the dividing step in step S16. This is advantageous because no process is required.
[0078]
Even if the present invention is applied to any type of electro-optical device other than the TFT active matrix driving method, such as the TFD active matrix driving method and the passive matrix driving method, the electrical characteristic inspection and liquid crystal injection and sealing are excellent. As a result, electrostatic breakdown can be effectively prevented. As a result, device reliability and manufacturing yield can be improved, and cell gap uniformity between substrates can be improved.
[0079]
In the electro-optical device according to the embodiment described above, the outer surface of the counter substrate 20 and the outer surface of the TFT array substrate 10 are respectively provided with, for example, a TN (Twisted Nematic) mode, a VA (Vertically Aligned) mode, and a PDLC (Polymer Dispersed Liquid Crystal). A polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction according to an operation mode such as a mode, or a normally white mode / normally black mode.
[0080]
The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and elements that involve such changes. A substrate device, an electro-optical device, or a manufacturing method thereof is also included in the technical scope of the present invention.
[Brief description of the drawings]
FIG. 1 is a plan view showing a configuration of an active matrix substrate device in an embodiment of the present invention.
FIG. 2 is an enlarged plan view showing a C1 portion of FIG. 1 in an enlarged manner.
FIG. 3 is a plan view showing an overall configuration of an electro-optical device according to an embodiment of the invention.
4 is a cross-sectional view taken along line H-H ′ of FIG. 3;
FIG. 5 is a circuit diagram of an electro-optical device according to an embodiment of the invention.
FIG. 6 is a process flowchart of a manufacturing method according to the present embodiment.
[Explanation of symbols]
1. Active matrix substrate device
10 ... TFT array substrate
20 ... Counter substrate
16 ... Alignment film
22 ... Alignment film
23 ... Light-shielding film
30 ... TFT
50 ... Liquid crystal layer
52 ... Sealing material
53 ... Picture frame
54. Sealing material
60 ... Liquid crystal inlet
80 ... High resistance wiring part
81. High resistance wiring
90 ... cutting line
91 ... Short-circuit wiring
101: Data line driving circuit
104: Scanning line driving circuit
112 ... Signal wiring

Claims

An element substrate device used as one of the pair of substrate devices in an electro-optical device in which an electro-optical material is sandwiched between the pair of substrate devices, and the element substrate device as the other of the pair of substrate devices. An electro-optical device manufacturing method for manufacturing an electro-optical device including the counter substrate and an electro-optical material sandwiched between the counter substrate and the element substrate device,
The element substrate device includes:
It is formed on the mother board and divided along the cutting line.
A plurality of pixel electrodes arranged in an image display region located on the center side on the substrate;
It is arranged in a peripheral region located on the peripheral side on the substrate so as to be arranged along one side of the four sides of the substrate, and is electrically connected to signal wirings or electronic elements for driving the plurality of pixel electrodes. A plurality of external circuit connection terminals;
The external circuit connection terminal group is formed to extend with a predetermined width along three sides excluding the side on which the external circuit connection terminal group is formed, and the end surface of the side on which the external circuit connection terminal group is formed is the same as the predetermined width. A first wiring exposed;
A second wiring formed from each of the external circuit connection terminals to reach one side of the substrate along which the plurality of external circuit connection terminals are arranged,
The plurality of external circuit connection terminals are connected via the first wiring and the second wiring on the mother substrate,
An inspection step of inspecting electrical characteristics of the element substrate device by applying a predetermined inspection signal to the external circuit connection terminal at the time when a plurality of the element substrate devices are formed on the mother substrate;
A step of bonding the element substrate device and the counter substrate after the inspection step;
Injecting the electro-optical material after the bonding step;
Sealing the element substrate device and the counter substrate with a pair of polarizing plates after the injecting step, based on a change in the observed optical state;
After the sealing step, on the side where the external circuit connection terminal group is formed, the first wiring extends on the second wiring between the external circuit connection terminal group and the first wiring. A dividing step of dividing the mother substrate along the cutting line in the current direction ,
After the dividing step, the first wiring is formed on three sides excluding the side where the external circuit connection terminal group of each element substrate device is formed. .

The first and second wirings of another element substrate device adjacent to each other via the cutting line intersecting the second wiring from the plurality of external circuit connection terminals in the element substrate device on the mother substrate. 2. The electro-optical device according to claim 1 , wherein the plurality of external circuit connection terminals in the element substrate device are connected with high resistance via the first wiring provided in a peripheral region. Manufacturing method .

3. The method of manufacturing an electro-optical device according to claim 1, wherein the first wiring includes a portion made of the same film as a film constituting at least one of the signal wiring and the electronic element.

The second wiring, the method of manufacturing an electro-optical device according to any one of claims 1 to 3, characterized in that it comprises a part made of a semiconductor layer of the same film constituting the electronic device.

The second wiring, the method of manufacturing an electro-optical device according to any one of claims 1 to 4, characterized in that it comprises a meander line portion having a meandering shape in plan view.

The electronic element includes a plurality of thin film transistors provided for the plurality of pixel electrodes,
The signal lines, the electro-optical device according to any one of claims 1 to 5, characterized in that it comprises a plurality of scanning lines and a plurality of data lines crossing phase is connected to the plurality of thin film transistors Manufacturing method .

A peripheral circuit disposed in the peripheral region and driving the plurality of scanning lines and the plurality of data lines;
The method of manufacturing an electro-optical device according to claim 6 , wherein the plurality of external circuit connection terminals include a terminal connected to the peripheral circuit.

An electro-optical device manufacturing method in which an electro-optical material is sandwiched between a pair of substrate devices,
On the mother substrate, forming a plurality of pixel electrode groups for each image display region located on the center side of the region corresponding to the plurality of electro-optical devices;
On the mother substrate, a signal wiring or an electronic element for driving the pixel electrode group for each region along at least one side of the peripheral region located on the peripheral side of the region corresponding to the plurality of electro-optical devices; Forming a plurality of external circuit connection terminals that are electrically connected to each other along the one side; and
On the mother substrate, first wirings are formed in a grid shape along the four sides of each electro-optical device so as to surround the periphery of the pixel electrode group and the external circuit connection terminal group corresponding to each electro-optical device. And a process of
Forming a second wiring for connecting a portion of the first wiring adjacent to the external circuit connection terminal group and individual terminals of the external circuit connection terminal group on the mother substrate;
In each side corresponding to each electro-optical device, on the side where the external circuit connection terminal group is formed, on the second wiring between the external circuit connection terminal group and the first wiring The mother substrate is cut along the extending direction of the first wiring, and along the extending direction of the first wiring outside the first wiring on the side where the external circuit connection terminal group is not formed. And cutting the mother substrate.
After the cutting step, the first wiring is formed on three sides excluding the side where the external circuit connection terminal group of each electro-optical device is formed. Method.