Nothing Special   »   [go: up one dir, main page]

JP3637069B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP3637069B2
JP3637069B2 JP07899893A JP7899893A JP3637069B2 JP 3637069 B2 JP3637069 B2 JP 3637069B2 JP 07899893 A JP07899893 A JP 07899893A JP 7899893 A JP7899893 A JP 7899893A JP 3637069 B2 JP3637069 B2 JP 3637069B2
Authority
JP
Japan
Prior art keywords
silicon film
crystalline silicon
film
gate electrode
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07899893A
Other languages
English (en)
Other versions
JPH06267979A (ja
Inventor
宏勇 張
徹 高山
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP07899893A priority Critical patent/JP3637069B2/ja
Priority to CN2006100997256A priority patent/CN1893118B/zh
Priority to CN2006100997260A priority patent/CN1893001B/zh
Priority to CN94104268A priority patent/CN1095204C/zh
Priority to KR1019940004944A priority patent/KR100203982B1/ko
Priority to CN2004100351663A priority patent/CN1542929B/zh
Priority to CN2006100997241A priority patent/CN1893000B/zh
Publication of JPH06267979A publication Critical patent/JPH06267979A/ja
Priority to US08/360,600 priority patent/US5595944A/en
Priority to US08/449,669 priority patent/US5773846A/en
Priority to US08/477,941 priority patent/US5646424A/en
Priority to US08/933,342 priority patent/US6060725A/en
Priority to KR1019980003945A priority patent/KR100194450B1/ko
Priority to CNB98116322XA priority patent/CN1154165C/zh
Priority to CNB981163211A priority patent/CN1154192C/zh
Priority to KR1019980054318A priority patent/KR100194448B1/ko
Priority to US09/432,109 priority patent/US6261875B1/en
Priority to JP2000069288A priority patent/JP3362023B2/ja
Priority to US09/903,647 priority patent/US6541313B2/en
Priority to US10/395,387 priority patent/US6939749B2/en
Application granted granted Critical
Publication of JP3637069B2 publication Critical patent/JP3637069B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は、半導体装置の作製方法に関するものである。本発明によって作製される半導体装置は、ガラス等の絶縁基板上、単結晶シリコン等の半導体基板上、いずれにも形成される。特に本発明は、熱アニールによる結晶化、活性化を経て作製される半導体装置に関する。
【０００２】
【従来の技術】
最近、絶縁基板上に、薄膜状の活性層（活性領域ともいう）を有する絶縁ゲイト型の半導体装置の研究がなされている。特に、薄膜状の絶縁ゲイトトランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱心に研究されている。これらは、透明な絶縁基板上に形成され、マトリクス構造を有する液晶等の表示装置において、各画素の制御用に利用することや駆動回路に利用することが目的であり、利用する半導体の材料・結晶状態によって、アモルファスシリコンＴＦＴや結晶性シリコンＴＦＴというように区別されている。
【０００３】
一般にアモルファス状態の半導体の電界移動度は小さく、したがって、高速動作が要求されるＴＦＴには利用できない。また、アモルファスシリコンでは、Ｐ型の電界移動度は著しく小さいので、Ｐチャネル型のＴＦＴ（ＰＭＯＳのＴＦＴ）を作製することができず、したがって、Ｎチャネル型ＴＦＴ（ＮＭＯＳのＴＦＴ）と組み合わせて、相補型のＭＯＳ回路（ＣＭＯＳ）を形成することができない。
【０００４】
一方、結晶半導体は、アモルファス半導体よりも電界移動度が大きく、したがって、高速動作が可能である。結晶性シリコンでは、ＮＭＯＳのＴＦＴだけでなく、ＰＭＯＳのＴＦＴも同様に得られるのでＣＭＯＳ回路を形成することが可能で、例えば、アクティブマトリクス方式の液晶表示装置においては、アクティブマトリクス部分のみならず、周辺回路（ドライバー等）をもＣＭＯＳの結晶性ＴＦＴで構成する、いわゆるモノリシック構造を有するものが知られている。このような理由から、最近は結晶性シリコンを使用したＴＦＴの研究開発が盛んである。
【０００５】
【発明が解決しようとする課題】
結晶性シリコンを得る方法の１つとして、レーザーもしくはそれと同等な強光を照射することによってアモルファスシリコンを結晶化させる方法が挙げられるが、レーザーの出力の不安定性や極めて短時間のプロセスであることに由来する不安定性のために量産実用化の目処がついていない。
【０００６】
現在、実用的に採用できる考えられる方法は、熱によってアモルファスシリコンを結晶化させる方法である。この方法では、バッチ間のばらつきが少ない結晶シリコンを得ることができる。しかし、問題がないわけではない。
【０００７】
通常、結晶性シリコンを得るには６００℃程度の温度での長時間のアニールか、もしくは１０００℃以上の高温でのアニールが必要であった。後者の方法を採用すれば選択できる基板が石英に限られ、基板コストが非常に高くなった。前者の方法では基板選択の余地は拡がるが、別な問題がある。
【０００８】
安価な無アルカリガラス基板（コーニング社７０５９番等）を採用した場合の従来のＴＦＴの作製プロセスは、概ね以下のような流れである。
▲１▼ アモルファスシリコン膜の成膜
▲２▼ アモルファスシリコン膜の結晶化（６００℃以上、２４時間以上）
▲３▼ ゲイト絶縁膜の成膜
▲４▼ ゲイト電極の形成
▲５▼ ドーピング不純物の導入（イオン注入もしくはイオンドーピング法による）▲６▼ ドーピング不純物の活性化（６００℃以上、２４時間以上）
▲７▼ 層間絶縁物の形成
▲８▼ ソース、ドレイン電極の形成
【０００９】
ここで、特に問題となるのは▲６▼のプロセスである。この段階では、多くの無アルカリガラスの歪み温度が６００℃近辺（コーニング７０５９の場合は５９３℃）であるので、基板のちぢみが問題となる。最初のアニールプロセスである▲２▼の段階では、まだ、パターニングがされていないから基板の収縮は問題とはならなかった。しかし、▲６▼の段階では、回路のパターニングがされているため、基板が収縮すると、以後のマスクあわせができなくなり、歩留りの低下の大きな原因となる。そこで、▲６▼のプロセスをより低温（好ましくはガラスの歪み温度より５０℃以上低い温度）でおこなうことが望まれた。
【００１０】
そのためには、例えば、前述のようなレーザー等を用いる方法も考えられるが、レーザーの不安定性に加えて、レーザーの照射される部分（ソース、ドレイン領域）とレーザーの照射されない部分（活性領域＝ゲイト電極の下の領域）との間で温度上昇の違いから応力が発生し、信頼性が低下することが観測された。
【００１１】
このため、レーザー等を採用することは量産的に困難であった。一方、その他の方法としても有効な方法は見出せないのが現状であった。本発明はこのような困難な課題に対して解答を与えんとするものである。本発明は、量産性を維持しつつ、上記の問題点を解決することを課題とする。
【００１２】
【課題を解決するための手段】
本発明者の研究の結果、実質的にアモルファス状態のシリコン被膜に微量の触媒材料を添加することによって結晶化を促進させ、結晶化温度を低下させ、結晶化時間を短縮できることが明らかになった。触媒材料としては、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、白金（Ｐｔ）の単体、もしくはそれらの珪化物等の化合物が適している。具体的には、これらの触媒元素を有する膜、粒子、クラスター等をアモルファスシリコン膜の下、もしくは上に密着して形成し、あるいはイオン注入法等の方法によってアモルファスシリコン膜中にこれらの触媒元素を導入し、その後、これを適当な温度、典型的には５８０℃以下の温度で熱アニールすることによって結晶化させることができる。
【００１３】
当然のことであるが、アニール温度が高いほど結晶化時間は短いという関係がある。また、ニッケル、鉄、コバルト、白金の濃度が大きいほど結晶化温度が低く、結晶化時間が短いという関係がある。本発明人の研究では、結晶化を進行させるには、これらのうちの少なくとも１つの元素の濃度が１×１０17ｃｍ-3を越えること、好ましくは５×１０18ｃｍ-3以上存在することが必要であることがわかった。
【００１４】
一方、上記触媒材料はいずれもシリコンにとっては好ましくない材料であるので、できるだけその濃度が低いことが望まれる。本発明人の研究では、これらの触媒材料の濃度は合計して１０20ｃｍ-3を越えないことが望まれる。特に活性層として利用する場合には、十分な信頼性および特性を得るために１×１０17ｃｍ-3未満、好ましくは１×１０16ｃｍ-3未満の濃度であることが必要とされる。
【００１５】
本発明人は、この触媒元素の効果に着目し、これを利用することによって上記の問題を解決できることを見出した。本発明におけるＴＦＴの作製プロセスは、概ね以下のようなものである。
▲１▼ アモルファスシリコン膜の成膜
▲２▼ アモルファスシリコン膜の結晶化（６００℃以上、２４時間以上）
▲３▼ ゲイト絶縁膜の成膜
▲４▼ ゲイト電極の形成
▲５▼ ドーピング不純物の導入（イオン注入もしくはイオンドーピング法による）▲５▼’触媒元素を有する物質のシリコン膜への成膜
▲６▼ ドーピング不純物の活性化（６００℃以下、８時間以内）
▲７▼ 層間絶縁物の形成
▲８▼ ソース、ドレイン電極の形成
【００１６】
あるいは、
▲１▼ アモルファスシリコン膜の成膜
▲２▼ アモルファスシリコン膜の結晶化（６００℃以上、２４時間以上）
▲３▼ ゲイト絶縁膜の成膜
▲４▼ ゲイト電極の形成
▲５▼ ドーピング不純物の導入（イオン注入もしくはイオンドーピング法による）▲５▼’触媒元素の導入（イオン注入もしくはイオンドーピング法による）
▲６▼ ドーピング不純物の活性化（６００℃以下、８時間以内）
▲７▼ 層間絶縁物の形成
▲８▼ ソース、ドレイン電極の形成
【００１７】
これらの工程において、▲５▼および▲５▼’はその順序を逆転させることも可能である。本発明において、上記工程▲５▼’によって主としてソース、ドレイン領域に導入された触媒元素は、その領域の結晶化を著しく促進する。そのため、活性化のためには、６００℃以下、典型的には５５０℃以下の温度で十分であり、また、アニール時間も８時間以内、典型的には４時間以内で十分である。特に、後者のようにイオン注入法やイオンドーピング法によって最初から均等に触媒元素が分布している場合には、極めて結晶化が進行しやすかった。
【００１８】
本発明の優れた点は、シリコンに有害な触媒元素をＴＦＴに添加するものの、その濃度は活性領域では著しく低い（１×１０18ｃｍ-3以下）ことである。すなわち、いずれのプロセスを採用しても、活性領域の上にゲイト電極が存在するので、活性領域にじかに触媒元素が密着したり、注入されたりすることはない。その結果、ＴＦＴの信頼性、特性は何ら損なわれることはない。熱平衡状態を利用するアニールであるので、レーザーを利用する場合の温度差も生じない。
以下に実施例を用いて、より詳細に本発明を説明する。
【００１９】
【実施例】
〔実施例１〕 図１に本実施例の作製工程の断面図を示す。まず、基板（コーニング７０５９）１０上にスパッタリング法によって厚さ２０００Åの酸化珪素の下地膜１１を形成した。さらに、プラズマＣＶＤ法によって、厚さ５００〜１５００Å、例えば１５００Åの真性（Ｉ型）のアモルファスシリコン膜を堆積した。そして、このアモルファスシリコン膜を窒素雰囲気中、６００℃、４８時間アニールして結晶化させた。アニール後、シリコン膜をパターニングして、島状シリコン領域１２を形成し、さらに、スパッタリング法によって厚さ１０００Åの酸化珪素膜１３をゲイト絶縁膜として堆積した。スパッタリングには、ターゲットとして酸化珪素を用い、スパッタリング時の基板温度は２００〜４００℃、例えば３５０℃、スパッタリング雰囲気は酸素とアルゴンで、アルゴン／酸素＝０〜０．５、例えば０．１以下とした。
【００２０】
引き続いて、減圧ＣＶＤ法によって、厚さ６０００〜８０００Å、例えば６０００Åのシリコン膜（０．１〜２％の燐を含む）を堆積した。なお、この酸化珪素とシリコン膜の成膜工程は連続的におこなうことが望ましい。そして、シリコン膜をパターニングして、ゲイト電極１４を形成した。（図１（Ａ））
【００２１】
次に、プラズマドーピング法によって、シリコン領域にゲイト電極をマスクとして不純物（燐）を注入した。ドーピングガスとして、フォスフィン（ＰＨ3 ）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶとした。ドーズ量は１×１０15〜８×１０15ｃｍ-2、例えば、２×１０15ｃｍ-2とした。この結果、Ｎ型の不純物領域１５ａ、１５ｂが形成された。（図１（Ｂ））
【００２２】
次に、不純物領域上の酸化珪素膜１３をエッチングして、不純物領域１５を露出させ、スパッタリング法によって、平均的に厚さ５〜２００Å、例えば２０Åの珪化ニッケル膜（化学式ＮｉＳｉx 、０．４≦ｘ≦２．５、例えば、ｘ＝２．０）１６を図に示すように全面に形成した。２０Å程度の厚さでは膜は連続的なものではなく、どちらかというと粒子の集合体の様相を呈していたが、本実施例では問題はない。（図１（Ｃ））
【００２３】
その後、窒素雰囲気中、５００℃で４時間アニールすることによって、不純物を活性化させた。このとき、先にＮ型不純物領域１５ａおよび１５ｂにはその上に被着した珪化ニッケル膜からニッケルが拡散するので、このアニールによって再結晶化が容易に進行した。こうして不純物領域１５ａ、１５ｂを活性化した。（図１（Ｄ））
【００２４】
続いて、厚さ６０００Åの酸化珪素膜１７を層間絶縁物としてプラズマＣＶＤ法によって形成し、これにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってＴＦＴのソース領域、ドレイン領域の電極・配線１８ａ、１８ｂを形成した。最後に、１気圧の水素雰囲気で３５０℃、３０分のアニールをおこなった。以上の工程によって薄膜トランジスタが完成した。（図１（Ｅ））
得られた薄膜トランジスタのソース、ドレイン領域および活性領域のニッケルの濃度を２次イオン質量分析（ＳＩＭＳ）法によって測定したところ、前者は１×１０18〜５×１０18ｃｍ-3程度、後者は測定限界（１×１０16ｃｍ-3）以下であった。
【００２５】
〔実施例２〕 図２に本実施例の作製工程の断面図を示す。まず、基板（コーニング７０５９）２０上にスパッタリング法によって厚さ２０００Åの酸化珪素の下地膜２１を形成した。さらに、プラズマＣＶＤ法によって、厚さ５００〜１５００Å、例えば１５００Åの真性（Ｉ型）のアモルファスシリコン膜を堆積した。そして、このアモルファスシリコン膜を窒素雰囲気中、６００℃、４８時間アニールして結晶化させた。その後、このシリコン膜をパターニングして、島状シリコン領域２２を形成した。
【００２６】
さらに、テトラ・エトキシ・シラン（Ｓｉ（ＯＣ2 Ｈ5 ）4 、ＴＥＯＳ）と酸素を原料として、プラズマＣＶＤ法によって結晶シリコンＴＦＴのゲイト絶縁膜として、厚さ１０００Åの酸化珪素２３を形成した。原料には、上記ガスに加えて、トリクロロエチレン（Ｃ2 ＨＣｌ3 ）を用いた。成膜前にチャンバーに酸素を４００ＳＣＣＭ流し、基板温度３００℃、全圧５Ｐａ、ＲＦパワー１５０Ｗでプラズマを発生させ、この状態を１０分保った。その後、チャンバーに酸素３００ＳＣＣＭ、ＴＥＯＳを１５ＳＣＣＭ、トリクロロエチレンを２ＳＣＣＭを導入して、酸化珪素膜の成膜をおこなった。基板温度、ＲＦパワー、全圧は、それぞれ３００℃、７５Ｗ、５Ｐａであった。成膜完了後、チャンバーに１００Ｔｏｒｒの水素を導入し、３５０℃で３５分の水素アニールをおこなった。
【００２７】
引き続いて、スパッタリング法によって、厚さ３０００〜８０００Å、例えば６０００Åのタンタル膜を堆積した。タンタルの代わりにチタンやタングステン、モリブテン、シリコンでもよい。但し、後の活性化に耐えられるだけの耐熱性が必要である。なお、この酸化珪素２３とタンタル膜の成膜工程は連続的におこなうことが望ましい。そして、タンタル膜をパターニングして、ＴＦＴのゲイト電極２４を形成した。さらに、このタンタル配線の表面を陽極酸化して、表面に酸化物層２５を形成した。陽極酸化は、酒石酸の１〜５％エチレングリコール溶液中でおこなった。得られた酸化物層の厚さは２０００Åであった。（図２（Ａ））
【００２８】
次に、プラズマドーピング法によって、シリコン領域にゲイト電極をマスクとして不純物（燐）を注入した。ドーピングガスとして、フォスフィン（ＰＨ3 ）を用い、加速電圧を８０ｋＶとした。ドーズ量は２×１０15ｃｍ-2とした。この結果、Ｎ型の不純物領域２６ａ、２６ｂが形成された。このとき、陽極酸化物のために、ゲイト電極２４と不純物領域２６とはオフセット状態となっている。（図２（Ｂ））
【００２９】
さらに、今度はイオン注入によって、シリコン領域にゲイト電極をマスクとしてニッケルイオンを注入した。ドーズ量は２×１０13〜２×１０14ｃｍ-2、例えば５×１０13ｃｍ-2とした。この結果、Ｎ型の不純物領域２６ａ、２６ｂのニッケルの濃度は、５×１０18ｃｍ-3程度になった。（図２（Ｃ））
【００３０】
その後、窒素雰囲気中、５００℃で４時間アニールすることによって、不純物を活性化させた。このとき、Ｎ型不純物領域２６ａおよび２６ｂにはニッケルイオンが注入されているので、このアニールによって再結晶化が容易に進行した。こうして不純物領域２６ａ、２６ｂを活性化した。（図２（Ｄ））
【００３１】
続いて、層間絶縁物として厚さ２０００Åの酸化珪素膜２７をＴＥＯＳを原料とするプラズマＣＶＤ法によって形成し、これにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってソース、ドレイン電極・配線２８ａ、２８ｂを形成した。以上の工程によって半導体回路が完成した。（図２（Ｅ））
【００３２】
作製された薄膜トランジスタの電界効果移動度は、ゲイト電圧１０Ｖで７０〜１００ｃｍ2 ／Ｖｓ、しきい値は２．５〜４．０Ｖ、ゲイトに−２０Ｖの電圧を印加したときのリーク電流は１０-13 Ａ以下であった。
【００３３】
【発明の効果】
本発明は、例えば、５００℃というような低温、かつ、４時間という短時間でシリコン中のドーピング不純物の活性化をおこなうことによって、スループットを向上させることができる。加えて、従来、６００℃以上のプロセスを採用した場合にはガラス基板の縮みが歩留り低下の原因として問題となっていたが、本発明を利用することによってそのような問題点は一気に解消できた。
【００３４】
このことは、大面積の基板を一度に処理できることを意味するものである。すなわち、大面積基板を処理することによって、１枚の基板から多くの半導体回路（マトリクス回路等）を切りだすことによって単価を大幅に低下させることができる。これを液晶ディスプレーに応用した場合には、量産性の向上と特性の改善が図られる。このように本発明は工業上有益な発明である。
【図面の簡単な説明】
【図１】 実施例１の作製工程断面図を示す。
【図２】 実施例２の作製工程断面図を示す。
【符号の説明】
１０・・・基板
１１・・・下地絶縁膜（酸化珪素）
１２・・・島状シリコン領域
１３・・・ゲイト絶縁膜（酸化珪素）
１４・・・ゲイト電極（燐ドープされたシリコン）
１５・・・ソース、ドレイン領域
１６・・・触媒元素を含んだ被膜（珪化ニッケル）
１７・・・層間絶縁物（酸化珪素）
１８・・・金属配線・電極（窒化チタン／アルミニウム）

Claims (5)

  1. ガラス基板上にニッケルの濃度が１×１０17ｃｍ-3未満のアモルファスシリコン膜を形成し、
    前記アモルファスシリコン膜を結晶化して結晶性シリコン膜とし、
    前記結晶性シリコン膜上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極を形成し、
    前記ゲート電極をマスクとして、前記結晶性シリコン膜中にＰ型又はＮ型の導電型を付与する不純物を添加し、
    前記ゲート電極が形成されていない領域の結晶性シリコン膜に接して、珪化ニッケル膜を形成し、
    前記結晶性シリコン膜をアニールして、前記不純物の活性化を行う半導体装置の作製方法であって、
    前記アニール後の結晶性シリコン膜には１×１０ 17 ｃｍ -3 を超える濃度であって、１×１０ 20 ｃｍ -3 未満の濃度で前記珪化ニッケル膜から拡散したニッケルが含まれていることを特徴とする半導体装置の作製方法。
  2. ガラス基板上にニッケルの濃度が１×１０17ｃｍ-3未満のアモルファスシリコン膜を形成し、
    前記アモルファスシリコン膜を結晶化して結晶性シリコン膜とし、
    前記結晶性シリコン膜上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極を形成し、
    前記ゲート電極をマスクとして、前記結晶性シリコン膜中にＰ型又はＮ型の導電型を付与する不純物を添加し、
    前記ゲート電極をマスクとして、前記結晶性シリコン膜中にニッケルイオンを導入し、
    前記結晶性シリコン膜をアニールして、前記不純物の活性化を行う半導体装置の作製方法であって、
    前記アニール後の結晶性シリコン膜には１×１０ 17 ｃｍ -3 を超える濃度であって、１×１０ 20 ｃｍ -3 未満の濃度でニッケルが含まれていることを特徴とする半導体装置の作製方法。
  3. ガラス基板上にニッケルの濃度が１×１０17ｃｍ-3未満のアモルファスシリコン膜を形成し、
    前記アモルファスシリコン膜を結晶化して結晶性シリコン膜とし、
    前記結晶性シリコン膜上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極を形成し、
    前記ゲート電極が形成されていない領域の結晶性シリコン膜に接して、珪化ニッケル膜を形成し、
    前記ゲート電極をマスクとして、前記結晶性シリコン膜中にＰ型又はＮ型の導電型を付与する不純物を添加し、
    前記結晶性シリコン膜をアニールして、前記不純物の活性化を行う半導体装置の作製方法であって、
    前記アニール後の結晶性シリコン膜には１×１０ 17 ｃｍ -3 を超える濃度であって、１×１０ 20 ｃｍ -3 未満の濃度で前記珪化ニッケル膜から拡散したニッケルが含まれていることを特徴とする半導体装置の作製方法。
  4. ガラス基板上にニッケルの濃度が１×１０17ｃｍ-3未満のアモルファスシリコン膜を形成し、
    前記アモルファスシリコン膜を結晶化して結晶性シリコン膜とし、
    前記結晶性シリコン膜上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極を形成し、
    前記ゲート電極をマスクとして、前記結晶性シリコン膜中にニッケルイオンを導入し、
    前記ゲート電極をマスクとして、前記結晶性シリコン膜中にＰ型又はＮ型の導電型を付与する不純物を添加し、
    前記結晶性シリコン膜をアニールして、前記不純物の活性化を行う半導体装置の作製方法であって、
    前記アニール後の結晶性シリコン膜には１×１０ 17 ｃｍ -3 を超える濃度であって、１×１０ 20 ｃｍ -3 未満の濃度でニッケルが含まれていることを特徴とする半導体装置の作製方法。
  5. 請求項１から４のいずれか一項において、
    前記結晶性シリコン膜のアニール処理は、６００℃以下、８時間以下で行われることを特徴とする半導体装置の作製方法。
JP07899893A 1993-03-12 1993-03-12 半導体装置の作製方法 Expired - Fee Related JP3637069B2 (ja)

Priority Applications (19)

Application Number Priority Date Filing Date Title
JP07899893A JP3637069B2 (ja) 1993-03-12 1993-03-12 半導体装置の作製方法
CN2006100997256A CN1893118B (zh) 1993-03-12 1994-03-12 薄膜晶体管
CN2006100997260A CN1893001B (zh) 1993-03-12 1994-03-12 半导体器件的制造方法
CN94104268A CN1095204C (zh) 1993-03-12 1994-03-12 半导体器件和晶体管
KR1019940004944A KR100203982B1 (ko) 1993-03-12 1994-03-12 반도체장치 및 그의 제작방법
CN2004100351663A CN1542929B (zh) 1993-03-12 1994-03-12 半导体器件的制造方法
CN2006100997241A CN1893000B (zh) 1993-03-12 1994-03-12 半导体器件的制造方法
US08/360,600 US5595944A (en) 1993-03-12 1994-12-21 Transistor and process for fabricating the same
US08/449,669 US5773846A (en) 1993-03-12 1995-05-24 Transistor and process for fabricating the same
US08/477,941 US5646424A (en) 1993-03-12 1995-06-07 Transistor device employing crystallization catalyst
US08/933,342 US6060725A (en) 1993-03-12 1997-09-19 Thin film transistor using a semiconductor film
KR1019980003945A KR100194450B1 (en) 1993-03-12 1998-02-11 A thin film tr
CNB98116322XA CN1154165C (zh) 1993-03-12 1998-07-15 晶体管及其制造方法
CNB981163211A CN1154192C (zh) 1993-03-12 1998-07-15 薄膜晶体管
KR1019980054318A KR100194448B1 (en) 1993-03-12 1998-12-11 A semicoductor device
US09/432,109 US6261875B1 (en) 1993-03-12 1999-11-02 Transistor and process for fabricating the same
JP2000069288A JP3362023B2 (ja) 1993-03-12 2000-03-13 半導体装置の作製方法
US09/903,647 US6541313B2 (en) 1993-03-12 2001-07-13 Transistor and process for fabricating the same
US10/395,387 US6939749B2 (en) 1993-03-12 2003-03-25 Method of manufacturing a semiconductor device that includes heating the gate insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07899893A JP3637069B2 (ja) 1993-03-12 1993-03-12 半導体装置の作製方法

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2000069286A Division JP3333489B2 (ja) 1993-03-12 2000-03-13 薄膜トランジスタの作製方法
JP2000068684A Division JP2000269502A (ja) 2000-01-01 2000-03-13 半導体装置
JP2000069288A Division JP3362023B2 (ja) 1993-03-12 2000-03-13 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH06267979A JPH06267979A (ja) 1994-09-22
JP3637069B2 true JP3637069B2 (ja) 2005-04-06

Family

ID=13677569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07899893A Expired - Fee Related JP3637069B2 (ja) 1993-03-12 1993-03-12 半導体装置の作製方法

Country Status (2)

Country Link
US (3) US6261875B1 (ja)
JP (1) JP3637069B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JP3637069B2 (ja) 1993-03-12 2005-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5569936A (en) * 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
JP3402380B2 (ja) * 1993-03-22 2003-05-06 株式会社半導体エネルギー研究所 半導体回路およびその作製方法
JP3329512B2 (ja) * 1993-03-22 2002-09-30 株式会社半導体エネルギー研究所 半導体回路およびその作製方法
JP3535205B2 (ja) * 1993-03-22 2004-06-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP3347804B2 (ja) * 1993-03-22 2002-11-20 株式会社半導体エネルギー研究所 半導体回路の作製方法
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
US7075002B1 (en) * 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
US5977559A (en) * 1995-09-29 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor having a catalyst element in its active regions
JP3240258B2 (ja) * 1996-03-21 2001-12-17 シャープ株式会社 半導体装置、薄膜トランジスタ及びその製造方法、ならびに液晶表示装置及びその製造方法
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP3592535B2 (ja) 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100473997B1 (ko) * 2000-10-06 2005-03-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 제조방법
JP2003168645A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体薄膜装置、その製造方法及び画像表示装置
US7413966B2 (en) * 2001-12-29 2008-08-19 Lg Phillips Lcd Co., Ltd Method of fabricating polysilicon thin film transistor with catalyst
WO2003088280A1 (en) * 2002-04-08 2003-10-23 Council Of Scientific And Industrial Research Process for the production of neodymium-iron-boron permanent magnet alloy powder
US7507648B2 (en) * 2005-06-30 2009-03-24 Ramesh Kakkad Methods of fabricating crystalline silicon film and thin film transistors
US7880166B2 (en) * 2006-05-10 2011-02-01 Ho-Yuan Yu Fast recovery reduced p-n junction rectifier
US8669554B2 (en) 2006-05-10 2014-03-11 Ho-Yuan Yu Fast recovery reduced p-n junction rectifier
JP2009105390A (ja) * 2007-10-05 2009-05-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI566328B (zh) * 2013-07-29 2017-01-11 高效電源轉換公司 具有用於產生附加構件之多晶矽層的氮化鎵電晶體
US9123557B2 (en) 2013-11-08 2015-09-01 Sumpro Electronics Corporation Fast recovery rectifier

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4378628A (en) 1981-08-27 1983-04-05 Bell Telephone Laboratories, Incorporated Cobalt silicide metallization for semiconductor integrated circuits
FR2527385B1 (fr) 1982-04-13 1987-05-22 Suwa Seikosha Kk Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
JPS59110115A (ja) 1982-12-16 1984-06-26 Nec Corp 半導体装置の製造方法
US4619034A (en) 1983-05-02 1986-10-28 Ncr Corporation Method of making laser recrystallized silicon-on-insulator nonvolatile memory device
JPH0693509B2 (ja) 1983-08-26 1994-11-16 シャープ株式会社 薄膜トランジスタ
JPS6163020A (ja) 1984-09-04 1986-04-01 Agency Of Ind Science & Technol 薄膜形成方法
DE3682021D1 (de) 1985-10-23 1991-11-21 Hitachi Ltd Polysilizium-mos-transistor und verfahren zu seiner herstellung.
JP2709591B2 (ja) 1986-08-27 1998-02-04 セイコーインスツルメンツ株式会社 再結晶半導体薄膜の製造方法
US4810673A (en) 1986-09-18 1989-03-07 Texas Instruments Incorporated Oxide deposition method
JPS63142807A (ja) 1986-12-05 1988-06-15 Nec Corp 半導体装置の製造方法
JPH0687503B2 (ja) 1987-03-11 1994-11-02 株式会社日立製作所 薄膜半導体装置
US4965213A (en) 1988-02-01 1990-10-23 Texas Instruments Incorporated Silicon-on-insulator transistor with body node to source node connection
US5248623A (en) 1988-02-19 1993-09-28 Nippondenso Co., Ltd. Method for making a polycrystalline diode having high breakdown
JPH0242419A (ja) 1988-08-02 1990-02-13 Hitachi Ltd 半導体装置およびその製造方法
JPH0283941A (ja) 1988-09-21 1990-03-26 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
US4894352A (en) 1988-10-26 1990-01-16 Texas Instruments Inc. Deposition of silicon-containing films using organosilicon compounds and nitrogen trifluoride
JPH02140915A (ja) 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
US5037766A (en) 1988-12-06 1991-08-06 Industrial Technology Research Institute Method of fabricating a thin film polysilicon thin film transistor or resistor
JP2811763B2 (ja) 1989-07-04 1998-10-15 セイコーエプソン株式会社 絶縁ゲート型電界効果トランジスタの製造方法
US5013691A (en) 1989-07-31 1991-05-07 At&T Bell Laboratories Anisotropic deposition of silicon dioxide
JP2508851B2 (ja) 1989-08-23 1996-06-19 日本電気株式会社 液晶表示素子用アクティブマトリクス基板とその製造方法
US4925812A (en) 1989-09-21 1990-05-15 International Rectifier Corporation Platinum diffusion process
JPH0686660B2 (ja) 1989-11-24 1994-11-02 日電アネルバ株式会社 プラズマｃｖｄ法による酸化ケイ素薄膜形成方法
JP3032542B2 (ja) 1990-01-24 2000-04-17 シャープ株式会社 薄膜トランジスタの製造方法
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
US5124769A (en) 1990-03-02 1992-06-23 Nippon Telegraph And Telephone Corporation Thin film transistor
JP2775503B2 (ja) 1990-03-13 1998-07-16 三菱電機株式会社 接合ゲート型電界効果トランジスタの製造方法
JP2960466B2 (ja) 1990-03-19 1999-10-06 株式会社日立製作所 半導体デバイスの配線絶縁膜の形成方法及びその装置
DE69125886T2 (de) 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
US5147826A (en) 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
US5064775A (en) 1990-09-04 1991-11-12 Industrial Technology Research Institute Method of fabricating an improved polycrystalline silicon thin film transistor
JP2995833B2 (ja) 1990-09-27 1999-12-27 セイコーエプソン株式会社 薄膜半導体装置の製造方法
JP2916606B2 (ja) 1990-11-26 1999-07-05 株式会社半導体エネルギー研究所 表示装置
EP0486284A3 (en) 1990-11-13 1993-09-01 Sel Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
IT1244119B (it) 1990-11-29 1994-07-05 Cons Ric Microelettronica Processo di introduzione e diffusione di ioni di platino in una fetta di silicio
JPH0824104B2 (ja) 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
JPH04341568A (ja) * 1991-05-16 1992-11-27 Toshiba Corp 薄膜形成方法及び薄膜形成装置
DE69233359T2 (de) * 1991-07-16 2005-06-02 Seiko Epson Corp. Verfahren zur herstellung einer halbleiter-dünnschicht mit einer chemischen gasphasen-beschichtungsanlage
JPH05175132A (ja) 1991-12-20 1993-07-13 Kojundo Chem Lab Co Ltd 半導体装置のケイ素酸化膜の製造法
US5668019A (en) * 1992-01-30 1997-09-16 Mitsubishi Denki Kabushiki Kaisha Method of fabricating thin film transistor
US5466612A (en) * 1992-03-11 1995-11-14 Matsushita Electronics Corp. Method of manufacturing a solid-state image pickup device
US5409851A (en) * 1992-05-04 1995-04-25 Goldstar Co., Ltd. Method of making a thin film transistor
JP2779289B2 (ja) * 1992-05-11 1998-07-23 シャープ株式会社 薄膜トランジスタの製造方法
JP3506445B2 (ja) 1992-05-12 2004-03-15 沖電気工業株式会社 半導体装置の製造方法
US5266507A (en) 1992-05-18 1993-11-30 Industrial Technology Research Institute Method of fabricating an offset dual gate thin film field effect transistor
US5252502A (en) 1992-08-03 1993-10-12 Texas Instruments Incorporated Method of making MOS VLSI semiconductor device with metal gate
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
TW425637B (en) * 1993-01-18 2001-03-11 Semiconductor Energy Lab Method of fabricating mis semiconductor device
KR0143873B1 (ko) 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
US5275851A (en) 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3637069B2 (ja) 1993-03-12 2005-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1095204C (zh) 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
US6136325A (en) * 1993-04-09 2000-10-24 Lohmann Animal Health Gmbh & Co. Kg Live vaccine constituting minor risk for humans
CN1052116C (zh) * 1994-06-15 2000-05-03 精工爱普生株式会社 薄膜半导体器件的制造方法
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3460170B2 (ja) * 1997-02-03 2003-10-27 シャープ株式会社 薄膜トランジスタ及びその製造方法
JP3503427B2 (ja) * 1997-06-19 2004-03-08 ソニー株式会社 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
US20020048894A1 (en) 2002-04-25
US6939749B2 (en) 2005-09-06
US6541313B2 (en) 2003-04-01
JPH06267979A (ja) 1994-09-22
US6261875B1 (en) 2001-07-17
US20030162337A1 (en) 2003-08-28

Similar Documents

Publication Publication Date Title
JP3637069B2 (ja) 半導体装置の作製方法
US6060725A (en) Thin film transistor using a semiconductor film
JP3535205B2 (ja) 薄膜トランジスタの作製方法
KR100197780B1 (ko) 트랜지스터 및 반도체 회로 제조 방법
US5677549A (en) Semiconductor device having a plurality of crystalline thin film transistors
JP3359689B2 (ja) 半導体回路およびその作製方法
JP3369244B2 (ja) 薄膜トランジスタ
JP3359690B2 (ja) 半導体回路の作製方法
JP3359691B2 (ja) 薄膜トランジスタの作製方法
JP3431681B2 (ja) 半導体回路の作製方法
JP3333489B2 (ja) 薄膜トランジスタの作製方法
JP3316201B2 (ja) 半導体回路
JP3535465B2 (ja) 半導体装置の作製方法
JP3362023B2 (ja) 半導体装置の作製方法
JP3369530B2 (ja) 薄膜トランジスタの作製方法
JP3330923B2 (ja) 半導体回路の作製方法
JP3535463B2 (ja) 半導体回路の作製方法
JP3330922B2 (ja) 半導体回路の作製方法
JP2000269502A (ja) 半導体装置
JP2000277746A (ja) 半導体回路の作製方法
JPH10135476A (ja) 薄膜トランジスタおよびその作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees