Nothing Special   »   [go: up one dir, main page]

DE69107101T2 - Verfahren zum Herstellen eines Oxydfilms. - Google Patents

Verfahren zum Herstellen eines Oxydfilms.

Info

Publication number
DE69107101T2
DE69107101T2 DE69107101T DE69107101T DE69107101T2 DE 69107101 T2 DE69107101 T2 DE 69107101T2 DE 69107101 T DE69107101 T DE 69107101T DE 69107101 T DE69107101 T DE 69107101T DE 69107101 T2 DE69107101 T2 DE 69107101T2
Authority
DE
Germany
Prior art keywords
oxide film
semiconductor
gas
sputtering
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69107101T
Other languages
English (en)
Other versions
DE69107101D1 (de
Inventor
Shunpei Yamazaki
Hongyong Zhang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2026824A external-priority patent/JP2585118B2/ja
Priority claimed from JP18127290A external-priority patent/JP2898365B2/ja
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE69107101D1 publication Critical patent/DE69107101D1/de
Application granted granted Critical
Publication of DE69107101T2 publication Critical patent/DE69107101T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer isolierenden Oxidschicht eines Feldeffekthalbleiterbauelements gemäß den Ansprüchen 1, 2, 5 und 6.
  • Die Schrift EP-A-349 187 offenbart die Herstellung von Oxidüberzügen durch Sputtern, insbesondere als optische Überzüge auf optischen Elementen. Durch das Vorsehen von Chlor in dem in dem reaktiven Sputterverfahren verwendeten Plasma kann die Ablagerungsrate erhöht werden. Durch Verändern der Gaszusammensetzung werden die Ablagerungseigenschaften, insbesondere die Ablagerungsrate, untersucht.
  • Die Druckschrift Journal of Electrochemical Society 134/9 (1987), Seiten 2260-2264, offenbart die Ablagerung von Siliziumoxidfilm durch Sputtern, wobei eine Sauerstoff-Argon- Atmosphäre verwendet wird und die Sauerstoffkonzentration verändert und auf bis zu 50 % erhöht wird, um die Filmeigenschaften zu untersuchen.
  • In den letzten Jahren waren für Wissenschaftler Dünnfilmtransistoren unter Verwendung von Dünnfilmen aus nicht einkristallinen Halbleitern von Interesse.
  • Herkömmlicherweise wird ein solcher Dünnfilm aus nicht einkristallinem Halbleiter auf einem isolierenden Substrat durch chemische Gasphasenablagerung gebildet, wobei eine Temperatur während der Filmbildung 450ºC oder weniger beträgt. Deshalb ist Sodakalkglas, Borsilikatglas und ähnliches als Substrat verwendbar.
  • Der Dünnfilmtransistor, auf den die Wissenschaftler kürzlich aufmerksam wurden, ist ein Feldeffekttransistor (einfach als FET bezeichnet), der die gleiche Funktion wie ein MOSFET aufweist. Die Größe des Dünnfilmtransistors ist nur durch die Größe der Vorrichtung beschränkt, die zur Bildung eines den Transistor aufbauenden Halbleiterdünnfilms verwendet werden soll, so daß es einfach ist, Transistoren auf großen Substraten zu bilden. Derartige groß ausgebildete Dünnfilmtransistoren sind vielversprechend. Beispielsweise können die groß ausgebildeten Dünnfilmtransistoren verwendet werden als Schaltelemente von Flüssigkristallanzeigen, die eine große Anzahl von Bildpunkten in Matrixform aufweisen, oder als Schaltelemente von eindimensionalen oder zweidimensionalen Bildsensoren oder ähnlichem.
  • Es ist möglich, eine herkömmliche Feinbearbeitung auf die Dünnfilmtransistoren anzuwenden. Folglich kann der Dünnfilmtransistor mittels einer herkömmlichen Feinbearbeitung, beispielsweise durch ein Fotolithographieverfahren, gebildet werden. Es ist zudem möglich, den Dünnfilmtransistor integriert als ein Funktionselement eines Teils eines monolithischen integrierten Schaltkreises auszubilden.
  • Bezug nehmend auf die Fig. 2 wird ein typischer Aufbau eines herkömmlichen Dünnfilmtransistors schematisch dargestellt.
  • Source- und Drain-Elektroden 24 und 25 sind auf einem isolierenden Substrat 20 vorgesehen, das aus Glas gefertigt ist, und Source- und Drain-Bereiche 22 und 23 sind jeweils auf den Source- und Drain-Elektroden 24 und 25 vorgesehen, und ein Dünnfilm 21 aus nicht einkristallinem Halbleiter ist auf dem Substrat 20 vorgesehen, und ein Gate-Isolationfilm 26 ist auf dem Halbleiterdünnfilm 21 vorgesehen, und eine Gate-Elektrode 27 ist auf dem Gate-Isolationsfilm 26 vorgesehen.
  • In dem Dünnfilmtransistor wird ein zwischen dem Source- Bereich 22 und dem Drain-Bereich 23 fließender elektrischer Strom durch eine an die Gate-Elektrode 27 angelegte Spannung gesteuert.
  • Ein Gate-Oxidfilm, der in einem derartigen Dünnfilmtransistor enthalten ist, wird herkömmlicherweise durch Aussetzen eines Halbleitermaterials einer thermischen Oxidation oder durch eine thermische CVD unter einem verringerten oder unter atmosphärischem Druck oder durch ähnliches gebildet.
  • Die elektrischen Eigenschaften des Dünnfilmtransistors hängen wesentlich von der Qualität eines Kanalbereichs des Halbleiterfilms und der Qualität des Gate-Isolationsfilms ab. Aus diesem Grund war ein Gate-Isolationsfilm mit besonders guter Qualität dringend notwendig.
  • In dem Fall der Bildung des Gate-Oxidfilms durch Aussetzen eines Halbleitermaterials einer thermischen Oxidation oder durch eine thermische CVD unter einem verringertem oder unter Atmosphärendruck sollte die Temperatur während der Bildung des Gate-Isolationsfilms eine Höhe von ungefähr bis zu 600ºC haben, um einen Dünnfilmtransistor mit guten elektrischen Eigenschaften zu erhalten. Somit mußte ein wärmewiderstandsfähiges Substratmaterial, wie z.B. Quarzglas, verwendet werden, obwohl es teuer ist.
  • In bezug auf ein Verfahren zum Bilden eines Gate-Isolationsfilms bei einer niedrigen Temperatur sind eine Plasma-CVD und ein Sputterverfahren unter Verwendung von Argongas zum Sputtern bekannt. Dieses Sputterverfahren wird ausgeführt in einer Atmosphäre, die eine große Menge Argon umfaßt, insbesondere in einer Atmosphäre, die 100 bis 80 Volumenprozent Argonatome und 0 bis 10 Volumenprozent Sauerstoff umfaßt. Dies rührt daher, daß die Wahrscheinlichkeit für die Ablösung eines Atoms oder einer Ansammlung (cluster) von Atomen von einem Auftreffziel (target) durch Zusammenstoß mit einem Atom eines inerten Gases, z.B. einem Argonatom, hoch ist (in anderen Worten, die Sputterausbeute von Argongas ist hoch). Sowohl bei der Plasma-CVD als auch bei dem Sputterverfahren, das eine große Menge Argon verwendet, beinhaltet jedoch der Gate-Isolationsfilm eine Anzahl von Elementen (beispielsweise Inertgaselemente, wie Ar), die in einem Auftreffziel vorlagen oder in der Kammer während der CVD oder dem Sputtern vorhanden waren, was zur Erzeugung von fixierten elektrischen Ladungen in dem Gate-Isolationsfilm führt. Weiter beschießen Ionen der Elemente eine Oberfläche einer aktivierten Schicht in einem Dünnfilmtransistor, was daher zu einer Beschädigung derselben führt. Darauf wird eine gemischte Schicht aus der aktivierten Schicht und dem Gate-Isolationsfilm in der Nähe eines Übergangs zwischen der aktivierten Schicht und dem Gate-Isolationsfilm gebildet. Als Folge davon wird ein Grenzflächeniveau an dem Übergang gebildet, und ein Dünnfilmtransistor mit guten Eigenschaften kann durch jedes dieser Verfahren nicht erhalten werden.
  • Man hat versucht, einen Gate-Isolationsfilm durch ein Foto-CVD-Verf ahren zu bilden, und eine Grenzflächeniveaudichte des Gate-Isolationsfilms betrug ungefähr 2x10¹&sup0;eV&supmin;¹cm&supmin;², was in etwa die gleiche ist wie für einen thermischen Oxidationsfilm. Das Foto-CVD-Verfahren benötigt jedoch eine lange Zeitdauer, mit anderen Worten, die Filmbildungsgeschwindigkeit war extrem langsam, so daß das Foto-CVD-Verfahren nicht für eine industrielle Anwendung geeignet war.
  • Nun wird in bezug auf die Fig. 7 ein Netzwerk von Siliziumoxid dargestellt, das durch Sputtern in einer Atmosphäre mit einer großen Menge von Argon gebildet wurde. Die Symbole O in der Zeichnung bezeichnen Sauerstoff oder Silizium, und die Symbole X bezeichnen freibleibende Bindungen von Silizium.
  • Ein Siliziumoxidfilm, der einen Gate-Isolationsfilm enthält, ist nicht dicht, wenn die Anzahl von fixierten elektrischen Ladungen in dem Siliziumoxidfilm groß ist. Je größer die Anzahl von freibleibenden Bindungen des Siliziums in dem Siliziumoxidfilm ist, umso größer ist die Anzahl von fixierten elektrischen Ladungen. Und je größer die Anzahl von Ar&spplus; in dem Siliziumoxidfilm ist, umso größer ist die Anzahl von fixierten elektrischen Ladungen. Ar&spplus; und Ar neigen dazu, innerhalb des Siliziumoxidnetzwerks zu verbleiben, wie in der Fig. 7 dargestellt ist (Ar&spplus; und Ar neigen nicht dazu, Silizium oder Sauerstoff in dem Netzwerk zu ersetzen). Tatsächlich werden viele freibleibende Bindungen des Siliziums in dem Siliziumoxidfilm erzeugt, wenn der Siliziumoxidfilm durch Sputtern in einer Atmosphäre mit einer großen Menge Argon gebildet wird. Dies rührt teilweise daher, daß innerer Streß in dem Siliziumoxidfilm durch Ar oder Ar&spplus; erzeugt wird, welche innerhalb des Siliziumoxidnetzwerks vorhanden sind, und teilweise daher, daß Fehlstellen in dem Siliziumoxidfilm durch den Beschuß des Siliziumoxidfilms mit Argon während des Sputterns gebildet werden.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen eines dichten Oxidfilms durch Sputtern zu schaffen.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zum Bilden eines dichten Gate-Oxidfilms durch Sputtern zu schaffen.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen eines Dünnfilmtransistors mit bestem Verhalten bei einer niedrigen Temperatur zu schaffen.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen eines Dünnfilmtransistors mit hoher Zuverlässigkeit bei einer geringen Temperatur zu schaffen.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen eines Dünnfilmtransistors mit bestem Verhalten bei geringen Kosten zu schaffen.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen eines Dünnfilmtransistors mit hoher Zuverlässigkeit bei geringen Kosten zu schaffen.
  • Diese Aufgaben werden gelöst durch die Merkmale der unabhängigen Ansprüche 1 bis 8 und der abhängigen Ansprüche 9 bis 27.
  • Ein erfindungsgemäßer Oxidfilm wird durch Sputtern derart gebildet, daß dessen Bildung bei einer geringen Temperatur ausgeführt werden kann.
  • Ein erfindungsgemäßer Gate-Oxidfilm wird durch Sputtern derart gebildet, daß dessen Bildung ebenfalls bei einer geringen Temperatur ausgeführt werden kann.
  • Das Sputtern wird in einer Atmosphäre durchgeführt, die ein inertes Gas und ein Oxidgas umfaßt, oder in einer Atmosphäre, die ein inertes Gas, ein Oxidgas und ein Gas, das Halogenelemente enthält, umfaßt, wobei der Anteil des inerten Gases in der Atmosphäre gering ist. Wenn das inerte Gas einen großen Anteil der Atmosphäre während des Sputterns einnimmt, beinhaltet der gebildete Oxidfilm eine große Zahl von Elementen des inerten Gases, was zur Erzeugung von fixierten elektrischen Ladungen in dem Oxidfilm führt. Insbesondere in dem Falle des Sputtern in einer Atmosphäre, die viel inertes Gas mit großer Masse, wie es Argon ist, umfaßt, beschießt das inerte Gas den Oxidfilm während der Filmbildung und bewirkt eine große Anzahl von Fehlstellen in dem Oxidfilm. Als Folge davon werden fixierte elektrische Ladungen aufgrund der Fehlstellen erzeugt.
  • Wenn ein billiges Sodakalkglas als Substrat verwendet wird, sollte eine auf einem solchen Substrat gebildete Vorrichtung bei einer geringen Temperatur hergestellt werden, so daß das gute Verhalten und die Zuverlässigkeit der Vorrichtung nicht durch das Sodakalkglas verschlechert werden. Bei der Herstellung einer Vorrichtung mit einem Oxidfilm kann der Oxidfilm durch erfindungsgemäßes Sputtern gebildet werden und anschließend kann er weiter mittels eines Lasers oder mittels Laserpulsen getempert werden. Weiter kann bei der Herstellung einer Vorrichtung mit einer Halbleiterschicht die Halbleiterschicht mittels eines Lasers oder mittels Laserpulsen getempert werden. Der Oxidfilm und die Halbleiterschicht werden nicht auf eine hohe Temperatur während des Lasertemperns angehoben, da eine Laserenergie sehr konzentriert ist und zudem die Temperatur des Substrats während des Lasertemperns 300ºC nicht überschreitet, so daß ein billiges Sodakalkglas als Substrat verwendbar ist.
  • Bezüglich des durch Sputtern gebildeten Gate-Oxidfilms wurde eine Beziehung zwischen dem Anteil des Argongases während des Sputterns und einem Grenzflächeniveau an dem Übergang zwischen der aktivierten Schicht und dem Gate-Oxidfilm und eine Beziehung zwischen dem Anteil des Argongases während des Sputterns und einer Flachbandspannung untersucht. Aus der Untersuchung hat sich herausgestellt, daß sowohl das Grenzflächeniveau als auch die Flachbandspannung stark von dem Anteil des Argongases abhängen. Das Grenzflächeniveau übt einen Einfluß auf das Verhalten des Gate-Oxidfilms aus.
  • Die Fig. 3 ist eine grafische Darstellung, die das Grenzflächeniveau gegen den Anteil des Argongases zeigt. Der Anteil des Argongases in diesem Fall bedeutet ein Volumenverhältnis (Argongas)/(gesamtes Gas einschließlich des Argongases und Sauerstoff (oxidierendes Gas)) in einer Atmosphäre während der Bildung des Gate-Isolationsfilms mittels Sputtern, der einen Feldeffekttransistor mit isolierendem Gate begründet. Wenn das Volumenverhältnis 50 % oder weniger beträgt, ist die Grenzflächenniveaudichte des gebildeten Films ungefähr 1/10 von derjenigen in dem Fall der Verwendung von 100 % Argonatmosphäre, wie aus der Fig. 3 hervorgeht. Die Fig. 4 ist eine grafische Darstellung, die die Flachbandspannung gegenüber dem Anteil des Argongases zeigt. Der Siliziumoxidfilm wurde auf einem Siliziumhalbleiter durch das Verfahren nach der vorliegenden Erfindung gebildet, und dann wurde eine Aluminiumelektrode mit einem 1 mm ∅ auf dem Siliziumoxidfilm mittels einer Elektronenstrahlablagerung gebildet, wodurch ein Feldeffekttransistor mit isoliertem Gate vollendet wurde. Der Anteil des Argongases nach der Fig. 4 bedeutet ein Volumenverhältnis (Argongas)/(gesamtes Gas mit Argon und Sauerstoff (oxidierendes Gas)) in einer Atmosphäre während der Bildung des Siliziumoxidfilms (das ist der Gate-Isolationsfilm) mittels Sputtern. Die Flachbandspannung hängt von der Menge von fixierten elektrischen Ladungen ab, die es in dem Gate- Isolationsfilm gibt. Die Flachbandspannung neigt dazu, groß zu werden, wenn die Anzahl von fixierten elektrischen Ladungen groß ist. Zudem neigt die Flachbandspannung dazu, klein zu werden, wenn die Anzahl von fixierten elektrischen Ladungen klein ist. Wie man nach der Fig. 4 sieht, ist die 0 % Argongasatmosphäre (das ist 100 % Sauerstoffatmosphäre) entsprechende Flachbandspannung 1,0 V, was der Wert der Flachbandspannung einer idealen C-V-Charakteristik ist (hier im folgenden als Idealspannung bezeichnet). Das heißt, wenn die Siliziumoxidfilmbildung in einer Atmosphäre mit 0 % Argon (das ist 100 % Sauerstoff) durchgeführt wird, kann eine Vorrichtung mit idealer C-V-Charakteristik gefertigt werden.
  • Wie vorher beschrieben wurde, ist es wünschenswert, einen Gate-Isolationsfilm mittels Sputtern in einer Atmosphäre, die eine geringere Menge Argon umfaßt, zu bilden.
  • Wenn das Volumenverhältnis nicht mehr als 20 % beträgt, ist die Flachbandspannung nahe der Idealspannung, wie in der Fig. 4 gezeigt ist. Wie man aus den Figuren 3 und 4 sieht, ist es vorteilhaft, daß in dem Fall, daß die Sputteratmosphäre ein oxidierendes Gas und ein inertes Gas umfaßt, das oxidierende Gas nicht weniger als 50 %, vorzugsweise nicht weniger als 80 %, der Sputteratmosphäre einnehmen sollte. Es ist ebenfalls vorteilhaft, daß in dem Fall, daß die Sputteratmosphäre ein oxidierendes Gas, ein inertes Gas und ein Halogenelemente enthaltendes Gas umfaßt, das die Halogenelemente enthaltende Gas und das oxidierende Gas nicht weniger als 50 %, vorzugsweise nicht weniger als 80 % und typischerweise 100 % der Sputteratmosphäre einnehmen sollten.
  • Ein Exemplar A und ein Exemplar B wurden angefertigt, die beide ein P-Type-Silizium-Einkristallsubstrat mit 1 bis 2 Ω.cm, einen Halogenelemente beinhaltenden Siliziumoxidfilm, der darauf durch das Verfahren nach der vorliegenden Erfindung gebildet wurde, und eine Aluminiumelektrode (Gate- Elektrode) mit 1 mm ∅, die auf dem Siliziumoxidfilm gebildet wurde, umfassen. Das Exemplar A und das Exemplar B wurden dann bei 300ºC getempert. Für das Exemplar A wurde eine BT- Behandlung (A) (bias-temperature; Vorspannungstemperaturbehandlung) ausgeführt, bei der eine negative Vorspannung an die Gate-Elektrode des Exemplars A zu 2x10&sup6;V/cm bei 150ºC für 30 Minuten angewendet wurde. Für das Exemplar B wurde eine BT-Behandlung (B) ausgeführt, die zu der BT-Behandlung (A) gleich war mit Ausnahme der Anwendung einer positiven Vorspannung anstelle der negativen Vorspannung. Der Unterschied zwischen der Flachbandspannung VA des Exemplars A nach der BT-Behandlung (A) und der Flachbandspannung VE des Exemplars B nach der BT-Behandlung (B) erreichte eine Größe von bis zu 9 V (der Unterschied wird als ΔVFB (= VA -VB) ) hier im folgenden bezeichnet). Der Grund dafür, daß ΔVFB eine Größe bis zu 9 V erreichte, besteht darin, daß positive Ionen, wie Alkali-Ionen, beispielsweise Natrium-Ionen, in den Exemplaren während der Bildung der Exemplare eingeführt wurden. Der Wert von ΔVFB wurde jedoch stark verringert, sogar wenn nur wenige Halogenelemente, beispielsweise Fluor, während der Bildung der Exemplare hinzugefügt wurden. Dies rührt daher, daß die positiven Ionen, wie die Alkali-Ionen, elektrisch durch die hinzugefügten Halogenelemente neutralisiert wurden, wie durch die folgenden Formeln gezeigt wird.
  • Na&spplus; + F&supmin; T NaF
  • Si&supmin; + F&supmin; T Si-F
  • Daneben können freie Bindungen des Siliziums durch die hinzugefügten Halogenelemente, wie Fluor, neutralisiert werden. Es ist bekannt, daß freie Bindungen des Siliziums auch durch Wasserstoff neutralisiert werden können. Die durch die Neutralisation erhaltenen Si-H-Bindungen werden jedoch durch ein starkes elektrisches Feld (z.B. BT-Behandlung) wieder aufgelöst, so daß die freien Bindungen des Siliziums erneut auftreten, was zu einem Grenzflächeniveau führt. Deshalb ist die Neutralisation mittels Fluor zu bevorzugen.
  • Fig. 5(A) ist eine grafische Darstellung, die das Verhältnis zwischen ΔVFB und einem Anteil eines Fluoridgases zeigt. Die Messung von ΔVFB wurde an Exemplaren ausgeführt, die auf die gleiche Weise wie die Exemplare A und B angefertigt wurden mit der Ausnahme, daß die Bildung eines Siliziumoxidfilms durch Sputtern in einer ein Fluoridgas und ein oxidierendes Gas enthaltenden Atmosphäre ausgeführt wurde. Fig. 5(B) zeigt eine Beziehung zwischen dem Anteil eines Fluoridgases und der Durchschlagfestigkeit, die definiert ist als ein Spannungsgradient in Einheiten von V/cm, der einem Verluststrom von 1uA entspricht. Die Messung der Durchschlagfestigkeit wurde an Exemplaren ausgeführt, die auf die gleiche Weise wie die Exemplare A und B angefertigt wurden mit der Ausnahme, daß die Bildung eines Siliziumoxidfilms durch Sputtern in einer ein Fluoridgas und ein oxidierendes Gas umfassenden Atmosphäre ausgeführt wurde. In den Figuren 5(A) und (B) bedeutet der Anteil eines Fluoridgases ein Volumenverhältnis (Fluoridgas)/(Gesamtgas umfassend das Fluoridgas und das oxidierende Gas) in der Atmosphäre.
  • In der Beziehung zwischen dem Anteil eines Fluoridgases und der Durchschlagfestigkeit gab es eine Streuung. In der grafischen Darstellung der Fig. 5(B) sind die Werte der Durchschlagfestigkeit und ihre Steuungsbereiche ( -Werte) gezeigt. Wenn der Anteil eines Fluoridgases 20 Volumenprozent überschreitet, werden die Werte der Durchschlagfestigkeit des erhaltenen Siliziumoxidfilms abgesenkt und die -Werte werden erhöht. Somit ist der Anteil der zugefügten Halogenelemente vorzugsweise nicht höher als 20 Volumenprozent, insbesondere ist er in der vorliegenden Erfindung in dem Bereich von 0,2 bis 10 Volumenprozent. Gemäß einer SIMS-(Secondary Ion Mass Spectroscopy; Sekundärionenmassenspektroskopie)-Analyse wurde die Menge von Fluor in dem Film zu 1 bis 2x10²&sup0;cm&supmin;³ bestimmt in dem Fall, daß Fluor bei einem Verhältnis (Fluor)/(Sauerstoff) von 1 Volumenprozent während der Filmbildung zugefügt wurde. Aus dieser Messung erkennt man, daß Fluor ein Element ist, das einfach in einen Siliziumfilm einbringbar ist, wenn es während der Filmbildung durch Sputtern zugefügt wird. Wie jedoch oben beschrieben wurde, wird der erhaltene Siliziumoxidfilm verschlechtert und die Durchschlagfestigkeit des Films niedrig bei großer Streuung, wenn zuviel Fluor hinzugefügt wird, beispielsweise mehr als 20 Volumenprozent.
  • Bei der vorliegenden Erfindung kann jegliches RF-(Radiofrequenz)-Sputterverfahren, DC-(Gleichspannungs)Sputterverfahren und ähliches als ein Sputterverfahren vorgesehen sein. Ein RF-Magnetron-Sputterverfahren ist jedoch zum Zwecke der Aufrechterhaltung einer stabilen Entladung geeignet, wenn ein Sputterziel (target) aus Oxid mit niedriger Leitfähigkeit, wie SiO&sub2; oder künstlicher Quarz, hergestellt ist.
  • Für das oxidierende Gas, das in der vorliegenden Erfindung verwendet wird, ist Sauerstoff, Ozon, Distickstoffmonoxid (Stickstoffoxid) und ähnliches vorteilhaft. Im Falle von Ozon oder Sauerstoff können Sauerstoffatome in dem Ozon oder dem Sauerstoff in einen erhaltenen Oxidfilm eingebaut werden, wobei jedoch die Sauerstoffatome keine fixierten elektrischen Ladungen in dem erhaltenen Film hervorrufen, da sie Hauptbestandteile des Oxidfilms sind. Dementsprechend kann ein extrem guter Oxidfilm erhalten werden, in den weniger Verunreinigungsatome eingebaut sind. Da die Masse des Sauerstoffatoms geringer ist als die eines Argonatoms, werden daneben weniger Fehlstellen in dem Oxidfilm hervorgerufen, sogar wenn solche Sauerstoffatome mit einem auf einem Substrat gebildeten Oxidfilm während der Filmbildung zusammenstoßen. Deshalb kann ein ausgezeichneter Oxidfilm erhalten werden.
  • Für das die Halogenelemente enthaltende Gas kann ein Fluoridgas verwendet werden, das aus der aus Stickstofffluorid (NF&sub3;, N&sub2;F&sub4;), Fluorwasserstoff (HF), Fluor (S&sub2;) oder Freon-Gas bestehenden Gruppe gewählt ist. NF&sub3; ist zu bevorzugen, da es einfach zersetzbar und problemlos anzuwenden ist. Alternativ dazu kann ein Chloridgas verwendet werden, das aus der aus Kohlenstofftetrachlorid (CCl&sub4;), Chlor (Cl&sub2;), Chlorwasserstoff (HCl) oder ähnlichem bestehenden Gruppe ausgewählt ist. Das Verhältnis des ein Halogenelement, beispielsweise Stickstofffluorid, enthaltenden Gases zu einem oxidierenden Gas ist vorzugsweise 0,2 bis 20 Volumenprozent nach der vorliegenden Erfindung. Diese Halogenelemente neutralisieren auf wirksame Weise Alkali-Ionen, wie Natrium, die in einem Siliziumoxidfilm auftreten, und neutralisieren freie Bindungen von Silizium durch eine Wärmebehandlung. Wenn andererseits zuviel Halogenelemente zu dem Siliziumoxidfilm zugefügt werden, gibt es eine Möglichkeit, daß der Siliziumoxidfilm wieder etwas verschwindet, und zwar in der Form eines Silizium enthaltenden Gases, beispielsweise SiF&sub4;. Aus diesem Grund ist das Verhältnis (Halogenelement)/(Silizium) in dem Siliziumoxidfilm vorzugsweise 0,1 bis 5 Atomprozent.
  • Es ist vorteilhaft, Materialien mit hoher Reinheit während des Sputterns zu verwenden, um einen Gate-Isolationsfilm, der wenig Verunreinigungen enthält, zu erhalten. Beispielsweise ist künstlicher Quarz mit nicht weniger als 4N, Silizium mit derart hoher Reinheit, daß es für die LSI (Integrationsgrad) als ein Substrat verwendbar ist, und ähnliches als ein Sputterziel am günstigsten.
  • Daneben ist es vorteilhaft, ein Gas hoher Reinheit mit nicht weniger als 5N zum Sputtern zu verwenden, um zu verhindern, daß Verunreinigungen in einen Gate-Isolationsfilm eintreten.
  • In den Zeichnungen zeigen:
  • Fig. 1(A) bis (E) Herstellungsschritte gemäß der vorliegenden Erfindung;
  • Fig. 2 eine Querschnittsansicht, die schematisch einen herkömmlichen Dünnfilmtransistor zeigt;
  • Fig. 3 eine grafische Darstellung, die die Grenzflächeniveaudichte gegenüber dem Ar-Gasanteil während der Bildung eines Gate-Isolationsfilms zeigt;
  • Fig. 4 eine grafische Darstellung, die die Flachbandspannung gegenüber dem Ar-Gasanteil während der Bildung eines Gate- Islationsfilms zeigt;
  • Fig. 5(A) eine grafische Darstellung, die den Unterschied zwischen den Flachbandspannungen gegenüber dem Anteil eines Fluoridgases während der Bildung eines Gate-Isolationsfilms zeigt;
  • Fig. 5(B) eine grafische Darstellung, die die Durchschlagfestigkeit gegenüber dem Anteil eines Fluoridgases während der Bildung eines Gate-Isolationsfilms zeigt;
  • Fig. 6(A) eine schematische Darstellung, die eine Magnetron- RF-Sputtervorrichtung zeigt, die während des erfindungsgemäßen Sputterns verwendet wurde;
  • Fig. 6(B) eine erläuternde Darstellung, die eine Anordnung eines magnetischen Feldes einschließlich von in der in der Fig. 6(A) dargestellten Vorrichtung enthaltenen Einrichtungen zeigt; und
  • Fig. 7 eine erläuternde Ansicht, die ein Netzwerk aus Siliziumoxid nach dem Stand der Technik zeigt.
    • (Ausführungsform Nr. 1)
  • Bezüglich der Fig. 6(A) wird eine Magnetron-RF-Sputtervorrichtung eines planaren Typs gezeigt, die zur Verwendung bei der Herstellung eines Siliziumoxidfilms oder elektronischer Vorrichtungen gemäß der vorliegenden Erfindung geeignet ist. Die Vorrichtung umfaßt eine Vakuumkammer 31, ein Evakuierungssystem 32, das aus einer Turbomolekularpumpe 32b und einer Rotationspumpe 32d besteht, die jeweils mit Ventilen 32a und 32c versehen sind, sowie einem metallischen Halter 33, der in dem unteren Bereich in der Kammer 31 angebracht ist, um darauf ein Zielobjekt 34 (target) zu haltern, und der mit einer inneren Leitung 33a ausgebildet ist, durch die ein Kiihlmittel fließen kann zum Kühlen des Ziels 34, und der mit einer Anzahl von Permanentmagneten 33b versehen ist. Weiter umfaßt die Vorrichtung eine Energieversorgung 35, die aus einer RF-(beispielsweise 13,56 MHz)Quelle 35a besteht und mit einer Anpassungsvorrichtung 35b zum Bereitstellen von RF- Energie an den Halter 33 versehen ist, einen Substrathalter 36, der in einem oberen Bereich der Kammer 31 zum Haltern eines zu beschichtenden Substrats 1 gelegen ist, eine Heizvorrichtung 36a, die in dem Substrathalter 36 eingebettet ist, einen Verschluß 37, der zwischen das Substrat 1 und das Zielobjekt 34 einfügbar ist, und ein Gaszuführungssystem 38. Das Bezugszeichen 39 bezeichnet eine Abdichtvorrichtung, um einen luftdichten Aufbau der Vakuumkammer 31 sicherzustellen. Vor der tatsächlichen Ablagerung auf dem Substrat 1 werden Verunreinigungen, die auf den Zielobjekten auftreten, abgesputtert und auf dem Verschluß 37 abgelagert, der zwischen dem Substrat 1 und dem Zielobjekt 34 eingefügt ist, und dann wird der Verschluß entfernt, um eine normale Ablagerung auf dem Substrat 1 zu ermöglichen. Die Magneten 33b sind so ausgerichtet, daß sich ihre Nordpole an den oberen Enden und ihre Südpole an den unteren Enden befinden und sie horizontal in einem Kreis angeordnet sind, wie in der Fig. 6b dargestellt ist, um Elektronen in einem Sputterbereich zwischen dem Substrat 1 und dem Zielobjekt 34 einzuschließen.
  • Bezug nehmend auf die Figuren 1(A) bis (E) werden nun Herstellungsschritte eines Dünnfilmtransistors gemäß der vorliegenden Erfindung dargestellt.
  • In dieser Ausführungsform wurde ein billiges Sodakalkglas als Substrat 1 verwendet. Auf dem Substrat 1 wurde eine Schicht aus nicht einkristallinem Halbleiter eines I-Typs mittels einer bekannten Plasma-CVD gebildet. Nachfolgend sind die Bedingungen für die Bildung der obigen Halbleiterschicht wiedergegeben. Substrattemperatur Druck während der Reaktion RF-Leistung (13,56 MHz) zu verwendendes Gas Filmdicke Torr
  • Die Halbleiterschicht wurde in Muster von Halbleiterinseln mittels einer Metallmaske geformt.
  • Die Musterstrukturierung kann mittels eines bekannten Fotolithographieverfahrens anstelle der Metallmaske ausgeführt werden. In den Figuren 1(A) bis (E) bezeichnet das Bezugszeichen 2 eine der Halbleiterinseln.
  • Wie in der Fig. 1(B) gezeigt ist, wurde die Insel 2 aus nicht einkristallinem Halbleiter durch Bestrahlung der Insel 2 mit Excimer-Laserlicht 3 kristallisiert, um polykristallin mit großer Kristallgröße oder einkristallin mit nahezu derselben Kristallgröße wie der Größe des zu bildenden Elementbereichs zu werden. Im folgenden sind die Bedingungen für die Bestrahlung mit dem Excimer-Laserlicht 3 wiedergegeben. Wellenlänge des Laserlichts Menge an Strahlungsenergie Schußanzahl Pulsbreite des Laserlichts
  • Dann wurde eine Schicht aus nicht einkristallinem Halbleiter eines N-Typs auf der gesamten Oberfläche der Halbleiterinsel 2 eines I-Typs durch ein bekanntes Plasma-CVD-Verfahren gebildet und anschließend in Source- und Drain-Bereiche 4 und 5 geformt, wie in der Fig. 1(C) gezeigt ist. Im folgenden sind die Bedingungen für die Bildung der Schicht aus nicht einkristallinem Halbleiter des N-Typs wiedergegeben. Substrattemperatur Druck während der Reaktion RF-Leistung (13,56 MHz) zu verwendendes Gas Filmdicke Torr
  • Im Hinblick auf die obigen Bedingungen wurde eine große Menge von H&sub2;-Gas verwendet, um das obige Gas zu verdünnen, und die RF-Leistung war relativ hoch, so daß die gebildete Halbleiterschicht des N-Typs Mikrokristalle umfaßte und dementsprechend einen niedrigen elektrischen Widerstand aufwies.
  • Dann wurde ein Gate-Isolationsfilm 6 mit 70 nm (700 Ä) Dicke auf dem Substrat, das die darauf aufgebrachten I-Typ- und N- Typ-Halbleiterschichten aufwies, bei 300ºC oder weniger in dem in der Fig. 6(A) gezeigten Sputtergerät durch ein RF- Sputterverfahren gebildet. Danach wurde der Gate-Isolationsfilm 6 mittels eines Fotolithographieverfahrens strukturiert, um dadurch Kontaktlöcher 7 und 8 zur Kontaktierung der Source- und Drain-Bereiche zu erhalten, wie in der Fig. 1(D) gezeigt ist. Im folgenden sind die Bedingungen für die Bildung des Gate-Isolationsfilms 6 dargestellt, die jedoch nicht die Bedingungen der vorliegenden Erfindung wiedergeben. Ziel (target) reaktives Gas Druck während der Reaktion RF-Leistung Substrattemperatur Abstand zwischen Substrat und Target
  • Die Eigenschaften des Gate-Isolationsfilms sind wie folgt: Ätzgeschwindigkeit 1/10 HF Durchschlagfestigkeit Grenzflächeniveaudichte
  • Dann wurde eine Gate-Elektrode 9, eine Source-Elektrode 10 und eine Drain-Elektrode 11 aus Aluminium gebildet, wie in der Fig. 1(E) gezeigt ist, wodurch ein Dünnfilmtransistor fertiggestellt wurde.
  • Die Schwellwertspannung (hier im folgenden einfach als Vth bezeichnet) eines solchen Dünnfilmtransistors gemäß dieser Ausführungsform könnte 1 V oder geringer sein. Im Gegensatz dazu könnte in dem Fall eines Dünnfilmtransistors, der mit der Ausnahme, daß dessen Gate-Isolationsfilm unter 100 % Ar-Gasatmosphäre gebildet wurde, zu dem obigen ähnlich ist, die Schwellenspannung nicht 1 V oder weniger betragen.
  • Nachdem eine Gate-Spannung an den Dünnfilmtransistor gemäß dieser Ausführungsform für eine feste Dauer angewendet worden war, wurde dessen Vth gemessen. Sogar nachdem die Gate- Spannung für 1000 Stunden angewendet worden war, wurde als Ergebnis erhalten, daß eine Änderungsrate von Vth nur ungefähr 0,3 betrug, d.h. die Änderungsrate von Vth des Dünnfilmtransistors gemäß dieser Ausführungsform war nahezu die gleiche wie diejenige eines Dünnfilmtransistors, der einen durch thermische Oxidation gebildeten Gate-Isolationsfilm hat. Aus diesem Ergebnis erkennt man, daß kaum lokalisierte Niveaus in dem Gate-Isolationsfilm 6 und Grenzflächeniveaus zwischen dem Gate-Isolationsfilm 6 und der Halbleiterinsel 2 gebildet wurden.
  • Die Beweglichkeit in dem gemäß dieser Ausführungsform gebildeten Dünnfilmtransistor betrug 100 cm²/V.s.
  • In dieser Ausführungsform wurde der Gate-Isolationsfilm 6 durch Sputtern in einer Atmosphäre mit 0 % Ar-Gas gebildet. In dem Fall jedoch, in dem ein Gate-Isolationsfilm durch Sputtern in einer Atmosphäre gebildet wurde, in der der Argon-Anteil RAR im Bereich von 0 % ≤ RAR ≤ 20 % ist, gab es keine an den Eigenschaften des Dünnfilmtransistors hervorgerufenen Probleme. Im Falle dieses RAR-Bereichs ist ein Abstand zwischen dem Zielobjekt und dem Substrat so angepaßt, daß im Vergleich zu dem Fall mit der 0%igen Ar-Atmosphäre ein langer Abstand vorliegt. Dadurch kann die gleiche Qualität erhalten werden wie bei einem Gate-Isolationsfilm, der durch die Verwendung der 0%igen Ar-Atmosphäre gebildet wird.
  • Wenn weiter der Gate-Isolationsfilm, der durch Verwendung einer 20 % Ar-Gas oder weniger enthaltenden Atmosphäre gebildet wurde, mit Excimer-Laserlicht bestrahlt wird zur Ausführung einer Blitztemperung (flash anneal), wurden Argonatome aus dem Gate-Isolationsfilm entfernt und dementsprechend wurden fixierte elektrische Ladungen in dem Gate-Isolationsfilm verringert. Wenn zusätzlich die Energiemenge des auf den Gate- Isolationsfilm gerichteten Excimer-Laserlichts erhöht wurde, konnte der Gate-Isolationsfilm getempert werden und gleichzeitig konnten die darunterliegenden Halbleiterschichten kristallisiert werden, und deshalb konnte die Anzahl der Herstellungsschitte verringert werden, d.h. ein Schritt des Kristallisierens der Halbleiterinsel 2 mittels Strahlung des Excimer-Laserlichts 3, der in Fig. 1(B) gezeigt ist, konnte entfallen.
  • In dieser Ausführungsform wurde eine Turbomolekularpumpe, die keine Rückdiffusion von Ölen und ähnlichem aus dem Evakuierungssystem hervorruft, in Kombination mit einer Rotationspumpe verwendet, um eine Vakuumvorrichtung zum Bilden eines Dünnfilmtransistors zu evakuieren, so daß keine Einflüsse auf die Eigenschaften des Gate-Isolationsfilms und die darunterliegenden Halbleiterschichten ausgeübt wurden.
  • In dieser Ausführungsform konnte ein Dünnfilmtransistor von äußerst guten Eigenschaften bei niedriger Temperatur gefertigt werden.
  • Weiter konnte die Erzeugung von fixierten elektrischen Ladungen in einem Gate-Isolationsfilm wie vorher beschrieben vermieden werden, so daß es geschafft wurde, einen Dünnfilmtransistor mit geringen Eigenschaftsänderungen und hoher Zuverlässigkeit zur Verwendung über eine lange Zeitdauer zu schaffen.
  • Um nach dieser Ausführungsform einen Gate-Isolationsfilm durch Sputtern zu bilden, wurde SiO&sub2; als Zielobjekt (target) verwendet. Anstelle von SiO&sub2; als Zielobjekt kann auch hochreines Silizium, beispielsweises einkristallines Silizium oder polykristallines Silizium mit einer Reinheit von 99,999 % oder besser als Zielobjekt verwendet werden.
    • (Ausführungsform Nr. 2)
  • Bezüglich der Figuren 1(A) bis (E) werden nun Herstellungsschritte eines Dünnfilmtransistors gemäß dieser Ausführungsform dargestellt.
  • In dieser Ausführungsform wurde Sodakalkglas mit einer Blokkierungsschicht, beispielsweise aus darauf vorgesehenem Siliziumoxid oder Siliziumnitrit, als Substrat 1 verwendet. Auf dem Substrat 1 wurde eine Schicht aus nicht einkristallinem Halbleiter eines I-Typs durch ein bekanntes Plasma-CVD- Verfahren gebildet. Im folgenden sind die Bedingungen für die Bildung der obigen Halbleiterschicht wiedergegeben. Substrattemperatur Druck während der Reaktion RF-Leistung zu verwendendes Gas Filmdicke
  • Die Halbleiterschicht wurde in Muster in Form von Halbleiterinseln mittels einer Metallmaske geformt.
  • Die Musterstrukturierung kann auch mittels eines bekannten Photolithographieverfahrens anstelle der Metallmaske durchgeführt werden. In den Figuren 1(A) bis (E) bezeichnet das Bezugszeichen 2 eine der Halbleiterinseln.
  • Wie in der Fig. 1(B) gezeigt ist, wird dann die nicht einkristalline Halbleiterinsel 2 durch Bestrahlung der Insel 2 mit Excimer-Laserlicht 3 in eine polykristalline Struktur großer Kristallgröße oder in eine einkristalline Struktur von nahezu der gleichen Kristallgröße wie der Größe des zu formenden Elementbereichs kristallisiert. Im folgenden sind die Bedingungen für die Einstrahlung des Excimer-Laserlichts wiedergegeben. Wellenlänge des Laserlichts Menge der Energie zur Bestrahlung Schußanzahl Pulsbreite des Laserlichts
  • Dann wurde eine Schicht aus nicht einkristallinem Halbleiter eines N-Typs auf der gesamten Oberfläche der I-Typ- Halbleiterinsel 2 durch ein bekanntes Plasma-CVD-Verfahren gebildet und anschließend in Source- und Drain-Bereiche 4 und 5 geformt, wie in der Fig. 1(C) gezeigt ist. Im folgenden sind die Bedingungen für die Bildung der Schicht aus nicht einkristallinem Halbleiter des N-Typs wiedergegeben. Substrattemperatur Druck während der Reaktion RF-Leistung (13,56 MHz) zu verwendendes Gas Filmdicke
  • Im Hinblick auf die obigen Bedingungen wurde eine große Menge von H&sub2;-Gas verwendet zur Verdünnung des obigen Gases und die RF-Leistung war relativ hoch, so daß die gebildete N-Typ- Halbleiterschicht Mikrokristalle umfaßte und dementsprechend einen niedrigen elektrischen Widerstand aufwies.
  • Dann wurde ein 1000 Ä (100 nm) dicker Gate-Isolationsfilm 6, in den Fluor eingebaut war, auf dem Substrat, auf dem die I- Typ- und N-Typ-Halbleiterschichten vorgesehen waren, unter Verwendung eines Fluor enthaltenden reaktiven Gases bei 300ºC oder weniger in der in der Fig. 6(A) dargestellten Sputtervorrichtung durch ein RF-Sputterverfahren gebildet. Anschließend wurde der Gate-Isolationsfilm 6 mittels eines Fotolithographieverfahrens strukturiert zur Erzeugung von Kontaktlöchern 7 und 8 zur Kontaktierung der Source- und Drainbereiche, wie in Fig. 1(D) gezeigt ist. Im folgenden sind die Bedingungen für die Bildung des Gate-Isolationsfilms 6 wiedergegeben. Reaktives Gas Druck während der Reaktion RF-Leistung Substrattemperatur Abstand zwischen Substrat und Ziel Volumenprozent Torr
  • Künstlicher Quarz oder hochreines Silizium, beispielsweise ein Siliziumeinkristall oder ein polykristallines Silizium, mit einer Reinheit von 99,999 % oder besser wurde als Zielobjekt verwendet.
  • Dann wurden eine Gate-Elektrode 9, eine Source-Elektrode 10 und eine Drain-Elektrode 11 aus Aluminium wie in der Fig. 1(E) gezeigt gebildet, wodurch ein Dünnfilmtransistor fertiggestellt wurde.
  • Eine Schwellwertspannung (Vth) eines derartigen Dünnfilmtransistors gemäß dieser Ausführungsform könnte 1 V oder geringer sein.
  • Nachdem eine Gate-Spannung an den Dünnfilmtransistor gemäß dieser Ausführungsform für eine feste Zeitdauer angewendet wurde, wurde dessen Vth gemessen. Es stellte sich heraus, daß eine Änderungsrate von Vth nur ungefähr 0,3 betrug, sogar wenn die Gate-Spannung für 1000 Stunden angewendet wurde, d.h. die Änderungsrate von Vth des Dünnfilmtransistors gemäß dieser Ausführungsform war nahezu gleich der eines Dünnfilmtransistors, der einen durch thermische Oxidation gebildeten Gate- Isolationsfilm aufweist. Nach diesem Ergebnis ist verständlich, daß die lokalisierten Niveaus in dem Gate-Isolationsfilm 6 und die Grenzflächeniveaus zwischen dem Gate-Isolationsfilm 6 und der Halbleiterinsel 2 kaum gebildet wurden.
  • Die Beweglichkeit in dem gemäß dieser Ausführungsform gebildeten Dünnfilmtransistor betrug ungefähr 100 cm²/V.s.
  • Wenn ein Gate-Isolationsfilm durch Sputtern in einer Atmosphäre, in der der Argon-Anteil RAR in dem Bereich von 0%< RAR&le;20% ist, gebildet wird, wird ein Abstand zwischen dem Zielobjekt (target) und dem Substrat so eingestellt, daß im Vergleich zu dem Fall des Bildens eines Gate-Isolationsfilms durch Sputtern in einer 0 % Ar enthaltenden Atmosphäre ein langer Abstand vorliegt. Dadurch kann nahezu die gleiche Qualität wie bei einem durch die Verwendung der 0%igen Ar- Atmosphäre gebildeten Gate-Isolationsfilm erhalten werden.
  • Weiter kann der durch die Verwendung einer 20 % Ar-Gas oder weniger enthaltenden Atmosphäre gebildete Gate-Isolationsfilm mit Excimer-Laserlicht bestrahlt werden, der dadurch einer Blitztemperung unterworfen wird. Durch diese Blitztemperung können Halogenelemente, wie Fluor, die in dem Gate-Isolationsfilm vorhanden sind, aktiviert werden und neutralisieren freie Bindungen von Silizium, so daß fixierte elektrische Ladungen in dem Gate-Isolationsfilm verringert werden können.
  • Wenn die Energiemenge des auf den Gate-Isolationsfilm gerichteten Excimer-Laserlicht erhöht wird, fand für Fluor und Natrium, die im Gate-Isolationsfilm vorhanden sind, eine Neutralisation mittels der Energie des Excimer-Laserlichts statt und gleichzeitig konnten die darunterliegenden Halbleiterschichten kristallisiert werden, und dadurch konnte die Anzahl der Herstellungsschritte verringert werden.
  • In dieser Ausführungsform wurde eine Turbomolekularpumpe, die keine Rückdiffusion von Ölen und ähnlichem aus dem Evakuierungssystem hervorruft, in Kombination mit einer Rotationspumpe verwendet, um eine Vakuumvorrichtung zur Bildung eines Dünnfilmtranistors zu evakuieren, so daß keine Einflüsse auf die Eigenschaften des Gate-Isolationsfilms und die darunterliegenden Halbleiterschichten vorlagen.
  • Das in dieser Ausführungsform verwendete Halogenelement war Fluor. Dies rührt daher, daß Fluor aktiv ist und stark die Neutralisation beeinflußt und eine Masse aufweist, die kleiner ist als die von anderen Halogenelementen. Chlor oder Brom können jedoch stattdessen ebenfalls verwendet werden.
  • In der vorliegenden Erfindung kann ein Oxidfilm bei 300ºC oder weniger durch Sputtern gebildet werden. Weiter können bei der herstellung des Transistors nach der vorliegenden Erfindung alle Herstellungsschritte bei 350ºC oder weniger ausgeführt werden. Aufgrund der Bildung bei einer solch geringen Temperatur können Glassubstrate, beispielsweise ein Sodakalkglassubstrat, verwendet werden.
  • Da andere Abwandlungen und Veränderungen (verändert zur Anpassung an bestimmte Betriebsanforderungen und Umgebungen) dem Fachmann offensichtlich sein werden, ist die Erfindung nicht als auf die zum Zwecke der Offenbarung ausgewählten Beispiele beschränkt anzusehen, und sie deckt alle Änderungen und Abwandlungen ab, die keine Abweichung von dem Bereich dieser Erfindung, wie er in den beiliegenden Ansprüchen bestimmt ist, darstellen. Beispiele dafür sind wie folgt.
  • Obwohl die nicht einkristalline Halbleiterinsel mit einem Laser bestrahlt wurde, um dadurch eine einkristalline oder polykristalline Halbleiterinsel in den vorhergehenden Ausführungsformen zu erhalten, kann eine nicht einkristalline Halbleiterinsel, die nicht einer Laserbestrahlung unterworfen wurde, anstelle der einkristallinen oder polykristallinen Halbleiterinsel verwendet werden.
  • Obwohl weiter der in den vorhergehenden Ausführungsformen gebildete Transistor in einer versetzt angeordneten Art (stagger type) ausgebildet war, wie in der Fig. 1 zu sehen ist, kann auch ein Transistor einer umgekehrt versetzten Anordnung (reverse stagger type) oder ein Feldeffekttransistor mit isoliertem Gate, der einen monolithischen IC begründet, der eine einkristalline Siliziumschicht anstelle einer nicht einkristallinen Siliziumschicht aufweist, ebenfalls durch Anwendung des erfindungsgemäßen Verfahrens hergestellt werden.
  • Weiter kann außerdem ein Transistor einer Art mit vertikalem Kanal, wie auch ein Transistor einer Art mit horizontalem Kanal, beispielsweise ein Feldeffekttransistor mit isoliertem Gate gemäß diesen Typen, durch Anwendung des erfindungsgemäßen Verfahrens hergestellt werden.
  • Obwohl in den vorhergehenden Ausführungsformen die Sourceund Drain-Bereiche aus N-Typ-Halbleitermaterial hergestellt wurden, können stattdessen auch Source- und Drain-Bereiche aus P-Typ-Halbleiter gefertigt werden.
  • Weiter kann das in den vorhergehenden Ausführungsformen verwendete Sodakalkglassubstrat durch andere Glassubstrate, beispielsweise Borsilikatglassubstrate, Kunststoffsubstrate, Halbleitersubstrate und Substrate aus Leitermaterial, ersetzt werden.

Claims (27)

1. Verfahren zur Herstellung einer isolierenden Oxidschicht eines Feldeffekthalbleiterbauelements, das folgende Schritte umfaßt:
Abscheiden einer Oxidschicht auf einem zu beschichtenden Substrat durch Sputtern eines Targets in einer Atmosphäre, die ein oxidierendes Gas und ein Inertgas, in einem Volumenverhältnis (oxidierendes Gas)/(Inertgas) größer als 1, enthält.
2. Verfahren zum Herstellen eines Feldeffekttransistors, das den Schritt umfaßt:
Abscheiden eines Gateoxidfilms auf einem Halbleiter unter Verwendung des Verfahrens nach Anspruch 1.
3. Verfahren zur Herstellung eines Dünnfilmtransistors, das die Schritte umfaßt:
Abscheiden intrinsischer Halbleiterinseln auf einem Glassubstrat;
Herstellen von Source- und Drainbereichen, die einen p- oder n-Halbleiter auf dem Substrat umfassen;
Abscheiden eines Oxidfilms auf den Halbleiterinseln unter Verwendung des Verfahrens nach Anspruch 1.
4. Verfahren zur Herstellung einer isolierenden Oxidschicht eines Feldeffekthalbleiterbauelements, das die Schritte umfaßt:
Abscheiden eines Oxidfilms auf einer zu beschichtenden Fläche durch Sputtern eines Targets in einer Atmosphäre, die ein oxidierendes Gas, ein Inertgas und ein Halogen enthaltendes Gas in einem Volumenverhältnis (oxidierendes Gas + halogen enthaltendes Gas)/(Inertgas) von mehr als 1,22 enthält.
5. Verfahren zur Herstellung einer isolierenden Oxidschicht eines Feldeffekthalbleiterbauelements, das die Schritte umfaßt:
Abscheiden einer Oxidschicht auf einer zu beschichtenden Fläche durch Sputtern eines Targets in einer Atmosphäre, die ein oxidierendes Gas und ein Halogen enthaltendes Gas in einem Volumenverhältnis (Halogen enthaltendes Gas)/(oxidierendes Gas) von weniger als 0,11 enthält.
6. Verfahren zur Herstellung eines Feldeffekttransistors, das den Schritt umfaßt:
Abscheiden eines Gateoxidfilms auf einem Halbleiter unter Verwendung des Verfahrens nach Anspruch 4.
7. Verfahren zur Herstellung eines Feldeffekttransistors, das den Schritt umfaßt:
Abscheiden eines Gateoxidfilms auf einer zu beschichtenden Fläche unter Verwendung des Verfahrens nach Anspruch 4.
8. Verfahren zur Herstellung eines Dünnfilmtransistors, das die Schritte umfaßt:
Abscheiden intrinsischer Halbleiterinseln auf einem Glassubstrat,
Herstellen von Source- und Drainbereichen, die einen p- oder n-Halbleiter auf dem Substrat umfassen;
Abscheiden eines Oxidfilms auf den Halbleiterinseln unter Verwendung des Verfahrens nach Anspruch 4.
9. Verfahren nach einem der Ansprüche 1, 2, 3, 4, 5 oder 8, wobei das oxidierende Gas Sauerstoff, Ozon oder Lachgas umfaßt.
10. Verfahren nach einem der Ansprüche 1, 3, 4 oder 8, wobei das Inertgas Argon umfaßt.
11. Verfahren nach einem der Ansprüche 1, 4, 5 oder 7, wobei die Fläche eine Fläche aus Glas ist.
12. Verfahren nach einem der Ansprüche 1, 4 oder 5, wobei die Fläche eine Leiterfläche ist.
13. Verfahren nach einem der Ansprüche 1, 4 oder 5, wobei die Fläche die Fläche eines Halbleiters ist.
14. Verfahren nach einem der Ansprüche 1, 4 oder 5, wobei die Fläche eine Plastikfläche ist.
15. Verfahren nach einem der Ansprüche 1, 2, 3, 4, 5, 6, 7 oder 8, wobei die Abscheidung bei einer Temperatur nicht höher als 300ºC durchgeführt wird.
16. Verfahren nach Anspruch 2, das weiter den Schritt des Annealens des Gateoxidfilms durch Laserstrahlung umfaßt.
17. Verfahren nach Anspruch 2, das weiter den Schritt des Annealens des Gateoxidfilms durch Bestrahlung mit Laserpulsen umfaßt.
18. Verfahren nach Anspruch 2, wobei der Halbleiter auf einem Glassubstrat gebildet ist.
19. Verfahren nach Anspruch 3, das weiter den Schritt des Bestrahlens des Oxidfilms mit einem Excimerlaserstrahl umfaßt.
20. Verfahren nach Anspruch 3, das weiter den Schritt des Annealens des Oxidfilms und der Halbleiterinseln durch Bestrahlen des Oxidfilms mit einem Excimerlaserstrahl umfaßt.
21. Verfahren nach Ansprüchen 4, 6, 7 oder 8, wobei die Abscheidung bei einem Volumenverhältnis (Halogen enthaltendes Gas)/(oxidierendes Gas) von 0,2 oder weniger durchgeführt wird.
22. Verfahren nach Ansprüchen 4, 5, 6, 7 oder 9, wobei das Halogen enthaltende Gas NF&sub3;, N&sub2;F&sub2;, HF, F&sub2;, Freon, CCl&sub4;, Cl&sub2; oder HCl umfaßt.
23. Verfahren nach Anspruch 6 oder 7, das weiter den Schritt des Annealens des Gateoxidfilms durch Laserbestrahlung umfaßt.
24. Verfahren nach Anspruch 6 oder 7, das weiter den Schritt des Annealens des Gateoxidfilms durch Bestrahlen mit Laserpulsen umfaßt.
25. Verfahren nach Anspruch 6, wobei der Halbleiter auf einem Glassubstrat gebildet ist.
26. Verfahren nach Anspruch 7, das weiter den Schritt des Ausbildens eines Halbleiters auf dem Gateoxidfilm umfaßt.
27. Verfahren nach Anspruch 8, das weiter den Schritt des Annealens des Oxidfilms und der Halbleiterinseln durch Bestrahlen des Oxidfilms mit einem Excimerlaserstrahl umfaßt.
DE69107101T 1990-02-06 1991-02-05 Verfahren zum Herstellen eines Oxydfilms. Expired - Fee Related DE69107101T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2026824A JP2585118B2 (ja) 1990-02-06 1990-02-06 薄膜トランジスタの作製方法
JP18127290A JP2898365B2 (ja) 1990-07-09 1990-07-09 絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜の作製方法及び該作製方法で作製された絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜

Publications (2)

Publication Number Publication Date
DE69107101D1 DE69107101D1 (de) 1995-03-16
DE69107101T2 true DE69107101T2 (de) 1995-05-24

Family

ID=26364662

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69107101T Expired - Fee Related DE69107101T2 (de) 1990-02-06 1991-02-05 Verfahren zum Herstellen eines Oxydfilms.

Country Status (4)

Country Link
US (3) US6586346B1 (de)
EP (1) EP0445535B1 (de)
KR (1) KR950010282B1 (de)
DE (1) DE69107101T2 (de)

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
DE69125323T2 (de) * 1990-07-24 1997-09-25 Semiconductor Energy Lab Verfahren zum Herstellen isolierender Filme, Kapazitäten und Halbleiteranordnungen
US7335570B1 (en) 1990-07-24 2008-02-26 Semiconductor Energy Laboratory Co., Ltd. Method of forming insulating films, capacitances, and semiconductor devices
KR0131062B1 (ko) * 1992-08-27 1998-04-14 순페이 야마자끼 반도체장치 제작방법
US5643801A (en) * 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US7465679B1 (en) 1993-02-19 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Insulating film and method of producing semiconductor device
JP3637069B2 (ja) * 1993-03-12 2005-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP0636702B1 (de) * 1993-07-28 1999-05-19 Asahi Glass Company Ltd. Verfahren zur Herstellung funktioneller Beschichtungen
US20010045794A1 (en) * 1996-01-19 2001-11-29 Alwan James J. Cap layer on glass panels for improving tip uniformity in cold cathode field emission technology
US6015759A (en) 1997-12-08 2000-01-18 Quester Technology, Inc. Surface modification of semiconductors using electromagnetic radiation
TW570876B (en) * 2001-05-11 2004-01-11 Toyo Seikan Kaisha Ltd Silicon oxide film
KR100425449B1 (ko) * 2001-05-18 2004-03-30 삼성전자주식회사 포토 화학기상증착법을 이용한 다층막 형성방법과 그 장치
US7015640B2 (en) * 2002-09-11 2006-03-21 General Electric Company Diffusion barrier coatings having graded compositions and devices incorporating the same
US7300829B2 (en) * 2003-06-02 2007-11-27 Applied Materials, Inc. Low temperature process for TFT fabrication
JP2005072264A (ja) * 2003-08-25 2005-03-17 Seiko Epson Corp トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器
US7294224B2 (en) * 2003-12-01 2007-11-13 Applied Materials, Inc. Magnet assembly for plasma containment
US20070202570A1 (en) * 2006-02-24 2007-08-30 Kikkoman Corporation Enzyme composition, low molecular weight hyaluronan and process for preparing the same
JP5354862B2 (ja) * 2007-02-19 2013-11-27 キヤノン株式会社 アモルファス絶縁体膜及び薄膜トランジスタ
JP4411331B2 (ja) * 2007-03-19 2010-02-10 信越化学工業株式会社 磁気記録媒体用シリコン基板およびその製造方法
JP2009093758A (ja) * 2007-10-10 2009-04-30 Shin Etsu Chem Co Ltd 磁気記録媒体用シリコン基板の製造方法および磁気記録媒体
JP5343853B2 (ja) * 2008-03-13 2013-11-13 株式会社村田製作所 ガラスセラミック組成物、ガラスセラミック焼結体および積層型セラミック電子部品
JP5616038B2 (ja) 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010056541A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI627757B (zh) 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
TWI597850B (zh) 2008-07-31 2017-09-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5525778B2 (ja) * 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
TWI606592B (zh) 2008-09-01 2017-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2010029885A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2010029866A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2010029865A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2010032619A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101660327B1 (ko) * 2008-09-19 2016-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101874327B1 (ko) * 2008-09-19 2018-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR102275487B1 (ko) 2008-09-19 2021-07-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101762112B1 (ko) * 2008-09-19 2017-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정표시장치
EP2172804B1 (de) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Anzeigevorrichtung
KR102133478B1 (ko) 2008-10-03 2020-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
WO2010038819A1 (en) * 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
CN103928476A (zh) * 2008-10-03 2014-07-16 株式会社半导体能源研究所 显示装置及其制造方法
EP2172977A1 (de) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5484853B2 (ja) 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010044478A1 (en) * 2008-10-16 2010-04-22 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20180137606A (ko) * 2008-10-24 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2180518B1 (de) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Herstellungsverfahren für Halbleitervorrichtung
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
TWI496295B (zh) 2008-10-31 2015-08-11 Semiconductor Energy Lab 半導體裝置及其製造方法
WO2010050419A1 (en) * 2008-10-31 2010-05-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and display device
KR101631454B1 (ko) 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
TWI487104B (zh) 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
CN101740631B (zh) * 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
EP2184783B1 (de) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Halbleiterbauelement und Verfahren zu seiner Herstellung
TW202025500A (zh) 2008-11-07 2020-07-01 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI467663B (zh) 2008-11-07 2015-01-01 Semiconductor Energy Lab 半導體裝置和該半導體裝置的製造方法
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
TWI502739B (zh) 2008-11-13 2015-10-01 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101671544B1 (ko) 2008-11-21 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 기기
TWI384532B (zh) * 2008-11-24 2013-02-01 Ind Tech Res Inst 具導通孔的電子元件及薄膜電晶體元件的製造方法
TWI508304B (zh) 2008-11-28 2015-11-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
KR101643204B1 (ko) * 2008-12-01 2016-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2010156960A (ja) 2008-12-03 2010-07-15 Semiconductor Energy Lab Co Ltd 液晶表示装置
WO2010071183A1 (en) * 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101642384B1 (ko) 2008-12-19 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
EP2515337B1 (de) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Treiberschaltung und halbleiterbauelement
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8383470B2 (en) * 2008-12-25 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor (TFT) having a protective layer and manufacturing method thereof
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI475616B (zh) * 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8492756B2 (en) 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8247812B2 (en) * 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101671210B1 (ko) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102342672B1 (ko) * 2009-03-12 2021-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI556323B (zh) * 2009-03-13 2016-11-01 半導體能源研究所股份有限公司 半導體裝置及該半導體裝置的製造方法
US8450144B2 (en) * 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101681884B1 (ko) 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
TWI485851B (zh) * 2009-03-30 2015-05-21 Semiconductor Energy Lab 半導體裝置及其製造方法
US8338226B2 (en) * 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI489628B (zh) 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
EP2256795B1 (de) 2009-05-29 2014-11-19 Semiconductor Energy Laboratory Co., Ltd. Herstellungsverfahren für Oxidhalbleiterbauelement
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
WO2011007682A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101929726B1 (ko) 2009-07-18 2018-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR102528026B1 (ko) * 2009-09-04 2023-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR20180128990A (ko) 2009-09-16 2018-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011034012A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
CN102511082B (zh) * 2009-09-16 2016-04-27 株式会社半导体能源研究所 半导体器件及其制造方法
KR101827687B1 (ko) 2009-09-24 2018-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 상기 구동 회로를 포함하는 표시 장치, 및 상기 표시 장치를 포함하는 전자 기기
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104992980B (zh) 2009-10-16 2018-11-20 株式会社半导体能源研究所 逻辑电路和半导体器件
CN104867982B (zh) 2009-10-30 2018-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
KR102111309B1 (ko) 2009-12-25 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
CN102834921B (zh) 2010-03-26 2016-04-27 株式会社半导体能源研究所 半导体装置的制造方法
US9490368B2 (en) * 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
JP2013084333A (ja) 2011-09-28 2013-05-09 Semiconductor Energy Lab Co Ltd シフトレジスタ回路
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
TWI687748B (zh) 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
US20150017774A1 (en) * 2013-07-10 2015-01-15 Globalfoundries Inc. Method of forming fins with recess shapes
US10242617B2 (en) 2016-06-03 2019-03-26 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and driving method
GB201701846D0 (en) * 2017-02-03 2017-03-22 Univ Manchester Method of producing sputtered silicon oxide electrolyte
CN106847687A (zh) * 2017-02-04 2017-06-13 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法、薄膜晶体管及显示装置

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6507670A (de) * 1964-06-30 1965-12-31
US3477936A (en) * 1967-06-29 1969-11-11 Ppg Industries Inc Sputtering of metals in an atmosphere of fluorine and oxygen
US3692571A (en) * 1970-11-12 1972-09-19 Northern Electric Co Method of reducing the mobile ion contamination in thermally grown silicon dioxide
JPS5749912B2 (de) * 1973-10-29 1982-10-25
US4027380A (en) 1974-06-03 1977-06-07 Fairchild Camera And Instrument Corporation Complementary insulated gate field effect transistor structure and process for fabricating the structure
US4007294A (en) * 1974-06-06 1977-02-08 Rca Corporation Method of treating a layer of silicon dioxide
JPS5662328A (en) * 1979-10-26 1981-05-28 Agency Of Ind Science & Technol Manufacturing of insulation membrane and insulation membrane-semiconductor interface
US4470060A (en) * 1981-01-09 1984-09-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display with vertical non-single crystal semiconductor field effect transistors
US4489478A (en) * 1981-09-29 1984-12-25 Fujitsu Limited Process for producing a three-dimensional semiconductor device
GB2118774B (en) 1982-02-25 1985-11-27 Sharp Kk Insulated gate thin film transistor
JPS6043869A (ja) 1983-08-19 1985-03-08 Semiconductor Energy Lab Co Ltd 半導体装置
JPS60160173A (ja) 1984-01-30 1985-08-21 Sharp Corp 薄膜トランジスタ
JPH0682839B2 (ja) * 1984-08-21 1994-10-19 セイコー電子工業株式会社 表示用パネルの製造方法
JPS6163020A (ja) 1984-09-04 1986-04-01 Agency Of Ind Science & Technol 薄膜形成方法
DE3682021D1 (de) 1985-10-23 1991-11-21 Hitachi Ltd Polysilizium-mos-transistor und verfahren zu seiner herstellung.
JPS62261128A (ja) * 1986-05-08 1987-11-13 Nippon Telegr & Teleph Corp <Ntt> Ｍｏｓ型半導体装置の製造方法
US4741964A (en) * 1986-07-17 1988-05-03 International Business Machines Corporation Structure containing hydrogenated amorphous silicon and process
US4810673A (en) 1986-09-18 1989-03-07 Texas Instruments Incorporated Oxide deposition method
US4748131A (en) 1987-02-06 1988-05-31 The Aerospace Corporation Method for increasing radiation hardness of MOS gate oxides
JPH0687503B2 (ja) 1987-03-11 1994-11-02 株式会社日立製作所 薄膜半導体装置
JPH01149476A (ja) 1987-12-07 1989-06-12 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPH01238024A (ja) 1988-03-17 1989-09-22 Koujiyundo Kagaku Kenkyusho:Kk 半導体装置の酸化膜の製造法
US4849081A (en) * 1988-06-22 1989-07-18 The Boc Group, Inc. Formation of oxide films by reactive sputtering
US4894352A (en) 1988-10-26 1990-01-16 Texas Instruments Inc. Deposition of silicon-containing films using organosilicon compounds and nitrogen trifluoride
US5037766A (en) 1988-12-06 1991-08-06 Industrial Technology Research Institute Method of fabricating a thin film polysilicon thin film transistor or resistor
US5874766A (en) * 1988-12-20 1999-02-23 Matsushita Electric Industrial Co., Ltd. Semiconductor device having an oxynitride film
JP2811762B2 (ja) 1989-07-04 1998-10-15 セイコーエプソン株式会社 絶縁ゲート型電界効果トランジスタの製造方法
US5013691A (en) 1989-07-31 1991-05-07 At&T Bell Laboratories Anisotropic deposition of silicon dioxide
JPH0393273A (ja) 1989-09-06 1991-04-18 Seiko Epson Corp 薄膜半導体装置の製造方法
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2960466B2 (ja) 1990-03-19 1999-10-06 株式会社日立製作所 半導体デバイスの配線絶縁膜の形成方法及びその装置
JP2917388B2 (ja) 1990-04-05 1999-07-12 セイコーエプソン株式会社 半導体装置の製造方法
DE69125886T2 (de) 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
JPH0824104B2 (ja) 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
JP2699695B2 (ja) 1991-06-07 1998-01-19 日本電気株式会社 化学気相成長法
JPH05175132A (ja) 1991-12-20 1993-07-13 Kojundo Chem Lab Co Ltd 半導体装置のケイ素酸化膜の製造法
JPH05267480A (ja) 1992-03-21 1993-10-15 Ricoh Co Ltd 半導体装置とその製造方法
JP2536367B2 (ja) 1992-06-29 1996-09-18 日新電機株式会社 酸化シリコン膜の形成方法
JP3130660B2 (ja) 1992-07-27 2001-01-31 ティーディーケイ株式会社 薄膜トランジスタ及びその製造方法
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
KR0143873B1 (ko) 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
BR9506208A (pt) 1994-05-06 1996-04-23 Motorola Inc Sistema de comunicação e processo para rotear chamadas para um terminal
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
EP0445535B1 (de) 1995-02-01
KR950010282B1 (ko) 1995-09-12
EP0445535A3 (en) 1991-09-18
DE69107101D1 (de) 1995-03-16
EP0445535A2 (de) 1991-09-11
US20060011995A1 (en) 2006-01-19
US6960812B2 (en) 2005-11-01
US20040043628A1 (en) 2004-03-04
US7301211B2 (en) 2007-11-27
US6586346B1 (en) 2003-07-01

Similar Documents

Publication Publication Date Title
DE69107101T2 (de) Verfahren zum Herstellen eines Oxydfilms.
DE69131570T2 (de) Verfahren zur Herstellung einer Dünnfilm-Halbleiteranordnung
DE69030822T2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE69133416T2 (de) Verfahren zum Kristallisieren eines Nicht-Einkristall Halbleiters mittels Heizen
DE69133183T2 (de) Silizium auf porösen silizium, verfahren zur herstellung und produkt
DE3853668T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einem Oxid niedriger Fehlerdichte.
DE3331601C2 (de) Halbleiterbauelement
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE69522370T2 (de) SiGe-Dünnfilm-Halbleiteranordnung mit SiGe Schichtstruktur und Verfahren zur Herstellung
DE69329233T2 (de) Wärmebehandlung einer halbleiterscheibe
DE3779556T2 (de) Nach der oxidation auszufuehrendes verguetungsverfahren fuer siliziumdioxid.
DE69114418T2 (de) Verfahren zur Herstellung von Polysiliziumdünnfilmtransistoren mit niedrigem Kriechverlust.
DE69838532T2 (de) Plasmanitridierung eines Siliziumoxidfilms
DE3317535A1 (de) Duennfilmtransistor
DE102011002398B4 (de) Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE19627017A1 (de) Verfahren zur selektiven Ablagerung eines Metallfilms
DE68926980T2 (de) Verfahren zur Herstellung eines Dünnfilmtransistors
US5214305A (en) Polycide gate MOSFET for integrated circuits
DE69130787T2 (de) Ätzverfahren für eine leitende Doppelschicht-Struktur
DE69127656T2 (de) Verfahren zum Herstellen von Dünnfilmtransistoren
DE69525558T2 (de) Methode zur Herstellung eines Dünnfilm-Transistors mit invertierter Struktur
DE3122382A1 (de) Verfahren zum herstellen einer gateisolations-schichtstruktur und die verwendung einer solchen struktur
DE69023644T2 (de) Verfahren zur herstellung eines siliziumoxydfilmes.
DE4313042A1 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
US6140164A (en) Method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee