JP3652608B2

JP3652608B2 - Storage method of optical signal of solid-state imaging device

Info

Publication number: JP3652608B2
Application number: JP2001022059A
Authority: JP
Inventors: ▲高▼ 三井田
Original assignee: イノテック株式会社
Priority date: 2000-02-22
Filing date: 2001-01-30
Publication date: 2005-05-25
Anticipated expiration: 2021-01-30
Also published as: JP2002176161A

Description

【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置の光信号蓄積方法に関し、詳しくは、ビデオカメラ、電子カメラ、画像入力カメラ、スキャナ又はファクシミリ等に用いられる閾値電圧変調方式のＭＯＳ型イメージセンサを用いた固体撮像装置の光信号蓄積方法に関する。
【０００２】
【従来の技術】
ＣＣＤ型イメージセンサやＭＯＳ型イメージセンサなどの半導体イメージセンサは量産性に優れているため、パターンの微細化技術の進展に伴い、ほとんどの画像入力デバイス装置に適用されている。
特に、近年、ＣＣＤ型イメージセンサと比べて、消費電力が小さく、かつセンサ素子と周辺回路素子とを同じＣＭＯＳ技術によって作成できるという利点を生かして、ＭＯＳ型イメージセンサが見直されている。
【０００３】
このような世の中の動向に鑑み、本願出願人はＭＯＳ型イメージセンサの改良を行い、光信号検出用絶縁ゲート型電界効果トランジスタ（以下、光信号検出用ＭＯＳＦＥＴ或いは単にＭＯＳＦＥＴと称することもある。）のチャネル領域下にキャリアポケット（高濃度埋込層）２５を有するセンサ素子に関する特許出願（特願平１０−１８６４５３号）を行って特許（登録番号２９３５４９２号）を得ている。
【０００４】
このＭＯＳ型イメージセンサは特許（登録番号２９３５４９２号）の図８（ａ）に示す回路構成を有し、その動作においては、同じく図８（ｂ）に示すように、蓄積期間−読出期間−初期化期間−・・を経る。蓄積期間に光照射により光発生正孔を生じさせてホールポケット２５に蓄積させ、読出期間に光発生正孔の蓄積量に比例した光信号を検出する。初期化期間にはMOSFETのゲート、ソース、ドレインの各電極に正の高い電圧を印加して、ホールポケット２５に蓄えられた光発生正孔を放出し、ホール蓄積部を完全に空乏化させる。
【０００５】
また、本願出願人は、この特許（登録番号２９３５４９２号）に係る発明に関連して種々の新たな出願を行っているが、それらによれば、この出願の図８に示すように、蓄積期間において、ゲート電極の電位（Ｖｐｇ（ＶＳＣＡＮ））を低い電圧、即ち一般には接地電位にし、ドレイン電位（Ｖｐｄ）及びソース電位（Ｖｐｓ）をゲート電位より高い電位、即ち多くは凡そ３．３Ｖにしている。このように、光信号検出用ディプレッション形ｎチャネルＭＯＳＦＥＴがカットオフ状態（デプレッション状態）を維持するようにした上で、受光ダイオードで発生した光発生電荷をチャネル領域下のキャリアポケット２５に輸送している。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記蓄積期間において、ゲート絶縁膜とチャネル領域との界面での準位から光発生電荷と同種類のキャリアが放出されることがある。この場合、界面準位から放出されたキャリアはキャリアポケット２５に流れ込んでリーク電流となる。このため、光発生電荷以外の正孔がキャリアポケット２５に蓄積されることになる。
【０００７】
このような場合に、感度向上のためパターンの微細化が行なわれた場合、従来問題にはならなかったようなわずかなリーク電流でも正孔がキャリアポケット２５に多量に蓄積されて、映像画面に明るい輝線が生じるという所謂白キズが発生するという問題が生じる恐れがある。
また、リーク電流に起因するものではなく、キャリアポケット２５に正常に光発生電荷のみが蓄積されたとしても、必要以上の過剰な光発生電荷が蓄積する場合がある。
【０００８】
この場合、過剰に蓄積された光発生電荷により非選択単位画素（セル）（Ｖｐｇ＝０）は深いディプレッション状態となり、ソース電位の上昇をもたらす。一方、選択セルでは、蓄積電荷が低レベルの場合にソース電位は低くなり、選択弁別マージンは減少して、映像画面に垂直方向に縞状の明るい帯が生じるという所謂スミア特性の劣化の原因となる。
【０００９】
本発明は、上記従来技術の問題点に鑑みて創作されたものであり、ゲート絶縁膜とチャネル領域の界面準位からの電荷の放出に基づくリーク電流に起因する所謂白キズの発生を防止し、かつ過剰な光発生電荷に起因するスミアの発生を防止することができる固体撮像装置の光信号蓄積方法を提供するものである。
【００１０】
【課題を解決するための手段】
この発明は固体撮像装置の光信号蓄積方法に係り、その光信号蓄積方法に用いる固体撮像装置の基本構成として、図６及び図７に示すように、受光ダイオード１１１と受光ダイオード１１１に隣接する光信号検出用のディプレッション形の絶縁ゲート型電界効果トランジスタ（以下、光信号検出用ＭＯＳＦＥＴ或いは単にＭＯＳＦＥＴと称する。または、これらの略称の前にディプレッション形と付す場合もある。）１１２とを含む単位画素１０１を有し、単位画素１０１においては、受光ダイオード１１１とＭＯＳＦＥＴ１１２とは相互に接続したウエル領域（第１導電型の半導体層、又は第１導電型の第１の半導体層及び第１導電型を有する第２の半導体層）１５ａ、１５ｂに形成され、受光ダイオード１１１の不純物領域１７とＭＯＳＦＥＴ１１２のドレイン領域１７ａとが相互に接続され、ＭＯＳＦＥＴ１１２のチャネル領域下のウエル領域１５ｂ内に光発生電荷を蓄積するキャリアポケット２５を有していることを特徴としている。
【００１１】
本発明においては、受光ダイオード１１１で光照射により発生した光発生電荷をキャリアポケット２５に転送し、蓄積する期間Ａにおいて、ディプレッション形ＭＯＳＦＥＴ１１２のチャネル領域をソース領域１６と同じ導電型のキャリアで満たし（蓄積状態にし）、チャネル領域表面の界面準位から自由電荷担体の放出を防止しつつ、光発生電荷をキャリアポケット２５に転送し、蓄積期間の終了時の期間Ｂに、チャネル領域をディプリーション状態にするとともに、受光ダイオード１１１からキャリアポケット２５に光発生電荷を向かわせるより強い電界を形成し、さらに残りの光発生電荷をキャリアポケット２５に転送して蓄積している。
【００１２】
例えば、光発生電荷をキャリアポケット２５に転送して蓄積する期間Ａに、図２（ａ）に示すように、ゲート電極１９を正の電位（例えば２．０Ｖ）に保持し、ソース領域１６及びドレイン領域１７ａをゲート電極１９の正の電位よりも低い正の電位（例えば１．６Ｖ）に保持する。即ち、ｐ型のウエル領域１５ｂの場合、チャネル領域内に十分な電荷（電子）を誘起し、チャネル領域を蓄積状態とする。
【００１３】
これにより、チャネル領域表面の界面準位の正孔発生中心は非活性状態のまま保持され、界面準位に捕獲された電荷（正孔）の放出が防止される。即ち、リーク電流が発生しないため、光発生電荷以外の正孔のキャリアポケット２５への蓄積が抑制されて、映像画面において所謂白キズの発生を防止することができる。また、チャネル領域が蓄積状態となるようにゲート電極１９の電位を設定しながら、ドレイン領域１７ａ及びソース領域１６の電位を変えることで、図３（ａ）に示すように、ウエル領域１５ｂの表面側の電位が持ち上がり、キャリアポケット２５の電位の底と頂上との間の電位差（ポテンシャル）を低くすることができる。特に、ソース電極及びドレイン電極の電位を適当に調整することにより、チャネル領域が蓄積状態を維持しつつ、キャリアポケット２５のポテンシャルを適当な高さにすることが出来る。これにより、上記期間Ａにおいて、過剰な光発生電荷をキャリアポケット２５内からオーバフロ―させて、キャリアポケット２５に蓄積される光発生電荷の量を適正に保持して所謂スミアを防止することができる。
【００１４】
なお、光発生電荷をキャリアポケット２５に転送して蓄積する期間の終了時の期間Ｂに、ゲート電極１９を期間Ａにおけるゲート電極１９の正の電位よりも低い正の電位（０Ｖ）に保持し、ドレイン領域１７ａを期間Ａにおけるドレイン領域１７ａの正の電位よりも高い正の電位（例えば、３．３Ｖ）に保持することにより、チャネル領域をディプリーション状態にするとともに、光発生電荷を受光部からキャリアポケット２５に移動させるようなより強い電界をウエル領域１５ａ、１５ｂ内に形成し、残りの光発生電荷を余さずにキャリアポケット２５に蓄積させることができる。
【００１５】
特に、以下の構成とすることにより、リーク電流に起因する所謂白キズやその他の障害の発生をより一層完全に防止することができる。
即ち、受光ダイオード１１１及び光信号検出用電界効果トランジスタ１１２は、光発生電荷の発生領域であり、キャリアポケット２５への転送領域である第１導電型のウエル領域１５ａに形成され、受光ダイオード１１１はウエル領域１５ａに第２導電型の不純物領域１７が形成されて光発生電荷に対して埋込み構造となっており、受光ダイオード１１１で発生した光発生電荷がチャネル領域表面の準位に捕獲されないようにし、或いはその準位から光発生電荷以外の電荷が発生するのを抑制している。
【００１６】
また、光信号検出用電界効果トランジスタ１１２は、ウエル領域１５ａに不純物領域１７が延在して不純物領域１７と一体的に形成された第２導電型のドレイン領域１７ａを有し、受光ダイオード１１１で発生した第１導電型の光発生電荷をキャリアポケット２５に転送して蓄積するとき、若しくはキャリアポケットに光発生電荷が蓄積されているとき、チャネルドープ層１５ｃが第２導電型の可動電荷により満たされた蓄積状態になるようにゲート電極１９の電位を保持している。これにより、少なくとも、光発生電荷の発生領域から転送経路を経て蓄積領域内のキャリアポケット２５に至るまでの領域は、光発生電荷に対して埋込み構造を有しているため、光発生電荷が界面準位に捕獲されないようにし、或いは界面準位から光発生電荷以外の電荷が発生するのを抑制し、キャリアポケット２５に光発生電荷以外の電荷が蓄積するのを抑制することができる。
【００１７】
さらに、ウエル領域１５ａ、１５ｂの表層全域にわたって第２導電型の可動電荷が蓄積されているようにする。これにより、光発生電荷の発生領域、転送経路、蓄積領域その他のウエル領域１５ａ、１５ｂの全領域において受光ダイオード１１１で発生した光発生電荷が表面の準位に捕獲されないようにし、或いはその準位から光発生電荷以外の電荷が発生するのをより一層完全に抑制することができる。
【００１８】
なお、ウエル領域１５ｂ等が上記と逆の導電型の場合、即ちウエル領域とキャリアポケットがｎ型の場合、キャリアポケットはエレクトロンポケット（キャリアポケット）となり、光発生電子を蓄積することになる。この場合、光信号検出用ＭＯＳＦＥＴとしてディプレッション形ｐチャネルＭＯＳＦＥＴ（ディプレッション形ｐＭＯＳＦＥＴ）を用い、チャネル領域に十分な電荷（正孔）を誘起し、蓄積して、チャネル領域の界面準位に捕獲された電荷（電子）の放出を防止するとともに、キャリアポケットのポテンシャルを適当な高さにする。
【００１９】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しながら説明する。
最初に、本発明の実施の形態に係る固体撮像装置の光信号蓄積方法に用いられるＭＯＳ型イメージセンサの単位画素の構成について以下に説明する。
図７は、ＭＯＳ型イメージセンサの単位画素内における素子の断面図である。
【００２０】
図７に示すように、単位画素（セル）１０１内に受光ダイオード１１１と光信号検出用ＭＯＳＦＥＴ１１２とが隣接して設けられている。ＭＯＳＦＥＴ１１２としてディプレッション形ｎチャネルＭＯＳＦＥＴ（ディプレッション形ｎＭＯＳＦＥＴ）を用いている。
この単位画素１０１の断面構成は、下から順に、ｐ型の基板１１と、この基板１１上に形成されたｎ型のエピタキシャル層１２と、このエピタキシャル層１２内に形成されたｐ型の第１のウエル領域１５ａ及び第２のウエル領域１５ｂとなっている。
【００２１】
受光ダイオード１１１とＭＯＳＦＥＴ１１２は、第１のウエル領域１５ａと第２のウエル領域１５ｂにそれぞれ形成され、それらのウエル領域１５ａ、１５ｂは互いに繋がっている。
受光ダイオード１１１の部分の第１のウエル領域１５ａは光照射による電荷の発生領域の一部を構成している。ＭＯＳＦＥＴ１１２の部分の第２のウエル領域１５ｂはこの領域１５ｂに付与するポテンシャルによってチャネルの閾値電圧を変化させることができるゲート領域を構成している。
【００２２】
受光ダイオード１１１の部分においては、第１のウエル領域１５ａやエピタキシャル層１２はＭＯＳＦＥＴ１１２のゲート領域１５ｂと繋がっているため、光により発生した電荷のうち正孔をＭＯＳＦＥＴ１１２の閾値電圧変調用の電荷として有効に用いることができる。言い換えれば、第１のウエル領域１５ａ及びエピタキシャル層１２全体が光によるキャリア発生領域となる。
【００２３】
ＭＯＳＦＥＴ１１２の部分においては、ゲート電極１９はリング状を有し、ソース領域１６はリング状のゲート電極１９の内周に囲まれるように形成され、ドレイン領域１７ａはリング状のゲート電極１９の外周部を取り囲むように形成されている。ドレイン領域１７ａが延在して受光ダイオード１１１のｎ型の不純物領域１７が形成されている。即ち、不純物領域１７とドレイン領域１７ａとはそれぞれ第１及び第２のウエル領域１５ａ，１５ｂの表層に大部分の領域がかかるように一体的に形成されている。
【００２４】
ドレイン領域１７ａとソース領域１６の間の第２のウエル領域１５ｂ表層がｎチャネル領域（以下、単にチャネル領域と称することもある。）となる。さらに、通常の動作電圧において、そのチャネル領域を電子の蓄積状態或いはデプレーション状態に保つため、チャネル領域に適当な濃度のｎ型不純物を導入し、チャネルドープ層１５ｃを形成している。ゲート電極１９は、そのチャネル領域上にゲート絶縁膜１８を介して形成されている。
【００２５】
ｎチャネル領域の下の第２のウエル領域１５ｂ内であってチャネル長方向の一部領域に、かつチャネル幅方向全域にわたって、即ちソース領域１６の周辺部であって、かつソース領域１６を囲むように、ｐ+ 型のキャリアポケット（高濃度埋込層）２５が形成されている。キャリアポケット２５は表面のチャネル領域よりも下側の第２のウエル領域１５ｂ内に形成される。
【００２６】
上記したｐ+ 型のキャリアポケット２５では、キャリアポケット２５周辺部のウエル領域１５ａ、１５ｂに比べて不純物濃度を高くしているため、光発生電荷のうち光発生ホールに対して、キャリアポケット２５周辺部のポテンシャルに比べてキャリアポケット２５内部のポテンシャルが低くなる。これにより、光発生ホールをこのキャリアポケット２５に集めることができる。
【００２７】
以上のように、この発明に用いられる固体撮像装置においては、チャネルドープ層１５ｃを除く、光発生電荷の発生領域、転送経路、蓄積領域その他のウエル領域１５ａ、１５ｂの全領域において、光発生電荷に対して埋込み構造を有している。従って、以下で説明する光発生電荷を発生させてキャリアポケット２５に蓄積させる動作のときにゲート電極１９等への電圧印加によりチャネルドープ層１５ｃをも電子の蓄積状態として、ウエル領域１５ａ、１５ｂの全領域の表層を電子の蓄積状態とすることにより、上記光発生電荷が表面の準位により一層完全に捕獲されないようにし、或いはその準位から光発生電荷以外の電荷が発生するのをより一層完全に抑制し、キャリアポケット２５に光発生電荷以外の電荷が蓄積するのをより一層完全に抑制することができる。
【００２８】
なお、上記では、ウエル領域１５ａ、１５ｂの全領域の表層を電子の蓄積状態としているが、場合により、チャネル領域のほか少なくとも、受光ダイオード１１１を埋込み構造とするとよい。
次に、図６を参照して上記の構造の単位画素を用いたＭＯＳ型イメージセンサの全体の構成について説明する。図６は、本発明の実施の形態におけるＭＯＳ型イメージセンサの回路構成図を示す。
【００２９】
図６に示すように、このＭＯＳ型イメージセンサは、２次元アレーセンサの構成を採っており、上記した構造の単位画素１０１が列方向及び行方向にマトリクス状に配列されている。
また、垂直走査信号（ＶＳＣＡＮ）の駆動走査回路１０２及びドレイン電圧（ＶＤＤ）の駆動走査回路１０３が画素領域を挟んでその左右に配置されている。
【００３０】
垂直走査信号供給線２１ａ，２１ｂは垂直走査信号（ＶＳＣＡＮ）の駆動走査回路１０２から行毎に一つずつでている。各垂直走査信号供給線２１ａ，２１ｂは行方向に並ぶ全ての単位画素１０１内のＭＯＳＦＥＴ１１２のゲート電極１９に接続されている。
また、ドレイン電圧供給線（ＶＤＤ供給線）２２ａ，２２ｂはドレイン電圧（ＶＤＤ）の駆動走査回路１０３から行毎に一つずつでている。各ドレイン電圧供給線（ＶＤＤ供給線）２２ａ，２２ｂは、行方向に並ぶ全ての単位画素１０１内の光信号検出用ＭＯＳＦＥＴ１１２のドレイン領域１７ａに接続されている。
【００３１】
また、列毎に異なる垂直出力線２０ａ，２０ｂが設けられて、各垂直出力線２０ａ，２０ｂは列方向に並ぶ全ての単位画素１０１内のＭＯＳＦＥＴ１１２のソース領域１６にそれぞれ接続されている。
さらに、ＭＯＳＦＥＴ１１２のソース領域１６は列毎に垂直出力線２０ａ，２０ｂを通して信号出力回路１０５と接続している。信号出力回路１０５はソース領域１６の電位を記憶し、さらにソース領域１６の電位に対応する映像信号を水平出力線２６を通して映像信号出力端子１０７に出力する。ＨＳＣＡＮ入力走査回路１０４により出力するタイミングが制御される。
【００３２】
次に、この発明の実施の形態である、一連の連続した固体撮像素子の光検出動作について説明する。
図１は、本発明に係るＭＯＳ型イメージセンサを動作させるための各入出力信号のタイミングチャートを示す。
光検出動作は、前述のように、蓄積期間−読出期間−掃出期間（初期化期間）からなる一連の過程を繰り返し行う。蓄積期間は光照射により発生した光発生電荷をキャリアポケット２５に蓄積させる期間であり、読出期間はキャリアポケット２５に蓄積された光発生電荷に対応した閾値電圧の変調を読み出す期間であり、初期化期間はキャリアポケット２５に残留する光発生電荷を排出する期間である。
【００３３】
ここでは、主としてこの発明に係る蓄積期間（期間Ａ、期間Ｂ）とそれに続く読出期間（期間Ｃ）について詳細に説明する。蓄積期間のうち期間Ｂは期間Ａの後の蓄積期間の終了時の期間である。
図２（ａ）は、この発明に係る図１の期間ＡにおけるＭＯＳＦＥＴ部のチャネル領域及びその周辺部の様子を示す断面図である。
【００３４】
図３（ａ）は、図２（ａ）のＩ−Ｉ線に沿う深さ方向のエネルギバンドの変化の様子を示す図である。同図において、上部のエネルギレベルが伝導帯の底を示し、下部のエネルギレベルが価電子帯の頂上を示す。
図４は、図１の期間ＢにおけるＭＯＳＦＥＴ１１２部のチャネル領域及びその周辺部の様子を示す素子断面図である。
【００３５】
図５（ａ）乃至図５（ｃ）はそれぞれ、期間Ａ、期間Ｂ、及び期間Ｃにおける、ドレイン領域１７ａ下のウエル領域１５ｂからキャリアポケット２５を含むチャネル領域下のウエル領域１５ｂを通ってソース領域１６下のウエル領域１５ｂに至る横方向（図４のIII-III線に沿う方向）のエネルギバンドの変化の様子を示す図である。同図において、上部のエネルギレベルが伝導帯の底を示し、下部のエネルギレベルが価電子帯の頂上を示す。
【００３６】
まず、期間Ａにおいて、光信号検出用ＭＯＳＦＥＴ１１２のゲート電極１９を読出期間Ｃにおけるゲート電極１９の正の電位（以下、ゲート電位ということもある。）と同じ大きさの正の電位、例えば＋２．３〜２．５Ｖに保持する。ドレイン領域１７ａ及びソース領域１６とウエル領域１５ｂとで形成されたｐｎ接合が逆バイアスされ、かつ＋２．３〜２．５Ｖのゲート電位に対して、チャネル領域が空乏化せず、チャネル領域に十分な密度を持って電子が蓄積されるように、ドレイン領域１７ａを正の電位、例えば約＋１．６Ｖ（ＶＤＤ）に保持する。さらに、ＭＯＳＦＥＴ１１２のチャネル領域を通して電流が流れないように、ソース領域１６を外部回路から切り離す。この電位保持は読み出し選択行及び非選択行を問わずすべての画素について行なわれる。
【００３７】
これにより、図２（ａ）及び図３（ａ）に示すように、チャネル領域には十分な密度の電子が蓄積される。なお、チャネル領域への蓄積電子はソース領域１６やドレイン領域１７ａから供給されることになる。ソース領域１６はチャネル領域を通してドレイン領域１７ａと繋がり、ドレイン領域１７ａの正の電位と同じ正の電位約＋１．６Ｖ（ＶＤＤ）に保持される。これにより、第１のウエル領域１５ａ、第２のウエル領域１５ｂ及びエピタキシャル層１２内が空乏化する。
【００３８】
続いて、受光ダイオード１１１に光を照射して、電子−正孔対（光発生電荷）を発生させる。この光発生電荷のうち光発生正孔が受光ダイオード１１１の第１のウエル領域１５ａに蓄積される。このとき、キャリアポケット２５は周辺部の第１のウエル領域１５ａ及び第２のウエル領域１５ｂに比べて正孔に対するポテンシャルが低いので、図５（ａ）に示すように、第１のウエル領域１５ａに蓄積された光発生正孔はキャリアポケット２５の方に移動し、キャリアポケット２５に蓄積されていく。
【００３９】
期間Ａにおいて、チャネル領域を蓄積状態にして十分な量の電子を蓄積させることにより、ゲート絶縁膜１８とチャネル領域の界面での準位の正孔発生中心は非活性化状態で保持されて、界面準位からの正孔の放出が防止される。即ち正孔の放出によるリーク電流が抑制されるため、光発生電荷以外の正孔のキャリアポケット２５への蓄積が抑制され、映像画面において所謂白キズの発生を防止することができる。
【００４０】
また、チャネル領域が蓄積状態を維持するように、ゲート電極１９の電位を２．５Ｖに、ドレイン領域１７ａ及びソース領域１６の電位を１．６Ｖにそれぞれ保持した場合、図３（ａ）に示すように、ｐ型のウエル領域１５ｂの表面側のエネルギレベルが押し下げ（電位が持ち上げ）られて、キャリアポケット２５の底と頂上の間のエネルギレベル差（電位差（ポテンシャル））が小さくなる。ゲート電極１９、ドレイン領域１７ａ及びソース領域１６の電位を適当に調整することにより、チャネル領域が蓄積状態を維持しつつ、キャリアポケット２５のエネルギレベル差（ポテンシャル）を適当な高さにすることが出来る。これにより、キャリアポケット２５に蓄積される光発生正孔の量を適正に保持することができる。
【００４１】
次に、期間Ｂにおいて、ＶＳＣＡＮ駆動走査回路１０２の出力（Ｖｐｇ）を接地電位（ＭＯＳＦＥＴ１１２のゲート電位となる）にするとともに、ドレイン領域１７ａ及びソース領域１６とウエル領域１５ｂとで形成されたｐｎ接合が期間Ａよりもより深く逆バイアスされるようにＶＤＤ駆動走査線２２ａ、２２ｂの電位を凡そ３．３Ｖ（ＭＯＳＦＥＴ１１２のドレイン電位となる）とする。この電位保持も読み出し選択行及び非選択行を問わずすべての画素について行なわれる。
【００４２】
これにより、図５（ｂ）に示すように、チャネル領域はディプリーション状態を維持するとともに、ウエル領域１５ｂ内にはキャリアポケット２５に向かうより強い電界が生じてウエル領域１５ａ及び１５ｂ内に残存する光発生正孔はすべてキャリアポケット２５の方に移送されてキャリアポケット２５に蓄積される。キャリアポケット２５では、光発生正孔の蓄積電荷量に対応したアクセプタの負電荷量が中性化される。これにより、そのソース領域１６付近のポテンシャルが変調されて、ディプレッション形ｎＭＯＳＦＥＴ１１２の閾値電圧が変化する。
【００４３】
次に、読出期間（期間Ｃ）に移る。ＶＤＤ駆動走査線２２ａ、２２ｂの電位は、読み出し選択行及び非選択行を問わずすべて凡そ３．３Ｖ（ＭＯＳＦＥＴ１１２のドレイン電位となる）に保持したままにする。このとき、図５（ｃ）に示すように、キャリアポケット２５には所謂スミアが生じない程度の適量の正孔が蓄積されている。
【００４４】
この状態で読み出し選択行に対応するＶＳＣＡＮ駆動走査回路１０２の出力（Ｖｐｇ）を凡そ２．３〜２．５Ｖ（ＭＯＳＦＥＴ１１２のゲート電位となる）とし、読み出し非選択行に対応するＶＳＣＡＮ駆動走査回路１０２の出力（Ｖｐｇ）を接地電位とする。即ち、読み出し選択行に並ぶＭＯＳＦＥＴ１１２が飽和状態で動作しうるように、ゲート電極１９を約２〜３Ｖの電位に保持し、ドレイン領域１７ａを約３．３Ｖの電位ＶＤＤに保持する。これにより、ドレイン領域１７ａ側のチャネル領域に高電界領域が形成され、ソース領域１６に近いキャリアポケット２５上方のチャネル領域の一部に低電界の蓄積領域が形成される。
【００４５】
そして、読み出し選択行に並ぶＭＯＳＦＥＴ１１２のソース領域１６に接続された信号出力回路１０５内のメモリに光発生電荷による閾値電圧の変調に対応するソース電位が順次記憶される。
その後、初期化動作を経て蓄積期間に戻る。蓄積期間では、ＨＳＣＡＮ入力走査回路１０４から信号出力回路１０５に入力された信号に従って出力のタイミングが制御され、前の期間に信号出力回路１０５に蓄積された光照射量に比例した映像信号（Ｖout）を順次取り出すことができる。
【００４６】
以上のように、この発明の実施の形態によれば、蓄積期間Ａにおいて、光信号検出用ＭＯＳＦＥＴ１１２のチャネル領域に可動電子が蓄積されてチャネル領域が蓄積状態を維持して界面準位に捕獲された正孔の放出を防止しつつ、光発生正孔をキャリアポケット２５に転送し、蓄積させている。
これにより、蓄積期間において界面準位からの正孔の放出によるリーク電流が抑制されるため、光発生電荷以外の正孔のキャリアポケット２５への蓄積が抑制されて、映像画面において所謂白キズの発生を防止することができる。
【００４７】
また、キャリアポケット２５に蓄積される光発生正孔の量を適正に保持することができるので、映像画面において所謂スミアを防止することができる。
（比較例）
以下に、図２（ｂ）及び図３（ｂ）を参照して比較例に係る光信号蓄積方法について説明する。
【００４８】
図２（ｂ）は、比較例に係る図８の蓄積期間Ａ０におけるＭＯＳＦＥＴ部のチャネル領域及びその周辺部の様子を示す断面図である。図３（ｂ）は図２（ｂ）のII−II線に沿う深さ方向のエネルギバンドの変化の様子を示す図である。
蓄積期間Ａ０を通してゲート電位が接地電位であり、かつソース電位及びドレイン電位に対してゲート電位が低いため、チャネル領域はディプレーション状態にある。従って、チャネル領域内の界面準位が空乏層に覆われるため、界面準位から捕獲正孔が放出され、放出された正孔はキャリアポケット２５に蓄積される虞がある。また、キャリアポケット２５への転送中の光発生正孔が界面準位に捕獲される虞がある。これにより、精度のよい光信号の検出ができなくなる虞がある。
【００４９】
以上、実施の形態によりこの発明を詳細に説明したが、この発明の範囲は上記実施の形態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱しない範囲の上記実施の形態の変更はこの発明の範囲に含まれる。
例えば、上記の実施の形態では、蓄積期間においてチャネル領域の蓄積状態を形成するために、特に、ドレイン領域１７ａ及びソース領域１６とウエル領域１５ｂとで形成されたｐｎ接合が逆バイアスされるように、ドレイン領域１７ａ及びソース領域１６に電位を保持しているが、場合により、ドレイン領域１７ａ及びソース領域１６を接地電位に保持して上記ｐｎ接合が零バイアスされるようにしてもよい。
【００５０】
また、この発明が適用される固体撮像素子の構造として種々の変形例が考えられるが、他の構造はどうであれ、受光ダイオード１１１と光信号検出用ＭＯＳＦＥＴ１１２とが隣接して単位画素を構成し、かつＭＯＳＦＥＴ１１２のチャネル領域下のｐ型のウエル領域１５ｂ内であってソース領域１６の近傍にキャリアポケット（高濃度埋込層）２５が設けられていればよい。
【００５１】
さらに、ｐ型の基板１１を用いているが、代わりにｎ型の基板を用いてもよい。この場合、上記実施の形態と同様な効果を得るためには、上記実施の形態等で説明した各層及び各領域の導電型をすべて逆転させればよい。
即ち、ウエル領域及びキャリアポケットはｎ型で、キャリアポケットはエレクトロンポケットとなり、キャリアポケットに蓄積すべきキャリアは電子及び正孔のうち電子である。そして、チャネル領域（ｐチャネル領域）にｐ型不純物を導入してチャネルドープ層を形成し、キャリアポケットへの光発生電子の転送時或いは蓄積時にウエル領域の導電型と反対の導電型の十分な電荷、即ち十分な正孔を蓄積させるようにする。
【００５２】
また、チャネル領域が可動正孔が蓄積した状態を維持するように、ゲート電極、ドレイン領域及びソース領域の電位を保持したとき、キャリアポケットの電位の底と頂上の間の電位差が低くなる。従って、ゲート電極、ドレイン領域及びソース領域の電位を調整してチャネル領域が蓄積状態を維持しつつ、キャリアポケットのポテンシャルを適当な高さとなるようにすることにより、キャリアポケットに蓄積される光発生電子の量を適正に保持することができ、映像画面において所謂スミアを防止することができる。
【００５３】
【発明の効果】
以上のように、本発明によれば、受光ダイオードからキャリアポケットに転送され、蓄積された光発生電荷（例えば、正孔）がチャネル領域内の界面準位に捕獲された電荷によって影響を受けないように、少なくとも光発生電荷の転送中はチャネル領域にソース領域と同じ導電型の可動電荷（例えば、電子）を蓄積させている。
【００５４】
このように、チャネル領域内を電子の蓄積状態で保持させることにより、チャネル領域内の界面準位の電荷発生中心が非活性化状態で保持されて、界面準位からの電荷の放出が防止される。即ちリーク電流が抑制されるため、光発生電荷以外の電荷のキャリアポケットへの蓄積が抑制されて、映像画面において所謂白キズの発生を防止することができる。
【００５５】
この場合、チャネル領域のほかに、少なくとも、受光ダイオードを埋込み構造とし、好ましくはウエル領域の全領域の表層を電子の蓄積状態とするとよい。
また、チャネル領域が蓄積状態を維持するように、ゲート電極、ドレイン領域及びソース領域の電位を保持した場合、キャリアポケットの電位の底と頂上との間の電位差を適当な高さにすることが出来るので、キャリアポケットに蓄積される光発生正孔の量を適正に保持し、映像画面において所謂スミアを防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る固体撮像装置の光信号蓄積方法について示すタイミングチャートである。
【図２】（ａ）は、図１の光信号蓄積方法の蓄積期間の期間Ａにおけるチャネル領域周辺部の様子を示す断面図である。（ｂ）は比較例に係る図１の光信号蓄積方法の蓄積期間の期間Ａ０におけるチャネル領域周辺部の様子を示す断面図である。
【図３】（ａ）は、図２（ａ）に対応する深さ方向のエネルギバンドの変化の様子を示すグラフである。（ｂ）は、図２（ｂ）に対応する深さ方向のエネルギバンドの変化の様子を示すグラフである。
【図４】この発明の実施の形態の固体撮像装置の光信号蓄積方法を説明する光信号検出用ＭＯＳＦＥＴ部分の素子断面図である。
【図５】（ａ）乃至（ｃ）はそれぞれ、蓄積期間の期間Ａ、同じく期間Ｂ、及び読出期間（期間Ｃ）における、ドレイン領域下のウエル領域からキャリアポケットを含むチャネル領域下のウエル領域を通ってソース領域下のウエル領域に至る横方向（図４のIII-III線に沿う方向）のエネルギバンドの変化の様子を示す図である。
【図６】この発明の実施の形態に係る固体撮像装置の光信号蓄積方法に用いられる固体撮像装置の全体の回路構成を示す図である。
【図７】この発明の実施の形態に係る固体撮像装置の光信号蓄積方法に用いられる固体撮像装置を示す断面図である。
【図８】従来例に係る固体撮像装置の光信号蓄積方法を示すタイミングチャートである。
【符号の説明】
１５ａ第１のウエル領域
１５ｂ第２のウエル領域
１５ｃチャネルドープ層
１６ソース領域
１７不純物領域
１７ａドレイン領域
１８ゲート絶縁膜
１９ゲート電極
２０ａ、２０ｂ垂直出力線
２１ａ、２１ｂＶＳＣＡＮ供給線
２２ａ、２２ｂＶＤＤ供給線
２５キャリアポケット（高濃度埋込層）
２６水平出力線
２７ａ、２７ｂＨＳＣＡＮ供給線
１０１単位画素（セル）
１０２ＶＳＣＡＮ駆動走査回路
１０３ＶＤＤ駆動走査回路
１０４ＨＳＣＡＮ入力走査回路
１０５信号出力回路
１０７映像信号出力端子
１１１受光ダイオード
１１２光信号検出用絶縁ゲート型ディプレッション形電界効果トランジスタ（光信号検出用ＭＯＳＦＥＴ、又はＭＯＳＦＥＴ）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an optical signal storage method of a solid-state image pickup device, and more particularly, to a solid-state image pickup device using a threshold voltage modulation type MOS image sensor used for a video camera, an electronic camera, an image input camera, a scanner, a facsimile, or the like. The present invention relates to an optical signal storage method.
[0002]
[Prior art]
Semiconductor image sensors such as CCD image sensors and MOS image sensors are excellent in mass productivity, and are applied to almost all image input device devices with the progress of pattern miniaturization technology.
In particular, in recent years, MOS type image sensors have been reviewed by taking advantage of the fact that the power consumption is small compared to CCD type image sensors and the sensor elements and peripheral circuit elements can be produced by the same CMOS technology.
[0003]
In view of such a trend in the world, the applicant of the present application has improved the MOS type image sensor, and an insulated gate field effect transistor for detecting an optical signal (hereinafter also referred to as an optical signal detecting MOSFET or simply a MOSFET). A patent application (Japanese Patent Application No. 10-186453) relating to a sensor element having a carrier pocket (high-concentration buried layer) 25 under the channel region is filed (patent registration number 2935492).
[0004]
This MOS type image sensor has the circuit configuration shown in FIG. 8A of the patent (Registration No. 2935492). In the operation, as shown in FIG. After the conversion period. During the accumulation period, photogenerated holes are generated by light irradiation and accumulated in the hole pocket 25, and an optical signal proportional to the accumulated amount of the photogenerated holes is detected during the readout period. During the initialization period, a positive high voltage is applied to the gate, source, and drain electrodes of the MOSFET to release the photogenerated holes stored in the hole pocket 25, thereby completely depleting the hole storage portion.
[0005]
In addition, the applicant of the present application has made various new applications related to the invention relating to this patent (registration number 2935492), and according to them, as shown in FIG. The gate electrode potential (Vpg (VSCAN)) is set to a low voltage, that is, generally the ground potential, and the drain potential (Vpd) and source potential (Vps) are set to a potential higher than the gate potential, that is, approximately 3.3 V. Yes. In this way, after the depletion type n-channel MOSFET for detecting an optical signal is maintained in the cut-off state (depletion state), the photogenerated charge generated in the light receiving diode is transported to the carrier pocket 25 below the channel region. Yes.
[0006]
[Problems to be solved by the invention]
However, in the accumulation period, carriers of the same type as photogenerated charges may be emitted from the level at the interface between the gate insulating film and the channel region. In this case, carriers emitted from the interface state flow into the carrier pocket 25 and become a leakage current. For this reason, holes other than photogenerated charges are accumulated in the carrier pocket 25.
[0007]
In such a case, when the pattern is miniaturized to improve the sensitivity, a large amount of holes are accumulated in the carrier pocket 25 even with a slight leakage current that has not been a problem in the past, and is displayed on the video screen. There is a risk that a so-called white flaw that a bright bright line occurs may occur.
Further, it is not caused by the leakage current, and even if only the photogenerated charge is normally accumulated in the carrier pocket 25, an excessive photogenerated charge may be accumulated more than necessary.
[0008]
In this case, unselected unit pixels (cells) (Vpg = 0) are brought into a deep depletion state due to excessively generated photogenerated charges, resulting in an increase in source potential. On the other hand, in the selected cell, when the accumulated charge is at a low level, the source potential is lowered, the selection discrimination margin is reduced, and so-called smear characteristics are deteriorated such that a bright striped band is generated in the vertical direction on the video screen. Become.
[0009]
The present invention was created in view of the above-described problems of the prior art, and prevents the occurrence of so-called white flaws due to leakage current based on the discharge of charges from the interface state between the gate insulating film and the channel region. The present invention also provides an optical signal storage method for a solid-state imaging device that can prevent the occurrence of smear due to excessive photogenerated charges.
[0010]
[Means for Solving the Problems]
The present invention relates to an optical signal storage method for a solid-state imaging device. As a basic configuration of the solid-state imaging device used for the optical signal storage method, as shown in FIGS. 6 and 7, a light receiving diode 111 and light adjacent to the light receiving diode 111 are provided. A unit pixel including a depletion-type insulated gate field effect transistor (hereinafter referred to as an optical signal detection MOSFET or simply a MOSFET, or may be referred to as a depletion type before these abbreviations) 112 for signal detection. In the unit pixel 101, the light-receiving diode 111 and the MOSFET 112 are connected to each other in a well region (a first conductive type semiconductor layer, or a first conductive type first semiconductor layer and a first conductive type). The second semiconductor layer 15a, 15b, the impurity region 17 of the light-receiving diode 111 and the MOS ET112 and the drain region 17a is connected to each other, it is characterized by having a carrier pocket 25 for storing optically generated charges in the well region 15b under the channel region of the MOSFET 112.
[0011]
In the present invention, photogenerated charges generated by light irradiation in the light receiving diode 111 are transferred to the carrier pocket 25, and in the accumulation period A, the channel region of the depletion type MOSFET 112 is filled with carriers of the same conductivity type as the source region 16 ( In the accumulation state), photo-generated charges are transferred to the carrier pocket 25 while preventing the release of free charge carriers from the interface state on the surface of the channel region, and the channel region is depleted in the period B at the end of the accumulation period. At the same time, a stronger electric field for directing photogenerated charges from the light receiving diode 111 to the carrier pocket 25 is formed, and the remaining photogenerated charges are transferred to the carrier pocket 25 and accumulated.
[0012]
For example, in the period A in which photogenerated charges are transferred to the carrier pocket 25 and accumulated, as shown in FIG. 2A, the gate electrode 19 is held at a positive potential (for example, 2.0 V), and the source region 16 and The drain region 17 a is held at a positive potential (for example, 1.6 V) lower than the positive potential of the gate electrode 19. That is, in the case of the p-type well region 15b, sufficient charges (electrons) are induced in the channel region, and the channel region is set in an accumulation state.
[0013]
As a result, the hole generation center at the interface state on the surface of the channel region is maintained in an inactive state, and discharge of charges (holes) trapped in the interface state is prevented. That is, since no leak current is generated, accumulation of holes other than photogenerated charges in the carrier pocket 25 is suppressed, and so-called white scratches can be prevented from occurring on the video screen. Further, by changing the potentials of the drain region 17a and the source region 16 while setting the potential of the gate electrode 19 so that the channel region is in the accumulation state, as shown in FIG. 3A, the surface of the well region 15b. The potential on the side is raised, and the potential difference (potential) between the bottom and the top of the potential of the carrier pocket 25 can be lowered. In particular, by appropriately adjusting the potentials of the source electrode and the drain electrode, the potential of the carrier pocket 25 can be set to an appropriate height while maintaining the channel region in an accumulated state. As a result, during the period A, excessive photogenerated charges can overflow from within the carrier pocket 25, and the amount of photogenerated charges accumulated in the carrier pocket 25 can be maintained appropriately, so-called smearing can be prevented. .
[0014]
Note that the gate electrode 19 is held at a positive potential (0 V) lower than the positive potential of the gate electrode 19 in the period A in the period B at the end of the period in which the photogenerated charges are transferred to the carrier pocket 25 and accumulated. The drain region 17a is held at a positive potential (eg, 3.3 V) higher than the positive potential of the drain region 17a in the period A, so that the channel region is depleted and photogenerated charges are received. By forming a stronger electric field in the well regions 15a and 15b so as to be moved from the portion to the carrier pocket 25, the remaining photogenerated charges can be accumulated in the carrier pocket 25 without being left behind.
[0015]
In particular, by using the following configuration, it is possible to more completely prevent the occurrence of so-called white scratches and other failures due to leakage current.
That is, the light receiving diode 111 and the optical signal detection field effect transistor 112 are formed in the first conductivity type well region 15a, which is a region for generating photogenerated charges and is a transfer region to the carrier pocket 25. The impurity region 17 of the second conductivity type is formed in the well region 15a so as to embed the photogenerated charge so that the photogenerated charge generated by the light receiving diode 111 is not captured by the level on the surface of the channel region. Alternatively, the generation of charges other than photogenerated charges from the level is suppressed.
[0016]
The optical signal detection field effect transistor 112 has a drain region 17 a of the second conductivity type in which the impurity region 17 extends in the well region 15 a and is formed integrally with the impurity region 17. When the generated photoconductive charge of the first conductivity type is transferred to the carrier pocket 25 and accumulated, or when the photogenerated charge is accumulated in the carrier pocket, the channel dope layer 15c is filled with the second conductivity type movable charge. The potential of the gate electrode 19 is maintained so that the accumulated state is achieved. As a result, at least the region from the photogenerated charge generation region through the transfer path to the carrier pocket 25 in the accumulation region has a buried structure with respect to the photogenerated charge. It can be prevented from being trapped by the level, or the generation of charges other than photogenerated charges from the interface level can be suppressed, and the accumulation of charges other than photogenerated charges in the carrier pocket 25 can be suppressed.
[0017]
Further, the second conductivity type movable charges are accumulated over the entire surface layer of the well regions 15a and 15b. As a result, the photogenerated charges generated in the light receiving diode 111 in the entire region of the photogenerated charge generation region, transfer path, accumulation region and other well regions 15a and 15b are prevented from being captured by the surface level, or the level. Thus, generation of charges other than photogenerated charges can be more completely suppressed.
[0018]
When the well region 15b and the like have the opposite conductivity type, that is, when the well region and the carrier pocket are n-type, the carrier pocket becomes an electron pocket (carrier pocket) and accumulates photogenerated electrons. In this case, a depletion-type p-channel MOSFET (depletion-type pMOSFET) is used as the optical signal detection MOSFET, and sufficient charges (holes) are induced and accumulated in the channel region and trapped at the interface state of the channel region. While preventing the discharge of electric charges (electrons), the potential of the carrier pocket is set to an appropriate height.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
First, the configuration of a unit pixel of a MOS image sensor used in the optical signal storage method of the solid-state imaging device according to the embodiment of the present invention will be described below.
FIG. 7 is a cross-sectional view of elements in a unit pixel of a MOS type image sensor.
[0020]
As shown in FIG. 7, a light receiving diode 111 and an optical signal detecting MOSFET 112 are provided adjacent to each other in a unit pixel (cell) 101. A depletion type n-channel MOSFET (depletion type nMOSFET) is used as the MOSFET 112.
The cross-sectional configuration of the unit pixel 101 includes a p-type substrate 11, an n-type epitaxial layer 12 formed on the substrate 11, and a p-type first layer formed in the epitaxial layer 12 in order from the bottom. The well region 15a and the second well region 15b are formed.
[0021]
The light receiving diode 111 and the MOSFET 112 are respectively formed in the first well region 15a and the second well region 15b, and the well regions 15a and 15b are connected to each other.
The first well region 15a in the portion of the light receiving diode 111 constitutes a part of a region where charge is generated by light irradiation. The second well region 15b of the MOSFET 112 constitutes a gate region in which the channel threshold voltage can be changed by the potential applied to the region 15b.
[0022]
In the light receiving diode 111, since the first well region 15a and the epitaxial layer 12 are connected to the gate region 15b of the MOSFET 112, holes out of the charges generated by light are effective as charges for threshold voltage modulation of the MOSFET 112. Can be used. In other words, the first well region 15a and the entire epitaxial layer 12 become a carrier generation region by light.
[0023]
In the MOSFET 112, the gate electrode 19 has a ring shape, the source region 16 is formed to be surrounded by the inner periphery of the ring-shaped gate electrode 19, and the drain region 17 a is an outer peripheral portion of the ring-shaped gate electrode 19. It is formed so as to surround. The drain region 17 a extends to form the n-type impurity region 17 of the light receiving diode 111. That is, the impurity region 17 and the drain region 17a are integrally formed so that most of the regions cover the surface layers of the first and second well regions 15a and 15b, respectively.
[0024]
The surface layer of the second well region 15b between the drain region 17a and the source region 16 becomes an n-channel region (hereinafter also referred to simply as a channel region). Further, in order to keep the channel region in an electron accumulation state or a depletion state at a normal operating voltage, an n-type impurity having an appropriate concentration is introduced into the channel region to form the channel dope layer 15c. The gate electrode 19 is formed on the channel region via the gate insulating film 18.
[0025]
In the second well region 15b below the n channel region, in a partial region in the channel length direction and over the entire channel width direction, that is, at the periphery of the source region 16 and so as to surround the source region 16 Further, a p + type carrier pocket (high concentration buried layer) 25 is formed. The carrier pocket 25 is formed in the second well region 15b below the channel region on the surface.
[0026]
In the p + type carrier pocket 25 described above, the impurity concentration is higher than that of the well regions 15a and 15b in the periphery of the carrier pocket 25. The potential inside the carrier pocket 25 is lower than the potential of the portion. Thereby, the light generating holes can be collected in the carrier pocket 25.
[0027]
As described above, in the solid-state imaging device used in the present invention, the photogenerated charge is generated in all regions of the photogenerated charge generation region, transfer path, accumulation region, and other well regions 15a and 15b except the channel dope layer 15c. Has an embedded structure. Accordingly, when the photogenerated charge described below is generated and accumulated in the carrier pocket 25, the channel dope layer 15c is also made to accumulate electrons by applying a voltage to the gate electrode 19 and the like, so that the well regions 15a and 15b By making the surface layer of the entire region into an electron accumulation state, the photogenerated charges are prevented from being more completely trapped by the surface levels, or charges other than the photogenerated charges are further generated from the levels. It is possible to completely suppress the accumulation of charges other than photogenerated charges in the carrier pocket 25, and it is possible to more completely suppress.
[0028]
In the above description, the surface layers of the entire well regions 15a and 15b are in an electron accumulation state. However, in some cases, at least the light receiving diode 111 may be embedded in addition to the channel region.
Next, the overall configuration of the MOS type image sensor using the unit pixel having the above structure will be described with reference to FIG. FIG. 6 shows a circuit configuration diagram of a MOS type image sensor according to an embodiment of the present invention.
[0029]
As shown in FIG. 6, this MOS image sensor has a two-dimensional array sensor configuration, and unit pixels 101 having the above-described structure are arranged in a matrix in the column direction and the row direction.
Further, a driving scanning circuit 102 for vertical scanning signal (VSCAN) and a driving scanning circuit 103 for drain voltage (VDD) are arranged on the left and right sides of the pixel region.
[0030]
The vertical scanning signal supply lines 21a and 21b are provided for each row from the drive scanning circuit 102 for the vertical scanning signal (VSCAN). Each vertical scanning signal supply line 21a, 21b is connected to the gate electrode 19 of the MOSFET 112 in all the unit pixels 101 arranged in the row direction.
Also, one drain voltage supply line (VDD supply line) 22a, 22b is provided for each row from the drive scanning circuit 103 for drain voltage (VDD). Each drain voltage supply line (VDD supply line) 22a, 22b is connected to the drain region 17a of the optical signal detection MOSFET 112 in all the unit pixels 101 arranged in the row direction.
[0031]
Also, different vertical output lines 20a and 20b are provided for each column, and each vertical output line 20a and 20b is connected to the source region 16 of the MOSFET 112 in all the unit pixels 101 arranged in the column direction.
Further, the source region 16 of the MOSFET 112 is connected to the signal output circuit 105 through the vertical output lines 20a and 20b for each column. The signal output circuit 105 stores the potential of the source region 16 and outputs a video signal corresponding to the potential of the source region 16 to the video signal output terminal 107 through the horizontal output line 26. The output timing is controlled by the HSCAN input scanning circuit 104.
[0032]
Next, the light detection operation of a series of continuous solid-state imaging devices, which is an embodiment of the present invention, will be described.
FIG. 1 shows a timing chart of each input / output signal for operating a MOS type image sensor according to the present invention.
As described above, the light detection operation repeats a series of processes including an accumulation period, a read period, and a sweep period (initialization period). The accumulation period is a period in which photogenerated charges generated by light irradiation are accumulated in the carrier pocket 25, and the reading period is a period in which modulation of the threshold voltage corresponding to the photogenerated charges accumulated in the carrier pocket 25 is read. The period is a period for discharging the photogenerated charges remaining in the carrier pocket 25.
[0033]
Here, the accumulation period (period A, period B) and the subsequent readout period (period C) according to the present invention will be mainly described in detail. Of the accumulation periods, period B is a period at the end of the accumulation period after period A.
2A is a cross-sectional view showing the state of the channel region of the MOSFET portion and its peripheral portion in period A of FIG. 1 according to the present invention.
[0034]
Fig.3 (a) is a figure which shows the mode of the change of the energy band of the depth direction which follows the II line | wire of Fig.2 (a). In the figure, the upper energy level indicates the bottom of the conduction band, and the lower energy level indicates the top of the valence band.
FIG. 4 is an element cross-sectional view showing the state of the channel region of the MOSFET 112 and its peripheral part in the period B of FIG.
[0035]
5A to 5C show the source from the well region 15b under the drain region 17a through the well region 15b under the channel region including the carrier pocket 25 in the periods A, B, and C, respectively. It is a figure which shows the mode of the change of the energy band of the horizontal direction (direction which follows the III-III line | wire of FIG. 4) reaching the well area | region 15b under the area | region 16. FIG. In the figure, the upper energy level indicates the bottom of the conduction band, and the lower energy level indicates the top of the valence band.
[0036]
First, in the period A, the gate electrode 19 of the optical signal detection MOSFET 112 is set to a positive potential having the same magnitude as the positive potential of the gate electrode 19 in the readout period C (hereinafter also referred to as gate potential), for example, +2. Hold at 3-2.5V. The pn junction formed by the drain region 17a and the source region 16 and the well region 15b is reverse-biased, and the channel region is not depleted with respect to a gate potential of +2.3 to 2.5 V, and the channel region is sufficiently depleted. The drain region 17a is held at a positive potential, for example, about +1.6 V (VDD) so that electrons are accumulated with a high density. Further, the source region 16 is separated from the external circuit so that no current flows through the channel region of the MOSFET 112. This potential holding is performed for all pixels regardless of the read selected row and the non-selected row.
[0037]
Thereby, as shown in FIG. 2A and FIG. 3A, electrons having a sufficient density are accumulated in the channel region. Note that accumulated electrons in the channel region are supplied from the source region 16 and the drain region 17a. The source region 16 is connected to the drain region 17a through the channel region, and is held at a positive potential of about +1.6 V (VDD) which is the same as the positive potential of the drain region 17a. As a result, the first well region 15a, the second well region 15b, and the epitaxial layer 12 are depleted.
[0038]
Subsequently, the light receiving diode 111 is irradiated with light to generate electron-hole pairs (photogenerated charges). Of this photogenerated charge, photogenerated holes are accumulated in the first well region 15 a of the light receiving diode 111. At this time, since the carrier pocket 25 has a lower potential for holes than the first well region 15a and the second well region 15b in the peripheral portion, as shown in FIG. 5A, the first well region 15a. The photogenerated holes accumulated in the carrier move toward the carrier pocket 25 and are accumulated in the carrier pocket 25.
[0039]
In period A, by storing a sufficient amount of electrons with the channel region in an accumulation state, the level hole generation center at the interface between the gate insulating film 18 and the channel region is held in an inactivated state, Hole emission from the interface state is prevented. That is, since leakage current due to the emission of holes is suppressed, accumulation of holes other than photogenerated charges in the carrier pocket 25 is suppressed, and so-called white scratches can be prevented from occurring on the video screen.
[0040]
Further, when the potential of the gate electrode 19 is maintained at 2.5V and the potentials of the drain region 17a and the source region 16 are maintained at 1.6V so that the channel region maintains the accumulation state, FIG. As described above, the energy level on the surface side of the p-type well region 15b is pushed down (potential is increased), and the energy level difference (potential difference (potential)) between the bottom and the top of the carrier pocket 25 is reduced. By appropriately adjusting the potentials of the gate electrode 19, the drain region 17 a, and the source region 16, the energy level difference (potential) of the carrier pocket 25 can be set to an appropriate height while maintaining the channel region in an accumulated state. I can do it. Thereby, the amount of photogenerated holes accumulated in the carrier pocket 25 can be appropriately maintained.
[0041]
Next, in period B, the output (Vpg) of the VSCAN drive scanning circuit 102 is set to the ground potential (which becomes the gate potential of the MOSFET 112), and the pn junction formed by the drain region 17a, the source region 16, and the well region 15b. Is set to approximately 3.3 V (becomes the drain potential of the MOSFET 112) so that the VDD drive scanning lines 22a and 22b are reverse-biased more deeply than the period A. This potential holding is also performed for all pixels regardless of the read selected row and the non-selected row.
[0042]
As a result, as shown in FIG. 5B, the channel region maintains a depletion state, and a stronger electric field is generated in the well region 15b toward the carrier pocket 25 and remains in the well regions 15a and 15b. All the photogenerated holes are transferred toward the carrier pocket 25 and accumulated in the carrier pocket 25. In the carrier pocket 25, the negative charge amount of the acceptor corresponding to the accumulated charge amount of the photogenerated holes is neutralized. As a result, the potential near the source region 16 is modulated, and the threshold voltage of the depletion type nMOSFET 112 changes.
[0043]
Next, the reading period (period C) starts. The potentials of the VDD drive scanning lines 22a and 22b are kept at about 3.3V (which becomes the drain potential of the MOSFET 112) regardless of the read selected row and the non-selected row. At this time, as shown in FIG. 5C, an appropriate amount of holes is accumulated in the carrier pocket 25 so that so-called smear does not occur.
[0044]
In this state, the output (Vpg) of the VSCAN drive scanning circuit 102 corresponding to the read selected row is set to about 2.3 to 2.5 V (which becomes the gate potential of the MOSFET 112), and the VSCAN drive scan circuit 102 corresponding to the read non-selected row. Output (Vpg) is set to the ground potential. That is, the gate electrode 19 is held at a potential of about 2 to 3 V and the drain region 17 a is held at a potential VDD of about 3.3 V so that the MOSFETs 112 arranged in the read selected row can operate in a saturated state. As a result, a high electric field region is formed in the channel region on the drain region 17 a side, and a low electric field accumulation region is formed in a part of the channel region above the carrier pocket 25 near the source region 16.
[0045]
Then, the source potential corresponding to the modulation of the threshold voltage by the photogenerated charge is sequentially stored in the memory in the signal output circuit 105 connected to the source region 16 of the MOSFET 112 arranged in the read selected row.
Thereafter, the storage period returns to the initializing operation. In the accumulation period, the output timing is controlled in accordance with the signal inputted from the HSCAN input scanning circuit 104 to the signal output circuit 105, and the video signal (Vout) proportional to the light irradiation amount accumulated in the signal output circuit 105 in the previous period. Can be taken out sequentially.
[0046]
As described above, according to the embodiment of the present invention, in the accumulation period A, mobile electrons are accumulated in the channel region of the optical signal detection MOSFET 112, and the channel region maintains the accumulated state and is captured at the interface state. The photogenerated holes are transferred to the carrier pocket 25 and accumulated while preventing the release of the generated holes.
As a result, leakage current due to the release of holes from the interface state during the accumulation period is suppressed, so that accumulation of holes other than photogenerated charges in the carrier pocket 25 is suppressed, and so-called white scratches are generated on the video screen. Occurrence can be prevented.
[0047]
In addition, since the amount of photogenerated holes accumulated in the carrier pocket 25 can be appropriately maintained, so-called smear can be prevented on the video screen.
(Comparative example)
The optical signal storage method according to the comparative example will be described below with reference to FIGS. 2B and 3B.
[0048]
FIG. 2B is a cross-sectional view showing the state of the channel region of the MOSFET portion and its peripheral portion in the accumulation period A0 of FIG. 8 according to the comparative example. FIG. 3B is a diagram showing a change in the energy band in the depth direction along the line II-II in FIG.
Since the gate potential is the ground potential throughout the accumulation period A0 and the gate potential is lower than the source potential and the drain potential, the channel region is in a depletion state. Therefore, since the interface state in the channel region is covered with the depletion layer, trapped holes are emitted from the interface state, and the emitted holes may be accumulated in the carrier pocket 25. Moreover, there is a possibility that photogenerated holes being transferred to the carrier pocket 25 are trapped in the interface state. As a result, there is a possibility that the optical signal cannot be detected with high accuracy.
[0049]
Although the present invention has been described in detail with the embodiments, the scope of the present invention is not limited to the examples specifically shown in the above embodiments, and the above embodiments within the scope of the present invention are not deviated. Variations in form are within the scope of this invention.
For example, in the above embodiment, in order to form the accumulation state of the channel region in the accumulation period, in particular, the pn junction formed by the drain region 17a and the source region 16 and the well region 15b is reverse-biased. Although the drain region 17a and the source region 16 are held at potentials, the drain region 17a and the source region 16 may be held at the ground potential so that the pn junction is zero-biased.
[0050]
Various modifications are possible as the structure of the solid-state imaging device to which the present invention is applied. Regardless of other structures, the light receiving diode 111 and the optical signal detection MOSFET 112 are adjacent to each other to form a unit pixel. In addition, a carrier pocket (high-concentration buried layer) 25 may be provided in the p-type well region 15b below the channel region of the MOSFET 112 and in the vicinity of the source region 16.
[0051]
Furthermore, although the p-type substrate 11 is used, an n-type substrate may be used instead. In this case, in order to obtain the same effect as that of the above embodiment, all the conductivity types of the respective layers and regions described in the above embodiment may be reversed.
That is, the well region and the carrier pocket are n-type, the carrier pocket is an electron pocket, and the carriers to be accumulated in the carrier pocket are electrons among electrons and holes. Then, a p-type impurity is introduced into the channel region (p channel region) to form a channel dope layer, and a sufficient conductivity type opposite to that of the well region at the time of transfer or accumulation of photogenerated electrons to the carrier pocket is sufficient. Charges, that is, sufficient holes are accumulated.
[0052]
In addition, when the potentials of the gate electrode, the drain region, and the source region are maintained so that the channel region maintains a state where movable holes are accumulated, the potential difference between the bottom and the top of the potential of the carrier pocket becomes low. Therefore, by adjusting the potentials of the gate electrode, drain region, and source region to maintain the channel region in an accumulated state, the potential of the carrier pocket is adjusted to an appropriate height, thereby generating light accumulated in the carrier pocket. The amount of electrons can be maintained appropriately, and so-called smear can be prevented on the video screen.
[0053]
【The invention's effect】
As described above, according to the present invention, the photogenerated charges (for example, holes) transferred from the light receiving diode to the carrier pocket and accumulated are not affected by the charges trapped in the interface state in the channel region. As described above, at least during transfer of the photo-generated charges, movable charges (for example, electrons) having the same conductivity type as the source region are accumulated in the channel region.
[0054]
In this way, by holding the channel region in an accumulated state of electrons, the charge generation center at the interface state in the channel region is held in an inactivated state, and discharge of charges from the interface state is prevented. The That is, since leakage current is suppressed, accumulation of charges other than photogenerated charges in the carrier pocket is suppressed, and so-called white scratches can be prevented from occurring on the video screen.
[0055]
In this case, in addition to the channel region, at least a light-receiving diode is embedded, and preferably, the surface layer of the entire well region is in an electron accumulation state.
In addition, when the potentials of the gate electrode, the drain region, and the source region are maintained so that the channel region maintains the accumulation state, the potential difference between the bottom and the top of the potential of the carrier pocket may be set to an appropriate height. As a result, the amount of photogenerated holes accumulated in the carrier pocket can be maintained appropriately, and so-called smear can be prevented in the video screen.
[Brief description of the drawings]
FIG. 1 is a timing chart showing an optical signal storage method of a solid-state imaging device according to an embodiment of the present invention.
2A is a cross-sectional view illustrating a state of a peripheral portion of a channel region in a period A of an accumulation period of the optical signal accumulation method of FIG. 1. FIG. (B) is a cross-sectional view showing the state of the periphery of the channel region in the period A0 of the accumulation period of the optical signal accumulation method of FIG. 1 according to the comparative example.
FIG. 3 (a) is a graph showing a state of a change in energy band in the depth direction corresponding to FIG. 2 (a). (B) is a graph which shows the mode of a change of the energy band of the depth direction corresponding to FIG.2 (b).
FIG. 4 is an element cross-sectional view of an optical signal detection MOSFET portion for explaining an optical signal storage method of the solid-state imaging device according to the embodiment of the present invention;
5A to 5C are respectively a well region under a channel region including a carrier pocket from a well region under a drain region in a period A of the accumulation period, a period B, and a reading period (period C). It is a figure which shows the mode of the change of the energy band of the horizontal direction (direction which follows the III-III line | wire of FIG. 4) which passes through the well region under a source region.
FIG. 6 is a diagram showing an overall circuit configuration of the solid-state imaging device used in the optical signal storage method of the solid-state imaging device according to the embodiment of the present invention.
FIG. 7 is a cross-sectional view showing a solid-state imaging device used in the optical signal storage method of the solid-state imaging device according to the embodiment of the present invention.
FIG. 8 is a timing chart showing an optical signal storage method of a solid-state imaging device according to a conventional example.
[Explanation of symbols]
15a First well region
15b Second well region
15c channel doped layer
16 Source region
17 Impurity region
17a Drain region
18 Gate insulation film
19 Gate electrode
20a, 20b Vertical output line
21a, 21b VSCAN supply line
22a, 22b VDD supply line
25 Carrier pocket (high concentration buried layer)
26 Horizontal output line
27a, 27b HSCAN supply line
101 Unit pixel (cell)
102 VSCAN drive scanning circuit
103 VDD drive scanning circuit
104 HSCAN input scanning circuit
105 Signal output circuit
107 Video signal output terminal
111 Light-receiving diode
112 Insulated gate depletion type field effect transistor for optical signal detection (optical signal detection MOSFET or MOSFET)

Claims

(I) (a) a light receiving diode comprising a first conductive type semiconductor layer and a second conductive type impurity region formed in the surface layer of the semiconductor layer so that the light receiving diode has a buried structure;
(B) a source region having a second conductivity type formed in the semiconductor layer; a drain region having a second conductivity type formed in the semiconductor layer connected to the impurity region; the source region and the drain A channel region formed in a surface layer of the semiconductor layer between the regions, a gate electrode formed to cover the entire channel region through a gate insulating film, and provided in the semiconductor layer under the channel region A solid-state imaging device including a unit pixel having a carrier pocket made of a high-concentration buried layer of the first conductivity type and having a field effect transistor for detecting an optical signal provided adjacent to the light-receiving diode. ,
(Ii) to generate photo-generated charges in the light receiving diode by light irradiation,
(Iii) applying a potential to the gate electrode, storing the movable charge of the second conductivity type at least over the entire channel region, and transferring the photogenerated charge to the carrier pocket;
(Iv) Applying a potential to the gate electrode, accumulating the second conductivity type movable charge in at least the entire channel region, and accumulating the first conductivity type photogenerated charge in the carrier pocket. An optical signal storage method for a solid-state imaging device.

2. The optical signal storage method for a solid-state imaging device according to claim 1, wherein the optical signal detection field effect transistor is of a depletion type.

A movable charge having the same conductivity type as that of the source region is accumulated over all surface layers of the semiconductor layer including the channel region at least when the photogenerated charge is transferred and accumulated. An optical signal storage method for a solid-state imaging device according to claim 1 or 2.

4. The change in threshold voltage is read out by passing a current through the optical signal detection field-effect transistor after a period of transferring and accumulating the photogenerated charges. 5. An optical signal storage method for a solid-state imaging device.

(I) (a) the first conductivity type first semiconductor layer, and the second conductivity type impurity region formed in the surface layer of the first semiconductor layer so that the light receiving diode has a buried structure. A light receiving diode;
(B) a second semiconductor layer having a first conductivity type connected to the first semiconductor layer, a source region having a second conductivity type formed in the second semiconductor layer, and the impurity region; A drain region having a second conductivity type connected and formed in the second semiconductor layer; a channel region formed in a surface layer of the second semiconductor layer between the source region and the drain region; A channel dope layer having a second conductivity type formed in the channel region; a gate electrode formed over the entire channel region through a gate insulating film; and a first conductivity type provided under the channel region. A solid-state imaging device including a unit pixel having a field effect transistor for detecting an optical signal adjacent to the light-receiving diode.
(Ii) to generate photo-generated charges in the light receiving diode by light irradiation,
(Iii) holding the potential of the gate electrode so that at least the entire channel region is filled with the movable charge of the second conductivity type, and transferring the photogenerated charge to the carrier pocket;
(Iv) The photo-generated charge is accumulated in the carrier pocket by holding the potential of the gate electrode so that at least the entire channel region is in an accumulation state filled with the second conductivity type movable charge. An optical signal storage method for a solid-state imaging device.

6. The method of storing an optical signal in a solid-state imaging device according to claim 5, wherein the field effect transistor is a depletion type.

7. The movable charge of the second conductivity type is accumulated over all surface layers of the first and second semiconductor layers including the channel region at least in the transfer period and the accumulation period. An optical signal storage method for the solid-state imaging device described.

8. The change in the threshold voltage is read out by passing a current through the optical signal detection field-effect transistor after the period in which the photo-generated charges are transferred and accumulated. 9. An optical signal storage method for a solid-state imaging device.

Further, a plurality of pixels are arranged in rows and columns, and the gate electrodes of the mutually connected field effect transistors arranged in the same row and the drain regions of the mutually connected field effect transistors arranged in the same row are arranged in the same column. 9. The solid-state imaging according to claim 5, wherein a light signal is accumulated in each pixel by supplying different scanning signals to the source regions of the field effect transistors connected to each other. Device optical signal storage method.

A vertical scanning signal driving scanning circuit for supplying a scanning signal connected to the gate electrodes arranged in the same row; a drain voltage driving scanning circuit for supplying a drain voltage connected to the drain region arranged in the same row; A signal output circuit for storing the voltage of the source region arranged in each column and outputting an optical signal corresponding to the voltage of each source region; and a horizontal scanning signal output scanning circuit for supplying a scanning signal for controlling the timing of reading the optical signal; 10. The method for storing an optical signal in a solid-state imaging device according to claim 9, wherein the storage of the optical signal and the reading of the stored optical signal are controlled.