Nothing Special   »   [go: up one dir, main page]

JP3276996B2 - 保護回路 - Google Patents

保護回路

Info

Publication number
JP3276996B2
JP3276996B2 JP24057092A JP24057092A JP3276996B2 JP 3276996 B2 JP3276996 B2 JP 3276996B2 JP 24057092 A JP24057092 A JP 24057092A JP 24057092 A JP24057092 A JP 24057092A JP 3276996 B2 JP3276996 B2 JP 3276996B2
Authority
JP
Japan
Prior art keywords
ground
common line
circuit
side common
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24057092A
Other languages
English (en)
Other versions
JPH0690520A (ja
Inventor
孝夫 和泉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24057092A priority Critical patent/JP3276996B2/ja
Priority to KR1019930017962A priority patent/KR0139400B1/ko
Priority to US08/117,593 priority patent/US5391948A/en
Publication of JPH0690520A publication Critical patent/JPH0690520A/ja
Application granted granted Critical
Publication of JP3276996B2 publication Critical patent/JP3276996B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
    • H02H11/002—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体などの電子回
路の誤動作を防止する保護回路に関するものである。
【０００２】
【従来の技術】車載用の集積回路構成の電子回路等にお
いて、使用条件によっては、ボディアースを二箇所でと
ることが必要な場合がある。このような場合には、ボデ
ィアースの接地抵抗が存在することや、車両ボディに誘
導されるサージ電圧などの電位により、この電子回路が
誤動作することがある。このような原因による誤動作を
防止するための従来の回路として、図１０に示すような
回路が知られている。
【０００３】同図において、集積回路構成の電子回路１
１の制御部１２の外部接地点ＧＮＤ1 と出力部１３の外
部接地点ＧＮＤ2 との電位が、ＧＮＤ1 電位＞ＧＮＤ2
電位である場合は、寄生素子動作による回路誤動作を生
じる可能性があるので、制御部１２の外部接地点ＧＮＤ
1 と出力部１３の外部接地点ＧＮＤ2 との間にダイオー
ドＤを接続し、外部接地点ＧＮＤ1 に対するボディアー
スのアースポイントＡ（電位ＶA ）と、外部接地点ＧＮ
Ｄ2 に対するボディアースのアースポイントＢ（電位Ｖ
B ）との間にＶA ＞ＶB の電位差が生じたとき、この電
位差をダイオードＤの順方向電圧以下に抑えて電子回路
１１の誤動作を防止していた。
【０００４】また別の問題として、電子回路を電源に逆
方向接続してしまった場合等において、電子回路を保護
するための従来の回路として、図１１(a)(b)に示すよう
な回路が知られている。
【０００５】同図(a) に示す回路は、電子回路１１の電
源端子１１ａと接地との間にダイオードＤを接続し、電
源１２に誤って逆方向に接続したとき、電子回路１１に
加わる電圧をダイオードＤの順方向電圧以下に抑えて電
子回路１１を保護する回路である。
【０００６】同図(b) に示す回路は、電子回路１１の内
部接地側共通ラインＩＣＬと接地との間に保護抵抗Ｒを
設けて、逆接続の場合における電子回路１１に流入する
電流を制限し、電子回路１１を保護する回路である。
【０００７】
【発明が解決しようとする課題】上記図１０の回路に示
した誤動作防止用のダイオードＤは、このダイオードＤ
により回路誤動作を防ぐ効果を得るためには、大きな順
方向電流を流して置き、ＧＮＤ1 とＧＮＤ2 との間の電
位を常にダイオードＤの順方向電圧に保つ必要がある。
【０００８】このことは、ダイオードＤとして大容量の
ものが必要であり、電子回路の小型化を妨げ、電子回路
が集積回路の場合は、この集積回路内にダイオードＤを
形成させることは不適当である。また、ボディアースの
取付け条件、つまり接地抵抗ｒ1 ，ｒ2 やボディを介す
る誘導条件によっては、十分な効果が得られない場合が
ある。
【０００９】また、図１１(a) の回路に示した回路保護
用のダイオードＤは、電源逆接続の場合、このダイオー
ドＤを通して大きな電流が流れるため、大容量で大形の
ものが必要であり、したがって、電子回路の小型化を妨
げ、集積回内蔵方式とすることは不適当である。
【００１０】なお、図１１(b) の回路に示した保護回路
は、集積回路内蔵方式に適用可能であるが、この回路方
式はサージ耐圧が弱く、通常の動作時において電源と接
地間に印加されるサージ電圧により、保護用抵抗Ｒが破
壊されるおそれがある。このためこの回路は、サージ電
圧が常時発生し易い自動車などの車載用の電子回路には
適さない。
【００１１】この発明はこのような実情に鑑みてなされ
たもので、複数点の接地が必要な集積回路構成の電子回
路に適用され誤動作防止に適した保護回路を提供するこ
とを目的としている。
【００１２】
【課題を解決するための手段】この発明の保護回路は、
少なくとも電源端子、入力端子、出力端子、及び外部接
続用の複数のポイントを有する集積回路に関し、制御電
流を扱う制御部と、前記制御電流より高い出力電流を扱
うための出力部とを有する前記集積回路の内部回路と、
前記集積回路の内部回路に関連する接地側共通ライン
と、前記制御部の前記制御電流のための接地経路が前記
接地側共通ラインを経て接続される第１の接地端子と、
前記出力部の前記出力電流のための接地経路が前記接地
側共通ラインを経て接続される第２の接地端子と、前記
制御部の前記制御電流のための接地経路と、前記接地側
共通ライン中の前記出力部の前記出力電流のための接地
経路とを接続するダイオードと、前記第１の接地端子と
前記接地側共通ラインとの間に接続された電流制限抵抗
と、前記抵抗と並列接続されたサージ電圧を制限するた
めの回路手段とを具備している。
【００１３】
【００１４】
【作用】このように保護回路を構成することにより、集
積回路の寄生素子の動作を抑えて電子回路の誤動作を防
止する。
【００１５】
【実施例】以下、図面を参照しながらこの発明の一実施
例を説明する。
【００１６】図１は、誤動作防止を目的とした第１の実
施例の構成を示す回路図である。同図において、１は集
積回路構成になる電子回路であり、制御部２および出力
部３で構成され、この電子回路１はＣＰＵ４により制御
部２の入力を介して制御されて、出力部３の出力により
図示しない機器を制御するものである。
【００１７】電子回路１の集積回路内には内部接地側共
通ラインＩＣＬと第１の外部接地端子ＧＮＤ1 との間に
抵抗Ｒ1 と、内部接地側共通ラインＩＣＬから外部接地
端子ＧＮＤ1 方向に順方向が向いたダイオードＤ1 を並
列に接続した回路を設けるとともに、内部接地側共通ラ
インＩＣＬと出力部３側の第２の外部接地端子ＧＮＤ2
との間に順方向が内部接地側共通ラインＩＣＬから外部
接地端子ＧＮＤ2 の方向に向いたダイオードＤ2 を設け
て、誤動作防止回路としている。なお、この実施例にお
いて、内部接地側共通ラインＩＣＬとは集積回路基板を
指している。
【００１８】このような電子回路１は使用状態におい
て、第１の外部接地端子ＧＮＤ1 は車体のアースポイン
トＡに接続され、出力部３側の第２の外部接地端子ＧＮ
Ｄ2 はアースポイントＢに接続されて使用される。
【００１９】上記したような誤動作防止回路を設けるこ
とにより、使用状態において、第１の外部接地端子ＧＮ
Ｄ1 と第２の外部接地端子ＧＮＤ2 との間に電位差が発
生して、それらの電位関係がＶGND1＞ＶGND2であったと
き、この両者の電位差の絶対値｜ＶGND1−ＶGND2｜は次
式のような電圧に分割される。 ｜ＶGND1−ＶGND2｜＝Ｒ1 ・ｉ＋ＶF 但し ｉは抵抗Ｒ1 をＧＮＤ1 からＩＣＬに流れる電流 ＶF はダイオードＤ2 の順方向電圧
【００２０】つまり、電位関係がＶGND1＞ＶGND2である
ので、外部接地端子ＧＮＤ1 の方が内部接地側共通ライ
ンＩＣＬより高電位であり、ダイオードＤ1 に対して逆
電圧となり、電流はダイオードＤ1 には流れず、抵抗Ｒ
1 にのみ流れて大きい電圧降下値となるので、内部接地
側共通ラインＩＣＬと出力部３側の第２の外部接地端子
ＧＮＤ2 との間の電圧をダイオードＤ2 の順方向電圧Ｖ
F の低い電圧に確実に抑えて、誤動作を防止することが
できる。この実施例の回路は、素子数が少なく簡単な構
成であり、集積回路への内蔵も容易である。
【００２１】図２は、同じく誤動作防止回路の第２の実
施例の構成を示すブロック回路図である。この実施例
は、第１の外部接地端子ＧＮＤ1 と外部接地端子ＧＮＤ
2 との間に電圧検出回路５を設けるとともに、内部接地
側共通ラインＩＣＬと外部接地端子ＧＮＤ1 との間に、
この回路切断用のスイッチ回路６および内部接地側共通
ラインＩＣＬに対して負電圧を与える負電圧発生回路７
を設けた構成になっている。図３は、この実施例の細部
構成を示す回路図である。
【００２２】電圧検出回路５は電位差検出用の抵抗Ｒ2
，Ｒ3 を介して外部接地端子ＧＮＤ1 と外部接地端子
ＧＮＤ2 との電位差を基準電圧Ｖref と比較し比較結果
を検出出力とするコンパレータＣＭＰ，このコンパレー
タＣＭＰの検出出力を負電圧発生回路７に送るインバー
タＩＮＶ1 よりなっている。
【００２３】スイッチ回路６は、電圧検出回路５のコン
パレータＣＭＰの出力から送られる電圧検出出力により
解放動作して、内部接地側共通ラインＩＣＬと外部接地
端子ＧＮＤ1 との接続を断つリードリレーＳＷ1 と、こ
のリードリレーＳＷ１に直列に接続され、内部寄生素子
の動作を抑えるための抵抗Ｒ4 とダイオードＤ3 との並
列素子および電圧検出回路５のインバータＩＮＶ1 の出
力により動作し、ダイオードＤ4 を外部接地端子ＧＮＤ
2 と内部接地側共通ラインＩＣＬとの間に挿入するリー
ドリレーＳＷ2 よりなっている。
【００２４】また、負電圧発生回路７は、電圧検出回路
５のインバータＩＮＶ1 を介して送られる電圧検出出力
を受けて動作するリードリレーＳＷ3 ，パルス発生器Ｐ
Ｇ，このパルス発生器ＰＧから送られるパルスをコンデ
ンサ1 ，Ｃ2 に充電するインバータＩＮＶ2 ，ＩＮＶ3
，コンデンサ1 ，Ｃ2 に充電された負電圧を外部接地
端子ＧＮＤ１と内部接地側共通ラインＩＣＬとの間に印
加させるためのダイオードＤ5 ，Ｄ6 ，Ｄ7 よりなって
いる。なお、ダイオードＤ8 は外部接地端子ＧＮＤ1 ，
ＧＮＤ2 の電位が瞬間的に変化した場合に内部の寄生素
子の動作を抑えるためのものである。
【００２５】このような構成の実施例において、第１お
よび第２の外部接地端子ＧＮＤ1 ，ＧＮＤ2 との間に設
けられた電圧検出回路５が、電位差検出用の抵抗Ｒ2 ，
Ｒ3を介して外部接地端子ＧＮＤ1 と外部接地端子ＧＮ
Ｄ2 との電位差をコンパレータＣＭＰにおいて基準電圧
Ｖref と比較し、両接地端子電位がＶGND1＞ＶGND2であ
り、しかも差電圧が設定基準電圧Ｖref より大きい場合
は、その検出出力をコンパレータＣＭＰの出力およびイ
ンバータＩＮＶ1 を介してスイッチ回路６と負電圧発生
回路７に送る。
【００２６】スイッチ回路６は検出出力を受けて、リー
ドリレーＳＷ1 が動作して内部接地側共通ラインＩＣＬ
と外部接地端子ＧＮＤ１との間の接続を断つとともに、
リードリレーＳＷ2 が動作してダイオードＤ4 を外部接
地端子ＧＮＤ2 と内部接地側共通ラインＩＣＬとの間に
挿入する。
【００２７】負電圧発生回路７は、電圧検出回路５から
の検出出力を受けてリードリレーＳＷ3 が動作し、パル
ス発生器ＰＧから送られるパルスをインバータＩＮＶ2
，ＩＮＶ3 を介してコンデンサ1 ，Ｃ2 に送り負電圧
を充電する。
【００２８】コデンサ1 ，Ｃ2 に充電された電圧は、ダ
イオード5 ，Ｄ6 ，Ｄ7 を介して内部接地側共通ライン
ＩＣＬの電位を、外部接地端子ＧＮＤ1 に対して負電位
に保つようにする。なお、このとき内部接地側共通ライ
ンＩＣＬと外部接地端子ＧＮＤ2 との間の電位は、リー
ドリレーＳＷ2 で挿入したダイオードＤ4 により規定さ
れる。
【００２９】このように負電圧発生回路７は、内部接地
側共通ラインＩＣＬの電位がＶICL≦ＶGND2となるよう
に、負電圧を内部接地側共通ラインＩＣＬに与えて、内
部寄生素子が動作しないように抑え、電子回路１の誤動
作を防止するものである。
【００３０】この実施例によれば、従来の回路あるいは
第１の実施例の回路に較べても誤動作を確実に防止でき
る。また、こ実施例も集積回路内に内蔵させることがで
き、回路の小形化が図れる。
【００３１】図４は、第１および第２の実施例を集積回
路に適用した場合の集積回路の断面で、同図の４１は、
図１，図２および図３において説明した内部接地側共通
ラインＩＣＬであり、４２および４３は、それぞれ集積
回路基板内のＰ + - ｓｕｂ基板部分とＰ／Ｎ接合分離層
である。図５，図６および図７は、電子回路の保護を目
的とした第１乃至第３の各例の構成を示す回路図であ
る。
【００３２】図５は、ハイサイドスイッチ回路に適用し
た第１の例である。同図において、８はハイサイドスイ
ッチ回路８ａと保護回路をも含んだ集積回路構成の電子
回路である。保護回路は、内部接地側共通ラインＩＣＬ
と外部接地端子ＧＮＤとの間に設けられた抵抗Ｒ5 と、
この抵抗Ｒ5 に並列に接続される共通ラインＩＣＬから
接地端子ＧＮＤ方向に向いたダイオードＤ9 で構成され
ている。
【００３３】このように構成することで、電源９に誤っ
て逆接続した場合に抵抗Ｒ5 で電流を制限するととも
に、常時の動作状態で各種原因で発生し抵抗Ｒ5 に印加
されるサージ電圧を並列に接続されているダイオードＤ
9 により制限することで、抵抗Ｒ5 の破壊を防ぎ、電子
回路８のサージ耐圧を向上させている。
【００３４】図６は、パワーＭＯＳＦＥＴを出力素子と
したローサイドスイッチ回路８ａに適用した第２の例で
ある。同図において、８はローサイドスイッチ回路８ａ
と保護回路をも含んだ集積回路構成の電子回路である。
【００３５】この例では、制御電流が流れる制御ライン
と大電流が流れる出力ラインとを分離し、制御ライン側
の内部接地側共通ラインＩＣＬと外部接地端子ＧＮＤ1
との間に保護素子の抵抗Ｒ5 とダイオードＤ9 を設け、
出力ラインは直接外部接地端子ＧＮＤ2 に接続する例で
ある。
【００３６】このように構成することで、電源９に誤っ
て逆接続した場合に制御回路側の電流を制限するととも
に、常時の動作状態に発生するサージ電圧による抵抗Ｒ
5 の破壊をダイオードＤ9 により保護している。
【００３７】図７は、Ｈ−ブリッジ回路８ｃに適用した
第３の例である。この例も制御ライン側の内部接地側共
通ラインＩＣＬと外部接地端子ＧＮＤ1 との間に保護素
子の抵抗Ｒ5 とダイオードＤ9 を設け、出力ラインは直
接外部接地端子ＧＮＤ2 に接続する例であり、作用効果
は第２の例と同様である。図８(a)(b)は、それぞれＰ／
Ｎ接合分離型集積回路にこの発明の保護回路を適用した
場合の集積回路内の構造を説明する集積回路の断面図で
ある。
【００３８】第１〜第３の例は、保護用抵抗に並列に接
続してサージ電圧印加時において、この保護用抵抗に掛
かる電圧を制限してその破壊を防止する素子として、上
記したダイオードのほか、図９(b) 〜(e) に示すよう
な、ツェナーダイオード，トランジスタ，ＭＯＳＦＥ
Ｔ，ジャンクションも使用できる。
【００３９】この発明は上記したように、内部接地側共
通ラインＩＣＬと外部接地端子ＧＮＤとの間に誤動作防
止用素子や回路または回路保護用の素子を挿入して、集
積回路構成の電子回路の誤動作防止や回路を保護するも
のである。なお、この発明は上記実施例に限定されるも
のではなく、要旨を変更しない範囲で変形して実施でき
る。
【００４０】
【発明の効果】この発明によれば、集積回路内への内蔵
が可能で、しかも複数接地等の使用条件の電子回路へ適
用でき誤動作を防止可能な保護回路を提供できる。
【図面の簡単な説明】
【図１】この発明の第１の実施例の保護回路の回路図。
【図２】第２の実施例の保護回路の回路図。
【図３】第２の実施例の細部構成を示す回路図。
【図４】集積回路における内部接地側共通ラインＩＣＬ
の説明用の断面図。
【図５】保護回路の第１の例を示す回路図。
【図６】保護回路の第２の例を示す回路図。
【図７】保護回路の第３の例を示す回路図。
【図８】Ｐ／Ｎ接合分離型集積回路に保護回路を内蔵さ
せる構造説明用の断面図。
【図９】各例の保護回路において抵抗と組合わされる素
子の説明図。
【図１０】従来の誤動作防止回路の回路図。
【図１１】従来の保護回路の回路図。
【符号の説明】
１…電子回路（集積回路構成）、２…制御部、３…出力
部、４…ＣＰＵ、５…電圧検出回路、６…スイッチ回
路、７…負電圧発生回路、８…電子回路（集積回路構
成）、８ａ…ハイサイドスイッチ回路、８ｂ…ローサイ
ドスイッチ回路、８ｃ…Ｈ−プリッジ回路、９…電源、
ＧＮＤ1 …第１の外部接地端子、ＧＮＤ2 …第２の外部
接地端子、ＩＣＬ…内部接地側共通ライン、ＣＭＰ…コ
ンパレータ、ＩＮＶ1 ，ＩＮＶ2 ，ＩＮＶ3 …インバー
タ、ＰＧ…パルス発生器、ＳＷ1 ，ＳＷ2 ，Ｗ3 …リー
ドスイッチ、Ｃ1 ，Ｃ2 …コンデンサ、Ｄ1 ，Ｄ2 ，Ｄ
3 ，〜Ｄ9 …ダイオード、Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 ，Ｒ
5 …抵抗。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−101634（ＪＰ，Ａ) 実開 平２−146943（ＪＰ，Ｕ) 実開 平３−48330（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02H 7/20 H02H 9/04 H03K 17/16 H03K 19/003

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 少なくとも電源端子、入力端子、出力端
    子、及び外部接続用の複数のポイントを有する集積回路
    に関し、 制御電流を扱う制御部と、前記制御電流より高い出力電
    流を扱うための出力部とを有する前記集積回路の内部回
    路と、 前記集積回路の内部回路に関連する接地側共通ライン
    と、 前記制御部の前記制御電流のための接地経路が前記接地
    側共通ラインを経て接続される第１の接地端子と、 前記出力部の前記出力電流のための接地経路が前記接地
    側共通ラインを経て接続される第２の接地端子と、 前記制御部の前記制御電流のための接地経路と、前記接
    地側共通ライン中の前記出力部の前記出力電流のための
    接地経路とを接続するダイオードと、 前記第１の接地端子と前記接地側共通ラインとの間に接
    続された電流制限抵抗と、 前記抵抗と並列接続されたサージ電圧を制限するための
    回路手段とを具備したことを特徴とする保護回路。
  2. 【請求項２】 前記回路手段は、前記接地側共通ライン
    に接続されたアノードと前記接地端子に接続されたカソ
    ードとを伴うダイオード手段で構成されることを特徴と
    する請求項１記載の保護回路。
  3. 【請求項３】 前記集積回路は、前記第１、第２の接地
    端子間の電位差を検出するため前記集積回路内部に挿入
    された電圧検出手段と、 前記電圧検出手段に応じて前記第１の接地端子と前記接
    地側共通ラインとの間に負電圧を印加する電圧発生手段
    と、 前記第１の接地端子と前記接地側共通ラインとの間、及
    び前記第２の接地端子と前記接地側共通ラインとの間に
    接続されたスイッチング手段とをさらに具備したことを
    特徴とする請求項１または２記載の保護回路。
  4. 【請求項４】 少なくとも電源端子、入力端子、出力端
    子、及び外部接続用の複数のポイントを有する集積回路
    に関し、 制御電流を扱う制御部と、前記制御電流より高い出力電
    流を扱うための出力部とを有する前記集積回路の内部回
    路と、 前記集積回路の内部回路に関連する接地側共通ライン
    と、 前記出力部の前記出力電流のための接地経路が前記接地
    側共通ラインを経て接続される第１の接地端子と、 前記制御部の前記制御電流のための接地経路が前記接地
    側共通ラインを経て接続される第２の接地端子と、 前記制御部の前記制御電流のための接地経路と、前記接
    地側共通ライン中の前記出力部の前記出力電流のための
    接地経路とが接続される、前記接地側共通ラインに接続
    されたアノードと前記第１の接地端子に接続されたカソ
    ードとを含む第１のダイオード手段と、 前記第２の接地端子と前記接地側共通ラインとの間に接
    続された電流制限抵抗と、 前記抵抗と並列接続されたサージ電圧を制限するため、
    前記接地側共通ラインに接続されたアノードと前記第２
    の接地端子に接続されたカソードとを含む第２のダイオ
    ード手段とを具備したことを特徴とする保護回路。
  5. 【請求項５】 少なくとも電源端子、入力端子、出力端
    子、及び外部接続用の複数のポイントを有する集積回路
    に関し、 制御電流を扱う制御部と、前記制御電流より高い出力電
    流を扱うための出力部とを有する前記集積回路の内部回
    路と、 前記集積回路の内部回路に関連する接地側共通ライン
    と、 前記制御部の前記制御電流のための接地経路が前記接地
    側共通ラインを経て接続される第１の接地端子と、 前記出力部の前記出力電流のための接地経路が前記接地
    側共通ラインを経て接続される第２の接地端子と、 前記第２の接地端子と前記接地側共通ラインとの間に接
    続された電流制限抵抗と、 前記制御部の前記制御電流のための接地経路と、前記接
    地側共通ライン中の前記出力部の前記出力電流のための
    接地経路とを接続するダイオードと、 前記抵抗と並列接続されたサージ電圧を制限するため、
    前記接地側共通ラインに接続されたアノードと前記第２
    の接地端子に接続されたカソードとを含む第２のダイオ
    ード手段と、 前記抵抗と並列接続されたサージ電圧を制限するための
    回路手段と、 前記第１、第２の接地端子間の電位差を検出するため前
    記集積回路内部に挿入された電圧検出手段と、 前記電圧検出手段に応じて前記第１の接地端子と前記接
    地側共通ラインとの間に負電圧を印加する電圧発生手段
    と、 前記第１の接地端子と前記接地側共通ラインとの間、及
    び前記第２の接地端子と前記接地側共通ラインとの間に
    接続されたスイッチング手段とを具備したことを特徴と
    する保護回路。
JP24057092A 1992-09-09 1992-09-09 保護回路 Expired - Fee Related JP3276996B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP24057092A JP3276996B2 (ja) 1992-09-09 1992-09-09 保護回路
KR1019930017962A KR0139400B1 (ko) 1992-09-09 1993-09-08 오동작 방지회로 및 보호회로
US08/117,593 US5391948A (en) 1992-09-09 1993-09-08 Surge-resistant protection circuit for vehicle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24057092A JP3276996B2 (ja) 1992-09-09 1992-09-09 保護回路

Publications (2)

Publication Number Publication Date
JPH0690520A JPH0690520A (ja) 1994-03-29
JP3276996B2 true JP3276996B2 (ja) 2002-04-22

Family

ID=17061492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24057092A Expired - Fee Related JP3276996B2 (ja) 1992-09-09 1992-09-09 保護回路

Country Status (3)

Country Link
US (1) US5391948A (ja)
JP (1) JP3276996B2 (ja)
KR (1) KR0139400B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108702147A (zh) * 2016-02-18 2018-10-23 罗姆股份有限公司 保护电路、保护电路的动作方法以及半导体集成电路装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3319302B2 (ja) * 1996-09-26 2002-08-26 松下電工株式会社 電子回路
JP3757040B2 (ja) * 1996-11-04 2006-03-22 三星電子株式会社 半導体装置のデータ出力回路
US6552594B2 (en) * 1997-03-27 2003-04-22 Winbond Electronics, Corp. Output buffer with improved ESD protection
US6452772B1 (en) * 1998-08-25 2002-09-17 Jon Snyder, Inc. Auto remote control with signal strength discrimination
US6529059B1 (en) * 2000-07-26 2003-03-04 Agere Systems Inc. Output stage ESD protection for an integrated circuit
JP3848265B2 (ja) * 2003-01-21 2006-11-22 ローム株式会社 電子装置
US7511606B2 (en) * 2005-05-18 2009-03-31 Lojack Operating Company Lp Vehicle locating unit with input voltage protection
JP4749304B2 (ja) * 2006-10-02 2011-08-17 日立オートモティブシステムズ株式会社 負荷駆動回路
JP2008284978A (ja) * 2007-05-17 2008-11-27 Omron Corp エンジン始動装置
US8976103B2 (en) 2007-06-29 2015-03-10 Japan Display West Inc. Display apparatus, driving method for display apparatus and electronic apparatus
JP4473294B2 (ja) 2007-09-05 2010-06-02 矢崎総業株式会社 電源制御装置
JP5251553B2 (ja) * 2009-02-02 2013-07-31 三菱電機株式会社 半導体装置
CN103448574A (zh) * 2013-05-06 2013-12-18 兰州交通大学 一种干旱地区电气化铁路钢轨电位的限制系统及方法
CN105492912B (zh) * 2013-08-28 2018-07-13 矢崎总业株式会社 电池监视单元
JP6222381B2 (ja) * 2014-11-21 2017-11-01 富士電機株式会社 半導体装置および負電位印加防止方法
KR102646021B1 (ko) * 2023-01-05 2024-03-12 이상진 전력유도를 이용한 전기안전 장치
WO2024147604A1 (ko) * 2023-01-05 2024-07-11 이상진 전력유도를 이용한 전기안전 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2715330C2 (de) * 1977-04-06 1986-09-04 Vdo Adolf Schindling Ag, 6000 Frankfurt Schutzschaltung für einen Spannungsregler
JPH0693497B2 (ja) * 1986-07-30 1994-11-16 日本電気株式会社 相補型ｍｉｓ集積回路
JPH0729712Y2 (ja) * 1989-05-11 1995-07-05 株式会社サンコーシャ サージ保護装置
JP2525450Y2 (ja) * 1989-09-12 1997-02-12 関西日本電気株式会社 逆接保護回路
JPH04101634A (ja) * 1990-08-15 1992-04-03 Nec Ibaraki Ltd バッテリー・バックアップ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108702147A (zh) * 2016-02-18 2018-10-23 罗姆股份有限公司 保护电路、保护电路的动作方法以及半导体集成电路装置
CN108702147B (zh) * 2016-02-18 2022-04-29 罗姆股份有限公司 保护电路、保护电路的动作方法以及半导体集成电路装置

Also Published As

Publication number Publication date
US5391948A (en) 1995-02-21
KR0139400B1 (ko) 1998-08-17
JPH0690520A (ja) 1994-03-29
KR940007673A (ko) 1994-04-27

Similar Documents

Publication Publication Date Title
JP3276996B2 (ja) 保護回路
JPH0237234Y2 (ja)
EP0349836B1 (en) A guarded electronic circuit from reversal of its supply battery polarity
US5023539A (en) Alternator voltage transient minimization method and apparatus
US4005342A (en) Integrated circuit overvoltage protection circuit
US4589049A (en) Protection circuit for integrated circuits
JPH02119535A (ja) 電源バッテリの電圧の変動に対する保護デバイスを有する電子回路
US5726594A (en) Switching device including power MOSFET with internal power supply circuit
US5034875A (en) Voltage multiplier circuit
US5625518A (en) Clamping circuit with reverse polarity protection
US6101077A (en) Electrostatic protection circuit of a semiconductor device
JPS6040219B2 (ja) 集積回路
GB2257855A (en) Driver circuit for inductive loads
EP0720267A1 (en) Semiconductor electronic circuit with overvoltage protection device
JPH10303314A (ja) 半導体集積回路
JP7368378B2 (ja) 電子部品グループを保護する回路構成
JPS5950712A (ja) 負荷短絡保護回路
JPH0224277Y2 (ja)
CN112421594B (zh) 输入防护电路和车载发电机
JP2611465B2 (ja) 昇圧回路
JPS5925115B2 (ja) 半導体式機関点火装置
US6804097B1 (en) Protective circuit for electronic modules, especially driver modules
JPH0555839A (ja) 半導体集積回路
JPH0127286Y2 (ja)
JPH0775327A (ja) 負荷駆動回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020122

LAPS Cancellation because of no payment of annual fees