JP3240218B2 - 多色表示可能な情報処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ワークステーション、
パーソソナルコンピュータのような、表示装置を備えた
情報処理装置に関わり、特に、多色表示可能な表示装置
を備え、表示色数および動作周波数を選択できる情報処
理装置に関する。

【０００２】

【従来の技術】近年、ワークステーション、パソコンな
どの情報処理装置は、小型化が著しく進展している。そ
の結果、使用形態は多様化の傾向にある。すなわち、従
来のデスクトップ形に加えて、設置面積の省スペース化
を図れるラップトップ型、さらに、小型で携帯性に優れ
たノート型と呼ばれているものの、三つの形態に大別で
きる。このうち、ノート型情報処理装置は、携帯性を実
現するために、軽い重量で長時間にわたり操作できるこ
とが望まれている。したがって、内蔵しているバッテリ
ーにチャージできる電力を効率良く使用することが重要
な課題である。この課題を解決するために、様々な発明
が考案されている。その中のひとつが、特開平３ー２７
４２０号公報に開示される“パーソナルコンピュータ”
である。

【０００３】このコンピュータは、キーボード等の入力
装置において、予め定めた一定の時間、なんら操作が行
われない場合、電源回路から表示装置への給電を止める
ことができる。すなわち、一定期間キー入力が無い時に
は、ユーザが使用していないアイドル状態であると判断
して、比較的消費電力が大きい表示装置の電源をＯＦＦ
して無駄な電力消費を防止する。

【０００４】このように、アイドル状態を検出して、余
分な電力消費を防ぐことにより、バッテリー使用時の操
作可能時間を長くすることができる。

【０００５】

【発明が解決しようとする課題】上述したように、アイ
ドル状態を活用する手法においては、長時間におよぶデ
ータ入力や文書作成を行うと、アイドル状態の発生頻度
が減少するため、消費電力の節減動作が実行されないこ
とになる。そのため、十分な操作可能時間を確保できな
いケースも考えられる。そこで、ユーザが常時使用して
いる状態でも、より長い操作可能時間を確保することが
重要な課題となる。

【０００６】本発明の目的は、多色表示可能な表示装置
において、表示色数および動作周波数を選択して、多色
表示することができる情報処理装置を提供することにあ
る。

【０００７】また、本発明の他の目的は、使用状態にお
いて、消費電力を低減し、バッテリー使用時の操作可能
時間を長く確保することができる情報処理装置を提供す
ることにある。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、表示画面の走査周波数を上げることによ
り画質を確保しつつ発色数の増加が可能になる技術を採
用している表示装置を備えた情報処理装置において、発
色数と走査周波数の設定を可変にできるようにしたもの
である。

【０００９】すなわち、本発明の一態様によれば、多色
表示可能な情報処理装置において、ＣＰＵ（中央演算処
理装置）と、表示情報を格納する表示メモリと、上記表
示情報を、決められた発色数の中で多色表示する表示装
置と、上記ＣＰＵと上記表示メモリとの間での情報の受
け渡しを制御すると共に、上記表示メモリに格納された
表示情報を定期的に読み出して表示装置に送る表示制御
回路と、発色数が少なくかつ低周波数で動作する第１の
モードと、発色数が多くかつ高周波数で動作する第２の
モードの少なくとも２つのモードの内、いずれかのモー
ドを選択して選択情報を出力するモード選択部と、周波
数が異なる複数のクロック信号を発生するクロック信号
発生部とを有し、上記選択情報を受けて、上記クロック
信号発生部から出力される複数のクロック信号のうち、
選択情報が示すモードに対応する周波数のクロック信号
を選択して、少なくとも上記表示制御回路に出力させる
クロック選択回路と、上記選択情報を受けて、表示装置
で表示する発色数を、選択情報が示すモードに対応する
数に制御する発色数制御手段とを備え上記ＣＰＵは、モ
ード選択部に対して、いずれのモードを選択するかの指
示を行なう手段を有することを特徴とする情報処理装置
が提供される。

【００１０】上記選択回路は、クロック信号を選択する
際、現在選択されているクロック信号と、新に選択され
たクロック信号とを同期化して切り換える、ハザード防
止機能を有する切換回路を備えるものとすることができ
る。

【００１１】本発明の情報処理装置において、電力を供
給するためのバッテリーと、このバッテリーの電力残量
を検出する電力残量検出回路とをさらに備えることがで
きる。この場合、ＣＰＵは、電力残量検出回路の検出結
果を監視して、バッテリーの電力残量が予め設定した電
力残量値より低くなったとき、上記第１のモードを選択
する指示を、モード選択部に対して行なうって、自動的
にモード変更を行なうようにすることができる。

【００１２】ユーザが指示を入力することができる入力
装置をさらに備えることができる。この場合、上記ＣＰ
Ｕは、入力装置からの指示を受け付けて、モードの選択
指示を行なうことができる。

【００１３】また、上記ＣＰＵは、表示装置の画面に、
コントロール用ウィンドウを生成して、該ウィンドウ上
にモード選択の領域を表示して、ユーザの選択操作を受
け付ける手段をさらに備えることができる。

【００１４】上記モード選択部は、上記選択情報を格納
する格納部を有し、ＣＰＵからの選択指示を受けて、い
ずれのモードを選択するかを示す選択情報を上記格納部
に格納する構成とすることができる。

【００１５】また、本発明において、上記表示装置は、
Ｎ色の表示が可能な表示部と、最大（Ｎ＋Ｍ）色までの
色を含む表示情報を受け付けて、表示部が表示可能なＮ
色と、特定のタイミングで交互に表示して、中間色を表
示するためにＮ色の中から選ばれた２色からなるＭ通り
の組合せとから、対応する色の表示情報を出力するデー
タ変換回路とを備える構成とすることができる。

【００１６】また、表示装置は、（Ｎ＋Ｍ）色までの入
力表示情報について、入力された表示情報がＭ色の内の
任意の中間色であるならば、上記Ｎ色の内の一つに置き
変えて、最大発色数がＮである表示情報を生成するＮ色
化手段をさらに有することができる。

【００１７】上記最大発色数選択手段は、上記データ変
換回路から出力される（Ｎ＋Ｍ）色までの表示情報と、
上記Ｎ色化手段から出力されるＮ色までの表示情報のう
ちいずれかを、上記モード選択部からのモードの選択情
報に応じて選択する構成とすることができる。この上記
最大発色数選択手段は、例えば、上記表示装置、また
は、表示制御回路に設けることができる。

【００１８】また、表示メモリは、第１のメモリと、第
２のメモリとで構成されることができる。この場合、第
１のメモリは、上記第１のモードにおいて表示に必要と
なる発色数の表示情報を少なくとも格納できるメモリ容
量を有し、第２のメモリは、上記第１のメモリと合わせ
て用いることにより、上記第２のモードにおいて、表示
に必要となる発色数の表示情報を少なくとも格納できる
メモリ容量を有する構成とすることができる。

【００１９】さらに、本発明は、上記第２のメモリの消
費電力を制御する消費電力制御手段をさらに備えること
ができる。消費電力制御手段は、上記第２のメモリに対
する電力の供給について、第１のモードでは供給停止と
し、第２のモードでは供給を行なうように制御するもの
である。

【００２０】また、上記第２のメモリの動作を制御する
メモリ動作制御手段をさらに備えることができる。メモ
リ動作制御手段は、第１のモードにおいて、第２のメモ
リをスタンバイ状態とするように、アドレス情報および
制御情報を制御するものである。

【００２１】また、本発明によれば、表示情報を、決め
られた発色数の中で多色表示する表示装置において、Ｎ
色の表示が可能な表示部と、最大（Ｎ＋Ｍ）色までの色
を含む表示情報を受け付けて、表示部が表示可能なＮ色
と、特定のタイミングで交互に表示して、中間色を表示
するためにＮ色の中から選ばれた２色からなるＭ通りの
組合せとから、対応する色の表示情報を出力するデータ
変換回路と、（Ｎ＋Ｍ）色までの入力表示情報につい
て、入力された表示情報がＭ色の内の任意の中間色であ
るならば、上記Ｎ色の内の一つに置き変えて、最大発色
数がＮである表示情報を生成するＮ色化手段と、上記デ
ータ変換回路から出力される（Ｎ＋Ｍ）色までの表示情
報と、上記Ｎ色化手段から出力されるＮ色までの表示情
報のうちいずれかを、回部から入力される選択情報に応
じて、選択する指示を出力する手段を有する表示装置が
提供される。

【００２２】

【作用】本発明によれば、モード選択部により、発色数
が少ないが低周波数で動作するモードと、発色数が多く
高周波数で動作するモードの少なくとも２つのモードの
内、いずれかのモードを選択することができる。クロッ
ク選択回路は、この選択情報をうけて、上記クロック信
号発生手段から出力される複数のクロック信号のうち、
選択情報が示すモードに対応する周波数のクロック信号
を選択して、少なくとも上記表示制御回路に出力する。
また、最大発色数選択手段は、表示装置の最大発色数
を、選択情報が示すモードに対応して選択する。

【００２３】最大発色数選択手段によって、少ない発色
数にすることにより、画質低下のないレベルまで周波数
を下げることができる。この場合、発色数は、例えば、
（Ｎ＋Ｍ）色までの入力映像情報について、入力した映
像情報がＭ色の内の任意の中間色であるならば上記Ｎ色
の内の一つに置き変えて、最大発色数Ｎとすることがで
きる。

【００２４】消費電力制御手段は、上記第２のメモリに
対する電力の供給について、第１のモードでは供給停止
とし、第２のモードでは供給を行なうように制御する。
また、メモリ動作制御手段は、第１のモードにおいて、
第２のメモリをスタンバイ状態とするように、アドレス
情報および制御情報を制御する。これにより、少ない発
色数で使用すると、その発色数に必要な第１のメモリだ
けが動作し、不要な第２のメモリは、電源供給停止状態
またはスタンバイ状態とすることができる。

【００２５】このように、周波数を下げることができる
と、表示制御回路を低い周波数で動作させることができ
る。これにより、表示制御回路だけでなく、表示メモリ
と表示装置の消費電力も低下する。

【００２６】さらに、表示に不要な表示メモリを電源供
給停止状態またはスタンバイ状態とするため、その分の
電力を削減できる。

【００２７】このような動作モ−ドにおいては、ユ−ザ
が使用できる発色数が少なくなるものの、表示制御に関
わる回路部の電力消費を低減し、バッテリ−使用時の操
作可能時間を長く確保できる。

【００２８】勿論、発色数が多い動作モードで使用する
こともできる。

【００２９】

【実施例】以下、本発明の実施例について、図面を参照
して説明する。

【００３０】図１は、本発明を適用した情報処理装置の
一実施例の構成を示すブロック図である。

【００３１】同図において、本実施例の情報処理装置
は、中央演算処理装置（以下ＣＰＵと略記する）１と、
アドレスバス２と、データバス３と、ランダムアクセス
メモリ（以下ＲＡＭと略記する）４と、プログラムを格
納するリードオンリーメモリ（以下ＲＯＭと略記する）
５と、表示情報を格納する表示メモリ８と、決められた
発色数の中で多色表示できる、ＬＣＤ(Liquid Crystal
Display)などの表示装置２３と、異なる周波数のクロッ
クを発生する手段として機能するクロック発生部７ａ
と、動作モードの選択を行なうモード選択部９と、上記
表示メモリ８に格納された表示情報を読み出して表示装
置２３に表示させる表示制御回路６と、上記選択情報を
受けて、選択情報が示すモードに対応する周波数のクロ
ック信号を選択する選択回路２０と、データ、指示等を
入力するためのキーボード１１と、キーボード１１の動
作を制御するキーボードコントローラ１０とを、情報処
理を実行する情報処理部として有する。

【００３２】表示メモリ８としては、本実施例では、Ｖ
ＲＡＭ（Video Random Access Memory）が用いられる。
もちろん、本発明は、これに限定されない。

【００３３】クロック発生部７ａは、発振器７および１
９を有する。これらは、それぞれ異なる周波数のクロッ
クを発生する。

【００３４】モード選択部９は、発色数が少ないが低周
波数で動作するモードと、発色数が多く高周波数で動作
するモードの少なくとも２つのモードの内、いずれかの
モードを選択して、対応する選択情報を出力するモード
選択手段として機能する。

【００３５】表示制御回路６は、上記ＣＰＵ１と上記Ｖ
ＲＡＭ８での情報の受け渡しを制御すると共に、上記Ｖ
ＲＡＭ８に格納した表示情報を定期的に読み出して映像
信号を発生する。そして、この映像信号を表示装置２３
に送る。

【００３６】選択回路２０は、上記選択情報を受けて、
上記発振器７および発振器１９からそれぞれ出力される
クロック信号のうち、選択情報が示すモードに対応する
周波数のクロック信号を選択して、少なくとも上記表示
制御回路６に出力する手段として機能する。

【００３７】また、本実施例の情報処理装置は、電源部
として、ＤＣ（直流）パワーを入力する外部ＤＣ入力端
子１３と、バッテリー１４と、上記情報処理部で必要と
する電源電圧を生成して、給電する電源回路１２と、電
源回路１２から表示装置２３に対して給電するための電
力供給ライン１８と、表示装置２３以外の回路部に対し
て給電するための電力供給ライン１７とを有する。ま
た、電源回路１２は、外部ＤＣ入力端子１３が外部のＤ
Ｃ電源に接続されているときには、電力の供給を外部電
源の電力で行なうと共に、バッテリー１４を充電する機
能を有する。外部ＤＣ入力端子１３からの電力は、給電
線１５を介して電源回路１２に送られる。また、内蔵バ
ッテリー１４からの電力は、給電線１６を介して電源回
路１２に送られる。

【００３８】なお、本実施例は、外部のＤＣ電源を接続
しないでバッテリー１４を電源として使用している状況
下で、より長い操作可能時間を確保するための他の手段
として、不使用時の節電機能を付加してある。この機能
は、一定時間以上、外部から操作が行なわれない場合、
ＣＰＵ１が、アドレスバス２とデータバス３を介して、
電源回路１２に指令を送って、表示装置２３への電力供
給を止めるものである。なお、この表示装置２３への電
力供給だけを止める機能は、省略してもよい。

【００３９】上記モード選択部９は、選択回路２０に対
して選択すべきクロックを指定する周波数制御回路２１
と、表示装置２３に対して選択すべき発色数を指定する
発色数制御回路２２とを有する。このモード選択部９
は、周波数の低いクロックを用いる低電力モードと、周
波数の高い通常のモードのうちいずれかを選択する。こ
の選択の指示は、本実施例では、ＣＰＵ１によって行わ
れる。

【００４０】なお、図１において、２４は発色数制御回
路２２が表示装置２３へ情報を転送するための信号線、
２５は表示制御回路６から表示装置２３へ情報を転送す
るための信号線である。

【００４１】選択回路２０は、周波数制御回路２１に格
納された選択情報にしたがって動作する。周波数制御回
路２１は、アドレスバス２とデータバス３を介して、Ｃ
ＰＵ１のライト動作によって、選択情報が格納される。
要するに、ＣＰＵ１が表示制御回路６に供給するクロッ
クの周波数を設定できる。

【００４２】発色数制御回路２２は、ＣＰＵ１により、
アドレスバス２とデータバス３を介して、選択情報が設
定される。発色数制御回路２２は、信号線２４を介し
て、この選択情報を表示装置２３へ送り、４０９６色と
５１２色のどちらかの発色数を指定する。５１２色の発
色数に指定した場合は、表示装置２３において６０Ｈｚ
の走査周波数で画質が低下しない５１２色だけが表示可
能となり、これより多い数の色を表示することはできな
い。言い替えると、３５８４色中の色情報を表示しよう
とすると、その色情報は、５１２色中の任意の色情報に
変換して表示される。要するに、ＣＰＵ１が表示装置２
３の発色数を設定できるようになっている。

【００４３】上記表示装置２３は、表示画面の走査周波
数を高くすることにより画質を確保しつつ、発色数の増
加が可能になる技術を採用している。すなわち、ＦＲＣ
（Frame Rate Control）方式を採用している。すなわ
ち、表示装置２３は、Ｎ色の表示が可能であり、Ｎ色の
うち任意の２色を特定のタイミングで交互に表示する方
式でＭ通りの中間色を表示し、最大発色数（Ｎ＋Ｍ）の
表示情報の表示を可能としている。後述するように、そ
のためのデータ変換回路と、最大（Ｎ＋Ｍ）色まで表示
できる表示情報の入力手段と、発色数の最大数を、Ｎ色
とするか（Ｎ＋Ｍ）色とするかを選択する手段として機
能する選択回路と、上記表示情報を表示する表示部とを
備える。

【００４４】具体的に、本実施例では、表示装置２３
は、表示画面の走査周波数が８０Ｈｚで使用すると、最
大４０９６色の表示が可能であり、６０Ｈｚで使用する
と、最大５１２色の表示が可能である。この発色数の制
限は、ユーザが満足できる画質を確保することが前提と
なっている。もちろん、６０Ｈｚで４０９６色を表示す
ることも可能であるが、その場合には、チラツキが発生
して画質が低下する。

【００４５】２種類の走査周波数に対処するため、発振
器７としては、８０Ｈｚの走査周波数に対応する周波数
のクロックを、発振器１９としては、６０Ｈｚの走査周
波数に対応する周波数のクロックを、それぞれ出力する
ものが用いられる。これらのクロックは、選択回路２０
において、どちらか一方が選択されて表示制御回路６に
供給される。

【００４６】次に、このように構成される情報処理装置
における動作の概要について説明する。

【００４７】ＣＰＵ１は、情報処理装置の各部に対し
て、アドレスバス２とデータバス３を介して情報をリー
ド・ライトできる。電源がＯＮされると、ＣＰＵ１は、
ＲＯＭ５に格納してあるプログラムをリードする。通
常、そのプログラムにしたがって、装置内の各回路部の
初期化を開始する。その後、ＲＡＭ４に格納されている
各種アプリケーションプログラム、例えば、文書作成・
編集プログラム、表計算プログラムなどをリードし、実
行する。ここで、ＣＰＵ１は、例えば、キーボード１１
等から、モードの選択指示の入力があると、これに従っ
て、モード選択部９に対して、上述したような選択指示
を行う。なお、この選択は、立ち上げ時に行うことがで
きる。勿論、その後の任意の時点で、指示を受け付け
て、モード選択を行うようにしてもよい。

【００４８】実行されているプログラムが、表示装置２
３に情報を表示する処理である場合には、ＣＰＵ１が、
アドレスバス２とデータバス３を介して表示制御回路６
へ表示情報をライトする。表示制御回路６は、受け取っ
た表示情報をＶＲＡＭ８に格納する。さらに、表示制御
回路６は、選択回路２０により選択された発振器７また
は１９が供給するクロックにしたがって、定期的に、Ｖ
ＲＡＭ８に格納した表示情報をリードし、表示装置２３
へ転送する。これにより、表示装置２３は、ＶＲＡＭ８
に格納された表示情報を表示することができる。

【００４９】ここで、ＣＰＵ１が周波数制御回路２１と
発色数制御回路２２に所定の情報を設定することによ
り、モードの設定が行なわれる。すなわち、表示画面の
走査周波数について、８０Ｈｚで４０９６色の表示が可
能な通常モードと、６０Ｈｚで５１２色表示の低電力モ
ードのいずれかが設定される。現在と異なるモードが設
定されると、そのモードに切り換えられることになる。
例えば、外部のＤＣ電源を外部ＤＣ入力端子１３に接続
して給電している状態では通常モードを選択し、バッテ
リー１４が給電している状態では低電力モードを選択す
る、というように選択することができる。このような選
択は、選択プログラムを起動することにより、ユーザに
よって指定することが可能である。

【００５０】この選択プログラムの手順を示すフローチ
ャートを図４に示す。同図に示す手順によれば、ＣＰＵ
１は、低電力モードに設定するか否かの判定を行う（ス
テップ４０１）。指示が低電力モードでなければ、発色
数制御回路２２に、４０９６色を選択するための選択情
報を設定する（ステップ４０２）。そして、周波数制御
回路２１に、発振器７を選択するための選択情報を設定
する（ステップ４０３）。一方、低電力モードの指示で
あれば、発色数制御回路２２に、５１２色を選択するめ
の選択情報を設定する（ステップ４０４）。そして、周
波数制御回路２１に、発振器１９を選択するための選択
情報を設定する（ステップ４０５）。

【００５１】低電力モードでは、表示制御回路６の動作
周波数が低いため、表示制御回路６だけでなく、従属し
て動作するＶＲＡＭ８と表示装置２３の消費電力も抑え
ることができる。これにより、バッテリー１４の電力負
荷が少なくなり、比較的長い操作可能時間を確保するこ
とができる。一方、通常の電力のモードでは、多数の色
による表示が可能である。

【００５２】また、ユーザがキーボード１１を使用して
入力した情報は、キーボードコントローラ１０へ転送さ
れる。キーボードコントローラ１０は、入力情報をＣＰ
Ｕ１がリードできる形式の情報に変換する。ＲＡＭ４に
格納したプログラムにしたがって、ＣＰＵ１は、アドレ
スバス２とデータバス３を介してキーボードコントロー
ラ１０から入力情報を受け取り、所定の処理を実行す
る。

【００５３】以上説明した各回路部の電力は、電源回路
１２から供給される。電源回路１２は、外部ＤＣ入力端
子１３に接続する外部のＤＣ電源と、内蔵したバッテリ
ー１４から、電力を入力する。電源回路１２が入力した
電力は、表示装置２３へは電源ライン１８を介して、表
示装置２３以外の回路部へは電源ライン１７を介して供
給される。

【００５４】次に、本実施例の情報処理装置に付加され
ている不使用時の節電機能について、図３を用いて説明
する。図３は、本実施例において付加された節電機能の
動作を示すフローチャートである。この節電機能は、一
定期間キー入力が無い時には、ユーザが使用していない
アイドル状態であると判断して、比較的消費電力が大き
い表示装置２３の電源をＯＦＦして、無駄な電力消費を
防止する。以下に動作の詳細を示す。なお、この機能
は、後述する他の実施例においても、付加することがで
きる。

【００５５】装置の電源がＯＮされると、ＲＯＭ５およ
びＲＡＭ４に格納したプログラムにしたがって、システ
ムが起動される（ステップ３０１）。まず、ＲＡＭ４の
特定の領域に格納してあるカウント値を０に設定する
（ステップ３０２）。次に、キーボードコントローラ１
０からリードした情報から、キー入力があったか否かを
判定する（ステップ３０３）。あった場合は、プログラ
ムにしたがって、所定の処理を実行した後、カウント値
を０に設定してキー入力の有り・無しを判定する（ステ
ップ３０４，３０２）。キー入力が無い場合は、カウン
ト値を１つ増加して、所定の値ｎに達したか否かを判断
する（ステップ３０５，３０６）。ｎに達していない場
合は、ステップ３０３の、キー入力が有ったか否かのを
判定に戻る。ｎに達した場合は、電源回路１２に情報を
転送して、表示装置２３に供給する電力を止める（ステ
ップ３０７）。その後、キー入力があると、表示装置２
３への電力供給を開始し、所定の処理を実行する（ステ
ップ３０８，３０９）。

【００５６】このように、アイドル状態を検出して余分
な電力消費を防ぐことにより、バッテリー使用時の操作
可能時間を長くすることができる。

【００５７】次に、周波数制御回路２１、発色数制御回
路２２および表示装置２３の詳細について説明する。

【００５８】図５は、発色数制御回路２２のブロック図
である。同図において、図１に示す構成要素と同一機能
を有する回路ブロックおよび信号線には同一符号を付し
てある。図中、３０はアドレスバス２のアドレス線、３
１はアドレス線３０が有効であることを示す有効信号
線、３２はデコーダ回路、３３はＮＡＮＤ回路、３４は
ｃｋ（クロック）入力の立ち上がりエッジでｄ（デー
タ）入力の信号を保持するラッチ回路である。アドレス
線３０は、ＣＰＵ１が扱えるアドレス空間が１ＭＢであ
るならば、２０本の信号線数である。

【００５９】発色数制御回路２２の動作を示すタイムチ
ャートを図２に示す。デコーダ回路３２は、アドレス線
３０がラッチ回路３４のアドレスを示す状態になると
“Ｈ”を出力し、これ以外の状態では“Ｌ”を出力す
る。有効信号線３１は、アドレス線３０が有効な期間で
“Ｈ”、無効な期間で“Ｌ”状態になる。よって、ＮＡ
ＮＤ回路３３は、通常“Ｈ”状態であるが、ラッチ回路
３４へのアクセスが発生すると“Ｌ”状態になる。そし
て、ラッチ回路３４は、ＮＡＮＤ回路３３の出力信号の
立上りエッジでデータバス３の情報を取り込み、信号線
２４へ出力する。これにより、ラッチ回路３４は、デー
タバス３の最下位ビットの状態を保持することができ
る。信号線２４が、“Ｈ”状態で５１２色、“Ｌ”状態
で４０９６色の発色数を示すならば、ＣＰＵ１がラッチ
回路３４に割り付けたアドレスに対して、１をライトす
ると５１２色、０をライトすると４０９６色に設定でき
る。

【００６０】周波数制御回路２１は、図５と同様の構成
で実現できる。ただし、デコーダ回路３２は、周波数制
御回路２１に割り付けたアドレスを示すように、変更す
る必要がある。また、ラッチ回路３４に相当する回路へ
の書込は、１をライトすると、低周波数を、０をライト
すると、高周波数を選択するように、上記発色数制御回
路２２に対応させて設定する。

【００６１】次に、表示装置２３の詳細について、液晶
ディスプレイを例に挙げ、以下に説明する。

【００６２】図６は、表示装置２３の内部ブロック図で
ある。同図において、図１に示す構成要素と同一機能を
有する回路ブロックおよび信号線には同一符号を付して
ある。

【００６３】本実施例で用いられる表示装置２３は、表
示装置の発色数を増加するＦＲＣ(Frame Rate Control)
回路４４と、１ライン分の表示データを取り込む信号駆
動ドライバ４８，４９と、走査するラインを指定する走
査駆動ドライバ５０と、信号駆動ドライバ４８と４９お
よび走査駆動ドライバ５０によって駆動され実際に映像
を映す液晶表示部５１とを有し、かつ、液晶表示部５１
の背面側から照明を行なう図示していないバックライト
部と、このバックライト部を駆動するバックライトイン
バータ５２とを有する。また、図中、４０は信号線２５
の中の表示データ線、４１は表示データ線４０の情報を
ラッチするためのクロック信号線、４２は水平同期信
号、４３は垂直同期信号、４５はＦＲＣ表示信号線、４
６はＦＲＣ表示信号線４５の情報をラッチするための水
平クロック、４７は１表示ラインが周期となる垂直クロ
ックである。

【００６４】表示データ線４０は、１ドットあたり４０
９６色表示するために、１２ビットの情報量を有してい
る。通常、色は赤（Ｒ）緑（Ｇ）青（Ｂ）の三つの成分
で表現するため、各成分４ビットで１２ビットの情報を
構成している。一方、ＦＲＣ表示信号線４５は、信号駆
動ドライバ４８と４９の制限から、ＲＧＢ各成分あたり
３ビットで構成している。したがって、液晶表示部５１
は、基本的に９（＝３×３×３）ビットで５１２色を表
示する。このような液晶表示部５１に４０９６色を表示
する技術がＦＲＣである。ＦＲＣ回路４４の詳細内容は
後述する。

【００６５】液晶表示部５１は、横方向（１１２０×
３）×縦方向７８０画素で１１２０×７８０ドットの解
像であり、ＲＧＢの３画素が１ドットを構成している。
信号駆動ドライバ４８と４９が、各画素を３レベルの電
位で駆動することにより、液晶表示部５１は、各画素を
３レベルの輝度で表示することができる。このような原
理で、１ドットあたり５１２色表示している。

【００６６】信号駆動ドライバ４８と４９は、横方向１
ライン分のデータ（１１２０×３ビット）の半分の１６
８０ビットを保持する構成となっており、１ライン分の
データが揃った時点で、１ライン分同時に駆動する。そ
のため、信号駆動ドライバ４８および４９は、液晶表示
部５１と１６８０本の信号線で接続されている。この１
ライン分のデータを液晶表示部５１の何ライン目に表示
するかを指示するのが、走査駆動ドライバ５０である。
走査駆動ドライバ５０は、液晶表示部５１と７８０本の
信号線で接続されており、１ライン目を走査する時はそ
れに相当する信号線だけをアクティブする。順次、７８
０ライン目まで走査することで液晶表示部５１に映像を
映すことになる。

【００６７】水平クロック線４６は、ＦＲＣ表示信号線
４５のデータを信号駆動ドライバ４８と４９が取り込む
ためのクロック信号を伝えるものである。一方、垂直ク
ロック線４７は、次の１ライン分のデータが信号駆動ド
ライバ４８と４９に保持されたことを走査駆動ドライバ
５０にクロック信号で伝えるものである。走査駆動ドラ
イバ５０は、そのクロック信号にしたがって、次のライ
ンの信号線をアクティブにする。このような水平クロッ
ク線４６と垂直クロック線４７のクロック信号は、ＦＲ
Ｃ回路４４においてクロック信号線４１と水平同期信号
４２と垂直同期信号４３から生成される。

【００６８】次に、ＦＲＣ回路４４の詳細について説明
する。

【００６９】図７は、ＦＲＣ回路４４の内部ブロック図
である。同図において、図６に示す構成要素と同一機能
を有する回路ブロックおよび信号線には同一符号を付し
てある。

【００７０】図７に示すＦＲＣ回路４４は、１２ビット
のラッチ回路６０と、Ｒ（赤）、Ｇ（緑）およびＢ
（青）に対応してそれぞれ設けられるＦＲＣデータ生成
回路６２と、チラツキのないＦＲＣ表示を実現するため
の切換信号を生成するランダム信号生成回路６４と、９
ビットのラッチ回路６６と、クロック周期を２倍にする
分周回路６７と、水平同期信号４２の位相を調整するタ
イミング調整回路６８とを有する。なお、同図中、６１
は１２本の信号線から成る表示データ線、６３は９本の
信号線から成るＦＲＣデータ線、６５はランダム信号線
である。

【００７１】ラッチ回路６０は、表示データ線４０の情
報をクロック信号線４１のタイミングで取り込み、表示
データ線６１へ出力する。表示データ線６１は、４０９
６色の情報を伝えるため、Ｒ３〜Ｒ０、Ｇ３〜Ｇ０、Ｂ
３〜Ｂ０の各信号を伝送する、合計１２本の信号線で構
成される。このうちＲ３〜Ｒ０を伝送する信号線は、Ｆ
ＲＣデータ生成回路６２に接続される。同様に、Ｇ３〜
Ｇ０を伝送する信号線とＢ３〜Ｂ０を伝送する信号線
も、各々、対応するＦＲＣデータ生成回路６２に接続さ
れる。また、各ＦＲＣデータ生成回路６２には、信号線
２４とランダム信号線６５とがそれぞれ入力として接続
される。

【００７２】各ＦＲＣデータ生成回路６２は、これらの
入力に基づいて、ＦＲＣデータ線６３に、信号ＦＲ２〜
ＦＲ０、ＦＧ２〜ＦＧ０およびＦＢ２〜ＦＢ０を生成す
る。異なる二つの階調レベルを１画面走査毎に切り換え
て表示することにより、中間の階調レベルを表示する方
式が、ＦＲＣ表示である。例えば、Ｒ用のＦＲＣデータ
生成回路６２は、ＦＲＣ表示に必要な処理を行うこと
で、１６レベルの階調表示できるＦＲ２〜ＦＲ０を生成
することができる。ＦＲ２〜ＦＲ０、ＦＧ２〜ＦＧ０お
よびＦＢ２〜ＦＢ０で構成されるＦＲＣデータ線６３の
情報は、９ビットで４０９６色表示できる情報量を含ん
でいる。ＦＲＣデータ生成回路６２の詳細は後述する。
ＦＲＣデータ線６３の情報は、ラッチ回路６６で各信号
のタイミングを揃えてＦＲＣ表示信号線４５へ出力され
る。

【００７３】分周回路６７は、クロック信号線４１のク
ロック信号を２倍に分周して、水平クロック線４６へ出
力する。図６の信号駆動ドライバ４８は、クロックの立
ち上がりで、信号駆動ドライバ４９は立ち下がりで、そ
れぞれＦＲＣ表示信号線４５の情報を取り込む。要する
に、１ドット単位で交互にＦＲＣ表示信号線４５の情報
を取り込むことになる。タイミング調整回路６８は、Ｆ
ＲＣ表示信号線４５と位相を合わせるため、水平同期信
号４２の信号をクロック信号線４１のクロック２周期分
遅延し、垂直クロック線４７へ出力する。

【００７４】ランダム信号生成回路６４は、ランダム信
号線６５を生成する。上記したＦＲＣ表示は、表示の応
答速度が速い場合チラツキが発生する。そこで、このチ
ラツキを低減するため、階調の切り換え方法を工夫する
ことと画面走査周波数を上げることが必要である。前者
は、二つの階調レベルを１画面走査単位で切り換えるだ
けでなく、１ライン表示単位で切り換えると共にライン
と階調レベルの割付を１画面走査単位で切り換える方式
である。ランダム信号生成回路６４が、この制御を行っ
ており、ランダム信号生成回路６４は、あるひとつの画
面走査時に偶数ラインが高い階調レベルで奇数ラインが
低い階調レベルで表示するならば、次の画面走査時には
ラインと階調の対応を逆にする。具体的に、ランダム信
号線６は、ある画面走査時に偶数ラインで「Ｈ」、奇数
ラインで「Ｌ」となると、次の画面走査時には偶数ライ
ンで「Ｌ」、奇数ラインで「Ｈ」になる。一方、画面周
波数を上げることも必須であり、信号線２４が５１２色
を指定している場合は、ＦＲＣ表示しないので、画面周
波数６０Ｈｚでチラツキはないが、４０９６色を指定す
るならば、ＦＲＣ表示するので８０Ｈｚにする必要があ
る。

【００７５】図８は、ＦＲＣデータ生成回路６２の内部
ブロック図である。同図において、図７に示す構成要素
と同一機能を有する回路ブロックおよび信号線には同一
符号を付してある。

【００７６】図８に示すＦＲＣデータ生成回路６２は、
データ変換回路７０と、選択回路７２とを有する。な
お、図中、７１はＦＲＣ表示データ線である。

【００７７】データ変換回路７０は、例えば、プログラ
マブルロジックアレー等で構成される。すなわち、論理
回路素子群を、後述する真理値表を実現するように組み
合わせて接続することにより構成される。そして、デー
タ変換回路７０には、表示データ線６１とランダム信号
線６５の情報が入力され、論理回路素子群の組合せに応
じて、ＦＲＣ表示データ線７１にＦＲＣ表示データを出
力する。

【００７８】選択回路７２は、信号線２４の情報にした
がって、ＦＲＣ表示データ線７１と表示データ線６１中
のＲ３〜Ｒ１のどちらかを選択して、ＦＲＣデータ線６
３へ出力する。要するに、信号線２４が５１２色モード
を指示している時は表示データ線６１が、４０９６色モ
ードを選択している時はＦＲＣ表示データ線７１がそれ
ぞれ選択される。このように、選択回路７２により、発
色数のモードを切り換えることができる。

【００７９】次に、データ変換回路７０の機能を図９を
用いて説明する。図９は、データ変換回路７０の真理値
表である。入力は、表示データ線６１とランダム信号線
６５であり、出力はＦＲＣ表示データ線７１である。同
図に示す真理値表は、１６レベルの階調表示を実現する
ために、階調レベル１４、１２、１０、８、６、４、
２、１は、ＦＲＣを用いて表示している。例えば、レベ
ル１４は、ランダム信号線６５の情報により、ＦＲＣ表
示データ線７１の「１１１」「１１０」を切り換えて表
示する。したがって、実際の輝度レベルは「１１１」と
「１１０」の輝度の中間レベルとなる。一方、これら以
外のＦＲＣを用いない階調レベルでは、二つの輝度レベ
ルの表示を切り換える必要がないので、ランダム信号線
６５の情報は意味を持たない。図中では、“ｘ”で示し
ている。

【００８０】なお、上記実施例では、複数のクロック信
号を発生する手段として、発振器７および９を有する例
を示したが、この手段は、これに限らない。例えば、１
の発振器のクロックを分周して、複数のクロック信号を
発生させてもよい。これは、後述する他の実施例につい
ても同様である。

【００８１】以上述べたように、本実施例によれば、４
０９６色モードと、５１２色のモードとを選択すること
ができる。また、５１２色のモードを選択して使用する
際に、表示制御に関わる回路部が６０Ｈｚで動作するの
で、消費電力を低減し、バッテリー使用時の操作時間を
長く確保することができる。ただし、本発明は、この例
に限ったわけではない。例えば、次に示すような実施例
もある。

【００８２】次に、本発明の第２実施例について、図面
を参照して説明する。

【００８３】図１０は、第２の実施例を示す情報処理装
置のブロック図である。同図において、図１に示す実施
例と同一の構成要素および信号については、同一符号を
付して、重複した説明を省略する。

【００８４】図中、８０は発色数の制御が可能な表示制
御回路、８１は表示制御回路８０へクロックを供給する
クロック線、８２はＶＲＡＭ８のアドレス線、８３はＶ
ＲＡＭ８のデータ線である。また、表示装置２３は４０
９６色モードで固定してある。表示制御回路８０は、発
色数制御回路２２から信号線２４を介して、情報を受取
り４０９６色モードと５１２色モードを選択できる。要
するに、この例は、発色モードを表示装置２３でなく表
示制御回路８０で切り換えているのが第１の実施例との
違いである。これ以外の構成および動作は、第１の実施
例と同じである。従って、重複した説明は省略する。そ
こで、ポイントである表示制御回路８０の詳細を次に示
す。

【００８５】図１１は、表示制御回路８０のブロック図
である。同図において、図１０に示す構成要素と同一機
能を有する回路ブロックおよび信号線には同一符号を付
してある。

【００８６】図１１に示す表示制御回路８０は、表示コ
ントローラ９３と、選択回路９０と、データ経路コント
ローラ９２と、発色数選択回路９５とを有する。なお、
図中、９１は表示タイミング信号線、９４は表示データ
線、９６は発色数選択回路９５を制御するタイミング信
号線である。

【００８７】表示コントローラ９３は、表示走査するた
めに順次ＶＲＡＭ８から情報を読み出すためのアドレス
情報を発生すると共に、そのアドレス情報が有効な期間
であることを示す表示タイミング情報を表示タイミング
信号線９１へ出力する。さらに、データ経路コントロー
ラ９２と発色数選択回路９５へ与えるタイミング信号も
生成する。

【００８８】選択回路９０は、表示タイミング信号線９
１の情報にしたがって、有効期間では表示コントローラ
９３が出力するアドレス情報を、有効期間以外ではアド
レスバス２のアドレス情報を選択する。したがって、図
１０に示すＣＰＵ１は、有効期間以外の期間でＶＲＡＭ
８へのアクセスができる。

【００８９】データ経路コントローラ９２は、データ線
８３を介してＶＲＡＭ８から読み出される情報の流れを
制御する。データ経路コントローラ９２において、ＣＰ
Ｕ１がアクセスしている情報はデータバス３へ、表示コ
ントローラ９３が発生したアドレスで読み出す表示情報
は、表示データ線９４へ振り分けられる。表示データ線
９４を介して発色数選択回路９５へ送られるのは４０９
６色の情報である。

【００９０】発色数選択回路９５は、信号線２４の情報
にしたがって、４０９６色の情報と、表示装置２３にお
いてＦＲＣ表示しない５１２色の情報に変換して表示デ
ータ線２５へ出力する。すなわち、発色数選択回路９５
は、発色数制御回路２２からの選択情報を受けて、表示
装置２３で表示する最大発色数を、選択情報が示すモー
ドに対応して選択する最大発色数選択手段としての機能
を有する。

【００９１】次に、発色数選択回路９５の詳細について
説明する。

【００９２】図１２は、発色数選択回路９５のブロック
図である。同図において、図１１に示す構成要素と同一
機能を有する回路ブロックおよび信号線には同一符号を
付してある。

【００９３】図１２に示す発色数選択回路９５は、タイ
ミング信号線９６のタイミングで情報をラッチするラッ
チ回路１０１および１０６と、ＦＲＣデータ除去回路１
０３と、選択回路１０５とを有する。なお、図中、１０
２は４０９６色表示データ線、１０４は５１２色表示デ
ータ線である。

【００９４】ラッチ回路１０１でラッチした情報は、４
０９６色表示データ線１０２を介してＦＲＣデータ除去
回路１０３へ送られる。ＦＲＣデータ除去回路１０３の
情報は、１２ビットであり、これを４ビットずつ３個の
ＦＲＣデータ除去回路１０３へ振り分ける。

【００９５】ＦＲＣデータ除去回路１０３は、例えば、
プログラマブルロジックアレー等で構成される。すなわ
ち、論理回路素子群を、後述する真理値表を実現するよ
うに組み合わせて接続することにより構成される。そし
て、ＦＲＣデータ除去回路１０３は、１６階調の情報の
うち表示装置２３においてＦＲＣ表示される情報を、Ｆ
ＲＣ表示しない適当な情報に変換する。したがって、５
１２色表示データ線１０４へ送られる情報は、４ビット
の構成であるが、実際には８階調の情報となり、３個の
ＦＲＣデータ除去回路の出力を併せて５１２色の表示情
報を構成する。ＦＲＣデータ除去回路１０３の詳細は、
後述する。

【００９６】選択回路１０５は、４０９６色表示データ
線１０２と５１２色表示データ線１０４の表示情報を信
号線２４にしたがって選択し、ラッチ回路１０６へ与え
る。ラッチ回路１０６は、この選択された情報をラッチ
し、表示データ線２５へ出力する。このような構成にす
ると、表示装置２３が発色数のモード切り換え機能を持
たずに済む。

【００９７】ＦＲＣデータ除去回路１０３の機能を図１
３を用いて説明する。図１３は、ＦＲＣデータ除去回路
１０３の動作を記述した真理値表である。入力は、４０
９６色表示データ線１０２、出力は５１２色表示データ
線１０４である。図９と同様に、ＦＲＣ表示するのは、
階調レベル１４、１２、１０、８、６、４、２、１であ
る。したがって、これらの情報は、最寄りの階調レベル
に変換する。同図に示したとおり、階調レベル１４はレ
ベル１５へ、１２は１３へ、１０は１１へ、８は９へ、
６は７へ、４は５へ、２は３へ、１は０へ変換する。こ
れら以外のレベルは変換しない。このような変換によ
り、１６階調の情報が８階調の情報になる。

【００９８】以上述べたように、第２の実施例では、発
色数のモード切り換え機能がない表示装置を使用する情
報処理装置でも、表示制御回路８０に発色数を切り換え
る手段を設けることで、５１２色表示モードに設定する
機能を実現できる。よって、表示制御に関わる回路部の
低消費電力化を図ることができる。

【００９９】次に、本発明の第３の実施例について、図
面を参照して説明する。

【０１００】図１４は、第３の実施例を示す情報処理装
置のブロック図である。同図において、図１に示す構成
要素と同一機能を有する回路ブロックおよび信号線には
同一符号を付してある。

【０１０１】本実施例において、図１に示す実施例と異
なる点は、モード選択部９の構成にある。すなわち、本
実施例のモード選択部９は、図１において用いられてい
る周波数制御回路２１を省略して、発色数制御回路２２
から出力される信号線２４の情報が、選択回路２０のク
ロック選択を制御する構成となっている。この点以外
は、図１の実施例と同じ構成および動作を有する。従っ
て、ここでは、重複した説明を避け、相違点を中心とし
て説明する。

【０１０２】第３の実施例では、発色数制御回路２２が
４０９６色モードの設定である場合、選択回路２０は、
発振器７のクロック信号（８０ＭＨｚ）を、５１２色モ
ードである場合、発振器１９のクロック信号（６０ＭＨ
ｚ）を選択する。要するに、クロックの切り換え動作
と、発色数の切り換え動作を連動して制御できる。よっ
て、発振器１９と４０９６色モードが同時に選択される
ことがない。同時に選択した場合、前述したように、Ｆ
ＲＣ表示のチラツキが発生し、画質の低下を招く。よっ
て、本実施例では、ソフトウエアが、誤って、画質低下
の要因となるようにハードウエアに情報を設定すること
を、防止できる。

【０１０３】なお、本実施例では、モード選択部９にお
いて、周波数制御回路２１を省略して、発色数制御回路
２２から出力される信号線２４の情報が、選択回路２０
のクロック選択を制御する構成を示したが、本発明はこ
れに限定されない。逆に、発色数制御回路２２を省略し
て、周波数制御回路２１から出力される情報に基づい
て、発色数の制御を行う構成としてもよい。これは、本
実施例に限らず、他の実施例についても同様である。

【０１０４】次に、本発明の第４の実施例について、図
面を参照して説明する。

【０１０５】図１５は、第４の実施例を示す情報処理装
置のブロック図である。同図において、図１に示す構成
要素と同一機能を有する回路ブロックおよび信号線には
同一符号を付してある。

【０１０６】本実施例において、図１に示す実施例と異
なる点は、発振器７，１９のクロックを選択する選択回
路として、選択回路１１０を有すること、および、電源
部に、バッテリー１４の電力残量を検出する電力残量検
出回路１１５を備えることにある。これらの点以外は、
図１の実施例と同じ構成および動作を有する。従って、
ここでは、重複した説明を避け、相違点を中心として説
明する。

【０１０７】図１５に示す選択回路１１０は、クロック
信号の切り換え時のハザード発生を防止する機能のある
選択回路である。なお、図中、１１１は発振器７のクロ
ック信号線、１１２は発振器１９のクロック信号線、１
１３は周波数制御回路２１が出力する選択信号線、１１
４は表示制御回路６に供給するクロック信号線、１１６
はバッテリー使用信号線である。

【０１０８】ところで、クロックを切り換え時には、ハ
ザードが発生することがあり得る。このため、表示制御
回路６が誤動作してＶＲＡＭ８の内容を破壊する可能性
がある。したがって、周波数制御回路２１への設定は、
システム立ち上げ時に限られ、ユーザが使用するプログ
ラム中でダイナミックに切り換えることは好ましくな
い。この問題を回避するため、第４の実施例において
は、選択回路１１０において、切り換え時にハザードが
発生しないように構成してある。これにより、ＣＰＵ１
は、任意のタイミングで周波数制御回路２１に情報設定
できる。選択回路１１０の構成の詳細については、後述
する。なお、本実施例で用いられる選択回路１１０は、
他の実施例においても用いることができることはいうま
でもない。

【０１０９】図１７は、選択回路１１０のブロック図で
ある。同図において、図１５に示す構成要素と同一機能
を有する回路ブロック及び同一信号線には同一符号を付
してある。

【０１１０】同図において、選択回路１１０は、反転回
路１２０〜１２２と、図５のラッチ回路３４と同一機能
を有するラッチ回路１２３〜１２６と、ＡＮＤ・ＯＲ回
路１２７とを有する。

【０１１１】反転回路１２１がクロック信号線１１１の
情報を反転するので、ラッチ回路１２３と１２４は、ク
ロック信号線１１１の立ち下がりで情報を保持する。同
様に、反転回路１２２がクロック信号線１１２の情報を
反転するので、ラッチ回路１２５と１２６は、クロック
信号線１１２の立ち下がりで情報を保持する。ラッチ回
路１２３と１２４、および、ラッチ回路１２５と１２６
は、同期化処理のため２段ラッチ構成にしてある。ラッ
チ回路１２４は、選択信号線１１３の情報を同期化し
て、ＡＮＤ・ＯＲ回路１２７へ出力する。同様に、ラッ
チ回路１２６は、反転回路１２０が選択信号線１１３の
反転した情報を同期化して、ＡＮＤ・ＯＲ回路１２７へ
出力する。

【０１１２】ＡＮＤ・ＯＲ回路１２７においては、クロ
ック信号線１１１のクロック信号が立ち下がりで切り換
わるため、クロック信号線１１４にハザードが発生する
ことは無い。同様に、クロック信号線１１２のクロック
信号が立ち下がりで切り換わるため、クロック信号線１
１４にハザードが発生することは無い。

【０１１３】このように、本実施例によれば、簡単な回
路で、ハザードの発生を防止できる選択回路１１０を構
成することができる。

【０１１４】また、電力残量検出回路１１５は、バッテ
リー１４における残留電力を検出することができる。Ｃ
ＰＵ１は、この検出情報をリードすることにより、バッ
テリー１４に蓄えた電力残量を監視して、その結果、特
定の残量まで下がったことを認識した時に、５１２色モ
ードで低電力動作できるように、発色数制御回路２２と
周波数制御回路２１に情報を設定すことができる。ＲＡ
Ｍ４に常駐しているシステムプログラムに上記機能を組
み込めば、バッテリー１４の電力が残り少なくなると、
ユーザが意識することなく、自動的に低消費電力モード
に移行し、より長い操作可能時間を確保できる。

【０１１５】図１８は、電力残量検出回路１１５のブロ
ック図である。同図において、図１５に示す構成要素と
同一機能を有する回路ブロックおよび同一信号線には同
一符号を付してある。

【０１１６】同図において、電力残量検出回路１１５
は、デコーダ回路１３２と、ＡＮＤ回路１３３と、時間
計測を行なうタイマ１３４と、バッファ回路１３６とを
有する。なお、図中、１３０はアドレス線、１３１は有
効信号線、１３５はタイマ１３４が時間情報を出力する
信号線である。また、アドレスバス２は、図５に示す発
色数制御回路２２と同様に、アドレス線１３０と有効信
号線１３１で構成される。

【０１１７】タイマ１３４は、バッテリー使用信号線１
１６の情報を入力して、バッテリー１４が電力を供給し
ている期間（放電期間）と、バッテリー１４に電力が供
給されている期間（充電期間）とを検知することができ
る。充電期間では、その間、タイマ１３４は、時間情報
をカウントアップし、放電期間では、その間、時間情報
をカウントダウンする。従って、タイマ１３４の時間情
報が大きいことは、バッテリー１４の電力残量が多いこ
とを示す。ここで、タイマ１３４には、上限値を設けて
おく。この上限値は、容量分完全に充電された状態を想
定して決定する。この状態は、例えば、予め実験する
か、計算によって、設定することができる。

【０１１８】デコーダ回路１３２は、バッファ回路１３
６に割り当てたアドレス信号をＡＮＤ回路１３３に出力
する。ＡＮＤ回路１３３は、アドレス線１３０がバッフ
ァ回路１３６のアドレスを示しており、且つ、有効信号
線１３１が有効なリードサイクルであることを示してい
ることをバッファ回路１３６に伝える。この時、バッフ
ァ回路１３６は、デジタル出力線１３５の情報をデータ
バス３に出力する。一方、これ以外の時は、データバス
３に対してハイインピーダンス状態となる。このような
リード動作により、ＣＰＵ１は、タイマ１３４の時間情
報、すなわち、バッテリー１４の電力残量情報を取り込
むことができる。

【０１１９】以上述べたような構成で、電力残量検出回
路１１５を実現することができる。第４の実施例による
と、バッテリー１４の電力が残り少なくなると、ユーザ
が意識することなく、自動的に低消費電力モードに移行
し、より長い操作可能時間を確保できる。ここで、この
低消費電力モードへの自動的移行は、例えば、図１６に
示すような比較的簡単なソフトウエアで実現できる。

【０１２０】図１６は、このためのプログラムの一例と
して、タイマ割り込みルーチンに組み込んだ場合のフロ
ーチャートを示す。

【０１２１】ＣＰＵ１は、所定のタイマ割込みがある
と、この割込み処理を行なう（ステップ１６０１）。つ
いで、電力残量検出回路１１５の電力残量情報をリード
する（ステップ１６０２）。読み込んだ電力残量情報に
ついて、予め基準として設定してある所定の電力残量値
と比較する（ステップ１６０３）。読み込んで電力残量
情報が、所定電力残量値より低い場合、発色数制御回路
２２に、５１２色の選択情報を設定する（ステップ１６
０４）。そして、周波数制御回路２１に発振器１９の選
択情報を設定する（ステップ１６０５）。一方、読み込
んだ電力残量情報が、所定電力残量値より低くない場
合、そのまま、通常のモードを続行する。

【０１２２】ここで、上記所定の電力残量値は、例え
ば、バッテリー１４から全負荷に対して電力が供給され
ているとしたときの、電力残量値と計数値との関係を、
予め実験、計算等で求めておいて設定する。なお、全負
荷ではなく、主要負荷について供給される電力に基づい
て、決定してもよい。

【０１２３】なお、本実施例では、バッテリー１４の電
力残量を充電期間と放電期間を調べることにより検出す
る例を示したが、本発明は、これに限定されない。例え
ば、電力残量検出回路１１５に、充電電流および放電電
流を測定する回路と、それらの測定結果を積分して、バ
ッテリー１４の電力残量を求める構成としてもよい。ま
た、バッテリー１４として、その電力残量の減少と共
に、その端子電圧が低下する構造のバッテリーを用いて
いる場合には、バッテリー１４の端子電圧を監視するこ
とにより、同様のモード選択制御を行なうことができ
る。

【０１２４】図２３に、後者の場合の電圧検出回路の構
成の一例を示す。同図に示す電圧検出回路は、図１８に
示す電力残量検出回路１１５におけるタイマ１３４を、
Ａ／Ｄ変換回路１３４ａに置き換えて、バッテリー１４
の電力供給ライン１６の電圧を取り込んで、バッテリー
１４の端子電圧を検知するようにしたものである。この
場合、図１６に示すフローチャートは、ステップ１６０
２で、電力供給ライン１６の電圧レベルをリードし、ス
テップ１６０３で、読み込んで電圧値を、予め基準とし
て設定してある所定電圧レベルと比較するように、両ス
テップの内容をそれぞれ変更すればよい。

【０１２５】次に、本発明の第５の実施例について、図
面を参照して説明する。

【０１２６】図１９は、第５の実施例を示す情報処理装
置のブロック図である。同図において、図１０におよび
図１４に示す構成要素と同一機能を有する回路ブロック
および同一信号線には、同一符号を付してある。

【０１２７】本実施例は、第２の実施例と同様に、表示
制御回路８０において、発色数の選択を行なっている。
第２の実施例と異なる点は、発色数制御回路２２が出力
する信号線２４の情報を、選択回路２０の選択情報とし
ていることである。これにより、第３の実施例と同様
に、ソフトウエアが、誤って、画質低下の要因となるよ
うにハードウエアに情報を設定することを防止できる。
他の構成については、上記実施例と同様であるので、こ
こでは、説明を省略する。

【０１２８】次に、本発明の第６の実施例について、図
面を参照して説明する。

【０１２９】図２０は、第６の実施例を示す情報処理装
置のブロック図である。同図において、図１０および図
１５に示す構成要素と同一機能を有する回路ブロックお
よび同一信号線には、同一符号を付してある。

【０１３０】本実施例は、第２の実施例と同様に、表示
制御回路８０で、発色数の選択を行なっている。また、
第４の実施例と同様に、ハザード防止機能を有する選択
回路１１０と、電力残量検出回路１１５とを備えてい
る。

【０１３１】本実施例は、第４の実施例と同様に、選択
回路１１０において切り換え時にハザードが発生しない
ので、ＣＰＵ１は、任意のタイミングで周波数制御回路
２１に情報設定できる。

【０１３２】また、電力残量検出回路１１５は、バッテ
リー１４の電力残量を検出することができる。すなわ
ち、ＣＰＵ１は、定期的に電力残量検出回路１１５を介
してバッテリー１４の電力残量を監視する。そして、Ｃ
ＰＵ１は、電力残量が特定のレベルまで下がったことを
認識した時に、５１２色モードで低電力動作できるよう
に、発色数制御回路２２と周波数制御回路２１に情報を
設定することができる。ＲＡＭ４に常駐しているシステ
ムプログラムに上記機能を組み込めば、バッテリー１４
の電力が残り少なくなると、ユーザが意識することな
く、自動的に低消費電力モードに移行し、より長い操作
可能時間を確保できる。

【０１３３】次に、本発明の第７の実施例について、図
面を参照して説明する。

【０１３４】図２１は、第７実施例を示す映像処理装置
のブロック図である。同図において、図２０に示す構成
要素と同一機能を有する回路ブロックおよび同一信号線
には、同一符号を付してある。本実施例は、映像信号入
力回路１４０を備えていることを除き、図２０に示す実
施例同様に構成される。なお、キーボードコントローラ
１０およびキーボード１１は、図示を省略してある。も
っとも、これらを省略した装置であってもよい。具体的
には、映像再生装置とすることができる。

【０１３５】映像信号入力回路１４０は、例えば、ビデ
オテープレコーダ、テレビチューナ、、ビデオディスク
再生装置等からのビデオ信号（ＮＴＳＣ、ＰＡＬ等）１
４１の入力を受け付け、ビデオ信号１４１の映像情報を
ＶＲＡＭ８ヘ転送する。映像信号入力回路１４０は、こ
の際、リアルタイム処理を実現するため、アドレスバス
２にアドレス情報を出力して、ＣＰＵ１を介することな
く、映像情報をＶＲＡＭ８へ直接転送する機能を有す
る。ＶＲＡＭ８へ転送された映像情報は、表示制御回路
８０によって、表示装置２３へ転送される。これによ
り、ビデオ信号１４１の映像情報を、表示装置２３に表
示することができる。

【０１３６】また、本実施例においても、上述した実施
例と同様に、電力残量検出回路１１５は、バッテリー１
４の電力残量を検出する。すなわち、ＣＰＵ１は、電力
残量検出回路１１５を介してバッテリー１４の電力残量
を監視する。そして、ＣＰＵ１は、バッテリー１４の電
力残量が所定値より低くなったとき、上述したように、
動作モードを低電力モードに切り換える。これにより、
映像信号の再生時間をより長く確保することができる。

【０１３７】次に、本発明の第８の実施例について、図
面を参照して説明する。

【０１３８】図２２に、第８実施例において、実行され
る操作をガイドする表示画面の例を示す。本実施例の情
報処理装置は、上記した各実施例および後述する各実施
例のいずれにも適用可能である。従って、ハードウエア
構成を特に図示しないが、ここでは、図１に示すハード
ウエアを用いる場合を想定して説明する。

【０１３９】本実施例は、図２２に示すように、マルチ
ウィンドウ機能を有する例である。同図では、ＣＰＵ１
により、表示装置２３の画面２３０に、コントロールパ
ネル２３１、アプリケーション（１）２３２およびアプ
リケーション（２）２３３の３ウィンドウが開いてい
る。

【０１４０】コントロールパネル２３１は、通常は、例
えば、表示装置２３の画面の明るさ、キーボード１１の
ミスタッチ等の警告音の音量等を設定するためのもので
ある。本実施例では、この他に、低消費電力モードの設
定を行なうための領域が定義される。

【０１４１】これによって、ユーザは、モードの設定
を、マニュアルで行なうことが容易に行なえる。また、
アプリケーションの実行中であっても、コントロールパ
ネル２３１を開くことで、モードの切換を実行すること
ができる。

【０１４２】また、コントロールパネル２３１に、自動
的なモードの変更が行なわれないように、自動モード切
り換えの停止を定義する領域を設けることもできる。

【０１４３】なお、本実施例の場合、入力装置に、マウ
ス等の位置指示装置をさらに設けてもよい。

【０１４４】次に、第９の実施例について、図面を参照
して説明する。

【０１４５】図２４は、第９の実施例を示す情報処理装
置のブロック図である。同図において、図１に示す構成
要素と同一機能を有する回路ブロックおよび同一信号線
には、同一符号を付してある。

【０１４６】本実施例において、第１の実施例と異なる
点は、ＶＲＡＭ８の代わりに、別々の電源ラインがつな
がっているＶＲＡＭ１５０とＶＲＡＭ１５１の２ブロッ
ク構成にしたこと、および、ＶＲＡＭ１５１への電源供
給を制御するＶＲＡＭ電源制御回路１５４を備えたこと
にある。従って、ここでは、重複した説明を避け、相違
点を中心として説明する。

【０１４７】図２４に示すＶＲＡＭ１５０は、第１の実
施例で説明したＮ色表示に必要なメモリ容量を有してい
る。一方、ＶＲＡＭ１５１は、ＶＲＡＭ１５０と併用す
ることで、（Ｎ＋Ｍ）色の表示が可能になるようなメモ
リ容量を有している。これらＶＲＡＭ１５０と１５１
は、共通の信号線を用いて、表示制御回路６との間で、
表示情報の受け渡しを行う。この共通信号線は、アドレ
ス情報と制御情報を伝達する信号線１５２と、データ情
報を伝達する信号線１５３である。

【０１４８】また、ＶＲＡＭ１５０は、電源ライン１７
を介して電源回路１２から電力が供給される。これに対
して、ＶＲＡＭ１５１は、電源ライン１５５を介してＶ
ＲＡＭ電源制御回路１５４から電力が供給される。ＶＲ
ＡＭ電源制御回路１５４は、信号線２４の選択情報によ
って、ＶＲＡＭ１５１への電力供給を制御する。信号線
２４の情報が、Ｎ色のモードを示している時には電力供
給を停止し、逆に、（Ｎ＋Ｍ）色のモードを示している
時には電力供給する。このようなＶＲＡＭ電源制御回路
１５４は、リレー回路を利用することで容易に実現する
ことができる。

【０１４９】従って、Ｎ色のモードで使用する場合に
は、ＶＲＡＭ１５１の消費電力が０になり、消費電力を
低減できる。

【０１５０】以下に、ＶＲＡＭ１５０と１５１の詳細構
成について図面を用いて説明する。とくに、解像度が８
００×６００ドットで、発色数Ｎが５１２色、発色数
（Ｎ＋Ｍ）が４０９６色の場合を例に挙げて説明する。

【０１５１】図２５は、ＶＲＡＭ１５０の詳細を示すブ
ロック図である。同図において、図２４に示す構成要素
と同一機能を有する回路ブロックおよび同一信号線に
は、同一符号を付してある。ここでは、メモリ素子が６
４ｋワード×４ビット構成の日立製“ＨＭ５３４６１シ
リーズ”を使用している。このメモリ素子を２個使用す
ることで、８００×６００ドットの解像度で２値の表示
情報を格納できる。この２値の表示情報を１プレーンと
定義する。

【０１５２】この定義に従って、ＶＲＡＭ１５０は、８
００×６００ドットの解像度で５１２色の表示情報を格
納するために、９プレーンの構成（図中プレーン＃０〜
８）としてある。各メモリ素子へ与えるアドレス情報
（Ａ７〜Ａ０）およびＲＡＳ（row address strobe）、
ＣＡＳ(column address strobe)など６つの制御情報
は、信号線１５２を解して供給される。また、図中に示
すとおり、１プレーン内の２個のメモリ素子は、８ビッ
トのデータバス構成（Ｄ７〜Ｄ０およびＳＤ７〜ＳＤ
０）とできる。このように構成された信号線１５３を介
して、表示情報の受け渡しが行われる。このように、８
００×６００ドットで５１２色表示できるＶＲＡＭ１５
０を構成することができる。

【０１５３】同様に、図２６は、ＶＲＡＭ１５１の詳細
を示すブロック図である。同図において、図２４に示す
構成要素と同一機能を有する回路ブロックおよび同一信
号線には、同一符号を付してある。基本的には，ＶＲＡ
Ｍ１５０と同じ構成であり、異なっている点は、３つの
プレーン構成（プレーン＃９〜１１）となっていること
である。このようなＶＲＡＭ１５１とＶＲＡＭ１５０を
併用することで、８００×６００ドットで４０９６色可
能な表示情報を格納できる。

【０１５４】以上述べたように、本実施例によれば、５
１２色のモードを選択して使用する際に、第１の実施例
における効果に加えて、ＶＲＡＭ１５１の消費電力を０
にできるので、消費電力を低減し、バッテリー使用時の
操作可能時間を長く確保することができる。

【０１５５】次に、第１０の実施例について、図面を参
照して説明する。

【０１５６】図２７は、第１０の実施例を示す情報処理
装置のブロック図である。同図において、図２４に示す
構成要素と同一機能を有する回路ブロックおよび同一信
号線には、同一符号を付してある。

【０１５７】本実施例において、第９の実施例と異なる
点は、ＶＲＡＭ電源制御回路１５４を削除し、ＶＲＡＭ
１５０と１５１が、共に電源ライン１７を介して、電源
回路１２から電力供給を受けることと、新たに、ＶＲＡ
Ｍ制御回路１６０を備えたことにある。また、本実施例
の効果として、Ｎ色のモードを選択した場合にＶＲＡＭ
１５１の消費電力を低減するという狙いは、第９の実施
例と同じである。従って、ここでは、重複した説明を避
け、相違点を中心として説明する。

【０１５８】図２７に示すＶＲＡＭ制御回路１６０は、
信号線１５２のアドレス情報と制御情報をマスクする機
能を有している。具体的な動作としては、信号線２４の
情報が（Ｎ＋Ｍ）色のモードを示している場合には、信
号線１５２のアドレス情報と制御情報がそのまま信号線
１６１へ出力される。一方、信号線２４の情報がＮ色の
モードを示している場合には、信号線１５２のアドレス
情報と制御情報は無視されて、信号線１６１の信号は固
定レベルとなり、ＶＲＡＭ１５１内の全てのメモリ素子
はスタンバイ状態となる。

【０１５９】スタンバイ状態においては、メモリ素子の
消費電力はかなり低い。具体例として、日立製“ＨＭ５
３４６１シリーズ”の場合で、素子１個当たりの消費電
力は、通常動作時に最大６００ｍＷであるのに対して、
スタンバイ時に最大４０ｍＷである。このように、１桁
以上低い消費電力に抑えることができるため、低電力化
の効果は大きい。

【０１６０】以下に、ＶＲＡＭ制御回路１６０の詳細構
成について図面を用いて説明する。

【０１６１】図２８は、ＶＲＡＭ２１６の詳細を示すブ
ロック図である。同図において、図２７に示す構成要素
と同一機能を有する回路ブロックおよび同一信号線に
は、同一符号を付してある。図中、１７０は論理回路で
あり、信号線１５２の情報と信号線２４の情報の論理情
報を信号線１６１へ出力する。

【０１６２】信号線２４の情報がＮ色のモードを示す場
合、その信号レベルが１になり、（Ｎ＋Ｍ）色のモード
を示す場合、その信号レベルが０になる。従って、Ｎ色
モードの時、信号線１６１の各信号レベルは全て１とな
り、信号線１６１につながっているメモリ素子は、全て
スタンバイ状態になる。逆に、（Ｎ＋Ｍ）色モードの
時、信号線１５２の情報は、そのままの信号レベルで信
号線１６１へ伝達できる。このように、ＶＲＡＭ制御回
路１６０は、Ｎ色のモード時には、ＶＲＡＭ１５１をス
タンバイ状態に、（Ｎ＋Ｍ）色のモード時には、ＶＲＡ
Ｍ１５１を通常動作状態にすることができる。

【０１６３】以上述べたように、本実施例によれば、Ｎ
色のモードを選択して使用する際に、第１の実施例にお
ける効果に加えて、ＶＲＡＭ１５１の消費電力を、例え
ば、１桁以上低減することが期待できるので、消費電力
を低減し、バッテリー使用時の、情報処理装置の操作可
能時間を長く確保することができる。

【０１６４】上述した各実施例では、液晶を用いて表示
装置の例を示したが、本発明は、これに限定されない。
クロック周波数を変更して、表示色数を変える表示装置
に広く適用することができる。

【０１６５】

【発明の効果】以上説明したように、本発明によれば、
発色数のモード切り換え機能を持つ表示装置を用いる場
合に、表示色数および動作周波数を選択して、多色表示
させることができる。

【０１６６】また、本発明によれば、使用状態におい
て、消費電力を低減し、バッテリー使用時の操作可能時
間を長く確保することができる。

【０１６７】また、構成要素の一部を変更したり、また
は、一部に構成要素を付加したりすることで、さらに、
次のような効果を期待することができる。

【０１６８】表示制御回路に発色数を切り換える手段を
設ける場合には、発色数のモード切り換え機能がない表
示装置を使用する情報処理装置でも、発色数の少ない表
示モードに設定できる。よって、表示制御に関わる回路
部の低消費電力化を図ることができる。

【０１６９】また、クロックの切り換え動作と、発色数
の切り換え動作を連動して制御できるように構成すれ
ば、周波数の低い発振器と、多色モードが同時に選択さ
れることがない。従って、ソフトウエアがハードウエア
に誤った情報を設定することにより、ＦＲＣ表示のチラ
ツキが発生し画質の低下を招くことを防止できる。

【０１７０】さらに、電力残量検出回路を設ける場合に
は、バッテリーの電力が残り少なくなると、ユーザが意
識することなく自動的に低消費電力モードに移行し、よ
り長い操作可能時間を確保できる。

【０１７１】さらに、クロック切り換え時にハザードが
発生しない選択回路を選ぶことにより、表示制御回路の
誤動作の発生を防止することができる。

【図面の簡単な説明】

【図１】図１は、本発明の情報処理装置の第１実施例の
構成を示すブロック図である。

【図２】図２は、本発明の実施例で用いられる発色数制
御回路の動作を示すタイムチャートである。

【図３】図３は、本発明の実施例に付加することができ
る不使用時の節電機能の動作手順を示すフローチャート
である。

【図４】図４は、上記第１の実施例において、動作モー
ドを決定する選択プログラムの決定手順を示すフローチ
ャートである。

【図５】図５は、本発明の実施例で用いることができる
発色数制御回路の詳細を示すブロック図である。

【図６】図６は、本発明の実施例に用いることができる
表示装置の詳細を示すブロック図である。

【図７】図７は、図６に示した表示装置の構成要素であ
るＦＲＣ回路の詳細を示すブロック図である。

【図８】図８は、図７に示したＦＲＣ回路の構成要素で
あるＦＲＣデータ生成回路の詳細を示すブロック図であ
る。

【図９】図９は、図８に示したＦＲＣデータ生成回路の
構成要素であるデータ変換回路の真理値表を示す説明図
である。

【図１０】図１０は、本発明の情報処理装置の第２実施
例の構成を示すブロック図である。

【図１１】図１１は、図１０に示した実施例において用
いられる表示制御回路の詳細を示すブロック図である。

【図１２】図１２は、図１１に示した表示制御回路の構
成要素である発色数選択回路の詳細を示すブロック図で
ある。

【図１３】図１３は、図１２に示した発色数選択回路の
構成要素であるＦＲＣデータ除去回路の真理値表を示す
説明図である。

【図１４】図１４は、本発明の情報処理装置の第３実施
例の構成を示すブロック図である。

【図１５】図１５は、本発明の情報処理装置の第４実施
例の構成を示すブロック図である。

【図１６】図１６は、第４実施例で用いられる自動モー
ド選択機能の選択手順を示すフローチャートである。

【図１７】図１７は、図１５に示した選択回路の詳細を
示すブロック図である。

【図１８】図１８は、図１５に示した電力残量検出回路
の詳細を示すブロック図である。

【図１９】図１９は、本発明の情報処理装置の第５実施
例の構成を示すブロック図である。

【図２０】図２０は、本発明の情報処理装置の第６実施
例の構成を示すブロック図である。

【図２１】図２１は、本発明の情報処理装置の第７実施
例の構成を示すブロック図である。

【図２２】図２２は、本発明の情報処理装置の第８実施
例において、実行される操作をガイドする表示画面の例
を示す説明図である。

【図２３】図２３は、バッテリーの端子電圧を検出する
電圧検出回路の一例を示すブロック図である。

【図２４】図２４は、本発明の情報処理装置の第９実施
例の構成を示すブロック図である。

【図２５】図２５は、第９実施例において用いられるＶ
ＲＡＭの構成を示すブロック図である。

【図２６】図２６は、第９実施例において用いられるＶ
ＲＡＭの詳細な構成を示すブロック図である。

【図２７】図２７は、本発明の情報処理装置の第１０実
施例の構成を示すブロック図である。

【図２８】図２８は、第１０実施例において用いられる
ＶＲＡＭの詳細な構成を示すブロック図である。

【符号の説明】 【符号の説明】

１…ＣＰＵ、６…表示制御回路、８…ＶＲＡＭ、１０…
キーボードコントローラ、１１…キーボード、１２…電
源回路、１４…バッテリー、２１…周波数制御回路、２
２…発色数制御回路、２３…表示装置、４４…ＦＲＣ回
路、６２…ＦＲＣデータ生成回路、７０…データ変換回
路、８０…表示制御回路、９５…発色数選択回路、１０
３…ＦＲＣデータ除去回路、１１０…選択回路、１１５
…電力残量検出回路、１５０…ＶＲＡＭ、１５１…ＶＲ
ＡＭ、１５４…ＶＲＡＭ電源制御回路、１６０…ＶＲＡ
Ｍ制御回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 古橋 勉 神奈川県横浜市戸塚区吉田町292番地 株式会社 日立製作所 マイクロエレク トロニクス機器開発研究所内 (72)発明者 高橋 孝次 千葉県茂原市早野3300番地 株式会社 日立製作所 電子デバイス事業部内 (72)発明者 藤巻 文一 神奈川県海老名市下今泉810番地 株式 会社 日立製作所 オフィスシステム事 業部内 (72)発明者 伊佐治 光一 神奈川県海老名市下今泉810番地 株式 会社 日立製作所 オフィスシステム事 業部内 (56)参考文献 特開 平２−251890（ＪＰ，Ａ) 特開 平５−341745（ＪＰ，Ａ) 特開 昭63−106791（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 5/02 G09G 3/20 G09G 3/36 G02F 1/133

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】多色表示可能な情報処理装置において、 ＣＰＵ（中央演算処理装置）と、 表示情報を格納する表示メモリと、 上記表示情報を、決められた発色数の中で多色表示する
   表示装置と、 上記ＣＰＵと上記表示メモリとの間での情報の受け渡し
   を制御すると共に、上記表示メモリに格納された表示情
   報を定期的に読み出して表示装置に送る表示制御回路
   と、 発色数が少なくかつ低周波数で動作する第１のモード
   と、発色数が多くかつ高周波数で動作する第２のモード
   の少なくとも２つのモードの内、いずれかのモードを選
   択して選択情報を出力するモード選択部と、 周波数が異なる複数のクロック信号を発生するクロック
   信号発生部とを有し、 上記選択情報を受けて、上記クロック信号発生部から出
   力される複数のクロック信号のうち、選択情報が示すモ
   ードに対応する周波数のクロック信号を選択して、少な
   くとも上記表示制御回路に出力させるクロック選択回路
   と、 上記選択情報を受けて、表示装置で表示する最大発色数
   を、選択情報が示すモードに対応して選択する最大発色
   数選択手段とを備え、 上記ＣＰＵは、モード選択部に対して、いずれのモード
   を選択するかの指示を行なう手段を有することを特徴と
   する情報処理装置。
2. 【請求項２】請求項１記載の情報処理装置において、上
   記クロック選択回路は、クロック信号を選択する際、現
   在選択されているクロック信号と、新に選択されたクロ
   ック信号とを同期化して切り換える、ハザード防止機能
   を有する切換回路を備える。
3. 【請求項３】請求項２記載の情報処理装置において、電
   力を供給するためのバッテリーと、このバッテリーの電
   力残量を検出する電力残量検出回路とをさらに備え、 上記ＣＰＵは、電力残量検出回路の検出結果を監視し
   て、バッテリーの電力残量が予め設定した電力残量値よ
   り低くなったとき、上記第１のモードを選択する指示
   を、モード選択部に対して行なうものである。
4. 【請求項４】請求項３記載の情報処理装置において、ユ
   ーザが指示を入力することができる入力装置をさらに備
   え、 上記ＣＰＵは、入力装置からの指示を受け付けて、モー
   ドの選択指示を行なうことができるものである。
5. 【請求項５】請求項４記載の情報処理装置において、上
   記ＣＰＵは、表示装置の画面に、コントロール用ウィン
   ドウを生成して、該ウィンドウ上にモード選択の領域を
   表示して、ユーザの選択操作を受け付ける手段をさらに
   備える。