JP3192087B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3192087B2 JP3192087B2 JP15444596A JP15444596A JP3192087B2 JP 3192087 B2 JP3192087 B2 JP 3192087B2 JP 15444596 A JP15444596 A JP 15444596A JP 15444596 A JP15444596 A JP 15444596A JP 3192087 B2 JP3192087 B2 JP 3192087B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- semiconductor device
- insulating film
- conductor pattern
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
半導体装置の製造方法に係り、特に、ＳＢＣ（ソルダボ
ールコネクト）法を用いた半導体装置の実装に関する。
半導体装置の製造方法に係り、特に、ＳＢＣ（ソルダボ
ールコネクト）法を用いた半導体装置の実装に関する。
【０００２】
【従来の技術】ＩＣ、ＬＳＩ等の半導体装置は、実装基
板上の回路パターンに半田等を用いて接続されている。
近年、素子の微細化および装置の小型化に対応して、Ｓ
ＢＣ法と指称される、半田ボールを用いて回路基板上に
半導体パッケージを接続する方法が提案されている。こ
の方法によれば、実装基板上の回路パターンに位置決め
を行い、載置して加熱し固着すればよく、実装が容易で
あることから、注目されている。
板上の回路パターンに半田等を用いて接続されている。
近年、素子の微細化および装置の小型化に対応して、Ｓ
ＢＣ法と指称される、半田ボールを用いて回路基板上に
半導体パッケージを接続する方法が提案されている。こ
の方法によれば、実装基板上の回路パターンに位置決め
を行い、載置して加熱し固着すればよく、実装が容易で
あることから、注目されている。
【０００３】この一例として、図１８に示すように、両
面に回路パターンの形成されたＴＡＢテープ２０１上に
フェイスダウンで半導体チップ２０２を接続し、この周
囲に金属板からなる支持体２０３を接着剤を介して固着
するとともに、このＴＡＢテープ２０１に形成されたヴ
ィアホールＨを介して裏面にソルダーボール２０４を配
設し、表面側を封止樹脂２０５によって封止してなるい
わゆるＴＢＧＡ（TapeBall Grid Aray ）方式がある。
面に回路パターンの形成されたＴＡＢテープ２０１上に
フェイスダウンで半導体チップ２０２を接続し、この周
囲に金属板からなる支持体２０３を接着剤を介して固着
するとともに、このＴＡＢテープ２０１に形成されたヴ
ィアホールＨを介して裏面にソルダーボール２０４を配
設し、表面側を封止樹脂２０５によって封止してなるい
わゆるＴＢＧＡ（TapeBall Grid Aray ）方式がある。
【０００４】この方式では、グランドプレーン（接地ラ
イン）を形成する場合、両面に回路パターンの形成され
たＴＡＢ基板（Tape Automated Bonding）の半田ボール
接続のための領域にヴィアホールを介して設けられる。
この構造ではグランドプレーンの設置場所は半田ボール
形成領域の裏面に限定されてため、チップからグランド
プレーンまでの距離が大きく、このためチップから外部
端子である半田ボールまでの伝送路が長く、信号の伝送
速度の向上を阻む原因の一つとなっていた。
イン）を形成する場合、両面に回路パターンの形成され
たＴＡＢ基板（Tape Automated Bonding）の半田ボール
接続のための領域にヴィアホールを介して設けられる。
この構造ではグランドプレーンの設置場所は半田ボール
形成領域の裏面に限定されてため、チップからグランド
プレーンまでの距離が大きく、このためチップから外部
端子である半田ボールまでの伝送路が長く、信号の伝送
速度の向上を阻む原因の一つとなっていた。
【０００５】また、絶縁性テープへのヴィアホールの形
成は、パンチングによってなされるため、高集積化・高
精度化に対応するのは極めて困難であった。
成は、パンチングによってなされるため、高集積化・高
精度化に対応するのは極めて困難であった。
【０００６】上述したように、従来の方法では、両面で
の回路パターンの位置合わせが困難である上、コストが
高くまた、高集積化、高精度化に対応するのは極めて困
難であるという問題があった。このような問題はグラン
ドプレーンの形成のみならず、電源プレーンの形成につ
いても同様の問題があった。
の回路パターンの位置合わせが困難である上、コストが
高くまた、高集積化、高精度化に対応するのは極めて困
難であるという問題があった。このような問題はグラン
ドプレーンの形成のみならず、電源プレーンの形成につ
いても同様の問題があった。
【０００７】
【発明が解決しようとする課題】このように従来のＴＢ
ＧＡ方式の半導体装置においては、グランドプレーンや
電源プレーンの形成に際し、両面での回路パターンの位
置合わせが困難である上、コストが高くまた、高集積
化、高精度化には限界があった。
ＧＡ方式の半導体装置においては、グランドプレーンや
電源プレーンの形成に際し、両面での回路パターンの位
置合わせが困難である上、コストが高くまた、高集積
化、高精度化には限界があった。
【０００８】本発明は、前記実情に鑑みてなされたもの
で、製造が容易であってかつ、高集積化、高精度化に際
しても、実装が容易で信頼性の高い半導体装置を提供す
ることを目的とする。
で、製造が容易であってかつ、高集積化、高精度化に際
しても、実装が容易で信頼性の高い半導体装置を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】そこで本発明の第１の特
徴は、裏面側に導体パターンを具備してなる絶縁性テー
プと、前記絶縁性テープの裏面側に貼着せしめられた支
持基板と、前記導体パターンと電気的に接続せしめられ
た半導体チップと、前記絶縁性テープの裏面側の前記導
体パターン上に、前記導体パターンと交差するように配
設された帯状導体と、前記導体パターンに接続されると
ともに、表面に突出せしめられた半田ボールとを具備し
たことにある。
徴は、裏面側に導体パターンを具備してなる絶縁性テー
プと、前記絶縁性テープの裏面側に貼着せしめられた支
持基板と、前記導体パターンと電気的に接続せしめられ
た半導体チップと、前記絶縁性テープの裏面側の前記導
体パターン上に、前記導体パターンと交差するように配
設された帯状導体と、前記導体パターンに接続されると
ともに、表面に突出せしめられた半田ボールとを具備し
たことにある。
【００１０】望ましくは、前記帯状導体は、前記導体パ
ターンの上層を覆う絶縁膜を介して配設された帯状の枠
体であり、前記絶縁膜に形成されたヴィアホールを介し
て前記導体パターンの少なくとも１つに接続され、グラ
ンドプレーンまたは電源プレーンを構成する。
ターンの上層を覆う絶縁膜を介して配設された帯状の枠
体であり、前記絶縁膜に形成されたヴィアホールを介し
て前記導体パターンの少なくとも１つに接続され、グラ
ンドプレーンまたは電源プレーンを構成する。
【００１１】望ましくは、前記帯状導体は、前記導体パ
ターンの先端から前記半田ボールの間の領域に設けられ
る。
ターンの先端から前記半田ボールの間の領域に設けられ
る。
【００１２】望ましくは、前記帯状導体は、前記導体パ
ターンの上層を覆う絶縁膜を介して貼着せしめられた二
重構造の枠状体からなり、前記絶縁膜に形成されたヴィ
アホールを介して前記導体パターンの少なくとも１つに
それぞれ接続され、グランドプレーンおよび電源プレー
ンを構成する。
ターンの上層を覆う絶縁膜を介して貼着せしめられた二
重構造の枠状体からなり、前記絶縁膜に形成されたヴィ
アホールを介して前記導体パターンの少なくとも１つに
それぞれ接続され、グランドプレーンおよび電源プレー
ンを構成する。
【００１３】望ましくは、前記帯状導体は、前記導体パ
ターンの上層を覆う絶縁膜を介して貼着せしめられた２
分割の帯状枠体からなり、前記絶縁膜に形成されたヴィ
アホールを介して前記導体パターンの少なくとも１つに
それぞれの枠状体が接続され、グランドプレーンおよび
電源プレーンを構成している。
ターンの上層を覆う絶縁膜を介して貼着せしめられた２
分割の帯状枠体からなり、前記絶縁膜に形成されたヴィ
アホールを介して前記導体パターンの少なくとも１つに
それぞれの枠状体が接続され、グランドプレーンおよび
電源プレーンを構成している。
【００１４】望ましくは、前記支持基板は、中央に素子
搭載部が形成され、前記素子搭載部の外側位置で多数の
半田ボール端子が設けられるように構成されたことを特
徴とする。
搭載部が形成され、前記素子搭載部の外側位置で多数の
半田ボール端子が設けられるように構成されたことを特
徴とする。
【００１５】また本発明の第２の特徴は、絶縁性テープ
の裏面側に導体パターンを形成する導体パターン形成工
程と、前記導体パターンに半導体チップを接続する半導
体チップ接続工程と、前記絶縁性テープの表面に支持基
板を固着する工程と、前記絶縁性テープの裏面側の前記
導体パターン上に、絶縁膜を形成する工程と、前記絶縁
膜にビィアホールを形成する工程と、前記導体パターン
に前記ビィアホールを介して電気的に接続するように帯
状導体を形成する工程と、前記帯状導体の外側で前記ビ
ィアホールを介して導体パターンに接続せしめられ、前
記絶縁膜表面に突出するように半田ボールを形成する半
田ボール形成工程とを具備したことにある。
の裏面側に導体パターンを形成する導体パターン形成工
程と、前記導体パターンに半導体チップを接続する半導
体チップ接続工程と、前記絶縁性テープの表面に支持基
板を固着する工程と、前記絶縁性テープの裏面側の前記
導体パターン上に、絶縁膜を形成する工程と、前記絶縁
膜にビィアホールを形成する工程と、前記導体パターン
に前記ビィアホールを介して電気的に接続するように帯
状導体を形成する工程と、前記帯状導体の外側で前記ビ
ィアホールを介して導体パターンに接続せしめられ、前
記絶縁膜表面に突出するように半田ボールを形成する半
田ボール形成工程とを具備したことにある。
【００１６】本発明の半導体装置によれば、ＴＡＢテー
プの片面にのみ導体パターンを形成したＴＢＧＡ方式の
半導体装置においてもグランドプレーンを容易に形成す
ることができる。
プの片面にのみ導体パターンを形成したＴＢＧＡ方式の
半導体装置においてもグランドプレーンを容易に形成す
ることができる。
【００１７】またグランドプレーンは、導体パターン面
側に形成され、導体パターンの上層にこれと交差するよ
うに形成されるため、チップに近接して形成することが
できる。また設計に自由度を持たせることができるた
め、形成が容易である。
側に形成され、導体パターンの上層にこれと交差するよ
うに形成されるため、チップに近接して形成することが
できる。また設計に自由度を持たせることができるた
め、形成が容易である。
【００１８】さらに絶縁性テープの同一面側に導体パタ
ーン、チップ、半田ボール及びグランドプレーンを形成
することができるため、信号の伝送路を短縮することが
でき、伝送の高速化を図ることが可能となる。
ーン、チップ、半田ボール及びグランドプレーンを形成
することができるため、信号の伝送路を短縮することが
でき、伝送の高速化を図ることが可能となる。
【００１９】また絶縁性テープ自体にはヴィアホールを
設けることなく形成することができるため、製造が容易
で高集積化及び高精度化を図ることが可能となる。
設けることなく形成することができるため、製造が容易
で高集積化及び高精度化を図ることが可能となる。
【００２０】望ましくは、ＴＡＢ基板を半導体チップ上
まで延ばし、ダイレクトボンディングによって半導体チ
ップとの電気的接続を達成するようにすれば、実装が極
めて容易となる。また、ＴＡＢ基板と半導体チップとの
接続にはワイヤボンディングを用いるようにしてもよ
い。
まで延ばし、ダイレクトボンディングによって半導体チ
ップとの電気的接続を達成するようにすれば、実装が極
めて容易となる。また、ＴＡＢ基板と半導体チップとの
接続にはワイヤボンディングを用いるようにしてもよ
い。
【００２１】また、例えば、凹部を形成した熱伝導性の
支持基板上に半導体チップを搭載したのち、これをＴＡ
Ｂ基板に接続し、表面を平坦にした状態で、ヴィアホー
ルを有する絶縁膜で被覆し、このヴィアホール内に、半
田ボールを固着せしめることにより、極めて容易に実装
を行うことができる。望ましくはここで半田ボールの形
成に先だち、ヴィアホール内にフラックス層を形成し、
このフラックス層上に半田ボールを供給し加熱すること
により、コンタクトホール内に露呈する導体パターンと
固溶状態になり、半田ボールはコンタクトホール内にの
み選択性よく、良好に固着せしめられる。そして最後
に、余剰のフラックスを除去する工程を付加するように
してもよい。このようにして高精度の半田ボールの形成
が可能となる。
支持基板上に半導体チップを搭載したのち、これをＴＡ
Ｂ基板に接続し、表面を平坦にした状態で、ヴィアホー
ルを有する絶縁膜で被覆し、このヴィアホール内に、半
田ボールを固着せしめることにより、極めて容易に実装
を行うことができる。望ましくはここで半田ボールの形
成に先だち、ヴィアホール内にフラックス層を形成し、
このフラックス層上に半田ボールを供給し加熱すること
により、コンタクトホール内に露呈する導体パターンと
固溶状態になり、半田ボールはコンタクトホール内にの
み選択性よく、良好に固着せしめられる。そして最後
に、余剰のフラックスを除去する工程を付加するように
してもよい。このようにして高精度の半田ボールの形成
が可能となる。
【００２２】さらに本発明の半導体装置によれば、ＴＡ
Ｂ基板上の半導体チップを囲む領域に支持基板を固着し
ているため、支持強度が高く、放熱性が極めて良好であ
る。そして、片面に導体パターンを形成した絶縁性テー
プすなわちＴＡＢ基板を用いて実装しているため、表面
と裏面のパターンのマスク合わせの必要もなくまた、ヴ
ィアホールめっきも不要であり、絶縁性テープあるいは
これを覆う絶縁膜に形成したヴィアホールに半田ボール
を充填し、加熱等により導体パターン表面に固着するの
みでよく、製造が容易かつ高精度で安価である。
Ｂ基板上の半導体チップを囲む領域に支持基板を固着し
ているため、支持強度が高く、放熱性が極めて良好であ
る。そして、片面に導体パターンを形成した絶縁性テー
プすなわちＴＡＢ基板を用いて実装しているため、表面
と裏面のパターンのマスク合わせの必要もなくまた、ヴ
ィアホールめっきも不要であり、絶縁性テープあるいは
これを覆う絶縁膜に形成したヴィアホールに半田ボール
を充填し、加熱等により導体パターン表面に固着するの
みでよく、製造が容易かつ高精度で安価である。
【００２３】
【発明の実施の形態】以下、本発明の実施例について、
図面を参照しつつ詳細に説明する。
図面を参照しつつ詳細に説明する。
【００２４】本発明の第１の実施例の半導体装置は図１
乃至図３に示すように、ＴＢＧＡ方式の半導体装置にお
いて、グランドプレーン８をＴＡＢ基板の導体パターン
１の上層を覆うポリイミド膜からなる絶縁膜１３上に、
帯状導体パターンとして形成するとともに、この絶縁膜
１３に形成されたヴィアホールＨを介して前記導体パタ
ーンの少なくとも１つに接続したことを特徴とするもの
である。ここで図１は断面図、図２は裏面側からみた平
面図、図３は要部説明図を示す。
乃至図３に示すように、ＴＢＧＡ方式の半導体装置にお
いて、グランドプレーン８をＴＡＢ基板の導体パターン
１の上層を覆うポリイミド膜からなる絶縁膜１３上に、
帯状導体パターンとして形成するとともに、この絶縁膜
１３に形成されたヴィアホールＨを介して前記導体パタ
ーンの少なくとも１つに接続したことを特徴とするもの
である。ここで図１は断面図、図２は裏面側からみた平
面図、図３は要部説明図を示す。
【００２５】すなわち本発明の半導体装置は、半導体チ
ップ３に接続する導体パターン１を片面に形成した絶縁
性テープ２からなるＴＡＢ基板と、この半導体チップの
周りに枠状をなすように形成され、前記ＴＡＢ基板の絶
縁性テープ面側に貼着された金属製の支持基板４と、Ｔ
ＡＢ基板の導体パターン１の上層を覆うポリイミド膜か
らなる絶縁膜１３と、この絶縁膜１３に形成されたヴィ
アホールＨを介して前記導体パターンの少なくとも１つ
に接続するとともに裏面側に突出せしめられた半田ボー
ル５とを具備してなるものである。そしてさらに、この
半田ボール形成領域の内側すなわち半導体チップ側に、
同様にこの絶縁膜１３に形成されたヴィアホールＨを介
して前記導体パターンの少なくとも１つに接続されるよ
うに帯状導体パターンからなるグランドプレーン８を形
成している。ここでＴＡＢ基板は、チップ搭載領域に開
口を有する絶縁性テープ２の片面に導体パターン１を形
成して構成されている。また支持基板４とＴＡＢ基板は
その周縁部でポリイミド樹脂からなる絶縁性接着剤を介
してＴＡＢ基板に固着されている。また、中央部の凹部
でもこの絶縁性接着剤を介して半導体チップ３に固着せ
しめられている。また、このヴィアホールＨは、格子状
をなすように全面に形成されている。また半導体チップ
３は封止樹脂９で被覆保護されている。
ップ３に接続する導体パターン１を片面に形成した絶縁
性テープ２からなるＴＡＢ基板と、この半導体チップの
周りに枠状をなすように形成され、前記ＴＡＢ基板の絶
縁性テープ面側に貼着された金属製の支持基板４と、Ｔ
ＡＢ基板の導体パターン１の上層を覆うポリイミド膜か
らなる絶縁膜１３と、この絶縁膜１３に形成されたヴィ
アホールＨを介して前記導体パターンの少なくとも１つ
に接続するとともに裏面側に突出せしめられた半田ボー
ル５とを具備してなるものである。そしてさらに、この
半田ボール形成領域の内側すなわち半導体チップ側に、
同様にこの絶縁膜１３に形成されたヴィアホールＨを介
して前記導体パターンの少なくとも１つに接続されるよ
うに帯状導体パターンからなるグランドプレーン８を形
成している。ここでＴＡＢ基板は、チップ搭載領域に開
口を有する絶縁性テープ２の片面に導体パターン１を形
成して構成されている。また支持基板４とＴＡＢ基板は
その周縁部でポリイミド樹脂からなる絶縁性接着剤を介
してＴＡＢ基板に固着されている。また、中央部の凹部
でもこの絶縁性接着剤を介して半導体チップ３に固着せ
しめられている。また、このヴィアホールＨは、格子状
をなすように全面に形成されている。また半導体チップ
３は封止樹脂９で被覆保護されている。
【００２６】図４乃至図１３はこの半導体装置の製造工
程の一部を示す図である。
程の一部を示す図である。
【００２７】まず、図４に示すように、膜厚５０μm の
ポリイミド樹脂からなる絶縁性テープ２のチップ搭載領
域に開口Ｏを形成すると共に、厚さ１８μm の銅箔を貼
着し、この銅箔をフォトリソグラフィによりパターニン
グし、導体パターン１を有するＴＡＢ基板を構成する。
ポリイミド樹脂からなる絶縁性テープ２のチップ搭載領
域に開口Ｏを形成すると共に、厚さ１８μm の銅箔を貼
着し、この銅箔をフォトリソグラフィによりパターニン
グし、導体パターン１を有するＴＡＢ基板を構成する。
【００２８】次に、図５に示すように、この導体パター
ン１の上層に感光性の絶縁膜１３を塗布し、フォトリソ
グラフィーにより、これをパターニングして、ヴィアホ
ールＨを形成する。このヴィアホールＨは、内側の帯状
導体用となるものと、その外側にピッチ１．２７mm、孔
径０．６５mmで多数個形成された半田ボール用となるも
のである。
ン１の上層に感光性の絶縁膜１３を塗布し、フォトリソ
グラフィーにより、これをパターニングして、ヴィアホ
ールＨを形成する。このヴィアホールＨは、内側の帯状
導体用となるものと、その外側にピッチ１．２７mm、孔
径０．６５mmで多数個形成された半田ボール用となるも
のである。
【００２９】そして図６に示すように、無電解の銅めっ
きを行い、全面に薄い銅メッキ層Ｍ１を形成する。さら
に図７に示すように、レジストを塗布し、フォトリソグ
ラフィによりグランドプレーン形成領域に開口を有する
レジストパターンＲ１を形成する。
きを行い、全面に薄い銅メッキ層Ｍ１を形成する。さら
に図７に示すように、レジストを塗布し、フォトリソグ
ラフィによりグランドプレーン形成領域に開口を有する
レジストパターンＲ１を形成する。
【００３０】この後図８に示すように、電解銅メッキを
行い、銅メッキ層からなる帯状導体８を形成する。ここ
で銅メッキ層の膜厚は数μｍから５０μｍ程度が望まし
く、さらに望ましくは１５〜３０μｍ程度とする。
行い、銅メッキ層からなる帯状導体８を形成する。ここ
で銅メッキ層の膜厚は数μｍから５０μｍ程度が望まし
く、さらに望ましくは１５〜３０μｍ程度とする。
【００３１】そして図９に示すようにレジストパターン
Ｒ１を剥離する。さらに図１０に示すように軽くエッチ
ングを行い、グランドプレーン８以外の領域を覆う銅メ
ッキ層Ｍ１を剥離除去する。
Ｒ１を剥離する。さらに図１０に示すように軽くエッチ
ングを行い、グランドプレーン８以外の領域を覆う銅メ
ッキ層Ｍ１を剥離除去する。
【００３２】この後、図１１に示すようにグランドプレ
ーン８を覆うようにスクリーン印刷法を用いてソルダー
レジスト膜Ｒ２を形成する。
ーン８を覆うようにスクリーン印刷法を用いてソルダー
レジスト膜Ｒ２を形成する。
【００３３】この後、図１２に示すように無電解の錫メ
ッキを行うことにより露呈する導体パターン１表面に選
択的に錫メッキ層Ｍ２を形成する。この時錫メッキ層Ｍ
２は半田ボール形成のためのヴィアホールＨ及び導体パ
ターンの内方端に選択的に形成され、この錫メッキ層Ｍ
２は半田ボールとの固着を容易にするとともに、及び半
導体チップとのボンディング性を高める。
ッキを行うことにより露呈する導体パターン１表面に選
択的に錫メッキ層Ｍ２を形成する。この時錫メッキ層Ｍ
２は半田ボール形成のためのヴィアホールＨ及び導体パ
ターンの内方端に選択的に形成され、この錫メッキ層Ｍ
２は半田ボールとの固着を容易にするとともに、及び半
導体チップとのボンディング性を高める。
【００３４】そして図１３に示すように、このヴィアホ
ールＨ内にフラックスを印刷し、Ｐｂ１０％、Ｓｎ９０
％の半田からなる直径０．７mmの半田ボール５を供給
し、３２０℃１０秒間（ピーク温度維持時間）の加熱工
程を経て、表面を導体パターン１に固着する。
ールＨ内にフラックスを印刷し、Ｐｂ１０％、Ｓｎ９０
％の半田からなる直径０．７mmの半田ボール５を供給
し、３２０℃１０秒間（ピーク温度維持時間）の加熱工
程を経て、表面を導体パターン１に固着する。
【００３５】そして最後に必要に応じて、イソプロピル
アルコール（ＩＰＡ）に浸漬して超音波洗浄を行い、余
剰のフラックスを除去する。このようにして低コストで
かつ高精度に配列された半田ボールが形成される。
アルコール（ＩＰＡ）に浸漬して超音波洗浄を行い、余
剰のフラックスを除去する。このようにして低コストで
かつ高精度に配列された半田ボールが形成される。
【００３６】さらに図１３に示すように半導体チップ３
が搭載されるべき領域の導体パターン１をカットし、こ
のＴＡＢテープの絶縁性テープ２の導電性パターン１に
半導体チップ３をギャグボンディングにより直接接続す
る。そして周囲をポッティングにより絶縁性樹脂６を充
填して固定する。
が搭載されるべき領域の導体パターン１をカットし、こ
のＴＡＢテープの絶縁性テープ２の導電性パターン１に
半導体チップ３をギャグボンディングにより直接接続す
る。そして周囲をポッティングにより絶縁性樹脂６を充
填して固定する。
【００３７】そしてさらに、このＴＡＢテープの絶縁性
テープ面側に絶縁性樹脂を介して、銅基板にニッケルメ
ッキ層を形成してなる支持基板４に固着する。
テープ面側に絶縁性樹脂を介して、銅基板にニッケルメ
ッキ層を形成してなる支持基板４に固着する。
【００３８】最後に、封止樹脂９によって半導体チップ
３の回りを封止し、図１に示した半導体装置が形成され
る。
３の回りを封止し、図１に示した半導体装置が形成され
る。
【００３９】なお、ここで絶縁膜としてポリイミド樹脂
膜１３を塗布したのちにフォトリソグラフィによりヴィ
アホールＨを形成したが、あらかじめヴィアホールを形
成してなる樹脂膜を貼着したりあるいは、パターン印刷
により絶縁膜を形成するようにしてもよい。
膜１３を塗布したのちにフォトリソグラフィによりヴィ
アホールＨを形成したが、あらかじめヴィアホールを形
成してなる樹脂膜を貼着したりあるいは、パターン印刷
により絶縁膜を形成するようにしてもよい。
【００４０】また、ヴィアホールの孔ピッチや孔径は前
記実施例に限定されることなく適宜変形可能であり、例
えば格子ピッチが１mmであれば、孔径は０．５５mm、格
子ピッチが１．５mmであれば、孔径は０．７５mmという
ふうに適宜変更可能である。
記実施例に限定されることなく適宜変形可能であり、例
えば格子ピッチが１mmであれば、孔径は０．５５mm、格
子ピッチが１．５mmであれば、孔径は０．７５mmという
ふうに適宜変更可能である。
【００４１】さらに半田ボールの組成についても適宜選
択可能であり、例えばＰｂ３７％Ｓｎ６３％の共晶半田
を用いた場合には固着工程での加熱温度は２３０℃程度
でよい。
択可能であり、例えばＰｂ３７％Ｓｎ６３％の共晶半田
を用いた場合には固着工程での加熱温度は２３０℃程度
でよい。
【００４２】また、前記実施例では、半田ボールの形成
に際し、イソプロピルアルコール（ＩＰＡ）に浸漬して
超音波洗浄を行い、余剰のフラックスを除去するように
したが、必ずしも超音波洗浄を行う必要はなく、また洗
浄液も適宜選択可能である。なお、前記実施例ではギャ
グボンディングを用いた例について説明したが、ワイヤ
ボンディングの場合にも適用可能であることはいうまで
もない。
に際し、イソプロピルアルコール（ＩＰＡ）に浸漬して
超音波洗浄を行い、余剰のフラックスを除去するように
したが、必ずしも超音波洗浄を行う必要はなく、また洗
浄液も適宜選択可能である。なお、前記実施例ではギャ
グボンディングを用いた例について説明したが、ワイヤ
ボンディングの場合にも適用可能であることはいうまで
もない。
【００４３】次に、本発明の第２の実施例として、ワイ
ヤボンディングを用いた例について説明する。この半導
体装置は、図１４及び図１５に示すように、前記第１の
実施例と同様にして形成されたＴＡＢ基板を用い、ボン
ディングワイヤ７を介して、導体パターン１の先端と半
導体チップとを接続したものである。そしてこの例では
支持基板として平板を使用している。また、３辺に沿っ
てコの字状にグランドプレーン１０を形成し、残る１辺
には同一幅の帯状導体が形成され、電源プレーン１０を
構成している。他の構成要素については前記第１の実施
例とまったく同様であり、説明を省略するが、同一要素
には同一符号を付した。ここで図１４は図１５のＡ−Ａ
断面図である。
ヤボンディングを用いた例について説明する。この半導
体装置は、図１４及び図１５に示すように、前記第１の
実施例と同様にして形成されたＴＡＢ基板を用い、ボン
ディングワイヤ７を介して、導体パターン１の先端と半
導体チップとを接続したものである。そしてこの例では
支持基板として平板を使用している。また、３辺に沿っ
てコの字状にグランドプレーン１０を形成し、残る１辺
には同一幅の帯状導体が形成され、電源プレーン１０を
構成している。他の構成要素については前記第１の実施
例とまったく同様であり、説明を省略するが、同一要素
には同一符号を付した。ここで図１４は図１５のＡ−Ａ
断面図である。
【００４４】実装に際しては、支持基板４上にＴＡＢ基
板及び半導体チップ３を固着し、この後ワイヤボンディ
ングを行う。そして最後に封止樹脂９を用いて樹脂封止
を行うことによって図１４及び図１５に示した半導体装
置が完成する。
板及び半導体チップ３を固着し、この後ワイヤボンディ
ングを行う。そして最後に封止樹脂９を用いて樹脂封止
を行うことによって図１４及び図１５に示した半導体装
置が完成する。
【００４５】なお、前記実施例では、銅板にニッケルメ
ッキ層を形成した平板を支持基板として用いるようにし
たが、ディプレス加工を行い、凹部に半導体チップを搭
載する様にしても良い。またこの場合、ディプレス加工
後にニッケルメッキ層を形成するようにしてもよい。
ッキ層を形成した平板を支持基板として用いるようにし
たが、ディプレス加工を行い、凹部に半導体チップを搭
載する様にしても良い。またこの場合、ディプレス加工
後にニッケルメッキ層を形成するようにしてもよい。
【００４６】さらにまた、支持基板４についてはディプ
レス加工で形成する他、フライス加工によって形成した
ザグリで形成した金属基板を用いるようにしてもよい。
ここでは半導体チップ３と金属基板との接続はシルバー
ペーストと呼ばれる導電性接着剤で達成している。
レス加工で形成する他、フライス加工によって形成した
ザグリで形成した金属基板を用いるようにしてもよい。
ここでは半導体チップ３と金属基板との接続はシルバー
ペーストと呼ばれる導電性接着剤で達成している。
【００４７】さらにまた第３の実施例として図１６及び
図１７に示すように、グランドプレーン８の内側に同様
にして電源プレーン１０を形成し、二重構造の帯状の枠
体を構成する様にしてもよい。この場合についても前記
第１及び第２の実施例とまったく同様に形成される。こ
こでも他の構成要素については前記第１の実施例とまっ
たく同様であり、説明を省略するが、同一要素には同一
符号を付した。ここで図１６は図１７のＡ−Ａ断面図で
ある。
図１７に示すように、グランドプレーン８の内側に同様
にして電源プレーン１０を形成し、二重構造の帯状の枠
体を構成する様にしてもよい。この場合についても前記
第１及び第２の実施例とまったく同様に形成される。こ
こでも他の構成要素については前記第１の実施例とまっ
たく同様であり、説明を省略するが、同一要素には同一
符号を付した。ここで図１６は図１７のＡ−Ａ断面図で
ある。
【００４８】また、前記実施例では金属基板を用いた
が、アルミナ基板など熱伝導性の良好な基板であれば他
の材料を用いても良いことはいうまでもない。
が、アルミナ基板など熱伝導性の良好な基板であれば他
の材料を用いても良いことはいうまでもない。
【００４９】また、絶縁性テープの裏面側に形成される
樹脂膜は必ずしも感光性樹脂膜である必要はなく、エポ
キシ樹脂あるいはポリイミド樹脂をもちいてもよい。ま
た、パターン印刷法によりヴィアホールＨを形成しても
良い。
樹脂膜は必ずしも感光性樹脂膜である必要はなく、エポ
キシ樹脂あるいはポリイミド樹脂をもちいてもよい。ま
た、パターン印刷法によりヴィアホールＨを形成しても
良い。
【００５０】
【発明の効果】以上説明したように本発明によれば、製
造が容易でかつ伝送損失が少なく、信頼性の高い半導体
装置を提供することが可能となる。
造が容易でかつ伝送損失が少なく、信頼性の高い半導体
装置を提供することが可能となる。
【図１】本発明の第１の実施例の半導体装置を示す断面
図
図
【図２】同半導体装置を示す平面図
【図３】同半導体装置を示す要部拡大図
【図４】本発明の第１の実施例の半導体装置の製造工程
を示す図
を示す図
【図５】本発明の第１の実施例の半導体装置の製造工程
を示す図
を示す図
【図６】本発明の第１の実施例の半導体装置の製造工程
を示す図
を示す図
【図７】本発明の第１の実施例の半導体装置の製造工程
を示す図
を示す図
【図８】本発明の第１の実施例の半導体装置の製造工程
を示す図
を示す図
【図９】本発明の第１の実施例の半導体装置の製造工程
を示す図
を示す図
【図１０】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１１】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１２】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１３】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１４】本発明の第２の実施例の半導体装置を示す断
面図
面図
【図１５】同半導体装置を示す平面図
【図１６】本発明の第３実施例の半導体装置を示す断面
図
図
【図１７】同半導体装置を示す平面図
【図１８】従来例の半導体装置を示す平面図
１ 導体パターン ２ 絶縁性テープ ３ 半導体チップ ４ 支持基板 ５ 半田ボール ６ 絶縁性樹脂 ７ ボンディングワイヤ ８ グランドプレーン ９ 封止樹脂 １０ 電源プレーン １３ 絶縁膜 Ｈ ヴィアホール Ｍ１ 銅メッキ層 Ｍ２ 錫メッキ層 Ｒ１ レジストパターン Ｒ２ ソルダレジスト ２０１ ＴＡＢテープ ２０２ 半導体チップ ２０３ 支持体 ２０４ ソルダーボール ２０５ 封止樹脂
フロントページの続き (56)参考文献 特開 平８−78573（ＪＰ，Ａ) 特開 平５−109802（ＪＰ，Ａ) 特開 平４−372143（ＪＰ，Ａ) 特開 昭63−299370（ＪＰ，Ａ) 特開 平７−30053（ＪＰ，Ａ) 特開 平５−47838（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/12
Claims (7)
- 【請求項１】 裏面側に導体パターンを具備してなる絶
縁性テープと、 前記絶縁性テープの裏面側に貼着せしめられた支持基板
と、 前記導体パターンと電気的に接続せしめられた半導体チ
ップと、 前記絶縁性テープの裏面側の前記導体パターン上に、前
記導体パターンと交差するように配設された帯状導体
と、 前記導体パターンに接続されるとともに、表面に突出せ
しめられた半田ボールとを具備したことを特徴とする半
導体装置。 - 【請求項２】 前記帯状導体は、前記導体パターンの上
層を覆う絶縁膜を介して貼着せしめられた枠状体であ
り、 前記絶縁膜に形成されたヴィアホールを介して前記導体
パターンの少なくとも１つに接続され、グランドプレー
ンまたは電源プレーンを構成していることを特徴とする
請求項１記載の半導体装置。 - 【請求項３】 前記帯状導体は、前記導体パターンの先
端から前記半田ボールの間の領域に設けられていること
を特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記帯状導体は、前記導体パターンの上
層を覆う絶縁膜を介して貼着せしめられた二重構造の帯
状の枠体からなり、 前記絶縁膜に形成されたヴィアホールを介して前記導体
パターンの少なくとも１つにそれぞれ接続され、グラン
ドプレーンおよび電源プレーンを構成していることを特
徴とする請求項１記載の半導体装置。 - 【請求項５】 前記帯状導体は、前記導体パターンの上
層を覆う絶縁膜を介して貼着せしめられた２分割の枠状
体からなり、 前記絶縁膜に形成されたヴィアホールを介して前記導体
パターンの少なくとも１つにそれぞれの帯状枠体が接続
され、グランドプレーンおよび電源プレーンを構成して
いることを特徴とする請求項１記載の半導体装置。 - 【請求項６】 前記支持基板は、中央に素子搭載部が形
成され、前記素子搭載部の外側位置で多数の半田ボール
端子が設けられるように構成されたことを特徴とする請
求項１記載の半導体装置。 - 【請求項７】 絶縁性テープの裏面側に導体パターンを
形成する導体パターン形成工程と、 前記導体パターンに半導体チップを接続する半導体チッ
プ接続工程と、 前記絶縁性テープの表面に支持基板を固着する工程と、 前記絶縁性テープの裏面側の前記導体パターン上に、絶
縁膜を形成する工程と前記絶縁膜にビィアホールを形成
する工程と、 前記導体パターンに前記ビィアホールを介して電気的に
接続するように帯状導体を形成する工程と、 前記帯状導体の外側で前記ビィアホールを介して導体パ
ターンに接続せしめられ、前記絶縁膜表面に突出するよ
うに半田ボールを形成する半田ボール形成工程とを具備
したことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15444596A JP3192087B2 (ja) | 1996-06-14 | 1996-06-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15444596A JP3192087B2 (ja) | 1996-06-14 | 1996-06-14 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH104150A JPH104150A (ja) | 1998-01-06 |
| JP3192087B2 true JP3192087B2 (ja) | 2001-07-23 |
Family
ID=15584371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15444596A Expired - Fee Related JP3192087B2 (ja) | 1996-06-14 | 1996-06-14 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3192087B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100379085B1 (ko) * | 1998-10-31 | 2003-07-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체장치의봉지방법 |
-
1996
- 1996-06-14 JP JP15444596A patent/JP3192087B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH104150A (ja) | 1998-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0459493B1 (en) | A semiconductor device comprising a TAB tape and its manufacturing method | |
| US6078097A (en) | Lead frame | |
| US20020000655A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR19990072580A (ko) | 반도체장치,반도체장치용기판및이들의제조방법및전자기기 | |
| JP2000138317A (ja) | 半導体装置及びその製造方法 | |
| JPH11176885A (ja) | 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| JP3192087B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08306817A (ja) | 半導体装置とその製造方法 | |
| JP3084648B2 (ja) | 半導体装置 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| US20020005579A1 (en) | Semiconductor apparatus and frame used for fabricating the same | |
| JPH09330994A (ja) | 半導体装置 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JPH07326708A (ja) | マルチチップモジュール半導体装置 | |
| JP4454422B2 (ja) | リードフレーム | |
| JPH0837204A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH09246416A (ja) | 半導体装置 | |
| JPH0955448A (ja) | 半導体装置の製造方法 | |
| JPH10321754A (ja) | 半導体装置 | |
| JP2684757B2 (ja) | 半導体装置パッケージ | |
| JPH1022411A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |