JPH0955448A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0955448A JPH0955448A JP20462895A JP20462895A JPH0955448A JP H0955448 A JPH0955448 A JP H0955448A JP 20462895 A JP20462895 A JP 20462895A JP 20462895 A JP20462895 A JP 20462895A JP H0955448 A JPH0955448 A JP H0955448A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit board
- pattern
- circuit pattern
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Printing Methods (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 高さのばらつきがなく、実装が容易で信頼性
の高い半導体装置の製造方法を提供する。 【解決手段】 本発明の第１の半導体装置の製造方法の
特徴は、回路パターン１を具備した電極回路基板４上に
半導体装置３を実装するとともに、前記回路パターン１
を前記半導体装置３と電気的に接続する半導体装置実装
工程と、前記電極回路基板上に、導電性粒子と接続性を
有する樹脂とを混練してなる導電性ペーストをインクと
し、部分的に貫通孔を有してなるマスクスクリーンＭを
介して、前記回路パターン１に接続するように、スクリ
ーン印刷を行い、硬化させることにより、電極回路基板
表面に突出した突起からなる外部接続端子５を形成する
突起印刷工程とを具備したことにある。
の高い半導体装置の製造方法を提供する。 【解決手段】 本発明の第１の半導体装置の製造方法の
特徴は、回路パターン１を具備した電極回路基板４上に
半導体装置３を実装するとともに、前記回路パターン１
を前記半導体装置３と電気的に接続する半導体装置実装
工程と、前記電極回路基板上に、導電性粒子と接続性を
有する樹脂とを混練してなる導電性ペーストをインクと
し、部分的に貫通孔を有してなるマスクスクリーンＭを
介して、前記回路パターン１に接続するように、スクリ
ーン印刷を行い、硬化させることにより、電極回路基板
表面に突出した突起からなる外部接続端子５を形成する
突起印刷工程とを具備したことにある。
Description
【０００１】
【発明の技術分野】本発明は、半導体装置の製造方法に
係り、特に、ＳＢＣ（ソルダボールコネクト）法を用い
た半導体装置の実装における外部接続端子の形成に関す
る。
係り、特に、ＳＢＣ（ソルダボールコネクト）法を用い
た半導体装置の実装における外部接続端子の形成に関す
る。
【０００２】
【従来の技術】ＩＣ、ＬＳＩ等の半導体装置は、実装基
板上の回路パターンに半田等を用いて接続されている。
近年、素子の微細化および装置の小型化に対応して、ソ
ルダーボール（外部接続端子）を用いて実装基板上に半
導体パッケージ（半導体装置）を接続する方法であるＳ
ＢＣ法が提案されている。この方法によれば、実装基板
上の回路パターンにソルダーボールの位置決めを行い、
加熱により表面を溶融し固着すれば実装基板と半導体装
置との接続が達成され、実装が容易であることから、注
目されている。
板上の回路パターンに半田等を用いて接続されている。
近年、素子の微細化および装置の小型化に対応して、ソ
ルダーボール（外部接続端子）を用いて実装基板上に半
導体パッケージ（半導体装置）を接続する方法であるＳ
ＢＣ法が提案されている。この方法によれば、実装基板
上の回路パターンにソルダーボールの位置決めを行い、
加熱により表面を溶融し固着すれば実装基板と半導体装
置との接続が達成され、実装が容易であることから、注
目されている。
【０００３】この一例として、図４に示すように、スル
ーホールを有し、両面に回路パターンの形成されたＰＣ
Ｂ基板１０１上に半導体チップ１０２を搭載し、ワイヤ
１０３によって電気的接続を行うとともに、該ＰＣＢ基
板１０１の裏面側にソルダーボール１０４を配設し、表
面側を封止樹脂１０５によって封止してなるいわゆるＰ
ＢＧＡ（Plastic Ball Grid Aray）方式がある。
ーホールを有し、両面に回路パターンの形成されたＰＣ
Ｂ基板１０１上に半導体チップ１０２を搭載し、ワイヤ
１０３によって電気的接続を行うとともに、該ＰＣＢ基
板１０１の裏面側にソルダーボール１０４を配設し、表
面側を封止樹脂１０５によって封止してなるいわゆるＰ
ＢＧＡ（Plastic Ball Grid Aray）方式がある。
【０００４】また、他の例として、図５に示すように両
面に回路パターンの形成されたＴＡＢテープ２０１上に
フェイスダウンで半導体チップ２０２を接続し、この周
囲に金属板からなる支持体２０３を接着剤を介して固着
するとともに、このＴＡＢテープ２０１に形成されたス
ルーホールを介して裏面にソルダーボール２０４を配設
し、表面側を封止樹脂２０５によって封止してなるいわ
ゆるＴＢＧＡ（ TapeBall Grid Aray）方式がある。
面に回路パターンの形成されたＴＡＢテープ２０１上に
フェイスダウンで半導体チップ２０２を接続し、この周
囲に金属板からなる支持体２０３を接着剤を介して固着
するとともに、このＴＡＢテープ２０１に形成されたス
ルーホールを介して裏面にソルダーボール２０４を配設
し、表面側を封止樹脂２０５によって封止してなるいわ
ゆるＴＢＧＡ（ TapeBall Grid Aray）方式がある。
【０００５】これらは、ＰＣＢ基板などの電極回路基板
に予めフラックスを形成しておき、ソルダーボール整列
器に設けられた案内溝から真空吸引することによって整
列させたソルダボールを供給し、リフロー炉内でソルダ
ーボールを溶融せしめ回路パターン上に固着するという
方法が一般に行われている。
に予めフラックスを形成しておき、ソルダーボール整列
器に設けられた案内溝から真空吸引することによって整
列させたソルダボールを供給し、リフロー炉内でソルダ
ーボールを溶融せしめ回路パターン上に固着するという
方法が一般に行われている。
【０００６】しかしながら、この方法では、１つでもソ
ルダボールの入っていない案内溝があると不良のソルダ
ボール端子を形成してしまうという問題がある。それ
は、ソルダボールの整列は確率理論による振動工程を含
むためであり、自動化が極めて困難であるという問題が
あった。
ルダボールの入っていない案内溝があると不良のソルダ
ボール端子を形成してしまうという問題がある。それ
は、ソルダボールの整列は確率理論による振動工程を含
むためであり、自動化が極めて困難であるという問題が
あった。
【０００７】また、溶融し付着せしめたソルダーボール
の高さがばらつき、実装基板上に実装する際、高さの低
いものは接続が達成できず、接続不良が発生するなど、
実装性が悪いという問題があった。
の高さがばらつき、実装基板上に実装する際、高さの低
いものは接続が達成できず、接続不良が発生するなど、
実装性が悪いという問題があった。
【０００８】さらには、ソルダーボール付着のためのリ
フロー工程において熱により半導体素子が損傷を受ける
という問題もあった。
フロー工程において熱により半導体素子が損傷を受ける
という問題もあった。
【０００９】
【発明が解決しようとする課題】上述したように、従来
の方法では、ソルダーボール形成工程の自動化が困難で
あり、また、ソルダーボールの高さがばらつき、実装性
が悪いという問題あるいは、半導体素子がリフロー工程
における熱により損傷を受けるという問題があった。
の方法では、ソルダーボール形成工程の自動化が困難で
あり、また、ソルダーボールの高さがばらつき、実装性
が悪いという問題あるいは、半導体素子がリフロー工程
における熱により損傷を受けるという問題があった。
【００１０】本発明は、前記実情に鑑みてなされたもの
で、高さのばらつきがなく、実装が容易で信頼性の高い
半導体装置の製造方法を提供することを目的とする。
で、高さのばらつきがなく、実装が容易で信頼性の高い
半導体装置の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】そこで本発明の第１の半
導体装置の製造方法の特徴は、回路パターンを具備した
電極回路基板上に半導体装置を実装するとともに、前記
回路パターンを前記半導体装置と電気的に接続する半導
体装置実装工程と、前記電極回路基板上に、導電性粒子
と接続性を有する樹脂とを混練してなる導電性ペースト
をインクとし部分的に貫通孔を有してなるマスクスクリ
ーンを介して前記回路パターンに接続するようにスクリ
ーン印刷を行い、硬化させることにより、電極回路基板
表面に突出した突起からなる外部接続端子を形成する突
起印刷工程とを具備したことにある。
導体装置の製造方法の特徴は、回路パターンを具備した
電極回路基板上に半導体装置を実装するとともに、前記
回路パターンを前記半導体装置と電気的に接続する半導
体装置実装工程と、前記電極回路基板上に、導電性粒子
と接続性を有する樹脂とを混練してなる導電性ペースト
をインクとし部分的に貫通孔を有してなるマスクスクリ
ーンを介して前記回路パターンに接続するようにスクリ
ーン印刷を行い、硬化させることにより、電極回路基板
表面に突出した突起からなる外部接続端子を形成する突
起印刷工程とを具備したことにある。
【００１２】また本発明の第２の半導体装置の製造方法
の特徴は、回路パターンを具備した電極回路基板上に半
導体装置を実装するとともに、前記回路パターンを前記
半導体装置と電気的に接続する半導体装置実装工程と、
前記電極回路基板に、銅粒子と接続性を有する樹脂とを
混練してなる導電性ペーストをインクとし、部分的に貫
通孔を有してなるマスクスクリーンを介して前記回路パ
ターンに接続するようにスクリーン印刷を行い、硬化さ
せ、突起を形成した後、前記突起表面を金めっき層で被
覆することにより、電極回路基板表面に突出した突起か
らなる外部接続端子を形成する突起印刷工程とを具備し
たことにある。
の特徴は、回路パターンを具備した電極回路基板上に半
導体装置を実装するとともに、前記回路パターンを前記
半導体装置と電気的に接続する半導体装置実装工程と、
前記電極回路基板に、銅粒子と接続性を有する樹脂とを
混練してなる導電性ペーストをインクとし、部分的に貫
通孔を有してなるマスクスクリーンを介して前記回路パ
ターンに接続するようにスクリーン印刷を行い、硬化さ
せ、突起を形成した後、前記突起表面を金めっき層で被
覆することにより、電極回路基板表面に突出した突起か
らなる外部接続端子を形成する突起印刷工程とを具備し
たことにある。
【００１３】
【発明の実施の形態】本発明によれば、銀粒子や銅粒子
などの導電性粒子と樹脂とからなる導電性ペーストを用
いてソルダーボールすなわち突起をスクリーン印刷し、
硬化せしめることにより、外部接続端子を構成している
ため、高さが均一で実装性に優れたものを得ることが可
能となる。
などの導電性粒子と樹脂とからなる導電性ペーストを用
いてソルダーボールすなわち突起をスクリーン印刷し、
硬化せしめることにより、外部接続端子を構成している
ため、高さが均一で実装性に優れたものを得ることが可
能となる。
【００１４】さらにまた、従来の整列法などに比べ、ソ
ルダーボールの整列やフラックスの転写などが不要であ
るため工程の自動化が容易となる。
ルダーボールの整列やフラックスの転写などが不要であ
るため工程の自動化が容易となる。
【００１５】加えて、高温リフローが不要となるため、
半導体素子への熱による損傷が低減される。
半導体素子への熱による損傷が低減される。
【００１６】さらに銅粒子を用いた導電性ペーストを用
いた場合、表面酸化が生じ易いが、本発明の第２によれ
ば、突起表面を金めっき層で被覆することにより、良好
な導電性を長期にわたって維持することができる。な
お、この表面被覆は金めっき層に限定されることなく、
他の貴金属層を用いてもよい。
いた場合、表面酸化が生じ易いが、本発明の第２によれ
ば、突起表面を金めっき層で被覆することにより、良好
な導電性を長期にわたって維持することができる。な
お、この表面被覆は金めっき層に限定されることなく、
他の貴金属層を用いてもよい。
【００１７】
【実施例】以下、本発明の実施例について、図面を参照
しつつ詳細に説明する。
しつつ詳細に説明する。
【００１８】本発明実施例の半導体装置の製造方法は、
図１(a) 乃至図１(d) に示すように、外部接続端子とし
ての突起を銀粒子と接着性樹脂とを混練した導電性ペー
ストをインクとして用い、半導体チップを搭載した電極
回路基板にスクリーン印刷し、硬化せしめることによ
り、形成したことを特徴とする。
図１(a) 乃至図１(d) に示すように、外部接続端子とし
ての突起を銀粒子と接着性樹脂とを混練した導電性ペー
ストをインクとして用い、半導体チップを搭載した電極
回路基板にスクリーン印刷し、硬化せしめることによ
り、形成したことを特徴とする。
【００１９】まず外部接続端子の形成に先立ち、ＴＡＢ
基板上に半導体チップを実装する方法について説明す
る。
基板上に半導体チップを実装する方法について説明す
る。
【００２０】まず、図１(a) に示すように、銅箔にニッ
ケルメッキ層を形成してなる金属基板４にディプレス加
工を行い、チップ搭載領域に凹部を形成する。次に例え
ば膜厚５０μm のポリイミド樹脂からなる絶縁性テープ
２のチップ搭載領域に開口Ｏを形成すると共に、厚さ１
８μm の銅箔を貼着し、この銅箔をフォトリソグラフィ
によりパターニングした後、膜厚０．５μm ニッケルめ
っき層および膜厚０．５μm の金めっき層を形成し導体
パターン１を有するＴＡＢ基板を構成する。そしてこの
ＴＡＢ基板を前記金属基板４の平坦部に絶縁性の接着剤
としてポリイミド樹脂６を介して固着する。さらにこの
金属基板４の前記凹部に導電性の接着剤として銀ペース
ト９を介して半導体チップ３を固着し、この後ボンディ
ングワイヤ７を介してこの半導体チップ３のボンディン
グパッドと導体パターン１との間の電気的接続を行う。
ケルメッキ層を形成してなる金属基板４にディプレス加
工を行い、チップ搭載領域に凹部を形成する。次に例え
ば膜厚５０μm のポリイミド樹脂からなる絶縁性テープ
２のチップ搭載領域に開口Ｏを形成すると共に、厚さ１
８μm の銅箔を貼着し、この銅箔をフォトリソグラフィ
によりパターニングした後、膜厚０．５μm ニッケルめ
っき層および膜厚０．５μm の金めっき層を形成し導体
パターン１を有するＴＡＢ基板を構成する。そしてこの
ＴＡＢ基板を前記金属基板４の平坦部に絶縁性の接着剤
としてポリイミド樹脂６を介して固着する。さらにこの
金属基板４の前記凹部に導電性の接着剤として銀ペース
ト９を介して半導体チップ３を固着し、この後ボンディ
ングワイヤ７を介してこの半導体チップ３のボンディン
グパッドと導体パターン１との間の電気的接続を行う。
【００２１】そして図１(b) に示すように、この上層に
前記半導体チップ３を完全に覆うようにエポキシ樹脂膜
１３を塗布し、フォトリソグラフィ法を用いてレジスト
パターン（図示せず）を形成し、面全体に格子状をなす
ように例えばピッチ１．２７mm、孔径０．６５mmの開口
Ｈを形成する。このようにして、表面側に半導体チップ
３が実装されるとともに、前記半導体チップ３と電気的
に接続された導体パターン１を具備した絶縁性テープ２
の裏面側を被覆する絶縁膜１３に開口Ｈを形成してなる
半導体実装基板（ＴＡＢ基板）を、前記開口Ｈが上にく
るように、基板支持台（図示せず）上に載置する。
前記半導体チップ３を完全に覆うようにエポキシ樹脂膜
１３を塗布し、フォトリソグラフィ法を用いてレジスト
パターン（図示せず）を形成し、面全体に格子状をなす
ように例えばピッチ１．２７mm、孔径０．６５mmの開口
Ｈを形成する。このようにして、表面側に半導体チップ
３が実装されるとともに、前記半導体チップ３と電気的
に接続された導体パターン１を具備した絶縁性テープ２
の裏面側を被覆する絶縁膜１３に開口Ｈを形成してなる
半導体実装基板（ＴＡＢ基板）を、前記開口Ｈが上にく
るように、基板支持台（図示せず）上に載置する。
【００２２】そして図１(c) に示すように、形成すべき
突起の高さに相当する深さの貫通孔ｈを具備したメタル
マスクＭを表面に密着するように載置する。
突起の高さに相当する深さの貫通孔ｈを具備したメタル
マスクＭを表面に密着するように載置する。
【００２３】この後、図１(d) に示すように、このメタ
ルマスクＭをスクリーンマスクとして、粒径１０〜４０
μm 程度の銀粒子を６０〜７０％程度含有してなる熱硬
化性樹脂からなる導電性ペーストをインクとしてスクリ
ーン印刷し、この開口Ｈ内に露呈する導体パターン１に
接続するように断面台形状の突起５を印刷する。
ルマスクＭをスクリーンマスクとして、粒径１０〜４０
μm 程度の銀粒子を６０〜７０％程度含有してなる熱硬
化性樹脂からなる導電性ペーストをインクとしてスクリ
ーン印刷し、この開口Ｈ内に露呈する導体パターン１に
接続するように断面台形状の突起５を印刷する。
【００２４】最後に、例えば１５０℃２時間の硬化工程
を経て、図２に示すような半導体装置が完成する。この
ようにして形成された半導体装置によれば、金属基板４
の凹部に半導体チップ３が搭載され、この金属基板４の
平坦部にはＴＡＢ基板２が貼着されており、前記半導体
チップ３と電気的に接続されたこのＴＡＢ基板２の導体
パターン１は、表面を被覆する絶縁膜１３の開口Ｈを介
して、突起５からなる外部接続用端子に接続されてい
る。
を経て、図２に示すような半導体装置が完成する。この
ようにして形成された半導体装置によれば、金属基板４
の凹部に半導体チップ３が搭載され、この金属基板４の
平坦部にはＴＡＢ基板２が貼着されており、前記半導体
チップ３と電気的に接続されたこのＴＡＢ基板２の導体
パターン１は、表面を被覆する絶縁膜１３の開口Ｈを介
して、突起５からなる外部接続用端子に接続されてい
る。
【００２５】かかる方法によれば、低コストでかつ高精
度に高さコントロールがなされ、高さのばらつきのない
外部接続端子としての突起５が形成される。従って、実
装性の良好な面実装型半導体装置を得ることができる。
度に高さコントロールがなされ、高さのばらつきのない
外部接続端子としての突起５が形成される。従って、実
装性の良好な面実装型半導体装置を得ることができる。
【００２６】なお、前記実施例では、メタルマスクＭと
して貫通孔を有する治具を載置したが、下地の状況によ
っては、基板側に塗布あるいは貼着などの方法で所望の
パターンを形成したマスクを固着してもよい。また、貼
着後にエッチングにより貫通孔を所望の形状にパターニ
ングするようにしてもよい。この場合はエッチング条件
を制御し、貫通孔のプロファイルが所望の形状となるよ
うに調整し、突起形成後は化学的に除去することも容易
に可能である。
して貫通孔を有する治具を載置したが、下地の状況によ
っては、基板側に塗布あるいは貼着などの方法で所望の
パターンを形成したマスクを固着してもよい。また、貼
着後にエッチングにより貫通孔を所望の形状にパターニ
ングするようにしてもよい。この場合はエッチング条件
を制御し、貫通孔のプロファイルが所望の形状となるよ
うに調整し、突起形成後は化学的に除去することも容易
に可能である。
【００２７】なお、ここで絶縁膜としてエポキシ樹脂膜
１３を塗布したのちに開口を形成したが、あらかじめ開
口を形成してなる樹脂膜を貼着したりあるいは、パター
ン印刷により絶縁膜を形成するようにしてもよい。また
ＴＡＢ基板２上のみエポキシ樹脂膜１３を形成し、半導
体チップ搭載領域はポッティングにより樹脂を充填する
ようにしてもよい。
１３を塗布したのちに開口を形成したが、あらかじめ開
口を形成してなる樹脂膜を貼着したりあるいは、パター
ン印刷により絶縁膜を形成するようにしてもよい。また
ＴＡＢ基板２上のみエポキシ樹脂膜１３を形成し、半導
体チップ搭載領域はポッティングにより樹脂を充填する
ようにしてもよい。
【００２８】また、孔ピッチや孔径は前記実施例に限定
されることなく適宜変形可能であり、例えば格子ピッチ
が１mmであれば、孔径は０．５５mm、格子ピッチが１．
５mmであれば、孔径は０．７５mmというふうに適宜変更
可能である。
されることなく適宜変形可能であり、例えば格子ピッチ
が１mmであれば、孔径は０．５５mm、格子ピッチが１．
５mmであれば、孔径は０．７５mmというふうに適宜変更
可能である。
【００２９】このようにして極めて高精度で信頼性の高
い外部接続端子が形成でき、実装性に優れた半導体装置
を得ることができる。
い外部接続端子が形成でき、実装性に優れた半導体装置
を得ることができる。
【００３０】さらにまた、前記実施例ではワイヤボンデ
ィングを用いた例について説明したが、バンプボンディ
ングを用いた場合にも適用可能である。
ィングを用いた例について説明したが、バンプボンディ
ングを用いた場合にも適用可能である。
【００３１】また、本発明の第２の実施例として、銅粒
子を含む導電性ペーストを用いて突起を形成し、この表
面にめっきを施すようにした例について図３を参照しつ
つ説明する。
子を含む導電性ペーストを用いて突起を形成し、この表
面にめっきを施すようにした例について図３を参照しつ
つ説明する。
【００３２】この図では要部のみを示した。まず、表面
が絶縁膜で被覆された基板２１表面に、例えば厚さ０．
６mmの金属板２３をセットし、図３(a) に示すように、
銅ペーストをインクとして用い、スキージ２４で金属板
２３の貫通孔２２内にインクを充填していく。そして不
活性ガス雰囲気中で例えば１５０℃２時間の硬化工程を
経て、図３(b) に示すように、突起２５が形成される。
が絶縁膜で被覆された基板２１表面に、例えば厚さ０．
６mmの金属板２３をセットし、図３(a) に示すように、
銅ペーストをインクとして用い、スキージ２４で金属板
２３の貫通孔２２内にインクを充填していく。そして不
活性ガス雰囲気中で例えば１５０℃２時間の硬化工程を
経て、図３(b) に示すように、突起２５が形成される。
【００３３】この後基板２１を、必要に応じて突起表面
の酸化膜を除去すべくエッチング液に浸漬したのち、め
っき槽に浸漬し、図３(c) に示すように突起表面に金め
っき層２６を形成する。なお、ここで酸化膜が形成され
ていない場合はエッチングは不要であり、ただちにめっ
きを行うようにしてもよい。
の酸化膜を除去すべくエッチング液に浸漬したのち、め
っき槽に浸漬し、図３(c) に示すように突起表面に金め
っき層２６を形成する。なお、ここで酸化膜が形成され
ていない場合はエッチングは不要であり、ただちにめっ
きを行うようにしてもよい。
【００３４】この方法によれば、貫通孔の形状に対応し
て突起が形成されるため、所望の例えば直径約０．８m
m、高さ０．６mmの突起が極めて高精度に形成される。
て突起が形成されるため、所望の例えば直径約０．８m
m、高さ０．６mmの突起が極めて高精度に形成される。
【００３５】なお前記実施例では外部接続端子について
説明したが、リードフレームに形成するバンプあるい
は、半導体チップの形成される内部接続用のバンプの形
成にも適用可能である。
説明したが、リードフレームに形成するバンプあるい
は、半導体チップの形成される内部接続用のバンプの形
成にも適用可能である。
【００３６】
【発明の効果】以上説明してきたように、本発明によれ
ば、外部接続用端子の形成に際し、スクリーン印刷を用
いているため、高さの制御が極めて容易となり、低コス
ト化および信頼性の向上をはかることが可能となる。
ば、外部接続用端子の形成に際し、スクリーン印刷を用
いているため、高さの制御が極めて容易となり、低コス
ト化および信頼性の向上をはかることが可能となる。
【図１】本発明の第１の実施例の半導体装置の製造工程
を示す図
を示す図
【図２】同製造工程で形成された半導体装置を示す図
【図３】本発明の第２の実施例の半導体装置の製造工程
を示す図
を示す図
【図４】従来例の半導体装置を示す図
【図５】従来例の半導体装置を示す図
１ 導体パターン ２ 絶縁性テープ ３ 半導体チップ ４ 金属基板 ５ 突起（外部接続端子） ６ 絶縁性接着剤 ７ ボンディングワイヤ ９ 導電性接着剤 １３ ポリイミド樹脂膜 ２１ 基板 ２２ 貫通孔 ２３ 金属板 ２４ スキージ ２５ 突起 ２６ めっき層 １０１ ＰＣＢ基板 １０２ 半導体チップ １０３ ワイヤ １０４ ソルダーボール １０５ 封止樹脂 ２０１ ＴＡＢテープ ２０２ 半導体チップ ２０３ 支持体 ２０４ ソルダーボール ２０５ 封止樹脂
Claims (2)
- 【請求項１】 回路パターンを具備した電極回路基板上
に半導体装置を実装するとともに、前記回路パターンを
前記半導体装置と電気的に接続する半導体装置実装工程
と、 前記電極回路基板に、導電性粒子と接続性を有する樹脂
とを混練してなる導電性ペーストをインクとし、部分的
に貫通孔を有してなるマスクスクリーンを介して前記回
路パターンに接続するようにスクリーン印刷を行い、硬
化させることにより、電極回路基板表面に突出した突起
からなる外部接続端子を形成する突起印刷工程とを具備
したことを特徴とする半導体装置の製造方法。 - 【請求項２】 回路パターンを具備した電極回路基板上
に半導体装置を実装するとともに、前記回路パターンを
前記半導体装置と電気的に接続する半導体装置実装工程
と、 前記電極回路基板に、銅粒子と接続性を有する樹脂とを
混練してなる導電性ペーストをインクとし、部分的に貫
通孔を有してなるマスクスクリーンを介して前記回路パ
ターンに接続するようにスクリーン印刷を行い、硬化さ
せ、突起を形成した後、前記突起表面を金めっき層で被
覆することにより、電極回路基板表面に突出した突起か
らなる外部接続端子を形成する突起印刷工程とを具備し
たことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20462895A JPH0955448A (ja) | 1995-08-10 | 1995-08-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20462895A JPH0955448A (ja) | 1995-08-10 | 1995-08-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0955448A true JPH0955448A (ja) | 1997-02-25 |
Family
ID=16493629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20462895A Pending JPH0955448A (ja) | 1995-08-10 | 1995-08-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0955448A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049173A (ja) * | 2007-08-20 | 2009-03-05 | Mitsui High Tec Inc | 半導体装置及びその製造方法 |
| US7553890B2 (en) | 1997-03-31 | 2009-06-30 | Hitachi Chemical Company, Ltd. | Circuit-connecting material and circuit terminal connected structure and connecting method |
| US7629056B2 (en) | 1997-03-31 | 2009-12-08 | Hitachi Chemical Company, Ltd. | Circuit-connecting material and circuit terminal connected structure and connecting method |
-
1995
- 1995-08-10 JP JP20462895A patent/JPH0955448A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7553890B2 (en) | 1997-03-31 | 2009-06-30 | Hitachi Chemical Company, Ltd. | Circuit-connecting material and circuit terminal connected structure and connecting method |
| US7604868B2 (en) | 1997-03-31 | 2009-10-20 | Hitachi Chemical Company, Ltd. | Electronic circuit including circuit-connecting material |
| US7618713B2 (en) | 1997-03-31 | 2009-11-17 | Hitachi Chemical Company, Ltd. | Circuit-connecting material and circuit terminal connected structure and connecting method |
| US7629056B2 (en) | 1997-03-31 | 2009-12-08 | Hitachi Chemical Company, Ltd. | Circuit-connecting material and circuit terminal connected structure and connecting method |
| US7629050B2 (en) | 1997-03-31 | 2009-12-08 | Hitachi Chemical Company, Ltd. | Circuit-connecting material and circuit terminal connected structure and connecting method |
| US7879956B2 (en) | 1997-03-31 | 2011-02-01 | Hitachi Chemical Company, Ltd. | Circuit-connecting material and circuit terminal connected structure and connecting method |
| US7968196B2 (en) | 1997-03-31 | 2011-06-28 | Hitachi Chemical Company, Ltd. | Circuit-connecting material and circuit terminal connected structure and connecting method |
| US7967943B2 (en) | 1997-03-31 | 2011-06-28 | Hitachi Chemical Company, Ltd. | Circuit-connecting material and circuit terminal connected structure and connecting method |
| US8142605B2 (en) | 1997-03-31 | 2012-03-27 | Hitachi Chemical Company, Ltd. | Circuit-connecting material and circuit terminal connected structure and connecting method |
| JP2009049173A (ja) * | 2007-08-20 | 2009-03-05 | Mitsui High Tec Inc | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
| KR100268608B1 (ko) | 반도체장치의제조방법및반도체장치 | |
| US6887778B2 (en) | Semiconductor device and manufacturing method | |
| JPH09321173A (ja) | 半導体装置用パッケージ及び半導体装置とそれらの製造方法 | |
| JP3482850B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100234694B1 (ko) | 비지에이 패키지의 제조방법 | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JPH0955448A (ja) | 半導体装置の製造方法 | |
| JP3084648B2 (ja) | 半導体装置 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP2006210796A (ja) | 回路装置およびその製造方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH1116947A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP2002151627A (ja) | 半導体装置、その製造方法および実装方法 | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JP3192087B2 (ja) | 半導体装置およびその製造方法 | |
| JP3076953B2 (ja) | Ｔｇａ型半導体装置 | |
| JP2002164471A (ja) | 薄型半導体装置及びその製造方法 | |
| JPH11251477A (ja) | 半導体パッケージ、半導体装置、およびこれらの製造方法 | |
| US6700184B1 (en) | Lead frame and semiconductor device having the same | |
| JPH10199899A (ja) | 半導体装置の製造方法 |